JP2002112163A - 画像データ記憶装置及びその画像データ格納方法 - Google Patents

Abstract

(57)【要約】 【課題】 画像符号化の際に余分な画素データ１９や画
素ブロック２０も読み出されていたため、正確な画像デ
ータの読み出しができないという課題があった。 【解決手段】 画像データを構成する画素データが順次
格納される複数のバンクを有するメモリ部と、このメモ
リ部に対して書き込み・読み出しに係るバンク範囲を設
定するアクセスバンク設定手段と、書き込み・読み出し
に係るバンク範囲に対して書き込み又は読み出しを行う
メモリ領域を特定し、このメモリ領域に対して連続的に
画像データの書き込み又は読み出しを行う書き込み・読
み出し手段とを備えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は動画像などの画像
データを符号化・復号する画像符号化／復号装置に使用
される画像データ記憶装置に係り、特に画像データを構
成する画素データを格納した複数のバンクを有して、必
要なバンクに対して選択的に画像データの書き込み又は
読み出しを行うことができる画像データ記憶装置及びそ
の画像データ格納方法に関するものである。

【０００２】

【従来の技術】従来の画像符号化／復号装置では、画像
データの格納に、ＪＩＥＤＥＣ Ｓｔａｎｄａｒｄ ２
１−Ｃ（Ｊｏｉｎｔ Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｖｉ
ｃｅＥｎｇｉｎｅｅｒｉｎｇ Ｃｏｕｎｃｉｌ−ｅｌｅ
ｃｔｒｏｎｉｃ ｉｎｄｕｓｔｒｉａｌ ａｓｓｏｃｉ
ａｔｉｏｎ Ｓｔａｎｄａｒｄ ２１−Ｃ）に規定され
るような汎用のＳＤＲＡＭ又はＤＲＡＭからなる画像デ
ータ記憶装置を使用していた。また、このような画像符
号化／復号装置と画像データ記憶装置との間は、画像デ
ータの一定時間内の伝送量を大きくし、リアルタイムの
符号化を実現するために、例えば３２ビット幅などの多
ビット幅のバスで接続される。

【０００３】図８は上述したような従来の画像符号化／
復号装置における画像データ記憶装置周辺部の構成を示
すブロック図である。図において、１１は画像データ記
憶装置として汎用ＳＤＲＡＭ１３を使用する従来の画像
符号化／復号装置、１２は画像符号化／復号装置１１内
のメモリ制御回路で、画像符号化／復号装置１１内の不
図示のＣＰＵなどから入力した制御信号に基づいて汎用
ＳＤＲＡＭ１３への画像データの書き込み／読み出し動
作を行う。１３は画像データ記憶装置として画像符号化
／復号装置１１に利用される汎用ＳＤＲＡＭで、複数の
ワード線（ロウアドレスで指定）と複数のビット線（カ
ラムアドレスで指定）とをマトリクス状に直交させて配
置し、その各交点上に格子状に設けた複数のメモリセル
からなるメモリセルアレイを有する。１４はメモリ制御
回路１２と汎用ＳＤＲＡＭ１３との間でやり取りされる
画像データを伝送するデータバスで、図示の例では８ビ
ットで表現される１画素（の１成分）の画像データを４
画素単位で伝送する３２ビット幅のバスが設けられてい
る。

【０００４】１５はメモリ制御回路１２から汎用ＳＤＲ
ＡＭ１３に送信される汎用ＳＤＲＡＭ１３より読み出す
べき画像データのアドレスに係るアドレス信号を伝送す
るアドレスバス、１６はＲＡＳ（Ｒｏｗ Ａｄｄｒｅｓ
ｓ Ｓｔｒｏｂｅ）信号を伝送する信号線であって、Ｒ
ＡＳ信号は汎用ＳＤＲＡＭ１３内の不図示のメモリセル
アレイから所望のメモリセルのロウアドレスを選択す
る。１７はＣＡＳ（Ｃｏｌｕｍｎ Ａｄｄｒｅｓｓ Ｓ
ｔｒｏｂｅ）信号を伝送する信号線であって、ＣＡＳ信
号は汎用ＳＤＲＡＭ１３内の不図示のメモリセルアレイ
から所望のメモリセルのカラムアドレスを選択する。１
８はＲＡＳ信号、ＣＡＳ信号に対応するロウアドレス、
カラムアドレスで選択されたメモリセルに対する書き込
み・読み出しを決定するＷＥ（Ｗｒｉｔｅ Ｅｎａｂｌ
ｅ）信号を汎用ＳＤＲＡＭ１３に伝送する信号線であ
る。

【０００５】次に動作について説明する。画像符号化／
復号装置１１内のメモリ制御回路１２は、不図示のクロ
ック発生装置からのクロック信号に同期させながら、ア
ドレスバス１５、信号線１６，１７，１８を介して汎用
ＳＤＲＡＭ１３に対して記憶内容を読み出すべきメモリ
セルのアドレスに係るアドレス信号、ＲＡＳ信号、ＣＡ
Ｓ信号、及びＷＥ信号を送信する。汎用ＳＤＲＡＭ１３
はアドレス信号、ＲＡＳ信号、ＣＡＳ信号、及びＷＥ信
号を受けると、以下に示すような機能を発揮する。ＲＡ
Ｓ信号を受けると、記憶内容を読み出すべきメモリセル
のＲｏｗ（行）アドレスをラッチして、そのロウアドレ
スに基づき、ワード線の選択を行う（ワード線に電荷を
チャージして選択状態とする）。また、ＣＡＳ信号を受
けると、記憶内容を読み出すべきメモリセルのＣｏｌｕ
ｍｎ（列）アドレスをラッチして、そのカラムアドレス
に基づき、ビット線の選択を行う（ビット線に電荷をチ
ャージして選択状態とする）。このとき、ＲＡＳ信号、
ＣＡＳ信号によって選択されたロウアドレス、カラムア
ドレスによるメモリセルに対する書き込み・読み出しモ
ードを決定するＷＥ信号に基づいて、記憶内容を読み出
すべきメモリセルの書き込み・読み出し動作が行われ
る。

【０００６】ここで、画像符号化／復号装置１１による
画像データの汎用ＳＤＲＡＭ１３への展開について説明
する。図９は図８の画像符号化／復号装置による画像デ
ータ記憶装置に対する画像データの展開例を示す図であ
る。図において、１９は画素ブロック２０を構成する画
素データで、汎用ＳＤＲＡＭ１３が３２ビットのデータ
を使用することから画素ブロック２０には４つの画素デ
ータ１９が格納される。２０は汎用ＳＤＲＡＭ１３にお
いて画像データに対するアクセスの基本単位となる画素
ブロックで、画像フィールド２２内の同一アドレスに格
納することができる。２１は画像符号化／復号装置１１
による画像符号化動作における処理単位であるマクロブ
ロックで、画像符号化において汎用ＳＤＲＡＭ１３に対
する画像データの書き込み・読み出しはマクロブロック
２１単位で行われる。２２は画像フレームを構成する画
像フィールドで、高速に読み書きできるように複数の画
素ブロック２０がメモリマッピングされている。また、
画像フィールド２２において斜線のない領域及び斜線を
付した領域は異なるバンクを示しており、それぞれバン
ク０、バンク１を示している。

【０００７】次に概要について説明する。画像データは
画像符号化／復号装置１１内の不図示の処理装置によっ
て階層構造を有する画像フレームデータに変換されて汎
用ＳＤＲＡＭ１３に格納される。汎用ＳＤＲＡＭ１３が
３２ビットのデータを使用することから８ビットで表現
される画素データ１９が４つ格納された画素ブロック２
０を、輝度信号の場合で１６（水平）×１６（垂直）の
正方形に配列して１つのマクロブロック２１を構成して
いる。また、画素ブロック２０毎にカラムアドレスが付
され、マクロブロック２１毎にロウアドレスが付されて
いる。ＭＰＥＧ（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｅｘ
ｐｅｒｔｓ Ｇｒｏｕｐ）などの画像符号化方式では、
動画像などの画像データを構成する画像フレームをマク
ロブロック２１毎に区切って符号化する。また、図示の
例では動画像データをインタレース走査が行えるよう
に、画像フィールド２２を奇数ラインのＴｏｐフィール
ドと偶数ラインのＢｏｔｔｏｍフィールドとで１つの画
像フレームを構成している。この場合、画像フィールド
２２から見たマクロブロックの大きさは、輝度信号の場
合で１６（水平）×８（垂直）の画素ブロック２０とな
る。さらに、画像フィールド２２は独立に同時並行に書
き込み・読み出しが行える動作単位ブロックであるバン
ク（バンク０、バンク１）に分割されている。画像符号
化／復号装置１１が画像データの符号化中に行う汎用Ｓ
ＤＲＡＭ１３に対する画像データの書き込み／読み出し
は、上述したマクロブロック２１単位で行われる。

【０００８】

【発明が解決しようとする課題】従来の画像データ記憶
装置は以上のように構成されているので、画像符号化の
際に読み出すべき画像データが画素ブロック２０の整数
倍のデータ領域を有しないとき、画素ブロック２０の整
数倍のデータ領域となるように余分な画素データ１９や
画素ブロック２０も読み出されていた。これにより、正
確な画像データの読み出しができず、余分な画素データ
１９や画素ブロック２０を読み出す分だけ処理時間を短
縮することができないという課題があった。

【０００９】具体的に上記課題について説明する。図１
０は図９で示した画像データ記憶装置に展開された画像
データを読み出す動作を説明する図である。図におい
て、２３は汎用ＳＤＲＡＭ１３から読み出すべき画像デ
ータで、図示の例では１８（水平）×１０（垂直）の画
素ブロック２０のデータ領域で構成されている。２４は
実際に汎用ＳＤＲＡＭ１３から読み出される画像データ
で、図示の例では破線で示した３２（水平）×１０（垂
直）の画素ブロック２０のデータ領域で構成されてい
る。なお、図９と同一構成要素には同一符号を付して重
複する説明を省略する。

【００１０】次に概要について説明する。ＭＰＥＧなど
の画像符号化方式における動画像などの画像データの動
きベクトル探索及び補償では、画素ブロック２０の整数
倍にないデータ領域を有する画像データ２３を読み出す
必要があり、さらに、その読み出す画像フィールド２２
内の位置も任意となる。従って、画素ブロック２０の整
数倍にないデータ領域を有する画像データ２３を読み出
すとき、画素ブロック２０（４画素）単位で画像データ
を記憶している汎用ＳＤＲＡＭ１３に対して余分な画素
データ１９や画素ブロック２０が一緒に読み出されてし
まう。

【００１１】図１０に沿って具体的に説明する。図１０
ではＭＰＥＧなどの画像符号化方式における画像データ
の動きベクトル探索及び補償などにおいて、例えば１８
（水平）×１０（垂直）の画素ブロック２０のデータ領
域を有する画像データ２３を読み出す場合を考えてい
る。この画像データ２３は、図１０に示すように画素ブ
ロック２０の整数倍になく、画素データ１９を端数単位
として含むデータ領域を有しており、正確に読み出すに
は画像フィールド２２内のバンク０のアドレスｍ−１１
にある画素ブロック２０内の画素データ１９からアクセ
スすることが最も効率的である。しかしながら、汎用Ｓ
ＤＲＡＭ１３は画素ブロック２０（４画素）単位で画像
データを記憶していることから、画素ブロック２０の整
数倍のデータ領域を有する画像データが読み出される。
図示の例では、画像フィールド２２内のバンク０のアド
レスｍ−１０からバンク１のアドレスｎ−４５までの画
素ブロック２０にアクセスする画像データ２３を含む画
像データ２４（３２（水平）×１０（垂直）の画素ブロ
ック２０）が読み出される。このように、所望の画像デ
ータを読み出すことができず、余分な画素データ１９や
画素ブロック２０を読み出すために処理時間も短縮する
ことができない。

【００１２】また、従来の画像データ記憶装置は以上の
ように構成されているので、画像データを読み出すと
き、画素ブロック２０のロウアドレスが変わると連続ア
クセスすることができなくなり、余分な読み出しサイク
ルが生じることから処理時間を短縮することができない
という課題があった。

【００１３】具体的に上記課題について説明する。図１
１は図８に示した画像データ記憶装置から画像データを
読み出す際のシーケンスの例を示すタイミング図であ
る。図において、コマンドはサイクル毎における汎用Ｓ
ＤＲＡＭ１３からの画像データの読み出し動作を制御す
るコマンドを示している。また、アドレスはサイクル毎
にラッチされる汎用ＳＤＲＡＭ１３内の画像フィールド
２２における画素ブロック２０のアドレスで、データは
サイクル毎にラッチされたアドレスに係る画素ブロック
２０のデータを示している。

【００１４】次に概要について説明する。図１１に示す
画像データの読み出しシーケンスは、汎用ＳＤＲＡＭ１
３から図１０中の画像データ２３（つまり、画像データ
２４）を読み出す際のものである。サイクル２，５にお
いてバンク０、バンク１が活性化（バンク０、バンク１
を構成する画素ブロック２０に係るビット線、ワード線
に電荷をチャージ（以下、プリチャージと称する）して
書き込み／読み出し可能な状態にする）される。また、
その間にバンク０の読み出しを命ずるコマンド及び読み
出す画素ブロック２０のアドレスを受けると、画像フィ
ールド２２内のバンク０のアドレスｍ−１０にある画素
ブロック２０から画像データの読み出しが開始される。
ここで、汎用ＳＤＲＡＭ１３は、画像フィールド２２の
同一ロウアドレス空間における連続するカラムアドレス
空間に対して不図示のクロック発生装置からのクロック
信号に同期して連続してアクセスするバースト動作をす
ることができることから、サイクル７のアドレスｍ−１
０からサイクル１８のアドレスｍ−１５までのアクセス
やサイクル１９のアドレスｎ−２からサイクル２６のア
ドレスｎ−１５までのアクセスが連続的に行われる。

【００１５】読み出しシーケンスが進んで、画像フィー
ルド２２内のバンク０のアドレスｎ−１５にある画素ブ
ロック２０から画像データが読み出されると、ロウアド
レスが変わって連続アクセスすることができなくなる。
具体的に説明すると、同一バンクで異なるロウアドレス
空間の画素ブロック２０にアクセスする場合、上記バー
スト動作が一旦中断されることから、この間に別のロウ
アドレス空間に対するプリチャージを行うと画像データ
の書き込み・読み出し動作が行えない状態となる（但
し、異なるバンクであればロウアドレスが変わってもア
クセスは連続的に行うことができる。つまり、一方のバ
ンクにアクセス中に他方のバンクのプリチャージを行う
ことで、連続したアクセスが可能となる）。

【００１６】これにより、図１１に示すように、画像フ
ィールド２２内のバンク０のアドレスｎ−１５にある画
素ブロック２０から画像データが読み出されると、ロウ
アドレスが変わって連続アクセスすることができず、バ
ンク０のアドレスｍ−２４にある画素ブロック２０の読
み出しが行われるまでに６サイクルの余分なサイクルが
生じ、同様に画像フィールド２２内のバンク０のアドレ
スｎ−３１にある画素ブロック２０から画像データが読
み出されると、バンク０のアドレスｍ−４０にある画素
ブロック２０の読み出しが行われるまでに４サイクルの
余分なサイクルが生じているのがわかる。このように、
所望の画像データを読み出す際、ロウアドレスが変わる
と連続したアクセスをすることができず、余分なサイク
ルが生じるために処理時間を短縮することができない。

【００１７】この発明は上記のような課題を解決するた
めになされたもので、画像データを構成する画素データ
を格納した複数のバンクを設けて、設定されたバンクに
対して選択的に画像データの書き込み又は読み出しを行
えるようにして、画像データの書き込み又は読み出しを
効率的に行うことができる画像データ記憶装置を得るこ
とを目的とする。

【００１８】また、この発明は画像データを構成する画
素データを格納した複数のバンクを有する画像データ記
憶装置に対して、画像データの書き込み又は読み出しを
効率的に行うことができる画像データ格納方法を得るこ
とを目的とする。

【００１９】

【課題を解決するための手段】この発明に係る画像デー
タ記憶装置は、ロウアドレスとカラムアドレスとにより
アドレスが特定され、各々が独立に書き込み・読み出し
することができ、画像データを構成する画素データが順
次格納される複数のバンクを有するメモリ部と、このメ
モリ部に対して、書き込み又は読み出しを開始する先頭
バンク及び先頭アドレスを指定すると、先頭バンクから
順次書き込み又は読み出しを行うバンク数に基づいて書
き込み・読み出しに係るバンク範囲を設定するアクセス
バンク設定手段と、このアクセスバンク設定手段が設定
したバンク範囲内のバンクを書き込み・読み出し可能な
状態に活性化する活性化手段と、この活性化手段が活性
化したバンク範囲に対して、先頭バンク及び先頭アドレ
スにより特定される書き込み又は読み出しを開始する先
頭メモリ位置と、上記バンク数と、このバンク数で先頭
メモリ位置を基準に書き込み又は読み出しを行うアドレ
ス数とから書き込み又は読み出しを行うメモリ領域を特
定し、このメモリ領域に対して上記バンク数及び上記ア
ドレス数で連続的に画像データの書き込み又は読み出し
を行う書き込み・読み出し手段とを備えるものである。

【００２０】この発明に係る画像データ記憶装置は、メ
モリ部が、画像データを構成する画像フレームの水平方
向に並ぶ画素データ又は垂直方向のラインにロウアドレ
スを対応させ、画像データを構成する画像フレームの垂
直方向のライン又は水平方向に並ぶ画素データにカラム
アドレスを対応させ、ロウアドレス毎にバンクを所定数
単位で配列させて、バンク毎に画像データを構成する画
素データを順次格納するものである。

【００２１】この発明に係る画像データ記憶装置は、メ
モリ部が、画像データを構成する画像フレームの水平方
向に並ぶ画素データ又は垂直方向のラインにロウアドレ
スを対応させ、画像データを構成する画像フレームの垂
直方向のライン又は水平方向に並ぶ画素データにカラム
アドレスを対応させ、ロウアドレス毎にバンクを所定数
単位で配列させて、バンク毎に画像データを構成する画
素データを順次格納し、アクセスバンク設定手段が、任
意のバンク、ロウアドレス、及びカラムアドレスが指定
されると、任意のバンクの１つ前に位置するバンクを先
頭バンクとするバンク範囲を書き込み・読み出しに係る
バンク範囲として設定し、書き込み・読み出し手段が、
先頭バンク及び指定されたカラムアドレスの１つ前のカ
ラムアドレスにより特定される先頭メモリ位置を含むメ
モリ領域に対して書き込み・読み出しを行うものであ
る。

【００２２】この発明に係る画像データ記憶装置は、メ
モリ部が、画像データを構成する画像フレームの水平方
向に並ぶ画素データ又は垂直方向のラインにロウアドレ
スを対応させ、画像データを構成する画像フレームの垂
直方向のライン又は水平方向に並ぶ画素データにカラム
アドレスを対応させ、ロウアドレス毎にバンクを所定数
単位で配列させて、バンク毎に画像データを構成する画
素データを順次格納し、アクセスバンク設定手段が、任
意のバンク、ロウアドレス、及びカラムアドレスが指定
されると、任意のバンクを先頭バンクとするバンク範囲
と、任意のバンクの１つ前に位置するバンクを先頭バン
クとするバンク範囲とを切り換え自在に書き込み・読み
出しに係るバンク範囲として設定し、書き込み・読み出
し手段が、任意のバンク、ロウアドレス、及びカラムア
ドレスにより特定される先頭メモリ位置を含むメモリ領
域と、任意のバンクの１つ前に位置するバンクに相当す
る先頭バンク及び指定されたカラムアドレスの１つ前の
カラムアドレスにより特定される先頭メモリ位置を含む
メモリ領域とを適宜切り換えて書き込み・読み出しを行
うものである。

【００２３】この発明に係る画像データ記憶装置の画像
データ格納方法は、ロウアドレスとカラムアドレスとに
よりアドレスが特定され、各々が独立に書き込み・読み
出しすることができる複数のバンクを有するメモリ部を
備えた画像データ記憶装置の画像データ格納方法におい
て、画像データを構成する画像フレームの水平方向に並
ぶ画素データ又は垂直方向のラインにロウアドレスを対
応させ、画像データを構成する画像フレームの垂直方向
のライン又は水平方向に並ぶ画素データにカラムアドレ
スを対応させるアドレス設定ステップと、ロウアドレス
毎にバンクを所定数単位で配列させるバンク設定ステッ
プと、このバンク設定ステップで配列させたバンク毎に
画像データを構成する画素データを順次格納する画像デ
ータ格納ステップとを備えるものである。

【００２４】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による画
像データ記憶装置の構成を示すブロック図である。図に
おいて、１は制御信号及びアドレス生成回路（アクセス
バンク設定手段、活性化手段、書き込み・読み出し手
段）で、不図示の画像符号化／復号装置から入力した画
像データの画像データ記憶装置内におけるアドレスに係
るアドレス信号５と、画像データの書き込み・読み出し
を制御する制御信号６とを入力して、メモリセル２，・
・・，２に対する連続的な画素データの書き込み又は読
み出しの際におけるカラムアドレスの自動カウントアッ
プ、書き込み又は読み出しを行うように指定されたバン
クの活性化、及び、制御信号６をアドレス・制御信号８
に変換する。２はバンクを構成するメモリセル（バン
ク、メモリ部）で、ロウアドレスとカラムアドレスとに
よりアドレスが特定され、各々が独立に書き込み・読み
出しすることができ、画像データを構成する画素データ
が順次格納される。本願発明では、メモリセル２，・・
・，２やそのアドレスを特定するロウアドレス及びカラ
ムアドレスを決定する不図示のデコーダなどからなるメ
モリ部として、汎用のＳＤＲＡＭ、若しくはＤＲＡＭを
使用する。また、実施の形態１による画像データ記憶装
置は、不図示のクロック信号発生装置から入力したクロ
ック信号に同期して画像データの書き込み・読み出しを
行う。３は選択回路（書き込み・読み出し手段）であっ
て、制御信号及びアドレス生成回路１によって指定され
て活性化されたバンク（メモリセル２，・・・，２）に
対して選択的に画像データの読み出しを行う。

【００２５】４は実施の形態１の画像データ記憶装置に
入力される画像データである入力データ（画素データ、
画像データ）で、不図示の画像符号化／復号装置などか
ら１２８ビットのデータとして入力し、１画素データに
相当する８ビットに分岐して８ビットのデータバスを介
して各メモリセル２，・・・，２にパラレルに入力す
る。５は不図示の画像符号化／復号装置などから入力さ
れるアドレス信号で、書き込み時には入力データ４を格
納するメモリセル２のアドレスに係るアドレス信号５
が、読み出し時には出力データ７を読み出すメモリセル
２のアドレスに係るアドレス信号５が制御信号及びアド
レス生成回路１に入力する。６は画像データの書き込み
・読み出しを制御する制御信号で、この制御信号６とア
ドレス信号５とに基づいて制御信号及びアドレス生成回
路１が書き込み又は読み出しを行うメモリセル２，・・
・，２を活性化したり、活性化されたメモリセル２，・
・・，２に対して選択的に画像データの読み出しを行う
動作を制御するアドレス・制御信号８を生成する。７は
制御信号及びアドレス生成回路１によって活性化された
メモリセル２，・・・，２から読み出された出力データ
（画素データ、画像データ）であって、１６本の８ビッ
ト幅のデータバスと１４４ビット幅のデータバスとを介
して１４４ビットのデータとして出力する。８は書き込
み又は読み出しを行うメモリセル２，・・・，２を活性
化したり、活性化されたメモリセル２，・・・，２に対
して選択的に画像データの読み出しを行う動作を制御す
るアドレス・制御信号で、制御信号６とアドレス信号５
とに基づいて制御信号及びアドレス生成回路１が生成す
る。

【００２６】図２は図１による画像データ記憶装置に対
する画像データの展開例を示す図である。図において、
９は実施の形態１による画像データ記憶装置に入力され
る動画像などの画像データを構成する画像フィールド
（画像データ）で、図示の例では動画像などの画像デー
タを構成する画像フレームが奇数ラインのＴｏｐフィー
ルドと偶数ラインのＢｏｔｔｏｍフィールドとからなる
インタレース構造をとっている。１０はマクロブロック
（ＭＢ；ＭａｃｒｏＢｌｏｃｋ）で、ＭＰＥＧなどの画
像符号化方式では、動画像などの画像データを構成する
画像フレームをマクロブロック１０毎に区切って符号化
する。マクロブロック１０は、輝度信号が１６（水平）
×１６（垂直）画素で、人間の視感度が輝度と比較して
色情報の方が敏感でないために色差信号の場合は８（水
平）×１６（垂直）又は８（水平）×８（垂直）画素の
半分程度の精度に間引かれている。また、図示の例で
は、上述したように画像データを構成する画像フレーム
がインタレース構造をとっていることから、画像フィー
ルドがＴｏｐフィールドとＢｏｔｔｏｍフィールドとか
らなり、マクロブロック１０はＴｏｐフィールドとＢｏ
ｔｔｏｍフィールドとで画像フィールドの垂直方向のラ
インが分割されて、輝度信号で１６（水平）×８（垂
直）画素、色差信号で８（水平）×８（垂直）又は８
（水平）×４（垂直）画素が符号化におけるアクセス単
位となる。１１は図１中のメモリセル２，・・・，２か
らなるバンクで、ロウアドレス毎に所定数単位（図示の
例では３２個）で配列している。

【００２７】先ず、メモリセルに対する画像データの格
納方法について説明する。ここでは、説明の簡単のため
に輝度信号を例にとって説明する。図１中のメモリセル
２からなるバンク０〜バンク３１によるメモリ空間にお
いて、動画像などの画像データを構成する画像フレーム
の水平方向に並ぶ画素データにロウアドレスを対応さ
せ、画像データを構成する画像フレームの垂直方向のラ
インにカラムアドレスを対応させる（アドレス設定ステ
ップ）。

【００２８】次に、ロウアドレス毎にバンクを所定数単
位で配列させる（バンク設定ステップ）。具体的には、
水平方向に３２個のバンク（バンク０〜バンク３１）が
順に配置され、２ＭＢ（水平３２画素）毎にこれを繰り
返す。また、２ＭＢ毎にロウアドレスをカウントアップ
する。一方、垂直方向にはカラムアドレス順に同一のバ
ンク配列が配置される。これにより、図２に示すよう
に、水平方向に３２画素毎にバンク０〜バンク３１によ
る配列が連続し、垂直方向には同一番号のバンクが連続
するようになる。

【００２９】上述のようにして配列させたバンク（バン
ク０〜バンク３１）毎に画像データを構成する画像フレ
ームの水平方向に並ぶ画素データを順次格納してゆく
（画像データ格納ステップ）。このように、従来の技術
のように４画素を格納する画素ブロック２０毎に画像デ
ータを格納することなく、各々が独立に書き込み・読み
出しすることができるバンク０〜バンク３１に対して画
像データを構成する画素データを順次格納することか
ら、画素ブロック２０の整数倍のデータ領域を有する画
像データでなくとも余分な画素データ１９や画素ブロッ
ク２０が一緒に読み出されてしまうことがない。

【００３０】次に動作について説明する。先ず、画像デ
ータの書き込み動作について説明する。一般に画像符号
化方式において、画像データ記憶装置への画像データの
書き込みはＭＢ単位で行われることから、本実施の形態
においてもＭＢ単位での画像データの書き込み動作につ
いて説明する。また、画像データ記憶装置に対する画像
データの展開は図２に示したものと同様であるものとす
る。先ず、不図示の画像符号化／復号装置から入力デー
タ４を格納するメモリセル２，・・・，２（バンク０〜
バンク３１）のアドレスに係るアドレス信号５と画像デ
ータの書き込み・読み出しを制御する制御信号６とを画
像データ記憶装置内の制御信号及びアドレス生成回路１
に入力する。制御信号及びアドレス生成回路１は、アド
レス信号５と制御信号６とからクロック信号の１サイク
ルで入力データ４の書き込みを行うバンク数、入力デー
タ４の書き込みを行うサイクル数（カラムアドレス数）
を抽出して不図示のレジスタに設定する。ここでは、例
えばクロック信号の１サイクルで入力データ４の書き込
みを行うバンク数を１６、入力データ４の書き込みを行
うサイクル数を８に設定する。

【００３１】これに続いて、制御信号及びアドレス生成
回路１は、アドレス信号５と制御信号６とから入力デー
タ４の書き込みを開始する先頭バンク（ＭＢ単位での画
像データの書き込みを行うので、バンク０又はバンク１
６）及び書き込みを開始するロウアドレス（先頭アドレ
ス）を抽出して、先頭バンクから１６バンク分（ＭＢの
水平１６画素に対応）のメモリセル２，・・・，２（書
き込みに係るバンク範囲）を書き込み可能な状態に活性
化する。具体的には、制御信号及びアドレス生成回路１
が先頭バンクから１６バンク分のメモリセル２，・・
・，２に係るアドレス・制御信号８を不図示のデコーダ
に出力して書き込みに係るバンク範囲のワード線やビッ
ト線に電荷をチャージさせる。

【００３２】先頭バンクから１６バンク分のメモリセル
２，・・・，２が活性化されると、制御信号及びアドレ
ス生成回路１は、アドレス信号５と制御信号６とから入
力データ４の書き込みを開始するカラムアドレス（先頭
アドレス）を抽出して、このカラムアドレスをカウント
アップしつつ、活性化されたメモリセル２，・・・，２
に対して入力データ４の書き込み動作を開始する。ここ
で、クロック信号の１サイクルで入力データ４の書き込
みを行うバンク数及び入力データ４の書き込みを行うサ
イクル数が不図示のレジスタから読み出される。これに
より、先頭バンク（バンク０）内の書き込みの開始アド
レス（先頭アドレス）により特定されるメモリ位置（先
頭メモリ位置）からバンク１〜バンク１５までに入力デ
ータ４が順次書き込まれる。また、サイクル数が８であ
ることから、上記メモリ位置からカラムアドレスが８回
カウントアップされることで、上記１６バンク単位の書
き込み動作が開始アドレスのカラムアドレスに沿って８
回行われてマクロブロック１０に対応する領域に入力デ
ータ４が書き込まれる。このようにして、図２に示すマ
クロブロック１０毎に、これを構成するバンク１１に１
画素分の８ビット幅のデータバスを介して１画素データ
に対応する入力データ４が書き込まれてゆく。

【００３３】次に、画像データの読み出し動作について
説明する。ここでは、従来の技術で課題であった画像符
号化における動き探索又は動き補償を行う場合について
以下に示す図３に沿って説明する。図３は図１で示した
画像データ記憶装置に展開された画像データを読み出す
動作を説明する図である。図において、１１ａは画像デ
ータの読み出しを開始する開始アドレスに対応する画素
データを格納したバンク（先頭バンク）内のメモリ位置
（先頭メモリ位置）である。また、ｍ，ｍ＋１はロウア
ドレス、ｎ〜ｎ＋１５はカラムアドレスである。なお、
図２と同一構成要素には同一符号を付して重複する説明
を省略する。

【００３４】図３に示すように、画像符号化における動
き探索又は動き補償を行う場合、マクロブロック１０を
またがるメモリ領域に対してアクセスすることがある。
また、アクセスする領域も動き補償では１７（水平）×
９（垂直）画素、動き探索では１８（水平）×１０（垂
直）画素というように、マクロブロック１０の１６（水
平）×８（垂直）画素より広い範囲となる。これによ
り、従来では所望の画像データを読み出すことができ
ず、余分な画素データや画素ブロックを読み出すために
処理時間も短縮することができないという不具合を生じ
ていた。

【００３５】そこで、この実施の形態１による画像デー
タ記憶装置では、読み出しを開始する先頭バンク及び先
頭アドレスを指定すると、これら先頭バンク及び先頭ア
ドレスにより特定される読み出しを開始する先頭メモリ
位置と、先頭バンクから順次読み出しを行うバンク数
と、このバンク数で先頭メモリ位置を基準に読み出しを
行うアドレス数とから読み出しを行うメモリ領域を特定
するので、読み出しを行うメモリ領域を任意のサイズで
設定することができ、上述したような従来の不具合が生
じることがない。具体的に説明すると、先ず、不図示の
画像符号化／復号装置から画像データを読み出すメモリ
セル２，・・・，２（バンク０〜バンク３１）のアドレ
スに係るアドレス信号５と画像データの書き込み・読み
出しを制御する制御信号６とを画像データ記憶装置内の
制御信号及びアドレス生成回路１に入力する。制御信号
及びアドレス生成回路１は、アドレス信号５と制御信号
６とからクロック信号の１サイクルで画像データの読み
出しを行うバンク数、画像データの読み出しを行うサイ
クル数（カラムアドレス数）を抽出して不図示のレジス
タに設定する。ここでは、例えば動き補償における１７
（水平）×９（垂直）画素のメモリ領域にアクセスする
ものとし、１サイクルで画像データの読み出しを行うバ
ンク数を１７、画像データの読み出しを行うサイクル数
を９に設定する。

【００３６】これに続いて、制御信号及びアドレス生成
回路１は、アドレス信号５と制御信号６とから画像デー
タの読み出しを開始する先頭バンク（バンク２２）及び
読み出しを開始するロウアドレスｍ（先頭アドレス）を
抽出して先頭バンクからの１７バンク分のメモリセル
２，・・・，２（読み出しに係るバンク範囲）を読み出
し可能な状態に活性化する。具体的には、制御信号及び
アドレス生成回路１が先頭バンク（バンク２２）から１
７バンク分のメモリセル２，・・・，２に係るアドレス
・制御信号８を、不図示のデコーダに出力して読み出し
に係るバンク範囲のワード線やビット線に電荷をチャー
ジさせる。このとき、先頭バンク（バンク２２）から１
７バンク分のメモリセル２，・・・，２に係るアドレス
・制御信号８を選択回路３にも出力する。また、活性化
するバンクがバンク番号３１を超えた場合は、バンク番
号０に折り返すが、このとき、上記のようにして設定さ
れたロウアドレスに１アドレスだけカウントアップす
る。

【００３７】先頭バンク（バンク２２）からの１７バン
ク分のメモリセル２，・・・，２が活性化されると、制
御信号及びアドレス生成回路１は、アドレス信号５と制
御信号６とから画像データの読み出しを開始するカラム
アドレスｎ＋３（先頭アドレス）を抽出して、このカラ
ムアドレスをカウントアップしつつ、活性化されたメモ
リセル２，・・・，２に対して画像データの読み出し動
作を開始する。ここで、クロック信号の１サイクルで画
像データの読み出しを行うバンク数及び画像データの読
み出しを行うサイクル数が不図示のレジスタから読み出
される。これにより、先頭バンク（バンク２２）内の読
み出しの開始アドレス（先頭アドレス）により特定され
るメモリ位置１１ａからバンク２３〜バンク３１及びバ
ンク０〜バンク６までに格納される画像データが順次読
み出される。また、サイクル数が９であることから、メ
モリ位置１１ａからカラムアドレスが９回カウントアッ
プされることで、上記１７バンク単位の読み出し動作が
開始アドレスのカラムアドレスに沿って９回行われて１
７（水平）×９（垂直）画素のメモリ領域から画像デー
タが読み出される。このようにして、図３に示した先頭
バンク（バンク２２）内の画像データの読み出しを開始
する開始アドレスに対応する画素データを格納したメモ
リ位置１１ａから、クロック信号の１サイクルでバンク
数１７分の画素データが読み出され、カラムアドレスの
９回のカウントアップ（ｎ＋３からｎ＋１１まで）で、
動き補償における１７（水平）×９（垂直）画素のメモ
リ領域に格納された画像データが読み出される。

【００３８】上述のようにして指定したメモリ領域から
読み出された画像データは、制御信号及びアドレス生成
回路１からアドレス・制御信号８を受けた選択回路３に
よって選択的に読み出されて外部に出力データ７として
出力される。具体的に説明すると、制御信号及びアドレ
ス生成回路１からのアドレス・制御信号８に基づいて、
選択回路３はバンク０〜バンク３１と接続する各データ
バスのうち、指定したメモリ領域に対応するバンクとの
接続を維持し、他のバンクとの接続を遮断する。これに
より、選択回路３から指定したメモリ領域から読み出さ
れた画像データのみが入力し、１画素データに対応する
８ビット幅の出力データバス及び１４４ビット幅のデー
タバスを介して出力データ７として外部に出力される。

【００３９】以上のように、この実施の形態１によれ
ば、ロウアドレスとカラムアドレスとによりアドレスが
特定され、各々が独立に書き込み・読み出しすることが
でき、画像データを構成する画素データが順次格納され
る複数のバンクを構成するメモリセル２，・・・，２か
らなるメモリ部と、このメモリ部に対して、書き込み又
は読み出しを開始する先頭バンク及び先頭アドレスを指
定すると、この先頭バンクから順次書き込み又は読み出
しを行うバンク数に基づいて書き込み・読み出しに係る
バンク範囲を設定し、設定したバンク範囲内のバンクを
書き込み・読み出し可能な状態に活性化して、この活性
化したバンク範囲に対して、先頭バンク及び先頭アドレ
スにより特定される書き込み又は読み出しを開始するメ
モリ位置１１ａと、バンク数と、このバンク数でメモリ
位置１１ａを基準に書き込み又は読み出しを行うアドレ
ス数とから書き込み又は読み出しを行うメモリ領域を特
定し、このメモリ領域に対して画像データの書き込み又
は読み出しを行う制御信号及びアドレス生成回路１や選
択回路３とを備えるので、従来のように読み出すべき画
像データが画素ブロック２０の整数倍のデータ領域を有
しないときでも、余分な画素データ１９や画素ブロック
２０も読み出されることがないことから、正確な画像デ
ータの読み出しができ、読み出し時間を短縮することが
できる。

【００４０】また、画像データを構成する画素データを
格納した複数のバンクのうち、設定されたバンクに対し
て選択的に画像データの書き込み又は読み出しを行える
ことから、画像データを書き込む又は読み出すときに画
素ブロック２０のロウアドレスが変わると画像データの
連続アクセスができなくなることがなく、無駄な書き込
み又は読み出しサイクルを消費することがない。

【００４１】さらに、活性化するバンク数や連続的にア
クセスするサイクル数を適宜設定することができること
から、画像符号化の各操作（例えば、動き探索、動き補
償における読み出しメモリ領域の設定など）に合わせた
フレキシブルな動作を実現することができる。

【００４２】さらに、この実施の形態１によれば、画像
データを構成する画像フレームの水平方向に並ぶ画素デ
ータにロウアドレスを対応させ、画像データを構成する
画像フレームの垂直方向のラインにカラムアドレスを対
応させ、ロウアドレス毎にバンクを所定数単位で配列さ
せて、バンク毎に画像データを構成する画素データを順
次格納するので、従来のように４画素を格納する画素ブ
ロック２０毎に画像データを格納することなく、各々が
独立に書き込み・読み出しすることができるバンク０〜
バンク３１に対して画像データを構成する画素データを
順次格納することから、画素ブロック２０の整数倍のデ
ータ領域を有する画像データでなくとも余分な画素デー
タ１９や画素ブロック２０が一緒に読み出されてしまう
ことがない。これにより、画像データ記憶装置に対する
効率的な画像データの書き込み・読み出し動作を実現さ
せることができる。

【００４３】なお、上記実施の形態１では、画像データ
の輝度信号について示したが、色差信号についても上記
と同様に適用することができる。

【００４４】実施の形態２．この実施の形態２は、任意
のバンク、ロウアドレス、及びカラムアドレスが指定さ
れると、これらにより特定される先頭メモリ位置を含む
メモリ領域と、任意のバンクの１つ前に位置するバンク
に相当する先頭バンク及び指定されたカラムアドレスの
１つ前のカラムアドレスにより特定される先頭メモリ位
置を含むメモリ領域とを適宜切り換えて書き込み・読み
出しを行うものである。

【００４５】図４はこの発明の実施の形態２による画像
データ記憶装置に展開された画像データを読み出す動作
を説明する図である。図において、１１ｂは画像データ
の読み出しを開始する開始アドレスに対応する画素デー
タを格納したバンク（バンク２７）内のメモリ位置（先
頭メモリ位置）である。１１ｃはバンク２７の１つ前に
位置するバンク２６及び上記開始アドレスの１つ前のカ
ラムアドレスにより特定されるメモリ位置（先頭メモリ
位置）である。また、四角で囲まれた１８（水平）×１
０（垂直）画素のメモリ領域は、画像符号化における動
き探索の読み出し領域を示している。なお、図２及び図
３と同一構成要素には同一符号を付して重複する説明を
省略する。

【００４６】次に概要について説明する。上記実施の形
態１において説明したように、画像符号化の動き補償や
動き探索では、通常の画像データの符号化と異なるサイ
ズのメモリ領域から画像データの読み出しが行われる。
具体的には、輝度信号を例にとると、通常の画像データ
を符号化する場合、マクロブロック１０（サイズ、１６
（水平）×８（垂直））単位で読み出されるのに対し、
動き補償及び動き探索を行う場合では、それぞれ１７
（水平）×９（垂直））単位、１８（水平）×１０（垂
直））単位で読み出される。そこで、この実施の形態２
による画像データ記憶装置では、画像符号化でＭＢ（１
６（水平）×８（垂直）画素）単位で書き込み・読み出
しを行っている際に、適宜動き補償及び動き探索を行う
ことができるように、最初に設定した書き込み・読み出
しに係るメモリ領域（１６（水平）×８（垂直）画素又
は１７（水平）×９（垂直）画素）と、メモリ領域（１
８（水平）×１０（垂直）画素）とを適宜切り換えて活
性化させるものである。

【００４７】次に動作について説明する。実施の形態２
による画像データ記憶装置の構成は、基本的に図１に示
した上記実施の形態１によるものと同様であり、メモリ
部も図２に示したものと同様であるものとする。上記実
施の形態１と異なる点としては、制御信号及びアクセス
生成回路１が制御信号６を受けて最初に設定した書き込
み・読み出しに係るバンク範囲から、このバンク範囲の
先頭バンクの１つ前に位置するバンクを先頭バンクとす
るバンク範囲を活性化させるアドレス・制御信号８をメ
モリセル２，・・・，２（バンク０〜バンク３１）に出
力するものである。具体的に説明すると、先ず、不図示
の画像符号化／復号装置から画像データを読み出すメモ
リセル２，・・・，２（バンク０〜バンク３１）のアド
レスに係るアドレス信号５と画像データの書き込み・読
み出しを制御する制御信号６とを画像データ記憶装置内
の制御信号及びアドレス生成回路１に入力する。制御信
号及びアドレス生成回路１は、アドレス信号５と制御信
号６とからクロック信号の１サイクルで画像データの読
み出しを行うバンク数、画像データの読み出しを行うサ
イクル数（カラムアドレス数）を抽出して不図示のレジ
スタに設定する。ここでは、例えば動き補償における１
７（水平）×９（垂直）画素のメモリ領域にアクセスす
るものとし、１サイクルで画像データの読み出しを行う
バンク数を１７、画像データの読み出しを行うサイクル
数を９に設定する。

【００４８】これに続いて、制御信号及びアドレス生成
回路１は、アドレス信号５と制御信号６とから画像デー
タの読み出しを開始する先頭バンク（バンク２７）及び
読み出しを開始するロウアドレスｍを抽出する。このあ
と、制御信号及びアドレス生成回路１から先頭バンク
（バンク２７）を含めた１７バンク分のメモリセル２，
・・・，２（読み出しに係るメモリ領域）にアドレス・
制御信号８が出力されて、これらが読み出し可能な状態
に活性化される。上述したメモリセル２，・・・，２が
活性化されると、制御信号及びアドレス生成回路１は、
アドレス信号５と制御信号６とから画像データの読み出
しを開始するカラムアドレスｎ＋３を抽出して、このカ
ラムアドレスをカウントアップしつつ、活性化されたメ
モリセル２，・・・，２に対して画像データの読み出し
動作を開始する。

【００４９】ここで、クロック信号の１サイクルで画像
データの読み出しを行うバンク数及び画像データの読み
出しを行うサイクル数が不図示のレジスタから読み出さ
れる。これにより、先頭バンク（バンク２７）内の読み
出しの開始アドレスに対応するメモリ位置１１ｂからバ
ンク２８〜バンク３１及びバンク０〜バンク１１までに
格納される画像データが順次読み出される。また、サイ
クル数が９であることから、開始アドレスのカラムアド
レスから９回カウントアップされることで、上記１７バ
ンク単位の読み出し動作が開始アドレスのカラムアドレ
スに沿って９回行われて１７（水平）×９（垂直）画素
のメモリ領域から画像データが読み出される。ここまで
は、上記実施の形態１と同様である。

【００５０】実施の形態２による画像データ記憶装置で
は、動き補償動作を行ったあとに動き探索を行うときを
想定して、制御信号及びアドレス生成回路１が不図示の
画像符号化／復号装置からアドレス信号５と制御信号６
とを入力した際に動き探索を考慮した設定を不図示のレ
ジスタに格納しておく。具体的には、制御信号及びアド
レス生成回路１は、アドレス信号５と制御信号６とを受
信すると、前回設定したクロック信号の１サイクルで画
像データの読み出しを行うバンク数、画像データの読み
出しを行うサイクル数を１プラスした値を不図示のレジ
スタに設定しておく。ここでは、上述したように、最初
に動き補償における１７（水平）×９（垂直）画素のメ
モリ領域にアクセスするので、動き探索に対応する１８
（水平）×１０（垂直）画素のメモリ領域の読み出しを
行うために、１サイクルで画像データの読み出しを行う
バンク数を１８、画像データの読み出しを行うサイクル
数を１０も同時に設定する。

【００５１】これに続いて、不図示の画像符号化／復号
装置から動き探索を行う旨を示す制御信号６が制御信号
及びアドレス生成回路１に入力されると、制御信号及び
アドレス生成回路１は、動き探索を行う旨を示す制御信
号６とアドレス信号５とから最初の先頭バンク（バンク
２７）の１つ前に位置するバンク（バンク２６）と、ロ
ウアドレスｍとを抽出する。このあと、制御信号及びア
ドレス生成回路１から先頭バンク（バンク２６）から１
８バンク分のメモリセル２，・・・，２（読み出しに係
るバンク範囲）にアドレス・制御信号８が出力されて、
これらが読み出し可能な状態に活性化される。これらの
メモリセル２，・・・，２が活性化されると、制御信号
及びアドレス生成回路１は、動き探索を行う旨を示す制
御信号６とこれに対応するアドレス信号とから画像デー
タの読み出しを開始するカラムアドレス（最初に指定し
た開始アドレスにおけるカラムアドレスｎ＋３の１つ前
のカラムアドレスｎ＋２）を抽出して、このカラムアド
レスをカウントアップしつつ、活性化されたメモリセル
２，・・・，２に対して画像データの読み出し動作を開
始する。

【００５２】ここで、クロック信号の１サイクルで画像
データの読み出しを行うバンク数及び画像データの読み
出しを行うサイクル数が不図示のレジスタから読み出さ
れる。これにより、図４に示すように、先頭バンク（バ
ンク２６）内の動き探索の開始アドレスにより特定され
るメモリ位置１１ｃからバンク２７〜バンク３１及びバ
ンク０〜バンク１１までの画像データが順次読み出され
る。また、サイクル数が１０であることから、メモリ位
置１１ｃのカラムアドレスから１０回カウントアップさ
れることで、上記１８バンク単位の読み出し動作が開始
アドレスのカラムアドレスに沿って１０回行われて、１
８（水平）×１０（垂直）画素のメモリ領域から画像デ
ータが読み出される。

【００５３】以上のように、この実施の形態２によれ
ば、制御信号及びアクセス生成回路１が、先頭バンク
（バンク２７）が指定されると、バンク２７の１つ前に
位置するバンク２６を先頭バンクとするバンク範囲を書
き込み・読み出しに係るバンク範囲として設定し、バン
ク２６及びカラムアドレスｎ＋３の１つ前のカラムアド
レスｎ＋２により特定されるメモリ位置１１ｃを含むメ
モリ領域に対して書き込み・読み出しを行うので、上記
実施の形態１と同様の効果が得られると共に、制御信号
及びアクセス生成回路１の入力する制御信号６を変更す
るだけで、画像符号化における動き補償や動き探索に柔
軟に対応することができる。

【００５４】また、この実施の形態２によれば、制御信
号及びアクセス生成回路１が、先頭バンク（バンク２
７）が指定されると、バンク２７を先頭バンクとするバ
ンク範囲と、バンク２７の１つ前に位置するバンク２６
を先頭バンクとするバンク範囲とを切り換え自在に書き
込み・読み出しに係るバンク範囲として設定し、バンク
２７、ロウアドレスｍ、及びカラムアドレスｎ＋３によ
り特定されるメモリ位置１１ｂを含むメモリ領域と、バ
ンク２７の１つ前に位置するバンク２６に相当する先頭
バンク及びカラムアドレスｎ＋３の１つ前のカラムアド
レスｎ＋２により特定されるメモリ位置１１ｃを含むメ
モリ領域とを適宜切り換えて書き込み・読み出しを行う
ので、通常の画像符号化と動き補償や動き探索とを適宜
切り換えることができることから、画像符号化の各操作
に合わせた柔軟な動作を実現することができる。

【００５５】なお、上記実施の形態２では、画像データ
の輝度信号について示したが、色差信号についても上記
と同様に適用することができる。

【００５６】実施の形態３．この実施の形態３は、メモ
リ部が、画像データを構成する画像フレームの垂直方向
のラインにロウアドレスを対応させ、画像データを構成
する画像フレームの水平方向に並ぶ画素データにカラム
アドレスを対応させ、ロウアドレス毎にバンクを所定数
単位で配列させて、バンク毎に画像データを構成する画
素データを順次格納するものである。

【００５７】図５はこの発明の実施の形態３による画像
データ記憶装置の構成を示すブロック図である。図にお
いて、１ａは制御信号及びアドレス生成回路（アクセス
バンク設定手段、活性化手段、書き込み・読み出し手
段）で、不図示の画像符号化／復号装置から入力した画
像データの画像データ記憶装置内におけるアドレスに係
るアドレス信号５ａと、画像データの書き込み・読み出
しを制御する制御信号６ａとを入力して、メモリセル２
ａ，・・・，２ａに対する連続的な画素データの書き込
み又は読み出しの際におけるカラムアドレスの自動カウ
ントアップ、書き込み又は読み出しを行うように指定さ
れたバンクの活性化、及び、制御信号６ａをアドレス・
制御信号８ａに変換する。２ａはバンクを構成するメモ
リセル（バンク、メモリ部）で、ロウアドレスとカラム
アドレスとによりアドレスが特定され、各々が独立に書
き込み・読み出しすることができ、画像データを構成す
る画素データが順次格納される。本願発明では、メモリ
セル２ａ，・・・，２ａやそのアドレスを特定するロウ
アドレス及びカラムアドレスを決定する不図示のデコー
ダなどからなるメモリ部として、汎用のＳＤＲＡＭ、若
しくはＤＲＡＭを使用する。また、実施の形態３による
画像データ記憶装置は、不図示のクロック信号発生装置
から入力したクロック信号に同期して画像データの書き
込み・読み出しを行う。３ａは選択回路（書き込み・読
み出し手段）であって、制御信号及びアドレス生成回路
１ａによって指定されて活性化されたバンク（メモリセ
ル２ａ，・・・，２ａ）に対して選択的に画像データの
読み出しを行う。

【００５８】５ａは不図示の画像符号化／復号装置など
から入力されるアドレス信号で、書き込み時には入力デ
ータ４を格納するメモリセル２ａのアドレスに係るアド
レス信号５ａが、読み出し時には出力データ７を読み出
すメモリセル２ａのアドレスに係るアドレス信号５ａが
制御信号及びアドレス生成回路１ａに入力される。６ａ
は画像データの書き込み・読み出しを制御する制御信号
で、この制御信号６ａとアドレス信号５ａとに基づいて
制御信号及びアドレス生成回路１ａが書き込み又は読み
出しを行うメモリセル２ａ，・・・，２ａを活性化した
り、活性化されたメモリセル２ａ，・・・，２ａに対し
て選択的に画像データの読み出しを行う動作を制御する
アドレス・制御信号８ａを生成する。８ａは書き込み又
は読み出しを行うメモリセル２ａ，・・・，２ａを活性
化したり、活性化されたメモリセル２ａ，・・・，２ａ
に対して選択的に画像データの読み出しを行う動作を制
御するアドレス・制御信号で、制御信号６ａとアドレス
信号５ａとに基づいて制御信号及びアドレス生成回路１
ａが生成する。なお、図１と同一構成要素には同一符号
を付して重複する説明を省略する。

【００５９】図６は図５による画像データ記憶装置に対
する画像データの展開例を示す図である。図において、
９ａは実施の形態３による画像データ記憶装置に入力さ
れる動画像などの画像データを構成する画像フィールド
（画像データ）で、図示の例では動画像などの画像デー
タを構成する画像フレームが奇数ラインのＴｏｐフィー
ルドと偶数ラインのＢｏｔｔｏｍフィールドとからなる
インタレース構造をとっている。１０ａはマクロブロッ
ク（ＭＢ；ＭａｃｒｏＢｌｏｃｋ）で、ＭＰＥＧなどの
画像符号化方式では、動画像などの画像データを構成す
る画像フレームをマクロブロック１０ａ毎に区切って符
号化する。マクロブロック１０ａは、輝度信号が１６
（水平）×１６（垂直）画素で、色差信号で８（水平）
×１６（垂直）又は８（水平）×８（垂直）画素の半分
程度の精度に間引かれている。また、図示の例では上述
したように画像データを構成する画像フレームがインタ
レース構造をとっていることから、マクロブロック１０
ａはＴｏｐフィールドとＢｏｔｔｏｍフィールドとで画
像フィールドの垂直方向のラインが分割されて、輝度信
号で１６（水平）×８（垂直）画素が符号化におけるア
クセス単位となる。１２は図５中のメモリセル２ａ，・
・・，２ａからなるバンクで、ロウアドレス毎に所定数
単位（図示の例では１６個）で配列している。

【００６０】先ず、メモリセルに対する画像データの格
納方法について説明する。ここでは、説明の簡単のため
に輝度信号を例にとって説明する。図５中のメモリセル
２ａ，・・・，２ａからなるバンク０〜バンク１５によ
るメモリ空間において、動画像などの画像データを構成
する画像フレームの垂直方向のラインにロウアドレスを
対応させ、画像データを構成する画像フレームの水平方
向に並ぶ画素データにカラムアドレスを対応させる（ア
ドレス設定ステップ）。

【００６１】次に、ロウアドレス毎にバンクを所定数単
位で配列させる（バンク設定ステップ）。具体的には、
垂直方向に１６個のバンク（バンク０〜バンク１５）が
順に配置され、２ＭＢ（垂直１６画素）毎にこれを繰り
返す。また、２ＭＢ毎にロウアドレスをカウントアップ
する。一方、水平方向にはカラムアドレス順に同一のバ
ンク列が配置される。これにより、図６に示すように、
垂直方向に１６画素毎にバンク０〜バンク１５による配
列が連続し、水平方向には同一番号のバンクが連続する
ようになる。

【００６２】上述のようにして配列させたバンク（バン
ク０〜バンク１５）毎に画像データを構成する画像フレ
ームの垂直方向に並ぶ画素データを順次格納してゆく
（画像データ格納ステップ）。このように、従来の技術
のように４画素を格納する画素ブロック２０毎に画像デ
ータを格納することなく、各々が独立に書き込み・読み
出しすることができるバンク０〜バンク１５に対して画
像データを構成する画素データを順次格納することか
ら、画素ブロック２０の整数倍のデータ領域を有する画
像データでなくとも余分な画素データ１９や画素ブロッ
ク２０が一緒に読み出されてしまうことがない。

【００６３】次に動作について説明する。先ず、画像デ
ータの書き込み動作について説明する。一般に画像符号
化方式において、画像データ記憶装置への画像データの
書き込みは、ＭＢ単位で行われることから、本実施の形
態においてもＭＢ単位での画像データの書き込み動作に
ついて説明する。また、画像データ記憶装置に対する画
像データの展開は図６に示したものと同様であるものと
する。先ず、不図示の画像符号化／復号装置から入力デ
ータ４を格納するメモリセル２ａ，・・・，２ａ（バン
ク０〜バンク１５）のアドレスに係るアドレス信号５ａ
と画像データの書き込み・読み出しを制御する制御信号
６ａとを画像データ記憶装置内の制御信号及びアドレス
生成回路１ａに入力する。制御信号及びアドレス生成回
路１ａは、アドレス信号５ａと制御信号６ａとからクロ
ック信号の１サイクルで入力データ４の書き込みを行う
バンク数、入力データ４の書き込みを行うサイクル数
（カラムアドレス数）を抽出して不図示のレジスタに設
定する。ここでは、例えばクロック信号の１サイクルで
入力データ４の書き込みを行うバンク数を８、入力デー
タ４の書き込みを行うサイクル数を１６に設定する。

【００６４】これに続いて、制御信号及びアドレス生成
回路１ａは、アドレス信号５ａと制御信号６ａとから入
力データ４の書き込みを開始する先頭バンク（ＭＢ単位
での画像データの書き込みを行うので、バンク０又はバ
ンク８）及び書き込みを開始するロウアドレスを抽出し
て、先頭バンクから８バンク分（ＭＢの垂直８画素に対
応）のメモリセル２ａ，・・・，２ａ（書き込みに係る
バンク範囲）を書き込み可能な状態に活性化する。具体
的には、制御信号及びアドレス生成回路１ａが先頭バン
クから８バンク分のメモリセル２ａ，・・・，２ａに係
るアドレス・制御信号８ａを不図示のデコーダに出力し
て書き込みに係るバンク範囲のワード線やビット線に電
荷をチャージさせる。

【００６５】先頭バンクから８バンク分のメモリセル２
ａ，・・・，２ａが活性化されると、制御信号及びアド
レス生成回路１ａは、アドレス信号５ａと制御信号６ａ
とから入力データ４の書き込みを開始するカラムアドレ
スを抽出して、このカラムアドレスをカウントアップし
つつ、活性化されたメモリセル２ａ，・・・，２ａに対
して入力データ４の書き込み動作を開始する。ここで、
クロック信号の１サイクルで入力データ４の書き込みを
行うバンク数及び入力データ４の書き込みを行うサイク
ル数が不図示のレジスタから読み出される。これによ
り、先頭バンク（バンク０）内の書き込みの開始アドレ
スにより特定されるメモリ位置からバンク１〜バンク７
までに入力データ４が順次書き込まれる。また、サイク
ル数が１６であることから、上記メモリ位置のカラムア
ドレスから１６回カウントアップされることで、上記８
バンク単位の書き込み動作が開始アドレスのカラムアド
レスに沿って１６回行われてマクロブロック１０ａに対
応する領域に入力データ４が書き込まれる。このように
して、図６に示すマクロブロック１０ａ毎に、これを構
成するバンク１２に１画素分の８ビット幅のデータバス
を介して１画素データに対応する入力データ４が書き込
まれてゆく。

【００６６】次に、画像データの読み出し動作について
説明する。ここでは、従来の技術で課題であった画像符
号化における動き探索又は動き補償を行う場合について
以下に示す図７に沿って説明する。図７は図５で示した
画像データ記憶装置に展開された画像データを読み出す
動作を説明する図である。図において、１２ａは画素デ
ータを格納したバンク１１（先頭バンク）内の画像デー
タの読み出しを開始する開始アドレスに対応するメモリ
位置（先頭メモリ位置）である。なお、図６と同一構成
要素には同一符号を付して重複する説明を省略する。

【００６７】図７に示すように、画像符号化における動
き探索又は動き補償を行う場合、マクロブロック１０ａ
をまたがるメモリ領域に対してアクセスすることがあ
る。また、アクセスする領域も動き補償では１７（水
平）×９（垂直）画素、動き探索では１８（水平）×１
０（垂直）画素というように、マクロブロック１０ａの
１６（水平）×８（垂直）画素より広い範囲となる。こ
れにより、従来では所望の画像データを読み出すことが
できず、余分な画素データや画素ブロックを読み出すた
めに処理時間も短縮することができないという不具合を
生じていた。

【００６８】そこで、この実施の形態３による画像デー
タ記憶装置では、読み出しを開始する先頭バンク及び先
頭アドレスを指定すると、これら先頭バンク及び先頭ア
ドレスにより特定される読み出しを開始する先頭メモリ
位置と、先頭バンクから順次読み出しを行うバンク数
と、このバンク数で先頭メモリ位置を基準に読み出しを
行うアドレス数とから読み出しを行うメモリ領域を特定
するので、読み出しを行うメモリ領域を任意のサイズで
設定することができ、上述したような従来の不具合が生
じることがない。具体的に説明すると、先ず、不図示の
画像符号化／復号装置から画像データを読み出すメモリ
セル２ａ，・・・，２ａ（バンク０〜バンク１５）のア
ドレスに係るアドレス信号５ａと画像データの書き込み
・読み出しを制御する制御信号６ａとを画像データ記憶
装置内の制御信号及びアドレス生成回路１ａに入力す
る。制御信号及びアドレス生成回路１ａはアドレス信号
５ａと制御信号６ａとからクロック信号の１サイクルで
画像データの読み出しを行うバンク数、画像データの読
み出しを行うサイクル数（カラムアドレス数）を抽出し
て不図示のレジスタに設定する。ここでは、例えば動き
補償における１７（水平）×９（垂直）画素のメモリ領
域にアクセスするものとし、１サイクルで画像データの
読み出しを行うバンク数を９、画像データの読み出しを
行うサイクル数を１７に設定する。

【００６９】これに続いて、制御信号及びアドレス生成
回路１ａは、アドレス信号５ａと制御信号６ａとから画
像データの読み出しを開始する先頭バンク（バンク１
１）及び読み出しを開始するロウアドレスｍを抽出して
先頭バンク（バンク１１）から９バンク分のメモリセル
２ａ，・・・，２ａ（読み出しに係るバンク範囲）を読
み出し可能な状態に活性化する。具体的には、制御信号
及びアドレス生成回路１ａが先頭バンク（バンク１１）
から９バンク分のメモリセル２ａ，・・・，２ａに係る
アドレス・制御信号８ａを不図示のデコーダに出力して
読み出しに係るバンク範囲のワード線やビット線に電荷
をチャージさせる。このとき、先頭バンク（バンク１
１）から９バンク分のメモリセル２ａ，・・・，２ａに
係るアドレス・制御信号８ａを選択回路３ａにも出力す
る。また、活性化するバンクがバンク番号１５を超えた
場合は、バンク番号０に折り返すが、このとき、上記の
ようにして設定された先頭バンクのロウアドレスに１ア
ドレスだけカウントアップする。

【００７０】先頭バンク（バンク１１）から９バンク分
のメモリセル２ａ，・・・，２ａが活性化されると、制
御信号及びアドレス生成回路１ａは、アドレス信号５ａ
と制御信号６ａとから画像データの読み出しを開始する
カラムアドレス（先頭アドレス）を抽出して、このカラ
ムアドレスをカウントアップしつつ、活性化されたメモ
リセル２ａ，・・・，２ａに対して画像データの読み出
し動作を開始する。ここで、クロック信号の１サイクル
で画像データの読み出しを行うバンク数及び画像データ
の読み出しを行うサイクル数が不図示のレジスタから読
み出される。これにより、先頭バンク（バンク１１）内
の読み出しの開始アドレスに対応するメモリ位置１２ａ
からバンク１２〜バンク１５及びバンク０〜バンク３ま
でに格納される画像データが順次読み出される。また、
サイクル数が１７であることから、開始アドレスのカラ
ムアドレスから１７回カウントアップされることで、上
記９バンク単位の読み出し動作が開始アドレスのカラム
アドレスに沿って１７回行われて１７（水平）×９（垂
直）画素のメモリ領域から画像データが読み出される。
このようにして、図７に示した、画素データを格納した
先頭バンク（バンク１１）内の画像データの読み出しを
開始する開始アドレスに対応するメモリ位置１２ａか
ら、クロック信号の１サイクルでバンク数９分の画素デ
ータが読み出され、カラムアドレスの１７回のカウント
アップで、動き補償における１７（水平）×９（垂直）
画素のメモリ領域に格納された画像データが読み出され
る。

【００７１】上述のようにして指定したメモリ領域から
読み出された画像データは、制御信号及びアドレス生成
回路１ａからアドレス・制御信号８ａを受けた選択回路
３ａによって選択的に読み出されて外部に出力データ７
として出力される。具体的に説明すると、制御信号及び
アドレス生成回路１ａからのアドレス・制御信号８ａに
基づいて、選択回路３ａはバンク０〜バンク１５と接続
する各データバスのうち、指定したメモリ領域に対応す
るバンクとの接続を維持し、他のバンクとの接続を遮断
する。これにより、選択回路３ａから指定したメモリ領
域から読み出された画像データのみが入力し、１画素デ
ータに対応する８ビット幅の出力データバス及び１４４
ビット幅のデータバスを介して出力データ７として外部
に出力される。

【００７２】以上のように、この実施の形態３によれ
ば、画像データを構成する画像フレームの垂直方向のラ
インにロウアドレスを対応させ、画像データを構成する
画像フレームの水平方向に並ぶ画素データにカラムアド
レスを対応させ、ロウアドレス毎にバンクを所定数単位
で配列させて、バンク毎に画像データを構成する画素デ
ータを順次格納するので、従来のように４画素を格納す
る画素ブロック２０毎に画像データを格納することな
く、各々が独立に書き込み・読み出しすることができる
バンク０〜バンク１５に対して画像データを構成する画
素データを順次格納することから、画素ブロック２０の
整数倍のデータ領域を有する画像データでなくとも余分
な画素データ１９や画素ブロック２０が一緒に読み出さ
れてしまうことがない。これにより、画像データ記憶装
置に対する効率的な画像データの書き込み・読み出し動
作を実現させることができる。

【００７３】なお、上記実施の形態３では、画像データ
の輝度信号について示したが、色差信号についても上記
と同様に適用することができる。

【００７４】また、上記実施の形態２による構成を上記
実施の形態３に適用してもでき、この場合、上記実施の
形態２と同様の効果を得ることができる。

【００７５】

【発明の効果】以上のように、この発明によれば、ロウ
アドレスとカラムアドレスとによりアドレスが特定さ
れ、各々が独立に書き込み・読み出しすることができ、
画像データを構成する画素データが順次格納される複数
のバンクを有するメモリ部と、このメモリ部に対して、
書き込み又は読み出しを開始する先頭バンク及び先頭ア
ドレスを指定すると、先頭バンクから順次書き込み又は
読み出しを行うバンク数に基づいて書き込み・読み出し
に係るバンク範囲を設定するアクセスバンク設定手段
と、このアクセスバンク設定手段が設定したバンク範囲
内のバンクを書き込み・読み出し可能な状態に活性化す
る活性化手段と、この活性化手段が活性化したバンク範
囲に対して、先頭バンク及び先頭アドレスにより特定さ
れる書き込み又は読み出しを開始する先頭メモリ位置
と、上記バンク数と、このバンク数で先頭メモリ位置を
基準に書き込み又は読み出しを行うアドレス数とから書
き込み又は読み出しを行うメモリ領域を特定し、このメ
モリ領域に対して上記バンク数及び上記アドレス数で連
続的に画像データの書き込み又は読み出しを行う書き込
み・読み出し手段とを備えるので、余分な画素データが
読み出されることがないことから、正確な画像データの
読み出しができ、読み出し時間を短縮することができる
という効果がある。

【００７６】また、画像データを構成する画素データを
格納した複数のバンクのうち、設定されたバンクに対し
て選択的に画像データの書き込み又は読み出しを行える
ことから、画像データを書き込む又は読み出すときにロ
ウアドレスが変わると画像データの連続アクセスができ
なくなるという従来の不具合がなく、効率的な書き込み
又は読み出し動作を行うことができるという効果があ
る。

【００７７】さらに、活性化するバンク数や連続的にア
クセスするサイクル数を適宜設定することができること
から、画像符号化の各操作（例えば、動き探索、動き補
償における読み出しメモリ領域の設定など）に合わせた
フレキシブルな動作を実現することができるという効果
がある。

【００７８】この発明によれば、メモリ部が、画像デー
タを構成する画像フレームの水平方向に並ぶ画素データ
又は垂直方向のラインにロウアドレスを対応させ、画像
データを構成する画像フレームの垂直方向のライン又は
水平方向に並ぶ画素データにカラムアドレスを対応さ
せ、ロウアドレス毎にバンクを所定数単位で配列させ
て、バンク毎に画像データを構成する画素データを順次
格納するので、余分な画素データが一緒に読み出されて
しまうことがなく、画像データ記憶装置に対する効率的
な画像データの書き込み・読み出し動作を行うことがで
きるという効果がある。

【００７９】この発明によれば、メモリ部が、画像デー
タを構成する画像フレームの水平方向に並ぶ画素データ
又は垂直方向のラインにロウアドレスを対応させ、画像
データを構成する画像フレームの垂直方向のライン又は
水平方向に並ぶ画素データにカラムアドレスを対応さ
せ、ロウアドレス毎にバンクを所定数単位で配列させ
て、バンク毎に画像データを構成する画素データを順次
格納し、アクセスバンク設定手段が、任意のバンク、ロ
ウアドレス、及びカラムアドレスが指定されると、任意
のバンクの１つ前に位置するバンクを先頭バンクとする
バンク範囲を書き込み・読み出しに係るバンク範囲とし
て設定し、書き込み・読み出し手段が、先頭バンク及び
指定されたカラムアドレスの１つ前のカラムアドレスに
より特定される先頭メモリ位置を含むメモリ領域に対し
て書き込み・読み出しを行うので、上記段落００７５の
構成に適用することで上記段落００７５から上記段落０
０７８と同様の効果が得られると共に、簡単な設定で画
像符号化における動き補償や動き探索に柔軟に対応する
ことができるという効果がある。

【００８０】この発明によれば、メモリ部が、画像デー
タを構成する画像フレームの水平方向に並ぶ画素データ
又は垂直方向のラインにロウアドレスを対応させ、画像
データを構成する画像フレームの垂直方向のライン又は
水平方向に並ぶ画素データにカラムアドレスを対応さ
せ、ロウアドレス毎にバンクを所定数単位で配列させ
て、バンク毎に画像データを構成する画素データを順次
格納し、アクセスバンク設定手段が、任意のバンク、ロ
ウアドレス、及びカラムアドレスが指定されると、任意
のバンクを先頭バンクとするバンク範囲と、任意のバン
クの１つ前に位置するバンクを先頭バンクとするバンク
範囲とを切り換え自在に書き込み・読み出しに係るバン
ク範囲として設定し、書き込み・読み出し手段が、任意
のバンク、ロウアドレス、及びカラムアドレスにより特
定される先頭メモリ位置を含むメモリ領域と、任意のバ
ンクの１つ前に位置するバンクに相当する先頭バンク及
び指定されたカラムアドレスの１つ前のカラムアドレス
により特定される先頭メモリ位置を含むメモリ領域とを
適宜切り換えて書き込み・読み出しを行うので、通常の
画像符号化と動き補償や動き探索とを適宜切り換えるこ
とができることから、画像符号化の各操作に合わせた柔
軟な動作を実現することができるという効果がある。

【００８１】この発明によれば、ロウアドレスとカラム
アドレスとによりアドレスが特定され、各々が独立に書
き込み・読み出しすることができる複数のバンクを有す
るメモリ部を備えた画像データ記憶装置の画像データ格
納方法において、画像データを構成する画像フレームの
水平方向に並ぶ画素データ又は垂直方向のラインにロウ
アドレスを対応させ、画像データを構成する画像フレー
ムの垂直方向のライン又は水平方向に並ぶ画素データに
カラムアドレスを対応させるアドレス設定ステップと、
ロウアドレス毎にバンクを所定数単位で配列させるバン
ク設定ステップと、このバンク設定ステップで配列させ
たバンク毎に画像データを構成する画素データを順次格
納する画像データ格納ステップとを備えるので、余分な
画素データが一緒に読み出されてしまうことがなく、画
像データ記憶装置に対する効率的な画像データの書き込
み・読み出し動作を実現させることができるという効果
がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による画像データ記
憶装置の構成を示すブロック図である。

【図２】 図１による画像データ記憶装置に対する画像
データの展開例を示す図である。

【図３】 図１で示した画像データ記憶装置に展開され
た画像データを読み出す動作を説明する図である。

【図４】 この発明の実施の形態２による画像データ記
憶装置に展開された画像データを読み出す動作を説明す
る図である。

【図５】 この発明の実施の形態３による画像データ記
憶装置の構成を示すブロック図である。

【図６】 図５による画像データ記憶装置に対する画像
データの展開例を示す図である。

【図７】 図５で示した画像データ記憶装置に展開され
た画像データを読み出す動作を説明する図である。

【図８】 従来の画像符号化／復号装置における画像デ
ータ記憶装置周辺部の構成を示すブロック図である。

【図９】 図８の画像符号化／復号装置による画像デー
タ記憶装置に対する画像データの展開例を示す図であ
る。

【図１０】 図９で示した画像データ記憶装置から読み
出す画像データの画像フィールド内の位置とデータ領域
とを示す図である。

【図１１】 図８に示した画像データ記憶装置から画像
データを読み出す際のシーケンスの例を示すタイミング
図である。

【符号の説明】

１，１ａ 制御信号及びアドレス生成回路（アクセスバ
ンク設定手段、活性化手段、書き込み・読み出し手
段）、２，２ａ メモリセル（バンク、メモリ部）、
３，３ａ 選択回路（書き込み・読み出し手段）、４
入力データ（画素データ、画像データ）、５，５ａ ア
ドレス信号、６，６ａ 制御信号、７ 出力データ（画
素データ、画像データ）、８，８ａ アドレス・制御信
号、９，９ａ画像フィールド（画像データ）、１０，１
０ａ マクロブロック（ＭＢ；ＭａｃｒｏＢｌｏｃ
ｋ）、１１，１２ バンク、１１ａ，１１ｂ，１１ｃ，
１２ａ メモリ１位置（先頭メモリ位置）。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 7/13 Ｚ Ｆターム(参考） 5B024 AA15 BA29 CA07 CA16 5B047 EA02 EA05 EB02 EB03 EB06 5C052 AA17 AB02 CC11 DD04 GB06 GC05 GD01 GD02 GE06 GF01 GF04 5C059 KK08 KK11 MA00 NN01 PP04 UA02 UA05 UA38

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ロウアドレスとカラムアドレスとにより
   アドレスが特定され、各々が独立に書き込み・読み出し
   することができ、画像データを構成する画素データが順
   次格納される複数のバンクを有するメモリ部と、 このメモリ部に対して、書き込み又は読み出しを開始す
   る先頭バンク及び先頭アドレスを指定すると、上記先頭
   バンクから順次書き込み又は読み出しを行うバンク数に
   基づいて書き込み・読み出しに係るバンク範囲を設定す
   るアクセスバンク設定手段と、 このアクセスバンク設定手段が設定した上記バンク範囲
   内のバンクを書き込み・読み出し可能な状態に活性化す
   る活性化手段と、 この活性化手段が活性化した上記バンク範囲に対して、
   上記先頭バンク及び上記先頭アドレスにより特定される
   書き込み又は読み出しを開始する先頭メモリ位置と、上
   記バンク数と、このバンク数で上記先頭メモリ位置を基
   準に書き込み又は読み出しを行うアドレス数とから書き
   込み又は読み出しを行うメモリ領域を特定し、このメモ
   リ領域に対して上記バンク数及び上記アドレス数で連続
   的に画像データの書き込み又は読み出しを行う書き込み
   ・読み出し手段とを備えた画像データ記憶装置。
2. 【請求項２】 メモリ部は、画像データを構成する画像
   フレームの水平方向に並ぶ画素データ又は垂直方向のラ
   インにロウアドレスを対応させ、画像データを構成する
   画像フレームの垂直方向のライン又は水平方向に並ぶ画
   素データにカラムアドレスを対応させ、上記ロウアドレ
   ス毎にバンクを所定数単位で配列させて、上記バンク毎
   に画像データを構成する画素データを順次格納すること
   を特徴とする請求項１記載の画像データ記憶装置。
3. 【請求項３】 メモリ部は、画像データを構成する画像
   フレームの水平方向に並ぶ画素データ又は垂直方向のラ
   インにロウアドレスを対応させ、画像データを構成する
   画像フレームの垂直方向のライン又は水平方向に並ぶ画
   素データにカラムアドレスを対応させ、上記ロウアドレ
   ス毎にバンクを所定数単位で配列させて、上記バンク毎
   に画像データを構成する画素データを順次格納し、 アクセスバンク設定手段は、任意のバンク、ロウアドレ
   ス、及びカラムアドレスが指定されると、上記任意のバ
   ンクの１つ前に位置するバンクを先頭バンクとするバン
   ク範囲を書き込み・読み出しに係るバンク範囲として設
   定し、 書き込み・読み出し手段は、上記先頭バンク及び上記指
   定されたカラムアドレスの１つ前のカラムアドレスによ
   り特定される先頭メモリ位置を含むメモリ領域に対して
   書き込み・読み出しを行うことを特徴とする請求項１記
   載の画像データ記憶装置。
4. 【請求項４】 メモリ部は、画像データを構成する画像
   フレームの水平方向に並ぶ画素データ又は垂直方向のラ
   インにロウアドレスを対応させ、画像データを構成する
   画像フレームの垂直方向のライン又は水平方向に並ぶ画
   素データにカラムアドレスを対応させ、上記ロウアドレ
   ス毎にバンクを所定数単位で配列させて、上記バンク毎
   に画像データを構成する画素データを順次格納し、 アクセスバンク設定手段は、任意のバンク、ロウアドレ
   ス、及びカラムアドレスが指定されると、上記任意のバ
   ンクを先頭バンクとするバンク範囲と、上記任意のバン
   クの１つ前に位置するバンクを先頭バンクとするバンク
   範囲とを切り換え自在に書き込み・読み出しに係るバン
   ク範囲として設定し、 書き込み・読み出し手段は、上記任意のバンク、上記ロ
   ウアドレス、及び上記カラムアドレスにより特定される
   先頭メモリ位置を含むメモリ領域と、上記任意のバンク
   の１つ前に位置するバンクに相当する先頭バンク及び上
   記指定されたカラムアドレスの１つ前のカラムアドレス
   により特定される先頭メモリ位置を含むメモリ領域とを
   適宜切り換えて書き込み・読み出しを行うことを特徴と
   する請求項１記載の画像データ記憶装置。
5. 【請求項５】 ロウアドレスとカラムアドレスとにより
   アドレスが特定され、各々が独立に書き込み・読み出し
   することができる複数のバンクを有するメモリ部を備え
   た画像データ記憶装置の画像データ格納方法において、 画像データを構成する画像フレームの水平方向に並ぶ画
   素データ又は垂直方向のラインに上記ロウアドレスを対
   応させ、画像データを構成する画像フレームの垂直方向
   のライン又は水平方向に並ぶ画素データに上記カラムア
   ドレスを対応させるアドレス設定ステップと、 上記ロウアドレス毎に上記バンクを所定数単位で配列さ
   せるバンク設定ステップと、 このバンク設定ステップで配列させた上記バンク毎に画
   像データを構成する画素データを順次格納する画像デー
   タ格納ステップとを備えたことを特徴とする画像データ
   記憶装置の画像データ格納方法。