JPH11339005A - 画像処理装置ならびに特殊効果装置、および画像処理方法 - Google Patents

Abstract

(57)【要約】 【課題】 変換のために画像データが書き込まれるメモ
リにおいて、比較的低速なメモリを効率的に活用してよ
り高速なランダムアクセスを可能とする。 【解決手段】 データ幅３２ビットで、各成分Ｙ，Ｃ，
Ｋがパラレルに入力されたビデオデータを、マルチプレ
クサでクロック周波数を４倍にして、１サンプリング点
毎に各成分Ｙ，Ｃ，Ｋをシリアルに並べ替え、データ幅
を１０ビットにする。水平方向に入力されたデータを、
バースト長が４のＳＤＲＡＭにバーストライトする。そ
の際、水平方向には１サンプリング点毎に、垂直方向に
はライン毎に、夫々バンクＡ，Ｂを切り替え、隣接画素
を異なるバンクに書き込む。夫々のバンク内では、各成
分Ｙ，Ｃ，Ｋが夫々アドレスｎ，ｎ＋１，ｎ＋２と、ア
ドレスが連続的に指定される。バンクＡ，Ｂをライン毎
に切り替えながら垂直方向にバーストリードすると、Ｓ
ＤＲＡＭで水平／垂直に高速で読み替えられる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ディジタル化さ
れた画像データに対して、所定の画像処理を施し、特殊
な視覚効果を得るようにされた画像処理装置ならびに特
殊効果装置、および画像処理方法に関する。

【０００２】

【従来の技術】従来から、画像信号に対して所定の画像
処理を施し、特殊な視覚効果を得るようにした特殊効果
装置は、存在した。近年では、このような特殊効果装置
は、画像信号をディジタル変換して画像データとして扱
い、それにより、より多彩な表現が可能とされている。

【０００３】特殊効果装置で得られる特殊効果の例とし
ては、画像の回転，縮小，爆発などがある。これらのう
ち、爆発は、中心から外側へ向けて画像が広がっていく
ような効果である。このような特殊効果は、図１２に一
例が示されるように、例えば１フィールドあるいは１フ
レームの画像データをマッピング用のメモリに書き込
み、書き込んだデータを読み出す際に、目的に応じたメ
モリアドレスを発生させる。そのアドレスに基づき、マ
ッピング用のメモリから画像データを読み出すことによ
って、画像が変換され、特殊効果が実現される。

【０００４】このような処理の際には、ランダムアクセ
スによってメモリに書き込まれた画像データが読み出さ
れる。すなわち、このとき用いられるメモリには、図１
３に示されるように、書き込みはシーケンシャルに行わ
れ、読み出しがランダムに行われる。このとき、略リア
ルタイムでの処理が必要とされるので、高速性も要求さ
れる。そのため、従来では、高速なランダムアクセスが
可能なＳＲＡＭ(Static Random Access Memory) がこの
メモリとして用いられていた。

【０００５】図１４は、ＳＲＡＭを用いた従来技術によ
る画像変換回路の構成の一例を示す。画像変換、例えば
任意の比率での画像の拡大／縮小は、例えば、変換され
るサンプリング点Ｘを取り囲む４サンプリング点Ａ，
Ｂ，Ｃ，Ｄのデータを用いて、バイリニア内挿と称され
る方法で行われる。サンプリング点Ｘと各サンプリング
点Ａ，Ｂ，Ｃ，Ｄまでの距離の比に基づいて、各サンプ
リング点Ａ，Ｂ，Ｃ，Ｄの重み付けを行う。このよう
に、変換に際して４サンプリング点のデータが同時に必
要となるため、サンプリング点Ａ〜Ｄにそれぞれ対応す
る４組のＳＲＡＭが必要とされる。

【０００６】また、端子１２０から供給されるデータ
は、例えばそれぞれ１０ビットのデータ幅を有する輝度
信号Ｙ，色信号Ｃ，およびキー信号Ｋからなるコンポー
ネント信号であり、３０ビット乃至は３２ビットのデー
タ幅を有する。一方、ＳＲＡＭは、通常１ワードが１６
ビットまたは８ビットで構成される。データ幅が１６ビ
ットのものを使用すると、データ幅が３２ビットである
１サンプリング点分のデータをアクセスするためには、
ＳＲＡＭがパラレルに２個必要である。さらに、ＳＲＡ
Ｍは、一般的に容量が１Ｍビット程度と比較的小さいた
め、変換データのアドレスのために同数のＳＲＡＭが必
要となる。さらにまた、書き込み／読み出しを並行して
行うため、切り替えて使用する２組のＳＲＡＭが必要と
なる。

【０００７】すなわち、従来では、図１４に示されるよ
うに、書き込みに２個で１組とされたＳＲＡＭがＳＲＡ
Ｍ１２３Ａ〜１２３Ｈの、計１６個必要とされた。同様
に、読み出しに２個で１組とされたＳＲＡＭがＳＲＡＭ
１２４Ａ〜１２４Ｈの、計１６個必要とされ、全体で３
２個ものＳＲＡＭが必要とされていた。

【０００８】書き込み用のＳＲＡＭ１２３Ａ〜１２３Ｈ
と、読み出し用のＳＲＡＭ１２４Ａ〜１２４Ｈとは、読
み出し／書き込み切り替え回路１２１で交互に切り替え
られ、読み出しと書き込みとを並行して行えるようにさ
れている。また、読み出された点Ａ〜点Ｄの４点の画像
データは、補間回路１２２で所定の補間処理を行われ、
端子１２５に導出される。

【０００９】

【発明が解決しようとする課題】ここで用いられるＳＲ
ＡＭは、ＤＲＡＭ(Dynamic RAM) に比べ、同一の容量で
は価格が高い、また、消費電力が大きいという問題点が
あった。

【００１０】そのため、上述したようなマッピング用の
メモリに、ＤＲＡＭを使うことが要求されていた。しか
しながら、ＤＲＡＭは、データ読み出しの際に、ＲＡＳ
およびＣＡＳという２つのアドレスを指定する必要があ
る、また、ＤＲＡＭは、プリチャージ時間が必要である
など、単体では高速ランダムアクセスに対応するのが難
しいという問題点があった。

【００１１】このため、ＤＲＡＭを上述の用途に用いる
際には、従来では、複数のＤＲＡＭを並列接続してい
た。複数のＤＲＡＭのそれぞれに対してデータを振り分
けて書き込むことで、見かけ上の速度を高速化させる。
しかしながら、ＤＲＡＭを並列化すると、それぞれのＤ
ＲＡＭに書き込まれるデータ量が減り、ＤＲＡＭ単体の
容量がどんどん大きくなる今日においては、メモリの使
用効率が悪くなるという問題点があった。

【００１２】また、例えば上述の特殊効果処理の前に、
スキャンコンバータによって、画像データに対して水平
および垂直方向のフィルタ処理が行われる。このフィル
タ処理の際にも、垂直方向の処理では隣同士の走査線が
用いられるため、フィールドあるいはフレーム単位で水
平方向に順次データを溜め込み、垂直方向に読み出す処
理が行われる。そのため、ここでも高速にランダムアク
セスが可能なメモリが必要とされる。

【００１３】図１５は、ＤＲＡＭを用いた場合の従来の
スキャンコンバータの構成の一例を示す。このスキャン
コンバータは、２相のパラレルで構成される。端子１０
０から入力された画像データのうち第１フィールドのデ
ータは、それぞれデータ幅が１６ビットである２つのＤ
ＲＡＭ１０２Ａ，１０２Ｂに書き込まれる。同様に、第
２フィールドのデータは、それぞれデータ幅が１６ビッ
トである２つのＤＲＡＭ１０２Ｃ，１０２Ｄに書き込ま
れる。

【００１４】なお、スキャンコンバータにおいても、画
像データの書き込みと読み出しとが並行して行われる。
そのため、ＤＲＡＭ１０２Ａ〜１０２Ｄと、ＤＲＡＭ１
０３Ａ〜１０３Ｄとの、２組のメモリが必要とされる。
これら２組のメモリは、読み出し／書き込み切り替え回
路１０１で交互に切り替えられて用いられ、読み出しの
際には、これら２相の構成とされたメモリが交互にアク
セスされ、垂直方向に連続的に画像データが読み出され
端子１０４に導出される。そのため、ＤＲＡＭは、８個
が必要とされる。

【００１５】このように、スキャンコンバータにおいて
も、ＤＲＡＭで構成した場合には、多数のメモリを用い
る必要があるという問題点があった。

【００１６】したがって、この発明の目的は、比較的低
速なメモリを効率的に活用し、より高速なランダムアク
セスを可能とした画像処理装置ならびに特殊効果装置、
および画像処理方法を提供することにある。

【００１７】

【課題を解決するための手段】この発明は、上述した課
題を解決するために、メモリに書き込まれたディジタル
ビデオデータを所定の順序で読み出すことで変換処理を
行う画像処理装置において、複数のバンクを有するメモ
リと、メモリの複数のバンクのうちの一つのバンクの連
続したアドレスに、ディジタルビデオデータの同一のサ
ンプリング点の複数のサンプルのそれぞれを書き込むよ
うにメモリのアドレス制御を行うアドレス制御手段とを
有することを特徴とする画像処理装置である。

【００１８】また、この発明は、メモリに書き込まれた
ディジタルビデオデータを所定の順序で読み出すことで
特殊な映像効果を得るようにした特殊効果装置におい
て、複数のバンクを有するメモリと、メモリの複数のバ
ンクのうちの一つのバンクの連続したアドレスに、ディ
ジタルビデオデータの同一のサンプリング点の複数のサ
ンプルのそれぞれを書き込むようにされ、書き込む際
に、隣り合うサンプリング点のサンプルが互いに異なる
バンクに書き込まれるように、ディジタルビデオデータ
の１サンプリング点毎に複数のバンクを切り替えると共
に、ディジタルビデオデータの１ライン毎に複数のバン
クを切り替えるようにメモリのアドレス制御を行うアド
レス制御手段とを備えた画像処理装置を有することを特
徴とする特殊効果装置である。

【００１９】また、この発明は、メモリに書き込まれた
ディジタルビデオデータを所定の順序で読み出すことで
特殊な映像効果を得るようにした特殊効果装置におい
て、複数のバンクを有するメモリと、メモリの複数のバ
ンクのうちの一つのバンクの連続したアドレスに、ディ
ジタルビデオデータの同一のサンプリング点の複数のサ
ンプルのそれぞれを書き込むようにされ、書き込む際
に、同一のサンプリング点のサンプルを複数のバンクの
少なくとも２つにそれぞれ書き込むようにメモリのアド
レス制御を行うアドレス制御手段とを備えた画像処理装
置を有することを特徴とする特殊効果装置である。

【００２０】また、この発明は、メモリに書き込まれた
ディジタルビデオデータを所定の順序で読み出すことで
変換処理を行う画像処理方法において、複数のバンクを
有するメモリを備え、メモリの複数のバンクのうちの一
つのバンクの連続したアドレスに、ディジタルビデオデ
ータの同一のサンプリング点の複数のサンプルのそれぞ
れを書き込むようにしたことを特徴とする画像処理方法
である。

【００２１】上述したように、この発明によれば、複数
のバンクを有するメモリが用いられると共に、メモリの
アドレス制御手段によって、メモリの複数バンクのうち
の一つのバンクの連続したアドレスに、ディジタルビデ
オデータの１サンプリング点の複数のサンプル、例えば
輝度Ｙ，色Ｃ，およびキーＫがそれぞれ書き込まれるよ
うにされているため、１サンプリング点の複数サンプル
のバーストライト／バーストリードが可能とされる。

【００２２】また、この発明によれば、複数のバンクを
有するメモリが用いられると共に、メモリのアドレス制
御手段によって、メモリの複数バンクのうちの一つのバ
ンクの連続したアドレスに、ディジタルビデオデータの
１サンプリング点の複数サンプル、例えば輝度Ｙ，色
Ｃ，およびキーＫがそれぞれ書き込まれるようにされ、
書き込みの際に、隣り合うサンプリング点のサンプルが
互いに異なるバンクになるように、１サンプリング点毎
にバンクが切り替えられると共に、１ライン毎にバンク
が切り替えられるようにされているため、垂直方向の読
み出しを、バンクを切り替えながら高速に行うことがで
きる。

【００２３】また、この発明によれば、複数のバンクを
有するメモリが用いられると共に、メモリのアドレス制
御手段によって、メモリの複数バンクのうちの一つのバ
ンクの連続したアドレスに、ディジタルビデオデータの
１サンプリング点の複数サンプル、例えば輝度Ｙ，色
Ｃ，およびキーＫがそれぞれ書き込まれるようにされ、
書き込みの際に、同一のサンプリング点のデータが複数
のバンクに書き込まれるため、任意にサンプリング点を
選択しても、バンクを切り替えながらの高速な読み出し
が可能である。

【００２４】

【発明の実施の形態】以下、この発明の実施の第１の形
態を、図面を参照しながら説明する。図１は、この発明
が適用可能な画像処理装置１の構成の一例を示す。この
画像処理装置１は、入力されたアナログビデオ信号がデ
ィジタル変換されてメモリに書き込まれ、例えばコンピ
ュータに接続されたコントローラで以てメモリからの読
み出しアドレスを操作することで、映像の拡大，縮小，
爆発などの様々な特殊効果を得ることができるようにさ
れている。

【００２５】端子１０に対してアナログビデオ信号が入
力される。このビデオ信号は、輝度信号Ｙ，色信号Ｃ，
およびキー信号Ｋからなるコンポーネント信号ＹＣＫと
する。なお、キー信号Ｋは、その画素が有効かどうかを
示す信号である。ビデオ信号は、これに限らず、三原色
信号Ｒ，Ｇ，Ｂおよびキー信号Ｋからなる信号ＲＧＢＫ
や、ＹＵＶ系にキー信号Ｋを加えた信号ＹＵＶＫを用い
るようにしてもよい。また、コンポーネント信号に限ら
ず、内部でコンポーネント信号に変換することによっ
て、コンポジット信号を扱うようにもできる。

【００２６】端子１０から入力されたビデオ信号は、Ａ
／Ｄ変換器１１で所定のサンプリング周波数でサンプリ
ングされてディジタル信号に変換され、フィルタ１２に
供給される。フィルタ１２は、供給されたビデオ信号に
対して、水平および垂直方向にフィルタ処理を行うもの
で、水平方向にフィルタ処理を行った後、データを垂直
方向に読み替え、垂直方向にフィルタ処理を行う、スキ
ャンコンバータ部である。

【００２７】図２は、このスキャンコンバート処理を行
うようにされたフィルタ１２の構成の一例を示す。端子
３０から入力されたビデオ信号は、水平フィルタ３１に
よってライン毎にフィルタ処理され、メモリ３２に書き
込まれる。そして、メモリ３２から垂直方向にデータが
読み出され、読み出されたデータに対して、垂直フィル
タ３３において垂直フィルタ処理される。垂直フィルタ
３３の出力は、端子３４に導出される。

【００２８】こうしてフィルタ１２で水平／垂直方向に
フィルタ処理され、量子化の際の折り返し歪を低減され
たビデオ信号は、メモリ１３に書き込まれる。メモリ１
３にビデオデータを書き込む際の書き込みアドレスは、
書き込みアドレス生成回路２０によって生成される。メ
モリ１３は、特殊効果のためのマッピング用のメモリで
ある。メモリ１３に書き込まれたデータは、処理に応じ
て適宜、間引きや順序の変更などが行われ読み出され
る。

【００２９】メモリ１３に書き込まれたビデオデータ
は、読み出しアドレス生成回路２１によって生成された
読み出しアドレスに基づき読み出される。メモリ１３か
ら読み出されたビデオデータは、補間回路１４によって
補間されＤ／Ａ変換器１５に供給される。Ｄ／Ａ変換器
１５でアナログ信号に変換されたビデオ信号は、端子１
６から出力される。

【００３０】読み出しアドレス生成回路２１は、コンピ
ュータ２２からの命令により、所定の順序で、メモリ１
３に対する読み出しアドレスを生成する。すなわち、コ
ンピュータ２２には、映像に対して各種の特殊効果（拡
大，縮小，爆発など）の指示を与えるためのコントロー
ラ２３が設けられる。コントローラ２３の操作に応じた
制御信号がコンピュータ２２から読み出しアドレス生成
回路２１に供給され、読み出しアドレス生成回路２１で
は、この制御信号に基づき、メモリ１３からの読み出し
アドレスを、指示された効果に応じて生成する。

【００３１】また、読み出しアドレス生成回路２１から
補間回路１４に対して、メモリ１３に供給された読み出
しアドレスに対応した制御信号が供給される。これによ
り、メモリ１３から読み出されたビデオデータに対し
て、指示された効果に応じた補間処理がなされる。

【００３２】この発明の実施の第１の形態は、上述の図
１ならびに図２に示される、スキャンコンバータ部、す
なわちフィルタ１２、特に、フィルタ１２が有するメモ
リ３２に適用されるものである。図３は、この実施の一
形態によるスキャンコンバータ部の構成の一例を示す。
図３に示される全体が上述の図２におけるメモリ３２に
対応する。

【００３３】端子４０からビデオデータが入力される。
上述したように、ビデオデータは、例えば信号ＹＣＫか
らなるコンポーネント信号に基づき入力される。この例
では、コンポーネント信号の各成分Ｙ，ＣおよびＫのそ
れぞれのサンプルでなるデータに対して１０ビットずつ
が割り当てられ、データ幅が３０ビットのデータとして
入力される。あるいは、例えば２ビットのダミーデータ
が付加され、データ幅が３２ビットのデータとして入力
される。なお、別の例として、入力信号が例えば信号Ｒ
ＧＢＫからなるコンポーネント信号である場合には、各
成分のサンプルＲ，Ｇ，ＢおよびＫによるデータのそれ
ぞれに対して、８ビットずつが割り当てられる。

【００３４】入力ビデオデータは、読み出し／書き込み
切り替え回路４１に供給される。読み出し／書き込み切
り替え回路４１は、マルチプレクサ４２およびデマルチ
プレクサ４３を含む。マルチプレクサ４２は、例えば入
力されるビデオデータの４倍のクロック周波数で、デー
タ幅が３２ビットでパラレル入力されたビデオデータを
各成分毎にをシリアルに並べ替える。

【００３５】すなわち、図４のタイムチャートに一例が
示されるように、入力データは、各成分Ｙ，Ｃ，Ｋがパ
ラレルとされ、３０ビット（３２ビット）のデータ幅を
有する。クロック周波数を例えば入力データの４倍とし
て、入力データを時間軸方向に圧縮し、ビデオデータの
１サンプリング点毎に、各成分のデータＹ，Ｃ，Ｋをシ
リアルに並べて、データ幅が１０ビットのデータとして
出力する。

【００３６】また、別の例では、ビデオ信号が三原色信
号に基づくデータＲＧＢＫであれば、１サンプリング点
における各成分データＲ，Ｇ，Ｂ，Ｋがシリアルに並べ
られ、データ幅が８ビットのデータとして出力される。

【００３７】こうしてデータ幅が１０ビットとされたデ
ータがＳＤＲＡＭ４４に書き込まれる。なお、読み出し
／書き込み切り替え回路４１には、ＳＤＲＡＭ４４およ
び４５の、２つのＳＤＲＡＭが接続される。読み出し／
書き込み切り替え回路４１では、所定のタイミングでこ
れら２つのＳＤＲＡＭ４４，４５の読み出し／書き込み
を切り替え、一方に書き込みが行われているときに、他
方から読み出しを行う。ここでは、説明のため、ＳＤＲ
ＡＭ４４に書き込みが行われ、ＳＤＲＡＭ４５からは読
み出しが行われているものとする。

【００３８】ここで、ＳＤＲＡＭ４４，４５のアクセス
方法について、概略的に説明する。ＳＤＲＡＭ４４，４
５でのアドレス割り当ては、カラム（行）アドレスおよ
びロー（列）アドレスとでマトリクス状になされる。ま
た、ＳＤＲＡＭ４４，４５は、メモリ領域として、切り
替えて使用されるバンクＡおよびバンクＢの２つの領域
を有する。これらバンクＡおよびバンクＢのそれぞれに
ローアドレスが設けられ、ローアドレスのそれぞれに対
してカラムアドレスが配される。なお、このＳＤＲＡＭ
４４，４５は、例えばデータ幅が１６ビットとされ、１
６Ｍビット程度の容量を有する。

【００３９】ＳＤＲＡＭ４４，４５は、１度の指定で複
数のカラムアドレスに対して連続的にアクセスして、書
き込みあるいは読み出しを連続的に行う、所謂バースト
ライト／バーストリードを行うことができる。書き込み
または読み出しで連続して出力または入力されるワード
数をバースト長と称する。このバースト長は、例えば’
１’，’２’，’４’，’８’，フルページといったよ
うに、各種設定可能である。この例では、バースト長
は、’４’に設定される。

【００４０】ところで、ＳＤＲＡＭ４４，４５の制御
は、コマンドによってなされる。例えば、ＳＤＲＡＭ４
４，４５の所定のコマンド入力端子と、パラレルに１２
ビットの入力端を有するアドレス入力端子とに対して供
給された信号の組み合わせによって、ＳＤＲＡＭ４４，
４５に対する所定のコマンド入力がなされる。このコマ
ンドは、例えば、図示されないメモリコントローラによ
って生成され出力され、ＳＤＲＡＭ４４，４５に対して
供給される。

【００４１】ＳＤＲＡＭ４４，４５を制御する際には、
コマンド入力の際に、この同期式メモリであるＳＤＲＡ
Ｍ４４，４５が有する非同期特性に基づく幾つかの制約
事項が存在する。ＳＤＲＡＭ４４，４５に対する書き込
みや、ＳＤＲＡＭ４４，４５からの読み出しを効率良く
制御する際には、この制約事項を十分考慮に入れる必要
がある。以下に、このＳＤＲＡＭ４４，４５の制御なら
びに制約事項について、概略的に説明する。図５は、Ｓ
ＤＲＡＭ４４，４５のアクセス方法の一例を示すタイム
チャートである。

【００４２】ＳＤＲＡＭ４４，４５を使用するに当たっ
て、先ず、モードレジスタが設定される。このモードレ
ジスタを設定することで、ＳＤＲＡＭ４４，４５の動作
モードが設定される。モードレジスタは、モードレジス
タ設定コマンドによって設定される。モードレジスタに
よって、ＣＡＳレーテンシ，ラップタイプ，およびバー
スト長が設定される。このモードレジスタの設定後は、
所定時間、例えば２０ｎｓ以上経過するまで次のコマン
ドの入力ができない。

【００４３】ＣＡＳレーテンシは、これらのパラメータ
の中でも最も重要なもので、コマンド入力からデータリ
ードまでのレーテンシ（クロック数）を設定する。すな
わち、コマンドが入力されてから、このＣＡＳレーテン
シだけ待ってデータリードが開始される。ＣＡＳレーテ
ンシは、例えば’１’，’２’，または’３’から何れ
かの値が選択され設定される。この例では、ＣＡＳレー
テンシを’２’に設定する。

【００４４】ラップタイプは、バーストライト／バース
トリードを行う際の、バーストデータのアドレスがイン
クリメントされる順序を指定する。シーケンシャルまた
はインターリーブのうち何れかが選択できる。また、バ
ースト長は、’１’，’２’，’４’，’８’，または
フルページのうち何れかが選択され設定される。この例
では、バースト長を’４’に設定する。

【００４５】ＳＤＲＡＭ４４，４５において、アクティ
ブコマンドにより、対象バンクの所定のローアドレスが
アクティブとされ、書き込み／読み出しが可能な状態と
される。図５の例では、点ａでバンクＡに対してアクテ
ィブコマンドが出され、バンクＡが書き込み／読み出し
可能な状態とされる。同様に、点ｃ，点ｅ，点ｈでも、
バンクＡあるいはバンクＢに対するアクティブコマンド
が出される。そして、このアクティブとされたバンクの
ローアドレスに対するデータライト／データリードコマ
ンドが入力されると共に、データが入力され、対象バン
クの対象ローアドレスに対するデータの書き込み／読み
出しが行われる。

【００４６】データの書き込み／読み出し後には、プリ
チャージを行う必要がある。図５では、点ｇで、バンク
Ａに対するプリチャージコマンドが出されている。ま
た、オートプリチャージ付きライト／リードコマンドを
実行することによって、データの書き込み／読み出しが
なされた後の所定期間後に、自動的にプリチャージを行
うことができる。

【００４７】図５の例には、点ｂでバンクＡに対してオ
ートプリチャージ付きライトコマンドが出され、バンク
Ａに対してバースト長’４’でデータが書き込まれた後
に、このコマンドが実行される様子が示されている。な
お、点ｆは、オートプリチャージ無しのライトコマンド
である。

【００４８】ライトコマンド同士の間隔は、１クロック
分である。すなわち、ライトコマンドは、１クロック毎
に制限無しに入力することができる。同様に、リードコ
マンド同士の間隔は、１クロック分であって、リードコ
マンドも１クロック毎に制限無しに入力することができ
る。但し、読み出しの際には、ＣＡＳレーテンシが存在
するため、リードコマンドが入力されてから実際にデー
タが出力されるまでには、ＣＡＳレーテンシ分だけ遅延
が生ずる。ＣＡＳレーテンシが’２’と指定されたこの
例では、リードコマンドが入力された２クロック分後
に、データの出力がなされる。

【００４９】また、これらライトコマンドおよびリード
コマンドは、それぞれ別のライトコマンドあるいはリー
ドコマンドでインタラプトが可能である。これにより、
ライトあるいはリードを行うカラムアドレスを１クロッ
ク単位で指定することができる。

【００５０】ＳＤＲＡＭ４４，４５では、非同期特性に
基づく制約事項として、これら各コマンド入力ならびに
動作の間には、それぞれ所定の間隔が必要とされる。こ
の制限事項の違反は、ＳＤＲＡＭ４４，４５の誤動作を
引き起こす。図６は、この制約条件の一例を一覧して示
す。最上段に示される数値は、ＳＤＲＡＭ４４，４５の
動作の最小間隔とされるサイクルである。ここでは、サ
イクルが１３ｎｓであるＳＤＲＡＭを２０ｎｓのクロッ
クで動作させる例について、図６と、上述の図５を用い
て説明する。

【００５１】リフレッシュコマンドから次のリフレッシ
ュコマンドあるいはアクティブコマンドまでの間隔は、
間隔ｔ_RCと称され、最小で、７クロック分に相当する１
３０ｎｓが必要である。アクティブコマンドからプリチ
ャージコマンドまでの間隔は、間隔ｔ_RAS と称され、最
小で９１ｎｓが必要である。これは、５クロック分に相
当する。逆に、プリチャージコマンドとアクティブコマ
ンドまでの間隔は、間隔ｔ_RPと称され、３９ｎｓが必要
とされる。これは、２クロック分に相当する。アクティ
ブコマンドとデータリード／データライトコマンドまで
の間隔は、間隔ｔ_RCD と称され、２クロック分に相当す
る３９ｎｓが必要とされる。

【００５２】一方のバンクをアクティブにした後に他方
のバンクをアクティブにする際の各アクティブコマンド
間の間隔は、間隔ｔ_RRD と称され、３９ｎｓが必要とさ
れる。これは、２クロック分に相当する。図５では、バ
ンクＡのアクティブコマンドが出される点ａから、バン
クＢのアクティブコマンドが出される点ｃまで、４クロ
ック分の間隔が開けられている。

【００５３】データ入力とプリチャージコマンドとの間
隔は、間隔ｔ_DPL と称される。データの書き込みをオー
トプリチャージ付きライトコマンドで以て行い、オート
プリチャージを指定した場合の、最後のデータ入力と次
のアクティブコマンドとの間隔は、間隔ｔ_DAL と称され
る。これら間隔ｔ_DPL および間隔ｔ_DAL は、ＣＡＳレー
テンシによって左右される。間隔ｔ_DPL において、ＣＡ
Ｓレーテンシが３の場合、１クロック＋１３ｎｓが必要
とされる。これは、２クロック分に相当する。ＣＡＳレ
ーテンシが１または２では、共に、１クロック分に相当
する１９．５ｎｓが必要とされる。また、間隔ｔ_DAL に
おいて、ＣＡＳレーテンシが３の場合、２クロック＋３
９ｎｓが必要とされる。これは、４クロック分に相当す
る。ＣＡＳレーテンシが１または２では、１クロック＋
３９ｎｓが必要とされる。これは、３クロック分に相当
する。

【００５４】この実施の第１の形態では、マルチプレク
サ４２で分割および並び替えをされ、データ幅が１０ビ
ットのデータとされた、１サンプリング点における各成
分データＹ，Ｃ，Ｋを、ＳＤＲＡＭ４４（４５）の、同
一バンクの連続したアドレスに書き込む。図７は、この
実施の第１の形態での、サンプリング点とＳＤＲＡＭ４
４（４５）におけるアドレス配置の関係を示す。書き込
みは、画面の水平方向に行われ、読み出しは、垂直方向
に行われる。書き込みは、水平方向には、サンプリング
点毎に、バンクＡおよびバンクＢが交互に切り替えられ
て行われる。それと共に、垂直方向に読み出す際に、バ
ンクＡおよびバンクＢを交互に切り替えて読み出すよう
に、アドレスが制御される。アドレスの制御は、例えば
図示されないアドレス信号生成回路で生成されたアドレ
ス信号に基づきなされる。

【００５５】１サンプリング点の各成分データＹ，Ｃ，
Ｋは、一つのアドレスを指定され、バーストライトされ
る。図７に示されるように、例えばオートプリチャージ
付きライトコマンドにより、データＹを書き込むアドレ
スｎが指定される。すると、バースト長（＝’４’）に
従い、アドレスｎへのデータＹの書き込みに続けて、連
続したアドレスｎ＋１，ｎ＋２およびｎ＋３に、データ
Ｃ，データＫおよびダミーデータがそれぞれ書き込まれ
る。なお、ダミーデータの書き込みは、省略することが
できる。

【００５６】バンクＡに対する書き込みが終了すると、
バンクＢのアクティブコマンドが出され、次の画素デー
タがバンクＢに書き込まれる。上述のバンクＡへの書き
込みと同様に、バンクＢへの書き込みもバーストライト
で行われる。バンクＢに書き込みが行われている間、バ
ンクＡでは、先に出されたオートプリチャージ付きライ
トコマンドにより自動的にプリチャージが実行される。
このように、バンクＡおよびバンクＢとが交互に切り替
えられ、１サンプリング点の各成分のデータがバースト
長に対応して書き込まれる。

【００５７】ＳＤＲＡＭ４５（４４）からのデータの読
み出しも、書き込みと同様に、サンプリング点毎にバン
クＡおよびバンクＢを交互に切り替えながら、バースト
リードされる。但し、読み出しの場合には、画面の垂直
方向に向けてアドレスが指定され、水平方向と垂直方向
の読み替えが行われる。

【００５８】図８は、ＳＤＲＡＭ４５（４４）からのデ
ータ読み出しの一例を示すタイミングチャートである。
信号Ｃｋ，Ｃｓ，Ｒａｓ，Ｃａｓは、それぞれ外部から
供給されるタイミング信号であり、信号ＷＥは、書き込
みを許可するライトイネーブル信号である。また、信号
Ａ１１，Ａ１０，Ａ０〜Ａ９は、アドレス信号である。
信号Ａ１１でバンク指定が行われ、信号Ａ１０でオート
プリチャージの指定が行われる。信号Ａ０〜Ａ９で、ロ
ーアドレスおよびカラムアドレスが指定される。

【００５９】信号Ａ０〜Ａ９で、１サンプリング点の先
頭のデータ（この例では、成分Ｙのデータ）の、ローお
よびカラムアドレスが指定される。カラムアドレスが指
定された後、設定されたＣＡＳレーテンシ（＝’２’）
に基づき、２クロックが経過してから成分Ｙのデータが
読み出され、続けて、バースト長（＝’４’）に従い、
１サンプル点の他の成分のデータがバースト的に出力さ
れる。

【００６０】また、カラムアドレスが指定されて２クロ
ック経過した後、他方のバンクがアクティブとされる。
そして、ローおよびカラムアドレスが指定され、カラム
アドレスの指定後２クロックが経過して、バースト的に
データが読み出される。このように、バンクＡ，Ｂの切
り替えとデータの読み出しとが連続的に行われる。

【００６１】こうして、それぞれ１０ビットのデータ幅
でＳＤＲＡＭ４５から読み出されたデータは、読み出し
／書き込み切り替え回路４１のデマルチプレクサ４３に
供給される。なお、デマルチプレクサ４３は、上述のマ
ルチプレクサ４２と逆の処理を行う。データ幅が１０ビ
ットでシリアルに並べられて入力された、１サンプリン
グ点の各成分のデータＹ，Ｃ，Ｋがパラレルに並べ替え
られ、３２ビットのデータ幅を有する１サンプリング点
のディジタルビデオデータとされて出力される。

【００６２】このように、ＳＤＲＡＭ４４および４５に
おいて、ＣＡＳレイテンシが２およびバンクが２つ以上
有るときに、バースト長が最小で’４’であれば、２つ
のバンクを交互に切り替えたときに不連続になることな
く、ＳＤＲＡＭ４４あるいは４５上の任意のアドレスの
読み書きがバースト長単位で行える。この実施の第１の
形態では、このことを利用して、ＳＤＲＡＭによる画素
データの高速なアクセスを実現している。

【００６３】図１５を用いて上述した従来例では、８個
のＤＲＡＭが必要とされているが、この実施の第１の形
態では僅かに２個のＳＤＲＡＭで済み、構成が非常に簡
素化されると共に、コスト的にも有利である。なお、こ
れは、バンクやバースト長が増えた場合にも、そのまま
適用することができる。

【００６４】次に、この発明の実施の第２の形態につい
て説明する。この実施の第２の形態は、画像変換処理装
置１において、特殊効果を得るためのマッピングを行
う、メモリ１３にＳＤＲＡＭを用いた例である。

【００６５】先ず、理解を容易とするために、バイリニ
ア内挿による画像変換処理について、図９を用いて概略
的に説明する。図９Ａにおいて、点Ａ，Ｂ，Ｃ，および
Ｄは、変換前のサンプリング点であり、光点である。点
Ｘは、変換後に光点に対応する点である。例えば点Ａ〜
Ｄからなる正方形の１辺の長さを１、点Ａから点Ｘまで
の、水平方向の距離をＫｈ（０≦Ｋｈ≦１）、垂直方向
の距離をＫｖ（０≦Ｋｖ≦１）とする。そして、点Ａ〜
Ｄそれぞれの画素データに対して、図９Ｂに一例が示さ
れる式（１）に基づき重み付けを行い、点Ｘの画素デー
タを求める。

【００６６】図１０は、この実施の第２の形態における
メモリ１３の構成の一例を示す。端子５０から、例えば
信号ＹＣＫからなるコンポーネント信号に基づき、ビデ
オデータが入力される。この例では、コンポーネント信
号の各成分Ｙ，ＣおよびＫのそれぞれのデータに対して
１０ビットずつが割り当てられ、データ幅が３０ビット
のデータとして入力される。あるいは、例えば２ビット
のダミーデータが付加され、データ幅が３２ビットのデ
ータとして入力される。なお、入力信号が例えば信号Ｒ
ＧＢＫからなるコンポーネント信号である別の例では、
各成分のデータＲ，Ｇ，ＢおよびＫのそれぞれに対し
て、８ビットずつが割り当てられる。

【００６７】入力ビデオデータは、読み出し／書き込み
切り替え回路５１に供給される。読み出し／書き込み切
り替え回路５１は、マルチプレクサ５２およびマルチプ
レクサ５２と逆の処理を行うデマルチプレクサ５３を含
む。

【００６８】この第２の形態でも、上述の第１の形態と
同様に、マルチプレクサ５２において、例えば信号ＹＣ
Ｋからなるコンポーネント信号に基づき入力されたビデ
オデータが時間軸方向に圧縮され各成分毎にシリアルに
並び替えられる。すなわち、図４のタイムチャートを用
いて既に説明したように、ビデオ信号の１サンプリング
点における各成分のデータＹ，Ｃ，Ｋをシリアルに並べ
て、データ幅が１０ビットのデータとして出力する。

【００６９】また、別の例では、ビデオ信号が三原色信
号に基づくデータＲＧＢＫであれば、一つのサンプリン
グ点における各成分によるデータＲ，Ｇ，Ｂ，Ｋがそれ
ぞれシリアルに並べられ、データ幅が８ビットのデータ
として出力される。

【００７０】読み出し／書き込み切り替え回路５１に
は、ＳＤＲＡＭ５５Ａ〜５５ＤおよびＳＤＲＡＭ５６Ａ
〜５６Ｄの、それぞれ４個のＳＤＲＡＭからなる２組の
ＳＤＲＡＭが接続される。読み出し／書き込み切り替え
回路５１では、所定のタイミングでこれら２組のＳＤＲ
ＡＭの読み出し／書き込みを切り替え、一方の組にに書
き込みが行われているときに、他方の組から読み出しを
行う。ここでは説明のため、ＳＤＲＡＭ５５Ａ〜５５Ｄ
の組に書き込みが行われ、ＳＤＲＡＭ５６Ａ〜５６Ｄの
組からは読み出しが行われているものとする。

【００７１】図示しないが、読み出し／書き込み切り替
え回路５１には、書き込みアドレス生成回路２０および
読み出しアドレス生成回路２１からのアドレス信号が供
給される。アドレス信号は、読み出し／書き込み切り替
え回路５１を介して、ＳＤＲＡＭ５５Ａ〜５５Ｄおよび
ＳＤＲＡＭ５６Ａ〜５６Ｄのうち、対応するものに供給
される。

【００７２】なお、ＳＤＲＡＭ５５Ａ〜５５ＤおよびＳ
ＤＲＡＭ５６Ａ〜５６Ｄは、上述したように、それぞれ
１６Ｍビット程度と十分な容量を有しているため、画像
変換のためのアドレスを、それぞれに格納することがで
きる。そのため、アドレス用のメモリを別途用意する必
要がない。また、これらＳＤＲＡＭ５５Ａ〜５５Ｄおよ
びＳＤＲＡＭ５６Ａ〜５６Ｄのアクセス方法は、実施の
第１の形態で既に説明した、ＳＤＲＡＭ４４，４５の場
合と同一である。

【００７３】マルチプレクサ５２でデータ幅が１０ビッ
トとされたデータは、バイリニア内挿で用いられる点
Ａ，Ｂ，Ｃ，およびＤに各々対応して、ＳＤＲＡＭ５５
Ａ，５５Ｂ，５５Ｃ，および５５Ｄにそれぞれ書き込ま
れる。例えば、点Ａに対応するデータがＳＤＲＡＭ５５
Ａに書き込まれ、点Ｂに対応するデータがＳＤＲＡＭ５
５Ｂに書き込まれる。同様に、点Ｃに対応するデータが
ＳＤＲＡＭ５５Ｃに書き込まれ、点Ｄに対応するデータ
がＳＤＲＡＭ５５Ｄに書き込まれる。

【００７４】それぞれ１０ビットのデータ幅で、既にデ
ータが書き込まれているＳＤＲＡＭ５６Ａ〜５６Ｄか
ら、例えばコンピュータ２２からの特殊効果の指示に応
じて、所定の画素データが読み出される。読み出された
データは、補間回路５４によって所定の補間処理を施さ
れ、デマルチプレクサ５３で、上述のマルチプレクサ５
２と逆の処理を施される。すなわち、１０ビットのデー
タ幅でシリアルに並べられて入力された、１サンプリン
グ点の各成分のデータＹ，Ｃ，Ｋがパラレルに並べ替え
られ、３２ビットのデータ幅を有する、１サンプリング
点のビデオデータとされる。デマルチプレクサ５３の出
力は、端子５７に導出される。

【００７５】ＳＤＲＡＭ５５Ａ〜５５Ｄ（５６Ａ〜５６
Ｄ）のそれぞれは、バイリニア内挿に用いられる４つの
サンプリング点にそれぞれ対応している。そのため、書
き込みに用いられる４個のＳＤＲＡＭのそれぞれにおい
て、１サンプリング点のデータを書き込む所要時間の、
４倍の時間をかけてデータを書き込むことが可能であ
る。そこで、この実施の第２の形態では、１サンプリン
グ点分のデータを、書き込む側のＳＤＲＡＭのバンクＡ
およびバンクＢの両方に、共に書き込む。

【００７６】図１１は、この実施の第２の形態での、サ
ンプリング点とＳＤＲＡＭ５５Ａ〜５５Ｄ（５６Ａ〜５
６Ｄ）におけるアドレス配置の関係を示す。メモリＡ，
Ｂ，Ｃ，およびＤは、それぞれＳＤＲＡＭ５５Ａ，５５
Ｂ，５５Ｃ，および５５Ｄ（あるいはＳＤＲＡＭ５６
Ａ，５６Ｂ，５６Ｃ，および５６Ｄ）に対応する。例え
ば奇数ラインにおいて、メモリＡおよびＢに対してサン
プリング点単位で交互にデータが書き込まれ、偶数ライ
ンにおいて、メモリＣおよびＤに対してサンプリング点
単位で交互にデータが書き込まれる。上述したように、
データは、バンクＡおよびＢの両方に共に書き込まれ
る。

【００７７】このとき、１サンプリング点の各成分のデ
ータＹ，Ｃ，Ｋは、一つのアドレスを指定され、バース
トライトされる。図１１に示されるように、例えばオー
トプリチャージ付きライトコマンドにより、データＹを
書き込むアドレスｎが指定される。すると、バースト長
（＝’４’）に従い、アドレスｎへのデータＹの書き込
みに続けて、連続したアドレスｎ＋１，ｎ＋２およびｎ
＋３に、データＣ，データＫおよびダミーデータがそれ
ぞれ書き込まれる。なお、ダミーデータの書き込みは、
省略することができる。

【００７８】４つのメモリＡ〜Ｄに対してこのように画
素データを書き込むことによって、画面上の、互いに隣
り合うどの４画素データが欲しい場合でも、必ずバンク
ＡおよびＢを交互に切り替えることができ、連続的にデ
ータを読み出すことができる。そのため、バイリニア内
挿による画像変換処理を高速に行うことができる。

【００７９】図１４を用いて上述した従来例では、３２
個のＳＲＡＭが必要とされているが、この実施の第２の
形態では僅かに８個のＳＤＲＡＭで済み、構成が非常に
簡素化されると共に、コスト的にも有利である。なお、
これは、バンクやバースト長が増えた場合にも、そのま
ま適用することができる。

【００８０】

【発明の効果】以上説明したように、この発明によれ
ば、データ幅が３２ビットでパラレルに供給されるビデ
オデータを、マルチプレクサにより、各成分毎にシリア
ルに並べ替えている。そのため、データ幅を、ＳＤＲＡ
Ｍのデータ幅に適合させて小さくすることができると共
に、ＳＤＲＡＭのバーストライト／バーストリードを利
用して効率良くデータをアクセスすることができる。し
たがって、ランダム的に高速なアクセスが必要な場合で
も、ＳＤＲＡＭのメモリ空間を有効に利用することで、
多数のＳＲＡＭを利用すること無く、少ないデバイス数
で同様の処理を行うことができるという効果がある。

【００８１】また、従来では８個のＤＲＡＭで構成され
ていたスキャンコンバータ部を、この発明の実施の第１
の形態を用いることで、２個のＳＤＲＡＭで構成するこ
とが可能とされる。さらに、従来では３２個ものＳＲＡ
Ｍで構成されていた画像変換処理部を、この発明の第２
の形態を用いることで、僅かに８個のＳＤＲＡＭで構成
することが可能とされる。

【００８２】例えば１Ｍビットの容量を有するＳＲＡＭ
と、１６Ｍビットの容量を有するＳＤＲＡＭとでは、価
格ならびに外形が略同じである。実際には、メモリをド
ライブするためには、多くのアドレス，データバッファ
が必要とされる。そのため、例えば画像変換部では、Ｓ
ＲＡＭを用いた従来の構成に比べ、実施の第２の形態に
よる構成では、例えば１／７程度まで小型化が可能とさ
れる。このように、ＳＤＲＡＭを用いて構成されるこの
発明では、従来の構成に比べ、大幅に価格の低減化なら
びに小型化が実現できるという効果がある。

【００８３】また、メモリを駆動するための、周辺のイ
ンターフェイス用のＩＣ（集積回路）においても、ピン
数やドライブ能力を削減することができる。これによっ
ても、価格の低減化ならびに小型化が実現できるという
効果がある。

【図面の簡単な説明】

【図１】この発明が適用可能な画像処理装置の構成の一
例を示すブロック図である。

【図２】スキャンコンバート処理を行うフィルタの構成
の一例を示すブロック図である。

【図３】実施の一形態によるスキャンコンバータ部の構
成の一例を示すブロック図である。

【図４】マルチプレクサにおける処理を示すタイムチャ
ートである。

【図５】ＳＤＲＡＭのアクセス方法の一例を示すタイム
チャートである。

【図６】ＳＤＲＡＭにおける制約条件の一例を一覧して
示す略線図である。

【図７】実施の第１の形態での、サンプリング点とＳＤ
ＲＡＭにおけるアドレス配置の関係を示す略線図であ
る。

【図８】ＳＤＲＡＭからのデータ読み出しの一例を示す
タイミングチャートである。

【図９】バイリニア内挿を説明するための略線図であ
る。

【図１０】実施の第２の形態におけるメモリの構成の一
例を示すブロック図である。

【図１１】実施の第２の形態での、サンプリング点とＳ
ＤＲＡＭ５５Ａ〜５５Ｄにおけるアドレス配置の関係を
示す略線図である。

【図１２】特殊効果における変換処理を説明するための
略線図である。

【図１３】特殊効果におけるメモリのアクセスを説明す
るための略線図である。

【図１４】ＳＲＡＭを用いた従来技術による画像変換回
路の構成の一例を示すブロック図である。

【図１５】ＤＲＡＭを用いた場合の従来のスキャンコン
バータの構成の一例を示すブロック図である。

【符号の説明】 １２・・・スキャンコンバート処理を行うフィルタ、１
３・・・マッピング用のメモリ、１４・・・補間回路、
２０・・・書き込みアドレス生成回路、２１・・・読み
出しアドレス生成回路、２２・・・コンピュータ、３２
・・・スキャンコンバート処理を行うメモリ、４１，５
１・・・読み出し／書き込み切り替え回路、４２，５２
・・・マルチプレクサ、４３，５３・・・デマルチプレ
クサ、４４，４５，５５Ａ〜５５Ｄ，５６Ａ〜５６Ｄ・
・・ＳＤＲＡＭ、１０１，１２１・・・読み出し／書き
込み切り替え回路、１０２Ａ〜１０２Ｄ，１０３Ａ〜１
０３Ｄ・・・ＤＲＡＭ、１２３Ａ〜１２３Ｈ，１２４Ａ
〜１２４Ｈ・・・ＳＲＡＭ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 メモリに書き込まれたディジタルビデオ
   データを所定の順序で読み出すことで変換処理を行う画
   像処理装置において、 複数のバンクを有するメモリと、 上記メモリの上記複数のバンクのうちの一つのバンクの
   連続したアドレスに、ディジタルビデオデータの同一の
   サンプリング点の複数のサンプルのそれぞれを書き込む
   ように上記メモリのアドレス制御を行うアドレス制御手
   段とを有することを特徴とする画像処理装置。
2. 【請求項２】 請求項１に記載の画像処理装置におい
   て、 上記アドレス制御手段は、さらに、上記ディジタルビデ
   オデータを上記複数のバンクに書き込む際に、隣り合う
   サンプリング点のサンプルが互いに異なるバンクに書き
   込まれるように、上記ディジタルビデオデータの１サン
   プリング点毎に上記複数のバンクを切り替えると共に、
   上記ディジタルビデオデータの１ライン毎に上記複数の
   バンクを切り替えるように上記メモリのアドレス制御を
   行うことを特徴とする画像処理装置。
3. 【請求項３】 請求項１に記載の画像処理装置におい
   て、 上記アドレス制御手段は、さらに、上記ディジタルビデ
   オデータを上記メモリに書き込む際に、同一のサンプリ
   ング点のサンプルを上記複数のバンクの少なくとも２つ
   にそれぞれ書き込むように上記メモリのアドレス制御を
   行うことを特徴とする画像処理装置。
4. 【請求項４】 メモリに書き込まれたディジタルビデオ
   データを所定の順序で読み出すことで特殊な映像効果を
   得るようにした特殊効果装置において、 複数のバンクを有するメモリと、 上記メモリの上記複数のバンクのうちの一つのバンクの
   連続したアドレスに、ディジタルビデオデータの同一の
   サンプリング点の複数のサンプルのそれぞれを書き込む
   ようにされ、上記書き込む際に、隣り合うサンプリング
   点のサンプルが互いに異なるバンクに書き込まれるよう
   に、上記ディジタルビデオデータの１サンプリング点毎
   に上記複数のバンクを切り替えると共に、上記ディジタ
   ルビデオデータの１ライン毎に上記複数のバンクを切り
   替えるように上記メモリのアドレス制御を行うアドレス
   制御手段とを備えた画像処理装置を有することを特徴と
   する特殊効果装置。
5. 【請求項５】 メモリに書き込まれたディジタルビデオ
   データを所定の順序で読み出すことで特殊な映像効果を
   得るようにした特殊効果装置において、 複数のバンクを有するメモリと、 上記メモリの上記複数のバンクのうちの一つのバンクの
   連続したアドレスに、ディジタルビデオデータの同一の
   サンプリング点の複数のサンプルのそれぞれを書き込む
   ようにされ、上記書き込む際に、同一のサンプリング点
   のサンプルを上記複数のバンクの少なくとも２つにそれ
   ぞれ書き込むように上記メモリのアドレス制御を行うア
   ドレス制御手段とを備えた画像処理装置を有することを
   特徴とする特殊効果装置。
6. 【請求項６】 メモリに書き込まれたディジタルビデオ
   データを所定の順序で読み出すことで変換処理を行う画
   像処理方法において、 複数のバンクを有するメモリを備え、 上記メモリの上記複数のバンクのうちの一つのバンクの
   連続したアドレスに、ディジタルビデオデータの同一の
   サンプリング点の複数のサンプルのそれぞれを書き込む
   ようにしたことを特徴とする画像処理方法。