KR100283413B1 - 텍스처 매핑시스템 - Google Patents

텍스처 매핑시스템 Download PDF

Info

Publication number
KR100283413B1
KR100283413B1 KR1019980055126A KR19980055126A KR100283413B1 KR 100283413 B1 KR100283413 B1 KR 100283413B1 KR 1019980055126 A KR1019980055126 A KR 1019980055126A KR 19980055126 A KR19980055126 A KR 19980055126A KR 100283413 B1 KR100283413 B1 KR 100283413B1
Authority
KR
South Korea
Prior art keywords
texture
address
data
cache memory
mapping system
Prior art date
Application number
KR1019980055126A
Other languages
English (en)
Other versions
KR20000039714A (ko
Inventor
오근창
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980055126A priority Critical patent/KR100283413B1/ko
Priority to US09/458,053 priority patent/US6462747B1/en
Publication of KR20000039714A publication Critical patent/KR20000039714A/ko
Application granted granted Critical
Publication of KR100283413B1 publication Critical patent/KR100283413B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/003D [Three Dimensional] image rendering
    • G06T15/04Texture mapping

Abstract

본 발명은 텍스처데이타의 병렬억세스가 가능한 텍스처 매핑시스템(Texture Mapping System)에 관한 것이다. 이를 위하여 본 발명은 메모리 컨트롤러와, 필터링된 텍스처 이미지가 저장된 메인메모리와, 메인메모리로부터 텍스처 이미지의 데이터를 입력받아, 홀수칼럼의 텍스처데이타와 짝수칼럼의 텍스처데이타를 분리 저장하는 캐쉬메모리와, 메모리컨트롤러에서 출력된 어드레스를 변환시켜 캐쉬메모리의 리드/라이트어드레스를 발생하는 텍스처 어드레스변환기와, 캐쉬 메모리에서 출력된 텍스처데이타를 보간하여 픽셀데이타를 형성하는 보간기로 구성된다. 따라서, 3차원 그래픽시스템에서, 쌍방향(bi-linear) 또는 그 이상의 필터링방법으로 텍스처 데이터를 매핑할 때, 본 발명은 필요한 텍스처 데이타수의 1/2만큼만 캐쉬메모리를 억세스하기 때문에 그래픽성능을 향상시킬 수 있다.

Description

텍스처 매핑시스템
본 발명은 컴퓨터 그래픽시스템에 관한 것으로서, 특히 텍스처데이타의 병렬억세스가 가능한 텍스처 매핑시스템(Texture Mapping System)에 관한 것이다.
일반적으로, 컴퓨터 그래픽시스템은 점, 선, 다각형(Polygon) 그리고 3차원 고체물질들과 같은 다양한 그래픽 대상물(Graphical odject)들을 스크린상에 디스플레이하기 위하여 사용된다. 그리고, 컴퓨터그래픽 시스템에서 텍스처 매핑시스템(반도체칩)은 다양한 텍스처 데이타를 입력받아 텍스처매핑을 수행한다.
도 1은 종래의 텍스처 매핑시스템의 블록도로서, 각종 제어동작을 수행하는 메모리컨트롤러(10)와, 필터링된 텍스처 이미지가 저장되는 메인메모리(11)와, 최근에 사용된 텍스처 데이터가 저장되는 캐쉬메모리(12)와, 캐쉬메모리(12)에서 리드된 텍스처 데이타로부터 픽셀을 형성하는 보간기(13)로 구성된다.
메인 메모리(11)는 디램(DRAM) 어레이로 구성되고, 캐쉬메모리(12)는 도 3과 같은 순차 저장구조를 갖는다.
이와같이 구성된 종래의 텍스처 매핑시스템의 동작을 첨부된 도면을 참조하여 설명하면 다음과 같다.
그래픽에 응용되는 필터링된 모든 텍스처이미지는 메인 메모리(11)에 저장된다.
라스터라이저(Rasterizer)(미도시)로부터 리드어드레스가 입력되면, 메인모리 컨트롤러(10)는 메인메모리(11)의 특정 로우(Row)를 억세스함과 함께 캐쉬메모리(12)로 라이트어드레스를 출력한다. 그 결과, 도 2와 같이 메인메모리(11)에 M×N비트로 파일된 텍스처 이미지의 데이타가 도 3과 같이 순차적으로 캐쉬메모리(12)에 저장된다. 이때, 하나의 라이트 어드레스에는 하나의 텍스처 데이타가 할당된다. 따라서, 상기와 같은 동작을 반복함에 의해 메인메모리(11)에 저장된 텍스처이미지가 텍스처데이터로서 캐쉬메모리(12)에 저장된다.
이후, 텍스처매핑시 메모리컨트롤러(10)는 캐쉬메모리(12)로 리드어드레스를 출력하여 텍스처데이타를 억세스하는데, 이때 하나의 리드어드레스에 하나의 덱스처데이타가 할당된다. 따라서, 보간기(13)는 캐쉬메모리(12)에서 리드된 텍스처데이타를 보간하여 픽셀데이타를 형성한 후 픽셀데이타를 디스플레이장치로 출력한다.
그런데, 3차원 그래픽에서는 필터링방법에 따라 1픽셀에 대하여 보간기(13)가 캐쉬메모리(12)로부터 읽어 들여야하는 텍스처데이타의 갯수가 다르다. 예를들어, 포인트샘플링(Point Sampling)모드시 보간기(13)는 캐쉬메모리(12)로부터 하나의 텍스처데이타를 리드하여 하나의 픽셀데이타를 형성하고, 쌍방향샘플링(Bi-Linear Sampling)모드시 보간기(13)는 캐쉬메모리(12)로부터 인접하는 4개의 텍스처데이타를 리드하여 하나의 픽셀데이타를 형성한다.
따라서, 포인트 샘플링모드시 메모리 컨트롤러(10)는 한 픽셀을 처리하기 위하여 캐쉬메모리(12)를 한 번 억세스하고, 쌍방향 샘플링모드시에는 캐쉬메모리(12)를 4번 억세스하여야 한다. 그 결과, 쌍방향 샘플링모드에서는 포인트 샘플링모드보다 4배 정도 3차원그래픽성능이 저하된다.
따라서, 종래의 텍스처 매핑시스템은 한 픽셀에 대하여 여러개의 텍스처 데이타가 필요한 경우(Bi-Linear 또는 Tri-Linear)는, 필요한 텍스처데이타의 갯수만큼 캐쉬메모리를 억세스해야 하기 때문에, 특히 3차원 그래픽시스템의 성능이 저하되는 문제점이 발생된다.
따라서, 본 발명의 목적은 3차원 그래픽성능을 향상시킬 수 있는 텍스처매핑시스템을 제공하는데 있다.
본 발명의 다른 목적은 캐쉬메모리로부터 텍스처 데이터를 리드할 때, 한 번 억세스에 2개의 텍스처데이타를 병렬로 리드할 수 있는 텍스처매핑시스템을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 메모리 컨트롤러와, 필터링된 텍스처 이미지가 저장된 메인 메모리와, 메인 메모리로부터 텍스처 이미지의 데이터를 입력받아, 홀수칼럼의 텍스처데이타와 짝수칼럼의 텍스처 데이타를 분리 저장하는 캐쉬메모리와, 메모리 컨트롤러에서 출력된 어드레스를 변환시켜 캐쉬메모리의 리드/라이트어드레스를 발생하는 텍스처 어드레스변환기와, 캐쉬 메모리에서 출력된 텍스처 데이타를 보간하여 픽셀 데이타를 형성하는 보간기로 구성된다.
도 1은 종래의 텍스처 매핑시스템의 블록도.
도 2는 종래의 메인메모리에 저장된 텍스처 이미지의 데이터를 나타낸 도면.
도 3은 도 1에서 캐쉬메모리의 구조를 나타낸 도면.
도 4는 본 발명에 따른 텍스처 매핑시스템의 블록도.
도 5는 도 4에서 메인메모리에 저장된 텍스처 이미지를 홀수칼럼의 데이터와 짝수칼럼의 데이터로 나타낸 도면.
도 6은 도 4에서 캐쉬메모리의 구조를 나타낸 도면.
도 7은 4개의 픽셀데이타를 리드하여 하나의 픽셀데이타를 형성할 때 캐쉬메모리의 억세스과정을 나타낸 도면.
*** 도면의 주요 부분에 대한 부호의 설명 ***
20 : 메모리 컨트롤러 21 : 텍스처 어드레스 변환기
22 : 메인 메모리 23 : 캐쉬 메모리
24 : 보간기
도 3은 본 발명에 따른 텍스처 매핑시스템의 블록도로서, 메모리 컨트롤러(20), 텍스처어드레스 변환기(21), 메인메모리(22), 캐쉬메모리(23) 및 보간기(24)로 구성된다. 상기 메모리 컨트롤러(20), 메인메모리(22) 및 보간기(24)는 종래와 그 구성 및 동작이 동일하다.
텍스처어드레스 변환기(21)는 메모리 컨트롤러(20)에서 출력된 메인메모리(22)의 칼렁 어드레스를 카운트하여 2개의 뱅크(뱅크0,뱅크1) 및 2개의 칼럼(홀수 및 짝수칼럼)에 맞는 캐쉬메모리(23)의 라이트어드레스를 발생한다. 또한, 텍스처어드레스 변환기(21)는 텍스처매핑시 메모리 컨트롤러(20)로부터 입력된 캐쉬메모리(23)의 리드어드레스를 인접된 2개의 리드어드레스로 변환한다. 그리고, 캐쉬메모리(23)는 도 6에 도시된 바와같이 2개의 뱅크(뱅크 0,뱅크1)구조를 갖으며, 뱅크 0에는 메인메모리(22)에 저장된 텍스처이미지의 홀수칼럼의 텍스처데이타가 저장되고, 뱅크 1에는 짝수칼럼의 텍스처데이타가 저장된다.
이와같이 구성된 본 발명에 따른 텍스처 매핑시스템의 동작은 다음과 같다.
먼저, 메모리 컨트롤러(20)는 메인 메모리(22)로 로우어드레스와 칼럼어드레스를 발생하여 텍스처이미지의 데이터를 억세스한다. 이때, 메인메모리(22)에 저장된 텍스처이미지는 도 5에 도시된 바와같이,홀수칼럼의 텍스처 데이타와 짝수칼럼의 텍스처데이터로 구분할 수 있다.
텍스처어드레스변환기(21)는 메인메모리(22)로 입력되는 칼럼어드레스를 카운트하여, 2개의 뱅크0,뱅크1) 및 2개의 칼럼(홀수 및 짝수칼럼)에 맞는 캐쉬메모리(23)의 라이트 어드레스를 발생한다. 이때, 하나의 라이트 어드레스에 의해 캐쉬메모리(23)에는 하나의 덱스처 데이타가 할당된다. 그 결과, 텍스처 어드레스변환기(21)에서 출력된 라이트어드레스에 의해 도 6에 도시된 바와같이 메인메모리(22)에 저장된 홀수칼럼의 텍스처 데이타는 뱅크0에 순차 저장되고, 짝수칼럼의 텍스처 데이타는 뱅크 1에 순차적으로 저장된다. 이때, 뱅크0와 뱅크 1에서 각 저장영역의 리드/라이트어드레스는 동일하다.
이후, 텍스처매핑시 메모리 컨트롤러(20)는 메인메모리(22)의 텍스처이미지상에서 동일 로우(row)에 있는 텍스처 데이타중에서 가장 좌측에 위치된 캐쉬메모리(12)의 리드어드레스(ADD0)를 텍스처 어드레스변환기(21)로 출력한다. 텍스처 어드레스변환기(21)는 입력된 리드어드레스(ADD0)로부터 해당 리드어드레스(ADD0)에 해당되는 텍스처데이타가 뱅크0에 저장되어 있는지 또는 뱅크1에 저장되었는지 판별한 후, 판별결과에 따라 2개의 리드어드레스(ADD0,ADD1)를 캐쉬메모리(23)의 뱅크0 또는 뱅크1로 출력한다. 또한, 텍스처어드레스 변환기(21)는 중복되는 텍스처데이타의 리드어드레스를 판별한 후, 중복되는 텍스터데이타의 어드레스는 발생하지 않을 수 있다.
그리고, 설명의 편의를 위하여 리드어드레스(ADD0)에 해당되는 텍스처 데이타가 뱅크0에 저장되어 있다고 가정해 보자. 이 경우 텍스처 어드레스변환기(21)에서 출력된 2개의 리드어드레스(ADD0, ADD1)에 의해, 뱅크0에 저장된 홀수칼럼의 텍스처데이타(O0,O1)가 출력되어, 결국 보간기(24)는 리드된 2개의 텍스처데이타(O0,O1)를 이용하여 픽셀데이타를 형성하게 된다.
예를들어, 도 7에 도시된 텍스처 이미지로부터 좌표(i,j)에 해당되는 픽셀데이타를 보간하는 경우를 예로들어 보자.
좌표(i,j)에 해당되는 픽셀데이타를 보간하려면 캐쉬메모리(23)로부터 4개의 텍스처데이타(i-1,j+1),(i+1,j+1),(i-1,j-1),(i+1,J-1)를 읽어와야 한다. 이때, 텍스처데이타(i-1,j+1),(i+1,j+1),(i-1,j-1),(i+1,J-1)의 각각의 리드어드레스는 (ADD0∼ADD3)라고 가정한다.
상기 4개의 텍스처데이타는 캐쉬메모리(23)에서 동일한 뱅크에 저장되어 있으며, 해당 뱅크내에서 텍스처데이타(i-1,j+1),(i+1,j+1)는 서로 인접하며, 텍스처데이타(i-1,j-1),(i+1,j-1)도 서로 인접되어 있다. 따라서, 2개의 텍스처데이타(i-1,j+1),(i+1,j+1)를 억세스할 때, 메모리컨트롤러(20)는 메인메모리(22)의 텍스처 이미지상에서 동일 로우(row)에 있는 텍스처 데이타중에서 가장 좌측에 위치된 텍스처 데이타(i-1,j+1)의 리드어드레스(ADD0)를 출력하고, 텍스처 어드레스변환기(21)는 상기 리드어드레스(ADD0)를 입력받아 2개의 리드어드레스(ADD0,ADD1)를 캐쉬메모리(23)로 출력한다. 그 결과, 캐쉬메모리(23)의 동일 뱅크에 저장된 인접하는 2개의 텍스처 데이타(i-1,j+1),(i+1,j+1)가 보간기(24)로 입력된다.
그리고, 메모리 컨트롤러(20)는 2개의 텍스 처데이타(i-1,j-1),(i+1,J-1)를 다시 억세스하기 위하여 텍스처 데이타(i-1,j-1)의 리드어드레스(ADD2)를 출력하고, 텍스처어드레스변환기(21)는 상기 리드 어드레스(ADD2)를 입력받아 2개의 리드어드레스(ADD2,ADD3)를 캐쉬메모리(23)로 출력한다. 그 결과, 캐쉬메모리(23)의 동일 뱅크에 저장된 인접하는 2개의 텍스처 데이타(i-1,j-1),(i+1,J-1)가 보간기(24)로 입력된다.
보간기(24)는 4개의 텍스처 데이타(i-1,j+1),(i+1,j+1),(i-1,j-1),(i+1,J-1)를 보간하여 하나의 픽셀데이타(i,j)를 형성하며, 그 형성된 픽셀데이타(i,j)가 최종적으로 디스플레이장치에 디스플레이된다. 따라서, 본 발명은 한 픽셀에 대하여 4개의 텍스처데이타가 필요한 경우는 캐쉬메모리(23)를 4번 억세스하지 않고 2번만 억세스하면 된다. 또한, 본 발명에서 텍스처 어드레스변환기는 2개의 리드어드레스에 한정되지 않고, 팔터링모드에 따라 해당 텍스 처데이타의 리드어드레스를 발생시킬 수 있다.
상술한 바와같이, 3차원 그래픽시스템에서, 쌍방향(bi-linear) 또는 그 이상의 필터링방법으로 텍스처 데이터를 매핑할 때 본 발명은 한 픽셀을 형성하는데 필요한 텍스처데이타수의 1/2만큼만 캐쉬메모리를 억세스하기 때문에, 그래픽성능을 2배로 향상시킬 수 있는 효과가 있다. 또한, 본 발명은 텍스처 어드레스변환기는 2개의 어드레스에 한정되지 않고, 팔터링모드에 따라 해당 텍스 처데이타의 어드레스를 발생시킬 수 있다.
그리고, 본 발명에서 선행된 실시예들은 단지 한 예로서 청구범위를 한정하지 않으며, 여러가지의 대안, 수정 및 변경들이 통상의 지식을 갖춘자에게 자명한 것이 될 것이다.

Claims (10)

  1. 메모리 컨트롤러와;
    필터링된 텍스처 이미지가 저장된 메인메모리와;
    메인메모리로부터 텍스처 이미지의 데이터를 입력받아, 홀수칼럼의 텍스처데이타와 짝수칼럼의 텍스처데이타를 분리 저장하는 캐쉬메모리와;
    메모리컨트롤러에서 출력된 어드레스를 변환시켜 캐쉬메모리의 리드/라이트어드레스를 발생하는 텍스처 어드레스변환기와;
    캐쉬 메모리에서 출력된 텍스처데이타를 보간하여 픽셀데이타를 형성하는 보간기로 구성된 것을 특징으로 하는 텍스처매핑시스템.
  2. 제1항에 있어서, 상기 캐쉬메모리는 제1,제2뱅크로 구성되며, 각 뱅크는 홀수칼럼의 텍스처데이타와 짝수칼럼의 텍스처데이타를 저장하는 것을 특징으로 하는 텍스처매핑시스템.
  3. 제1항에 있어서, 상기 메인메모리는 디램 어레이로 구성되고, 텍스처 어드레스변환기는 메모리 컨트롤러에서 출력된 메인메모리의 칼럼어드레스를 카운트하여, 캐쉬메모리의 라이트어드레스를 발생하는 것을 특징으로 하는 텍스처매핑시스템.
  4. 제3항에 있어서, 상기 캐쉬메모리는 제1,제2뱅크로 구성되며, 상기 라이트어드레스는 칼렁어드레스의 카운트값에 따라 제1,제2뱅크용 라이트어드레스로 분리되는 것을 특징으로 하는 텍스처매핑시스템.
  5. 제4항에 있어서, 상기 제1,제2뱅크는 동일하게 구성되고, 제1,제2뱅크용 라이트어드레스는 서로 동일하게 설정되는 것을 특징으로 하는 텍스처매핑시스템.
  6. 제1항에 있어서, 텍스처매핑시 메모리컨트롤러는 메인메모리의 텍스처이미지상에서 동일 로우에 있는 텍스처데이타중에서 가장 왼쪽에 위치한 데이터의 리드어드레스를 텍스처어드레스 변환기로 출력하는 것을 특징으로 하는 텍스처매핑시스템.
  7. 제1항에 있어서, 텍스처어드레스 변환기는 메모리컨트롤러로부터 리드어드레스를 입력받아 제1,제2리드어드레스를 발생하며, 캐쉬메모리는 상기 제1,제2리드어드레스에 따라 2개의 텍스처데이타를 출력하는 것을 특징으로 하는 텍스처매핑시스템.
  8. 제7항에 있어서, 상기 제1리드어드레스는 입력된 리드어드레스이고, 제2리드어드레스는 제1리드어드레스보다 1증가된 어드레스이며, 2개의 텍스처데이타는 동일 뱅크내에 위치하는 것을 것을 특징으로 하는 텍스처매핑시스템.
  9. 제1항에 있어서, 텍스처어드레스 변환기는 필터링모드에 따라 해당 텍스처데이타의 라이트어드레스를 발생시키며, 해당 텍스처데이타는 동일 뱅크에 저장된 것을 특징으로 하는 텍스처매핑시스템.
  10. 제9항에 있어서, 텍스처어드레스 변환기는 중복되는 텍스처데이타의 어드레스를 판별하여, 중복되는 텍스터데이타의 어드레스는 발생하지 않는 것을 특징으로 하는 텍스처매핑시스템.
KR1019980055126A 1998-12-15 1998-12-15 텍스처 매핑시스템 KR100283413B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980055126A KR100283413B1 (ko) 1998-12-15 1998-12-15 텍스처 매핑시스템
US09/458,053 US6462747B1 (en) 1998-12-15 1999-12-10 Texture mapping system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980055126A KR100283413B1 (ko) 1998-12-15 1998-12-15 텍스처 매핑시스템

Publications (2)

Publication Number Publication Date
KR20000039714A KR20000039714A (ko) 2000-07-05
KR100283413B1 true KR100283413B1 (ko) 2001-04-02

Family

ID=19562940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980055126A KR100283413B1 (ko) 1998-12-15 1998-12-15 텍스처 매핑시스템

Country Status (2)

Country Link
US (1) US6462747B1 (ko)
KR (1) KR100283413B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9256536B2 (en) 2012-06-26 2016-02-09 Samsung Electronics Co., Ltd. Method and apparatus for providing shared caches

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100420858B1 (ko) * 2001-08-11 2004-03-02 학교법인연세대학교 3차원 렌더링 프로세서의 매핑 처리 장치 및 방법
US7030884B2 (en) * 2003-02-13 2006-04-18 Hewlett-Packard Development Company, L.P. System and method for resampling texture maps
US7006103B2 (en) 2003-07-30 2006-02-28 Hewlett-Packard Development Company, L.P. System and method for editing parametric texture maps
US7009620B2 (en) * 2003-07-30 2006-03-07 Hewlett-Packard Development Company, L.P. System and method for combining parametric texture maps
US7002592B2 (en) * 2003-07-30 2006-02-21 Hewlett-Packard Development Company, L.P. Graphical display system and method for applying parametric and non-parametric texture maps to graphical objects
US7623730B2 (en) * 2003-07-30 2009-11-24 Hewlett-Packard Development Company, L.P. System and method that compensate for rotations of textures defined by parametric texture maps
JP4381778B2 (ja) * 2003-11-17 2009-12-09 パナソニック株式会社 テクスチャ処理装置
KR20060116916A (ko) * 2005-05-11 2006-11-16 삼성전자주식회사 텍스쳐 캐쉬 및 이를 구비한 3차원 그래픽 시스템, 그리고그것의 제어 방법
KR100648293B1 (ko) * 2005-08-09 2006-11-23 삼성전자주식회사 그래픽 시스템 및 그것의 그래픽 처리 방법
US8593474B2 (en) * 2005-12-30 2013-11-26 Intel Corporation Method and system for symmetric allocation for a shared L2 mapping cache
CN105152940A (zh) 2006-04-21 2015-12-16 西诺米克斯公司 含有高效鲜味调料的可食用组合物及其制备方法
KR101536732B1 (ko) 2008-11-05 2015-07-23 삼성전자주식회사 텍스쳐 맵핑을 위한 텍스쳐 데이터 읽기 장치 및 방법
US10152820B2 (en) * 2013-03-15 2018-12-11 Intel Corporation Texture address mode discarding filter taps

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5388206A (en) 1992-11-13 1995-02-07 The University Of North Carolina Architecture and apparatus for image generation
JPH06251166A (ja) * 1993-02-25 1994-09-09 Toshiba Corp 画像処理装置
US5606650A (en) * 1993-04-22 1997-02-25 Apple Computer, Inc. Method and apparatus for storage and retrieval of a texture map in a graphics display system
US5548709A (en) 1994-03-07 1996-08-20 Silicon Graphics, Inc. Apparatus and method for integrating texture memory and interpolation logic in a computer system
US5831640A (en) * 1996-12-20 1998-11-03 Cirrus Logic, Inc. Enhanced texture map data fetching circuit and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9256536B2 (en) 2012-06-26 2016-02-09 Samsung Electronics Co., Ltd. Method and apparatus for providing shared caches

Also Published As

Publication number Publication date
US6462747B1 (en) 2002-10-08
KR20000039714A (ko) 2000-07-05

Similar Documents

Publication Publication Date Title
KR101386767B1 (ko) 소스 이미지의 뒤틀린 버전을 표시하는 장치 및 방법
KR100283413B1 (ko) 텍스처 매핑시스템
US6778177B1 (en) Method for rasterizing a graphics basic component
KR100648293B1 (ko) 그래픽 시스템 및 그것의 그래픽 처리 방법
JPH08278779A (ja) グラフィックス用フレームメモリ装置
US5621866A (en) Image processing apparatus having improved frame buffer with Z buffer and SAM port
KR980010878A (ko) 화상 생성 장치 및 그 방법
JP5059330B2 (ja) メモリアドレス生成回路及びそれを備えるメモリコントローラ
WO1996035992A1 (fr) Memoire a semi-conducteurs integrant une fonction arithmetique et processeur utilisant celle-ci
US5895502A (en) Data writing and reading method for a frame memory having a plurality of memory portions each having a plurality of banks
KR19990088431A (ko) 영상처리장치,특수효과장치및영상처리방법
JP3001763B2 (ja) 画像処理システム
KR100297716B1 (ko) 높은멀티비트자유도의반도체메모리장치
JP2020160828A (ja) 2次元画像をアフィン変換するための画像データ処理装置
JPS6226548A (ja) メモリ制御装置
JP4735008B2 (ja) データ格納装置、データ格納制御装置、データ格納制御方法及びデータ格納制御プログラム
JPH06324083A (ja) 波形蓄積表示装置
JPH06215559A (ja) ページメモリアクセス方式
JP4821410B2 (ja) メモリ制御方法、メモリ制御装置、画像処理装置およびプログラム
JP2590695B2 (ja) 時分割スイッチ回路
JP2741710B2 (ja) メモリ書込み制御方法およびその装置
JP3247441B2 (ja) 画像処理装置
JPH05113768A (ja) フレームメモリ回路
JPH0773100A (ja) 画像メモリ
JP2001024180A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051118

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee