JP4807910B2 - オンスクリーンディスプレイ装置 - Google Patents
オンスクリーンディスプレイ装置 Download PDFInfo
- Publication number
- JP4807910B2 JP4807910B2 JP2001203813A JP2001203813A JP4807910B2 JP 4807910 B2 JP4807910 B2 JP 4807910B2 JP 2001203813 A JP2001203813 A JP 2001203813A JP 2001203813 A JP2001203813 A JP 2001203813A JP 4807910 B2 JP4807910 B2 JP 4807910B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- display
- image data
- memory
- background image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
- Studio Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、静止画像上に特定情報を同時に表示するオンスクリーンディスプレイ装置に関するものであり、特に、静止画像上への特定情報の表示・非表示の切り替え、及びOSDの表示内容や表示位置の変更を高速、且つ低消費電力で実現することを目的とするオンスクリーンディスプレイ装置に関するものである。
【0002】
【従来の技術】
オンスクリーンディスプレイ(以下、従来の技術の説明において、OSDと略記する)装置におけるOSD機能とは、背景となる静止画像に複数の特定情報画像を重ね合わせて合成して表示する機能である。例えば、デジタルスチルカメラ、デジタルビデオカメラ、テレビ等の静止画像の表示機能を有する各種ディスプレイ装置において、ホワイトバランスのような画像表示に関する各種パラメータ設定値の表示をする場合や、デジタルスチルカメラやデジタルビデオカメラ等において、表示画像番号、撮影日時、画像タイトルやメッセージ等の表示、また、テレビにおいてはチャネルやボリューム等の文字や図形等で表現されたさまざまな特定情報が表示される。
【0003】
図6には、第1従来技術として、デジタルスチルカメラに搭載されているOSD機能を行うOSD装置100を示す。背景画像とすべき原画像データは、背景画像作成手段110によりダイナミックランダムアクセスメモリ(以下、DRAMと略記する)等の画像メモリ101上の背景画像領域102に格納されている。デジタルスチルカメラにおいては、背景画像作成手段110として、光学系及びCCD等の画像処理系により撮影された画像データを原画像データとして格納する。ここで格納された原画像データはJPEG方式等でメディアに圧縮格納されていたデータを伸長して画像メモリ101に格納されたデータである。従って、この原画像データを液晶モニタあるいは家庭用テレビ等の表示装置上に静止画像として表示するためには、それらの表示装置の解像度に合わせた解像度の変換、及び色空間の変換を行う必要がある。この変換はデータ変換手段105により行われ、変換されたデータは、画像メモリ101上の表示用背景画像領域104に格納される。
【0004】
一方、OSDデータ作成手段103においては、図示しない文字・図形等の選択部により選択される文字列や図形列、及びそれらのディスプレイ上での配置位置の情報に基づいて、内蔵あるいは外部設定される文字・図形フォントを配置してOSDデータを作成しておく。
【0005】
表示に際しては、ビデオエンコーダ108からの水平/垂直同期信号に基づき、タイミング回路107からのタイミング信号に同期して、画像メモリ101からの表示用画像データと、OSDデータ作成手段103にて作成された文字列・図形列情報とがセレクタ106に入力される。セレクタ106では、OSDデータ作成手段103からの文字・図形位置情報であるOSDデータ表示指示信号を受けたタイミング回路107からのタイミング信号に従い、OSDデータ位置の画素に対してはOSDデータ作成手段103からのデータを選択してビデオエンコーダ108に出力する。このようにして、表示装置109に背景画像に文字・図形等の特定情報が合成されて出力される。
【0006】
図7に示す第2従来技術のOSD装置200では、先ず、画像メモリの背景画像領域201にあるデータをデータ変換手段203によりデータ変換する。変換されたデータは、セレクタ207により選択されて表示データメモリ204に格納される。次に、セレクタ207によりOSDデータ領域202からのOSDデータが選択されて、表示データメモリ204上の表示位置に該当するアドレスに上書きする。第2従来技術では、予めOSDデータを合成した合成画像データを作成するので、第1従来技術におけるOSDデータ作成手段103の場合のような回路の応答速度に起因するOSDデータの表示内容の制約はなく、任意の画像データを任意の位置に配置するOSD装置200である。
【0007】
尚、上記の第1及び第2従来技術においては、デジタルスチルカメラに使用されるOSD装置100、200を例に説明したが、ビデオやテレビ等においても、背景画像となる原画像データは動画データであることから、このデータを静止画用のデータにする場合、解像度等のデータ変換の処理をする必要がある。従って、ビデオやテレビ等の静止画像におけるOSD機能についても、OSD装置100、200と同様な構成である。
【0008】
【発明が解決しようとする課題】
しかしながら、第1従来技術では、タイミング回路107により、背景画像データとOSDデータとを各画素毎にリアルタイムで切り替えることが要求されるため、回路のタイミング設計が難しいという問題がある。また、高速なデータ切り替えに伴う回路動作により消費電力の低減が図れないという問題がある。
【0009】
また、第2従来技術では、OSDデータの表示内容の変更や表示位置の移動の他、OSDデータの表示・非表示の切り替えだけでも、表示データメモリ204の内容を全て書き換える必要がある。即ち、背景画像データを再格納した上で必要なOSDデータを所定の表示位置に上書きする必要がある。この場合、背景画像データについては、画像メモリの背景画像領域201からの原画像データの読み出し、及び読み出された原画像データのデータ変換手段203によるデータ変換を行った上で、表示用データメモリ204に再格納する必要がある。OSDデータの表示内容の変更、表示位置の移動、表示・非表示の切り替えの度に、上記の処理時間を要し問題であると共に、上記処理動作を実行するための回路動作による電力消費が発生し問題である。電力消費に関しては、デジタルスチルカメラ等のバッテリー駆動用携帯機器に対しては、連続使用時間を圧迫する要因となるため特に問題である。
【0010】
本発明は前記従来技術の問題点を解消するためになされたものであり、静止画像上に特定情報を同時に表示するOSD装置において、静止画像上への特定情報の書き換え、移動、表示・非表示の切り替えを高速、且つ低消費電力で実現することが可能なOSD装置を提供することを目的とする。
【0011】
【課題を解決するための手段】
前記目的を達成するために、請求項1に係るオンスクリーンディスプレイ装置は、表示データメモリ上に格納された静止画像データを表示装置に表示するオンスクリーンディスプレイ装置において、特定情報が合成されていない背景画像データを格納する第1表示データメモリと、背景画像データに特定情報を合成した合成画像データを格納する2つ以上の第2表示データメモリと、第1表示データメモリから出力される背景画像データと、2つ以上の第2表示データメモリから出力される合成画像データと、のうちから1つのデータを適宜選択して表示装置に転送する転送手段とを備え、第2表示データメモリごとに異なる合成画像データが格納されることを特徴とする。
【0012】
請求項1のオンスクリーンディスプレイ装置では、背景画像データは第1表示データメモリに格納されており、背景画像データに特定情報を合成した合成画像データは第2表示データメモリに格納されている。第2表示データメモリは2つ以上備えられ、第2表示データメモリごとに異なる合成画像データが格納される。表示装置には、転送手段により、第1表示データメモリから出力される背景画像データと、2つ以上の第2表示データメモリから出力される合成画像データと、のうちから1つのデータを適宜選択して出力される。
【0013】
これにより、背景画像データのみが格納されている第1表示データメモリと、背景画像データに特定情報が合成された合成画像データが格納されている第2表示データメモリとを個別に備えているので、表示装置に表示する際、第1あるいは第2表示データメモリの何れかを選択することのみで、特定情報の表示・非表示を切り替えることができる。特定情報の表示・非表示の切り換え毎に、背景画像の原画像データからデータ変換をして背景画像データを再生成する等の処理をする必要がなく、表示・非表示の切り替えを迅速に、且つ低消費電力で行うことができる。
【0016】
また、特定情報毎に背景画像データと合成した合成画像データを個別に備えることができるので、特定情報の表示・非表示の切り換えの他、特定情報の表示内容の変更においても、第1表示データメモリ、あるいは各第2表示データメモリのうちの何れか1つを選択することのみで、切り替えを行うことができる。特定情報の表示・非表示の切り換え、更に表示内容の変更毎に、背景画像の原画像データからデータ変換をして背景画像データを再生成する等の処理をする必要がなく、表示・非表示の切り替えを迅速に、且つ低消費電力で行うことができる。
【0017】
また、請求項2に係るオンスクリーンディスプレイ装置は、請求項1に記載のオンスクリーンディスプレイ装置において、第1表示データメモリから出力される背景画像データを、第2表示データメモリへの入力データとすることを特徴とする。
【0018】
これにより、特定情報の表示内容の変更や表示位置の変更のために第2表示データメモリの内容を書き換える際に、第1表示データメモリから第2表示データメモリへ背景画像データを転送することができる。従って、特定情報の表示内容の変更や表示位置の変更ごとに、背景画像の原画像データからデータ変換をして背景画像データの再生成を行う必要がなく、表示内容/表示位置の変更を迅速に、且つ低消費電力で行うことができる。
【0019】
また、第1表示データメモリ、及び第2表示データメモリは、同期型半導体記憶装置であることが好ましい。これにより、第1及び第2表示データメモリの動作条件を一致させてやれば、背景画像データの転送を効率よく行うことができ、表示内容/表示位置の変更の高速処理に寄与するところ大である。
【0020】
また、請求項3に係るオンスクリーンディスプレイ装置は、表示データメモリ上に格納された静止画像データを表示装置に表示するオンスクリーンディスプレイ装置において、表示データメモリは、特定情報が合成されていない背景画像データを格納する第1表示データ領域と、背景画像データに特定情報を合成した合成画像データを格納する2つ以上の第2表示データ領域と、第1表示データ領域から出力される背景画像データと、2つ以上の第2表示データ領域から出力される合成画像データと、のうちから1つのデータを適宜選択して表示装置に転送する転送手段とを備え、第2表示データ領域ごとに異なる合成画像データが格納されることを特徴とする。
【0021】
請求項3に係るオンスクリーンディスプレイ装置では、表示データメモリにおいて、背景画像データは第1表示データ領域に格納されており、背景画像データに特定情報を合成した合成画像データは第2表示データ領域に格納されている。第2表示データ領域は2つ以上備えられ、第2表示データ領域ごとに異なる合成画像データが格納される。表示装置には、転送手段により、第1表示データ領域から出力される背景画像データと、2つ以上の第2表示データ領域から出力される合成画像データと、のうちから1つのデータを適宜選択して出力される。
【0022】
これにより、表示データメモリを、第1表示データ領域と第2表示データ領域との2つの領域に分けて、第1表示データ領域には背景画像データのみを格納し、第2表示データ領域には背景画像データに特定情報が合成された合成画像データを格納するようにしたので、表示装置に表示する際、第1あるいは第2表示データ領域のうちの何れかの領域を選択することのみで、特定情報の表示・非表示を切り替えることができる。また、このときの選択は、表示データメモリにおける最上位アドレスを切り替えることにより簡単に行うことができる。特定情報の表示・非表示の際に、背景画像の原画像データからデータ変換をして背景画像データの再生成を行う必要がなく、表示・非表示の切り替えを迅速に、且つ低消費電力で行うことができる。
【0025】
また、特定情報毎に背景画像データと合成した合成画像データを表示データメモリ上の第2表示データ領域毎に備えることができるので、特定情報の表示・非表示の切り換えの他、特定情報の表示内容の変更においても、第1表示データ領域、あるいは各第2表示データ領域のうちの何れか1つを選択することのみで、切り替えを行うことができる。特定情報の表示・非表示の切り換え、更に表示内容の変更毎に、背景画像の原画像データからデータ変換をして背景画像データを再生成する等の処理をする必要がなく、表示・非表示の切り替えを迅速に、且つ低消費電力で行うことができる。
【0026】
また、第1表示データ領域から出力される背景画像データを、第2表示データ領域への入力データとすることが好ましい。これにより、第1表示データ領域を選択して背景画像データを格納した後に、第1表示データ領域から第2表示データ領域へデータを転送することで第2表示データ領域にも背景画像データを格納することができる。第1表示データ領域に格納されるデータが背景画像の原画像データからデータ変換をした背景画像データである場合、第2表示データ領域への背景画像データの格納には、このデータ変換処理は必要とされず、処理の高速化、あるいは消費電力の低減を図ることができ好都合である。
【0027】
また、特定情報の表示内容の変更や表示位置の変更のために表示データメモリの内容を書き換える際には、第1表示データ領域から第2表示データ領域へ、背景画像データを転送することができ、背景画像の原画像データからデータ変換をして背景画像データの再生成を行う必要がなく、表示内容/表示位置の変更を迅速に、且つ低消費電力で行うことができる。
【0028】
【発明の実施の形態】
以下、本発明のオンスクリーンディスプレイ(以下、発明の実施の形態の説明において、OSDと略記する)装置について具体化した第1及び第2実施形態を図1乃至図5に基づき図面を参照しつつ詳細に説明する。図1は、第1実施形態のオンスクリーンディスプレイ装置を示す機能ブロック図である。図2は、第1実施形態のオンスクリーンディスプレイ装置を示す回路ブロック図である。図3は、第1実施形態において、表示データメモリをSDRAMで構成した場合の動作タイミングチャート例である。図4は、第2実施形態のオンスクリーンディスプレイ装置を示す機能ブロック図である。図5は、第2実施形態のオンスクリーンディスプレイ装置を示す回路ブロック図である。図6は、第1従来技術のオンスクリーンディスプレイ装置を示す機能ブロック図である。図7は、第2従来技術のオンスクリーンディスプレイ装置を示す機能ブロック図である。
【0029】
図1に示す第1実施形態のOSD装置の機能ブロック1では、図7に示す第2従来技術のOSD装置200における表示データメモリ204に代えて、背景画像データのみを格納する表示データメモリ1(12)と、背景画像データにOSDデータを合成した合成画像データを格納する表示データメモリ2(13)との2つの表示データメモリ1、2(12、13)を備えている。表示データメモリ1、2(12、13)からの表示画像データはセレクタ16に入力されており、セレクタ16はOSDデータ表示・非表示の切り替え信号で制御されている。また、第2従来技術のセレクタ207に代えて、セレクタ1(14)及びセレクタ2(15)の2つのセレクタを備えている。セレクタ1(14)は、データ変換された背景画像データが入力されており、メモリ選択信号で制御されて表示データメモリ1(12)又はセレクタ2(15)のいずれかが選択されて背景画像データが出力されている。セレクタ2(15)は、セレクタ1(14)からの背景画像データとOSDデータ領域202からのOSDデータが入力されており、背景データ/OSDデータ選択信号で制御されて何れかが選択されて表示データメモリ2(13)に出力されている。その他の構成については、第2従来技術のOSD装置200と同様である。同一の構成要素については、同一の番号を付しここでの説明は省略する。
【0030】
第1実施形態のOSD装置の機能ブロック図1では、2つの表示データメモリ1、2(12、13)を備えており、各々、背景画像データのみ、及び背景画像データにOSDデータを合成した合成画像データが個別に格納されている。そして、これらの表示データメモリ1、2(12、13)をセレクタ16で選択することにより、表示装置206へのOSDデータの表示・非表示を切り替えている。表示データメモリ1、2(12、13)へのデータの格納は、セレクタ1(14)及びセレクタ2(15)により制御されている。先ず、メモリ選択信号により表示データメモリ1、2(12、13)が共に選択されてデータ書き込み状態になると共に、セレクタ1(14)が制御されて、データ変換手段203で変換された背景画像データが、表示データメモリ1、2(12、13)に転送されて格納される(データパス:A)。これにより、表示データメモリ1(12)には、OSDデータが非表示の場合にアクセスされる背景画像データのみが格納される。また、表示データメモリ2(13)には、OSDデータが合成されるベースとなる背景画像データが格納される。背景画像データの格納が完了した後、メモリ選択信号により表示データメモリ2(13)のみが選択されてデータ書き込み状態となると共に、セレクタ1(14)は非活性となり背景画像データの転送は遮断される。更に、背景データ/OSDデータ選択信号によりセレクタ2(15)においてOSDデータ領域202からのOSDデータが選択されて、表示メモリ2(13)における該当アドレスに転送されて、先に格納済みの背景画像データにOSDデータが合成される。
【0031】
また、OSDデータの表示内容の変更や表示位置の移動の場合、表示データメモリ2(13)の内容は更新される必要がある。そこで、OSDデータの背景となる背景画像データを再度格納することとなる。このときは、既に表示データメモリ1(12)に格納されている背景画像データを表示データメモリ2(13)に転送するようにしてやれば(データパス:B)、原画像データをデータ変換手段203により再データ変換する必要なく、表示データメモリ2(13)に背景画像データを格納することができる。この後に、OSDデータ領域202からOSDデータを転送して背景画像データと、表示内容や表示位置が変更されたOSDデータとが合成された合成画像データが表示データメモリ2(13)に格納されることとなる。
【0032】
図2では、OSD装置の機能ブロック図1を回路ブロックに具体化した場合の回路ブロック図10を示している。データバスを備えており、表示データメモリ1、2(12、13)、OSDデータ領域202、データ変換手段203、及びビデオエンコーダ205間のデータの転送は、データバスを介して行われる。また、表示データメモリ1、2(12、13)を制御するための表示データメモリ制御部11を備えている。
【0033】
表示データメモリ制御部11には、制御信号C1乃至C6が入力されている。制御信号C3と制御信号C4は、アンドゲート21及び22に入力されており、アンドゲート21について制御信号C4は負論理の信号として入力されている。制御信号C2は、アンドゲート21の出力信号と共にノアゲート23に入力されている。また、制御信号C5と制御信号C6は、アンドゲート22の出力信号と共にノアゲート24に入力されている。更に、制御信号C1は負論理の信号として、ノアゲート23の出力信号と共にアンドゲート25に入力され、ノアゲート24の出力信号と共にアンドゲート26に入力されている。アンドゲート25、26の出力信号XCS1、XCS2は、各々、表示データメモリ1(12)、2(13)のチップ選択端子XCS1、XCS2に入力されている。そして、表示画像データは、データ変換手段203から出力されてデータ変換された背景画像データと、OSDデータ領域202から出力されるOSDデータとが、セレクタ27に入力されており、セレクタ27からのデータ出力がデータバスに接続されている。
【0034】
図2の回路ブロック10では、図1の機能ブロック1で表された機能ブロックについて、表示データメモリ1(12)及び表示データメモリ2(13)を介して転送される画像データをデータバスを中心に構成した上で、セレクタ1(14)、セレクタ2(15)、及びセレクタ16を表示データメモリ制御部11として具体化したものである。
【0035】
以下、表示データメモリ制御部11における各種制御を、入力される制御信号C1乃至C6に基づいて説明する。制御信号C1は、メモリ1/メモリ2同時選択信号である。背景画像データのみが格納される表示データメモリ1(12)と、OSDデータが合成された合成画像データが格納される表示データメモリ2(13)との双方を同時に選択する際の選択信号である。ハイレベル信号が入力されると、アンドゲート25及び26の出力信号XCS1、XCS2は、他の入力信号の信号レベルにかかわらずローレベルとなる。この信号が表示データメモリ1(12)、2(13)のチップ選択端子XCS1、XCS2に入力されるが、この端子はローアクティブの端子であるため、表示データメモリ1(12)、2(13)は共に選択されることとなる。この選択状態において、セレクタ27への制御信号である背景データ/OSDデータ選択信号により、データ変換手段203からの背景画像データを選択してやれば、データバス上に背景画像データが転送されるので、図示しない書き込み指示信号を両メモリ1、2(12、13)に入力することにより、同時に同一の背景画像データを書き込むことができる。この場合のデータ転送のパスを図2中のAとして示す。
【0036】
両メモリに背景画像データが格納された後に、表示データメモリ2(13)に、OSDデータを合成する。この場合は、表示データメモリ2(13)のみを書き込み状態にしておき、表示データメモリ1(12)への書き込みは禁止する必要がある。そこで、制御信号C1をローレベルに遷移すると共に、制御信号C2乃至C4、C6についてローレベルを維持しながら、制御信号C5であるOSDデータ書き込み指示信号をハイレベルに遷移する。その結果、ノアゲート24の出力信号がローレベルに反転し、アンドゲート26の出力信号XCS2がローレベルに反転する。一方、制御信号C3がローレベルであることよりアンドゲート21の入力信号はローレベルを維持しており、制御信号C2がローレベルであることと合わせてノアゲート23の出力信号はハイレベルとなっている。制御信号C1がローレベルであるのでアンドゲート25の出力信号XCS1はハイレベルを維持している。従って、表示データメモリ1(12)はチップ選択されないまま、表示データメモリ2(13)のみがチップ選択されることとなる。このとき、セレクタ27への制御信号である背景データ/OSDデータ選択信号により、OSDデータ領域202からのOSDデータを選択してやれば、データバス上にOSDデータが転送されるので、図示しない書き込み指示信号を表示データメモリ2(13)に入力することにより、既に書き込まれている背景画像データにOSDデータを上書きすることができる。尚、制御信号C5のハイレベル遷移は、図示しない制御回路により、OSDデータ領域202に格納されているOSDデータの表示位置に対応する表示データメモリ2(13)上のアドレスに対してのみ行う。これにより、背景画像データを残しながら、所定位置にOSDデータを上書きすることができる。
【0037】
以上の動作により、表示データメモリ1(12)には、背景画像データのみが格納され、表示データメモリ2(13)には、背景画像データにOSDデータが上書きされた合成画像データが格納される。これらのメモリ1、2(12、13)を適宜選択することにより、画像データにおけるOSDデータの表示・非表示を切り替えることができる。
【0038】
先ず、OSDデータを表示する場合を説明する。制御信号C3である画像表示指示信号と、制御信号C4であるOSDデータ表示指示信号とを共にハイレベルに設定する。アンドゲート21では、制御信号C4の負論理信号に対して活性化するので、アンドゲート21の出力信号はローレベルとなり、他の制御信号C1、C2がローレベルであることよりノアゲート23の出力信号はハイレベルとなり、アンドゲート25の出力信号XCS1はハイレベルとなる。従って、表示データメモリ1(12)は非選択となる。これに対して、アンドゲート22の出力信号はハイレベルとなり、ノアゲート24の出力信号はローレベルとなり、アンドゲート26の出力信号XCS2はローレベルとなる。従って、表示データメモリ2(13)は選択状態となる。このとき、セレクタ27を非選択としながら表示データメモリ2(13)を読み出し状態にすると、OSDデータが合成された合成画像データが読み出され、データバスを介してビデオエンコーダ205に出力される。従って、表示装置206には、背景画像にOSDデータが上書きされた画像が出力されることとなる。
【0039】
次に、OSDデータを非表示とする場合について説明する。制御信号C3である画像表示指示信号をハイレベルにすると共に、制御信号C4であるOSDデータ表示指示信号をローレベルに設定する。アンドゲート21では、制御信号C4の負論理信号に対して活性化するので、アンドゲート21の出力信号はハイレベルとなり、ノアゲート23の出力信号はローレベルとなる。アンドゲート25の出力信号XCS1もローレベルとなって、表示データメモリ1(12)は選択状態となる。これに対して、アンドゲート22の出力信号はローレベルとなる。他の制御信号C5、C6がローレベルであることよりノアゲート24の出力信号はハイレベルとなり、制御信号C1がローレベルであることと合わせアンドゲート26の出力信号XCS2はハイレベルとなる。従って、表示データメモリ2(13)は非選択となる。このとき、セレクタ27を非選択としながら表示データメモリ1(12)を読み出し状態にすると、背景画像データが読み出され、データバスを介してビデオエンコーダ205に出力される。従って、表示装置206には、背景画像のみが出力されることとなる。
【0040】
制御信号C3をハイレベルとした状態で、制御信号C4の論理レベルを制御することにより、表示装置206に表示される画像へのOSDデータの表示・非表示を制御することができる。
【0041】
更に、OSDデータの表示内容の変更や表示位置の移動について説明する。表示データメモリ2(13)に格納されているOSDデータが合成された合成画像データは、OSDデータの表示内容が変更、あるいは表示位置が移動することとなるので更新する必要がある。そこで、再度、背景画像データを格納し、更に所定位置に所定のOSDデータを上書きする処理が必要となる。
【0042】
先ず、背景画像データの格納について説明する。背景画像データについては、既に、データ変換手段203においてサイズ変換及び色変換を施したデータが、表示データメモリ1(12)に格納されているので、この背景画像データを転送する。制御信号C1、C3乃至C5をローレベルに維持しながら、制御信号C2、C6をハイレベルに遷移する。ノアゲート23、24の出力信号は共にローレベルとなり、これらのローレベル信号が入力されるアンドゲート25、26の出力信号XCS1、XCS2は共にローレベルとなる。従って、表示データメモリ1(12)、表示データメモリ2(13)は共に選択状態となる。この状態で、セレクタ27を非選択としながら表示データメモリ1(12)を読み出し状態にし、表示データメモリ2(13)を書き込み状態とする。表示データメモリ1(12)から背景画像データがデータバス上に読み出され、この背景画像データが表示データメモリ2(13)に書き込まれることとなる。こうして表示データメモリ2(13)に背景画像データが転送されることとなる。この場合のデータ転送のパスを図2中のBとして示す。
【0043】
ここで、上記に示した背景画像データの転送動作においては、表示データメモリ1(12)、及び表示データメモリ2(13)をシンクロナスDRAM(以下、SDRAMと略記する)により構成することが好ましい。表示データメモリ1(12)をバーストリード動作させながら、表示データメモリ2(13)をバーストライト動作させることにより、連続的に画像データの転送動作を行うことができるからである。図3にバースト動作のタイミングチャートを示す。図3は、SDRAMとしてCASレイテンシが2、バースト長が4の場合について例示している。信号CLKはSDRAMの動作クロック信号である。信号XCS1、XCS2は各々表示データメモリ1(12)、表示データメモリ2(13)のチップ選択信号であり、ローアクティブの信号である。信号XRASはロウ(Row)アドレスの選択信号であり、信号XCASはコラム(Column)アドレスの選択信号であり、信号XWEは書き込み許可信号であり、何れもローアクティブの信号である。また、信号ADRSはアドレス信号であり、信号DATAはデータ信号である。チップ選択信号XCS1、XCS2以外の信号CLK、XRAS、XCAS、XWE、ADRS、DATAは、表示データメモリ1(12)と表示データメモリ2(13)とに共通の信号である。
【0044】
クロック信号CLKの立上りエッジ▲1▼のタイミングにおいて、チップ選択信号XCS1及びロウアドレス選択信号XRASを共にローレベルとすることにより、表示データメモリ1(12)がアドレス信号ADRSをロウアドレスとして取り込む。即ち、表示データメモリ1(12)に対してアクティブコマンドを与える。この例では、2サイクル後のエッジ▲3▼において、チップ選択信号XCS1及びコラムアドレス選択信号XCASを共にローレベルとしながら、書き込み許可信号XWEはハイレベルを維持して、表示データメモリ1(12)にリードコマンドを与える。表示データメモリ1(12)は、CASレイテンシが2であるので、この2サイクル後のエッジ▲4▼からバースト長で指定された4サイクルの間、連続的にデータを取り込むことが可能なように出力する。いわゆる、バーストリード動作である。
【0045】
表示データメモリ2(13)については、表示データメモリ1(12)の読み出し動作に同期するようにバーストライト動作を行わせる。先ず、表示データメモリ1(12)のアクティブコマンド(エッジ▲1▼)から1サイクル遅れたエッジ▲2▼のタイミングにおいて、チップ選択信号XCS2及びロウアドレス選択信号XRASを共にローレベルとして、アドレス信号ADRSをロウアドレスとして取り込む。即ち、表示データメモリ2(13)に対してアクティブコマンドを与える。その後のライトコマンドは、表示データメモリ1(12)からのデータの読み出しサイクルに合わせて与える。即ち、エッジ▲4▼において、チップ選択信号XCS2及びコラムアドレス選択信号XCASを共にローレベルとし、同時に書き込み許可信号XWEをローレベルとして、表示データメモリ2(13)にはライトコマンドを与える。従って、表示データメモリ1(12)からのバーストリードのタイミングと表示データメモリ2(13)へのバーストライトのタイミングとが一致し、データの転送をダイレクトに行うことができ、中間にバッファ領域等を設定する必要がない。CASレイテンシが2、バースト長が4の場合には、データの転送は8サイクルで終了し、その後に2サイクルのプリチャージのためのサイクルを追加して、10クロックサイクルで4ビットのメモリバス幅のデータ転送を完了することができる。尚、コラムアドレスの指定をバースト長毎にそれぞれのメモリに対して行い、プリチャージを先延ばしにしても良い。こうすることにより、効率の良い転送が行える。
【0046】
表示データメモリ2(13)への背景画像データの転送が完了した後に、OSDデータを上書きする。前述したように、制御信号C1乃至C4、C6をローレベルに維持しながら、制御信号C5をハイレベルに遷移することによりアンドゲート26の出力信号XCS2をローレベルにして、表示データメモリ2(13)を選択する。この状態で、セレクタ27への制御信号である背景データ/OSDデータ選択信号により、OSDデータ領域202からのOSDデータを選択してやれば、データバス上にOSDデータが転送されるので、図示しない書き込み指示信号を表示データメモリ2(13)に入力することにより、既に書き込まれている背景画像データにOSDデータを上書きすることができる。尚、制御信号C5のハイレベル遷移は、図示しない制御回路により、OSDデータ領域202に格納されているOSDデータの表示位置に対応する表示データメモリ2(13)上のアドレスに対してのみ行う。これにより、背景画像データを残しながら、所定位置にOSDデータを上書きすることができる。
【0047】
第1実施形態のOSD装置(機能ブロック1、回路ブロック10)によれば、背景画像データのみが格納されている表示データメモリ2(13)と、背景画像データにOSDデータが合成された合成画像データが格納されている表示データメモリ2(13)とを個別に備えているので、表示装置206に表示する際、何れかのメモリ1、2(12、13)を選択することのみで、OSDデータの表示・非表示を切り替えることができる。この時、制御信号C1(メモリ1/メモリ2同時選択信号)をハイレベルとすることにより、アンドゲート25及び26から出力される出力信号XCS1、XCS2が共にローレベルとなり、表示データメモリ1(12)、表示データメモリ2(13)を共に選択して同時に背景画像データを格納することができるので、短時間に効率的に背景画像データの格納を行うことができる。OSDデータの表示・非表示の際に、原画像データである背景画像に対してサイズ変換や色変換等のデータ変換を行い、表示用のビデオデータを再生成する必要はない。OSDデータの表示・非表示の切り替えごとに大容量の原画像データを処理する必要がなく、表示・非表示の切り替えを迅速に、且つ低消費電力で行うことができる。
【0048】
また、OSDデータの表示内容の変更や表示位置の移動のために表示データメモリ2(13)の内容を書き換える際には、表示データメモリ1(12)から表示データメモリ2(13)へ、背景画像データを転送することができ、原画像データである背景画像に対してサイズ変換や色変換等のデータ変換を行い、表示用のビデオデータを再生成する必要はない。OSDデータの表示内容の変更や表示位置の移動ごとに、大容量の原画像データを処理する必要がなく、内容/位置の変更を迅速に、且つ低消費電力で行うことができる。
【0049】
表示データメモリ1(12)、表示データメモリ2(13)をSDRAM等の同期型半導体記憶装置で構成してやり、両メモリ1、2(12、13)の動作条件を一致させてやれば、背景画像データの転送を効率よく行うことができ、内容/位置の変更の高速処理に寄与するところ大である。
【0050】
図4に示す第2実施形態のOSD装置の機能ブロック2では、図7に示す第2従来技術のOSD装置200における表示データメモリ204に代えて、表示データメモリ22を備えている。表示データメモリ22は、表示データ格納領域を、背景画像データのみを格納する第1の領域23と、背景画像データにOSDデータを合成した合成画像データを格納する第2の領域24との2つの領域に分割されている。そして、この2つの領域23、24のうち何れの領域からのデータを読み出すかを選択するためのメモリ領域指定制御部25を備えており、表示データメモリ22に対して最上位(MSB)アドレスを出力している。更に、第2従来技術のセレクタ207に代えて、表示データメモリ制御部21を備えている。表示データメモリ制御部21は、データ変換手段203によりデータ変換された背景画像データと、OSDデータ領域202からのOSDデータとが入力されており、何れかのデータが選択されて出力されている。その他の構成については、第2従来技術のOSD装置200と同様である。同一の構成要素については、同一の番号を付しここでの説明は省略する。
【0051】
第2実施形態のOSD装置の回路ブロック20は、図4の機能ブロック2における表示データメモリ制御部21内の構成を回路ブロックとして表し、表示データメモリ22との間の構成を具体化したものである。図5に示すように表示データメモリ制御部21には、2つの領域23、24を有する表示データメモリ22を備えている。データを格納すべき領域23、24の選定は、表示データメモリ制御部21におけるセレクタ33により制御されている。即ち、表示データメモリの領域1/領域2の切り替え信号によりセレクタ33が制御されて、領域1の上位アドレス格納部31、あるいは領域2の上位アドレス格納部32の何れかの上位アドレスを選択して、表示データメモリ22の上位アドレスとして出力する。下位のアドレスについては、下位アドレス生成部34から生成されるアドレスが表示データメモリ22の下位アドレスとして出力される。
【0052】
また、背景画像データ及びOSDデータは、データバスを介して、表示データメモリ制御部21と表示データメモリ22との間でデータの転送が行われる。表示データメモリ制御部21内には、表示データメモリ22の第1の領域23から第2の領域24への背景画像データの転送の際のバッファとして利用されるデータラッチ部35、データ変換手段203によりデータ変換された背景画像データとOSDデータ領域2020からのOSDデータとの選択を行うセレクタ36、更に、データバスからビデオエンコーダ205へデータを転送するパスが備えられている。
【0053】
図4に示す第2実施形態のOSD装置2(及び図5における回路ブロック20)において、表示データメモリ22にデータを格納するに際しては、先ず、第1の領域23と第2の領域24とに背景画像データを格納する必要がある。この場合には、表示データメモリ22を図示しないチップ選択信号により選択した上で、下位アドレス発生部34より下位アドレスを発生しながら、セレクタ33の選択により上位アドレスを順次切り替えて第1及び第2の領域23、24を選択する。具体的には、表示データメモリの領域1/領域2の切り換え信号によりセレクタ33を制御して、下位アドレス発生部34からの下位アドレスが一巡したタイミングで、表示データメモリ22へ供給する上位アドレスを、第1の領域23を指定する領域1の上位アドレス格納部31からのアドレスから、第2の領域24を指定する領域2の上位アドレス格納部32からのアドレスに切り替えて、再度下位アドレス発生部34から下位アドレスを出力することにより行う。このように選択された各アドレスに応じて、セレクタ36で選択されている背景画像データをデータバスに転送する。この時、図示しない書き込み指示信号を表示データメモリ22に入力しておけば、第1及び第2の領域23、24に順次、同一の背景画像データを書き込むことができる。この場合のデータ転送のパスを図5中のAとして示す。
【0054】
第1及び第2の領域23、24に背景画像データが格納された後に、第2の領域24にOSDデータを合成する。この場合は、セレクタ33により上位アドレスを領域2の上位アドレス格納部32からのアドレスに固定しながら、下位アドレス発生部34から下位アドレスを出力する。このときの下位アドレスの出力は、OSDデータ領域202からのOSDデータに基づき図示しない制御信号により、合成すべきOSDデータの表示位置に対応するアドレスを選択的に発生することにより制御する。この下位アドレスに応じて、セレクタ36でOSDデータ領域202からのOSDデータをデータバスに転送する。この時、図示しない書き込み指示信号を表示データメモリ22に入力しておけば、第2の領域24に、OSDデータを上書きすることができる。
【0055】
以上の動作により、表示データメモリ22の第1の領域23には、背景画像データのみが格納され、第2の領域24には、背景画像データにOSDデータが上書きされた合成画像データが格納される。これらの領域23、24をメモリ領域指定制御部25により適宜選択することにより、画像データにおけるOSDデータの表示・非表示を切り替えることができる。
【0056】
OSDデータを表示させたい場合には、表示データメモリ22のチップ選択状態において、メモリ領域指定制御部25から出力される最上位(MSB)アドレスを、表示データメモリ22の第2の領域24を選択するように設定する。この時、セレクタ36を非選択としながら表示データメモリ22を読み出し状態とすると、OSDデータが合成された合成画像データが読み出され、データバスを介してビデオエンコーダ205に出力される。従って、表示装置206には、背景画像にOSDデータが上書きされた画像が出力されることとなる。
【0057】
OSDデータを非表示としたい場合には、表示データメモリ22のチップ選択状態において、メモリ領域指定制御部25から出力される最上位(MSB)アドレスを、表示データメモリ22の第1の領域23を選択するように設定する。この時、セレクタ36を非選択としながら表示データメモリ22を読み出し状態とすると、背景画像データのみが読み出され、データバスを介してビデオエンコーダ205に出力される。従って、表示装置206には、背景画像のみが出力されることとなる。
【0058】
メモリ領域指定制御部25から出力される最上位(MSB)アドレスを適宜に切り替えることにより、表示装置206に表示される画像へのOSDデータの表示・非表示を制御することができる。
【0059】
尚、第2実施形態では、表示装置206へのOSDデータの表示・非表示の切り替えの際、メモリ領域指定制御部25から出力される最上位(MSB)アドレスの切り換えによる場合を説明したが、これに限定されるものではなく、表示データメモリ制御部21におけるセレクタ33を制御して表示データメモリ22の上位アドレスを選択するようにしても同様のデータ選択が可能であることは言うまでもない。
【0060】
OSDデータの表示内容の変更や表示位置の移動に際しては、OSDデータの転送に先立ち第2の領域24への背景画像データの格納を、データラッチ部35をデータバッファとして第1の領域23からの背景画像データの転送により行う。表示データメモリ22をチップ選択状態に維持しながら、セレクタ33により第1の領域23を選択する上位アドレスを出力しながら、データラッチ部35の格納できる所定容量分のデータを下位アドレスを順次変更しながら読み出す。データラッチ部35は、データバス上に読み出されたデータを順次格納していく。そして、所定容量のデータが格納された時点で、セレクタ33により上位アドレスを第2の領域24を選択するように変更する。下位アドレスを戻し、第1の領域23から読み出したアドレスに合わせて再度変更しながら、データラッチ部35からアドレスに対応してデータを出力する。これにより、第1の領域23における下位アドレスと同一アドレスの第2の領域24に、同一のデータが格納されデータの転送が行われる。この場合のデータ転送のパスを図5中のBとして示す。
【0061】
尚、ここに示した第1の領域23から第2の領域24への背景画像データの転送は、OSDデータの表示内容の変更や配置位置の移動の場合にとどまらず、背景画像データをデータ変換手段203から読み出してくる場合にも適用できるものである。即ち、先の説明では、データ変換手段203からの背景画像データを、第1及び第2の領域23、24に格納する際、セレクタ33により上位アドレスを順次選択することにより、データ変換手段203からの背景画像データを2つの領域23、24に2度格納する場合を示した。この場合、2つの領域23、24に2度にわたりデータ格納を行うこととなる。従って、データ変換手段203は、2度のデータ格納が完了するまで背景画像データの内容を保持しておかなければならないこととなる。そこで、第1の領域23から第2の領域24へのデータ転送を行う設定としてやれば、第1の領域23へのデータ格納が終了した時点で、データ変換手段203を開放することができて好都合である。データ変換手段203は次の処理を行うことができ高速処理を行うことができる。次の処理を行うことがなくとも、データ変換手段203における回路動作を休止することができるので、消費電力の低減を図ることができる。
【0062】
第2実施形態のOSD装置2(及び図5における回路ブロック20)によれば、表示データメモリ22を2つの領域23、24に分けて、第1の領域23には背景画像データのみを格納し、第2の領域24には背景画像データにOSDデータが合成された合成画像データを格納するようにしたので、表示装置206に表示する際、何れかの領域23、24を選択することのみで、OSDデータの表示・非表示を切り替えることができる。また、このときの選択は、メモリ領域指定制御部25により最上位(MSB)アドレスを切り替えることにより簡単に行うことができる。OSDデータの表示・非表示の際に、原画像データである背景画像に対してサイズ変換や色変換等のデータ変換を行い、表示用のビデオデータを再生成する必要はない。OSDデータの表示・非表示の切り替えごとに大容量の原画像データを処理する必要がなく、表示・非表示の切り替えを迅速に、且つ低消費電力で行うことができる。
【0063】
また、この時、第1の領域23を選択して背景画像データを格納した後に、第1の領域23から第2の領域24へデータを転送することで第2の領域24にも背景画像データを格納することもできる。この設定により、データ変換手段203を早く開放して、次の動作に移行させたり、あるいは休止状態に移行させることができ、処理の高速化、あるいは消費電力の低減を図ることができ好都合である。
【0064】
また、OSDデータの表示内容の変更や表示位置の移動のために表示データメモリ22の内容を書き換える際には、第1の領域23から第2の領域24へ、背景画像データを転送することができ、原画像データである背景画像に対してサイズ変換や色変換等のデータ変換を行い、表示用のビデオデータを再生成する必要はない。OSDデータの表示内容の変更や表示位置の移動ごとに、大容量の原画像データを処理する必要がなく、内容/位置の変更を迅速に、且つ低消費電力で行うことができる。
【0065】
尚、本発明は前記第1及び第2実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
例えば、第1及び第2実施形態においては、背景画像データのみを格納する表示データメモリあるいは表示データメモリ内の第1の領域のほかに、背景画像データにOSDデータを合成した合成画像データを格納する他の表示データメモリあるいは表示データメモリ内の第2の領域を設定したが、これに限定されるものではない。即ち、更に、別の表示データメモリあるいは表示データメモリ内の領域を設定しておき、2種類以上のOSDデータを合成した合成画像データを備えておき、各々の画像データを選択して、各々のOSDデータの表示の切り換えや表示・非表示の切り換えを行うように設定することもできる。
【0066】
また、データのセレクタは、背景画像データとOSDデータとの2つのデータのうちの何れかのデータを二者択一で適宜に切り替えるように設定される場合を例に説明したが、2種以上の背景画像、及び2種以上のOSDデータを用意しておき、これらの組み合わせを自由に選択できるようにセレクタの切り換えを設定することも可能である。
【0067】
(付記1) 表示データメモリ上に格納された静止画像データを表示装置に表示するオンスクリーンディスプレイ装置において、
特定情報が合成されていない背景画像データを格納する第1表示データメモリと、
前記背景画像データに特定情報を合成した合成画像データを格納する第2表示データメモリと、
前記第1表示データメモリから出力される背景画像データと、前記第2表示データメモリから出力される合成画像データとを適宜切り替えて前記表示装置に転送する転送手段とを備えることを特徴とするオンスクリーンディスプレイ装置。
(付記2) 前記第2表示データメモリを2つ以上備え、
該第2表示データメモリ毎に、異なる合成画像データを格納しておき、
前記第1表示データメモリから出力される背景画像データと、該第2表示データメモリ毎に出力される2つ以上の合成画像データとのうちから1つのデータを適宜選択して前記表示装置に転送する転送手段とを備えることを特徴とする付記1に記載のオンスクリーンディスプレイ装置。
(付記3) 前記第1表示データメモリから出力される前記背景画像データを、前記第2表示データメモリへの入力データとすることを特徴とする付記1又は2に記載のオンスクリーンディスプレイ装置。
(付記4) 前記第1表示データメモリ、及び前記第2表示データメモリは、同期型半導体記憶装置であることを特徴とする付記3に記載のオンスクリーンディスプレイ装置。
(付記5) 表示データメモリ上に格納された静止画像データを表示装置に表示するオンスクリーンディスプレイ装置において、
前記表示データメモリは、
特定情報が合成されていない背景画像データを格納する第1表示データ領域と、
前記背景画像データに特定情報を合成した合成画像データを格納する第2表示データ領域と、
前記第1表示データ領域から出力される背景画像データと、前記第2表示データ領域から出力される合成画像データとを適宜切り替えて前記表示装置に転送する転送手段とを備えることを特徴とするオンスクリーンディスプレイ装置。
(付記6) 前記第2表示データ領域を2つ以上備え、
該第2表示データ領域毎に、異なる合成画像データを格納しておき、
前記第1表示データ領域から出力される背景画像データと、該第2表示データ領域毎に出力される2つ以上の合成画像データとのうちから1つのデータを適宜選択して前記表示装置に転送する転送手段とを備えることを特徴とする付記5に記載のオンスクリーンディスプレイ装置。
(付記7) 前記第1表示データ領域から出力される前記背景画像データを、前記第2表示データ領域への入力データとすることを特徴とする付記5又は6に記載のオンスクリーンディスプレイ装置。
【0068】
【発明の効果】
本発明によれば、静止画像上に特定情報を同時に表示するオンスクリーンディスプレイ装置において、静止画像上への特定情報の書き換え、移動、表示・非表示の切り替えを高速、且つ低消費電力で実現することが可能なオンスクリーンディスプレイ装置を提供することが可能となる。
【図面の簡単な説明】
【図1】第1実施形態のオンスクリーンディスプレイ装置を示す機能ブロック図である。
【図2】第1実施形態のオンスクリーンディスプレイ装置を示す回路ブロック図である。
【図3】第1実施形態において、表示データメモリをSDRAMで構成した場合の動作タイミングチャート例である。
【図4】第2実施形態のオンスクリーンディスプレイ装置を示す機能ブロック図である。
【図5】第2実施形態のオンスクリーンディスプレイ装置を示す回路ブロック図である。
【図6】第1従来技術のオンスクリーンディスプレイ装置を示す機能ブロック図である。
【図7】第2従来技術のオンスクリーンディスプレイ装置を示す機能ブロック図である。
【符号の説明】
1、2、100、200 オンスクリーンディスプレイ装置の機能ブロック図
10、20 オンスクリーンディスプレイ装置の回路ブロック図
11、21 表示データメモリ制御部
12 表示データメモリ1
13 表示データメモリ2
14、15、16、27、33、36、106セレクタ
22、204 表示データメモリ
23 表示データメモリの第1の領域
24 表示データメモリの第2の領域
25 メモリ領域指定制御部
31 領域1の上位アドレス指定部
32 領域2の上位アドレス指定部
34 下位アドレス生成部
35 データラッチ部
Claims (3)
- 表示データメモリ上に格納された静止画像データを表示装置に表示するオンスクリーンディスプレイ装置において、
特定情報が合成されていない背景画像データを格納する第1表示データメモリと、
前記背景画像データに特定情報を合成した合成画像データを格納する2つ以上の第2表示データメモリと、
前記第1表示データメモリから出力される背景画像データと、前記2つ以上の第2表示データメモリから出力される合成画像データと、のうちから1つのデータを適宜選択して前記表示装置に転送する転送手段とを備え、
前記第2表示データメモリごとに異なる合成画像データが格納されることを特徴とするオンスクリーンディスプレイ装置。 - 前記第1表示データメモリから出力される前記背景画像データを、前記第2表示データメモリへの入力データとすることを特徴とする請求項1に記載のオンスクリーンディスプレイ装置。
- 表示データメモリ上に格納された静止画像データを表示装置に表示するオンスクリーンディスプレイ装置において、
前記表示データメモリは、
特定情報が合成されていない背景画像データを格納する第1表示データ領域と、
前記背景画像データに特定情報を合成した合成画像データを格納する2つ以上の第2表示データ領域と、
前記第1表示データ領域から出力される背景画像データと、前記2つ以上の第2表示データ領域から出力される合成画像データと、のうちから1つのデータを適宜選択して前記表示装置に転送する転送手段とを備え、
前記第2表示データ領域ごとに異なる合成画像データが格納されることを特徴とするオンスクリーンディスプレイ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001203813A JP4807910B2 (ja) | 2001-07-04 | 2001-07-04 | オンスクリーンディスプレイ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001203813A JP4807910B2 (ja) | 2001-07-04 | 2001-07-04 | オンスクリーンディスプレイ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003015624A JP2003015624A (ja) | 2003-01-17 |
JP4807910B2 true JP4807910B2 (ja) | 2011-11-02 |
Family
ID=19040381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001203813A Expired - Fee Related JP4807910B2 (ja) | 2001-07-04 | 2001-07-04 | オンスクリーンディスプレイ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4807910B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4680660B2 (ja) * | 2004-05-17 | 2011-05-11 | パナソニック株式会社 | 画像合成出力装置、画像合成表示装置、携帯通信機器、画像合成出力方法、画像合成出力用プログラム及び画像合成出力用記録媒体 |
JP4702734B2 (ja) * | 2004-10-19 | 2011-06-15 | サミー株式会社 | パチンコ遊技機 |
JP2006301163A (ja) * | 2005-04-19 | 2006-11-02 | Matsushita Electric Ind Co Ltd | 映像合成装置 |
CN102097084B (zh) * | 2009-12-14 | 2014-10-08 | 无锡中星微电子有限公司 | 一种图像处理方法及装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000057317A (ja) * | 1998-08-06 | 2000-02-25 | Victor Co Of Japan Ltd | 画像合成方法及び画像合成プログラムを記録したコンピュータ読み取り可能な記録媒体 |
-
2001
- 2001-07-04 JP JP2001203813A patent/JP4807910B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003015624A (ja) | 2003-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4991110A (en) | Graphics processor with staggered memory timing | |
US5742274A (en) | Video interface system utilizing reduced frequency video signal processing | |
US5001672A (en) | Video ram with external select of active serial access register | |
EP0398510B1 (en) | Video random access memory | |
JPH06138856A (ja) | 出力ディスプレイ・システム | |
US6091429A (en) | Video/graphics memory system | |
JP2002108268A5 (ja) | ||
JPH09281933A (ja) | データドライバ及びこれを用いた液晶表示装置,情報処理装置 | |
JP3489228B2 (ja) | 画像記憶装置 | |
JPH08505255A (ja) | ウィンドウ動作用フレーム・バッファ・システム | |
KR100196686B1 (ko) | 이중버퍼출력 디스플레이 시스템에서 프레임 버퍼간에 카피를 고속으로 하기 위한 장치 | |
JP4807910B2 (ja) | オンスクリーンディスプレイ装置 | |
JPH11510620A (ja) | 統合されたシステム/フレームバッファメモリ及びシステム、ならびにそれらの使用方法 | |
US5576736A (en) | Visually effective image switching apparatus | |
JPH11339005A (ja) | 画像処理装置ならびに特殊効果装置、および画像処理方法 | |
JPH08211849A (ja) | 表示制御装置 | |
KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
JPH03130988A (ja) | 半導体記憶装置 | |
JPH08328519A (ja) | マルチディスプレイ用画像出力装置 | |
JPH0830254A (ja) | 表示効果発生回路 | |
JP3427586B2 (ja) | データ処理装置及び記憶装置 | |
US5812829A (en) | Image display control system and memory control capable of freely forming display images in various desired display modes | |
KR940006402A (ko) | 영상 재생장치 | |
JPH0772851A (ja) | 表示制御装置 | |
JPH04195440A (ja) | フレームバッファに適した半導体メモリ及びそれを用いた図形処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080526 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110816 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110816 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |