JP2004170467A - フレームメモリアクセス方法及び回路 - Google Patents
フレームメモリアクセス方法及び回路 Download PDFInfo
- Publication number
- JP2004170467A JP2004170467A JP2002332949A JP2002332949A JP2004170467A JP 2004170467 A JP2004170467 A JP 2004170467A JP 2002332949 A JP2002332949 A JP 2002332949A JP 2002332949 A JP2002332949 A JP 2002332949A JP 2004170467 A JP2004170467 A JP 2004170467A
- Authority
- JP
- Japan
- Prior art keywords
- read
- write
- frame memory
- state
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
- G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/126—The frame memory having additional data ports, not inclusive of standard details of the output serial port of a VRAM
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
【課題】フレームの書込みに要する時間が、フレームの読出しに要する時間によって制限されない、フレームメモリアクセス方法を提供する。
【解決手段】画像データを階調ごとの画像データに分割して、書込み時には、特定ラインのＮサブフィールドのサブフィールドごとの時系列の画像データとして書込み水平同期信号１０１に応じてフレームメモリへ書込み、読出し時には、特定階調のラインごとの時系列の画像データとしてＮ回の読出し水平同期信号１０３に応じてフレームメモリから読出す際に、１ライン×Ｎサブフィールドの画像データの書込み時の制限時間がＮライン×１サブフィールドの画像データの読出し時の制限時間より短い場合、読出し水平同期信号の１サイクルの期間内で、フレームメモリからの画像データの読出し以外の期間を、フレームメモリへの画像データの書込み期間に割り当てるようにアクセス制御を行う。
【選択図】 図１
【解決手段】画像データを階調ごとの画像データに分割して、書込み時には、特定ラインのＮサブフィールドのサブフィールドごとの時系列の画像データとして書込み水平同期信号１０１に応じてフレームメモリへ書込み、読出し時には、特定階調のラインごとの時系列の画像データとしてＮ回の読出し水平同期信号１０３に応じてフレームメモリから読出す際に、１ライン×Ｎサブフィールドの画像データの書込み時の制限時間がＮライン×１サブフィールドの画像データの読出し時の制限時間より短い場合、読出し水平同期信号の１サイクルの期間内で、フレームメモリからの画像データの読出し以外の期間を、フレームメモリへの画像データの書込み期間に割り当てるようにアクセス制御を行う。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、画像表示装置等における、フレームメモリアクセス方法とフレームメモリアクセス回路に関する。特に、マトリクス状に配置された画素を選択発光させることによって画像表示を行うディスプレイ装置に係り、プラズマディスプレイなどの時分割駆動法による階調制御を行うためのフレームメモリアクセス方法とフレームメモリアクセス回路に関する。
【０００２】
【従来の技術】
近年において、画像表示装置では、画像データを階調表示されたディジタルデータとして取り扱い、数値的な信号処理を行うことによって、高画質化を図る方法がとられている。そして、信号処理の過程では、画面（フレーム）分の画像データを、大容量メモリからなるフレームメモリに格納して、フレーム単位で信号処理を行う方法が一般的になっている。
また、フレームメモリを、一連の信号処理の過程で、データ転送速度の異なる部分に適用して、ダブルバッファとして用いることも、一般的になっている。さらに、時分割駆動法によって階調制御を行うマトリクスディスプレイ装置も一般的になっている。このようなマトリクスディスプレイ装置としてプラズマディスプレイ装置を例にとり、従来技術を説明する。
まず、時分割駆動法（以下、サブフィールド法）について説明する。サブフィールド法とは、１フレームを発光回数の違いによって重み付けされた複数のサブフィールドに分割し、画素ごとにそこでの信号の振幅に応じたサブフィールドを選択することにより、多階調化を実現する方法である。
【０００３】
図１３は、その一例を示す図であって、この時分割駆動法による駆動シーケンスは、１フレームを４つのサブフィールドＳＦ１〜ＳＦ４に分割して１６階調を表示する場合の例である。各サブフィールドの走査期間Ｔ１はこのサブフィールドでの発光する放電セル（以下、発光セルという）を選択するための期間であり、維持期間Ｔ２はこの選択された発光セルが発光している期間である。
サブフィールドＳＦ１〜ＳＦ４の放電維持期間Ｔ２は選択された発光セルが発光する時間を表し、それぞれは８：４：２：１の比率で発光回数に重み付けされている。映像信号レベルに応じてこれらのサブフィールドＳＦ１〜ＳＦ４のいずれかを任意に選択することにより、２４＝１６階調の表示が可能となる。階調数を増やしたい場合には、サブフィールド数を増やせばよく、例えば、サブフィールド数を８とすると、２８＝２５６階調の表示が可能となる。各サブフィールドの輝度レベルはパルスの数によって制御する。
かかるサブフィールド法を用いて画像表示を行う場合のフレームメモリアクセス方法を以下に説明する。
【０００４】
図１０，図１１は、従来のフレームメモリの構成例を示したものであって、一般的なＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を用いたフレームメモリの場合を例示している。図１０において、（ａ）はバンク１（３２Ｍｂｉｔ）８０１、（ｂ）はバンク２（３２Ｍｂｉｔ）８０２を示し、図１１において、（ｃ）はバンク３（３２Ｍｂｉｔ）８０３、（ｄ）はバンク４（３２Ｍｂｉｔ）８０４を示している。
フレームメモリに２フレーム分のデータを格納するためには、画面の解像度がＷＸＧＡ（カラー画像で１３６５画素×７６８ライン×１６ビット）の場合、９６Ｍビットの容量が必要であって、市販のＳＤＲＡＭの場合は、１２８Ｍビットの容量のものが用いられる。
【０００５】
図１０，図１１に示すフレームメモリの構成においては、バンク８０１およびバンク８０２には奇数フレームを格納し、バンク８０３およびバンク８０４には偶数フレームを格納する場合の例が示されている。
各バンクのメモリは、１カラムが３２ビットの容量（又はＩ／Ｏ）で構成され、１ロウが２５６カラムで構成されている場合、１ロウには２ライン×１サブフィールド分の画像データを格納できるので、１９２ロウ×２バンクで、１フレームの画像データの１サブフィールド分を格納できる。従って、ＷＸＧＡの場合、３０７２以降のロウアドレスは未使用となる。
【０００６】
図１０，図１１の例は、フレームのサブフィールドごとにアドレスを分割して画像データを格納する場合を示しており、例えば、プラズマディスプレイにおける信号処理では、フレームメモリへの書込みは、ライン１（サブフィールド（以後、ＳＦと称する）１）、ライン１（ＳＦ２），…，ライン１（ＳＦ１６）、ライン２（ＳＦ１），…，ライン２（ＳＦ１６）、…、ライン７６７（ＳＦ１），…，ライン７６７（ＳＦ１６）の順で行われる。一方、フレームメモリからの読出しは、ライン１（ＳＦ１），ライン２（ＳＦ１），…，ライン７６７（ＳＦ１）、ライン１（ＳＦ２），…，ライン７６７（ＳＦ２）、…、ライン１（ＳＦ１６），…，ライン７６８（ＳＦ１６）の順で行われる。
【０００７】
図１２は、図１０，図１１に示されたフレームメモリに対する、従来のアクセス方法のタイミングを示したものである。
１ラインの画像データを１６ＳＦに分割し、書込み水平同期信号９０１に同期して、書込み画像データ９０２をラインごとにＳＦの順にフレームメモリに書込み、読出し水平同期信号９０３に同期して、画像データ９０４をＳＦごとにラインの順にフレームメモリから読み出す。
ただし、フレームメモリに対する読出しと書込みのアクセスは、アクセス制御９０５に示すように、読出し水平同期信号９０３に同期して、１ライン×１ＳＦの画像データごとに、１回ずつ時分割で交互に行う。図１２において、 ”Ｒｄ”は１ライン×１ＳＦの読出し処理を示し、 ”Ｗｒ”は１ライン×１ＳＦの書込み処理を示している。
【０００８】
従来のフレームメモリにおいては、このような制御を行うことによって、
１） フレームメモリのポート構成を１ポートに抑えて、コストを削減する。
２） 同量の画像データ（ 書込み１ライン×１６ＳＦ、読出し１６ライン×１ＳＦ
）を、読出し制限時間（画像表示の実時間）内に転送する。
等の効果を得るように工夫がなされている。
このように、フレームメモリに対する読出しと書込みを、１つの水平同期信号に同期して行う手法は、フレームメモリのアクセス制御が簡単になるため、例えば液晶ディスプレイの場合（特許文献１参照）や、プラズマディスプレイの場合（特許文献２参照）等のような、近年のディジタル画像表示装置において、多く用いられている。
【０００９】
【特許文献１】
特開２００１−２１５９３４号公報（１０〜１１頁，図１）
【特許文献２】
特開平１０−２６０６６７号公報（２〜３頁，図３）
【００１０】
【発明が解決しようとする課題】
従来のフレームメモリアクセス方法における第１の問題点は、フレームの書込みに要する時間が、フレームの読出しに要する時間によって制限されるということである。
これは、従来の方法では、読出し水平同期信号に同期して１ライン×１ＳＦの画像データの読出しと書込みとが交互に行われ、読出し画像のＳＦと書込み画像のＳＦとを、それぞれ独立に制御することができず、かつ、書込み画像のＳＦ数は、読出し画像のＳＦ数以下でなければならないためである。
これに対して、後述する高画質化の要求に応えるため、信号処理側の書込み画像のＳＦ数を増やし、この信号処理回路を共通化する傾向にある。一方、プラズマディスプレイパネルのような表示装置側はパネル特性により対応できるＳＦ数が異なってくる。そのため書込み画像のＳＦ数が読出し画像のＳＦ数より大きい場合も考える必要が生じてきた。
【００１１】
また、従来のフレームメモリアクセス方法における第２の問題点は、読出し水平同期信号の１サイクル内に、フレームメモリへの読出しも書込みも行われていない空き時間が存在するということである。
これは、読出し水平同期信号の１サイクル期間は、画像表示装置の表示速度（毎秒の表示フレーム数）によって定まるので、１ライン×１ＳＦの画像データに対する読出しと書込みの速度が高速であるほど、次のサイクルの読出し水平同期信号までの空き時間が増加するためである。
【００１２】
また、従来のフレームメモリアクセス方法における第３の問題点は、高画質化が困難であるということである。
これは、信号処理の高機能化に伴ってＳＦ数が増大し、フレームメモリへの書込み時間が増大して読出し時間を超えることによって、フレームメモリのダブルバッファ動作が破綻することになるためと、読出し水平同期信号に同期して１ライン×１ＳＦの画像データの読出しと書込みが１回ずつ交互に行われるため、フレームの読出し完了時間と、書込み完了時間とがほぼ同じであり、逆に書込み完了時間のみを早めることが不可能なためである。さらに、フレームメモリへの書込み側には通常バッファメモリが設けられるが、このバッファメモリを使って高画質化のための信号処理を行うことにより、信号処理側の動作によるフレームメモリへの書込み時間が制限されるという状況も生じている。
【００１３】
この発明は上述の事情に鑑みてなされたものであって、本発明は、フレームメモリへの画像データの書込み時間が、読出し水平同期信号によって制限されないような、フレームメモリアクセス方法及びフレームメモリアクセス回路を提供することを第１の目的としている。
また、本発明は、読出し水平同期信号の１サイクル期間内に、フレームメモリに対して、読出しも書込みも行われない空き時間を低減することができる、フレームメモリアクセス方法及びフレームメモリアクセス回路を提供することを第２の目的としている。
さらに、本発明は、フレームメモリへの書込み時間に関するネックを解消して、信号処理の高機能化，高画質化に対応することが可能な、フレームメモリアクセス方法及びフレームメモリアクセス回路を提供することを第３の目的としている。
【００１４】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の発明はフレームメモリアクセス方法に係り、画像データをフレームごとに処理するためのフレームメモリにおいて、画像データを階調ごとの画像データに分割して、書込み時には、特定ラインに関するＮ（Ｎは２以上の複数）階調の階調ごとの時系列の画像データとして書込み水平同期信号に応じて上記フレームメモリへ書込み、読出し時には、特定階調に関するラインごとの時系列の画像データとしてＮ回の読出し水平同期信号に応じて上記フレームメモリから読出す際に、読出し水平同期信号の１サイクルの期間内で上記フレームメモリから画像データの読出しと上記フレームメモリへの画像データの書込みを行うフレームメモリアクセス方法において、上記書込み水平同期信号の１サイクル中に、上記読出し水平同期信号のサイクルの少なくとも１サイクルにおいて上記読出しに続いて上記書込みを複数回続けて行うことを特徴としている。
ここで、サブフィールド法により階調制御を行う場合は、上記階調はサブフィールドと言い換えることができる。以下の課題を解決するための手段についても同様のことが言える。
【００１５】
また、請求項２記載の発明は、請求項１記載のフレームメモリアクセス方法において、上記書込み水平同期信号の１サイクルの期間内に、１ライン×Ｎ階調の画像データを上記フレームメモリに書込み、読出し水平同期信号の１サイクルの期間内に、１ライン×１階調の画像データを上記フレームメモリから読出すことを特徴としている。
【００１６】
また、請求項３記載の発明は、請求項２記載のフレームメモリアクセス方法において、読出し水平同期信号の開始時にフレームメモリが書込み動作中でなければ直ちに１ライン×１階調の画像データの読出しを行い、書込み動作中であれば、該書込み動作が終了してから読出し動作を開始することを特徴としている。
【００１７】
また、請求項４記載の発明は、請求項１乃至３のいずれか一記載のフレームメモリアクセス方法において、上記読出し水平同期信号に応じて読出しリクエスト信号を生成し、上記書込み水平同期信号に応じて書込みリクエスト信号を生成し、上記読出しリクエスト信号がアクティブであって上記フレームメモリが書込み動作中でないときは直ちに読出し開始パルスを生成し、上記読出しリクエスト信号がアクティブであって上記フレームメモリが書込み動作中のときは、当該書込み動作が完了するまで上記読出し開始パルスを生成せずに上記読出しリクエスト信号をアクティブに保ち、上記書込みリクエスト信号がアクティブであって上記フレームメモリが読出し動作中でないときは直ちに書込み開始パルスを生成し、上記読出しリクエスト信号がアクティブであって上記フレームメモリが読出し動作中のときは、当該読出し動作が完了するまで上記書込み開始パルスを生成せずに上記書込みリクエスト信号をアクティブに保ち、上記読出し動作が完了してから次の読出し水平同期信号の開始までの期間に１個以上の書込み開始パルスを生成し、上記読出し開始パルスによって１ライン×１階調の画像データの読出し動作を開始し、上記書込み開始パルスによって１ライン×１階調の画像データの書込み動作を開始することを特徴としている。
【００１８】
また、請求項５記載の発明は、請求項４記載のフレームメモリアクセス方法において、読出し水平同期信号の１サイクルの期間内に２個以上の書込み開始パルスを生成できる場合には、最初の書込み動作が完了した後に次の書込み開始パルスを生成することを特徴としている。
【００１９】
また、請求項６記載の発明は、フレームメモリアクセス回路に係り、外部から入力される書込みリクエスト信号又は読出しリクエスト信号に応じて、フレームメモリへの書込み制御又は読出し制御を行うためのコマンドを生成するフレームメモリアクセス回路において、上記フレームメモリへ書込む画素数をカウントする第１の書込みカウンタと、上記フレームメモリから読出す画素数をカウントする第１の読出しカウンタと、上記フレームメモリにおける状態の遷移を制御する状態遷移制御手段とを備え、リセット信号と、書込みリクエスト信号と、読出しリクエスト信号とに応じて、上記フレームメモリに対する書込み開始パルスと読出し開始パルスとを生成するタイミング制御手段と、上記フレームメモリへ書込む画素数をカウントする第２のカウンタを備え、上記書込み開始パルスに応じて書込みコマンドを発生する書込み制御手段と、上記フレームメモリからの読出し画素数をカウントする第２の読出しカウンタを備え、上記読出し開始パルスに応じて読出しコマンドを発生する読出し制御手段と、上記書込みコマンドと読出しコマンドとに応じて上記フレームメモリに対してその動作を制御するコマンドを出力するセレクタとを備えてなることを特徴としている。
【００２０】
また、請求項７記載の発明は、請求項６記載のフレームメモリアクセス回路に係り、上記フレームメモリが待機状態と、読出し開始状態と、読出し動作状態と、書込み開始状態と、第１の書込み完了時刻に完了する第１の書込み動作状態と、第２の書込み完了時刻に完了する第２の書込み動作状態とを有し、上記状態遷移制御手段が、上記フレームメモリを上記リセット入力に応じて待機状態に遷移させ、待機状態から読出しリクエスト入力に応じて読出し開始状態に遷移させ、読出し開始状態から無条件で読出し動作状態に遷移させ、読出し動作状態において、読出し動作が完了しかつ書込みリクエスト入力がない場合に待機状態に遷移させ、読出し動作が完了しかつ書込みリクエスト入力がある場合に書込み開始状態に遷移させ、待機状態から読出しリクエスト入力がなくかつ書込みリクエスト入力がある場合に書込み開始状態に遷移させ、書込み開始状態から無条件で第１の書込み動作状態に遷移させ、第１の書込み動作状態において、第１の書込み完了時刻に到達した場合に待機状態に遷移させ、第１の書込み完了時刻に到達しかつ読出しリクエスト入力がある場合に読出し開始状態に遷移させ、第１の書込み完了時刻に到達しかつ読出しリクエスト入力がなくかつ書込みリクエスト入力がある場合に第２の書込み動作状態に遷移させ、第２の書込み動作状態において、第２の書込み完了時刻に到達しかつ読出しリクエスト入力がなくかつ書込みリクエスト入力がない場合に待機状態に遷移させ、第２の書込み完了時刻に到達しかつ読出しリクエスト入力がなくかつ書込みリクエスト入力がある場合に書込み開始状態に遷移させ、読出しリクエスト入力がある場合に読出し開始状態に遷移させることを特徴としている。
【００２１】
また、請求項８記載の発明は、請求項６又は７記載のフレームメモリアクセス回路に係り、上記セレクタが、読出し動作状態では１ライン×１階調の画像データを上記フレームメモリから読出すコマンドを出力し、書込み動作状態では、１ライン×１階調の画像データを上記フレームメモリへ書込むコマンドを出力することを特徴としている。
【００２２】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。説明は、実施例を用いて具体的に行う。
【００２３】
図１は、この発明の一実施例であるフレームメモリアクセス方法における各部信号を示すタイミング図、図２は、本実施例のフレームメモリアクセス方法におけるリクエスト信号を含む各部信号を示すタイミング図、図３は、この発明の一実施例であるフレームメモリアクセス回路の構成を示す図、図４は、本実施例におけるフレームメモリの状態遷移を示す図、図５，図６，図７は、この実施例におけるフレームメモリの状態遷移を説明するためのタイミング図、図８は、一般的なＳＤＲＡＭを用いたフレームメモリへの読出しコマンドの生成方法を説明するタイミング図、図９は、一般的なＳＤＲＡＭを用いたフレームメモリへの書込みコマンドの生成方法を説明するタイミング図である。
【００２４】
図１において、１０１は書込み水平同期信号、１０２は書込み画像データ、１０３は読出し水平同期信号、１０４は読出し画像データ、１０５はフレームメモリアクセス制御をそれぞれ示している。
書込み水平同期信号１０１は、画像データ書込み時の水平同期信号である。書込み画像データ１０２は、１ライン×１ＳＦを単位とする書込み画像データを示し、書込み水平同期信号１０１の１サイクルの時間制限内に１ライン×１６ＳＦ分が画像表示装置に入力される。ここでは、書込み水平同期信号１０１の１サイクルの時間は１フレームの周期を１フレームのライン数７６８で除算した値であるが、必ずしも書込み水平同期信号１０１の１サイクルの時間は一定値である必要はない。
【００２５】
読出し水平同期信号１０３は、画像データ読出し時の水平同期信号である。読出し画像データ１０４は、１ライン×１ＳＦを単位とする読出しデータを示し、１６ライン分が読出し水平同期信号１０３の１６サイクルの時間制限内にフレームメモリから出力される。フレームメモリアクセス制御１０５は、フレームメモリに対する、１ライン×１ＳＦを単位とする書込み処理と読出し処理に対応するアクセス制御のタイミングを示している。
【００２６】
以下、図１を参照して、この例のフレームメモリアクセス方法を説明する。
画像表示装置は、書込み水平同期信号１０１で規定される書込み時間の制限内で、１ライン×１６ＳＦの書込み画像データ１０２に対して所要の信号処理を行って図示されないバッファ装置に一旦格納したのちこれを読み出して、所定のアクセス制御に応じてフレームメモリに書込む。そして、フレームメモリに書き込まれた画像データを、所定のアクセス制御に応じて読み出して、図示されない別のバッファ装置に格納したのち、１６回の読出し水平同期信号１０３で規定される読出し時間の制限内で、１６ライン×１ＳＦの読出し画像データ１０４として読出す。
ここでは、読出し水平同期信号１０３の１サイクルの時間は１フレームの周期を読出しＳＦ数１４と１フレームのライン数７６８と書込みＳＦ数１６との積である１４×７６８×１６で除算した値であるが、必ずしも読出し水平同期信号１０３の１サイクルの時間は一定値である必要はない。この場合における書込み時間の制限は、書込みは１６ＳＦ分の画像データを書込むが、読出しは１４ＳＦの画像データしか読出さないため、読出し時間の制限より短い時間であることが要求されている。
【００２７】
この際、フレームメモリに対しては、１ライン×１ＳＦの画像データを基本的なアクセス単位として、フレームメモリアクセス制御１０５に従って、時分割で読出し処理と書込み処理を行い、さらに読出し水平同期信号１０３の１サイクル期間内に、読出し処理を１回と、書込み処理を残り時間（空き時間）に応じて、１回又は２回行う。
ただし、書込み処理中に、次の読出し水平同期信号が発生した場合には、当該書込み処理が完了してから、次の読出し処理を開始する。図１において、 ”Ｒｄ”は１ライン×１ＳＦの画像データの読出し処理を示し、 ”Ｗｒ（１）”及び ”Ｗｒ（２）”は、それぞれ１ライン×１ＳＦの画像データの書込み処理を示す。
【００２８】
図２において、書込み水平同期信号２０１，読出し水平同期信号２０２は、図１に示された書込み水平同期信号１０１，読出し水平同期信号１０２と同様である。書込みリクエスト信号２０３は、画像データの書込みを行うべき状態になったとき外部から入力される信号である。読出しリクエスト信号２０４は、画像データの読出しを行うべき状態になったとき、外部から入力される信号である。
読出し開始パルス２０５は、読出し動作の開始を指示する信号である。書込み開始パルス２０６は、書込み動作の開始を指示する信号である。フレームメモリアクセス制御２０７は、フレームメモリに対する、１ライン×１階調を単位とする書込み処理と読出し処理に対応するアクセス制御のタイミングを示す。
【００２９】
以下、図２を参照して、リクエスト信号を含むこの例のフレームメモリアクセス方法を説明する。
まず、書込み水平同期信号２０１をトリガとして、書込みリクエスト信号２０３を生成し、読出し水平同期信号２０２をトリガとして、読出しリクエスト信号２０４を生成する。
次に、読出しリクエスト信号２０４がアクティブであって、かつフレームメモリが書込み動作中でなければ、直ちに読出し開始パルス２０５を生成し、書込み動作中であれば、当該書込み動作が完了するまで、読出し開始パルス２０５を生成せずに、読出しリクエスト信号２０４をアクティブに保つ。
【００３０】
一方、書込みリクエスト信号２０３がアクティブであって、かつフレームメモリが読出し動作中でなければ、直ちに書込み開始パルス２０６を生成し、読出し動作中であれば、当該読出し動作が完了するまで、書込み開始パルス２０６を生成せずに、書込みリクエスト信号２０３をアクティブに保つ。
ただし、読出し水平同期信号２０２の１サイクル期間中に、読出し開始パルスを１個、書込み開始パルスを１個または２個生成するようにする。この実施例ではこのように書込み開始パルスを１個または２個生成するが、書込み開始パルスを３個以上生成してもかまわない。
このように、読出し開始パルス２０５に同期して１回の読出し処理を行い、書込み開始パルス２０６に同期して１回の書込み処理を行うフレームメモリアクセス制御とする。なお、図２において、２個目の書込み水平同期信号２０１の立ち上がりとともに書込みリクエスト信号２０３がアクティブになるので、フレームメモリの読出し動作完了後、書込み開始パルス２０６を生成し、書込み開始パルス２０６に同期して１回の書込み処理を行うが、ここでは簡単のため省略している。図１においても、２個目の書込み水平同期信号２０１の立ち上がり後の書込み処理を省略している。
【００３１】
図３は、この発明のフレームメモリアクセス回路の実施形態であるメモリコントローラの構成をブロック図によって示したものである。
この例のメモリコントローラは、図３に示すように、タイミング制御部１０と、書込み制御部２０と、読出し制御部３０と、セレクタ４０とから概略構成されている。さらに、タイミング制御部１０は、書込みカウンタ１１と、読出しカウンタ１２と、状態遷移制御部１３とを備えている。書込み制御部２０は、書込みカウンタ２１を備えている。読出し制御部３０は、読出しカウンタ３１を備えている。
【００３２】
以下、図３を参照して、この例のメモリコントローラにおける各部の機能と動作とを説明する。
メモリコントローラ１は、外部から入力されるリセット信号によって、初期状態にリセットされる。タイミング制御部１０は、外部から入力される書込みリクエスト信号及び読出しリクエスト信号を調停して、いずれかに応じて、書込み開始パルス又は読出し開始パルスを生成する。書込み開始パルス及び読出し開始パルスは、それぞれ図示のように書込み制御部２０及び読出し制御部３０に対して与えられる。
【００３３】
書込みカウンタ１１は、所定数のクロックをカウントすることによって、書込み開始パルスのタイミングを定める。読出しカウンタ１２は、所定数のクロックをカウントすることによって、読出し開始パルスのタイミングを定める。
状態遷移制御部１３は、フレームメモリが持っている、待機状態と、読出し開始状態と、読出し動作状態と、書込み開示状態と、書込み動作１状態と、書込み動作２状態とからなるそれぞれの状態に、フレームメモリの状態を遷移させる制御を行う。
【００３４】
書込み制御部２０は、書込み開始パルスによって起動され、書込みカウンタ２１でカウントして、規定された個数の書込みコマンドを生成する。読出し制御部３０は、読出し開始パルスによって起動され、読出しカウンタ３１でカウントして、規定された個数の読出しコマンドを生成する。書込み画像データ数は１６ライン×１ＳＦ相当なので、１３６５×３×１６ビットになる。書込みはフレームメモリ２に対して６４ビット同時に行うので、読出しコマンドの個数は前記データ数を６４で除算した値、つまり１３６５×３×１６／６４になる。
タイミング制御部１０に含まれる書込みカウンタ１１及び読出しカウンタ１２は、それぞれ書込み制御部２０に含まれる書込みカウンタ２１又は読出し制御部３０に含まれる読出しカウンタ３１と同じ数を、同じタイミングでカウントする。
【００３５】
セレクタ４０は、書込み制御部２０で生成された書込みコマンドと、読出し制御部３０で生成された読出しコマンドとから選択して、コマンドとしてフレームメモリ２に供給する。書込みコマンドと読出しコマンドは、それぞれタイミング制御部１０からの書込み開始パルスと読出し開始パルスに従って時分割で生成され、タイミング上で重複して生成されることはないものとする。
【００３６】
図４は、フレームメモリにおけるステートマシンとしての状態遷移を示している。状態遷移は、図４に示すように、待機状態４０１，読出し開始状態４０２，読出し動作状態４０３，書込み開始状態４０４，書込み動作１状態４０５，書込み動作２状態４０６からなる６個の状態間の遷移によって行われる。なお、書込み動作は、書込み完了１及び書込み完了２の２種類の完了時刻によって、それぞれ書込み動作１状態４０５と書込み動作２状態４０６とに区別される。
【００３７】
図４において、 ”＆”と ”〜”は、それぞれ論理積および論理否定を表している。以下、図４を参照して、本発明におけるステートマシンとしての状態遷移について、詳細に説明する。
リセットによって、待機状態４０１に遷移する。待機状態４０１から読出しリクエストの発生によって、読出し開始状態４０２に遷移する。読出し開始状態４０２からは無条件で、読出し動作状態４０３に遷移する。
読出し動作状態４０３において、読出し動作が完了しかつ書込みリクエストが発生しないときは、待機状態４０１に遷移し、読出し動作が完了しかつ書込みリクエストが発生している場合には、書込み開始状態４０４に遷移する。
【００３８】
書込み開始状態４０４からは無条件で、書込み動作１状態４０５に遷移する。
書込み動作１状態４０５において、書込み完了１の時刻に到達した場合は、待機状態４０１に遷移し、書込み完了１の時刻に到達しかつ読出しリクエストが発生している場合には、読出し開始状態４０２に遷移し、書込み完了１の時刻に到達しかつ読出しリクエストが発生せずかつ書込みリクエストが発生している場合には、書込み動作２状態４０６に遷移する。
【００３９】
書込み動作２状態４０６において、書込み完了２の時刻に到達しかつ読出しリクエストが発生せずかつ書込みリクエストが発生していない場合には、待機状態４０１に遷移し、書込み完了２の時刻に到達しかつ読出しリクエストが発生せずかつ書込みリクエストが発生している場合には、書込み開始状態４０４に遷移し、読出しリクエストが発生している場合には、読出し開始状態４０２に遷移する。
【００４０】
図５，図６，図７は、この例のフレームメモリアクセス方法における、フレームメモリの状態遷移を説明するためのタイミング図であって、１ライン×１ＳＦの画像データをアクセスするタイミングを規定するものである。
図５において、▲１▼は単一読出し動作５０１、▲２▼は単一書込み動作５０２を示し、図６において、▲３▼は読出し後の書込み動作５０３、▲４▼は書込み後の読出し動作５０４を示し、また図７において、▲５▼は書込み後の書込み動作５０５、▲６▼は書込み後の読出し動作５０６をそれぞれ示している。
【００４１】
また、各図において、ＩＤＬＥは待機状態を示し、ＲＳＴは読出し開始状態を示し、ＲＥＡＤは読出し動作状態を示し、ＷＳＴは書込み開始状態を示し、ＷＲＩＴＥ１は書込み動作１状態を示し、ＷＲＩＴＥ２は書込み動作２状態を示している。
【００４２】
図４に示された状態遷移に従って、フレームメモリへのアクセスは、単一読出し動作５０１、単一書込み動作５０２、読出し後の書込み動作５０３、書込み後の読出し動作５０４、書込み後の書込み動作５０５、書込み後の読出し動作５０６の６種類の動作タイミングのいずれかに従って行われる。以下、各動作タイミングについて詳細に説明する。
【００４３】
単一読出し動作５０１では、１回のみの読出し動作タイミングを規定する。読出しリクエストが受理された次のクロックから、カウンタがクロックサイクルごとにカウントアップするとともに、読出し開始パルスが生成される。フレームメモリから同時に６４ビット読出しされるので、カウンタ値０〜６３のタイミングで６４×６４＝４０９６ビットが読出される。これはカラーの１ライン×１ＳＦの画素データ１３６５×３＝４０９６ビットに対応する。なお、ＳＤＲＡは１回読出して又は書込んでから、次に読出す又は書込むまでに、所定のダミークロックが必要なため、カウンタ値６４〜６７はこのダミーである。所定のダミー数は単一読出し動作、単一書込み動作等の条件によっても異なるため、図５〜図７に記載の▲１▼〜▲６▼でのダミービットは同じにはしていない。
単一読出し動作５０１では、次の読出しリクエストは、カウンタの値が前の画像データの読出し完了の時刻に到達し、かつ遷移状態が一旦、待機状態を経由しないと受理されない。
【００４４】
単一書込み動作５０２では、１回のみの書込み動作タイミングを規定する。書込みリクエストが受理された次のクロックから、カウンタがクロックサイクルごとにカウントアップするとともに、書込み開始パルスが生成される。
単一書込み動作５０２では、次の書込みリクエストは、カウンタの値が前の画像データの書込み完了１の時刻に到達し、かつ遷移状態が一旦、待機状態を経由しないと受理されない。
【００４５】
読出し後の書込み動作５０３では、読出しに続いて書込みを行う動作タイミングを規定する。読出しリクエストが受理（読出し開始パルスが生成）され、必要なクロック数をカウントした後、読出し完了の時刻に書込みリクエストが発生することによって、次のサイクルで書込み開始パルスが生成される。
読出し後の書込み動作５０３では、書込み動作の開始前に待機状態を経由することなく、読出し動作状態から直接、書込み開始状態に遷移する。
【００４６】
書込み後の読出し動作５０４では、書込みに続いて読出しを行う動作タイミングを規定する。書込みリクエストが受理（書込み開始パルスが生成）され、必要なクロック数をカウントした後、書込み完了２の時刻に読出しリクエストが発生することによって、次のサイクルで読出し開始パルスが生成される。
書込み後の読出し動作５０４では、読出し動作の開始前に待機状態を経由することなく、書込み動作１状態から直接、読出し開始状態に遷移する。
【００４７】
書込み後の書込み動作５０５では、書込みに続いて書込みを行う動作タイミングを規定する。前の書込みリクエストが受理（書込み開始パルスが生成）され、必要なクロック数をカウントした後、書込み完了１の時刻で次の書込みリクエストが発生することによって、次のサイクルで書込み開始パルスが生成されるが、書込み完了２の時刻から書込み動作２状態に遷移し、この間の書込みリクエストは受理されない。
書込み後の書込み動作５０５では、次の書込み動作の開始前に待機状態を経由することなく、前の書込み動作２状態からオーバーヘッドなしに、直接、書込み開始状態に遷移する。
【００４８】
書込み後の読出し動作５０６では、書込みに続いて読出しを行う動作タイミングを規定する。書込みリクエストが受理（書込み開始パルスが生成）され、必要なクロック数をカウントした後、書込み完了１の時刻で書込み動作２状態に遷移する。書込み動作２状態では、毎サイクル、読出しリクエストを受理し、読出しリクエストが発生次第、次のサイクルで読出し開始状態に遷移するとともに、読出し開始パルスを生成する。書込み動作２状態の期間に読出しリクエストが発生しなければ、書込み完了２の時刻に到達後、待機状態に遷移する。
【００４９】
図８は、一般的なＳＤＲＡＭを用いたフレームメモリへの読出しコマンドの生成方法を説明するためのタイミング図であって、その動作は、クロック６０１に同期して行われる。
読出し開始パルス６０２によって、読出しカウンタの動作６０３が起動され、クロックサイクルごとにカウントアップする。読出しカウンタが６４サイクルをカウントしたとき、１ライン×１ＳＦの画像データの読出しが完了するものとする。
読出しカウンタの値を、デコーダの動作６０４によって適当にデコードして、デコード結果のパルスに同期して読出しコマンド６０５を生成する。
読出しコマンド６０５は、市販のＳＤＲＡＭを用いる場合、１個のアドレス指定コマンド（ＡＣＴ）、及び複数個の読出しコマンド（ＲＤ）で構成される。
【００５０】
図９は、一般的なＳＤＲＡＭを用いたフレームメモリへの書込みコマンドの生成方法を説明するためのタイミング図であって、その動作は、クロック７０１に同期して行われる。
書込み開始パルス７０２によって、書込みカウンタの動作７０３が起動され、クロックサイクルごとにカウントアップする。書込みカウンタが６４サイクルをカウントしたとき、１ライン×１ＳＦの画像データの書込みが完了するものとする。
書込みカウンタの値を、デコーダの動作７０４によって適当にデコードして、デコード結果のパルスに同期して書込みコマンド７０５を生成する。
書込みコマンド７０５は、市販のＳＤＲＡＭを用いる場合、書込み対象バンクに対する１個のアドレス指定コマンド（ＡＣＴ）及び複数個の書込みコマンド（ＷＲ）と、他のバンクに対する指定ロウのリフレッシュコマンド（ＲＥＦ）及び指定バンクのプリチャージコマンド（ＰＨＧ）で構成される。
【００５１】
このように、この例のフレームメモリアクセス方法では、読出し水平同期信号の１サイクル期間内において、１ライン×１ＳＦの画像データの読出しを行っている期間以外の空き時間を、１回以上の１ライン×１ＳＦの画像データの書込みに利用するとともに、書込みのタイミングをステートマシンを用いて動的に制御しているので、フレームメモリへの書込みに関するネックを解消することができる。
【００５２】
また、この例のフレームメモリアクセス方法では、読出し水平同期信号に同期して、１ライン×１ＳＦの画像データを１回読出すのに対し、１ライン×１ＳＦの画像データを１回以上、非同期にフレームメモリへ書込み、そのタイミングをステートマシンを用いて動的に制御しているので、フレームの書込みに要する時間が、フレームの読出しに要する時間に制限されない。
【００５３】
さらに、この例のフレームメモリアクセス方法では、読出し水平同期信号の１サイクル期間において、読出し動作以外の期間を書込み動作に割り当てて、書込みのタイミングをステートマシンを用いて動的に制御しているので、読出し水平同期信号の１サイクル期間内で、フレームメモリへのアクセスが行われていない空き時間を低減することができる。
【００５４】
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られたものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、実施例においては、１ライン×１ＳＦの画像データを単位として、フレームメモリをアクセスする場合を例として示したが、画像データの単位はこれに限るものでなく、任意のライン数，階調数，画素数を単位として選んでも、本発明を適用することが可能である。また、実施例において説明に用いたカウンタ値，サイクル数等は、本発明の適用範囲を限定するものではない。
【００５５】
【発明の効果】
以上説明したように、本発明によれば、読出し水平同期信号に同期して、１ライン×１ＳＦの画像データを読み出すのに対して、１ライン×１ＳＦの画像データを１回以上、非同期に書き込むので、フレームの書込みに要する時間が、フレームの読出しに必要な時間によって制限されることがない。従って、画像表示装置の表示速度に依存せずに、複雑な信号処理を行うことが可能になる。
【００５６】
また、本発明によれば、読出し水平同期信号の１サイクル期間内において、読出し以外の期間を書込みに割り当てているので、読出し水平同期信号の１サイクル期間内に、フレームメモリへのアクセスが行われない空き時間を低減することができる。
従って、画像表示装置の画質に合わせて、取り扱う階調数を最適化することができ、例えば、画像表示装置のＳＦ数が１０ＳＦの場合に、信号処理は１６ＳＦの精度で行う等の対応を行うことが可能になる。これは、読出し水平同期信号の１サイクル期間内で、読出し以外の期間を書込みに割り当てているためである。
【００５７】
さらに、本発明によれば、読出し水平同期信号の１サイクル期間内に、１ライン×１ＳＦの画像データの読出しを行っている期間以外の空き時間を、１ライン×１ＳＦの画像データの１回以上の書込みに利用するので、フレームメモリへの書込みに関するネックを解消することができ、従って、より多くの計算時間を必要とする、複雑な信号処理を行う等の高画質化を実現することが可能になる。
【図面の簡単な説明】
【図１】本発明の一実施例であるフレームメモリアクセス方法における各部信号を示すタイミング図である。
【図２】同実施例のフレームメモリアクセス方法におけるリクエスト信号を含む各部信号を示すタイミング図である。
【図３】本発明の一実施例であるフレームメモリアクセス回路の構成を示すブロック図である。
【図４】同実施例におけるフレームメモリの状態遷移を示す図である。
【図５】同実施例におけるフレームメモリの状態遷移を説明するためのタイミング図である。
【図６】同実施例におけるフレームメモリの状態遷移を説明するためのタイミング図である。
【図７】同実施例におけるフレームメモリの状態遷移を説明するためのタイミング図である。
【図８】一般的なＳＤＲＡＭを用いたフレームメモリへの読出しコマンドの生成方法を説明するタイミング図である。
【図９】一般的なＳＤＲＡＭを用いたフレームメモリへの書込みコマンドの生成方法を説明するタイミング図である。
【図１０】従来のフレームメモリの構成例を示す図である。
【図１１】従来のフレームメモリの構成例を示す図である。
【図１２】従来のフレームメモリに対するアクセス方法を示す図である。
【図１３】サブフィールド法の駆動シーケンスの一例を示す図である。
【符号の説明】
１ メモリコントローラ（フレームメモリアクセス回路）
１０ タイミング制御部（タイミング制御手段）
１１ 書込みカウンタ
１２ 読出しカウンタ
１３ 状態遷移制御部（状態遷移制御手段）
２０ 書込み制御部（書込み制御手段）
２１ 書込みカウンタ
３０ 読出し制御部（読出し制御手段）
３１ 読出しカウンタ
４０ セレクタ
２ フレームメモリ
【発明の属する技術分野】
この発明は、画像表示装置等における、フレームメモリアクセス方法とフレームメモリアクセス回路に関する。特に、マトリクス状に配置された画素を選択発光させることによって画像表示を行うディスプレイ装置に係り、プラズマディスプレイなどの時分割駆動法による階調制御を行うためのフレームメモリアクセス方法とフレームメモリアクセス回路に関する。
【０００２】
【従来の技術】
近年において、画像表示装置では、画像データを階調表示されたディジタルデータとして取り扱い、数値的な信号処理を行うことによって、高画質化を図る方法がとられている。そして、信号処理の過程では、画面（フレーム）分の画像データを、大容量メモリからなるフレームメモリに格納して、フレーム単位で信号処理を行う方法が一般的になっている。
また、フレームメモリを、一連の信号処理の過程で、データ転送速度の異なる部分に適用して、ダブルバッファとして用いることも、一般的になっている。さらに、時分割駆動法によって階調制御を行うマトリクスディスプレイ装置も一般的になっている。このようなマトリクスディスプレイ装置としてプラズマディスプレイ装置を例にとり、従来技術を説明する。
まず、時分割駆動法（以下、サブフィールド法）について説明する。サブフィールド法とは、１フレームを発光回数の違いによって重み付けされた複数のサブフィールドに分割し、画素ごとにそこでの信号の振幅に応じたサブフィールドを選択することにより、多階調化を実現する方法である。
【０００３】
図１３は、その一例を示す図であって、この時分割駆動法による駆動シーケンスは、１フレームを４つのサブフィールドＳＦ１〜ＳＦ４に分割して１６階調を表示する場合の例である。各サブフィールドの走査期間Ｔ１はこのサブフィールドでの発光する放電セル（以下、発光セルという）を選択するための期間であり、維持期間Ｔ２はこの選択された発光セルが発光している期間である。
サブフィールドＳＦ１〜ＳＦ４の放電維持期間Ｔ２は選択された発光セルが発光する時間を表し、それぞれは８：４：２：１の比率で発光回数に重み付けされている。映像信号レベルに応じてこれらのサブフィールドＳＦ１〜ＳＦ４のいずれかを任意に選択することにより、２４＝１６階調の表示が可能となる。階調数を増やしたい場合には、サブフィールド数を増やせばよく、例えば、サブフィールド数を８とすると、２８＝２５６階調の表示が可能となる。各サブフィールドの輝度レベルはパルスの数によって制御する。
かかるサブフィールド法を用いて画像表示を行う場合のフレームメモリアクセス方法を以下に説明する。
【０００４】
図１０，図１１は、従来のフレームメモリの構成例を示したものであって、一般的なＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を用いたフレームメモリの場合を例示している。図１０において、（ａ）はバンク１（３２Ｍｂｉｔ）８０１、（ｂ）はバンク２（３２Ｍｂｉｔ）８０２を示し、図１１において、（ｃ）はバンク３（３２Ｍｂｉｔ）８０３、（ｄ）はバンク４（３２Ｍｂｉｔ）８０４を示している。
フレームメモリに２フレーム分のデータを格納するためには、画面の解像度がＷＸＧＡ（カラー画像で１３６５画素×７６８ライン×１６ビット）の場合、９６Ｍビットの容量が必要であって、市販のＳＤＲＡＭの場合は、１２８Ｍビットの容量のものが用いられる。
【０００５】
図１０，図１１に示すフレームメモリの構成においては、バンク８０１およびバンク８０２には奇数フレームを格納し、バンク８０３およびバンク８０４には偶数フレームを格納する場合の例が示されている。
各バンクのメモリは、１カラムが３２ビットの容量（又はＩ／Ｏ）で構成され、１ロウが２５６カラムで構成されている場合、１ロウには２ライン×１サブフィールド分の画像データを格納できるので、１９２ロウ×２バンクで、１フレームの画像データの１サブフィールド分を格納できる。従って、ＷＸＧＡの場合、３０７２以降のロウアドレスは未使用となる。
【０００６】
図１０，図１１の例は、フレームのサブフィールドごとにアドレスを分割して画像データを格納する場合を示しており、例えば、プラズマディスプレイにおける信号処理では、フレームメモリへの書込みは、ライン１（サブフィールド（以後、ＳＦと称する）１）、ライン１（ＳＦ２），…，ライン１（ＳＦ１６）、ライン２（ＳＦ１），…，ライン２（ＳＦ１６）、…、ライン７６７（ＳＦ１），…，ライン７６７（ＳＦ１６）の順で行われる。一方、フレームメモリからの読出しは、ライン１（ＳＦ１），ライン２（ＳＦ１），…，ライン７６７（ＳＦ１）、ライン１（ＳＦ２），…，ライン７６７（ＳＦ２）、…、ライン１（ＳＦ１６），…，ライン７６８（ＳＦ１６）の順で行われる。
【０００７】
図１２は、図１０，図１１に示されたフレームメモリに対する、従来のアクセス方法のタイミングを示したものである。
１ラインの画像データを１６ＳＦに分割し、書込み水平同期信号９０１に同期して、書込み画像データ９０２をラインごとにＳＦの順にフレームメモリに書込み、読出し水平同期信号９０３に同期して、画像データ９０４をＳＦごとにラインの順にフレームメモリから読み出す。
ただし、フレームメモリに対する読出しと書込みのアクセスは、アクセス制御９０５に示すように、読出し水平同期信号９０３に同期して、１ライン×１ＳＦの画像データごとに、１回ずつ時分割で交互に行う。図１２において、 ”Ｒｄ”は１ライン×１ＳＦの読出し処理を示し、 ”Ｗｒ”は１ライン×１ＳＦの書込み処理を示している。
【０００８】
従来のフレームメモリにおいては、このような制御を行うことによって、
１） フレームメモリのポート構成を１ポートに抑えて、コストを削減する。
２） 同量の画像データ（ 書込み１ライン×１６ＳＦ、読出し１６ライン×１ＳＦ
）を、読出し制限時間（画像表示の実時間）内に転送する。
等の効果を得るように工夫がなされている。
このように、フレームメモリに対する読出しと書込みを、１つの水平同期信号に同期して行う手法は、フレームメモリのアクセス制御が簡単になるため、例えば液晶ディスプレイの場合（特許文献１参照）や、プラズマディスプレイの場合（特許文献２参照）等のような、近年のディジタル画像表示装置において、多く用いられている。
【０００９】
【特許文献１】
特開２００１−２１５９３４号公報（１０〜１１頁，図１）
【特許文献２】
特開平１０−２６０６６７号公報（２〜３頁，図３）
【００１０】
【発明が解決しようとする課題】
従来のフレームメモリアクセス方法における第１の問題点は、フレームの書込みに要する時間が、フレームの読出しに要する時間によって制限されるということである。
これは、従来の方法では、読出し水平同期信号に同期して１ライン×１ＳＦの画像データの読出しと書込みとが交互に行われ、読出し画像のＳＦと書込み画像のＳＦとを、それぞれ独立に制御することができず、かつ、書込み画像のＳＦ数は、読出し画像のＳＦ数以下でなければならないためである。
これに対して、後述する高画質化の要求に応えるため、信号処理側の書込み画像のＳＦ数を増やし、この信号処理回路を共通化する傾向にある。一方、プラズマディスプレイパネルのような表示装置側はパネル特性により対応できるＳＦ数が異なってくる。そのため書込み画像のＳＦ数が読出し画像のＳＦ数より大きい場合も考える必要が生じてきた。
【００１１】
また、従来のフレームメモリアクセス方法における第２の問題点は、読出し水平同期信号の１サイクル内に、フレームメモリへの読出しも書込みも行われていない空き時間が存在するということである。
これは、読出し水平同期信号の１サイクル期間は、画像表示装置の表示速度（毎秒の表示フレーム数）によって定まるので、１ライン×１ＳＦの画像データに対する読出しと書込みの速度が高速であるほど、次のサイクルの読出し水平同期信号までの空き時間が増加するためである。
【００１２】
また、従来のフレームメモリアクセス方法における第３の問題点は、高画質化が困難であるということである。
これは、信号処理の高機能化に伴ってＳＦ数が増大し、フレームメモリへの書込み時間が増大して読出し時間を超えることによって、フレームメモリのダブルバッファ動作が破綻することになるためと、読出し水平同期信号に同期して１ライン×１ＳＦの画像データの読出しと書込みが１回ずつ交互に行われるため、フレームの読出し完了時間と、書込み完了時間とがほぼ同じであり、逆に書込み完了時間のみを早めることが不可能なためである。さらに、フレームメモリへの書込み側には通常バッファメモリが設けられるが、このバッファメモリを使って高画質化のための信号処理を行うことにより、信号処理側の動作によるフレームメモリへの書込み時間が制限されるという状況も生じている。
【００１３】
この発明は上述の事情に鑑みてなされたものであって、本発明は、フレームメモリへの画像データの書込み時間が、読出し水平同期信号によって制限されないような、フレームメモリアクセス方法及びフレームメモリアクセス回路を提供することを第１の目的としている。
また、本発明は、読出し水平同期信号の１サイクル期間内に、フレームメモリに対して、読出しも書込みも行われない空き時間を低減することができる、フレームメモリアクセス方法及びフレームメモリアクセス回路を提供することを第２の目的としている。
さらに、本発明は、フレームメモリへの書込み時間に関するネックを解消して、信号処理の高機能化，高画質化に対応することが可能な、フレームメモリアクセス方法及びフレームメモリアクセス回路を提供することを第３の目的としている。
【００１４】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の発明はフレームメモリアクセス方法に係り、画像データをフレームごとに処理するためのフレームメモリにおいて、画像データを階調ごとの画像データに分割して、書込み時には、特定ラインに関するＮ（Ｎは２以上の複数）階調の階調ごとの時系列の画像データとして書込み水平同期信号に応じて上記フレームメモリへ書込み、読出し時には、特定階調に関するラインごとの時系列の画像データとしてＮ回の読出し水平同期信号に応じて上記フレームメモリから読出す際に、読出し水平同期信号の１サイクルの期間内で上記フレームメモリから画像データの読出しと上記フレームメモリへの画像データの書込みを行うフレームメモリアクセス方法において、上記書込み水平同期信号の１サイクル中に、上記読出し水平同期信号のサイクルの少なくとも１サイクルにおいて上記読出しに続いて上記書込みを複数回続けて行うことを特徴としている。
ここで、サブフィールド法により階調制御を行う場合は、上記階調はサブフィールドと言い換えることができる。以下の課題を解決するための手段についても同様のことが言える。
【００１５】
また、請求項２記載の発明は、請求項１記載のフレームメモリアクセス方法において、上記書込み水平同期信号の１サイクルの期間内に、１ライン×Ｎ階調の画像データを上記フレームメモリに書込み、読出し水平同期信号の１サイクルの期間内に、１ライン×１階調の画像データを上記フレームメモリから読出すことを特徴としている。
【００１６】
また、請求項３記載の発明は、請求項２記載のフレームメモリアクセス方法において、読出し水平同期信号の開始時にフレームメモリが書込み動作中でなければ直ちに１ライン×１階調の画像データの読出しを行い、書込み動作中であれば、該書込み動作が終了してから読出し動作を開始することを特徴としている。
【００１７】
また、請求項４記載の発明は、請求項１乃至３のいずれか一記載のフレームメモリアクセス方法において、上記読出し水平同期信号に応じて読出しリクエスト信号を生成し、上記書込み水平同期信号に応じて書込みリクエスト信号を生成し、上記読出しリクエスト信号がアクティブであって上記フレームメモリが書込み動作中でないときは直ちに読出し開始パルスを生成し、上記読出しリクエスト信号がアクティブであって上記フレームメモリが書込み動作中のときは、当該書込み動作が完了するまで上記読出し開始パルスを生成せずに上記読出しリクエスト信号をアクティブに保ち、上記書込みリクエスト信号がアクティブであって上記フレームメモリが読出し動作中でないときは直ちに書込み開始パルスを生成し、上記読出しリクエスト信号がアクティブであって上記フレームメモリが読出し動作中のときは、当該読出し動作が完了するまで上記書込み開始パルスを生成せずに上記書込みリクエスト信号をアクティブに保ち、上記読出し動作が完了してから次の読出し水平同期信号の開始までの期間に１個以上の書込み開始パルスを生成し、上記読出し開始パルスによって１ライン×１階調の画像データの読出し動作を開始し、上記書込み開始パルスによって１ライン×１階調の画像データの書込み動作を開始することを特徴としている。
【００１８】
また、請求項５記載の発明は、請求項４記載のフレームメモリアクセス方法において、読出し水平同期信号の１サイクルの期間内に２個以上の書込み開始パルスを生成できる場合には、最初の書込み動作が完了した後に次の書込み開始パルスを生成することを特徴としている。
【００１９】
また、請求項６記載の発明は、フレームメモリアクセス回路に係り、外部から入力される書込みリクエスト信号又は読出しリクエスト信号に応じて、フレームメモリへの書込み制御又は読出し制御を行うためのコマンドを生成するフレームメモリアクセス回路において、上記フレームメモリへ書込む画素数をカウントする第１の書込みカウンタと、上記フレームメモリから読出す画素数をカウントする第１の読出しカウンタと、上記フレームメモリにおける状態の遷移を制御する状態遷移制御手段とを備え、リセット信号と、書込みリクエスト信号と、読出しリクエスト信号とに応じて、上記フレームメモリに対する書込み開始パルスと読出し開始パルスとを生成するタイミング制御手段と、上記フレームメモリへ書込む画素数をカウントする第２のカウンタを備え、上記書込み開始パルスに応じて書込みコマンドを発生する書込み制御手段と、上記フレームメモリからの読出し画素数をカウントする第２の読出しカウンタを備え、上記読出し開始パルスに応じて読出しコマンドを発生する読出し制御手段と、上記書込みコマンドと読出しコマンドとに応じて上記フレームメモリに対してその動作を制御するコマンドを出力するセレクタとを備えてなることを特徴としている。
【００２０】
また、請求項７記載の発明は、請求項６記載のフレームメモリアクセス回路に係り、上記フレームメモリが待機状態と、読出し開始状態と、読出し動作状態と、書込み開始状態と、第１の書込み完了時刻に完了する第１の書込み動作状態と、第２の書込み完了時刻に完了する第２の書込み動作状態とを有し、上記状態遷移制御手段が、上記フレームメモリを上記リセット入力に応じて待機状態に遷移させ、待機状態から読出しリクエスト入力に応じて読出し開始状態に遷移させ、読出し開始状態から無条件で読出し動作状態に遷移させ、読出し動作状態において、読出し動作が完了しかつ書込みリクエスト入力がない場合に待機状態に遷移させ、読出し動作が完了しかつ書込みリクエスト入力がある場合に書込み開始状態に遷移させ、待機状態から読出しリクエスト入力がなくかつ書込みリクエスト入力がある場合に書込み開始状態に遷移させ、書込み開始状態から無条件で第１の書込み動作状態に遷移させ、第１の書込み動作状態において、第１の書込み完了時刻に到達した場合に待機状態に遷移させ、第１の書込み完了時刻に到達しかつ読出しリクエスト入力がある場合に読出し開始状態に遷移させ、第１の書込み完了時刻に到達しかつ読出しリクエスト入力がなくかつ書込みリクエスト入力がある場合に第２の書込み動作状態に遷移させ、第２の書込み動作状態において、第２の書込み完了時刻に到達しかつ読出しリクエスト入力がなくかつ書込みリクエスト入力がない場合に待機状態に遷移させ、第２の書込み完了時刻に到達しかつ読出しリクエスト入力がなくかつ書込みリクエスト入力がある場合に書込み開始状態に遷移させ、読出しリクエスト入力がある場合に読出し開始状態に遷移させることを特徴としている。
【００２１】
また、請求項８記載の発明は、請求項６又は７記載のフレームメモリアクセス回路に係り、上記セレクタが、読出し動作状態では１ライン×１階調の画像データを上記フレームメモリから読出すコマンドを出力し、書込み動作状態では、１ライン×１階調の画像データを上記フレームメモリへ書込むコマンドを出力することを特徴としている。
【００２２】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。説明は、実施例を用いて具体的に行う。
【００２３】
図１は、この発明の一実施例であるフレームメモリアクセス方法における各部信号を示すタイミング図、図２は、本実施例のフレームメモリアクセス方法におけるリクエスト信号を含む各部信号を示すタイミング図、図３は、この発明の一実施例であるフレームメモリアクセス回路の構成を示す図、図４は、本実施例におけるフレームメモリの状態遷移を示す図、図５，図６，図７は、この実施例におけるフレームメモリの状態遷移を説明するためのタイミング図、図８は、一般的なＳＤＲＡＭを用いたフレームメモリへの読出しコマンドの生成方法を説明するタイミング図、図９は、一般的なＳＤＲＡＭを用いたフレームメモリへの書込みコマンドの生成方法を説明するタイミング図である。
【００２４】
図１において、１０１は書込み水平同期信号、１０２は書込み画像データ、１０３は読出し水平同期信号、１０４は読出し画像データ、１０５はフレームメモリアクセス制御をそれぞれ示している。
書込み水平同期信号１０１は、画像データ書込み時の水平同期信号である。書込み画像データ１０２は、１ライン×１ＳＦを単位とする書込み画像データを示し、書込み水平同期信号１０１の１サイクルの時間制限内に１ライン×１６ＳＦ分が画像表示装置に入力される。ここでは、書込み水平同期信号１０１の１サイクルの時間は１フレームの周期を１フレームのライン数７６８で除算した値であるが、必ずしも書込み水平同期信号１０１の１サイクルの時間は一定値である必要はない。
【００２５】
読出し水平同期信号１０３は、画像データ読出し時の水平同期信号である。読出し画像データ１０４は、１ライン×１ＳＦを単位とする読出しデータを示し、１６ライン分が読出し水平同期信号１０３の１６サイクルの時間制限内にフレームメモリから出力される。フレームメモリアクセス制御１０５は、フレームメモリに対する、１ライン×１ＳＦを単位とする書込み処理と読出し処理に対応するアクセス制御のタイミングを示している。
【００２６】
以下、図１を参照して、この例のフレームメモリアクセス方法を説明する。
画像表示装置は、書込み水平同期信号１０１で規定される書込み時間の制限内で、１ライン×１６ＳＦの書込み画像データ１０２に対して所要の信号処理を行って図示されないバッファ装置に一旦格納したのちこれを読み出して、所定のアクセス制御に応じてフレームメモリに書込む。そして、フレームメモリに書き込まれた画像データを、所定のアクセス制御に応じて読み出して、図示されない別のバッファ装置に格納したのち、１６回の読出し水平同期信号１０３で規定される読出し時間の制限内で、１６ライン×１ＳＦの読出し画像データ１０４として読出す。
ここでは、読出し水平同期信号１０３の１サイクルの時間は１フレームの周期を読出しＳＦ数１４と１フレームのライン数７６８と書込みＳＦ数１６との積である１４×７６８×１６で除算した値であるが、必ずしも読出し水平同期信号１０３の１サイクルの時間は一定値である必要はない。この場合における書込み時間の制限は、書込みは１６ＳＦ分の画像データを書込むが、読出しは１４ＳＦの画像データしか読出さないため、読出し時間の制限より短い時間であることが要求されている。
【００２７】
この際、フレームメモリに対しては、１ライン×１ＳＦの画像データを基本的なアクセス単位として、フレームメモリアクセス制御１０５に従って、時分割で読出し処理と書込み処理を行い、さらに読出し水平同期信号１０３の１サイクル期間内に、読出し処理を１回と、書込み処理を残り時間（空き時間）に応じて、１回又は２回行う。
ただし、書込み処理中に、次の読出し水平同期信号が発生した場合には、当該書込み処理が完了してから、次の読出し処理を開始する。図１において、 ”Ｒｄ”は１ライン×１ＳＦの画像データの読出し処理を示し、 ”Ｗｒ（１）”及び ”Ｗｒ（２）”は、それぞれ１ライン×１ＳＦの画像データの書込み処理を示す。
【００２８】
図２において、書込み水平同期信号２０１，読出し水平同期信号２０２は、図１に示された書込み水平同期信号１０１，読出し水平同期信号１０２と同様である。書込みリクエスト信号２０３は、画像データの書込みを行うべき状態になったとき外部から入力される信号である。読出しリクエスト信号２０４は、画像データの読出しを行うべき状態になったとき、外部から入力される信号である。
読出し開始パルス２０５は、読出し動作の開始を指示する信号である。書込み開始パルス２０６は、書込み動作の開始を指示する信号である。フレームメモリアクセス制御２０７は、フレームメモリに対する、１ライン×１階調を単位とする書込み処理と読出し処理に対応するアクセス制御のタイミングを示す。
【００２９】
以下、図２を参照して、リクエスト信号を含むこの例のフレームメモリアクセス方法を説明する。
まず、書込み水平同期信号２０１をトリガとして、書込みリクエスト信号２０３を生成し、読出し水平同期信号２０２をトリガとして、読出しリクエスト信号２０４を生成する。
次に、読出しリクエスト信号２０４がアクティブであって、かつフレームメモリが書込み動作中でなければ、直ちに読出し開始パルス２０５を生成し、書込み動作中であれば、当該書込み動作が完了するまで、読出し開始パルス２０５を生成せずに、読出しリクエスト信号２０４をアクティブに保つ。
【００３０】
一方、書込みリクエスト信号２０３がアクティブであって、かつフレームメモリが読出し動作中でなければ、直ちに書込み開始パルス２０６を生成し、読出し動作中であれば、当該読出し動作が完了するまで、書込み開始パルス２０６を生成せずに、書込みリクエスト信号２０３をアクティブに保つ。
ただし、読出し水平同期信号２０２の１サイクル期間中に、読出し開始パルスを１個、書込み開始パルスを１個または２個生成するようにする。この実施例ではこのように書込み開始パルスを１個または２個生成するが、書込み開始パルスを３個以上生成してもかまわない。
このように、読出し開始パルス２０５に同期して１回の読出し処理を行い、書込み開始パルス２０６に同期して１回の書込み処理を行うフレームメモリアクセス制御とする。なお、図２において、２個目の書込み水平同期信号２０１の立ち上がりとともに書込みリクエスト信号２０３がアクティブになるので、フレームメモリの読出し動作完了後、書込み開始パルス２０６を生成し、書込み開始パルス２０６に同期して１回の書込み処理を行うが、ここでは簡単のため省略している。図１においても、２個目の書込み水平同期信号２０１の立ち上がり後の書込み処理を省略している。
【００３１】
図３は、この発明のフレームメモリアクセス回路の実施形態であるメモリコントローラの構成をブロック図によって示したものである。
この例のメモリコントローラは、図３に示すように、タイミング制御部１０と、書込み制御部２０と、読出し制御部３０と、セレクタ４０とから概略構成されている。さらに、タイミング制御部１０は、書込みカウンタ１１と、読出しカウンタ１２と、状態遷移制御部１３とを備えている。書込み制御部２０は、書込みカウンタ２１を備えている。読出し制御部３０は、読出しカウンタ３１を備えている。
【００３２】
以下、図３を参照して、この例のメモリコントローラにおける各部の機能と動作とを説明する。
メモリコントローラ１は、外部から入力されるリセット信号によって、初期状態にリセットされる。タイミング制御部１０は、外部から入力される書込みリクエスト信号及び読出しリクエスト信号を調停して、いずれかに応じて、書込み開始パルス又は読出し開始パルスを生成する。書込み開始パルス及び読出し開始パルスは、それぞれ図示のように書込み制御部２０及び読出し制御部３０に対して与えられる。
【００３３】
書込みカウンタ１１は、所定数のクロックをカウントすることによって、書込み開始パルスのタイミングを定める。読出しカウンタ１２は、所定数のクロックをカウントすることによって、読出し開始パルスのタイミングを定める。
状態遷移制御部１３は、フレームメモリが持っている、待機状態と、読出し開始状態と、読出し動作状態と、書込み開示状態と、書込み動作１状態と、書込み動作２状態とからなるそれぞれの状態に、フレームメモリの状態を遷移させる制御を行う。
【００３４】
書込み制御部２０は、書込み開始パルスによって起動され、書込みカウンタ２１でカウントして、規定された個数の書込みコマンドを生成する。読出し制御部３０は、読出し開始パルスによって起動され、読出しカウンタ３１でカウントして、規定された個数の読出しコマンドを生成する。書込み画像データ数は１６ライン×１ＳＦ相当なので、１３６５×３×１６ビットになる。書込みはフレームメモリ２に対して６４ビット同時に行うので、読出しコマンドの個数は前記データ数を６４で除算した値、つまり１３６５×３×１６／６４になる。
タイミング制御部１０に含まれる書込みカウンタ１１及び読出しカウンタ１２は、それぞれ書込み制御部２０に含まれる書込みカウンタ２１又は読出し制御部３０に含まれる読出しカウンタ３１と同じ数を、同じタイミングでカウントする。
【００３５】
セレクタ４０は、書込み制御部２０で生成された書込みコマンドと、読出し制御部３０で生成された読出しコマンドとから選択して、コマンドとしてフレームメモリ２に供給する。書込みコマンドと読出しコマンドは、それぞれタイミング制御部１０からの書込み開始パルスと読出し開始パルスに従って時分割で生成され、タイミング上で重複して生成されることはないものとする。
【００３６】
図４は、フレームメモリにおけるステートマシンとしての状態遷移を示している。状態遷移は、図４に示すように、待機状態４０１，読出し開始状態４０２，読出し動作状態４０３，書込み開始状態４０４，書込み動作１状態４０５，書込み動作２状態４０６からなる６個の状態間の遷移によって行われる。なお、書込み動作は、書込み完了１及び書込み完了２の２種類の完了時刻によって、それぞれ書込み動作１状態４０５と書込み動作２状態４０６とに区別される。
【００３７】
図４において、 ”＆”と ”〜”は、それぞれ論理積および論理否定を表している。以下、図４を参照して、本発明におけるステートマシンとしての状態遷移について、詳細に説明する。
リセットによって、待機状態４０１に遷移する。待機状態４０１から読出しリクエストの発生によって、読出し開始状態４０２に遷移する。読出し開始状態４０２からは無条件で、読出し動作状態４０３に遷移する。
読出し動作状態４０３において、読出し動作が完了しかつ書込みリクエストが発生しないときは、待機状態４０１に遷移し、読出し動作が完了しかつ書込みリクエストが発生している場合には、書込み開始状態４０４に遷移する。
【００３８】
書込み開始状態４０４からは無条件で、書込み動作１状態４０５に遷移する。
書込み動作１状態４０５において、書込み完了１の時刻に到達した場合は、待機状態４０１に遷移し、書込み完了１の時刻に到達しかつ読出しリクエストが発生している場合には、読出し開始状態４０２に遷移し、書込み完了１の時刻に到達しかつ読出しリクエストが発生せずかつ書込みリクエストが発生している場合には、書込み動作２状態４０６に遷移する。
【００３９】
書込み動作２状態４０６において、書込み完了２の時刻に到達しかつ読出しリクエストが発生せずかつ書込みリクエストが発生していない場合には、待機状態４０１に遷移し、書込み完了２の時刻に到達しかつ読出しリクエストが発生せずかつ書込みリクエストが発生している場合には、書込み開始状態４０４に遷移し、読出しリクエストが発生している場合には、読出し開始状態４０２に遷移する。
【００４０】
図５，図６，図７は、この例のフレームメモリアクセス方法における、フレームメモリの状態遷移を説明するためのタイミング図であって、１ライン×１ＳＦの画像データをアクセスするタイミングを規定するものである。
図５において、▲１▼は単一読出し動作５０１、▲２▼は単一書込み動作５０２を示し、図６において、▲３▼は読出し後の書込み動作５０３、▲４▼は書込み後の読出し動作５０４を示し、また図７において、▲５▼は書込み後の書込み動作５０５、▲６▼は書込み後の読出し動作５０６をそれぞれ示している。
【００４１】
また、各図において、ＩＤＬＥは待機状態を示し、ＲＳＴは読出し開始状態を示し、ＲＥＡＤは読出し動作状態を示し、ＷＳＴは書込み開始状態を示し、ＷＲＩＴＥ１は書込み動作１状態を示し、ＷＲＩＴＥ２は書込み動作２状態を示している。
【００４２】
図４に示された状態遷移に従って、フレームメモリへのアクセスは、単一読出し動作５０１、単一書込み動作５０２、読出し後の書込み動作５０３、書込み後の読出し動作５０４、書込み後の書込み動作５０５、書込み後の読出し動作５０６の６種類の動作タイミングのいずれかに従って行われる。以下、各動作タイミングについて詳細に説明する。
【００４３】
単一読出し動作５０１では、１回のみの読出し動作タイミングを規定する。読出しリクエストが受理された次のクロックから、カウンタがクロックサイクルごとにカウントアップするとともに、読出し開始パルスが生成される。フレームメモリから同時に６４ビット読出しされるので、カウンタ値０〜６３のタイミングで６４×６４＝４０９６ビットが読出される。これはカラーの１ライン×１ＳＦの画素データ１３６５×３＝４０９６ビットに対応する。なお、ＳＤＲＡは１回読出して又は書込んでから、次に読出す又は書込むまでに、所定のダミークロックが必要なため、カウンタ値６４〜６７はこのダミーである。所定のダミー数は単一読出し動作、単一書込み動作等の条件によっても異なるため、図５〜図７に記載の▲１▼〜▲６▼でのダミービットは同じにはしていない。
単一読出し動作５０１では、次の読出しリクエストは、カウンタの値が前の画像データの読出し完了の時刻に到達し、かつ遷移状態が一旦、待機状態を経由しないと受理されない。
【００４４】
単一書込み動作５０２では、１回のみの書込み動作タイミングを規定する。書込みリクエストが受理された次のクロックから、カウンタがクロックサイクルごとにカウントアップするとともに、書込み開始パルスが生成される。
単一書込み動作５０２では、次の書込みリクエストは、カウンタの値が前の画像データの書込み完了１の時刻に到達し、かつ遷移状態が一旦、待機状態を経由しないと受理されない。
【００４５】
読出し後の書込み動作５０３では、読出しに続いて書込みを行う動作タイミングを規定する。読出しリクエストが受理（読出し開始パルスが生成）され、必要なクロック数をカウントした後、読出し完了の時刻に書込みリクエストが発生することによって、次のサイクルで書込み開始パルスが生成される。
読出し後の書込み動作５０３では、書込み動作の開始前に待機状態を経由することなく、読出し動作状態から直接、書込み開始状態に遷移する。
【００４６】
書込み後の読出し動作５０４では、書込みに続いて読出しを行う動作タイミングを規定する。書込みリクエストが受理（書込み開始パルスが生成）され、必要なクロック数をカウントした後、書込み完了２の時刻に読出しリクエストが発生することによって、次のサイクルで読出し開始パルスが生成される。
書込み後の読出し動作５０４では、読出し動作の開始前に待機状態を経由することなく、書込み動作１状態から直接、読出し開始状態に遷移する。
【００４７】
書込み後の書込み動作５０５では、書込みに続いて書込みを行う動作タイミングを規定する。前の書込みリクエストが受理（書込み開始パルスが生成）され、必要なクロック数をカウントした後、書込み完了１の時刻で次の書込みリクエストが発生することによって、次のサイクルで書込み開始パルスが生成されるが、書込み完了２の時刻から書込み動作２状態に遷移し、この間の書込みリクエストは受理されない。
書込み後の書込み動作５０５では、次の書込み動作の開始前に待機状態を経由することなく、前の書込み動作２状態からオーバーヘッドなしに、直接、書込み開始状態に遷移する。
【００４８】
書込み後の読出し動作５０６では、書込みに続いて読出しを行う動作タイミングを規定する。書込みリクエストが受理（書込み開始パルスが生成）され、必要なクロック数をカウントした後、書込み完了１の時刻で書込み動作２状態に遷移する。書込み動作２状態では、毎サイクル、読出しリクエストを受理し、読出しリクエストが発生次第、次のサイクルで読出し開始状態に遷移するとともに、読出し開始パルスを生成する。書込み動作２状態の期間に読出しリクエストが発生しなければ、書込み完了２の時刻に到達後、待機状態に遷移する。
【００４９】
図８は、一般的なＳＤＲＡＭを用いたフレームメモリへの読出しコマンドの生成方法を説明するためのタイミング図であって、その動作は、クロック６０１に同期して行われる。
読出し開始パルス６０２によって、読出しカウンタの動作６０３が起動され、クロックサイクルごとにカウントアップする。読出しカウンタが６４サイクルをカウントしたとき、１ライン×１ＳＦの画像データの読出しが完了するものとする。
読出しカウンタの値を、デコーダの動作６０４によって適当にデコードして、デコード結果のパルスに同期して読出しコマンド６０５を生成する。
読出しコマンド６０５は、市販のＳＤＲＡＭを用いる場合、１個のアドレス指定コマンド（ＡＣＴ）、及び複数個の読出しコマンド（ＲＤ）で構成される。
【００５０】
図９は、一般的なＳＤＲＡＭを用いたフレームメモリへの書込みコマンドの生成方法を説明するためのタイミング図であって、その動作は、クロック７０１に同期して行われる。
書込み開始パルス７０２によって、書込みカウンタの動作７０３が起動され、クロックサイクルごとにカウントアップする。書込みカウンタが６４サイクルをカウントしたとき、１ライン×１ＳＦの画像データの書込みが完了するものとする。
書込みカウンタの値を、デコーダの動作７０４によって適当にデコードして、デコード結果のパルスに同期して書込みコマンド７０５を生成する。
書込みコマンド７０５は、市販のＳＤＲＡＭを用いる場合、書込み対象バンクに対する１個のアドレス指定コマンド（ＡＣＴ）及び複数個の書込みコマンド（ＷＲ）と、他のバンクに対する指定ロウのリフレッシュコマンド（ＲＥＦ）及び指定バンクのプリチャージコマンド（ＰＨＧ）で構成される。
【００５１】
このように、この例のフレームメモリアクセス方法では、読出し水平同期信号の１サイクル期間内において、１ライン×１ＳＦの画像データの読出しを行っている期間以外の空き時間を、１回以上の１ライン×１ＳＦの画像データの書込みに利用するとともに、書込みのタイミングをステートマシンを用いて動的に制御しているので、フレームメモリへの書込みに関するネックを解消することができる。
【００５２】
また、この例のフレームメモリアクセス方法では、読出し水平同期信号に同期して、１ライン×１ＳＦの画像データを１回読出すのに対し、１ライン×１ＳＦの画像データを１回以上、非同期にフレームメモリへ書込み、そのタイミングをステートマシンを用いて動的に制御しているので、フレームの書込みに要する時間が、フレームの読出しに要する時間に制限されない。
【００５３】
さらに、この例のフレームメモリアクセス方法では、読出し水平同期信号の１サイクル期間において、読出し動作以外の期間を書込み動作に割り当てて、書込みのタイミングをステートマシンを用いて動的に制御しているので、読出し水平同期信号の１サイクル期間内で、フレームメモリへのアクセスが行われていない空き時間を低減することができる。
【００５４】
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られたものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、実施例においては、１ライン×１ＳＦの画像データを単位として、フレームメモリをアクセスする場合を例として示したが、画像データの単位はこれに限るものでなく、任意のライン数，階調数，画素数を単位として選んでも、本発明を適用することが可能である。また、実施例において説明に用いたカウンタ値，サイクル数等は、本発明の適用範囲を限定するものではない。
【００５５】
【発明の効果】
以上説明したように、本発明によれば、読出し水平同期信号に同期して、１ライン×１ＳＦの画像データを読み出すのに対して、１ライン×１ＳＦの画像データを１回以上、非同期に書き込むので、フレームの書込みに要する時間が、フレームの読出しに必要な時間によって制限されることがない。従って、画像表示装置の表示速度に依存せずに、複雑な信号処理を行うことが可能になる。
【００５６】
また、本発明によれば、読出し水平同期信号の１サイクル期間内において、読出し以外の期間を書込みに割り当てているので、読出し水平同期信号の１サイクル期間内に、フレームメモリへのアクセスが行われない空き時間を低減することができる。
従って、画像表示装置の画質に合わせて、取り扱う階調数を最適化することができ、例えば、画像表示装置のＳＦ数が１０ＳＦの場合に、信号処理は１６ＳＦの精度で行う等の対応を行うことが可能になる。これは、読出し水平同期信号の１サイクル期間内で、読出し以外の期間を書込みに割り当てているためである。
【００５７】
さらに、本発明によれば、読出し水平同期信号の１サイクル期間内に、１ライン×１ＳＦの画像データの読出しを行っている期間以外の空き時間を、１ライン×１ＳＦの画像データの１回以上の書込みに利用するので、フレームメモリへの書込みに関するネックを解消することができ、従って、より多くの計算時間を必要とする、複雑な信号処理を行う等の高画質化を実現することが可能になる。
【図面の簡単な説明】
【図１】本発明の一実施例であるフレームメモリアクセス方法における各部信号を示すタイミング図である。
【図２】同実施例のフレームメモリアクセス方法におけるリクエスト信号を含む各部信号を示すタイミング図である。
【図３】本発明の一実施例であるフレームメモリアクセス回路の構成を示すブロック図である。
【図４】同実施例におけるフレームメモリの状態遷移を示す図である。
【図５】同実施例におけるフレームメモリの状態遷移を説明するためのタイミング図である。
【図６】同実施例におけるフレームメモリの状態遷移を説明するためのタイミング図である。
【図７】同実施例におけるフレームメモリの状態遷移を説明するためのタイミング図である。
【図８】一般的なＳＤＲＡＭを用いたフレームメモリへの読出しコマンドの生成方法を説明するタイミング図である。
【図９】一般的なＳＤＲＡＭを用いたフレームメモリへの書込みコマンドの生成方法を説明するタイミング図である。
【図１０】従来のフレームメモリの構成例を示す図である。
【図１１】従来のフレームメモリの構成例を示す図である。
【図１２】従来のフレームメモリに対するアクセス方法を示す図である。
【図１３】サブフィールド法の駆動シーケンスの一例を示す図である。
【符号の説明】
１ メモリコントローラ（フレームメモリアクセス回路）
１０ タイミング制御部（タイミング制御手段）
１１ 書込みカウンタ
１２ 読出しカウンタ
１３ 状態遷移制御部（状態遷移制御手段）
２０ 書込み制御部（書込み制御手段）
２１ 書込みカウンタ
３０ 読出し制御部（読出し制御手段）
３１ 読出しカウンタ
４０ セレクタ
２ フレームメモリ
Claims (8)
- 画像データをフレームごとに処理するためのフレームメモリにおいて、画像データを階調ごとの画像データに分割して、書込み時には、特定ラインに関するＮ（Ｎは２以上の複数）階調の階調ごとの時系列の画像データとして書込み水平同期信号に応じて前記フレームメモリへ書込み、読出し時には、特定階調に関するラインごとの時系列の画像データとしてＮ回の読出し水平同期信号に応じて前記フレームメモリから読出す際に、読出し水平同期信号の１サイクルの期間内で前記フレームメモリから画像データの読出しと前記フレームメモリへの画像データの書込みを行うフレームメモリアクセス方法において、
前記書込み水平同期信号の１サイクル中に、前記読出し水平同期信号のサイクルの少なくとも１サイクルにおいて前記読出しに続いて前記書込みを複数回続けて行うことを特徴とするフレームメモリアクセス方法。 - 請求項１記載のフレームメモリアクセス方法において、前記書込み水平同期信号の１サイクルの期間内に、１ライン×Ｎ階調の画像データを前記フレームメモリに書込み、読出し水平同期信号の１サイクルの期間内に、１ライン×１階調の画像データを前記フレームメモリから読出すことを特徴とするフレームメモリアクセス方法。
- 請求項２記載のフレームメモリアクセス方法において、読出し水平同期信号の開始時にフレームメモリが書込み動作中でなければ直ちに１ライン×１階調の画像データの読出しを行い、書込み動作中であれば、該書込み動作が終了してから読出し動作を開始することを特徴とするフレームメモリアクセス方法。
- 請求項１乃至３のいずれか一記載のフレームメモリアクセス方法において、前記読出し水平同期信号に応じて読出しリクエスト信号を生成し、前記書込み水平同期信号に応じて書込みリクエスト信号を生成し、前記読出しリクエスト信号がアクティブであって前記フレームメモリが書込み動作中でないときは直ちに読出し開始パルスを生成し、前記読出しリクエスト信号がアクティブであって前記フレームメモリが書込み動作中のときは、当該書込み動作が完了するまで前記読出し開始パルスを生成せずに前記読出しリクエスト信号をアクティブに保ち、前記書込みリクエスト信号がアクティブであって前記フレームメモリが読出し動作中でないときは直ちに書込み開始パルスを生成し、前記読出しリクエスト信号がアクティブであって前記フレームメモリが読出し動作中のときは、当該読出し動作が完了するまで前記書込み開始パルスを生成せずに前記書込みリクエスト信号をアクティブに保ち、前記読出し動作が完了してから次の読出し水平同期信号の開始までの期間に１個以上の書込み開始パルスを生成し、前記読出し開始パルスによって１ライン×１階調の画像データの読出し動作を開始し、前記書込み開始パルスによって１ライン×１階調の画像データの書込み動作を開始することを特徴とするフレームメモリアクセス方法。
- 請求項４記載のフレームメモリアクセス方法において、読出し水平同期信号の１サイクルの期間内に２個以上の書込み開始パルスを生成できる場合には、最初の書込み動作が完了した後に次の書込み開始パルスを生成することを特徴とするフレームメモリアクセス方法。
- 外部から入力される書込みリクエスト信号又は読出しリクエスト信号に応じて、フレームメモリへの書込み制御又は読出し制御を行うためのコマンドを生成するフレームメモリアクセス回路において、前記フレームメモリへ書込む画素数をカウントする第１の書込みカウンタと、前記フレームメモリから読出す画素数をカウントする第１の読出しカウンタと、前記フレームメモリにおける状態の遷移を制御する状態遷移制御手段とを備え、リセット信号と、書込みリクエスト信号と、読出しリクエスト信号とに応じて、前記フレームメモリに対する書込み開始パルスと読出し開始パルスとを生成するタイミング制御手段と、前記フレームメモリへ書込む画素数をカウントする第２のカウンタを備え、前記書込み開始パルスに応じて書込みコマンドを発生する書込み制御手段と、前記フレームメモリからの読出し画素数をカウントする第２の読出しカウンタを備え、前記読出し開始パルスに応じて読出しコマンドを発生する読出し制御手段と、前記書込みコマンドと読出しコマンドとに応じて前記フレームメモリに対してその動作を制御するコマンドを出力するセレクタとを備えてなることを特徴とするフレームメモリアクセス回路。
- 前記フレームメモリが待機状態と、読出し開始状態と、読出し動作状態と、書込み開始状態と、第１の書込み完了時刻に完了する第１の書込み動作状態と、第２の書込み完了時刻に完了する第２の書込み動作状態とを有し、前記状態遷移制御手段が、前記フレームメモリを前記リセット入力に応じて待機状態に遷移させ、待機状態から読出しリクエスト入力に応じて読出し開始状態に遷移させ、読出し開始状態から無条件で読出し動作状態に遷移させ、読出し動作状態において、読出し動作が完了しかつ書込みリクエスト入力がない場合に待機状態に遷移させ、読出し動作が完了しかつ書込みリクエスト入力がある場合に書込み開始状態に遷移させ、待機状態から読出しリクエスト入力がなくかつ書込みリクエスト入力がある場合に書込み開始状態に遷移させ、書込み開始状態から無条件で第１の書込み動作状態に遷移させ、第１の書込み動作状態において、第１の書込み完了時刻に到達した場合に待機状態に遷移させ、第１の書込み完了時刻に到達しかつ読出しリクエスト入力がある場合に読出し開始状態に遷移させ、第１の書込み完了時刻に到達しかつ読出しリクエスト入力がなくかつ書込みリクエスト入力がある場合に第２の書込み動作状態に遷移させ、第２の書込み動作状態において、第２の書込み完了時刻に到達しかつ読出しリクエスト入力がなくかつ書込みリクエスト入力がない場合に待機状態に遷移させ、第２の書込み完了時刻に到達しかつ読出しリクエスト入力がなくかつ書込みリクエスト入力がある場合に書込み開始状態に遷移させ、読出しリクエスト入力がある場合に読出し開始状態に遷移させることを特徴とする請求項６記載のフレームメモリアクセス回路。
- 前記セレクタが、読出し動作状態では１ライン×１階調の画像データを前記フレームメモリから読出すコマンドを出力し、書込み動作状態では、１ライン×１階調の画像データを前記フレームメモリへ書込むコマンドを出力することを特徴とする請求項６又は７記載のフレームメモリアクセス回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002332949A JP4337081B2 (ja) | 2002-11-15 | 2002-11-15 | フレームメモリアクセス方法及び回路 |
| KR10-2003-0080024A KR100515996B1 (ko) | 2002-11-15 | 2003-11-13 | 디스플레이 패널 드라이버 내의 프레임 메모리에액세스하기 위한 방법 및 장치 |
| US10/713,005 US7180521B2 (en) | 2002-11-15 | 2003-11-17 | Method and device for accessing frame memory within display panel driver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002332949A JP4337081B2 (ja) | 2002-11-15 | 2002-11-15 | フレームメモリアクセス方法及び回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004170467A true JP2004170467A (ja) | 2004-06-17 |
| JP4337081B2 JP4337081B2 (ja) | 2009-09-30 |
Family
ID=32290227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002332949A Expired - Fee Related JP4337081B2 (ja) | 2002-11-15 | 2002-11-15 | フレームメモリアクセス方法及び回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7180521B2 (ja) |
| JP (1) | JP4337081B2 (ja) |
| KR (1) | KR100515996B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006235601A (ja) * | 2005-01-31 | 2006-09-07 | Semiconductor Energy Lab Co Ltd | 表示装置の駆動方法 |
| JP2007183586A (ja) * | 2005-12-08 | 2007-07-19 | Semiconductor Energy Lab Co Ltd | 表示装置の制御回路、並びにそれを内蔵した表示装置及び電子機器 |
| US8253717B2 (en) | 2005-12-08 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Control circuit of display device, and display device, and display device and electronic appliance incorporating the same |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7705821B2 (en) * | 2005-01-31 | 2010-04-27 | Semiconductor Energy Laboratory Co., Ltd. | Driving method using divided frame period |
| US20070188506A1 (en) * | 2005-02-14 | 2007-08-16 | Lieven Hollevoet | Methods and systems for power optimized display |
| KR100765531B1 (ko) * | 2006-01-04 | 2007-10-10 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 메모리 제어 방법 |
| US20090158157A1 (en) * | 2007-12-14 | 2009-06-18 | Microsoft Corporation | Previewing recorded programs using thumbnails |
| US8063910B2 (en) * | 2008-07-08 | 2011-11-22 | Seiko Epson Corporation | Double-buffering of video data |
| JP5376313B2 (ja) * | 2009-09-03 | 2013-12-25 | 株式会社リコー | 画像処理装置及び画像撮像装置 |
| JP5584294B2 (ja) * | 2010-06-28 | 2014-09-03 | パナソニック株式会社 | プラズマディスプレイパネル用集積回路、アクセス制御方法及びプラズマディスプレイシステム |
| JP2014052550A (ja) * | 2012-09-07 | 2014-03-20 | Sharp Corp | 画像データ出力制御装置、表示装置、プログラムおよびその記録媒体 |
| JP6204025B2 (ja) * | 2013-03-05 | 2017-09-27 | シナプティクス・ジャパン合同会社 | ドライバｉｃ |
| CN105161044B (zh) * | 2015-10-19 | 2017-11-28 | 浙江卓奥科技股份有限公司 | 电器终端控制板中显示单元扫描驱动方法 |
| CN110460784B (zh) * | 2019-08-19 | 2022-02-25 | 京东方科技集团股份有限公司 | 显示通道的切换方法及模块、显示驱动装置、显示设备 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05303477A (ja) | 1992-03-03 | 1993-11-16 | Digital:Kk | 表示制御装置 |
| JPH0876713A (ja) | 1994-09-02 | 1996-03-22 | Komatsu Ltd | ディスプレイ制御装置 |
| JP3534872B2 (ja) | 1994-11-16 | 2004-06-07 | 旭硝子株式会社 | 液晶表示装置 |
| JPH10260667A (ja) | 1997-03-19 | 1998-09-29 | Fujitsu General Ltd | 映像表示装置 |
| JPH10268833A (ja) | 1997-03-26 | 1998-10-09 | Hitachi Ltd | 時分割信号処理方式及びそれを用いたマトリクスディスプレイ装置 |
| JPH11175024A (ja) | 1997-12-09 | 1999-07-02 | Hitachi Ltd | プラズマディスプレイ装置 |
| US6335728B1 (en) * | 1998-03-31 | 2002-01-01 | Pioneer Corporation | Display panel driving apparatus |
| JP3998399B2 (ja) * | 1999-12-03 | 2007-10-24 | 松下電器産業株式会社 | 映像信号変換装置 |
| JP4688996B2 (ja) | 2000-01-31 | 2011-05-25 | キヤノン株式会社 | 映像表示装置、その制御方法および記憶媒体 |
-
2002
- 2002-11-15 JP JP2002332949A patent/JP4337081B2/ja not_active Expired - Fee Related
-
2003
- 2003-11-13 KR KR10-2003-0080024A patent/KR100515996B1/ko not_active IP Right Cessation
- 2003-11-17 US US10/713,005 patent/US7180521B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006235601A (ja) * | 2005-01-31 | 2006-09-07 | Semiconductor Energy Lab Co Ltd | 表示装置の駆動方法 |
| JP2007183586A (ja) * | 2005-12-08 | 2007-07-19 | Semiconductor Energy Lab Co Ltd | 表示装置の制御回路、並びにそれを内蔵した表示装置及び電子機器 |
| US8253717B2 (en) | 2005-12-08 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Control circuit of display device, and display device, and display device and electronic appliance incorporating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US7180521B2 (en) | 2007-02-20 |
| US20040095356A1 (en) | 2004-05-20 |
| JP4337081B2 (ja) | 2009-09-30 |
| KR20040042858A (ko) | 2004-05-20 |
| KR100515996B1 (ko) | 2005-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4337081B2 (ja) | フレームメモリアクセス方法及び回路 | |
| US4644502A (en) | Semiconductor memory device typically used as a video ram | |
| EP0411464A2 (en) | Flat panel display controller using dual-port memory | |
| US4876663A (en) | Display interface system using buffered VDRAMs and plural shift registers for data rate control between data source and display | |
| JPH035990A (ja) | デュアル・ポート・メモリ | |
| US4912658A (en) | Method and apparatus for addressing video RAMS and refreshing a video monitor with a variable resolution | |
| JP4964091B2 (ja) | メモリアクセス方法およびメモリ制御装置 | |
| US20070030535A1 (en) | Data scan system and data scan method using ddr | |
| JPH09106669A (ja) | シンクロナスｄｒａｍと半導体記憶装置 | |
| JP4658292B2 (ja) | 画像表示前処理装置および画像表示装置 | |
| JPH08115594A (ja) | デュアルポートｄｒａｍのデータ読出転送とリフレッシュの方法 | |
| JP3589789B2 (ja) | 液晶表示装置の駆動方法および駆動回路 | |
| JP2757790B2 (ja) | メモリ制御装置 | |
| US5812829A (en) | Image display control system and memory control capable of freely forming display images in various desired display modes | |
| JP3811251B2 (ja) | 液晶表示装置の駆動装置 | |
| JP2003068072A (ja) | フレームメモリ回路 | |
| KR100217277B1 (ko) | Pdp-tv의 sdram 인터페이스. | |
| JP3077834B2 (ja) | 波形表示装置 | |
| KR20060098640A (ko) | 플라즈마 디스플레이 패널의 구동 장치 | |
| JPH09102192A (ja) | リフレッシュ制御方法 | |
| JPH09218666A (ja) | 液晶表示パネルの駆動装置 | |
| KR20050077685A (ko) | 디스플레이 데이터 제어회로, 이 회로를 위한 메모리, 및이 메모리의 어드레스 발생방법 | |
| JPH08115069A (ja) | 画像表示制御装置 | |
| JPH039392A (ja) | Ｌｅｄ表示装置 | |
| JPH07193679A (ja) | 複数ライン同時駆動液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050418 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050328 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051024 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090430 |
|
| TRDD | Decision of grant or rejection written | ||
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090616 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090618 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |