JP3077834B2 - 波形表示装置 - Google Patents
波形表示装置Info
- Publication number
- JP3077834B2 JP3077834B2 JP03335091A JP33509191A JP3077834B2 JP 3077834 B2 JP3077834 B2 JP 3077834B2 JP 03335091 A JP03335091 A JP 03335091A JP 33509191 A JP33509191 A JP 33509191A JP 3077834 B2 JP3077834 B2 JP 3077834B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- data
- image memory
- display
- time data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、波形表示装置に関
し、特に時間経過と共に波形の表示輝度を変化させる波
形表示装置に関するものである。
し、特に時間経過と共に波形の表示輝度を変化させる波
形表示装置に関するものである。
【０００２】
【従来の技術】まず波形の時間変化を蓄積し、時間変化
を輝度の変化等で表示する方法の概念を説明する。図２
に示す構造の画像メモリの各アドレスには、波形データ
と、波形データを取り込んだ時間に対応する時間データ
が格納されている。
を輝度の変化等で表示する方法の概念を説明する。図２
に示す構造の画像メモリの各アドレスには、波形データ
と、波形データを取り込んだ時間に対応する時間データ
が格納されている。
【０００３】この時間データは、時間の経過を示す情
報、すなわち輝度の階調を示す情報となる。また、画素
とは表示手段、特にデジタルＣＲＴの表示の最小単位を
いい、図３に示すようなものである。
報、すなわち輝度の階調を示す情報となる。また、画素
とは表示手段、特にデジタルＣＲＴの表示の最小単位を
いい、図３に示すようなものである。
【０００４】そして、波形表示にあたっては、図２に示
すように、画像メモリの各ビット毎にリフレッシュメモ
リ８１−８ｍをメモリ空間として与え、リフレッシュメ
モリ８１−８ｍに格納されている波形データを読み出
し、それぞれのアドレスに格納されている時間データに
従ってその輝度を定める。
すように、画像メモリの各ビット毎にリフレッシュメモ
リ８１−８ｍをメモリ空間として与え、リフレッシュメ
モリ８１−８ｍに格納されている波形データを読み出
し、それぞれのアドレスに格納されている時間データに
従ってその輝度を定める。
【０００５】従来の、表示画面上に時間の経過に応じた
複数の波形を同時に重ねあわせて表示させ、その表示輝
度を時間経過とともに変化させ、波形の変化の状態を認
識しやすくした波形表示装置は、例えば本出願人による
特開平１−３１８９６６号に開示されている。
複数の波形を同時に重ねあわせて表示させ、その表示輝
度を時間経過とともに変化させ、波形の変化の状態を認
識しやすくした波形表示装置は、例えば本出願人による
特開平１−３１８９６６号に開示されている。
【０００６】これは、リフレッシュメモリに格納される
波形データに対して、波形データが格納された時間に対
応し、任意に設定される周期で値が循環する時間データ
を与え、この周期に同期して各波形データの蓄積時間の
経過に応じた表示輝度を与えることにより、各表示画素
の輝度を漸次低下させるようにしたものである。
波形データに対して、波形データが格納された時間に対
応し、任意に設定される周期で値が循環する時間データ
を与え、この周期に同期して各波形データの蓄積時間の
経過に応じた表示輝度を与えることにより、各表示画素
の輝度を漸次低下させるようにしたものである。
【０００７】
【発明が解決しようとする課題】しかし、このような波
形表示装置には次のような問題点があった。一つの波形
を構成する複数の画素は、すべて同一の時間データを持
っている。従って、その輝度を一定の時間間隔ごとに変
化させる場合は、一つの波形を構成する全ての画素の輝
度が、一度に一定の時間間隔ごとに変化することにな
る。
形表示装置には次のような問題点があった。一つの波形
を構成する複数の画素は、すべて同一の時間データを持
っている。従って、その輝度を一定の時間間隔ごとに変
化させる場合は、一つの波形を構成する全ての画素の輝
度が、一度に一定の時間間隔ごとに変化することにな
る。
【０００８】一方、輝度は、リフレッシュメモリのビッ
ト数、あるいは時間データのビット数に対応した階調数
を持っている。例えば、リフレッシュメモリのビット数
が４ビットの場合は、輝度の階調数は１６階調となる。
ト数、あるいは時間データのビット数に対応した階調数
を持っている。例えば、リフレッシュメモリのビット数
が４ビットの場合は、輝度の階調数は１６階調となる。
【０００９】従って、各波形は、一定時間間隔でその表
示輝度を１階調ずつ１６段階に低下させてリフレッシュ
されることになるが、これは観察者の目には波形が不連
続に突然変化するように映り、特に表示する波形の数が
多い場合は、画面全体の輝度が不連続に変化することと
なり、極めて不自然な印象を与えるという問題点があっ
た。
示輝度を１階調ずつ１６段階に低下させてリフレッシュ
されることになるが、これは観察者の目には波形が不連
続に突然変化するように映り、特に表示する波形の数が
多い場合は、画面全体の輝度が不連続に変化することと
なり、極めて不自然な印象を与えるという問題点があっ
た。
【００１０】この不自然さは、リフレッシュメモリのビ
ット数を大きくして階調数を増やすことにより解消する
ことができるが、メモリのアドレス管理が複雑化した
り、装置のコストを高めてしまうという問題点があっ
た。
ット数を大きくして階調数を増やすことにより解消する
ことができるが、メモリのアドレス管理が複雑化した
り、装置のコストを高めてしまうという問題点があっ
た。
【００１１】本発明は上述した問題点を解決するために
なされたものであり、リフレッシュメモリのビット数を
増やすことなく、時間経過にともなう波形の輝度が急激
に変化せず、なめらかに変化する波形表示装置を実現す
ることである。
なされたものであり、リフレッシュメモリのビット数を
増やすことなく、時間経過にともなう波形の輝度が急激
に変化せず、なめらかに変化する波形表示装置を実現す
ることである。
【００１２】
【課題を解決するための手段】本発明の請求項１におい
ては、２次元的に配列された複数の表示画素を、画像メ
モリ内に設けられるリフレッシュメモリから読み出され
る波形データに従って選択的に駆動することにより波形
を表示し、前記波形データを前記リフレッシュメモリに
格納した時間に対応する時間データとして前記画像メモ
リに格納し、この時間データに基づいて時間の経過とと
もに前記表示画素の表示輝度を変化させる波形表示装置
において、前記画像メモリのアドレスをランダムに発生
する疑似乱数発生回路を設け、この疑似乱数発生回路に
より発生するアドレスの時間データを変更して再度前記
画像メモリに書き込むことにより、前記表示画素の表示
輝度をランダムに変更させるようにしたことを特徴とす
る波形表示装置である。
ては、２次元的に配列された複数の表示画素を、画像メ
モリ内に設けられるリフレッシュメモリから読み出され
る波形データに従って選択的に駆動することにより波形
を表示し、前記波形データを前記リフレッシュメモリに
格納した時間に対応する時間データとして前記画像メモ
リに格納し、この時間データに基づいて時間の経過とと
もに前記表示画素の表示輝度を変化させる波形表示装置
において、前記画像メモリのアドレスをランダムに発生
する疑似乱数発生回路を設け、この疑似乱数発生回路に
より発生するアドレスの時間データを変更して再度前記
画像メモリに書き込むことにより、前記表示画素の表示
輝度をランダムに変更させるようにしたことを特徴とす
る波形表示装置である。
【００１３】本発明の請求項２においては、前記疑似乱
数発生回路は、シフトレジスタと排他論理和回路からな
るＭ系列符号発生器とを有することを特徴とする請求項
１記載の波形表示装置である。
数発生回路は、シフトレジスタと排他論理和回路からな
るＭ系列符号発生器とを有することを特徴とする請求項
１記載の波形表示装置である。
【００１４】
【実施例】次に、本発明の実施例について図面を用いて
説明する。図１は、本発明の構成を示すブロック図であ
る。図１において、１は初期時間データ発生回路で、こ
の出力データ信号は切換手段７を介して画像メモリ８の
データ端子に入力される。
説明する。図１は、本発明の構成を示すブロック図であ
る。図１において、１は初期時間データ発生回路で、こ
の出力データ信号は切換手段７を介して画像メモリ８の
データ端子に入力される。
【００１５】２は変更値設定手段で、レジスタ２１と時
間データ変更回路２２から構成される。レジスタ２１
は、時間データ変更回路２２からの出力データ信号を一
時保持し、選択手段６を介して画像メモリ８のデータ端
子に入力する。
間データ変更回路２２から構成される。レジスタ２１
は、時間データ変更回路２２からの出力データ信号を一
時保持し、選択手段６を介して画像メモリ８のデータ端
子に入力する。
【００１６】時間データ変更回路２２は、画像メモリ８
からの疑似乱数発生手段３により指定されたアドレスの
データを入力し、その値を演算してレジスタ２１に出力
する。この時間データ変更回路２２は、加算もしくは減
算機能をもつ組み合わせ論理またはカウンタより実現さ
れるものである。
からの疑似乱数発生手段３により指定されたアドレスの
データを入力し、その値を演算してレジスタ２１に出力
する。この時間データ変更回路２２は、加算もしくは減
算機能をもつ組み合わせ論理またはカウンタより実現さ
れるものである。
【００１７】疑似乱数発生手段３は、画素数に一致する
周期の疑似乱数を発生させることにより、画像メモリ８
のアドレスをランダムに発生するものであり、例えば、
シフトレジスタと排他論理和回路から成るＭ系列符号発
生器等で具体化するものである。そして、疑似乱数発生
手段３の出力は、切換手段７を介して画像メモリ８のア
ドレス端子に入力される。
周期の疑似乱数を発生させることにより、画像メモリ８
のアドレスをランダムに発生するものであり、例えば、
シフトレジスタと排他論理和回路から成るＭ系列符号発
生器等で具体化するものである。そして、疑似乱数発生
手段３の出力は、切換手段７を介して画像メモリ８のア
ドレス端子に入力される。
【００１８】書込アドレス発生回路４は、波形を構成す
る位置の仮想のＸ，Ｙ座標のデータを外部から入力し、
その仮想のＸ，Ｙ座標のデータを格納する画像メモリ８
のアドレスを作成し、切換手段７を介して画像メモリ８
のアドレス端子に入力する。
る位置の仮想のＸ，Ｙ座標のデータを外部から入力し、
その仮想のＸ，Ｙ座標のデータを格納する画像メモリ８
のアドレスを作成し、切換手段７を介して画像メモリ８
のアドレス端子に入力する。
【００１９】表示アドレス発生手段５は、画像メモリ８
のどのアドレスのデータを表示させるかを定めるもので
ある。この表示アドレス発生手段５により指定されたア
ドレスは、切換手段７を介して画像メモリ８のアドレス
端子に入力される。
のどのアドレスのデータを表示させるかを定めるもので
ある。この表示アドレス発生手段５により指定されたア
ドレスは、切換手段７を介して画像メモリ８のアドレス
端子に入力される。
【００２０】選択手段６は、初期時間データ発生回路１
からの信号と、変更値設定手段２からの信号を選択して
出力する。切換手段７は、疑似乱数発生手段３と、書込
アドレス発生回路４と、表示アドレス発生手段５からの
アドレス信号を選択して出力する。
からの信号と、変更値設定手段２からの信号を選択して
出力する。切換手段７は、疑似乱数発生手段３と、書込
アドレス発生回路４と、表示アドレス発生手段５からの
アドレス信号を選択して出力する。
【００２１】画像メモリ８は、波形データが格納される
リフレッシュメモリ８１−８ｍを有している。データ変
換手段９は、リフレッシュメモリ８１−８ｍのｍビット
のデータをシリアル信号に変換するものであり、シフト
レジスタ９１−９ｍから構成される。一般には画像メモ
リ８とデータ変換手段９とをあわせてシリアル出力ポー
トを持つＤＲＡＭにて実現している。
リフレッシュメモリ８１−８ｍを有している。データ変
換手段９は、リフレッシュメモリ８１−８ｍのｍビット
のデータをシリアル信号に変換するものであり、シフト
レジスタ９１−９ｍから構成される。一般には画像メモ
リ８とデータ変換手段９とをあわせてシリアル出力ポー
トを持つＤＲＡＭにて実現している。
【００２２】このＤＲＡＭ（すなわち画像メモリ８内の
リフレッシュメモリ８１−８ｍ）の各アドレスは表示器
の画素位置に対応し、そのアドレスにはリフレッシュメ
モリ８１−８ｍに波形データを書き込んだ時間に対応す
る時間データが格納されている。この時間データは、リ
フレッシュメモリ８１−８ｍと同様のｍビットのデータ
で、リフレッシュメモリ内の同一アドレスにおける画素
の時間軸データを表している。
リフレッシュメモリ８１−８ｍ）の各アドレスは表示器
の画素位置に対応し、そのアドレスにはリフレッシュメ
モリ８１−８ｍに波形データを書き込んだ時間に対応す
る時間データが格納されている。この時間データは、リ
フレッシュメモリ８１−８ｍと同様のｍビットのデータ
で、リフレッシュメモリ内の同一アドレスにおける画素
の時間軸データを表している。
【００２３】そして、データ変換手段９からのシリアル
出力は、表示輝度制御回路１０を介して表示手段１１に
出力され、表示が行われる。
出力は、表示輝度制御回路１０を介して表示手段１１に
出力され、表示が行われる。
【００２４】次に、画像メモリ８の構成について説明す
る。図２は、画像メモリ８の構造を示す図である、リフ
レシュメモリ８１−８ｍの各アドレスは、前述した通
り、波形を表示する位置に対応している。また、そのア
ドレスの時間データは、リフレッシュメモリ８１−８ｍ
に波形データが格納された時間に対応している。
る。図２は、画像メモリ８の構造を示す図である、リフ
レシュメモリ８１−８ｍの各アドレスは、前述した通
り、波形を表示する位置に対応している。また、そのア
ドレスの時間データは、リフレッシュメモリ８１−８ｍ
に波形データが格納された時間に対応している。
【００２５】そして、そのビット数がｍビットの場合
は、２m種類の時間データを記憶できる。時間データを
表す数値は２進数にかぎらず任意の符号系を利用できる
が、ここでは、以下４ビット２進数として説明する。
尚、以下においては、その記載を簡単にするために４ビ
ット２進数の最大値は「１５」、最小値は「０」と１０
進数で記載する。
は、２m種類の時間データを記憶できる。時間データを
表す数値は２進数にかぎらず任意の符号系を利用できる
が、ここでは、以下４ビット２進数として説明する。
尚、以下においては、その記載を簡単にするために４ビ
ット２進数の最大値は「１５」、最小値は「０」と１０
進数で記載する。
【００２６】この場合、時間データが「０」の場合は、
その輝度は最も高い階調となり、最も新しい波形である
ことを示している。そして、時間データが「１５」の場
合は、その輝度は最も低い階調、すなわちその画素は表
示されないことを示している。
その輝度は最も高い階調となり、最も新しい波形である
ことを示している。そして、時間データが「１５」の場
合は、その輝度は最も低い階調、すなわちその画素は表
示されないことを示している。
【００２７】次に、動作について説明する。まず、理解
のために装置全体の動作を説明する。この装置は、表示
（画像メモリ８内のリフレッシュメモリ８１−８ｍに格
納されている複数時間の波形データを読出し、シリアル
データにして表示手段１１にて描画する動作）、書込み
（外部のＣＰＵ等から入力される波形データを、リフレ
ッシュメモリ８１−８ｍに書き込み、その書き込まれた
時間に対応するデータである時間データを画像メモリ８
の該当するアドレスに格納する動作）、消去（画像メモ
リ８のアドレスに於ける、時間データの変更すなわち輝
度の変更、完全な消去等）の動作を画像メモリ８の動作
タイミングが競合しないように調停しながら、時分割も
しくは並列処理にて行うものである。
のために装置全体の動作を説明する。この装置は、表示
（画像メモリ８内のリフレッシュメモリ８１−８ｍに格
納されている複数時間の波形データを読出し、シリアル
データにして表示手段１１にて描画する動作）、書込み
（外部のＣＰＵ等から入力される波形データを、リフレ
ッシュメモリ８１−８ｍに書き込み、その書き込まれた
時間に対応するデータである時間データを画像メモリ８
の該当するアドレスに格納する動作）、消去（画像メモ
リ８のアドレスに於ける、時間データの変更すなわち輝
度の変更、完全な消去等）の動作を画像メモリ８の動作
タイミングが競合しないように調停しながら、時分割も
しくは並列処理にて行うものである。
【００２８】この調停方法は、画像処理におけるフレー
ム同期あるいは水平同期（以下、ＣＲＴの動作タイミン
グと呼ぶ）もしくはＣＰＵ（図示しない）からの基準ク
ロックなどを用いて、同期、分周したりしたタイミング
で行うもので、従来より行われている周知の方法と同様
である。
ム同期あるいは水平同期（以下、ＣＲＴの動作タイミン
グと呼ぶ）もしくはＣＰＵ（図示しない）からの基準ク
ロックなどを用いて、同期、分周したりしたタイミング
で行うもので、従来より行われている周知の方法と同様
である。
【００２９】次に、表示の動作を説明する。ＣＲＴの動
作タイミングに合わせて、表示アドレス発生手段５は画
像メモリ８のアドレスを作成し、切換手段７は表示アド
レス発生手段５の出力を選択し、この選択されたアドレ
スは画像メモリ８のアドレス端子に入力される。
作タイミングに合わせて、表示アドレス発生手段５は画
像メモリ８のアドレスを作成し、切換手段７は表示アド
レス発生手段５の出力を選択し、この選択されたアドレ
スは画像メモリ８のアドレス端子に入力される。
【００３０】画像メモリ８は、このアドレスに格納され
た波形データ及び時間データを読出し、データ変換手段
９に出力する。データ変換手段９は、波形データ及び時
間データの各々をシフトレジスタ９１−９ｍにてシリア
ルデータに変換し、順次表示輝度制御回路１０に出力す
る。
た波形データ及び時間データを読出し、データ変換手段
９に出力する。データ変換手段９は、波形データ及び時
間データの各々をシフトレジスタ９１−９ｍにてシリア
ルデータに変換し、順次表示輝度制御回路１０に出力す
る。
【００３１】表示輝度制御回路１０は、データ変換手段
９から入力された時間データに基づいて、輝度に相当す
る電圧を作り、表示手段１１（ＣＲＴ等）に入力する。
通常ＣＲＴにおいては、輝度は入力される表示の信号の
電圧によって定められるので、時間データの変化による
輝度の階調の変化を表示することができる。
９から入力された時間データに基づいて、輝度に相当す
る電圧を作り、表示手段１１（ＣＲＴ等）に入力する。
通常ＣＲＴにおいては、輝度は入力される表示の信号の
電圧によって定められるので、時間データの変化による
輝度の階調の変化を表示することができる。
【００３２】次に、書込みと消去の動作について説明す
る。書込みアドレス発生回路４は、表示すべき波形の点
のＸ，Ｙ座標を外部より入力し、画像メモリ８における
アドレスを作成する。そして、選択手段７は、この書込
みアドレス発生回路４の出力を選択するように切り換え
られ、そのアドレスを画像メモリ８のアドレス端子に入
力する。
る。書込みアドレス発生回路４は、表示すべき波形の点
のＸ，Ｙ座標を外部より入力し、画像メモリ８における
アドレスを作成する。そして、選択手段７は、この書込
みアドレス発生回路４の出力を選択するように切り換え
られ、そのアドレスを画像メモリ８のアドレス端子に入
力する。
【００３３】一方、初期時間データ発生回路１は、時間
データ「０」（最新の波形に与える最も高い階調に対応
する時間データ）を、選択手段６を介して画像メモリ８
に出力し、その時間データは、書込みアドレス発生回路
４によって定められた画像メモリ８のアドレスに書き込
まれる。このように、取り込まれた波形の初期状態（最
大輝度の状態）が形成される。
データ「０」（最新の波形に与える最も高い階調に対応
する時間データ）を、選択手段６を介して画像メモリ８
に出力し、その時間データは、書込みアドレス発生回路
４によって定められた画像メモリ８のアドレスに書き込
まれる。このように、取り込まれた波形の初期状態（最
大輝度の状態）が形成される。
【００３４】次に、疑似乱数発生手段３は、画素数に対
応した周期で乱数を発生させ、この乱数に対応してラン
ダムに選択されたアドレスを切換手段７を介して画像メ
モリ８に与える。
応した周期で乱数を発生させ、この乱数に対応してラン
ダムに選択されたアドレスを切換手段７を介して画像メ
モリ８に与える。
【００３５】そして、画像メモリ８は、与えられたアド
レスに対応する時間データを時間データ変更回路２２に
出力し、時間データ変更回路は、入力した時間データが
最大値「１５」の場合は、その値をそのまま新たな時間
データとしてレジスタ２１及び選択手段６を介して画像
メモリ８に出力し、「１５」以外の場合は、入力した値
に１を足した値（１階調下の輝度に対応する時間デー
タ）を新たな時間データとしてレジスタ２１及び選択手
段６を介して画像メモリ８に出力する。
レスに対応する時間データを時間データ変更回路２２に
出力し、時間データ変更回路は、入力した時間データが
最大値「１５」の場合は、その値をそのまま新たな時間
データとしてレジスタ２１及び選択手段６を介して画像
メモリ８に出力し、「１５」以外の場合は、入力した値
に１を足した値（１階調下の輝度に対応する時間デー
タ）を新たな時間データとしてレジスタ２１及び選択手
段６を介して画像メモリ８に出力する。
【００３６】そして、画像メモリ８は、入力された時間
データを、変更された時間データとしてアドレスに書き
込む。そして、変更された時間データと波形データを新
たに画像メモリ８から読み出して表示手段１１に表示し
た場合は、その輝度の階調が１段階下の暗い画素として
表示されることとなる。
データを、変更された時間データとしてアドレスに書き
込む。そして、変更された時間データと波形データを新
たに画像メモリ８から読み出して表示手段１１に表示し
た場合は、その輝度の階調が１段階下の暗い画素として
表示されることとなる。
【００３７】このように、疑似乱数発生回路３は、画素
数に一致する周期で全画素に対応する画像メモリのアド
レスをランダムに発生するので、画面を構成する画素
は、ランダムにその階調が１段階下がることとなる。そ
して、全画素の階調が１下げる動作が一巡した後、さら
に階調を下げる動作が繰り返される。従って、表示され
る波形の輝度は霧が消えるように、不連続で、またラン
ダムに変化することとなるので、観察者の目に不自然に
映ることは無い。
数に一致する周期で全画素に対応する画像メモリのアド
レスをランダムに発生するので、画面を構成する画素
は、ランダムにその階調が１段階下がることとなる。そ
して、全画素の階調が１下げる動作が一巡した後、さら
に階調を下げる動作が繰り返される。従って、表示され
る波形の輝度は霧が消えるように、不連続で、またラン
ダムに変化することとなるので、観察者の目に不自然に
映ることは無い。
【００３８】次に、消去動作に要する時間について説明
する。例えば、１μｓに１画素の消去動作が行われ、画
素数が５１２×５１２、時間データが４ビット（１６階
調）、疑似乱数の周期が画素数に一致している場合は、
最大輝度で画素に波形データが表示されてから、完全に
消去されるまでの時間は、５１２×５１２×１５×１μ
ｓ（３．９３秒）から、５１２×５１２×１６×１μｓ
（４．１９秒）となる。尚、１画素の消去速度は、外部
のタイマー（図示しない）等により設定可能である。
する。例えば、１μｓに１画素の消去動作が行われ、画
素数が５１２×５１２、時間データが４ビット（１６階
調）、疑似乱数の周期が画素数に一致している場合は、
最大輝度で画素に波形データが表示されてから、完全に
消去されるまでの時間は、５１２×５１２×１５×１μ
ｓ（３．９３秒）から、５１２×５１２×１６×１μｓ
（４．１９秒）となる。尚、１画素の消去速度は、外部
のタイマー（図示しない）等により設定可能である。
【００３９】また、１画素の消去速度がより早く消去さ
れるように外部からの指示により設定を変更するか、初
期時間データを０から１４の値に設定すれば（階調数を
減らす）、その消去速度を速めることが可能である。
れるように外部からの指示により設定を変更するか、初
期時間データを０から１４の値に設定すれば（階調数を
減らす）、その消去速度を速めることが可能である。
【００４０】また、初期時間データを変更するのではな
く、表示輝度制御回路１０で、時間データと輝度の対応
関係を変化させることによっても、その消去速度を高め
ることができる。例えば、時間データが１以上の場合に
最低輝度となるように設定した場合は、その階調は
「０」とそれ以外の２段階となり、消去速度を高めるこ
とができる。
く、表示輝度制御回路１０で、時間データと輝度の対応
関係を変化させることによっても、その消去速度を高め
ることができる。例えば、時間データが１以上の場合に
最低輝度となるように設定した場合は、その階調は
「０」とそれ以外の２段階となり、消去速度を高めるこ
とができる。
【００４１】尚、画像メモリ８をリフレッシュメモリ８
１のみの１ビット構成にすることも可能である。このと
き、点は書かれているか、いないかのどちらか一方であ
るから、輝度の階調の変化はなく、疑似乱数発生手段３
にて発生したアドレスを用いると、ランダムに波形が消
去されてゆく効果が得られる。
１のみの１ビット構成にすることも可能である。このと
き、点は書かれているか、いないかのどちらか一方であ
るから、輝度の階調の変化はなく、疑似乱数発生手段３
にて発生したアドレスを用いると、ランダムに波形が消
去されてゆく効果が得られる。
【００４２】この時の動作は、前述の画像メモリ８での
読み出したアドレスのデータが１であればそのままに
し、０であれば１に変更するというものである。この場
合データをカウントするという動作をせずにそのまま１
にする、すなわちデータをクリアするということでよい
ので、変更値設定手段２の構成をより単純にすることが
できる。
読み出したアドレスのデータが１であればそのままに
し、０であれば１に変更するというものである。この場
合データをカウントするという動作をせずにそのまま１
にする、すなわちデータをクリアするということでよい
ので、変更値設定手段２の構成をより単純にすることが
できる。
【００４３】以上説明したように、本発明によれば、画
素の輝度を下げるアドレスをランダムに発生する疑似乱
数発生手段を設けたので、リフレッシュメモリのビット
数を増やすことなく、時間経過にともなう波形の輝度が
急激に変化せず、なめらかに変化する波形表示装置を実
現するこできる。
素の輝度を下げるアドレスをランダムに発生する疑似乱
数発生手段を設けたので、リフレッシュメモリのビット
数を増やすことなく、時間経過にともなう波形の輝度が
急激に変化せず、なめらかに変化する波形表示装置を実
現するこできる。
【図１】本発明の一実施例を示すブロック図である。
【図２】画像メモリの説明図である。
【図３】表示画面の説明図である。
１ 初期時間データ発生回路 ２ 変更値設定手段 ３ 疑似乱数発生手段 ４ 書込みアドレス発生回路 ５ 表示アドレス発生手段 ６ 選択手段 ７ 切換手段 ８ 画像メモリ ９ データ変換手段 １０ 表示輝度制御回路 １１ 表示手段
Claims (2)
- 【請求項１】 ２次元的に配列された複数の表示画素
を、画像メモリ内に設けられるリフレッシュメモリから
読み出される波形データに従って選択的に駆動すること
により波形を表示し、前記波形データを前記リフレッシ
ュメモリに格納した時間に対応する時間データとして前
記画像メモリに格納し、この時間データに基づいて時間
の経過とともに前記表示画素の表示輝度を変化させる波
形表示装置において、 前記画像メモリのアドレスをランダムに発生する疑似乱
数発生回路を設け、この疑似乱数発生回路により発生す
るアドレスの時間データを変更して再度前記画像メモリ
に書き込むことにより、前記表示画素の表示輝度をラン
ダムに変更させるようにしたことを特徴とする波形表示
装置。 - 【請求項２】 前記疑似乱数発生回路は、シフトレジス
タと排他論理和回路からなるＭ系列符号発生器とを有す
ることを特徴とする請求項１記載の波形表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03335091A JP3077834B2 (ja) | 1991-12-18 | 1991-12-18 | 波形表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03335091A JP3077834B2 (ja) | 1991-12-18 | 1991-12-18 | 波形表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05196646A JPH05196646A (ja) | 1993-08-06 |
| JP3077834B2 true JP3077834B2 (ja) | 2000-08-21 |
Family
ID=18284671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03335091A Expired - Fee Related JP3077834B2 (ja) | 1991-12-18 | 1991-12-18 | 波形表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3077834B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5412579A (en) * | 1993-04-05 | 1995-05-02 | Tektronix, Inc. | Slow display method for digital oscilloscope with fast acquisition system |
-
1991
- 1991-12-18 JP JP03335091A patent/JP3077834B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05196646A (ja) | 1993-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2659598B2 (ja) | ディスプレイのカーソル・パターン発生装置 | |
| WO1992022887A1 (en) | Method and apparatus for improved color to monochrome conversion | |
| JP4612952B2 (ja) | グレイスケール画像表示のための複数デジタル・ビットプレーンの高速読出し | |
| JPS5930229B2 (ja) | 輝度制御装置 | |
| JP2004170467A (ja) | フレームメモリアクセス方法及び回路 | |
| JPH10240202A (ja) | Ｌｃｄ表示装置 | |
| JP3077834B2 (ja) | 波形表示装置 | |
| JP3294867B2 (ja) | マトリクス・スクリーン像表示方法 | |
| JP4006482B2 (ja) | モニタ装置のマルチシンク回路 | |
| JPH02110497A (ja) | 画像表示装置 | |
| JP4072762B2 (ja) | 波形測定装置 | |
| JPS599059B2 (ja) | 表示装置の文字コ−ド拡張方法及び装置 | |
| JPH0281091A (ja) | 階調表示制御回路 | |
| JP3811251B2 (ja) | 液晶表示装置の駆動装置 | |
| US5638094A (en) | Method and apparatus for displaying motion video images | |
| JP2001337643A (ja) | ディジタル画像表示装置 | |
| JP2942229B2 (ja) | 液晶表示装置 | |
| SU1714584A1 (ru) | Устройство дл отображени графической информации | |
| JPH10254385A (ja) | Ｌｅｄドットマトリクス表示装置及びその階調表示方法 | |
| JP2000029426A (ja) | 表示装置 | |
| JP3128551B2 (ja) | 液晶表示装置 | |
| JP3015014B2 (ja) | 液晶表示装置 | |
| JP2982029B2 (ja) | 映像表示装置 | |
| JP2932627B2 (ja) | 表示装置 | |
| JP3314496B2 (ja) | キー信号発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080616 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090616 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |