JPS599059B2 - 表示装置の文字コ−ド拡張方法及び装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、リフレツシユを行ないラスタースキヤン方式
で表示されるリフレツシユメモリ一のコード拡張方式に
係り、特に２画素分のコードを占有しながら画面上に継
ぎ目を生じないようにした絵、文字、及び漢字の表示に
好適な表示装置の文字コード拡張方式に関する。

従来の表示方式において、表示文字種を増すためには、
表示文字を発生する特殊パターンメモリをダイナミツク
に書き換えることによつて行なつたものがある。

しかし、同一画面内でこの方式を用いて画面土に多くの
文字種を表示することは不可能である。又、たとえ同一
画面内に多文字種を表字する必要がなく、画面の内容の
切換えごとにパターンメモリの内容を書き換えるように
した場合においても、リフレツシユメモリの内容の書き
換えと同時に、パターンメモリの内容も書き換えてやら
ねばならず、その為の処理の時間とプログラム作成の手
間は膨大なものであり、時として複雑な画面構成では文
字の書き換えが困難となつている。又、リフレツシユメ
モリ内の文字コードのビツト長を多くして、文字種を増
すことは容易であるが、この場合、リフレツシユメモリ
のハードウエア回路量が多くなり、計算機と表示装置の
このリフレツシユメモリのやり取りにおいても転送時間
が長くなるとか、信号線数が多くなるなどの欠点がある
。本発明の目的は、リフレツシユメモリを有するラスタ
スキヤン方式の表示装置において、リフレツシユメモリ
を多くしないで、文字コードを実質的に拡張し、多文字
種を表示可能とする表示方法及び装置を提供することに
ある。

本発明は、データを記憶するリフレツシユメモリと、該
リフレツシユメモリから画素毎に１データづつ読出した
データに基いて表示パターンを発生するパターン発生回
路とを備えたラスタスキャン方式の表示装置において、
リフレツシユメモリから表示タイミングより１画素分以
上早く読み出したデータを一時記憶し、該一時記憶した
データ内に複数画素を使用することを示す特定コードが
含まれているか否かを判断し、特定コードが含まれてい
ない時は一時記憶したデータをパターン発生回路に送出
し、特定コードが含まれていた時は一時記憶したデータ
の少なくとも一部と該データに引続いてリフレツシユメ
モリから読出されたデータとの複数画素分のデータを１
画素分のデータとしてパターン発生回路に送出し、次い
で該複数画素分のデータに所定の修飾を加えたデータを
引続く画素のデータとしてパターン発生回路へ送出する
ようにしたものである。

以下本発明の実施例を詳細に説明する。

第１図は表示画面の一例を示したもので、画面１００は
小さく区切られた１個１個の画素１１０，１１１，１１
２，・・・・・・・・・・・・・・・の中に文字あるい
は記号が表示され、これら画素の大きさ、位置は定まつ
ており全体として格子状配置となつている。

従つて、文字あるいは記号を表示するための文字コード
は、これら各画素毎にリフレツシユメモリに入れられて
いる。リフレツシユメモリに格納されている文字コード
は、その格納番地と、画面上の表示画素の位置とが必ず
対応する。ここで、１個の画素の大きさを越える大きさ
の文字あるいは記号の表示は、複数の画素を使用して１
つの大きな文字あるいは記号を表示させている。例えば
図に示すように、記号１１３を表示するために１２個の
画素を使用している。そして１個の文字あるいは記号を
表示するために使用する複数の画素の各々に、各画素に
含まれる文字あるいは記号０一部を独立した文字あるい
は記号とした場合の独立文字コードが与えられている。
第２図は、第１図に示した画面１００の一部を示したも
ので、１１５〜１２８は夫々画素であり、夫々の画素に
文字コードが与えられ、これら文字コードがリフレツシ
ユメモリに対応する格納番地に記憶されている。第３図
は、第１図の１１０、あるいは第２図の１１５の文字「
Ａ］の表示例であり、１つの画素内は、本例では、横７
ドツト、縦８ドツトとしたものを示した。これらドツト
の１３０は点灯せず、斜線で示した１３１は点灯したド
ツトで、文字が表示される。この１画素の文字コードは
、画素毎にコードでリフレツシユメモリに入れられる。
第４図は、リフレツシユメモリに格納される１画素分の
コードの一例であり、下位桁２さ〜土位桁２９を例示し
ている。もし、１６ビツトが１画素分のコードであれば
、２し〜２１５となり、８ビツトが１画素分のコードで
あれば、２に〜２７となる。構成は任意である。本例で
は、１画素分のコードを仮に語と呼び、この１語は、コ
ントロール部１４３と文字指定コード部１４２に分れて
いる例である。文字コードは「０１０００００１」でＡ
の文字を表現し、これは標準ＡＳＣＩＩコードの例を示
したものである。第５図に、本発明の実施例の表示装置
の大略プロツク図を示す。

同図においてリフレツシユメモリ１５０には、第４図に
示されるデータが１画素毎に入れられ、その全体は、第
１図の画面１００に対応する内容を格納する。表示装置
外部からの書き込み、読み出しがデータ線１５６を介し
て行なわれ、表示装置内で表示の為のリフレツシユメモ
リの読み出しデータが、データ線１５７へ出力される。
１５４の信号線は、このリフレツシユメモリの読み出し
あるいは書き込みのアドレス等、制御信号が入れられる
。

本発明を実施する回路１５３は、データ線１５７を入力
とし、出力データ線１５８に出力する。この回路１５３
の１具体例は第６図で詳述する。パターン発生回路１５
１は、信号線１５８を入力として、リフレツシユメモリ
の出力文字コードを受け、文字コードに対応するドツト
・パターンを発生する。即ち、第４図の文字コードを受
けて、第３図の如きパターンを発生し、その出力信号を
データ線１５９に出し、ブラウン管表示回路１５２に入
力して画面を表示する。パターン発生回路１５１のパタ
ーンのラスターアドレス指定は、制御信号線１５５によ
つて与えられる。第６図は、第５図のプロツク１５３に
相当する部分の回路であり、本発明を実施する１つの具
体例である。

第６図において、リフレツシユメモリ１５０から読出さ
れた文字コードデータはデータ線１５７を介してデータ
レジスタ２００及びデータセレクタ２０１に送られるよ
うになつている。第１のメモリとしてのデータレジスタ
２００は、セツト制御信号線２０２上の信号によつてデ
ータ線１５７上の信号をセツトし、、その信号をデータ
線２０３を介してデコーダ２０４へ、データ線２０５を
介して前記データレジスタ２０１及びいま１個のデータ
レジスタ２０６へ送るようにしてある。第３のメモリと
してのデータレジスタ２０６はデータ線２０５上の文字
コードデータの少なくとも一部のデータをメモリできる
ようになつている。デコーダ２０４はレジスタ２００の
出力データの一部又は全部をデコードして、回路設計時
に決められたコードに合致した場合のみ出力線２０７に
「１」信号を送出し、他の場合は「０」信号とするもの
である。即ちデータとして、例えば第４図の１４３のコ
ントロール部分のみであつてもあるいは１４２の文字コ
ード部分のみであつても、また１４３と１４２の両方を
含む全てのコードのデコードによつて１つのコードを検
出するのであつてもかまわない。デコーダ２０４の出力
は、ＡＮＤゲート２０８に入力され、信号線２０９上の
信号とともにＡＮＤ処理される。

信号線２０９上の信号は、信号線２０２と同じ周期の制
御信号で位相が異なる。この信号線２０９上の信号は、
他のＡＮＤゲート２１０及び２１１にも加えられる。Ａ
ＮＤゲート２０８の出力はフリツプフロツプ２１２へセ
ツト入力として与えられ、セツトされた該フリツプフロ
ツプ２１２は［１」信号を出力線２１３に出力するよう
になつている。またフリツプフロツプ２１２は信号線２
１４上の信号によりりセツトされ、「０」信号を出力線
２１３に出すようになつている。信号線２１３に出力さ
れるフリツプフロツプ２１２の出力と信号線２０９の信
号はＡＮＤゲート２１１に入力され、ＡＮＤゲート２１
１の出力は信号線２１５を介して遅延回路２１６に入力
される。そして遅延回路２１６の出力は信号線２１４に
フリツプフロツプ２１２のりセツト信号として出力され
るようになつている。又ＡＮＤゲート２１１の出力は、
データセレクタ２０１により選択されたデータを入力す
る第２のメモリとしてのカウンタ２１７へクロツク信号
として送られるようになつている。フリツプフロツプ２
１２の出力はインバータ２１８を介してＡＮＤゲート２
１０の一方に入力され、該ＡＮＤゲート２１０の出力は
信号線２１９を介してカウンタ２１７へセツト信号とし
て送られると共に、デコーダ２０４の出力をインバータ
２２０を介して受けるＡＮＤゲート２２１に入力される
ようになつている。データレジスタ２００のデータを受
けるいま１個のデータレジスタ２０６はＡＮＤゲート２
０８の出力によつてフリツプフロツプ２１２のセツトと
同時にセツトされてデータ線２２２上に出力し、ＡＮＤ
ゲート２２１の出力で全内容をクリアするようになつて
いる。データセレクタ２０１は、デコーダ２０４の出力
が「Ｏ」のときＡ側入力を選択し、「１」のときＢ側入
力を選択するようになつている。データレジスタ２０６
の出力２２２とカウンタ２１７の出力２２３は並列的に
データとしてデータ線１５８に出力されるようになつて
いる。次にこの回路によつて第２図に示した文字例を表
示する場合の動作を第７図の波形タイムチヤートを参照
しつつ説明する。

リフレツシユメモリ１５０から読出されてデータ線１５
７に現われるデータは、その３１０が第２図の１１５に
、３１１が１１６に、以下同様に３１２が１１１という
具合に対応している。このデータはセツト信号２０２に
よつてレジスタ２００にセツトされる。レジスタ２００
にセツトされるデータの内容は、３２０〜３２６が夫々
３１０〜３１６に対応する。即ちレジスタ２００はリフ
レツシユメモリから読出したデータより遅れたデータを
出力データ線２０３に出している。従つてデータセレク
タ２０１は、その入力線１５７及び２０５のいずれかを
選択するが信号線２０５側（Ａ側）から信号線１５７側
（Ｂ側）に切換えれば、１画素分のコードが飛ばされる
ことになり、逆の場合は、続いて同じコードが２回与え
られることになる。デコーダ２０４は、絶えずレジスタ
２００の出力データをデコードしておりデコーダの中で
決められたコードを検出すると「１］信号が信号線２０
１に出される。ここで、第２図の漢字などのように１画
素で納まらないパターンを表示するとき、画素１１７及
び１１８を１つの対と考える。同様に１１９と１２０も
１つの対と考える。この１１７及び１１８の画素の文字
コードは、リフレツシユメモリ内の２画素のデータが存
在することは明らかで、このリフレツシユメモリの読み
出しデータの２画素分をこの実施例では１画素コードの
表現に用いる。即ち、対の２画素分のデータの先頭の１
画素コード、例えば１１７の文字コート沖には、デコー
ダで出力１信号を得るべく特定コードを含み、続く２画
素目例えば１１８は含まない。そして、１画素で１文字
を表示する１１５，１１６，１２１などは勿論、特定コ
ードを含まない。従つて、この特定コードを含む画素１
１７あるいは１１８のデータ３１２（３２２）あるいは
３１４（３２４）は特定コードを含む。それ故、デコー
ダ２０４はデータ３２２に対応して３４０を、３２４に
対応して３４１を「１」信号として出力する。この「１
」信号のパルス幅中ＡＮＤゲート２０８が信号線２０９
のパルスを選び、フリツプフロツプ２１２をセツトする
ので信号線２１３上には３４２，３４３の「１」信号が
生ずる。フリツプフロツプ２１２の出力によつて、カウ
ンタ２１７のデータセツト３４４，３４５，３４６ある
いはカウント信号の送出３４７，３４８を行なう。画素
位置１１７あるいは１１９では、データセレクタ２０１
がレジスタ２００の出力線２０５を選択せず、データ線
１５７を選択しており、この区間３４０あるいは３４１
では、カウンタ２１７のセツト制御信号線２１９上のパ
ルス３４５，３４６によつて、データ部分３１３が３３
２へ、３１５が３３４へ現われるようにセツトされる。
従つて、カウンタ２１７の出力信号は入力データに比べ
て３１０が３３０に（１１５の部分）、３１１が３３１
に（１１６の部分）、３１２はセツトされず（１１７の
部分）、３１３が３３２に相当する。そして、３３３は
、カウントパルス３４７によりカウント入力がカウンタ
２１７に入れられ、３３２をカウント処理したものであ
る。すなわち、３３２に＋１あるいは−１などの特定の
決められた修飾が行なわれて３３３のデータが作られる
。３３４には３１５が移つて入り、３３５では３３４の
内容が同じくカウント処理などの操作を受ける。

３３６は通常通り３１６が３３６に移りセツトされる。

又、出力線１５８に加えられる拡張コードとして、レジ
スタ２０６の出力が加えられる。レジスタ２０６は、フ
リツプフロツプ２１２のセツトと同時にセツトされるた
め、画素位置で１１７あるいは１１９に相当する文字コ
ード３４１あるいは３４２が、セツトされ、３４１は画
素の１１７及び１１８の間保持され、３４２は画素の１
１９及び１２０の間保持される。出力線１５８上のデー
タとしては、画素１１７のタイミングで文字コード３４
１が上桁に、３３２が下桁にセツトされて出力され画素
１１８のタイミングで文字コード３４１が上桁に、３３
２に＋１あるいは−１等の特定の修飾をほどこしだコー
ド３３３が下桁にセツトされて出力される。同様に、画
素１１９のタイミングで文字コード３４２が上桁に、３
３４が下桁にセツトされて出力され、画素１２０のタイ
ミングで文字コード３４２が上桁に、３３４に特定の修
飾をほどこしたコード３３５が下桁にセツトされて出力
される。この実施例におけるリフレツシユメモリから読
出されるデータとパターン発生回路に出力されるデータ
との関係を第８図を用いて簡単に説明する。

リフレツシユメモリ１５０から画素毎に順次読出される
データをＡ，Ｂ，Ｘ，Ｃ，Ｄとし、ＸとＣの２画素分の
データで１文字を表示するとすれば、データＸに特定コ
ードが含ませてある。先ずデータＡが第１メモリとして
のレジスタ２００に記憶され特定コード有無の判定がな
される。データＡに特定コードを含ませていないのでＡ
は第２メモリとしてのカウンタ２１７に転送され、１画
素分のデータとしてパターン発生回路に出力される。同
様にデータＢも第１メモリに記憶され次いで第２メモリ
に転送されてパターン発生回路に出力される。データＸ
は第１メモリに記憶されると、特定コードを含んでいる
ため第２メモリでなく少なくともその一部Ｘ１が第３メ
モリとしてのレジスタ２０６に転送される。一方このと
きリフレツシユメモリ１５０から読出された引続くデー
タＣが第１メモリを介することなく直ちに第２メモリに
記憶される。そして第２メモリに記憶されたデータＣと
第３メモリに記憶されたデータＸ１が１画素分のデータ
としてパターン発生回路に出力される。次に第２メモリ
のデータＣが＋１加算等の修飾を受ける。一方第３メモ
リのデータＸ１はそのまま１画素分よけいに保持される
。そして引続く画素の表示データとしては、第２メモリ
の所定の修飾を受けたデータＣ＋１と第３メモリに保持
されていたデータＸ１とが１画素分のデータとしてパタ
ーン発生回路に出力される。更にデータＤは特定コード
を含んでいないため、第１メモリ、第２メモリの順で記
憶されパターン発生回路に出力される。上記実施例によ
れば、リフレツシユメモリの２画素分のデータを１つの
文字コードを表現するために使用するため、文字種を増
加できる一方、文字コードとして２画素分を１つの文字
コードとしたので画面に継ぎ目が生じない。

また、２画素分のコードで１画素を表示し、引続く画素
コードはこの２画素分のコードに所定の修飾を加えて作
るようにしたのでパターン発生回路へのパターンコード
の欠落が生じない。更に漢字等特に多文字種を要する表
示を容易にしてプログラムの作成容易性、表示装置の使
い易さが増す。少ないハードウエアでコード拡張できる
ので安価となる。なお、上記実施例において、第３メモ
リとしてのレジスタ２０６ビツト数が１ビツトで良けれ
ば、レジスタ２０６の代りにフリツプフロツプを置き、
該フリツプフロツプをＡＮＤゲート２０８の出力信号で
セツトし、ＡＮＤゲート２２１の出力信号でりセツトす
るようにしても良い。以上述べたように本発明によれば
、リフレツシユメモリ内の１画素当りの文字表示コード
のビツト長を伸すことなく、文字種コードの拡張が可能
となる。

【図面の簡単な説明】

第１図は、この種表示装置の画面表示例を示す図、第２
図は、第１図の画面の部分的な詳細を示す図、第３図は
、１画素の表示例を示す図、第４図は、リフレツシユメ
モリの１画素分のデータの例を示す図、第５図は、本発
明の実施例装置を示すプロツク図、第６図は、本発明の
実施例を具体的に示す図、第７図は、第６図の実施例の
動作を説明するためのタイムチヤート、第８図は、，第
６図の実施例における読出しデータと各メモリのデータ
との関係を説明する図である。 １００・・・・・・画面、１１０〜１１２，１１５〜１
２８・・・・・・画素、１５０・・・・・・リフレツシ
ユメモリ、１５１・・・・・・パターン発生回路、２０
０，２０６・・・・・・データレジスタ、２０１・・・
・・・データセレクタ、２０４・・・・・・デコーダ、
２１２・・・・・・フリツプフロツプ、２１７・・・・
・・カウンタ。

Claims (1)

1. 【特許請求の範囲】 １ データを記憶するリフレッシュメモリと、該リフレ
   ッシュメモリから画素毎に読出したデータに基いて表示
   パターンを発生するパターン発生回路とを備えたラスタ
   スキャン方式の表示装置において、リフレッシュメモリ
   から表示タイミングより１画素分以上早く読み出したデ
   ータを一時記憶し、該一時記憶したデータ内に複数の画
   素を使用することを示す特定コードが含まれているか否
   かを判断し、特定コードが含まれていないときは一時記
   憶したデータをパターン発生回路に送出し、特定コード
   が含まれていたときは一時記憶したデータの少なくとも
   一部と該データに引続いてリフレッシュメモリから読出
   されたデータとの複数画素分のデータを１画素分のデー
   タとしてパターン発生回路に送出し、次いで該複数画素
   分のデータに所定の修飾を加えたデータを引続く画素の
   データとしてパターン発生回路へ送出することを特徴と
   する表示装置の文字コード拡張方法。 ２ 特許請求の範囲第１項記載の文字コード拡張方法に
   おいて、所定の修飾は、特定コードを含むデータの次の
   データの内容に１を加算することによつて行なう表示装
   置の文字コード拡張方法。 ３ 特許請求の範囲第１項記載の文字コード拡張方法に
   おいて、所定の修飾は、特定コードを含むデータの次の
   データの内容から１を減算することによつて行なう表示
   装置の文字コード拡張方法。 ４ データを記憶するリフレッシュメモリと、該リフレ
   ッシュメモリから画素毎に読出したデータに基いて表示
   パターンを発生するパターン発生回路とを備えたラスタ
   スキャン方式の表示装置において、リフレッシュメモリ
   から表示タイミングより１画素分以上早く読出したデー
   タを記憶する第１のメモリと、第１のメモリに記憶され
   たデータに複数画素を使用することを示す特定コードが
   含まれているか否かを判断する手段と、前記判断手段が
   第１のメモリに記憶されているデータに特定コードが含
   まれないことを検出したとき第１のメモリに記憶されて
   いるデータを書込み、一方特定コードが含まれているこ
   とを検出したときは第１のメモリの記憶データを書込む
   代りに該特定コードを含むデータに引続いてリフレッシ
   ュメモリから読出されたデータを書込む第２のメモリと
   、前記判断手段が第１のメモリの記憶データ内に特定コ
   ードを検出したとき第１のメモリの記憶データの少なく
   とも一部を書込む第３のメモリと、第３のメモリに書込
   まれたデータと第２のメモリに書込まれた特定コードを
   含むデータに引続くデータとが１画素分のデータとして
   パターン発生回路に送出された後第２のメモリのデータ
   に所定の修飾を加える手段とを備え、前記判断手段が特
   定コードを検出しないときは第２のメモリのデータをパ
   ターン発生回路へ送出し、特定コードを検出したときは
   第２のメモリのデータと第３のメモリのデータとを１画
   素分のデータとしてパターン発生回路に送出し、次に第
   ２のメモリのデータに所定の修飾を加えたデータと第３
   のメモリのデータとを引続く１画素分のデータとしてパ
   ターン発生回路へ送出するように構成したことを特徴と
   する表示装置の文字コード拡張装置。