JP2982029B2 - 映像表示装置 - Google Patents
映像表示装置Info
- Publication number
- JP2982029B2 JP2982029B2 JP3169275A JP16927591A JP2982029B2 JP 2982029 B2 JP2982029 B2 JP 2982029B2 JP 3169275 A JP3169275 A JP 3169275A JP 16927591 A JP16927591 A JP 16927591A JP 2982029 B2 JP2982029 B2 JP 2982029B2
- Authority
- JP
- Japan
- Prior art keywords
- character
- data
- address
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、映像表示装置に関
し、詳しくは、縁どりのついた文字やパターンをスーパ
ーインポーズするテレビやＶＴＲ，ビデオカメラ，レー
ザディスク等の映像表示装置に関するものである。
し、詳しくは、縁どりのついた文字やパターンをスーパ
ーインポーズするテレビやＶＴＲ，ビデオカメラ，レー
ザディスク等の映像表示装置に関するものである。
【０００２】
【従来の技術】図３は、従来の映像表示装置のキャラク
タ映像信号生成回路部分を中心とするブロック図であ
る。このキャラクタ映像信号生成回路１３は、画面上に
一時に表示される全てのキャラクタのコード（以下キャ
ラクタコードと記す）を蓄えておくことができる表示デ
ータＲＡＭ５を備えている。
タ映像信号生成回路部分を中心とするブロック図であ
る。このキャラクタ映像信号生成回路１３は、画面上に
一時に表示される全てのキャラクタのコード（以下キャ
ラクタコードと記す）を蓄えておくことができる表示デ
ータＲＡＭ５を備えている。
【０００３】マイクロコンピュータ１から送られて来た
キャラクタコード“Ｗ”を表示データＲＡＭ５に書込む
ために、この回路は書込みアドレスレジスタ２と書き込
みデータレジスタ３と書込み同期回路４とアドレス選択
回路６とを備えている。マイクロコンピュータ１からの
制御およびデータ信号Ｂを受けて、書込みアドレスレジ
スタ２はアドレス“Ａ”を保持し、書き込みデータレジ
スタ３はキャラクタコード“Ｗ”を保持する。書込み同
期回路４は書込み同期信号Ｓを生成し、この書込み信号
同期Ｓを受けて、アドレス選択回路６は表示データＲＡ
Ｍ５へのアドレス信号Ｕを生成する。
キャラクタコード“Ｗ”を表示データＲＡＭ５に書込む
ために、この回路は書込みアドレスレジスタ２と書き込
みデータレジスタ３と書込み同期回路４とアドレス選択
回路６とを備えている。マイクロコンピュータ１からの
制御およびデータ信号Ｂを受けて、書込みアドレスレジ
スタ２はアドレス“Ａ”を保持し、書き込みデータレジ
スタ３はキャラクタコード“Ｗ”を保持する。書込み同
期回路４は書込み同期信号Ｓを生成し、この書込み信号
同期Ｓを受けて、アドレス選択回路６は表示データＲＡ
Ｍ５へのアドレス信号Ｕを生成する。
【０００４】また、表示すべきキャラクタコード“Ｇ”
を表示データＲＡＭ５から読出すために、キャラクタ映
像信号生成回路１３は、垂直アドレスカウンタ１２と発
振回路１１、水平アドレスカウンタ１０とを備えてい
る。垂直アドレスカウンタ１２は、走査線との同期をと
るための垂直同期信号Ｖと水平同期信号Ｈとを受けて行
選択信号Ｒを生成し、表示画面上の垂直方向位置を定め
るための行選択信号Ｒをアドレス選択回路６へ送る。発
振回路１１は、水平方向走査中のタイミングをとるため
に、水平同期信号Ｈを受けてこれに発生信号の位相が同
期しているドットクロックＤを発生する。水平アドレス
カウンタ１０は、水平同期信号ＨとドットクロックＤを
受けて表示画面上の水平方向位置を定めるための桁選択
信号Ｃを生成し、アドレス選択回路６と書込み同期回路
４へ桁選択信号Ｃを送る。
を表示データＲＡＭ５から読出すために、キャラクタ映
像信号生成回路１３は、垂直アドレスカウンタ１２と発
振回路１１、水平アドレスカウンタ１０とを備えてい
る。垂直アドレスカウンタ１２は、走査線との同期をと
るための垂直同期信号Ｖと水平同期信号Ｈとを受けて行
選択信号Ｒを生成し、表示画面上の垂直方向位置を定め
るための行選択信号Ｒをアドレス選択回路６へ送る。発
振回路１１は、水平方向走査中のタイミングをとるため
に、水平同期信号Ｈを受けてこれに発生信号の位相が同
期しているドットクロックＤを発生する。水平アドレス
カウンタ１０は、水平同期信号ＨとドットクロックＤを
受けて表示画面上の水平方向位置を定めるための桁選択
信号Ｃを生成し、アドレス選択回路６と書込み同期回路
４へ桁選択信号Ｃを送る。
【０００５】さらに、選択されたキャラクタコード
“Ｇ”のパターンを表示するために、キャラクタ映像信
号生成回路１３は、キャラクタジェネレータ７とシリア
ル変換回路８とを備えていて、キャラクタジェネレータ
７は、アドレス選択回路６で生成されたアドレス信号Ｌ
と選択されたキャラクタコード“Ｇ”とを受けて１キャ
ラクタ分のパターンの内の１行分のキャラクタパターン
“Ｐ”を生成する。また、シリアル変換回路８は、１行
分の複数ビットからなるキャラクタパターンをドットク
ロックＤに応じて１ドットづつ順次出力する。
“Ｇ”のパターンを表示するために、キャラクタ映像信
号生成回路１３は、キャラクタジェネレータ７とシリア
ル変換回路８とを備えていて、キャラクタジェネレータ
７は、アドレス選択回路６で生成されたアドレス信号Ｌ
と選択されたキャラクタコード“Ｇ”とを受けて１キャ
ラクタ分のパターンの内の１行分のキャラクタパターン
“Ｐ”を生成する。また、シリアル変換回路８は、１行
分の複数ビットからなるキャラクタパターンをドットク
ロックＤに応じて１ドットづつ順次出力する。
【０００６】シリアル変換回路８は、さらに縁どりパタ
ーン“Ｙ”を生成する回路を有しており、縁どりのつい
たキャラクタのパターンを他の映像信号Ｅに合成してＣ
ＲＴ９に表示することもできる。
ーン“Ｙ”を生成する回路を有しており、縁どりのつい
たキャラクタのパターンを他の映像信号Ｅに合成してＣ
ＲＴ９に表示することもできる。
【０００７】このような構成のキャラクタ映像信号生成
回路１３において、マイクロコンピュータ１から送られ
て来たキャラクタコード“Ｗ”を表示データＲＡＭ５に
書込む時の動作を説明する。
回路１３において、マイクロコンピュータ１から送られ
て来たキャラクタコード“Ｗ”を表示データＲＡＭ５に
書込む時の動作を説明する。
【０００８】表示データＲＡＭ５に書込みたいキャラク
タコード“Ｗ”をマイクロコンピュータ１が制御および
データ信号Ｂに従って書込みデータレジスタ３に送出す
ると、これを受けて書込みデータレジスタ３はキャラク
タコード“Ｗ”を保持し出力する。キャラクタコード
“Ｗ”を書込みたい表示データＲＡＭ５のアドレス
“Ａ”をマイクロコンピュータ１が制御およびデータ信
号Ｂに従って書込みアドレスレジスタ２に送出すると、
これを受けて書込みアドレスレジスタ２はアドレス
“Ａ”を保持しアドレス信号Ａ上に出力する。書込みア
ドレスレジスタ２がアドレス“Ａ”を保持し書込みデー
タレジスタ３がキャラクタコード“Ｗ”を保持している
ことの制御信号をマイクロコンピュータ１が制御および
データ信号Ｂに従って書込み同期回路４に送出し、書込
みの準備が整っていることを知らせると、これを受けて
書込み同期回路４は書込みを行わせるための書込み同期
信号Ｓを出力しようとする。
タコード“Ｗ”をマイクロコンピュータ１が制御および
データ信号Ｂに従って書込みデータレジスタ３に送出す
ると、これを受けて書込みデータレジスタ３はキャラク
タコード“Ｗ”を保持し出力する。キャラクタコード
“Ｗ”を書込みたい表示データＲＡＭ５のアドレス
“Ａ”をマイクロコンピュータ１が制御およびデータ信
号Ｂに従って書込みアドレスレジスタ２に送出すると、
これを受けて書込みアドレスレジスタ２はアドレス
“Ａ”を保持しアドレス信号Ａ上に出力する。書込みア
ドレスレジスタ２がアドレス“Ａ”を保持し書込みデー
タレジスタ３がキャラクタコード“Ｗ”を保持している
ことの制御信号をマイクロコンピュータ１が制御および
データ信号Ｂに従って書込み同期回路４に送出し、書込
みの準備が整っていることを知らせると、これを受けて
書込み同期回路４は書込みを行わせるための書込み同期
信号Ｓを出力しようとする。
【０００９】しかし、このとき表示データＲＡＭ５から
は、行選択信号Ｒと桁選択信号Ｃを受けたアドレス選択
回路６が生成したアドレス信号Ｕにより選択された表示
のためのキャラクタコード“Ｇ”の読出しが水平同期信
号Ｈおよび垂直同期信号Ｖに同期して行われているの
で、書込み同期回路４は、キャラクタコード“Ｇ”が読
出されているタイミングを避けて、キャラクタコード
“Ｇ”の不要な水平帰線の期間および垂直帰線の期間
に、書込み同期信号Ｓを出力する。書込み同期信号Ｓを
受けてアドレス選択回路６はアドレス信号Ａを選択し、
この信号Ａ上のアドレス“Ａ”をアドレス信号Ｕとして
表示データＲＡＭ５へ出力し、表示データＲＡＭ内のア
ドレス“Ａ”にキャラクタコード“Ｗ”が書込まれる。
は、行選択信号Ｒと桁選択信号Ｃを受けたアドレス選択
回路６が生成したアドレス信号Ｕにより選択された表示
のためのキャラクタコード“Ｇ”の読出しが水平同期信
号Ｈおよび垂直同期信号Ｖに同期して行われているの
で、書込み同期回路４は、キャラクタコード“Ｇ”が読
出されているタイミングを避けて、キャラクタコード
“Ｇ”の不要な水平帰線の期間および垂直帰線の期間
に、書込み同期信号Ｓを出力する。書込み同期信号Ｓを
受けてアドレス選択回路６はアドレス信号Ａを選択し、
この信号Ａ上のアドレス“Ａ”をアドレス信号Ｕとして
表示データＲＡＭ５へ出力し、表示データＲＡＭ内のア
ドレス“Ａ”にキャラクタコード“Ｗ”が書込まれる。
【００１０】表示すべきキャラクタコード“Ｇ”を表示
データＲＡＭ５から選択して読出すときの回路の動作を
説明する。垂直アドレスカウンタ１２は、垂直同期信号
Ｖを受けてカウント値が初期化され、水平同期信号Ｈを
受けてカウント値を進め、走査線の垂直方向の位置を定
めるための行選択信号Ｒを出力する。発振回路１１は、
水平同期信号Ｈを受けて発振の位相が初期化され、走査
線の水平方向の走査速度に対応する周波数のドットクロ
ックＤを生成し出力する。水平アドレスカウンタ１０
は、水平同期信号Ｈを受けてカウント値が初期化され、
ドットクロックＤを受けてカウント値を進め、走査線の
水平方向の位置を定めるための桁選択信号Ｃを出力す
る。アドレス選択回路６は、このようにして生成された
行選択信号Ｒと桁選択信号Ｃが入力されて、表示データ
ＲＡＭへのアドレス信号Ｕとキャラクタジェネレータ７
へのアドレス信号Ｌとを、それぞれの記憶形態に応じて
演算して生成し出力する。
データＲＡＭ５から選択して読出すときの回路の動作を
説明する。垂直アドレスカウンタ１２は、垂直同期信号
Ｖを受けてカウント値が初期化され、水平同期信号Ｈを
受けてカウント値を進め、走査線の垂直方向の位置を定
めるための行選択信号Ｒを出力する。発振回路１１は、
水平同期信号Ｈを受けて発振の位相が初期化され、走査
線の水平方向の走査速度に対応する周波数のドットクロ
ックＤを生成し出力する。水平アドレスカウンタ１０
は、水平同期信号Ｈを受けてカウント値が初期化され、
ドットクロックＤを受けてカウント値を進め、走査線の
水平方向の位置を定めるための桁選択信号Ｃを出力す
る。アドレス選択回路６は、このようにして生成された
行選択信号Ｒと桁選択信号Ｃが入力されて、表示データ
ＲＡＭへのアドレス信号Ｕとキャラクタジェネレータ７
へのアドレス信号Ｌとを、それぞれの記憶形態に応じて
演算して生成し出力する。
【００１１】表示データＲＡＭ５は、アドレス信号Ｕを
受けて、それにより指定されたアドレスに予め記憶して
いたキャラクタコード“Ｇ”を読出して、キャラクタジ
ェネレータ７へ出力する。キャラクタジェネレータ７
は、キャラクタパターンを記憶したＲＯＭでよく、キャ
ラクタコード“Ｇ”を受けて、そのコードに対応する１
キャラクタ分のパターン（マトリックス状構成）を選択
し、さらにアドレス信号Ｌを受けて、１キャラクタ分の
パターンの内の１行分のキャラクタパターン“Ｐ”を出
力する。
受けて、それにより指定されたアドレスに予め記憶して
いたキャラクタコード“Ｇ”を読出して、キャラクタジ
ェネレータ７へ出力する。キャラクタジェネレータ７
は、キャラクタパターンを記憶したＲＯＭでよく、キャ
ラクタコード“Ｇ”を受けて、そのコードに対応する１
キャラクタ分のパターン（マトリックス状構成）を選択
し、さらにアドレス信号Ｌを受けて、１キャラクタ分の
パターンの内の１行分のキャラクタパターン“Ｐ”を出
力する。
【００１２】縁どりパターンを生成するには、上下の行
のパターンも必要であり、合わせて３行分のパターンを
要するから、例えば、アドレス信号Ｌの値が“Ｎ”の時
に表示したいキャラクタパターンを指すとすれば、１キ
ャラクタ分の幅を走査する時間内にアドレス信号Ｌの値
は、“（Ｎ−１）”，“Ｎ”，“（Ｎ＋１）”と変化
し、１キャラクタ分のパターンの内の３行分のキャラク
タパターンを読出す（図２の（ａ）を参照）。
のパターンも必要であり、合わせて３行分のパターンを
要するから、例えば、アドレス信号Ｌの値が“Ｎ”の時
に表示したいキャラクタパターンを指すとすれば、１キ
ャラクタ分の幅を走査する時間内にアドレス信号Ｌの値
は、“（Ｎ−１）”，“Ｎ”，“（Ｎ＋１）”と変化
し、１キャラクタ分のパターンの内の３行分のキャラク
タパターンを読出す（図２の（ａ）を参照）。
【００１３】シリアル変換回路８は、パラレルデータを
シリアルデータに変換するために、シフトレジスタを主
体にして構成される回路である。縁どりパターンの生成
に要する３行分のキャラクタパターンを処理するため
に、通常は３組のシフトレジスタを有する。３組のシフ
トレジスタで、３行分の複数ビットからなるキャタクタ
パターンをパラレルにラッチし、ドットクロックＤを受
けて、キャラクタパターン“Ｐ”および生成した縁どり
パターン“Ｙ”とを、１ドットづつシリアルに出力す
る。このようにして、縁どり無表示Ｎから生成された縁
どり付表示Ｚのパターンが画面上に表示される（図２の
（ａ）を参照）。
シリアルデータに変換するために、シフトレジスタを主
体にして構成される回路である。縁どりパターンの生成
に要する３行分のキャラクタパターンを処理するため
に、通常は３組のシフトレジスタを有する。３組のシフ
トレジスタで、３行分の複数ビットからなるキャタクタ
パターンをパラレルにラッチし、ドットクロックＤを受
けて、キャラクタパターン“Ｐ”および生成した縁どり
パターン“Ｙ”とを、１ドットづつシリアルに出力す
る。このようにして、縁どり無表示Ｎから生成された縁
どり付表示Ｚのパターンが画面上に表示される（図２の
（ａ）を参照）。
【００１４】キャラクタ映像信号生成回路１３により生
成されて１ドットづつ順次出力される映像信号は、他の
映像信号Ｅと合成されて、ＣＲＴ９に表示される。合成
されて表示された画面においては、例えば、キャラクタ
のパターンを白色で表示した場合に背景も白色である
と、縁どりがなければキャラクタのパターンが判別しに
くいが、前述のような縁どりが黒く付いていると背景の
状態に関わらずキャラクタのパターンが強調されて見や
すくなる。
成されて１ドットづつ順次出力される映像信号は、他の
映像信号Ｅと合成されて、ＣＲＴ９に表示される。合成
されて表示された画面においては、例えば、キャラクタ
のパターンを白色で表示した場合に背景も白色である
と、縁どりがなければキャラクタのパターンが判別しに
くいが、前述のような縁どりが黒く付いていると背景の
状態に関わらずキャラクタのパターンが強調されて見や
すくなる。
【００１５】
【発明が解決しようとする課題】しかし、従来の構成の
映像表示装置には、全てのキャラクタのパターンに対し
て縁どりが行われているので、日付や時刻など一部分だ
け強調したくないという要求には対応できないという問
題点がある。この発明の目的は、このような従来技術の
問題点を解決するためのものであって、キャラクタごと
にまたは行ごとに縁どりの有無を制御できる映像表示装
置を提供するものである。
映像表示装置には、全てのキャラクタのパターンに対し
て縁どりが行われているので、日付や時刻など一部分だ
け強調したくないという要求には対応できないという問
題点がある。この発明の目的は、このような従来技術の
問題点を解決するためのものであって、キャラクタごと
にまたは行ごとに縁どりの有無を制御できる映像表示装
置を提供するものである。
【００１６】
【課題を解決するための手段】上記課題を解決するため
に、本発明に係る映像表示装置は、表示すべきキャラク
タのキャラクタコードを記憶するメモリと、該メモリか
ら選択出力されるキャラクタコードに応じてキャラクタ
パターンデータを出力するキャラクタジェネレータと、
該キャラクタパターンデータをシリアル変換して出力す
るシリアル変換回路を備えた映像表示装置において、キ
ャラクタ毎にまたは行毎に縁どりを付すか否かを示すフ
ラグデータを記憶する縁どり有無データ記憶回路を前記
メモリとは独立して設けるとともに、該縁どり有無デー
タ記憶回路からは、前記メモリから選択出力されたキャ
ラクタコードに対応するフラグデータが前記シリアル変
換回路に出力され、前記シリアル変換回路は、少なくと
も３組のシフトレジスタを有し、縁どりを示すフラグデ
ータを受けた場合に、該シフトレジスタを用いてキャラ
クタパターンデータに縁どりパターンを付してシリアル
変換することを特徴とする。
に、本発明に係る映像表示装置は、表示すべきキャラク
タのキャラクタコードを記憶するメモリと、該メモリか
ら選択出力されるキャラクタコードに応じてキャラクタ
パターンデータを出力するキャラクタジェネレータと、
該キャラクタパターンデータをシリアル変換して出力す
るシリアル変換回路を備えた映像表示装置において、キ
ャラクタ毎にまたは行毎に縁どりを付すか否かを示すフ
ラグデータを記憶する縁どり有無データ記憶回路を前記
メモリとは独立して設けるとともに、該縁どり有無デー
タ記憶回路からは、前記メモリから選択出力されたキャ
ラクタコードに対応するフラグデータが前記シリアル変
換回路に出力され、前記シリアル変換回路は、少なくと
も３組のシフトレジスタを有し、縁どりを示すフラグデ
ータを受けた場合に、該シフトレジスタを用いてキャラ
クタパターンデータに縁どりパターンを付してシリアル
変換することを特徴とする。
【００１７】さらに、この縁どり有無データ記憶回路
は、ＲＯＭであってもよいが、ＲＯＭではなく書込み可
能なＲＡＭを主体として構成されている場合には、マイ
クロコンピュータとのインターフェイスを有し、マイク
ロコンピュータからの制御およびデータ信号に従って縁
どりの有無を示すフラグを記憶するものである。
は、ＲＯＭであってもよいが、ＲＯＭではなく書込み可
能なＲＡＭを主体として構成されている場合には、マイ
クロコンピュータとのインターフェイスを有し、マイク
ロコンピュータからの制御およびデータ信号に従って縁
どりの有無を示すフラグを記憶するものである。
【００１８】
【作用】以上のような構成によれば、キャラクタごとま
たは行ごとに縁どりを選択して表示できることを以下に
示す。縁どりを付けて強調したいキャラクタパターンが
表示される画面上の位置に対応するフラグ、すなわち縁
どり有無データ記憶回路内のメモリの対応するアドレス
のフラグの値を、例えば“１”に設定する。そして、強
調したくないので縁どりをしないキャラクタパターンが
表示される画面上の位置に対応するフラグ、すなわち縁
どり有無データ記憶回路内のメモリの対応するアドレス
のフラグの値を、例えば“０”に設定する。このように
設定しておいて、行選択信号および桁選択信号からアド
レス生成回路が生成するアドレスによって表示キャラク
タが定まると同時に、行選択信号および桁選択信号に従
って縁どり有無データ記憶回路から、前記の表示キャラ
クタに対応する縁どりの有無を示すフラグの値が読出さ
れる。この読出された値が、縁どり有無選択信号とし
て、縁どりを生成するシリアル変換回路へ送出される。
この縁どり有無選択信号の値が“１”であれば、シリア
ル変換回路が、縁どり付表示を選択して出力する。縁ど
り有無選択信号の値が“０”であれば、シリアル変換回
路が、縁どり無表示を選択して出力する。このように、
縁どり有無選択信号の“１”あるいは“０”の値に応じ
て、シリアル変換回路が、縁どり付表示あるいは縁どり
無表示のどちらかを選択して出力する。その結果、キャ
ラクタごとまたは行ごとに選択して縁どりを付けて強調
したり縁どりをしないで表示することが可能になる。
たは行ごとに縁どりを選択して表示できることを以下に
示す。縁どりを付けて強調したいキャラクタパターンが
表示される画面上の位置に対応するフラグ、すなわち縁
どり有無データ記憶回路内のメモリの対応するアドレス
のフラグの値を、例えば“１”に設定する。そして、強
調したくないので縁どりをしないキャラクタパターンが
表示される画面上の位置に対応するフラグ、すなわち縁
どり有無データ記憶回路内のメモリの対応するアドレス
のフラグの値を、例えば“０”に設定する。このように
設定しておいて、行選択信号および桁選択信号からアド
レス生成回路が生成するアドレスによって表示キャラク
タが定まると同時に、行選択信号および桁選択信号に従
って縁どり有無データ記憶回路から、前記の表示キャラ
クタに対応する縁どりの有無を示すフラグの値が読出さ
れる。この読出された値が、縁どり有無選択信号とし
て、縁どりを生成するシリアル変換回路へ送出される。
この縁どり有無選択信号の値が“１”であれば、シリア
ル変換回路が、縁どり付表示を選択して出力する。縁ど
り有無選択信号の値が“０”であれば、シリアル変換回
路が、縁どり無表示を選択して出力する。このように、
縁どり有無選択信号の“１”あるいは“０”の値に応じ
て、シリアル変換回路が、縁どり付表示あるいは縁どり
無表示のどちらかを選択して出力する。その結果、キャ
ラクタごとまたは行ごとに選択して縁どりを付けて強調
したり縁どりをしないで表示することが可能になる。
【００１９】縁どり有無データ記憶回路が、マイクロコ
ンピュータとのインターフェイスを有し、ＲＡＭを主体
として構成されている場合には、マイクロコンピュータ
からの制御およびデータ信号に従って縁どりの有無を示
すフラグの値を変更することができるので、強調する表
示キャラクタの選択が何時でも何処でも自由自在にでき
る。また、縁どり有無データ記憶回路を独立に設けたこ
とによって、表示するキャラクコードの変更のタイミン
グと、そのキャラクタあるいはそのキャラクタを含む行
に縁どりをするかしないかの指定のタイミングが任意と
なり、よって、キャラクタコードやフラグを設定し変更
するためのマイクロコンピュータのプログラムが簡易な
ものでよい。特に、行ごとに縁どりの有無を制御するだ
けで十分な場合には、全キャラクタ数のメモリ容量を要
しないので、縁どり有無データ記憶回路内のメモリ容量
が少なくてよい。
ンピュータとのインターフェイスを有し、ＲＡＭを主体
として構成されている場合には、マイクロコンピュータ
からの制御およびデータ信号に従って縁どりの有無を示
すフラグの値を変更することができるので、強調する表
示キャラクタの選択が何時でも何処でも自由自在にでき
る。また、縁どり有無データ記憶回路を独立に設けたこ
とによって、表示するキャラクコードの変更のタイミン
グと、そのキャラクタあるいはそのキャラクタを含む行
に縁どりをするかしないかの指定のタイミングが任意と
なり、よって、キャラクタコードやフラグを設定し変更
するためのマイクロコンピュータのプログラムが簡易な
ものでよい。特に、行ごとに縁どりの有無を制御するだ
けで十分な場合には、全キャラクタ数のメモリ容量を要
しないので、縁どり有無データ記憶回路内のメモリ容量
が少なくてよい。
【００２０】
【実施例】以下、この発明の一実施例について、図面を
参照して詳細に説明する。図１は、この発明の一実施例
の映像表示装置のキャラクタ映像信号生成回路部分を中
心とするブロック図であり、従来例を示す図３に対応す
るものである。図２（ａ）は、キャラクタパターンと、
上下左右のドットを囲む縁どりパターンの一例である。
図２（ｂ）は、行ごとに縁どりの有無を制御できる縁ど
り有無データ記憶回路の詳細ブロック図である。
参照して詳細に説明する。図１は、この発明の一実施例
の映像表示装置のキャラクタ映像信号生成回路部分を中
心とするブロック図であり、従来例を示す図３に対応す
るものである。図２（ａ）は、キャラクタパターンと、
上下左右のドットを囲む縁どりパターンの一例である。
図２（ｂ）は、行ごとに縁どりの有無を制御できる縁ど
り有無データ記憶回路の詳細ブロック図である。
【００２１】この実施例における縁どり有無データ記憶
回路２９の構成の具体例を図２（ｂ）に示す。この回路
の構成は、ＲＡＭ２９ｂを主体とし、マイクロコンピュ
ータとのインターフェイス２９ａとアドレス変換回路２
９ｅが付加されて接続されているものである。ＲＡＭ２
９ｂにはデュアルポートメモリを用い、書込み側アドレ
スポートはインターフェイス２９ａに接続されている。
さらに、インターフェイス２９ａは、マイクロコンピュ
ータ１に制御およびデータ信号Ｂを介して接続されてい
る。これによって、マイクロコンピュータ１は、制御お
よびデータ信号Ｂを介して制御信号やアドレス，データ
を、インターフェイス２９ａに送り、これを受けてイン
ターフェイス２９ａがＲＡＭ２９ａにアクセスし、ＲＡ
Ｍ２９ａに記憶されているフラグのうちの指定されたフ
ラグ２９ｃの値を変更することができる。したがって縁
どりを付けて強調したいキャラクタパターンが表示され
る画面上の位置に対応するフラグの値を“１”に設定し
たり、強調したくないので縁どりをしないキャラクタパ
ターンが表示される画面上の位置に対応するフラグの値
を“０”に設定することができる。
回路２９の構成の具体例を図２（ｂ）に示す。この回路
の構成は、ＲＡＭ２９ｂを主体とし、マイクロコンピュ
ータとのインターフェイス２９ａとアドレス変換回路２
９ｅが付加されて接続されているものである。ＲＡＭ２
９ｂにはデュアルポートメモリを用い、書込み側アドレ
スポートはインターフェイス２９ａに接続されている。
さらに、インターフェイス２９ａは、マイクロコンピュ
ータ１に制御およびデータ信号Ｂを介して接続されてい
る。これによって、マイクロコンピュータ１は、制御お
よびデータ信号Ｂを介して制御信号やアドレス，データ
を、インターフェイス２９ａに送り、これを受けてイン
ターフェイス２９ａがＲＡＭ２９ａにアクセスし、ＲＡ
Ｍ２９ａに記憶されているフラグのうちの指定されたフ
ラグ２９ｃの値を変更することができる。したがって縁
どりを付けて強調したいキャラクタパターンが表示され
る画面上の位置に対応するフラグの値を“１”に設定し
たり、強調したくないので縁どりをしないキャラクタパ
ターンが表示される画面上の位置に対応するフラグの値
を“０”に設定することができる。
【００２２】ＲＡＭ２９ｂの読出し側アドレスポートは
アドレス変換回路２９ｅに接続されている。さらに、ア
ドレス変換回路２９ｅは、行選択信号Ｒと桁選択信号Ｃ
とを受けている。ここで、アドレス変換回路２９ｅは、
垂直方向の位置を定める行選択信号Ｒと水平方向の位置
を定める桁選択信号Ｃとを受けて、表示キャラクタに対
応する縁どりの有無を示すフラグのアドレスすなわちＲ
ＡＭ２９ｂへのアドレスを生成する。このアドレスによ
って指定されるフラグ２９ｄの値“０”あるいは“１”
が、そのデータ出力から読出され、縁どり有無信号Ｆと
して出力される。
アドレス変換回路２９ｅに接続されている。さらに、ア
ドレス変換回路２９ｅは、行選択信号Ｒと桁選択信号Ｃ
とを受けている。ここで、アドレス変換回路２９ｅは、
垂直方向の位置を定める行選択信号Ｒと水平方向の位置
を定める桁選択信号Ｃとを受けて、表示キャラクタに対
応する縁どりの有無を示すフラグのアドレスすなわちＲ
ＡＭ２９ｂへのアドレスを生成する。このアドレスによ
って指定されるフラグ２９ｄの値“０”あるいは“１”
が、そのデータ出力から読出され、縁どり有無信号Ｆと
して出力される。
【００２３】このような縁どり有無データ記憶回路２９
によって生成される縁どり有無選択信号Ｆはシリアル変
換回路２８へ伝えられる。そして、この縁どり有無選択
信号Ｆの“１”あるいは“０”の値に応じて、シリアル
変換回路２８が、縁どり付表示Ｚあるいは縁どり無表示
Ｎのどちらかを選択して出力する。その結果、選択的に
縁どりを付けて強調したり縁どりをしないで表示するこ
とが可能となる。
によって生成される縁どり有無選択信号Ｆはシリアル変
換回路２８へ伝えられる。そして、この縁どり有無選択
信号Ｆの“１”あるいは“０”の値に応じて、シリアル
変換回路２８が、縁どり付表示Ｚあるいは縁どり無表示
Ｎのどちらかを選択して出力する。その結果、選択的に
縁どりを付けて強調したり縁どりをしないで表示するこ
とが可能となる。
【００２４】なお、前記の縁どり有無データ記憶回路２
９は、デュアルポートメモリを用いた例であるが、この
他の構成によることも可能なので、以下にそれを述べ
る。メモリに通常のＲＡＭを用いた場合は、前記の構成
に加えて、インターフェイス２９ａおよびアドレス変換
回路２９ｅと、ＲＡＭ２９ｂとの間に、アドレス選択回
路６に相当する回路を設ければよい。この構成において
は、縁どり有無信号Ｆの出力中には、マイクロコンピュ
ータ１からＲＡＭ２９ｂへの書込みが制約を受けること
を除けば、図２（ｂ）の回路と同様の作用である。
９は、デュアルポートメモリを用いた例であるが、この
他の構成によることも可能なので、以下にそれを述べ
る。メモリに通常のＲＡＭを用いた場合は、前記の構成
に加えて、インターフェイス２９ａおよびアドレス変換
回路２９ｅと、ＲＡＭ２９ｂとの間に、アドレス選択回
路６に相当する回路を設ければよい。この構成において
は、縁どり有無信号Ｆの出力中には、マイクロコンピュ
ータ１からＲＡＭ２９ｂへの書込みが制約を受けること
を除けば、図２（ｂ）の回路と同様の作用である。
【００２５】縁どりするキャラクタの表示位置が予め固
定されている場合は、メモリがＲＯＭであってもよい。
このときには、書込む必要がないので、インターフェイ
ス２９ａが省略されて、ＲＯＭとアドレス変換回路２９
ｅとによって回路が構成される。この構成においては、
縁どりの有無を示すフラグが動的に変更されないことを
除けば、図２（ｂ）の回路と同様の作用である。
定されている場合は、メモリがＲＯＭであってもよい。
このときには、書込む必要がないので、インターフェイ
ス２９ａが省略されて、ＲＯＭとアドレス変換回路２９
ｅとによって回路が構成される。この構成においては、
縁どりの有無を示すフラグが動的に変更されないことを
除けば、図２（ｂ）の回路と同様の作用である。
【００２６】画面上のキャラクタの表示位置を、行選択
信号Ｒおよび桁選択信号Ｃの値が２のベキ乗の倍数に対
応するように定めると、行選択信号Ｒおよび桁選択信号
Ｃの一部のビットを直接ＲＡＭあるいはＲＯＭのアドレ
ス入力端子に接続し、これによって、アドレス変換回路
２９ｅを省略することも可能である。この構成において
も、いままでに述べた回路と同じ作用である。また、指
定された１行のみを制御すればよい場合には、縁どり制
御回路は、マイクロコンピュータから制御およびデータ
信号Ｂに従ってアドレスを受け保持するアドレスレジス
タと、このレジスタの出力するアドレスと行選択信号Ｒ
との値とを比較して縁どり有無信号Ｆとして出力するコ
ンパレータとによって構成される。以上、この発明の特
徴である、縁どり有無データ記憶回路について説明して
きたが、その他の動作については、従来例と同様であ
る。
信号Ｒおよび桁選択信号Ｃの値が２のベキ乗の倍数に対
応するように定めると、行選択信号Ｒおよび桁選択信号
Ｃの一部のビットを直接ＲＡＭあるいはＲＯＭのアドレ
ス入力端子に接続し、これによって、アドレス変換回路
２９ｅを省略することも可能である。この構成において
も、いままでに述べた回路と同じ作用である。また、指
定された１行のみを制御すればよい場合には、縁どり制
御回路は、マイクロコンピュータから制御およびデータ
信号Ｂに従ってアドレスを受け保持するアドレスレジス
タと、このレジスタの出力するアドレスと行選択信号Ｒ
との値とを比較して縁どり有無信号Ｆとして出力するコ
ンパレータとによって構成される。以上、この発明の特
徴である、縁どり有無データ記憶回路について説明して
きたが、その他の動作については、従来例と同様であ
る。
【００２７】
【発明の効果】以上の説明のとおり、この発明の映像表
示装置にあっては、縁どり有無データ記憶回路を設ける
ことで、キャラクタごとまたは行ごとに縁どりの有無を
制御し、日付や時刻など表示文字を強調するかしないか
の選択が何時でも何処でも自由自在にできるという効果
がある。さらに、縁どり有無データ記憶回路を独立に設
けることによって、表示するキャラクタコードの変更の
タイミングと、そのキャラクタに縁どりをするかしない
かの指定のタイミングが任意でよく、従って、マイクロ
コンピュータのプログラムが簡易なものですむという効
果もある。
示装置にあっては、縁どり有無データ記憶回路を設ける
ことで、キャラクタごとまたは行ごとに縁どりの有無を
制御し、日付や時刻など表示文字を強調するかしないか
の選択が何時でも何処でも自由自在にできるという効果
がある。さらに、縁どり有無データ記憶回路を独立に設
けることによって、表示するキャラクタコードの変更の
タイミングと、そのキャラクタに縁どりをするかしない
かの指定のタイミングが任意でよく、従って、マイクロ
コンピュータのプログラムが簡易なものですむという効
果もある。
【図１】この発明の一実施例の映像表示装置のキャラク
タ映像信号生成回路部分を中心とするブロック図であ
る。
タ映像信号生成回路部分を中心とするブロック図であ
る。
【図２】映像表示装置におけるキャラクタパターンとこ
れから生成されて上下左右のドットを囲む縁どりパター
ンの一例（ａ）と、この発明の映像表示装置の特徴であ
る縁どり有無データ記憶回路の詳細ブロック図（ｂ）で
ある。
れから生成されて上下左右のドットを囲む縁どりパター
ンの一例（ａ）と、この発明の映像表示装置の特徴であ
る縁どり有無データ記憶回路の詳細ブロック図（ｂ）で
ある。
【図３】従来の映像表示装置の構成を示すための図であ
り、特にキャラクタ映像信号生成回路部分のブロック図
である。
り、特にキャラクタ映像信号生成回路部分のブロック図
である。
１ マイクロコンピュータ ２ 書込みアドレスレジスタ ３ 書込みデータレジスタ ４ 書込み同期回路 ５ 表示データＲＡＭ ６ アドレス選択回路 ７ キャラクタジェネレータ ８ シリアル変換回路 ９ ＣＲＴ １０ 水平アドレスカウンタ １１ 発振回路 １２ 垂直アドレスカウンタ １３ キャラクタ映像信号生成回路 ２３ キャラクタ映像信号生成回路 ２８ シリアル変換回路 ２９ 縁どり有無データ記憶回路
Claims (1)
- 【請求項１】表示すべきキャラクタのキャラクタコード
を記憶するメモリと、該メモリから選択出力されるキャ
ラクタコードに応じてキャラクタパターンデータを出力
するキャラクタジェネレータと、該キャラクタパターン
データをシリアル変換して出力するシリアル変換回路を
備えた映像表示装置において、 キャラクタ毎にまたは行毎に縁どりを付すか否かを示す
フラグデータを記憶する縁どり有無データ記憶回路を前
記メモリとは独立して設けるとともに、 該縁どり有無データ記憶回路からは、前記メモリから選
択出力されたキャラクタコードに対応するフラグデータ
が前記シリアル変換回路に出力され、 前記シリアル変換回路は、少なくとも３組のシフトレジ
スタを有し、縁どりを示すフラグデータを受けた場合
に、該シフトレジスタを用いてキャラクタパターンデー
タに縁どりパターンを付してシリアル変換することを特
徴とする映像表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3169275A JP2982029B2 (ja) | 1991-06-14 | 1991-06-14 | 映像表示装置 |
| US07/895,639 US5333264A (en) | 1991-06-14 | 1992-06-09 | Picture display apparatus for displaying fringed characters on an image |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3169275A JP2982029B2 (ja) | 1991-06-14 | 1991-06-14 | 映像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04366995A JPH04366995A (ja) | 1992-12-18 |
| JP2982029B2 true JP2982029B2 (ja) | 1999-11-22 |
Family
ID=15883496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3169275A Expired - Fee Related JP2982029B2 (ja) | 1991-06-14 | 1991-06-14 | 映像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2982029B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6048080A (ja) * | 1983-08-26 | 1985-03-15 | 日本電気株式会社 | 画像表示方式 |
| JPS6070883U (ja) * | 1983-10-21 | 1985-05-18 | パイオニア株式会社 | Ｃｒｔデイスプレイ装置 |
| JPH02296293A (ja) * | 1989-05-10 | 1990-12-06 | Mitsubishi Electric Corp | 画面表示装置 |
-
1991
- 1991-06-14 JP JP3169275A patent/JP2982029B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04366995A (ja) | 1992-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5479184A (en) | Videotex terminal system using CRT display and binary-type LCD display | |
| WO1987005428A1 (en) | Image display device | |
| JP2579362B2 (ja) | 画面表示装置 | |
| US5339160A (en) | Character display device for synchronizing operation of video ram to operation of CPU | |
| JPS6060062B2 (ja) | カラ−グラフイツクデイスプレイ装置 | |
| JPH02110497A (ja) | 画像表示装置 | |
| JP2982029B2 (ja) | 映像表示装置 | |
| CA2017600C (en) | Apparatus for superimposing character patterns in accordance with dot-matrix on video signals | |
| JP2696621B2 (ja) | 映像表示装置 | |
| JP2732172B2 (ja) | 映像表示装置 | |
| US5333264A (en) | Picture display apparatus for displaying fringed characters on an image | |
| JPH10171441A (ja) | 文字表示制御回路 | |
| JP2903346B2 (ja) | 映像表示装置 | |
| JPS62229286A (ja) | 画像表示制御装置 | |
| JPH0371714B2 (ja) | ||
| JPH0564079A (ja) | 映像表示装置 | |
| JP2898283B2 (ja) | 表示制御装置 | |
| JPH0830236A (ja) | 液晶表示装置 | |
| JPH0636146B2 (ja) | 動画表示装置 | |
| JPS5928916B2 (ja) | 陰極線管デイスプレイ装置の格子状パタ−ン発生装置 | |
| JPS6141589B2 (ja) | ||
| JPS63141462A (ja) | スキヤンコンバ−タ | |
| JPH09198027A (ja) | キャラクタディスプレイ装置 | |
| JPH0830237A (ja) | 液晶表示装置 | |
| JP2002182608A (ja) | ゲインコントロール回路およびそれを用いた表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |