JP2002182608A - ゲインコントロール回路およびそれを用いた表示装置 - Google Patents

Abstract

(57)【要約】 【課題】コストの増加、消費電力の増加を招くことな
く、高速なクロックでも誤動作が発生することがないゲ
インコントロール回路および表示装置を提供する。 【解決手段】マスタクロックＭＣＬＫの分周クロックＤ
ＣＬＫでカウンタ１０４６、ＲＯＭ１０４７、乗算器１
０４８を動作させ、マイコン１０７によるシリアルゲイ
ンデータをラッチし、垂直帰線信号Ｖ.BLKの立ち上がり
でトリガ信号を出力してカウンタ１０４６でアドレス信
号Ｓ１０４６を生成し、アドレス信号Ｓ１０４６に応じ
てＲＯＭ１０４７からγ補正データを読み出し、乗算器
１０４８でγ補正データＳ１０４７とレシーバ１０４４
にラッチしたゲインデータとを乗算させて重み付けした
実際のゲイン値データＳ１０４８を生成し、Ｒ，Ｇ，Ｂ
のγ補正用ルックアップテーブルをＭＣＬＫに同期して
ゲイン値データＳ１０４８で書き換え可能で、読み出し
が可能なＲＡＭ１０４１〜１０４３を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、映像信号のゲイン
を制御するゲインコントロール回路およびそれを用いた
表示装置に関するものである。

【０００２】

【従来の技術】たとえば、プラズマディスプレイパネル
や液晶ディスプレイ等を用いた表示装置においては、た
とえば入力映像信号からＲ，Ｇ，Ｂの３原色信号が復元
された後、アナログ信号をデジタル信号に変換して、入
力信号と表示装置の縦横の画素数は異なる場合があるこ
とからその調整、変換を行う、いわゆるスキャンコンバ
ート処理を行い、さらに必要に応じてコントラスト、ブ
ライト、ホワイトバランス、ガンマ（γ）調整等を行っ
た後、ドライバ回路によりパネルを駆動して、入力映像
信号に応じた画像を表示する。

【０００３】上述の一連の処理の中で、γ補正を行うゲ
インコントロール回路は、図７に示すように、画像用の
ガンマルックアップテーブルを記憶したＲＯＭ１，２，
３を含んでおり、これらＲＯＭ１，２，３の出力側に、
たとえば周波数３０ＭＨｚのマスタクロックＭＣＬＫで
リアルタイムに動作する乗算器４，５，６が配置されて
いる。また、図７に示すレシーバ７は、図示しないマイ
クロコンピュータから供給されるゲインコントロール用
シリアルデータＤＡＴを受けて、パラレルデータに変換
して８ビットのＲ，Ｇ，Ｂ用デジタルゲインデータＲ−
gain，Ｇ−gain，Ｂ−gainを生成して、各乗算器４，
５，６にそれぞれ供給する。

【０００４】このような構成を有するゲインコントロー
ル回路では、前段の図示しないスキャンコンバータによ
る入力デジタルＲ信号Ｒ−ｉｎ、デジタルＧ信号Ｇ−ｉ
ｎ、およびデジタルＢ信号Ｂ−ｉｎに応じてＲＯＭ１〜
３の補正データＳ１〜Ｓ３が読み出される。このＲＯＭ
１〜３による補正データＳ１〜Ｓ３とマイクロコンピュ
ータから供給され、レシーバ７で生成された、たとえば
０〜２５５の解像度に合わせた８ビットのデジタルゲイ
ンデータＲ−gain，Ｇ−gain，Ｂ−gainが各乗算器４，
５，６にそれぞれ供給される。そして、各乗算器４，
５，６において、マスタクロック（３０ＭＨｚ）に同期
して、補正データＳ１〜Ｓ３とデジタルゲインデータＲ
−gain，Ｇ−gain，Ｂ−gainが乗算されてゲインがコン
トロールされたデジタルＲ信号Ｒ−out 、デジタルＧ信
号Ｇ−out 、およびデジタルＢ信号Ｂ−out が得られ
る。

【０００５】

【発明が解決しようとする課題】ところが、上述したゲ
インコントロール回路では、解像度が上がり、マスタク
ロックの周波数がさらに高速、たとえば４０ＭＨｚにな
った場合、乗算器４〜６の動作速度が追いつかず、エラ
ーが発生するという不利益があった。

【０００６】これを解決するために、さらに高速の乗算
器を用いることも考えられるが、これではコストの増加
を招き、消費電力も増えるという不利益がある。

【０００７】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、コストの増加、消費電力の増加
を招くことなく、高速なクロックでも誤動作が発生する
ことがないゲインコントロール回路およびそれを用いた
表示装置を提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するた
め、本発明のゲインコントロール回路は、アドレスに応
じて補正データで重み付けされたゲイン値データを記憶
し、ライトイネーブル信号をアクティブで受けていると
きは、供給されるアドレスデータおよび補正データで重
み付けされたゲイン値データに基づいて上記記憶すべき
ゲインデータを書き込み、ライトイネーブル信号を非ア
クティブで受けているときは、記憶されているゲインデ
ータのうち入力されるアドレス信号に応じたゲインデー
タを出力する記憶手段と、上記重み付けされていないゲ
インデータを受けると、ライトイネーブル信号をアクテ
ィブで上記記憶手段に出力し、受けた所定のタイミング
でトリガ信号を出力する受信手段と、トリガ信号を受け
て、上記アドレスデータを生成するアドレス生成手段
と、上記アドレス生成手段によるアドレスデータ、およ
び設定データに基づいて重み付け用補正データを生成す
る補正データ生成手段と、上記補正データ生成手段で生
成された補正データで、上記受信手段で受信されたゲイ
ンデータを重み付けして上記記憶手段に供給するゲイン
値データ生成手段と、上記ライトイネーブル信号がアク
ティブのときは、アドレス生成手段で生成されたアドレ
スデータを当該記憶手段に供給し、上記ライトイネーブ
ル信号が非アクティブのときは、所定のデジタル映像信
号を上記アドレス信号として上記記憶手段に供給する供
給手段とを有する。

【０００９】また、本発明は、入力映像信号に応じた画
像を、所定の表示部に表示する表示装置であって、アド
レスに応じて補正データで重み付けされたゲイン値デー
タを記憶し、ライトイネーブル信号をアクティブで受け
ているときは、供給されるアドレスデータおよび補正デ
ータで重み付けされたゲイン値データに基づいて上記記
憶すべきゲインデータを書き込み、ライトイネーブル信
号を非アクティブで受けているときは、記憶されている
ゲインデータのうち入力されるアドレス信号に応じたゲ
インデータを上記表示部に出力する記憶手段と、上記ゲ
インデータ書き込み指令を受けると、上記補正データで
重み付けされていないゲインデータを生成する制御手段
と、上記制御手段による重み付けされていないゲインデ
ータを受けると、ライトイネーブル信号をアクティブで
上記記憶手段に出力し、受けた所定のタイミングでトリ
ガ信号を出力する受信手段と、トリガ信号を受けて、上
記アドレスデータを生成するアドレス生成手段と、上記
アドレス生成手段によるアドレスデータ、および設定デ
ータに基づいて重み付け用補正データを生成する補正デ
ータ生成手段と、上記補正データ生成手段で生成された
補正データで、上記受信手段で受信されたゲインデータ
を重み付けして上記記憶手段に供給するゲイン値データ
生成手段と、上記ライトイネーブル信号がアクティブの
ときは、アドレス生成手段で生成されたアドレスデータ
を当該記憶手段に供給し、上記ライトイネーブル信号が
非アクティブのときは、所定のデジタル映像信号を上記
アドレス信号として上記記憶手段に供給する供給手段と
を有する。

【００１０】また、本発明では、上記受信手段は、映像
信号の垂直帰線信号に同期して上記トリガ信号を出力す
る。

【００１１】また、本発明では、上記記憶手段は、所定
周波数のマスタクロック信号に同期して、上記ゲインデ
ータの書き込みおよび読み出しを行い、上記マスタクロ
ックを分周し、上記アドレス生成手段、補正データ生成
手段、およびゲイン値データ生成手段のうち、少なくと
もゲイン値データ生成手段に動作クロックとして供給す
る分周回路を有する。

【００１２】また、本発明では、上記補正データ生成手
段は、設定データを所定アドレスに記憶する第２の記憶
手段を含み、上記アドレス生成手段で生成されたアドレ
スデータに応じた設定データを補正データとして出力
し、上記ゲイン値データ生成手段は、上記補正データ生
成手段で生成された補正データとゲインデータを乗算す
る乗算器を含み、上記分周回路による動作クロックは少
なくとも補正データ生成手段の記憶手段および上記ゲイ
ン値データ生成手段の乗算器に供給される。

【００１３】また、本発明では、上記第２の記憶手段の
設定データは外部から設定可能である。

【００１４】また、本発明では、上記記憶手段は、３原
色信号Ｒ（赤），Ｇ（緑），Ｂ（青）それぞれに対応し
て設けられた３つの記憶回路を含み、上記供給手段は、
上記アドレスデータを、３原色信号Ｒ（赤），Ｇ
（緑），Ｂ（青）それぞれに対応した記憶回路に供給
し、上記デジタル映像信号は、３原色信号Ｒ（赤），Ｇ
（緑），Ｂ（青）を含み、上記供給手段は、これら３原
色信号Ｒ（赤），Ｇ（緑），Ｂ（青）をそれぞれに対応
した記憶回路に供給する。

【００１５】本発明によれば、受信手段に、重み付けさ
れていないゲインデータが入力されると、ライトイネー
ブル信号がアクティブで記憶手段に出力され、また、た
とえば垂直帰線信号に同期してトリガ信号がアドレス生
成手段に出力される。アドレス生成手段では、アドレス
データが生成され、このアドレスデータ、および設定デ
ータに基づいて補正データ生成手段で補正データが生成
され、ゲイン値データ生成手段に供給される。ゲイン値
データ生成手段では、補正データで受信手段で受信され
たゲインデータが重み付けされてゲイン値データとして
記憶手段に供給される。このときは、供給手段によりア
ドレス生成手段によるアドレスデータが記憶手段に供給
され、記憶手段において、供給されるアドレスデータお
よび補正データで重み付けされたゲイン値データに基づ
いて記憶すべきゲイン値データが書き込まれる。一方、
ライトイネーブル信号が非アクティブのときは、記憶手
段は書き込み禁止となる。そして、所定のデジタル映像
信号がアドレス信号として記憶手段に供給される。これ
により、記憶されているゲイン値データのうち入力され
るアドレス信号に応じたゲインデータが出力される。

【００１６】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施形態について説明する。

【００１７】図１は、本発明に係るゲインコントロール
回路を用いた表示装置の一実施形態を示すブロック図で
ある。

【００１８】この表示装置１００は、図１に示すよう
に、映像信号供給装置１０１、カラーデコーダ１０２、
スキャンコンバータ１０３、ゲインコントロール回路１
０４、ドライバ１０５、プラズマディスプレイパネル
（ＰＤＰ）１０６、および制御回路としてのマイクロコ
ンピュータ（マイコン）１０７により構成されている。

【００１９】映像信号供給装置１０１は、たとえば外部
からのスタート信号等を受けると、プラズマディスプレ
イパネル１０６に表示すべきアナログ映像信号Ｓ１０１
をカラーデコーダ１０２に供給する。

【００２０】カラーデコーダ１０２は、複合カラー信号
である映像信号供給装置１０１による映像信号Ｓ１０１
からＲ，Ｇ，Ｂの３原色信号を復調し、信号Ｓ１０２と
して、スキャンコンバータ１０３に供給する。

【００２１】スキャンコンバータ１０３は、たとえば図
示しないＲ，Ｇ，Ｂ対応のアナログ／デジタル（Ａ／
Ｄ）変換器、およびラインバッファを含み、復調された
入力信号Ｓ１０２、すなわちＲ，Ｇ，Ｂ信号をＡ／Ｄ変
換し、Ｒ，Ｇ，Ｂデジタル信号を所定のクロックでライ
ンバッファに書き込み、次に、書き込まれたデータを書
き込み用クロックの周波数と異なる周波数のクロックに
同期させて読み出して、プラズマディスプレイパネル１
０６の縦横の画素数に合わせた映像信号Ｓ１０３を生成
してゲインコントロール回路１０４に供給する。

【００２２】ゲインコントロール回路１０４は、たとえ
ばＲＡＭを有するγ補正回路を含み、マイクロコンピュ
ータ１０７による制御信号Ｓ１０７をたとえばハイレベ
ルに入力し、かつＲ，Ｇ，Ｂ用の補正データで重み付け
されたゲインデータであるシリアルデータＤ１０７を受
けているときは、受信データに基づいてマスタクロック
ＭＣＬＫを４分周した１０ＭＨｚクロックに同期して、
ＲＯＭの記憶データによりγ補正用アドレスデータを生
成するともに、このγ補正用データに基づいてゲイン値
データを生成して、ＲＡＭのルックアップテーブルデー
タを書き換えるようにしたことにある。また、制御信号
Ｓ１０７をローレベルで受けているときは、スキャンコ
ンバータ１０３によるデジタルＲ，Ｇ，Ｂ信号Ｓ１０３
に対してγ補正およびゲインコントロールを行って信号
Ｓ１０４（−Ｒ，−Ｇ，−Ｂ）としてドライバ１０５に
供給する。この場合、ドライバ１０５によりプラズマデ
ィスプレイパネル１０６が駆動されて画像が表示され
る。

【００２３】図２は、本実施形態に係るゲインコントロ
ール回路１０４の構成例を示す回路図である。図２に示
すように、ゲインコントロール回路１０４は、デジタル
Ｒ信号（Ｓ１０３−Ｒ）用ＲＡＭ１０４１、デジタルＧ
信号（Ｓ１０３−Ｇ）用ＲＡＭ１０４２、およびデジタ
ルＢ信号（Ｓ１０３−Ｂ）用ＲＡＭ１０４３、レシーバ
１０４４、１／４分周回路１０４５、アドレス生成手段
としてのカウンタ１０４６、γ補正データ生成手段とし
てのＲＯＭ１０４７、ゲイン値データ生成手段としての
乗算器１０４８、およびスイッチ回路１０４９，１０５
０，１０５１を有している。

【００２４】ＲＡＭ１０４１は、画像用のガンマルック
アップテーブルを記憶可能で、データ入力端子Ｔｄａｔ
ａが乗算器１０４８のゲイン値データ信号Ｓ１０４８の
出力ラインに接続され、アドレス入力端子Ｔａｄｒがス
イッチ回路１０４９の出力端子ｃに接続され、ライトイ
ネーブル端子Ｔｗｅがレシーバ１０４４のＲ信号用ライ
トイネーブル信号Ｒ−ｗｅの出力ラインに接続され、ク
ロック端子ｃｌｋが周波数４０ＭＨｚのマスタクロック
ＭＣＬＫの供給ラインに接続されている。そして、ＲＡ
Ｍ１０４１は、レシーバ１０４４によるライトイネーブ
ル信号Ｒ−ｗｅをアクティブで入力し、スイッチ回路１
０４９を介してカウンタ１０４６の出力信号であるアド
レス信号Ｓ１０４６をアドレスデータとしてアドレス入
力端子Ｔａｄｒに入力し、入力アドレスに応じたゲイン
データをデータ入力端子Ｔｄａｔａに入力すると、供給
されるアドレスに応じたゲインデータを書き込む、換言
すればガンマルックアップテーブルを新たに書き込むあ
るいは書き換える。また、ＲＡＭ１０４１は、レシーバ
１０４４によるライトイネーブル信号Ｒ−ｗｅを非アク
ティブで入力し、スイッチ回路１０４９を介してスキャ
ンコンバータ１０３によるデジタルＲ信号Ｓ１０３−Ｒ
をアドレス入力端子Ｔａｄｒに入力し、そのアドレスに
応じたデータを信号Ｓ１０４−Ｒとしてドライバ１０５
に出力する。すなわち、このときは、ＲＡＭ１０４１
は、記憶されたルックアップテーブルに基づいたγ補正
およびゲインコントロールを行う。

【００２５】ＲＡＭ１０４２は、画像用のガンマルック
アップテーブルを記憶可能で、データ入力端子Ｔｄａｔ
ａが乗算器１０４８のゲイン値データ信号Ｓ１０４８の
出力ラインに接続され、アドレス入力端子Ｔａｄｒがス
イッチ回路１０５０の出力端子ｃに接続され、ライトイ
ネーブル端子Ｔｗｅがレシーバ１０４４のＧ信号用ライ
トイネーブル信号Ｇ−ｗｅの出力ラインに接続され、ク
ロック端子ｃｌｋが周波数４０ＭＨｚのマスタクロック
ＭＣＬＫの供給ラインに接続されている。そして、ＲＡ
Ｍ１０４２は、レシーバ１０４４によるライトイネーブ
ル信号Ｇ−ｗｅをアクティブで入力し、スイッチ回路１
０５０を介してカウンタ１０４６の出力信号であるアド
レス信号Ｓ１０４６をアドレスデータとしてアドレス入
力端子Ｔａｄｒに入力し、入力アドレスに応じたゲイン
データをデータ入力端子Ｔｄａｔａに入力すると、供給
されるアドレスに応じたゲインデータを書き込む、換言
すればガンマルックアップテーブルを新たに書き込むあ
るいは書き換える。また、ＲＡＭ１０４２は、レシーバ
１０４４によるライトイネーブル信号Ｇ−ｗｅを非アク
ティブで入力し、スイッチ回路１０５０を介してスキャ
ンコンバータ１０３によるデジタルＲ信号Ｓ１０３−Ｇ
をアドレス入力端子Ｔａｄｒに入力し、そのアドレスに
応じたデータを信号Ｓ１０４−Ｇとしてドライバ１０５
に出力する。すなわち、このときは、ＲＡＭ１０４２
は、記憶されたルックアップテーブルに基づいたγ補正
およびゲインコントロールを行う。

【００２６】ＲＡＭ１０４３は、画像用のガンマルック
アップテーブルを記憶可能で、データ入力端子Ｔｄａｔ
ａが乗算器１０４８のゲイン値データ信号Ｓ１０４８の
出力ラインに接続され、アドレス入力端子Ｔａｄｒがス
イッチ回路１０５１の出力端子ｃに接続され、ライトイ
ネーブル端子Ｔｗｅがレシーバ１０４４のＢ信号用ライ
トイネーブル信号Ｂ−ｗｅの出力ラインに接続され、ク
ロック端子ｃｌｋが周波数４０ＭＨｚのマスタクロック
ＭＣＬＫの供給ラインに接続されている。そして、ＲＡ
Ｍ１０４３は、レシーバ１０４４によるライトイネーブ
ル信号Ｂ−ｗｅをアクティブで入力し、スイッチ回路１
０５１を介してカウンタ１０４６の出力信号であるアド
レス信号をアドレスデータとしてアドレス入力端子Ｔａ
ｄｒに入力し、入力アドレスに応じたゲインデータをデ
ータ入力端子Ｔｄａｔａに入力すると、供給されるアド
レスに応じたゲインデータを書き込む、換言すればガン
マルックアップテーブルを新たに書き込むあるいは書き
換える。また、ＲＡＭ１０４３は、レシーバ１０４４に
よるライトイネーブル信号Ｂ−ｗｅを非アクティブで入
力し、スイッチ回路１０５１を介してスキャンコンバー
タ１０３によるデジタルＲ信号Ｓ１０３−Ｂをアドレス
入力端子Ｔａｄｒに入力し、そのアドレスに応じたデー
タを信号Ｓ１０４−Ｂとしてドライバ１０５に出力す
る。すなわち、このときは、ＲＡＭ１０４３は、記憶さ
れたルックアップテーブルに基づいたγ補正およびゲイ
ンコントロールを行う。

【００２７】なお、通常画像信号の生成するためのＲＡ
Ｍに記憶されたルックアップテーブルデータは、たとえ
ば図３に示すようなものである。

【００２８】レシーバ１０４４は、マイクロコンピュー
タ１０７による制御信号Ｓ１０７をハイレベルで受け、
かつＲ，Ｇ，Ｂ用のゲインデータであるシリアルデータ
Ｄ１０７ａを順次受けているときは、ＲＡＭのルックア
ップテーブルデータをゲインデータに基づいて書き換え
るために、たとえばＲ，Ｇ，Ｂの順にライトイネーブル
信号Ｒ−ｗｅ，Ｇ−ｗｅ，Ｂ−ｗｅをＲＡＭ１０４１，
１０４２，１０４３にそれぞれ出力するとともに、トリ
ガ信号ｔｇｒをカウンタ１０４６に出力し、さらに入力
ゲインデータを乗算器１０４８に出力する。

【００２９】図４は、レシーバ１０４４の要部の構成例
を示す回路図である。レシーバ１０４４は、図４に示す
ように、８ビットずつのＲ，Ｇ，Ｂシリアルデータを入
力し１ビットずつシフトするシフトレジスタ２００１
と、シフトレジスタ２００１に保持されたＲ，Ｇ，Ｂデ
ータを保持し、保持データを乗算器１０４８に出力する
ラッチ２００２と、Ｒ，Ｇ，Ｂシリアルデータの入力を
示すコントルールビットがセットされコントロールビッ
ト用レジスタ２００３と、Ｒ，Ｇ，Ｂのコントロールビ
ットがそれぞれセットされ、かつ映像信号の垂直帰線信
号Ｖ.BLKを受けると、パルス信号であるトリガ信号ｔｒ
ｇをカウンタ１０４６に出力するトリガ信号生成回路２
００４を有している。

【００３０】分周回路１０４５は、周波数４０ＭＨｚの
マスタクロックＭＣＬＫを１／４分周して、周波数１０
ＭＨｚのクロック信号ＤＣＬＫを生成して、カウンタ１
０４６、ＲＯＭ１０４７、および乗算器１０４８に動作
クロックとして供給する。

【００３１】カウンタ１０４６は、トリガ信号ｔｒｇを
受けると８ビットの解像度に対応して０〜２５５までカ
ウントし、各カウント値をアドレス信号Ｓ１０４６とし
て、ＲＯＭ１０４７、およびスイッチ回路１０４９〜１
０５１に出力する。

【００３２】ＲＯＭ１０４７は、あらかじめ任意のガン
マ（γ）値、たとえばγ＝２、あるいはγ＝２．２が所
定のアドレス（たとえば０〜２５５）に記憶されてお
り、カウンタ１０４６によるアドレス信号Ｓ１０４６に
応じて記憶された設定データを重み付け用γ補正データ
として生成し（読み出し）、信号Ｓ１０４７として乗算
器１０４８に出力する。

【００３３】乗算器１０４８は、ＲＯＭ１０４７による
γ補正データ信号Ｓ１０４７とレシーバ１０４４による
ゲインデータとを乗算して、実際のアドレスに応じたゲ
イン値データを生成し、信号Ｓ１０４８としてＲＡＭ１
０４１〜１０４３に出力する。

【００３４】なお、ＲＯＭ１０４７および乗算器１０４
８は、周波数３０ＭＨｚ以下のクロック信号でリアルタ
イムに動作するものである。また、図５は、トリガ信号
ｔｒｇ、カウンタ１０４６のアドレス信号Ｓ１０４６、
およびゲイン値データ信号Ｓ１０４８との関係を示すタ
イミングチャートを示している。

【００３５】スイッチ回路１０４９は、入力端子ａがカ
ウンタ１０４６のアドレス信号Ｓ１０４６の出力ライン
に接続され、入力端子ｂがスキャンコンバータ１０３の
よるデジタルＲ信号Ｓ１０３−Ｒの入力ラインに接続さ
れ、出力端子ｃがＲＡＭ１０４１のアドレス入力端子Ｔ
ａｄｒに接続されている。そして、スイッチ回路１０４
９は、レシーバ１０４４によるライトイネーブル信号Ｒ
−ｗｅがアクティブの場合には出力端子ｃを入力端子ａ
に接続して、カウンタ１０４６のアドレス信号Ｓ１０４
６をＲＡＭ１０４１に入力させ、ライトイネーブル信号
Ｒ−ｗｅが非アクティブの場合には出力端子ｃを入力端
子ｂに接続して、スキャンコンバータ１０３のよるデジ
タルＲ信号Ｓ１０３−ＲをＲＡＭ１０４１に入力させ
る。

【００３６】スイッチ回路１０５０は、入力端子ａがカ
ウンタ１０４６のアドレス信号Ｓ１０４６の出力ライン
に接続され、入力端子ｂがスキャンコンバータ１０３の
よるデジタルＧ信号Ｓ１０３−Ｇの入力ラインに接続さ
れ、出力端子ｃがＲＡＭ１０４２のアドレス入力端子Ｔ
ａｄｒに接続されている。そして、スイッチ回路１０５
０は、レシーバ１０４４によるライトイネーブル信号Ｇ
−ｗｅがアクティブの場合には出力端子ｃを入力端子ａ
に接続して、カウンタ１０４６のアドレス信号Ｓ１０４
６をＲＡＭ１０４２に入力させ、ライトイネーブル信号
Ｇ−ｗｅが非アクティブの場合には出力端子ｃを入力端
子ｂに接続して、スキャンコンバータ１０３のよるデジ
タルＧ信号Ｓ１０３−ＧをＲＡＭ１０４２に入力させ
る。

【００３７】スイッチ回路１０５１は、入力端子ａがカ
ウンタ１０４６のアドレス信号Ｓ１０４６の出力ライン
に接続され、入力端子ｂがスキャンコンバータ１０３の
よるデジタルＢ信号Ｓ１０３−Ｂの入力ラインに接続さ
れ、出力端子ｃがＲＡＭ１０４３のアドレス入力端子Ｔ
ａｄｒに接続されている。そして、スイッチ回路１０５
１は、レシーバ１０４４によるライトイネーブル信号Ｂ
−ｗｅがアクティブの場合には出力端子ｃを入力端子ａ
に接続して、カウンタ１０４６のアドレス信号Ｓ１０４
６をＲＡＭ１０４３に入力させ、ライトイネーブル信号
Ｂ−ｗｅが非アクティブの場合には出力端子ｃを入力端
子ｂに接続して、スキャンコンバータ１０３のよるデジ
タルＢ信号Ｓ１０３−ＢをＲＡＭ１０４３に入力させ
る。

【００３８】マイクロコンピュータ１０７は、たとえば
ゲインデータ書き換え指令ＣＭＤを受けると、ゲインコ
ントロール回路１０４に対して制御信号Ｓ１０７をたと
えばハイレベルに出力し、かつ指定されたＲ，Ｇ，Ｂ用
のアドレスおよびγ補正データで重み付け処理等してこ
れに対応するゲインデータを生成して、シリアルデータ
Ｄ１０７として出力して、ゲインコントロール回路１０
４のＲＡＭデータを書き換えさせる。

【００３９】次に、上記構成による動作を説明する。

【００４０】たとえばゲインデータ書き換え指令ＣＭＤ
が発せられると、マイクロコンピュータ１０７では、ゲ
インコントロール回路１０４に対して制御信号Ｓ１０７
がハイレベルで出力され、かつ指定されたＲ，Ｇ，Ｂ用
のゲインデータがシリアルデータＤ１０７として出力さ
れる。

【００４１】ゲインコントロール回路１０４において
は、Ｒ，Ｇ，Ｂ用のゲインデータが順次、レシーバ１０
４４に入力される。レシーバ１０４４では、Ｒ，Ｇ，Ｂ
用ラインイネーブル信号Ｒ−ｗｅ、Ｇ−ｗｅ、Ｂ−ｗｅ
が順次アクティブで生成され、ＲＡＭ１０４１，１０４
２，１０４３に供給される。また、ゲインデータがラッ
チ２００２にラッチされて、乗算器１０４８に出力さ
れ、また垂直帰線信号Ｖ.BLKに同期してＲ，Ｇ，Ｂのそ
れぞれ対応したトリガ信号ｔｒｇが生成されカウンタ１
０４６に出力される。

【００４２】また、分周回路１０４５において、周波数
４０ＭＨｚのマスタクロックＭＣＬＫが１／４分周され
て、周波数１０ＭＨｚのクロック信号ＤＣＬＫが生成さ
れ、カウンタ１０４６、ＲＯＭ１０４７、および乗算器
１０４８に動作クロックとして供給される。

【００４３】カウンタ１０４６では、トリガ信号ｔｒｇ
を受けると８ビットの解像度に対応して０〜２５５まで
のカウントが行われ、各カウント値がアドレス信号Ｓ１
０４６として、ＲＯＭ１０４７、およびスイッチ回路１
０４９〜１０５１に出力される。

【００４４】ＲＯＭ１０４７では、カウンタ１０４６に
よるアドレス信号Ｓ１０４６がに応じて記憶された設定
データを重み付け用γ補正データが生成され、信号Ｓ１
０４７として乗算器１０４８に出力される。乗算器１０
４８においては、ＲＯＭ１０４７によるγ補正データ信
号Ｓ１０４７とレシーバ１０４４によるゲインデータと
が乗算されて、実際のアドレスに応じて重み付けされた
ゲイン値データが生成され、信号Ｓ１０４８としてＲＡ
Ｍ１０４１〜１０４３に出力される。

【００４５】そして、ラインイネーブル信号Ｒ−ｗｅを
アクティブで受けたスイッチ回路１０４９では、出力端
子ｃが入力端子ａとの接続状態に保持される。これによ
り、ラインイネーブル信号Ｒ−ｗｅをアクティブで受け
たＲＡＭ１０４１において、スイッチ回路１０４９を介
してカウンタ１０４６によるアドレス信号Ｓ１０４６が
アドレス入力端子Ｔａｄｒに入力され、入力アドレスに
応じたゲイン値データＳ１０４８がデータ入力端子Ｔｄ
ａｔａに入力され、供給されるアドレスに応じたゲイン
値データを書き込まれ、ガンマルックアップテーブルが
新たに書き込まれ、あるいは書き換えられる。

【００４６】次に、ラインイネーブル信号Ｇ−ｗｅをア
クティブで受けたスイッチ回路１０５０では、出力端子
ｃが入力端子ａとの接続状態に保持される。これによ
り、ラインイネーブル信号Ｇ−ｗｅをアクティブで受け
たＲＡＭ１０４２において、スイッチ回路１０５０を介
してカウンタ１０４６によるアドレス信号Ｓ１０４６が
アドレス入力端子Ｔａｄｒに入力され、入力アドレスに
応じたゲイン値データＳ１０４８がデータ入力端子Ｔｄ
ａｔａに入力され、供給されるアドレスに応じたゲイン
データを書き込まれ、ガンマルックアップテーブルが新
たに書き込まれ、あるいは書き換えられる。

【００４７】次に、ラインイネーブル信号Ｂ−ｗｅをア
クティブで受けたスイッチ回路１０５１では、出力端子
ｃが入力端子ａとの接続状態に保持される。これによ
り、ラインイネーブル信号Ｂ−ｗｅをアクティブで受け
たＲＡＭ１０４３において、スイッチ回路１０５１を介
してカウンタ１０４６によるアドレス信号Ｓ１０４６が
アドレス入力端子Ｔａｄｒに入力され、入力アドレスに
応じたゲイン値データＳ１０４８がデータ入力端子Ｔｄ
ａｔａに入力され、供給されるアドレスに応じたゲイン
データを書き込まれ、ガンマルックアップテーブルが新
たに書き込まれ、あるいは書き換えられる。

【００４８】以上のようにして、ＲＡＭ１０４１〜１０
４３のγ補正用ルックアップテーブルデータが書き換え
られる。

【００４９】このような状態で、通常の画像表示を行う
場合、映像信号供給装置１０１からアナログ映像信号Ｓ
１０１のカラーデコーダ１０２への供給が開始される。
カラーデコーダ１０２では、複合カラー信号である映像
信号Ｓ１０１からＲ，Ｇ，Ｂの３原色信号が復調され、
Ｒ，Ｇ，Ｂ信号Ｓ１０２として、スキャンコンバータ１
０３に供給される。

【００５０】スキャンコンバータ１０３においては、カ
ラーデコーダ１０２によるアナログＲ，Ｇ，Ｂ信号がそ
れぞれＡ／Ｄ変換され、変換後のデジタルＲ，Ｇ，Ｂ信
号が所定のクロックでラインバッファに書き込まれる。
そして、スキャンコンバータ１０３では、書き込まれた
データが書き込み用クロックの周波数と異なる周波数の
クロックに同期して読み出されて、プラズマディスプレ
イパネル１０６の縦横の画素数に合わせた映像信号であ
るデジタルＲ，Ｇ，Ｂ信号Ｓ１０３−Ｒ，Ｓ１０３−
Ｇ，Ｓ１０３−Ｂが生成されてゲインコントロール回路
１０４に供給される。

【００５１】ゲインコントロール回路１０４では、この
ときはライトイネーブル信号Ｒ−ｗｅ，Ｇ−ｗｅ，Ｂ−
ｗｅはそれぞれ非アクティブでスイッチ回路１０４９〜
１０５１に供給されていることから、スイッチ回路１０
４９〜１０５１の各出力端子ｃは入力端子ｂ側と接続状
態に保持されている。したがって、ゲインコントロール
回路１０４のＲＡＭ１０４１では、レシーバ１０４４に
よるライトイネーブル信号Ｒ−ｗｅが非アクティブで入
力され、スイッチ回路１０４９を介してスキャンコンバ
ータ１０３によるデジタルＲ信号Ｓ１０３−Ｒがアドレ
ス入力端子Ｔａｄｒに入力され、そのアドレスに応じた
データが信号Ｓ１０４−Ｒとしてドライバ１０５に出さ
れる。すなわち、このときは、ＲＡＭ１０４１は、記憶
されたルックアップテーブルに基づいたγ補正およびゲ
インコントロールが行われる。同様に、ＲＡＭ１０４２
では、レシーバ１０４４によるライトイネーブル信号Ｇ
−ｗｅが非アクティブで入力され、スイッチ回路１０５
０を介してスキャンコンバータ１０３によるデジタルＧ
信号Ｓ１０３−Ｇがアドレス入力端子Ｔａｄｒに入力さ
れ、そのアドレスに応じたデータが信号Ｓ１０４−Ｇと
してドライバ１０５に出される。そして、ＲＡＭ１０４
３では、レシーバ１０４４によるライトイネーブル信号
Ｂ−ｗｅが非アクティブで入力され、スイッチ回路１０
５１を介してスキャンコンバータ１０３によるデジタル
Ｂ信号Ｓ１０３−Ｂがアドレス入力端子Ｔａｄｒに入力
され、そのアドレスに応じたデータが信号Ｓ１０４−Ｂ
としてドライバ１０５に出される。

【００５２】このようにしてゲインコントロール回路１
０４から出力された信号Ｓ１０４−Ｒ，Ｓ１０４−Ｇ，
Ｓ１０４−Ｂはドライバ１０５に供給され、これによ
り、プラズマディスプレイパネル１０６が駆動されて入
力映像信号に応じた画像が表示される。

【００５３】以上説明したように、本実施形態によれ
ば、マスタクロックＭＣＬＫを分周したクロックＤＣＬ
Ｋでカウンタ１０４６、ＲＯＭ１０４７および乗算器１
０４８を動作させ、マイクロコンピュータ１０７による
シリアルゲインデータをラッチし、かつ垂直帰線信号
Ｖ.BLKのたとえば立ち上がりでトリガ信号を出力して、
カウンタ１０４６でカウント動作させてアドレス信号Ｓ
１０４６を生成し、このアドレス信号Ｓ１０４６に応じ
たアドレスからＲＯＭ１０４７の設定データ（任意のガ
ンマ値）を読み出しγ補正データを生成し、乗算器１０
４８でこのγ補正データＳ１０４７とレシーバ１０４４
にラッチしたゲインデータとを乗算させて重み付けした
実際のゲイン値データＳ１０４８を生成し、Ｒ，Ｇ，Ｂ
のγ補正用ルックアップテーブルを４０ＭＨｚのマスタ
クロックＭＣＬＫに同期してゲイン値データＳ１０４８
で書き換え可能で、また読み出しが可能なＲＡＭ１０４
１〜１０４３を有するゲインコントロール回路１０４を
設けたので、乗算器を用いても低速なものでよく、コス
トの増加、消費電力の増加を招くことなく、高速なクロ
ックでも誤動作が発生することがない表示装置を実現で
きる利点がある。また、γ補正データは任意の値に設定
しておくことが可能であり、実用的な表示装置を実現す
ることが可能である。また、γ補正データで重み付けし
たゲインデータをマイクロコンピュータですべて生成す
る場合にくらべて、本実施形態では、垂直帰線期間内に
全てのデータを書き換えることができる。その結果、ゲ
インコントロールする際の応答が速く、実用的なゲイン
コントロール回路を実現できる利点がある。

【００５４】なお、上述した実施形態では、補正データ
生成手段としてあらかじめ設定データが記憶されたＲＯ
Ｍを用いたが、本発明はこれに限定されるものではな
く、たとえば図６に示すように、ＲＯＭの代わりに書き
換え可能なＲＡＭ１０５２を用い、外部のマイコン１０
５３からスイッチ回路１０５４を介してγ補正データを
任意の値に設定するように構成することも可能である。

【００５５】図６の構成では、ＲＡＭの設定データ、す
なわちγ補正データを設定し直す場合には、スイッチ回
路１０５４の出力端子ｃに接続される入力端子がｂから
ａに切り換えられる。この状態で、マイコン１０５３か
らライトイネーブル信号がＲＡＭの端子ｗｅにアクティ
ブで供給され、書き込みアドレス（たとえば０〜２５
５）がスイッチ回路１０５４を介してＲＡＭ１０５２に
供給される。そして、新データがマイコン１０５３から
供給されてγ補正データが再設定される。

【００５６】図６のゲインコントロール回路１０４ａを
採用することにより、さらに実用的な表示装置を実現で
きる利点がある。

【００５７】

【発明の効果】以上説明したように、本発明によれば、
コストの増加、消費電力の増加を招くことなく、高速な
クロックでも誤動作の発生を防止することができる。ま
た、ゲインコントロールする際の応答が速く、また、補
正データを任意の値に設定することができ、実用的なゲ
インコントロール回路を実現でき、ひいては実用的な表
示装置を実現できる利点がある。

【図面の簡単な説明】

【図１】本発明に係るプラズマディスプレイパネルを用
いた表示装置の第１の実施形態を示すブロック図であ
る。

【図２】本発明に係るゲインコントロール回路の構成例
を示す回路図である。

【図３】ＲＡＭに記憶されるデータ例を示す図である。

【図４】本発明に係るゲインコントロール回路のレシー
バの要部構成を示す回路図である。

【図５】本実施形態に係るトリガ信号ｔｒｇ、カウンタ
のアドレス信号Ｓ１０４６、およびゲイン値データ信号
Ｓ１０４８との関係を示すタイミングチャートである。

【図６】本発明に係るゲインコントロール回路の他の構
成例を示す回路図である。

【図７】従来のゲインコントロール回路の構成例を示す
回路図である。

【符号の説明】

１００…表示装置、１０１…映像信号供給装置、１０２
…カラーデコーダ、１０３…スキャンコンバータ、１０
４，１０４ａ…ゲインコントロール回路、１０５…ドラ
イバ、１０６…プラズマディスプレイパネル（ＰＤ
Ｐ）、１０７…マイクロコンピュータ（マイコン）、１
０４１，１０４２，１０４３…ＲＡＭ、１０４４…レシ
ーバ、１０４５…１／４分周回路、１０４６…カウン
タ、１０４７…ＲＯＭ、１０４８…乗算器、１０４９〜
１０５１…スイッチ回路、１０５２…ＲＡＭ、１０５３
…マイコン、１０５４…スイッチ回路。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/28 Ｇ０９Ｇ 3/36 3/36 Ｈ０４Ｎ 9/68 Ｚ Ｈ０４Ｎ 9/68 9/69 9/69 Ｇ０９Ｇ 3/28 Ｋ Ｆターム(参考） 2H093 NC11 NC14 NC16 NC21 NC24 NC27 NC59 NC62 ND17 ND32 ND48 ND54 5C006 AA01 AA22 AC21 AF13 AF46 AF85 BB11 BC16 BF08 BF22 BF23 FA13 FA47 5C066 AA03 CA01 EA03 EC05 GA01 HA01 KE03 KE09 KE17 KE24 5C080 AA05 AA10 BB05 CC03 DD09 DD26 EE29 EE30 FF09 GG09 GG11 JJ02 JJ04 JJ05

Claims (28)

【特許請求の範囲】
1. 【請求項１】 アドレスに応じて補正データで重み付け
   されたゲイン値データを記憶し、ライトイネーブル信号
   をアクティブで受けているときは、供給されるアドレス
   データおよび補正データで重み付けされたゲイン値デー
   タに基づいて上記記憶すべきゲインデータを書き込み、
   ライトイネーブル信号を非アクティブで受けているとき
   は、記憶されているゲインデータのうち入力されるアド
   レス信号に応じたゲインデータを出力する記憶手段と、 上記重み付けされていないゲインデータを受けると、ラ
   イトイネーブル信号をアクティブで上記記憶手段に出力
   し、受けた所定のタイミングでトリガ信号を出力する受
   信手段と、 トリガ信号を受けて、上記アドレスデータを生成するア
   ドレス生成手段と、 上記アドレス生成手段によるアドレスデータ、および設
   定データに基づいて重み付け用補正データを生成する補
   正データ生成手段と、 上記補正データ生成手段で生成された補正データで、上
   記受信手段で受信されたゲインデータを重み付けして上
   記記憶手段に供給するゲイン値データ生成手段と、 上記ライトイネーブル信号がアクティブのときは、アド
   レス生成手段で生成されたアドレスデータを当該記憶手
   段に供給し、上記ライトイネーブル信号が非アクティブ
   のときは、所定のデジタル映像信号を上記アドレス信号
   として上記記憶手段に供給する供給手段とを有するゲイ
   ンコントロール回路。
2. 【請求項２】 上記受信手段は、映像信号の垂直帰線信
   号に同期して上記トリガ信号を出力する請求項１記載の
   ゲインコントロール回路。
3. 【請求項３】 上記記憶手段は、所定周波数のマスタク
   ロック信号に同期して、上記ゲインデータの書き込みお
   よび読み出しを行い、 上記マスタクロックを分周し、上記アドレス生成手段、
   補正データ生成手段、およびゲイン値データ生成手段の
   うち、少なくともゲイン値データ生成手段に動作クロッ
   クとして供給する分周回路を有する請求項１記載のゲイ
   ンコントロール回路。
4. 【請求項４】 上記記憶手段は、所定周波数のマスタク
   ロック信号に同期して、上記ゲインデータの書き込みお
   よび読み出しを行い、 上記マスタクロックを分周し、上記アドレス生成手段、
   補正データ生成手段、およびゲイン値データ生成手段の
   うち、少なくともゲイン値データ生成手段に動作クロッ
   クとして供給する分周回路を有する請求項２記載のゲイ
   ンコントロール回路。
5. 【請求項５】 上記補正データ生成手段は、設定データ
   を所定アドレスに記憶する第２の記憶手段を含み、上記
   アドレス生成手段で生成されたアドレスデータに応じた
   設定データを補正データとして出力し、 上記ゲイン値データ生成手段は、上記補正データ生成手
   段で生成された補正データとゲインデータを乗算する乗
   算器を含み、 上記分周回路による動作クロックは少なくとも補正デー
   タ生成手段の記憶手段および上記ゲイン値データ生成手
   段の乗算器に供給される請求項４記載のゲインコントロ
   ール回路。
6. 【請求項６】 上記補正データ生成手段は、設定データ
   を所定アドレスに記憶する第２の記憶手段を含み、上記
   アドレス生成手段で生成されたアドレスデータに応じた
   設定データを補正データとして出力し、 上記ゲイン値データ生成手段は、上記補正データ生成手
   段で生成された補正データとゲインデータを乗算する乗
   算器を含み、 上記分周回路による動作クロックは少なくとも補正デー
   タ生成手段の記憶手段および上記ゲイン値データ生成手
   段の乗算器に供給される請求項５記載のゲインコントロ
   ール回路。
7. 【請求項７】 上記第２の記憶手段の設定データは外部
   から設定可能である請求項５記載のゲインコントロール
   回路。
8. 【請求項８】 上記第２の記憶手段の設定データは外部
   から設定可能である請求項６記載のゲインコントロール
   回路。
9. 【請求項９】 上記記憶手段は、３原色信号Ｒ（赤），
   Ｇ（緑），Ｂ（青）それぞれに対応して設けられた３つ
   の記憶回路を含み、 上記供給手段は、上記アドレスデータを、３原色信号Ｒ
   （赤），Ｇ（緑），Ｂ（青）それぞれに対応した記憶回
   路に供給し、 上記デジタル映像信号は、３原色信号Ｒ（赤），Ｇ
   （緑），Ｂ（青）を含み、 上記供給手段は、これら３原色信号Ｒ（赤），Ｇ
   （緑），Ｂ（青）をそれぞれに対応した記憶回路に供給
   する請求項１記載のゲインコントロール回路。
10. 【請求項１０】 上記記憶手段は、３原色信号Ｒ
    （赤），Ｇ（緑），Ｂ（青）それぞれに対応して設けら
    れた３つの記憶回路を含み、 上記供給手段は、上記アドレスデータを、３原色信号Ｒ
    （赤），Ｇ（緑），Ｂ（青）それぞれに対応した記憶回
    路に供給し、 上記デジタル映像信号は、３原色信号Ｒ（赤），Ｇ
    （緑），Ｂ（青）を含み、 上記供給手段は、これら３原色信号Ｒ（赤），Ｇ
    （緑），Ｂ（青）をそれぞれに対応した記憶回路に供給
    する請求項２記載のゲインコントロール回路。
11. 【請求項１１】 上記記憶手段は、３原色信号Ｒ
    （赤），Ｇ（緑），Ｂ（青）それぞれに対応して設けら
    れた３つの記憶回路を含み、 上記供給手段は、上記アドレスデータを、３原色信号Ｒ
    （赤），Ｇ（緑），Ｂ（青）それぞれに対応した記憶回
    路に供給し、 上記デジタル映像信号は、３原色信号Ｒ（赤），Ｇ
    （緑），Ｂ（青）を含み、 上記供給手段は、これら３原色信号Ｒ（赤），Ｇ
    （緑），Ｂ（青）をそれぞれに対応した記憶回路に供給
    する請求項３記載のゲインコントロール回路。
12. 【請求項１２】 上記記憶手段は、３原色信号Ｒ
    （赤），Ｇ（緑），Ｂ（青）それぞれに対応して設けら
    れた３つの記憶回路を含み、 上記供給手段は、上記アドレスデータを、３原色信号Ｒ
    （赤），Ｇ（緑），Ｂ（青）それぞれに対応した記憶回
    路に供給し、 上記デジタル映像信号は、３原色信号Ｒ（赤），Ｇ
    （緑），Ｂ（青）を含み、 上記供給手段は、これら３原色信号Ｒ（赤），Ｇ
    （緑），Ｂ（青）をそれぞれに対応した記憶回路に供給
    する請求項４記載のゲインコントロール回路。
13. 【請求項１３】 上記記憶手段は、３原色信号Ｒ
    （赤），Ｇ（緑），Ｂ（青）それぞれに対応して設けら
    れた３つの記憶回路を含み、 上記供給手段は、上記アドレスデータを、３原色信号Ｒ
    （赤），Ｇ（緑），Ｂ（青）それぞれに対応した記憶回
    路に供給し、 上記デジタル映像信号は、３原色信号Ｒ（赤），Ｇ
    （緑），Ｂ（青）を含み、 上記供給手段は、これら３原色信号Ｒ（赤），Ｇ
    （緑），Ｂ（青）をそれぞれに対応した記憶回路に供給
    する請求項５記載のゲインコントロール回路。
14. 【請求項１４】 上記記憶手段は、３原色信号Ｒ
    （赤），Ｇ（緑），Ｂ（青）それぞれに対応して設けら
    れた３つの記憶回路を含み、 上記供給手段は、上記アドレスデータを、３原色信号Ｒ
    （赤），Ｇ（緑），Ｂ（青）それぞれに対応した記憶回
    路に供給し、 上記デジタル映像信号は、３原色信号Ｒ（赤），Ｇ
    （緑），Ｂ（青）を含み、 上記供給手段は、これら３原色信号Ｒ（赤），Ｇ
    （緑），Ｂ（青）をそれぞれに対応した記憶回路に供給
    する請求項６記載のゲインコントロール回路。
15. 【請求項１５】 入力映像信号に応じた画像を、所定の
    表示部に表示する表示装置であって、 アドレスに応じて補正データで重み付けされたゲイン値
    データを記憶し、ライトイネーブル信号をアクティブで
    受けているときは、供給されるアドレスデータおよび補
    正データで重み付けされたゲイン値データに基づいて上
    記記憶すべきゲインデータを書き込み、ライトイネーブ
    ル信号を非アクティブで受けているときは、記憶されて
    いるゲインデータのうち入力されるアドレス信号に応じ
    たゲインデータを上記表示部に出力する記憶手段と、 上記ゲインデータ書き込み指令を受けると、上記補正デ
    ータで重み付けされていないゲインデータを生成する制
    御手段と、 上記制御手段による重み付けされていないゲインデータ
    を受けると、ライトイネーブル信号をアクティブで上記
    記憶手段に出力し、受けた所定のタイミングでトリガ信
    号を出力する受信手段と、 トリガ信号を受けて、上記アドレスデータを生成するア
    ドレス生成手段と、 上記アドレス生成手段によるアドレスデータ、および設
    定データに基づいて重み付け用補正データを生成する補
    正データ生成手段と、 上記補正データ生成手段で生成された補正データで、上
    記受信手段で受信されたゲインデータを重み付けして上
    記記憶手段に供給するゲイン値データ生成手段と、 上記ライトイネーブル信号がアクティブのときは、アド
    レス生成手段で生成されたアドレスデータを当該記憶手
    段に供給し、上記ライトイネーブル信号が非アクティブ
    のときは、所定のデジタル映像信号を上記アドレス信号
    として上記記憶手段に供給する供給手段とを有する表示
    装置。
16. 【請求項１６】 上記受信手段は、映像信号の垂直帰線
    信号に同期して上記トリガ信号を出力する請求項１５記
    載の表示装置。
17. 【請求項１７】 上記記憶手段は、所定周波数のマスタ
    クロック信号に同期して、上記ゲインデータの書き込み
    および読み出しを行い、 上記マスタクロックを分周し、上記アドレス生成手段、
    補正データ生成手段、およびゲイン値データ生成手段の
    うち、少なくともゲイン値データ生成手段に動作クロッ
    クとして供給する分周回路を有する請求項１５記載の表
    示装置。
18. 【請求項１８】 上記記憶手段は、所定周波数のマスタ
    クロック信号に同期して、上記ゲインデータの書き込み
    および読み出しを行い、 上記マスタクロックを分周し、上記アドレス生成手段、
    補正データ生成手段、およびゲイン値データ生成手段の
    うち、少なくともゲイン値データ生成手段に動作クロッ
    クとして供給する分周回路を有する請求項１６記載の表
    示装置。
19. 【請求項１９】 上記補正データ生成手段は、設定デー
    タを所定アドレスに記憶する第２の記憶手段を含み、上
    記アドレス生成手段で生成されたアドレスデータに応じ
    た設定データを補正データとして出力し、 上記ゲイン値データ生成手段は、上記補正データ生成手
    段で生成された補正データとゲインデータを乗算する乗
    算器を含み、 上記分周回路による動作クロックは少なくとも補正デー
    タ生成手段の記憶手段および上記ゲイン値データ生成手
    段の乗算器に供給される請求項１７記載の表示装置。
20. 【請求項２０】 上記補正データ生成手段は、設定デー
    タを所定アドレスに記憶する第２の記憶手段を含み、上
    記アドレス生成手段で生成されたアドレスデータに応じ
    た設定データを補正データとして出力し、 上記ゲイン値データ生成手段は、上記補正データ生成手
    段で生成された補正データとゲインデータを乗算する乗
    算器を含み、 上記分周回路による動作クロックは少なくとも補正デー
    タ生成手段の記憶手段および上記ゲイン値データ生成手
    段の乗算器に供給される請求項１８記載の表示装置。
21. 【請求項２１】 上記第２の記憶手段の設定データは外
    部から設定可能である請求項１９記載の表示装置。
22. 【請求項２２】 上記第２の記憶手段の設定データは外
    部から設定可能である請求項２０記載の表示装置。
23. 【請求項２３】 上記記憶手段は、３原色信号Ｒ
    （赤），Ｇ（緑），Ｂ（青）それぞれに対応して設けら
    れた３つの記憶回路を含み、 上記供給手段は、上記アドレスデータを、３原色信号Ｒ
    （赤），Ｇ（緑），Ｂ（青）それぞれに対応した記憶回
    路に供給し、 上記デジタル映像信号は、３原色信号Ｒ（赤），Ｇ
    （緑），Ｂ（青）を含み、 上記供給手段は、これら３原色信号Ｒ（赤），Ｇ
    （緑），Ｂ（青）をそれぞれに対応した記憶回路に供給
    する請求項１５記載の表示装置。
24. 【請求項２４】 上記記憶手段は、３原色信号Ｒ
    （赤），Ｇ（緑），Ｂ（青）それぞれに対応して設けら
    れた３つの記憶回路を含み、 上記供給手段は、上記アドレスデータを、３原色信号Ｒ
    （赤），Ｇ（緑），Ｂ（青）それぞれに対応した記憶回
    路に供給し、 上記デジタル映像信号は、３原色信号Ｒ（赤），Ｇ
    （緑），Ｂ（青）を含み、 上記供給手段は、これら３原色信号Ｒ（赤），Ｇ
    （緑），Ｂ（青）をそれぞれに対応した記憶回路に供給
    する請求項１６記載の表示装置。
25. 【請求項２５】 上記記憶手段は、３原色信号Ｒ
    （赤），Ｇ（緑），Ｂ（青）それぞれに対応して設けら
    れた３つの記憶回路を含み、 上記供給手段は、上記アドレスデータを、３原色信号Ｒ
    （赤），Ｇ（緑），Ｂ（青）それぞれに対応した記憶回
    路に供給し、 上記デジタル映像信号は、３原色信号Ｒ（赤），Ｇ
    （緑），Ｂ（青）を含み、 上記供給手段は、これら３原色信号Ｒ（赤），Ｇ
    （緑），Ｂ（青）をそれぞれに対応した記憶回路に供給
    する請求項１７記載の表示装置。
26. 【請求項２６】 上記記憶手段は、３原色信号Ｒ
    （赤），Ｇ（緑），Ｂ（青）それぞれに対応して設けら
    れた３つの記憶回路を含み、 上記供給手段は、上記アドレスデータを、３原色信号Ｒ
    （赤），Ｇ（緑），Ｂ（青）それぞれに対応した記憶回
    路に供給し、 上記デジタル映像信号は、３原色信号Ｒ（赤），Ｇ
    （緑），Ｂ（青）を含み、 上記供給手段は、これら３原色信号Ｒ（赤），Ｇ
    （緑），Ｂ（青）をそれぞれに対応した記憶回路に供給
    する請求項１８記載の表示装置。
27. 【請求項２７】 上記記憶手段は、３原色信号Ｒ
    （赤），Ｇ（緑），Ｂ（青）それぞれに対応して設けら
    れた３つの記憶回路を含み、 上記供給手段は、上記アドレスデータを、３原色信号Ｒ
    （赤），Ｇ（緑），Ｂ（青）それぞれに対応した記憶回
    路に供給し、 上記デジタル映像信号は、３原色信号Ｒ（赤），Ｇ
    （緑），Ｂ（青）を含み、 上記供給手段は、これら３原色信号Ｒ（赤），Ｇ
    （緑），Ｂ（青）をそれぞれに対応した記憶回路に供給
    する請求項１９記載の表示装置。
28. 【請求項２８】 上記記憶手段は、３原色信号Ｒ
    （赤），Ｇ（緑），Ｂ（青）それぞれに対応して設けら
    れた３つの記憶回路を含み、 上記供給手段は、上記アドレスデータを、３原色信号Ｒ
    （赤），Ｇ（緑），Ｂ（青）それぞれに対応した記憶回
    路に供給し、 上記デジタル映像信号は、３原色信号Ｒ（赤），Ｇ
    （緑），Ｂ（青）を含み、 上記供給手段は、これら３原色信号Ｒ（赤），Ｇ
    （緑），Ｂ（青）をそれぞれに対応した記憶回路に供給
    する請求項２０記載の表示装置。