JPH06178238A

JPH06178238A - 液晶表示装置の駆動回路

Info

Publication number: JPH06178238A
Application number: JP4330222A
Authority: JP
Inventors: Shusuke Fukuda; 秀典福田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1992-12-10
Filing date: 1992-12-10
Publication date: 1994-06-24
Anticipated expiration: 2015-05-29
Also published as: JP3045266B2

Abstract

(57)【要約】【目的】構成が簡単で且つ安価な液晶表示装置の高解
像度の駆動回路を得る。【構成】ｎビットの画素データよりなるデジタル映像
信号をｍ段ｎビットのシフトレジスタに１ラインづつ順
次格納し、ｍ段ｎビットのラッチ回路で１水平期間保持
してｎビットカウンター出力と各段毎に並列に一致をと
り、一致パルスを導出するデジタルコンパレータを設
け、上記一致パルスの発生タイミングで白レベルと黒レ
ベル間のアナログランプ波形をサンプリングして、液晶
を駆動するＴＦＴアレイの信号ラインに供給する。ま
た、上記アナログランプ波形を液晶のガンマ補正特性に
合わせて補正する構成にする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶表示装置の駆動回路
に係り、特にポリシリコンＴＦＴを用いた薄膜トランジ
スタマトリクスアレイ（以下「ＴＦＴアレイ」という）
を有してなるアクティブマトリクス型液晶表示装置の駆
動回路に関するものである。

【０００２】

【従来の技術】従来、ポリシリコン型のアクティブマト
リクス型液晶表示装置の水平ラインを駆動する駆動回路
としては、例えば図８に示すようなものが提案されてい
る。同図において、２１はシフトレジスタであり、スタ
ートパルス２２とクロック２３によりサンプリングパル
スを順次発生させ液晶表示装置の対応するソースライン
２８に配置されたアナログスイッチ２４を順次ＯＮさ
せ、該アナログスイッチ２４の一方より供給されるアナ
ログ映像信号２５を順次ソースライン２８に供給する。
そして走査側ドライバー２６により選択される水平ライ
ン２９の薄膜トランジスタ（以下「ＴＦＴ」という）３
０を介して映像信号を液晶表示素子２７の各画素２０に
充電する。

【０００３】一方、１、２、３は入力されるアナログ映
像信号のＲ、Ｇ、Ｂ信号をデジタル信号に変換するＡ／
Ｄ変換回路であり、該Ａ／Ｄ変換回路１、２、３により
デジタル信号に変換されたＲ、Ｇ、Ｂ信号はデジタル映
像信号処理回路４で各種の信号処理が施される。デジタ
ル映像信号処理回路４で信号処理が施されたデジタル映
像信号Ｒ、Ｇ、Ｂは、それぞれＤ／Ａ変換回路５、６、
７でアナログ信号に変換された後増幅され、上記アナロ
グ映像信号２５となって上記アナログスイッチ２４に供
給される。

【０００４】図８において液晶表示素子２７は単色表示
を行わせるものを例示しているが、各ソースラインを
Ｒ、Ｇ、Ｂ信号に対応して設けることによりカラー表示
を行わせる液晶表示装置の駆動回路となる。

【０００５】またアモルファスシリコンＴＦＴによるア
クティブマトリクス型の液晶表示装置のソースラインを
駆動する回路として、例えば図９に示すようなものが提
案されている。これは上記図８に示すものとは異なり、
映像信号はデジタル信号であり所定ビットの画素データ
からなるデジタル映像信号ＳＶｄを１ライン分ずつ順次
格納するシフトレジスタ回路（データレジスタ）３２
と、このシフトレジスタ回路３２に順次格納される１ラ
イン分のデジタル映像信号を１水平期間保持するラッチ
回路３３と、このラッチ回路３３より出力される１ライ
ン分のデジタル映像信号を構成する各画素データをｎビ
ットカウンタ３９より逐次増加、または減少させ出力さ
れるデータ値とを比較し、一致した時点で一致パルス４
０を発生するデジタルコンパレータ回路３４と、この一
致パルス４０により通常は外部より供給される上記ｎ進
カウンタ３９の１周期と同期したランプ波形による変換
用のアナログ入力電圧４１をサンプリングするアナログ
スイッチ回路３６と、このアナログスイッチ回路３６か
らのサンプリング出力を次の１水平周期保持するアナロ
グラッチ回路３７と、出力段３８により構成するもので
ある。図中２７１はアモルファスシリコンＴＦＴ３０１
と液晶の画素２０１をマトリクス状に配列した液晶表示
素子である。

【０００６】また、液晶に加える電圧と光の透過率は一
般に図５において曲線５０で示すような関係になってい
る。同図で示した黒レベルと白レベルの範囲で映像信号
をそのままリニアに加えると光出力は黒付近と白付近で
縮んだ映像となり、品位の悪い階調再現性のない映像と
なる。このため液晶の透過率カーブを考慮して予め液晶
に加えるアナログ映像信号やデジタル映像信号を図中点
線で示す映像信号補正カーブ５１に応じてガンマ補正す
る。

【０００７】図１０及び図１１はガンマ補正回路の構成
図であり、アナログ映像信号のＲ、Ｇ、Ｂ信号はそれぞ
れＡ／Ｄ変換回路６０、６１、６２でデジタル信号に変
換されて補正用ＲＯＭ６３、６４、６５に導かれ、該補
正用ＲＯＭ６３、６４、６５でデジタルＲ、Ｇ、Ｂ信号
は予め記憶された上記図５に示す映像信号補正カーブ５
１に応じたルックアップテーブル方式の情報によりガン
マ補正が施される。

【０００８】図１０は上記補正用ＲＯＭ６３、６４、６
５でガンマ補正が施されたデジタルＲ、Ｇ、Ｂ信号を出
力するものであるが、図１１は上記デジタルＲ、Ｇ、Ｂ
信号をＤ／Ａ変換回路６６、６７、６８によりアナログ
Ｒ、Ｇ、Ｂ信号に変換して出力する。そして、上記デジ
タル或いはアナログＲ、Ｇ、Ｂ信号は上記液晶表示素子
２７、２７１のソースラインに供給される。

【０００９】

【発明が解決しようとする課題】図８に示す従来の駆動
回路はアナログ映像信号を直接サンプリングする方式で
ある。液晶を駆動する駆動回路はポリシリコンＴＦＴで
構成されているためトランジスタの移動度が高く高速で
ある。そのため、図８に示すような簡単な回路構成で可
能であるが、高速とはいえ水平方向の画素数（アナログ
スイッチの数、ＴＦＴの数）を多くし、高解像度の表示
を得ようとすれば１水平期間の映像信号期間は限られて
いるので、１サンプリングに割当てられる時間は画素数
に応じて短くなる。しかもアナログサンプルであるた
め、高い液晶駆動電圧まで充電するには限界がある。

【００１０】これを解決するためにアナログ映像信号を
多重化したり、時間軸を伸長し液晶ドライバーへの信号
数を増加させる等の試みが行われている。しかしこのよ
うな処理は外部のアナログ映像信号の処理を複雑なもの
とするので回路負担が増大するという欠点があった。ま
た、高度な映像処理を望む場合にはデジタル化が適して
おり、図８に示すようにアナログ映像信号をＡ／Ｄ変換
しデジタル処理する過程を踏んでいるが、表示用のデバ
イスがアナログ信号入力であるとデジタル処理の後にＤ
／Ａ変換を必要とするため、この分回路が増大するとい
う欠点があった。

【００１１】一方、図９に示す従来の他の駆動回路では
デジタル映像信号入力となっているのでアナログ信号へ
の変換については時間的余裕があり上記の欠点はない
が、次のような問題がある。即ち、図９の従来例は動作
が遅いアモルファスシリコンＴＦＴを用いているので、
ソースライン２８から与えられるアナログ信号は各ソー
スに関して同時に１Ｈ期間ずつ与えなければならず、そ
のため各出力線路にランダムに与えられるレベルシフタ
３５の出力によりサンプリングされたアナログスイッチ
回路３６の出力（時間的にランダム）をいったんホール
ドし、更にラッチ回路３７を介してソースライン２８に
与えることにより全てのソースラインの信号タイミング
を同一にするとともに、その保持期間を１Ｈとしてい
る。このように、サンプリングした後再度アナログ信号
をラッチしバッファを介してソースラインに供給するた
め、これらの回路をドライバーＩＣとするためには、こ
の分チップ面積が増大するという欠点があるとともに、
この部分のバラツキにより表示品位が低下するという問
題があった。

【００１２】また、図１０及び図１１に示すようなルッ
クアップ方式のガンマ補正を行うものにおいては直接デ
ジタル映像信号が補正用ＲＯＭに入力されるため、ＲＯ
Ｍ内での変換時間が１サンプル以内であることが必要と
される。従って水平方向の画素数や水平周期が短い映像
信号であると高速なＲＯＭを必要とし、コスト高の要因
となる欠点があった。

【００１３】

【課題を解決するための手段】本発明は上記従来装置の
問題を解決するもので、ポリシリコンよりなる薄膜トラ
ンジスタで構成したマトリクスアレイにより液晶表示装
置を駆動するアクティブマトリクス型液晶表示装置の駆
動回路において、一連のｎビットの画素データからなる
デジタル映像信号を１ライン分づつ順次格納するシフト
レジスタ回路と、該シフトレジスタ回路に順次格納され
る１ライン分のデジタル映像信号を１水平期間保持する
ラッチ回路と、該ラッチ回路より出力される１ライン分
のデジタル映像信号を構成する各画素データをｎ進カウ
ンタより出力されるデータ値と比較し一致した時点で一
致パルスを発生するデジタルコンパレータ回路と、各水
平周期毎に白レベルと黒レベル間のアナログランプ波形
を発生する変換用アナログ信号発生回路と、上記一致パ
ルスにより上記変換用アナログ信号発生回路からの上記
アナログランプ波形をサンプリングして上記一致パルス
の発生タイミングに対応したレベルのアナログ電圧を発
生するアナログスイッチ回路と、該アナログスイッチ回
路からのサンプリング出力を上記マトリクスアレイの選
択されている水平ラインにおける所定の画素に対応した
薄膜トランジスタに供給し、上記液晶表示装置の所定の
画素に所定のアナログ映像信号を供給するように構成す
る。

【００１４】また上記の液晶表示装置の駆動回路におい
て、水平周期毎に上記のアナログランプ波形を発生する
上記変換用アナログ信号発生回路に、上記アナログラン
プ波形に対して液晶の電圧・透過率特性に応じた映像信
号のガンマ補正を行わせるガンマ補正回路を設けた構成
にする。

【００１５】

【作用】上記の構成によれば、外部より供給される一連
のｎビットの画素データからなるデジタル映像信号はシ
フトレジスタ回路に１ライン分づつ順次格納され、上記
シフトレジスタ回路に格納された１ライン分のデジタル
映像信号はラッチ回路に供給されて、ここで１水平期間
保持される。上記ラッチ回路より導出される１ライン分
のデジタル映像信号のｎビットの各画素データはデジタ
ルコンパレータ回路でｎ進カウンタから出力されるデー
タと比較され、各画素データ毎に一致した時点で一致パ
ルスを発生する。

【００１６】この各画素毎に生じる一致パルスはアナロ
グスイッチ回路で変換用アナログ信号発生回路からの各
水平期間毎に生ずる白レベルと黒レベル間のアナログラ
ンプ波形をサンプリングし、上記一致パルスの発生タイ
ミングに対応したレベルのアナログ電圧を発生させ、上
記アナログスイッチ回路より導出される各画素毎のアナ
ログ電圧を走査側ドライバーにより選択されている水平
ラインの各対応する画素に供給し、映像表示を行わせ
る。ポリシリコンＴＦＴは動作が早いためソースライン
から与えられるアナログ信号は短時間でよいので、アナ
ログスイッチ回路の出力をホールドしたり、ラッチした
りする必要はない。

【００１７】また、上記の水平周期毎にアナログランプ
波形を発生する変換用アナログ信号発生回路にガンマ補
正回路を設けると、アナログランプ波形は液晶の電圧・
透過率特性に応じてガンマ補正されたものとなる。この
ガンマ補正が施されたアナログランプ波形を上記のアナ
ログスッチ回路に供給すると、上記の各画素毎に供給さ
れるアナログ電圧はガンマ補正が施されたものとなり、
液晶表示装置には白レベル及び黒レベル近傍でも歪のな
い映像を再生することができる。

【００１８】

【実施例】図１は本発明の一実施例のブロック図であ
る。図１において１１はタイミング発生回路であり、こ
のタイミング発生回路１１にはｎビットのデータよりな
るデジタル映像信号ＳＶｄに同期した水平同期信号Ｈ_D
及び垂直同期信号Ｖ_Dが基準タイミング信号として供給
される。１２はｍ段ｎビットのシフトレジスタ回路であ
り、このシフトレジスタ回路１２にはｎビットの上記デ
ジタル映像信号ＳＶｄが供給される。また上記シフトレ
ジスタ回路１２には上記タイミング発生回路１１よりク
ロックＣＬＫが供給され、各水平期間においてデジタル
映像信号ＳＶｄが１ライン分づつ順次格納される。

【００１９】各水平期間でシフトレジスタ回路１２に格
納される１ライン分の画素データはｍ段ｎビットのデー
タラッチ回路１３に供給される。このデータラッチ回路
１３には上記タイミング発生回路１１より水平ブランキ
ング期間内に発生するラッチパルスＰ_Lが供給され、シ
フトレジスタ回路１２より供給される１ライン分の画素
データがラッチされ、次の１水平期間保持される。上記
データラッチ回路１３より出力される１ライン分の画素
データはｍ段ｎビットで構成するデジタルコンパレータ
回路１４に供給される。

【００２０】一方、上記タイミング発生回路１１からは
ｎビットカウンタ回路１５に供給する比較カウンタ用ク
ロックＣＣＬＫと１水平周期毎に出力されるスタートパ
ルスＳｐが出力される。ｎビットカウンタ回路１５にお
いて、その出力ＱＤ₀〜ＱＤ_nは１水平周期毎に比較カウ
ンタ用クロックＣＣＬＫのクロック周期で１ビットずつ
増加していく。そしてｎビットカウンタ回路１５のカウ
ンタ出力ＱＤ₀〜ＱＤ_nは上記ｍ段ｎビットのデジタルコ
ンパレータ回路１４に供給される。

【００２１】このデジタルコンパレータ回路１４では上
記データラッチ回路１３より供給される１ライン分の画
素データと、ｎビットカウンタ回路１５の出力ＱＤ₀〜
ＱＤ_ｎとを各段とも各ビット毎に比較し、一致した時点
で比較カウンタ用クロックＣＣＬＫの１個分のパルスが
発生する。各画素データはｎビットであり、ｎビットカ
ウンタ回路１５の出力もｎビットであるからｎビットカ
ウンタ回路１５の１周期、即ち１水平周期内で１ライン
分の画素データ全てを比較でき画素データの値に応じた
時点で各段毎に一致パルスＣｐを出力する。

【００２２】上記ｍ段ｎビットのシフトレジスタ回路１
２、データラッチ回路１３及びデジタルコンパレータ回
路１４と、ｎビットカウンタ回路１５の詳細な回路構成
の一例として４ビット構成の回路を図２及び図３に例示
する。同図中、図１に対応する部分は同一符号で示す。
上記各回路１２〜１５における個々の回路構成は通常広
く用いられているものであるから詳細な動作説明は省略
する。

【００２３】一方、上記デジタルコンパレータ回路１４
からの一致パルスＣｐは、レベルシフタ１６により規定
のパルス電圧にレベルアップされ、次段のアナログスイ
ッチ回路１７のゲートに供給される。アナログスイッチ
回路１７の入力は変換用のアナログ入力信号Ｔａに接続
されている。変換用のアナログ入力信号Ｔａは上記タイ
ミング発生回路１１からの比較カウンター用クロックＣ
ＣＬＫとスタートパルスＳｐにより同期がとられている
変換用アナログ信号発生回路１８からのランプ波形であ
るが詳細は後述する。

【００２４】各段の上記アナログスイッチ回路１７は上
記レベルシフタ１６から一致パルスＣｐが供給される期
間ＯＮするから上記アナログ入力信号Ｔａがサンプルさ
れ、この電圧値は画素データに対応した電圧値となる。
そして、各段の上記アナログスイッチ回路１７の出力は
液晶を駆動するＴＦＴマトリクスアレイの対応する各段
のソースライン２８に直接供給され、タイミング発生回
路１１からのコントロール信号で制御される走査側ドラ
イバー２６により選択されＯＮした１水平ラインの対応
する各段のＴＦＴ３０を通して画素２０の液晶を充電す
る。

【００２５】上記のように各段のアナログスイッチ回路
１７がＯＮする期間は各段の一致パルスＣｐの期間であ
り、これは画素クロックに対して十分期間が長いため安
定して映像を書き込むことが可能となる。即ち、例えば
１水平期間の映像有効期間をＴ_Ｈとした場合、水平方向
の画素数を１０００とすると図８に示す従来の構成では
Ｔ_H／１０００の期間が画素クロックの期間であり、ア
ナログスイッチ回路１７のサンプリング期間であるが、
図１に示す本発明の構成において画素データを８ビット
とした場合には１０００画素であってもＴ_H／２５６と
なり、約４倍の時間をとることが可能になる。

【００２６】図４はｎビットカウンター回路１５により
ｍ段ｎビットのデジタルコンパレータ回路１４から一致
パルスＣｐを導出し、レベルシフタ１６とアナログスイ
ッチ回路１７及び変換用アナログ信号発生回路１８によ
りソースライン出力を得る場合の時間軸に対する信号変
換過程を示す図であり、Ｌ段目の４ビット信号の場合を
例示している。

【００２７】図４において（ａ）はｎビットカウンター
回路（ｎ＝４）１５のカウンター出力波形である。ｍ段
ｎビットのデジタルコンパレータ回路１４に入力される
Ｌ段目のデジタル映像信号の値がｋであるとすると、図
４（ｂ）に示すように図４（ａ）のカウンター出力がｋ
になった時点でデジタルコンパレータ回路１４より一致
パルスＣｐが導出される。

【００２８】一方変換用アナログ発生回路１８から供給
される変換用のアナログ入力信号Ｔａは図４（ｃ）に示
すように白レベル電圧から黒レベル電圧までランプ状に
変化する波形にする。同図においては、電圧が高い方を
黒レベルとしているが、これはノーマリホワイトモード
の液晶素子に対するものである。ノーマリブラックモー
ドでは黒レベルと白レベルの表現を入れ替えるようにす
ればよい。

【００２９】従って、デジタルコンパレータ回路１４よ
り導出される図４（ｂ）に示す一致パルスＣｐはレベル
シフタ１６で規定のパルス電圧にレベルアップされた
後、図４（ｃ）に示す変換用のアナログ入力信号Ｔａと
共にアナログスイッチ回路１７に供給され、該アナログ
スイッチ回路１７より図４（ｄ）に示すような上記ｋの
値に対応したアナログ電圧値を示すＬ段目のソースライ
ン出力電圧ＰＬを導出する。このソースライン出力電圧
ＰＬはＬ段目のソースライン２８に供給され、走査側ド
ライバー２６により選択されている水平ライン２９の交
点に位置するＴＦＴ３０を介し、該ＴＦＴ３０に接続さ
れた画素２０を形成する液晶に印加される。上記の説明
はＬ段目についてのものであるが、第１段目よりｍ段目
までの各段のソースライン２８についても同様にして入
力される映像信号に対応した画素情報が供給される。

【００３０】なお、液晶は交流駆動させるが交流駆動を
行わせるには図４（ｃ）に示すような白レベルから黒レ
ベルに向かう右上がりの直線よりなるランプ波形の極性
を交互に反転させ、交互に黒レベルから白レベルへ右下
がりの直線になるようにする。この場合、液晶の対向電
極の印加電圧も上記極性に応じて変化させる必要がある
が、これは周知の技術であるのでここでは説明を省略す
る。

【００３１】液晶に加える電圧と光の透過率特性は上述
するように一般に図５に示すような曲線５０となってい
る。従って図５に示す黒レベル電圧と白レベル電圧の範
囲において、映像信号に対して電圧をリニアに加えると
光出力は黒付近と白付近で縮んだものとなり、品位の悪
い階調再現性のない映像となる。このため液晶の透過率
特性を示す上記曲線５０を考慮して、予め液晶に加える
アナログ映像信号やデジタル映像信号を補正するいわゆ
るガンマ補正が行われる。

【００３２】本発明においては上記のガンマ補正を次の
ようにして行わせている。即ち図６に示すように、図１
の変換用アナログ信号発生回路１８より導出する変換用
のアナログ入力信号Ｔａを白レベル電圧と黒レベル電圧
間で直線的に変化する点線で示す直線Ｌ₁より上記液晶
のガンマ補正を行わせる曲線Ｌ₂に変化させ、これを導
出するようにする。

【００３３】図７はガンマ補正回路のブロック図であ
り、このガンマ補正回路は図１の変換用アナログ信号発
生回路１８内に設けられる。図７において、タイミング
発生回路１１より導出される比較カウンター用クロック
ＣＣＬＫと１水平周期毎に出力されるスタートパルスＳ
ｐをｎビットカウンター回路７１に供給する。このｎビ
ットカウンター回路７１は図１に示すｎビットカウンタ
ー回路１５と同一構成であり、カウンター出力Ｑ₀・・
・Ｑ_n（ｎビット）を導出してこれを次段のメモリ７２
のアドレスに入力する。メモリ７２はデータテーブルと
なっており、そのデータ内容は上記アドレス順に上記ガ
ンマ補正の補正カーブに対応する値になっている。

【００３４】従って上記メモリ７２のデータ出力は上記
ガンマ補正の補正カーブで補正されたものとなり、この
ガンマ補正が施されたデータ出力がＤ／Ａコンバータ７
３のデータ入力として供給される。その結果、上記比較
カウンター用クロックＣＣＬＫのステップで上記Ｄ／Ａ
コンバータ７３の出力が変化し、１水平期間のガンマ補
正用の補正カーブを持った変換用のアナログ入力信号Ｔ
ａを発生させることができる。この場合、比較カウンタ
ー用クロックＣＣＬＫのステップは階調分のステップ数
でよいので、回路自体は図１０、図１１に示す従来のガ
ンマ補正用のメモリより低速の安価なものでよい。７４
はバッファアンプであり、このバッファアンプ７４では
白レベルと黒レベルの電圧調整が行えるようにしてい
る。

【００３５】尚、上述する本発明の実施例は単色表示を
行わせるものであるが同様の構成を映像信号のＲ、Ｇ、
Ｂ各信号に対して設け、Ｒ、Ｇ、Ｂ３原色のドットで１
画素を形成するようにすればカラー表示を行う液晶表示
装置の駆動回路を得ることができる。

【００３６】

【発明の効果】本発明は上記の構成であるのでアナログ
映像信号をホールドする等の処理を行う必要がなく、１
ラインの画素数が増大した高解像度の表示を行わせる場
合も比較的簡単な構成で入力映像信号に対応してＴＦＴ
アレイの駆動を正確に行わせることができる。また、映
像信号レベルに応じたデジタル信号値をアナログ信号に
変換してＴＦＴアレイに供給する場合、変換用のアナロ
グ入力信号を液晶のガンマ補正に合わせて予め補正した
信号とするので簡単な構成で液晶のガンマ補正を行わせ
ることができ、階調再現性の優れた表示を行わせるよう
にすることができる。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図。

【図２】本発明の要部の具体的な構成を示すブロック
図。

【図３】本発明の他の要部の具体的な構成を示すブロ
ック図。

【図４】本発明の動作説明図。

【図５】液晶の印加電圧に対する透過率特性を示す
図。

【図６】液晶のガンマ補正の動作説明図。

【図７】本発明に用いる液晶のガンマ補正回路のブロ
ック図。

【図８】従来例の構成図。

【図９】他の従来例の構成図。

【図１０】従来例における液晶のガンマ補正回路の構
成図。

【図１１】従来例における液晶の他のガンマ補正回路
の構成図。

【符号の説明】

１２シフトレジスタ回路１３データラッチ回路１４デジタルコンパレータ回路１５ｎビットカウンター回路１７アナログスイッチ回路１８変換用アナログ信号発生回路２０画素３０ＴＦＴ

Claims

【特許請求の範囲】

【請求項１】ポリシリコンよりなる薄膜トランジスタ
で構成したマトリクスアレイにより、液晶表示装置を駆
動するアクティブマトリクス型液晶表示装置の駆動回路
において、一連のｎビットの画素データからなるデジタ
ル映像信号を１ライン分ずつ順次格納するシフトレジス
タ回路と、該シフトレジスタ回路に順次格納される１ラ
イン分のデジタル映像信号を１水平期間保持するラッチ
回路と、該ラッチ回路より出力される１ライン分のデジ
タル映像信号を構成する各画素データをｎ進カウンタよ
り出力されるデータ値と比較し一致した時点で一致パル
スを発生するデジタルコンパレータ回路と、各水平周期
毎に白レベルと黒レベル間のアナログランプ波形を発生
する変換用アナログ信号発生回路と、上記一致パルスに
より上記変換用アナログ信号発生回路からの上記アナロ
グランプ波形をサンプリングして上記一致パルスの発生
タイミングに対応したレベルのアナログ電圧を発生する
アナログスイッチ回路と、該アナログスイッチ回路から
のサンプリング出力を上記マトリクスアレイの選択され
ている水平ラインにおける所定の画素に対応した薄膜ト
ランジスタに供給し、上記液晶表示装置の所定の画素に
所定のアナログ映像信号を供給するようにしたことを特
徴とする液晶表示装置の駆動回路。
【請求項２】上記請求項１記載の液晶表示装置の駆動
回路において、水平周期毎にアナログランプ波形を発生
する変換用アナログ信号発生回路に上記アナログランプ
波形に対して、液晶の電圧・透過率特性に応じた映像信
号のガンマ補正を行わせるガンマ補正回路を設けたこと
を特徴とする液晶表示装置の駆動回路。