JP3329136B2

JP3329136B2 - アクティブマトリクス表示装置

Info

Publication number: JP3329136B2
Application number: JP11018095A
Authority: JP
Inventors: 勝秀内野; 敏一前川
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-04-11
Filing date: 1995-04-11
Publication date: 2002-09-30
Anticipated expiration: 2017-09-30
Also published as: JPH08286640A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はアクティブマトリクス表
示装置に関する。より詳しくは、点順次で映像信号を画
素に書き込む際のサンプリングタイミング制御技術に関
する。

【０００２】

【従来の技術】図５を参照して従来のアクティブマトリ
クス表示装置の一般的な構成を簡潔に説明する。図示す
る様に、アクティブマトリクス表示装置は行状のゲート
線Ｇと、列状の信号線Ｓ１，Ｓ２，Ｓ３，…，と両者の
各交差部に配された行列状の画素ＰＸＬとを備えてい
る。個々の画素ＰＸＬは薄膜トランジスタＴｒ等からな
るスイッチング素子により駆動される。薄膜トランジス
タＴｒのゲート電極は対応するゲート線Ｇに接続され、
ソース電極は対応する信号線Ｓに接続され、ドレイン電
極は対応する画素ＰＸＬに接続されている。アクティブ
マトリクス表示装置は画素ＰＸＬ等に加え、垂直走査回
路１０１及び水平走査回路１０２を内蔵している。垂直
走査回路１０１は各ゲート線Ｇを線順次走査し、一水平
期間毎に一行分の画素ＰＸＬを選択する。具体的には、
垂直走査回路１０１は外部から入力される互いに逆相の
垂直クロック信号ＶＣＫ，ＶＣＫＸに応じて動作し、同
じく外部から供給される垂直スタート信号ＶＳＴを順次
転送して、一水平期間毎に選択パルスを各ゲート線Ｇに
出力し、同一ライン上の薄膜トランジスタＴｒを導通状
態にする。これに対し、水平走査回路１０２は一水平期
間内で映像信号Ｖｉｄｅｏを各信号線Ｓ１，Ｓ２，Ｓ
３，…，に順次サンプリングし、選択された一行分の画
素ＰＸＬに点順次で映像信号Ｖｉｄｅｏの書き込みを行
なう。この水平走査回路１０２はフリップフロップＦＦ
を多段接続したシフトレジスタ１０３を有している。シ
フトレジスタ１０３は外部から供給される一対の互いに
逆相な水平クロック信号ＨＣＫ，ＨＣＫＸに応じて動作
し、同じく外部から供給される水平スタート信号ＨＳＴ
を順次転送して、各段毎にサンプリングパルスＡ１，Ａ
２，Ａ３，…，を出力する。これらのサンプリングパル
スＡ１，Ａ２，Ａ３，…，は波形整形用の論理回路１０
４を介して、最終的なサンプリングパルスＢ１，Ｂ２，
Ｂ３，…，が得られる。各信号線Ｓ１，Ｓ２，Ｓ３，
…，には水平スイッチＨＳＷ１，ＨＳＷ２，ＨＳＷ３，
…，が各々接続されており、共通のビデオライン１０５
を介して外部から映像信号Ｖｉｄｅｏの供給を受ける。
各水平スイッチＨＳＷ１，ＨＳＷ２，ＨＳＷ３，…，は
各々対応するサンプリングパルスＢ１，Ｂ２，Ｂ３，
…，により順次開閉動作し、映像信号Ｖｉｄｅｏを対応
する信号線Ｓ１，Ｓ２，Ｓ３，…，に順次サンプリング
する。

【０００３】次に、図６のタイミングチャートを参照し
て、図５に示した水平走査回路１０２の動作を簡潔に説
明する。図示する様に、水平スタート信号ＨＳＴは単発
のパルスである。これに対し、水平クロック信号ＨＣ
Ｋ，ＨＣＫＸは互いに逆相の矩形波であり、シフトレジ
スタ１０３はこれに応じて動作しＨＳＴを順次転送し
て、選択パルスＡ１，Ａ２，Ａ３，…，を順次出力す
る。これらのサンプリングパルスＡはシフトレジスタ１
０３の各段毎に設けた論理回路１０４により波形整形さ
れ、互いに時間的に分離した最終的なサンプリングパル
スＢ１，Ｂ２，Ｂ３，…，が得られる。水平スイッチＨ
ＳＷ１，ＨＳＷ２，ＨＳＷ３，…，はこれらのサンプリ
ングパルスＢ１，Ｂ２，Ｂ３，…，に応じて順次開閉
し、映像信号Ｖｉｄｅｏを対応する信号線にサンプリン
グする。

【０００４】

【発明が解決しようとする課題】図７は１本の信号線Ｓ
の等価回路を示しており、信号線Ｓは抵抗Ｒと容量Ｃの
直列接続で表わされ、Ｒ及びＣにより決まる時定数に従
った周波数特性（ｆ特）を有している。例えば、ビデオ
ライン１０５を介して映像信号Ｖｉｄｅｏが信号線Ｓに
サンプリングされると、その電位Ｖｓｉｇはサンプリン
グ開始点から所定の時定数に従って立ち上がり、サンプ
リング終了後同じく所定の時定数に従って立ち下がる。

【０００５】図８は、２本の信号線Ｓ１，Ｓ２に着目し
た等価回路構成を表わしている。信号線Ｓ１はＨＳＷ１
を介してビデオライン１０５に接続している。ＨＳＷ１
はサンプリングパルスＢ１により開閉制御される。同様
に、信号線Ｓ２はＨＳＷ２を介して共通のビデオライン
１０５に接続している。ＨＳＷ２は次発のサンプリング
パルスＢ２により開閉制御される。

【０００６】図９は、信号線Ｓ１及びＳ２に現われる信
号電位Ｖｓｉｇ１及びＶｓｉｇ２の変化を示した波形図
である。この例では、１画素にのみ黒色（電位レベルＶ
ｏ）を書き込み、残りの画素に白色（電位レベル０Ｖ）
を書き込む為に図示の様な映像信号Ｖｉｄｅｏが供給さ
れている。この映像信号Ｖｉｄｅｏに対し、サンプリン
グパルスＢ１，Ｂ２は位相がずれている。この様なサン
プリングパルスの位相シフトは、アクティブマトリクス
表示装置の製造プロセス上のばらつきや電源電圧依存性
等によって生じる。たまたま、ロット甲では映像信号Ｖ
ｉｄｅｏに対しサンプリングパルスＢが位相ずれを起し
ている。この状態で、図８に示した信号線Ｓ１の信号電
位Ｖｓｉｇ１の変化を見ると、Ｂ１の立ち上がりでＶｓ
ｉｇ１は下降を始め、Ｖｉｄｅｏが黒レベルに変化する
とこれに応じてＶｓｉｇ１も上昇する。途中でＢ１が立
ち下がる為、Ｖｓｉｇ１は十分Ｖｏまで達する事ができ
ず、中途の電位Ｖ１でホールドされてしまう。同様に、
Ｖｓｉｇ２についてもＶｉｄｅｏが黒レベルから白レベ
ルに復帰した後Ｂ２が立ち下がるまで十分な時間がない
為、中途の電位Ｖ２がホールドされてしまう。

【０００７】これに対し、アクティブマトリクス表示装
置のロット乙では、Ｖｉｄｅｏに対しサンプリングパル
スＢの位相が丁度整合している。この場合にはＶｓｉｇ
１はＢ１に応じて十分なサンプリング時間が与えられる
為、黒レベルに一致した電位Ｖｏでホールドされる。同
様に、Ｖｓｉｇ２はＶｉｄｅｏが０Ｖに復帰した後Ｂ２
に従って十分なサンプリング時間が与えられる為、略白
レベルに該当する０Ｖでホールドされる。

【０００８】図１０は、ロット甲とロット乙について画
素の表示状態を模式的に表わしている。ロット甲ではＳ
１の画素にグレイレベル（Ｖ１）が書き込まれ、Ｓ２の
画素にも同様にグレイレベル（Ｖ２）が書き込まれる。
これに対しロット乙ではＳ１の画素に黒レベル（Ｖｏ）
が書き込まれ、Ｓ２の画素に白レベル（０Ｖ）が書き込
まれる。本来、映像信号Ｖｉｄｅｏに従って１画素（１
ドット）だけ黒表示を行なうべきであるのに対し、ロッ
ト甲のアクティブマトリクス表示装置ではそれが実現さ
れていない。つまり、ロット甲の様なサンプリングパル
スのタイミングでは解像度が劣化するという問題があ
る。特に、１ドット毎のサンプリングではなく、例えば
３ドット同時サンプリング等の駆動方式を採用した場
合、所謂「ゴースト」が発生してしまう。この様に、製
造プロセス上のばらつき等でサンプリングパルスの発生
タイミングが位相シフトすると、解像度劣化や「ゴース
ト」を発生させてしまう。図５に示した様に、サンプリ
ングパルスＢ１，Ｂ２，Ｂ３，…，のばらつきは、シフ
トレジスタ１０３のフリップフロップ転送段からＨＳＷ
ドライバ（出力段）の間のトランジスタばらつきが重畳
されて起きる。ＨＳＷドライバまでのトランジスタ素子
数をなるべく少なくすればサンプリングパルスのばらつ
きは減少可能である。しかしながら、実際にはＨＣＫ，
ＨＣＫＸの立ち上がり及び立ち下がりのエッジから、シ
フトレジスタ１０３の出力Ａ１，Ａ２，Ａ３，…，さら
に論理回路１０４を通過するまでの間に遅延が生じ、結
局ＨＳＷに印加されるサンプリングパルスＢ１，Ｂ２，
Ｂ３，…はこれらが重畳されて遅延する為、ロット間や
素子領域間でばらつきが生じる。以上の様に、点順次駆
動型のアクティブマトリクス表示装置では、映像信号を
サンプリングする際、水平スイッチＨＳＷを開閉駆動す
るサンプリングパルスにばらつきが生じる。この為、本
来その時間にサンプリングしなければならないはずが、
そこよりずれた時間でサンプリングしてしまう為、解像
度劣化やゴースト等を引き起す。又、映像信号に僅かに
残留している同期ノイズ（サンプルホールドノイズ、ク
ロックノイズ）を、ばらついたサンプリングパルスでサ
ンプリングする為、所謂「縦筋」が生じ画像品位を損な
う。このサンプリングパルスのばらつきは、シフトレジ
スタの転送段からＨＳＷの間に介在する論理構成された
各トランジスタ素子の個々のばらつきが重畳されて起き
る。

【０００９】

【課題を解決するための手段】上述した従来技術の課題
に鑑み、本発明は水平スイッチを開閉駆動するサンプリ
ングパルスの位相ばらつきを除去して、ゴースト、解像
度劣化、縦筋等の画像品位低下を抑制する事を目的とす
る。かかる目的を達成する為に以下の手段を講じた。即
ち、本発明にかかるアクティブマトリクス表示装置は基
本的な構成として、行状のゲート線と、列状の信号線
と、両者の各交差部に配された行列状の画素とを備えて
いる。又、垂直走査回路を内蔵しており、各ゲート線を
線順次走査し一水平期間毎に一行分の画素を選択する。
さらに、水平走査回路を内蔵しており、一水平期間内で
映像信号を各信号線に供給し、選択された一行分の画素
に点順次で映像信号の書き込みを行なう。特徴事項とし
て、前記水平走査回路はシフトレジスタと一次スイッチ
群と二次スイッチ群とで構成されている。該シフトレジ
スタは外部から入力された一次クロック信号に応じて動
作し順次一次サンプリングパルスを出力する。該一次ス
イッチ群は各該シフトレジスタの各段に接続され、該一
次サンプリングパルスに応じて開閉動作し該一次クロッ
ク信号と同一の二次クロック信号又は該一次クロック信
号と同期する別の二次クロック信号をサンプリングして
順次二次サンプリングパルスを生成する。該二次スイッ
チ群は各信号線の一端に接続され該二次サンプリングパ
ルスに応じて開閉動作し、外部入力された映像信号を各
信号線に供給する。

【００１０】好ましくは、前記シフトレジスタと前記一
次スイッチ群との間にバッファが介在しており、該二次
クロック信号に対する該一次サンプリングパルスの位相
調整を行なう。又好ましくは、前記一次スイッチ群と前
記二次スイッチ群との間にバッファが介在しており、該
二次サンプリングパルスは該バッファを介して個々の二
次スイッチを開閉駆動する。

【００１１】

【作用】本発明によれば水平走査回路に含まれるシフト
レジスタと、各信号線の端部に接続された二次スイッチ
群（水平スイッチ）との間に、一次スイッチ群を介在さ
せている。シフトレジスタの各段から出力された一次サ
ンプリングパルスは従来の様に二次スイッチ群を直接開
閉駆動するのではなく、一次スイッチ群を開閉駆動す
る。これに応じて、一次スイッチ群は所定のクロック信
号から必要な時間だけサンプリングパルスを取り出し、
これを二次スイッチ群に供給している。シフトレジスタ
の各段から出力された一次サンプリングパルスは様々な
要因により位相ばらつきを含んでいる。この点に鑑み、
本発明ではこの一次サンプリングパルスを直接二次スイ
ッチ群に印加するのではなく、一次スイッチ群の開閉制
御に用いている。この一次スイッチ群は外部入力された
クロック信号から必要なサンプリングパルスを取り出し
て二次スイッチ群に供給する。取り出された二次サンプ
リングパルスは一次サンプリングパルスと異なりばらつ
きが極めて少なくなっている。即ち、元々のクロック信
号のばらつきだけに抑える事ができる。この様なサンプ
リングパルス生成方式は、特に駆動周波数の高いＨＤ−
ＬＣＤ等に好適である。

【００１２】

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかるアクティブマト
リクス表示装置の一例を示す模式的なブロック図であ
る。図示する様に、本アクティブマトリクス表示装置は
行状のゲート線Ｇと、列状の信号線Ｓ１，Ｓ２，Ｓ３，
…，と、両者の各交差部に配された行列状の画素ＰＸＬ
とを備えている。又各交差部にはスイッチング素子とし
て薄膜トランジスタＴｒが形成されている。各薄膜トラ
ンジスタＴｒのドレイン電極は対応する画素ＰＸＬに接
続され、ソース電極は対応する信号線Ｓに接続され、ゲ
ート電極は対応するゲート線Ｇに接続されている。個々
の画素ＰＸＬは例えば微細な液晶セルからなる。液晶セ
ルは画素電極と対向電極と両者の間に保持された液晶か
らなる。本アクティブマトリクス表示装置はさらに垂直
走査回路１と水平走査回路２とを含んでいる。垂直走査
回路１は各ゲート線Ｇを線順次走査し、一水平期間毎に
一行分の画素ＰＸＬを選択する。具体的には、垂直走査
回路１はＶＣＫ，ＶＣＫＸに応じて動作し、ＶＳＴを順
次転送して、選択パルスを各ゲート線Ｇに供給し、対応
する一行分の薄膜トランジスタＴｒを一水平期間だけ導
通状態にする。

【００１３】これに対し、水平走査回路２は一水平期間
内で映像信号Ｖｉｄｅｏを各信号線Ｓ１，Ｓ２，Ｓ３，
…，に順次サンプリングし、選択された一行分の画素Ｐ
ＸＬに点順次で映像信号Ｖｉｄｅｏの書き込みを行な
う。水平走査回路２はシフトレジスタ３と複数のクロッ
クスイッチＣＫＳＷ１，ＣＫＳＷ２，ＣＫＳＷ３，…，
からなる一次スイッチ群と、複数の水平スイッチＨＳＷ
１，ＨＳＷ２，ＨＳＷ３，…，からなる二次スイッチ群
とを含んでいる。シフトレジスタ３はフリップフロップ
ＦＦの多段接続からなり、外部から入力されたＨＣＫ，
ＨＣＫＸからなる一次クロック信号に応じて動作し、水
平スタート信号ＨＳＴを順次転送する事により、ＦＦの
各段毎に一次サンプリングパルスＡ１，Ａ２，Ａ３，
…，を逐次出力する。複数のクロックスイッチＣＫＳＷ
１，ＣＫＳＷ２，ＣＫＳＷ３，…，はシフトレジスタ３
の各段に接続され、一次サンプリングパルスＡ１，Ａ
２，Ａ３，…，に応じて開閉動作し、一次クロック信号
ＨＣＫ，ＨＣＫＸと同一の二次クロック信号又は該一次
クロック信号と同期する別の二次クロック信号ＣＫ，Ｃ
ＫＸをサンプリングして、順次二次サンプリングパルス
Ｂ１，Ｂ２，Ｂ３，…，を生成する。複数の水平スイッ
チＨＳＷ１，ＨＳＷ２，ＨＳＷ３，…，は各信号線Ｓ
１，Ｓ２，Ｓ３，…，の一端に接続され、二次サンプリ
ングパルスＢ１，Ｂ２，Ｂ３，…，に応じて開閉動作
し、外部入力された映像信号Ｖｉｄｅｏを各信号線に順
次サンプリングする。場合によっては、シフトレジスタ
３の各出力段と各クロックスイッチＣＫＳＷとの間にバ
ッファを介在させ、二次クロック信号ＣＫ，ＣＫＸに対
する一次サンプリングパルスＡの位相調整を行なっても
良い。又、各クロックスイッチＣＫＳＷと各水平スイッ
チＨＳＷとの間にバッファを介在させ、二次サンプリン
グパルスＢはこのバッファを介して個々の水平スイッチ
ＨＳＷを開閉駆動する様にしても良い。なお、本例では
ＣＫＳＷ及びＨＳＷはアナログスイッチで構成されてい
るが、これを論理回路構成としても良い。

【００１４】次に図２のタイミングチャートを参照し
て、図１に示したアクティブマトリクス表示装置の動作
を詳細に説明する。特に、本発明の対象となる水平走査
回路２の動作を詳細に説明する。水平スタート信号ＨＳ
Ｔは単発パルスからなる。一次クロック信号ＨＣＫ，Ｈ
ＣＫＸは互いに逆相の矩形波からなる。シフトレジスタ
３はＨＣＫ，ＨＣＫＸに応じて動作しＨＳＴを各段毎に
順次転送する事により、一次サンプリングパルスＡ１，
Ａ２，Ａ３，…，を順次出力する。二次クロック信号Ｃ
Ｋ，ＣＫＸは互いに逆相の矩形波からなる。なお、ＨＣ
Ｋ及びＨＣＫＸとＣＫ及びＣＫＸとは同一の波形を有し
ており、共用しても良い。ＣＫＳＷ１はＡ１に応じて開
閉動作し、ＣＫＸに含まれる１個分のパルスを取り出し
て二次サンプリングパルスＢ１を生成する。同様に、Ｃ
ＫＳＷ２はＡ２に応じて開閉動作し、ＣＫから１個分の
パルスを取り出して二次サンプリングパルスＢ２を生成
する。以下同様に、ＣＫＳＷ３はＡ３に応じて開閉動作
し、ＣＫＸから１個分のパルスを取り出して、二次サン
プリングパルスＢ３を生成する。各水平スイッチＨＳＷ
１，ＨＳＷ２，ＨＳＷ３，…，はこれらの二次サンプリ
ングパルスＢ１，Ｂ２，Ｂ３，…，に応じて開閉動作
し、映像信号Ｖｉｄｅｏを順次対応する信号線Ｓ１，Ｓ
２，Ｓ３，…，にサンプリングする。この様に、本発明
では映像信号Ｖｉｄｅｏをサンプリングする時の二次サ
ンプリングパルスＢを、シフトレジスタ３への入力クロ
ック信号又はこれと同等の他のクロック信号から必要な
時間のみ取り出して形成している。この取り出すタイミ
ングはシフトレジスタ３の各段から出力される一次サン
プリングパルスＡを用いる。本例では、取り出すクロッ
クは１ビットのみであるが、複数ビットを取り出す様に
しても良い。以上説明した様に、本発明ではＨＳＷ駆動
用のクロックラインを別途設け、シフトレジスタ３の転
送段から出力された一次サンプリングパルスＡで、Ｃ
Ｋ，ＣＫＸを選択し、二次サンプリングパルスＢを生成
している。この二次サンプリングパルスＢでＨＳＷをド
ライブする。ＨＳＷドライブ用のサンプリングパルスＢ
は元のクロック信号ＣＫ，ＣＫＸからＣＫＳＷのみを介
して取り出す為、この二次サンプリングパルスＢのばら
つきはＣＫＳＷに起因するばらつきのみとなる。即ち、
ＣＫＳＷにより生じる遅延のみとなる。但し、ＣＫ，Ｃ
ＫＸ自体も若干のばらつきが含まれる為、正確にはＣ
Ｋ，ＣＫＸ自体のばらつきとＣＫＳＷのばらつきを足し
合わせたものになる。何れにしても、一次サンプリング
パルスＡに比べ二次サンプリングパルスＢのばらつきは
顕著に少なくなり、従来問題となっていたゴースト、解
像度劣化、縦筋等の画品位低下を有効に抑制できる。

【００１５】図３は、図１に示したアクティブマトリク
ス表示装置に含まれる水平走査回路の具体的な構成例を
示す回路図である。図示する様に、シフトレジスタ３は
ＣＭＯＳトランジスタを組み合わせたフリップフロップ
ＦＦを多段接続した構成となっている。又、各ＣＫＳＷ
は一対のトランスミッションゲート素子からなり、各Ｆ
Ｆの出力バッファから供給された一次サンプリングパル
スＡにより開閉制御される。又、各ＨＳＷは１個のトラ
ンスミッションゲート素子からなり、対応するＣＫＳＷ
からバッファを介して供給された二次サンプリングパル
スＢにより開閉制御される。本例では、ＣＫＳＷに供給
されるＣＫＸ，ＣＫと、シフトレジスタ３に供給される
ＨＣＫ，ＨＣＫＸは別ラインを介して外部から供給され
ているが、共用しても構わない。又、ＣＫＳＷはＣＭＯ
Ｓトランジスタからなるトランスミッションゲート素子
を用いているが、Ｐチャネル型トランジスタ又はＮチャ
ネル型トランジスタのみからなるスイッチでも構わな
い。各ＣＫＳＷをドライブする一次サンプリングパルス
Ａは、ＣＫ，ＣＫＸに対して図２に示した位相状態とな
る様に、シフトレジスタ３の各段に含まれる出力バッフ
ァのサイズ等を決める。又、ＨＳＷの負荷が重い時は、
図示する様にＣＫＳＷの後にバッファを設ける様にして
も良い。

【００１６】最後に、図４は図１に示したアクティブマ
トリクス表示装置を用いて組み立てられたディスプレイ
システムの一例を示すブロック図である。本システムは
アクティブマトリクス表示装置１１とデコーダ／ドライ
バ１２とタイミングジェネレータ１３との組み合わせか
らなる。デコーダ／ドライバ１２は外部から入力された
コンポジットビデオ信号ＶＩＤＥＯをデコードし、同期
信号ＳＹＮＣと映像信号に分離する。さらに、タイミン
グジェネレータ１３から供給される反転信号ＦＲＰに応
じて映像信号を一水平期間毎に反転処理し、交流化され
た映像信号Ｖｉｄｅｏをアクティブマトリクス表示装置
１１に供給する。タイミングジェネレータ１３はデコー
ダ／ドライバ１２から供給された同期信号ＳＹＮＣに応
じて動作し、上述したＦＲＰをデコーダ／ドライバ１２
に供給すると共に、種々のタイミング信号（ＨＳＴ，Ｈ
ＣＫ，ＨＣＫＸ，ＣＫ，ＣＫＸ，ＶＳＴ，ＶＣＫ，ＶＣ
ＫＸ）をアクティブマトリクス表示装置１１に供給す
る。

【００１７】

【発明の効果】以上説明した様に、本発明によれば、水
平走査回路に含まれるシフトレジスタから出力された一
次サンプリングパルスを用いて、外部入力されたクロッ
ク信号から必要なパルスを必要な時間だけ取り出し、水
平スイッチを駆動するサンプリングパルスにしている。
この様にすると、サンプリングパルスのばらつきをクロ
ック信号のばらつきだけに抑えられる。従って、本来サ
ンプリングしなければならない映像信号を限定されたば
らつき内で確実にサンプリングできる為、従来問題とな
っていた解像度劣化やゴースト等の問題がなくなる。
又、外部で映像信号に加えられていた同期ノイズに対し
て、アクティブマトリクス表示装置内も限定されたばら
つき内でサンプリングできる為、従来問題となっていた
縦筋が改善される。以上の理由により、アクティブマト
リクス表示装置を製造する上でのプロセスのマージンが
広がる。

【図面の簡単な説明】

【図１】本発明にかかるアクティブマトリクス表示装置
の一実施例を示す回路図である。

【図２】図１に示したアクティブマトリクス表示装置の
動作説明に供するタイミングチャートである。

【図３】図１に示したアクティブマトリクス表示装置の
具体的な回路構成を示す詳細図である。

【図４】図１に示したアクティブマトリクス表示装置を
用いて組み立てられたディスプレイシステムを示すブロ
ック図である。

【図５】従来のアクティブマトリクス表示装置の一例を
示す回路図である。

【図６】図５に示した従来のアクティブマトリクス表示
装置の動作説明に供するタイミングチャートである。

【図７】従来のアクティブマトリクス表示装置の課題説
明に供する模式図である。

【図８】同じく課題説明に供する模式図である。

【図９】同じく課題説明に供する模式図である。

【図１０】同じく課題説明に供する模式図である。

【符号の説明】

１垂直走査回路２水平走査回路３シフトレジスタＣＫＳＷクロックスイッチＨＳＷ水平スイッチＰＸＬ画素Ｇゲート線Ｓ信号線

Claims

(57)【特許請求の範囲】

【請求項１】行状のゲート線と、列状の信号線と、両
者の各交差部に配された行列状の画素と、各ゲート線を
線順次走査し一水平期間毎に一行分の画素を選択する垂
直走査回路と、一水平期間内で映像信号を各信号線に供
給し選択された一行分の画素に点順次で映像信号の書き
込みを行なう水平走査回路とを備えたアクティブマトリ
クス表示装置であって、前記水平走査回路は、外部から入力された一次クロック
信号に応じて動作し順次一次サンプリングパルスを出力
するシフトレジスタと、該シフトレジスタの各段に接続され該一次サンプリング
パルスに応じて開閉動作し該一次クロック信号と同一の
二次クロック信号又は該一次クロック信号と同期する別
の二次クロック信号をサンプリングして順次二次サンプ
リングパルスを生成する一次スイッチ群と、各信号線の一端に接続され該二次サンプリングパルスに
応じて開閉動作し外部入力された映像信号を各信号線に
供給する二次スイッチ群とを有する事を特徴とするアク
ティブマトリクス表示装置。
【請求項２】前記シフトレジスタと前記一次スイッチ
群との間にバッファが介在しており、該二次クロック信
号に対する該一次サンプリングパルスの位相調整を行な
う事を特徴とする請求項１記載のアクティブマトリクス
表示装置。
【請求項３】前記一次スイッチ群と前記二次スイッチ
群との間にバッファが介在しており、該二次サンプリン
グパルスは該バッファを介して個々の二次スイッチを開
閉駆動する事を特徴とする請求項１記載のアクティブマ
トリクス表示装置。