JP4998142B2 - 電気光学装置及び電子機器 - Google Patents

Description

本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。

この種の電気光学装置は、基板上の画素領域に、複数の走査線及びデータ線に接続された複数の画素部が形成されると共に、画素領域の周辺に位置する周辺領域に、データ線を駆動するためのデータ線駆動回路、走査線を駆動するための走査線駆動回路、画像信号をサンプリングするためのサンプリング回路等の周辺回路が作り込まれる。

ここで、データ線駆動回路は、転送信号を順次出力するシフトレジスタを有しており、この転送信号に基づいてサンプリング回路駆動信号を生成する。また、サンプリング回路は、データ線駆動回路から供給されるサンプリング回路駆動信号のタイミングで、画像信号線上に供給される画像信号をサンプリングしてデータ線に供給する。

例えば特許文献１では、周辺回路を構成するトランジスタをＬＤＤ（Lightly Doped Drain）構造とすることで、該トランジスタのソース・ドレイン間耐圧を向上させる技術が開示されている。

特開平６−１０２５３１号公報

しかしながら、動作周波数が高くなるにつれて、シフトレジスタの寿命が低下してしまい、当該電気光学装置の装置寿命が低下してしまうおそれがあるという技術的問題点がある。他方、この種の電気光学装置では、データ線駆動回路及びサンプリング回路の駆動能力を高めるために、これらを構成するトランジスタのオン電流を高めることが一般的に要求される。

本発明は、例えば上述した問題点に鑑みなされたものであり、装置寿命を延ばしつつ高品質な画像表示を行うことが可能な電気光学装置及び該電気光学装置を備えてなる電子機器を提供することを課題とする。

本発明に係る第１の電気光学装置は上記課題を解決するために、基板上に、互いに交差する複数のデータ線及び複数の走査線と、前記交差に対応する画素毎に設けられた複数の画素部と、（i）第１ソース・ドレイン領域を有する第１半導体層を夫々含む複数の第１トランジスタを備えると共に転送信号を順次出力するシフトレジスタと、（ii）第２ソース・ドレイン領域を有する第２半導体層を夫々含む複数の第２トランジスタを備えると共に前記順次出力された転送信号に基づいて、前記画素部に前記データ線を介して画像信号を供給する他の回路とからなる画像信号供給回路とを備え、前記第２ソース・ドレイン領域には、前記第１ソース・ドレイン領域に所定濃度で含まれる不純物と同一種類の不純物が、前記所定濃度よりも高い濃度で含まれる。

本発明に係る第１の電気光学装置によれば、その動作時には、シフトレジスタによって、所定周期のクロック信号に基づいて各段から転送信号が順次出力される。続いて、他の回路の一部を構成する例えばイネーブル回路によって、シフトレジスタの各段について、イネーブル信号と、転送信号との論理積がとられ、該論理積が、サンプリング回路駆動信号として、他の回路の他の一部を構成するサンプリング回路に供給される。この際、イネーブル信号のパルス幅が、クロック信号のパルス幅よりも短く設定されることで、隣接して供給されるサンプリング回路駆動信号は、相互に重ならないで済む。続いて、サンプリング回路では、サンプリング回路駆動信号に応じて、外部から供給される画像信号がサンプリングされて、データ線へと供給される。続いて、データ線から供給された画像信号に応じて各画素部で光が変調され、画素部が設けられた表示領域における画像表示が行なわれる。

本発明では、画像信号供給回路の一部を構成するシフトレジスタは、第１ソース・ドレイン領域を有する第１半導体層を夫々含む複数の第１トランジスタを備える。一方、画像信号供給回路の他の一部を構成する他の回路は、第２ソース・ドレイン領域を有する第２半導体層を夫々含む複数の第２トランジスタを備える。尚、第１及び第２トランジスタは、自己整合型或いはセルフアライン型のトランジスタとして構成されてもよいし、ＬＤＤ構造を有するトランジスタとして構成されてもよい。

本発明では特に、第２トランジスタにおける第２ソース・ドレイン領域には、第１トランジスタにおける第１ソース・ドレイン領域に所定濃度で含まれる不純物と同一種類の不純物が、所定濃度よりも高い濃度で含まれる。即ち、他の回路が備える第２トランジスタの第２ソース・ドレイン領域の不純物濃度は、シフトレジスタが備える第１トランジスタの第１ソース・ドレイン領域の不純物濃度よりも高い。言い換えれば、シフトレジスタが備える第１トランジスタの第１ソース・ドレイン領域の不純物濃度は、他の回路が備える第２トランジスタの第２ソース・ドレイン領域の不純物濃度よりも低い。

よって、シフトレジスタが備える第１トランジスタにおけるオン電流を低減できると共に、他の回路が備える第２トランジスタにおけるオン電流を高めることができる。従って、シフトレジスタが備える第１トランジスタにおける消費電流を低減できると共に、他の回路が備える第２トランジスタのトランジスタ能力を高めることができる。このため、シフトレジスタの長寿命化を図ることができると共に、他の回路の駆動能力を高めることができる。

この結果、本発明に係る第１の電気光学装置によれば、当該電気光学装置の長寿命化を図りつつ高品質な画像表示を行うことが可能となる。

本発明に係る第１の電気光学装置の一態様では、前記他の回路は、前記順次出力された転送信号を複数系列のイネーブル信号を用いて整形して整形信号として出力するイネーブル回路と、前記整形信号又は前記整形信号に基づく信号に応じて前記画像信号をサンプリングして、前記データ線に供給するサンプリング回路とを含む。

この態様によれば、イネーブル回路及びサンプリング回路は、複数の第２トランジスタを備える。よって、イネーブル回路及びサンプリング回路の駆動能力を高めることができる。

本発明に係る第２の電気光学装置は上記課題を解決するために、基板上に、互いに交差する複数のデータ線及び複数の走査線と、前記交差に対応する画素毎に設けられた複数の画素部と、（i）第１チャネル領域、第１ソース・ドレイン領域、並びに前記第１チャネル領域及び前記第１ソース・ドレイン領域間に形成された第１のＬＤＤ領域を有する第１半導体層を夫々含む複数の第１トランジスタを備えると共に転送信号を順次出力するシフトレジスタと、（ii）第２チャネル領域、第２ソース・ドレイン領域、並びに前記第２チャネル領域及び前記第２ソース・ドレイン領域間に形成された第２のＬＤＤ領域を有する第２半導体層を夫々含む複数の第２トランジスタを備えると共に前記順次出力された転送信号に基づいて、前記画素部に前記データ線を介して画像信号を供給する他の回路とからなる画像信号供給回路とを備え、前記第２のＬＤＤ領域には、前記第１のＬＤＤ領域に所定濃度で含まれる不純物と同一種類の不純物が、前記所定濃度よりも高い濃度で含まれる。

本発明に係る第２の電気光学装置によれば、上述した本発明に係る第１の電気光学装置と概ね同様に、画素部が設けられた表示領域における画像表示が行なわれる。

本発明では、画像信号供給回路の一部を構成するシフトレジスタは、第１のＬＤＤ領域を有する第１半導体層を夫々含む複数の第１トランジスタを備える。一方、画像信号供給回路の他の一部を構成する他の回路は、第２のＬＤＤ領域を有する第２半導体層を夫々含む複数の第２トランジスタを備える。即ち、第１及び第２トランジスタは、ＬＤＤ構造を有するトランジスタとして構成される。ここで、本発明に係る「ＬＤＤ領域」とは、例えばイオンインプランテーション法等の不純物打ち込み或いは不純物ドープによって半導体層にソース・ドレイン領域よりも少量の不純物を打ち込んでなる領域を意味する。

本発明では特に、第２トランジスタにおける第２のＬＤＤ領域には、第１トランジスタにおける第２のＬＤＤ領域に所定濃度で含まれる不純物と同一種類の不純物が、所定濃度よりも高い濃度で含まれる。即ち、他の回路が備える第２トランジスタの第２のＬＤＤ領域の不純物濃度は、シフトレジスタが備える第１トランジスタの第１のＬＤＤ領域の不純物濃度よりも高い。言い換えれば、シフトレジスタが備える第１トランジスタの第１のＬＤＤ領域の不純物濃度は、他の回路が備える第２トランジスタの第２のＬＤＤ領域の不純物濃度よりも低い。

よって、シフトレジスタが備える第１トランジスタにおけるオン電流を低減できると共に、他の回路が備える第２トランジスタにおけるオン電流を高めることができる。従って、シフトレジスタが備える第１トランジスタにおける消費電流を低減できると共に、他の回路が備える第２トランジスタのトランジスタ能力を高めることができる。このため、シフトレジスタの長寿命化を図ることができると共に、他の回路の駆動能力を高めることができる。この結果、本発明に係る第２の電気光学装置によれば、当該電気光学装置の長寿命化を図りつつ高品質な画像表示を行うことが可能となる。

本発明の電子機器は上記課題を解決するために、上述した本発明に係る第１又は第２の電気光学装置（但し、その各種態様も含む）を具備する。

本発明の電子機器によれば、上述した本発明の第１又は第２の電気光学装置を具備してなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いた表示装置を実現することも可能である。

本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。

以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
＜第１実施形態＞
第１実施形態に係る液晶装置について、図１から図７を参照して説明する。

先ず、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。ここに図１は、本実施形態に係る液晶装置の全体構成を示す平面図であり、図２は、図１のII−II’線断面図である。

図１及び図２において、本実施形態に係る液晶装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。

図１において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。シール材５２が配置されたシール領域の外側に位置する領域には、後述するサンプリング回路７と共に本発明に係る「画像信号供給回路」の一例を構成するデータ線駆動回路１０１、及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路７が額縁遮光膜５３に覆われるようにして設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿ったシール領域の内側に、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。また、ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。

ＴＦＴアレイ基板１０上には、外部回路接続端子１０２と、データ線駆動回路１０１、走査線駆動回路１０４、上下導通端子１０６等とを電気的に接続するための引回配線９０が形成されている。

図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用ＴＦＴ（Thin Film Transistor）や走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に、ＩＴＯ（Indium Tin Oxide）等の透明材料からなる画素電極９ａがマトリクス状に設けられている。画素電極９ａ上には、配向膜が形成されている。他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状等にパターニングされている。遮光膜２３上には、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向してベタ状に形成されている。対向電極２１上には配向膜が形成されている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。

尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。

次に、本実施形態に係る液晶装置の電気的な構成について、図３から図６を参照して説明する。ここに図３は、本実施形態に係る液晶装置の電気的な構成を示すブロック図である。図４は、シフトレジスタの構成を示す回路図である。図５は、シフトレジスタに含まれるクロックドインバータの構成を示す回路図である。図６は、データ線駆動回路に含まれる論理回路の構成を示す回路図である。

図３において、本実施形態に係る液晶装置は、ＴＦＴアレイ基板１０上に、走査線駆動回路１０４、データ線駆動回路１０１及びサンプリング回路７を備えている。

走査線駆動回路１０４には、外部回路接続端子１０２（図１参照）を介して、Ｙクロック信号ＣＬＹ、反転Ｙクロック信号ＣＬＹｉｎｖ、ＹスタートパルスＤＹ、並びに電源ＶＤＤＹ及びＶＳＳＹが供給される。走査線駆動回路１０４は、ＹスタートパルスＤＹが入力されると、Ｙクロック信号ＣＬＹ及び反転Ｙクロック信号ＣＬＹｉｎｖに基づくタイミングで、走査信号Ｇ１、・・・、Ｇｍを順次生成して出力する。尚、電源ＶＳＳＹの電位は、電源ＶＤＤＹの電位よりも低い。

データ線駆動回路１０１は、シフトレジスタ５１及び論理回路５２を備えている。尚、論理回路５２は、本発明に係る「他の回路」の一例である。

シフトレジスタ５１には、外部回路接続端子１０２（図１参照）を介して、Ｘクロック信号ＣＬＸ、反転Ｘクロック信号ＣＬＸｉｎｖ、ＸスタートパルスＤＸ、転送方向制御信号ＤＩＲ、反転転送方向制御信号ＤＩＲｉｎｖ、並びに電源ＶＤＤＸ及びＶＳＳＸが供給される。尚、反転Ｘクロック信号は、Ｘクロック信号ＣＬＸの反転信号であり、反転転送方向制御信号ＤＩＲｉｎｖは、転送方向制御信号ＤＩＲの反転信号である。また、電源ＶＳＳＸの電位は、電源ＶＤＤＸの電位よりも低い。

シフトレジスタ５１は、双方向シフトレジスタであり、Ｘクロック信号ＣＬＸ及び反転Ｘクロック信号ＣＬＸｉｎｖ並びに転送方向制御信号ＤＩＲ及び反転転送方向制御信号ＤＩＲｉｎｖに基づいて、ＸスタートパルスＤＸを右から左へ向かう方向或いは左から右へ向かう方向に順次転送して、各段（即ち、後述する図４における第１段から第ｎ段の各段）から転送信号Ｐｉ（ｉ＝１、・・・、ｎ）を順次出力するように構成されている。

より具体的には、図４に示すように、シフトレジスタ５１の一つの段は、４個のクロックドインバータ５１１、５１２、５１３及び５１４を含んで構成されている。

クロックドインバータ５１１は、転送方向制御信号ＤＩＲがハイレベルの時に転送可能となり転送方向を左から右へ向かう方向に固定するように構成及び接続されている。

クロックドインバータ５１２は、反転転送方向制御信号ＤＩＲｉｎｖがハイレベルの時に転送可能となり転送方向を右から左へ向かう方向に固定するように構成及び接続されている。

尚、転送方向制御信号ＤＩＲ及び反転転送方向制御信号ＤＩＲｉｎｖは、常に、ハイレベル及びローレベルが互いに逆の関係となる。

クロックドインバータ５１３は、転送方向が左から右へ向かう方向に固定されると、クロックドインバータ５１１を介して転送される信号を、反転Ｘクロック信号ＣＬＸｉｎｖがハイレベルの時に転送すると共に、転送方向が右から左へ向かう方向に固定されると、クロックドインバータ５１２を介して転送される信号に、反転Ｘクロック信号ＣＬＸｉｎｖがハイレベルの時に帰還をかけるように構成及び接続されている。

クロックドインバータ５１４は、転送方向が右から左へ向かう方向に固定されると、クロックドインバータ５１２を介して転送される信号を、Ｘクロック信号ＣＬＸがハイレベルの時に転送すると共に、転送方向が左から右へ向かう方向に固定されると、クロックドインバータ５１１を介して転送される信号に、Ｘクロック信号ＣＬＸがハイレベルの時に帰還をかけるように構成及び接続されている。

尚、Ｘクロック信号ＣＬＸ及び反転Ｘクロック信号ＣＬＸｉｎｖは、常に、ハイレベル及びローレベルが互いに逆の関係となる。

ここで、図５（ａ）に抜粋して示すクロックドインバータ５１４の具体的な回路構成を、図５（ｂ）を参照して説明する。尚、他のクロックドインバータ５１１、５１２及び５１３についても、クロック入力端子に入力されるＸクロック信号ＣＬＸ及び反転Ｘクロック信号ＣＬＸｉｎｖが、それぞれ、転送方向制御信号ＤＩＲ及び反転転送方向制御信号ＤＩＲｉｎｖ、反転転送方向制御信号ＤＩＲｉｎｖ及び転送方向制御信号ＤＩＲ、並びに反転Ｘクロック信号ＣＬＸｉｎｖ及びＸクロック信号ＣＬＸになるだけで、回路構成はいずれも同一である。

図５（ｂ）に示すように、クロックドインバータ５１４は、電源ＶＳＳＸと電源ＶＤＤＸとの間に、Ｘクロック信号ＣＬＸがゲートに入力されるＮチャネル型ＴＦＴと、ゲートに転送される信号がそれぞれ入力されるように並列に接続されたＰチャネル型ＴＦＴ及びＮチャネル型ＴＦＴと、反転Ｘクロック信号がゲートに入力されるＰチャネル型ＴＦＴとを備えている。より具体的には、Ｘクロック信号ＣＬＸがゲートに入力されるＮチャネル型ＴＦＴのソースに電源ＶＳＳＸが電気的に接続されており、該Ｎチャネル型ＴＦＴのドレインと、ゲートに転送される信号が入力されるＮチャネル型ＴＦＴのソースとが電気的に接続されている。更に、反転Ｘクロック信号がゲートに入力されるＰチャネル型ＴＦＴのソースに電源ＶＤＤＸが電気的に接続されており、該Ｐチャネル型ＴＦＴのドレインと、ゲートに転送される信号が入力されるＰチャネル型ＴＦＴのソースとが電気的に接続されている。加えて、ゲートに転送される信号が入力されるＰチャネル型ＴＦＴ及びＮチャネル型ＴＦＴの各ドレインは互いに電気的に接続され共通ドレインとして構成されている。

再び図３において、論理回路５２には、外部回路接続端子１０２（図１参照）を介して、例えば４系列のイネーブル信号ＥＮＢ１〜ＥＮＢ４及びプリチャージ用選択信号ＮＲＧが供給される。

論理回路５２は、シフトレジスタ５１から順次出力される転送信号Ｐｉ（ｉ＝１、・・・、ｎ）を、イネーブル信号ＥＮＢ１〜ＥＮＢ４に基づいて整形し、それを基に最終的にサンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、ｎ）を出力する機能を有している。

より具体的には、図６に示すように、論理回路５２は、イネーブル回路５４０、プリチャージ用回路５２１及び反転回路５２３を備えている。

図６において、イネーブル回路５４０は、シフトレジスタ５１から出力された転送信号Ｐｉの波形を整形する論理回路を備えている。より具体的には、イネーブル回路５４０は、シフトレジスタ５１の各段に対応して設けられた単位回路としてのＮＡＮＤ回路５４０Ａにより構成されている。

ＮＡＮＤ回路５４０Ａのゲートには、シフトレジスタ５１の対応する段より出力される転送信号Ｐｉと、外部回路接続端子１０２を介して４本のイネーブル供給線８１に供給されるイネーブル信号ＥＮＢ１〜ＥＮＢ４のうち一つとが入力される。

ＮＡＮＤ回路５４０Ａは、入力された転送信号Ｐｉ及びイネーブル信号ＥＮＢ１〜ＥＮＢ４の論理積を演算することにより転送信号Ｐｉの整形を行う。これにより、ＮＡＮＤ回路５４０Ａは、転送信号Ｐｉに対して整形が施された信号である、整形信号Ｑａｉを生成して出力する。尚、各単位回路には、ＮＡＮＤ回路５４０Ａの他、ＮＡＮＤ回路に入力される転送信号Ｐｉ若しくはイネーブル信号ＥＮＢ１〜ＥＮＢ４、並びにＮＡＮＤ回路から出力される整形信号Ｑａｉの論理を反転させる反転回路等が設けられてもよい。

転送信号Ｐｉの波形は、イネーブル回路５４０によってよりパルス幅の狭いイネーブル信号ＥＮＢ１〜ＥＮＢ４の波形に基づいてトリミングされ、最終的にはパルス幅やパルス周期等のパルス形状が制限される。

このように、イネーブル回路５４０は、論理回路が一体となって形成され、且つＮＡＮＤ回路５４０Ａにより構成されるため、回路素子や配線の数を殆ど増加させないで、イネーブル回路５４０を簡易な構成とすることが可能となる。

図６において、プリチャージ用回路５２１は、シフトレジスタ５１の各段に対応して設けられた単位回路５２１Ａを備えている。単位回路５２１Ａは、プリチャージ用信号供給線８３に供給されるプリチャージ用選択信号ＮＲＧの論理を反転させる反転回路５２１ａと、反転回路５２１ａにおいて論理が反転されたプリチャージ用選択信号ＮＲＧ及び整形信号Ｑａｉがゲートに入力されるＮＡＮＤ回路５２１ｂとにより、実質的にＮＯＲ回路として形成されている。単位回路５２１Ａでは、整形信号Ｑａｉ及びプリチャージ用選択信号ＮＲＧの論理和を演算して、整形信号Ｑａｉ及びプリチャージ用選択信号ＮＲＧのいずれかを、出力信号Ｑｂｉとして出力する。このようにして出力された出力信号Ｑｂｉは、２つの反転回路５２３を介して、サンプリング回路駆動信号Ｓｉ（ｉ＝１、・・・、ｎ）として出力される。

このような論理回路５２の回路構成によれば、プリチャージ用回路５２１を簡易な構成とすることが可能となり、回路素子又は配線の数を増加させないで、プリチャージ用回路５２１を形成することが可能となる。

再び図３において、サンプリング回路７は、本発明に係る「他の回路」の一例であり、Ｎチャネル型ＴＦＴから構成されたサンプリングスイッチ７ａを複数備えている。尚、サンプリングスイッチ７ａは、Ｐチャネル型ＴＦＴ、或いは相補型ＴＦＴから構成されてもよい。

サンプリング回路７には、６相（或いは６系列）にシリアルーパラレル展開（或いは相展開）された画像信号ＶＩＤ１〜ＶＩＤ６が、外部回路接続端子１０２及び、６本（Ｎ＝６）の画像信号線１７０を介して供給される。そして、サンプリング回路７は、各サンプリングスイッチ７ａが、データ線駆動回路１０１から出力されるサンプリング回路駆動信号Ｓ１、・・・、Ｓｎに応じて、６本のデータ線６ａを１群とするデータ線群毎に、画像信号ＶＩＤ１〜ＶＩＤ６を供給するように構成されている。従って、本実施形態では、複数のデータ線６ａをデータ線群毎に駆動するため、駆動周波数が抑えられる。

尚、画像信号の相展開数（即ち、シリアル−パラレル展開される画像信号の系列数）に関しては、６相に限られるものでない。即ち、９相、１２相、２４相、４８相、９６相、・・・などにシリアル−パラレル展開された画像信号が、９本、１２本、２４本、４８本、９６本、・・・などの画像信号線を介して、サンプリング回路７に供給されるように構成してもよい。

図３において、本実施形態に係る液晶装置は、そのＴＦＴアレイ基板１０の中央を占める画像表示領域１０ａ（図１参照）に、縦横に配線されたデータ線６ａ及び走査線１１ａを備えている。それらの交点に対応する各画素部７００に、マトリクス状に配列された液晶素子１１８の画素電極９ａ、及び画素電極９ａをスイッチング制御するための画素スイッチング用ＴＦＴ３０を備えている。尚、本実施形態では、走査線１１ａの総本数をｍ本（但し、ｍは２以上の自然数）とし、データ線６ａの総本数をｎ×６本（但し、ｎは２以上の自然数）として説明する。

図３中、一つの画素部７００の構成に着目すれば、画素スイッチング用ＴＦＴ３０のソース電極には、画像信号ＶＩＤｋ（但し、ｋ＝１、２、３、・・・、６）が供給されるデータ線６ａが電気的に接続されている一方、画素スイッチング用ＴＦＴ３０のゲート電極には、走査信号Ｇｊ（但し、ｊ＝１、２、３、・・・、ｍ）が供給される走査線１１ａが電気的に接続されると共に、画素スイッチング用ＴＦＴ３０のドレイン電極には、液晶素子１１８の画素電極９ａが接続されている。ここで、各画素部７００において、液晶素子１１８は、画素電極９ａと対向電極２１との間に液晶を挟持してなる。従って、各画素部７００は、走査線１１ａとデータ線６ａとの各交点に対応して、マトリクス状に配列されることになる。

本実施形態に係る液晶装置の動作時には、走査線駆動回路１０４から出力される走査信号Ｇｊ（但し、ｊ＝１、２、３、・・・、ｍ）によって、各走査線１１ａは線順次に選択される。選択された走査線１１ａに対応する画素部７００において、画素スイッチング用ＴＦＴ３０に走査信号Ｇｊが供給されると、画素スイッチング用ＴＦＴ３０はオン状態となり、当該画素部７００は選択状態となる。液晶素子１１８の画素電極９ａには、画素スイッチング用ＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａより画像信号ＶＩＤｋが所定のタイミングで供給される。これにより、液晶素子１１８には、画素電極９ａ及び対向電極２１の各々の電位によって規定される印加電圧が印加される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として本実施形態に係る液晶装置からは画像信号ＶＩＤ１〜ＶＩＤ６に応じたコントラストをもつ光が出射する。

ここで、保持された画像信号がリークするのを防ぐために、蓄積容量７０が、液晶素子１１８と並列に付加されている。蓄積容量７０の一方の電極は、画素電極９ａと並列してＴＦＴ３０のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量配線４００に接続されている。

尚、上下導通端子１０６には、共通電位の共通電源ＬＣＣが供給され、上述した対向電極２１の基準電位は共通電源に基づいて規定される。

次に、本実施形態に係る液晶装置のデータ線駆動回路及びサンプリング回路に含まれるＴＦＴの具体的な構成について、図７を参照して説明する。ここに図７は、シフトレジスタに含まれるＮチャネル型ＴＦＴとサンプリングスイッチを構成するＴＦＴの具体的な構成を示す断面図である。

図７において、シフトレジスタ５１に含まれるＮチャネル型ＴＦＴであるシフトレジスタ用ＴＦＴ５１１ｎは、ＴＦＴアレイ基板１０上に設けられた下地絶縁膜１２上に形成されている。サンプリングスイッチ７ａを構成するＮチャネル型ＴＦＴであるサンプリングスイッチ用ＴＦＴ７１も下地絶縁膜１２上に形成されている。

図７において、シフトレジスタ用ＴＦＴ５１１ｎは、半導体層４１１ｎ、ゲート電極５１１ｎＧ、ゲート絶縁膜４１１ｎｉ、ソース配線５１１ｎＳ及びドレイン配線５１１ｎＤを備えている。

半導体層４１１ｎは、チャネル領域４１１ｎＣと、ＬＤＤ領域４１１ｎＬ１及び４１１ｎＬ２と、ソース領域４１１ｎＳと、ドレイン領域４１１ｎＤとを有している。

ソース領域４１１ｎＳ及びドレイン領域４１１ｎＤは、チャネル領域４１１ｎＣの両側に形成されている。ソース領域４１１ｎＳとチャネル領域４１１ｎＣとの間には、ＬＤＤ領域４１１ｎＬ１が形成され、ドレイン領域４１１ｎＤとチャネル領域４１１ｎＣとの間には、ＬＤＤ領域４１１ｎＬ２が形成されている。ソース領域４１１ｎＳ、ドレイン領域４１１ｎＤ、ＬＤＤ領域４１１ｎＬ１及び４１１ｎＬ２は、例えばイオンインプランテーション法（即ち、イオン注入法）等の不純物打ち込み（即ちドープ）によって半導体層４１１ｎに不純物イオンを打ち込んでなる不純物領域であり、ＬＤＤ領域４１１ｎＬ１及び４１１ｎＬ２は、ソース領域４１１ｎＳ及びドレイン領域４１１ｎＤと比べて不純物の濃度が低くなるように形成されている。

本実施形態では、Ｎチャネル型ＴＦＴであるシフトレジスタ用ＴＦＴ５１１ｎにおけるソース領域４１１ｎＳ、ドレイン領域４１１ｎＤ、ＬＤＤ領域４１１ｎＬ１及び４１１ｎＬ２には、例えばリン（Ｐ）イオン等のＮ型の不純物イオンがドープされている。より具体的には、ソース領域４１１ｎＳ及びドレイン領域４１１ｎＤには、例えばリン（Ｐ）イオン等のＮ型の不純物イオンが高濃度（例えば、１．３×１０１５［／ｃｍ２］程度）でドープされており、ＬＤＤ領域４１１ｎＬ１及び４１１ｎＬ２には、例えばリン（Ｐ）イオン等のＮ型の不純物イオンが低濃度（例えば、２．５×１０１３［／ｃｍ２］程度）でドープされている。

尚、シフトレジスタ５１に含まれるＰチャネル型ＴＦＴは、セルフアライメント型のＴＦＴとして構成されており、シフトレジスタ５１に含まれるＰチャネル型ＴＦＴに含まれる半導体層のソース領域及びドレイン領域には、例えばフッ化ホウ素（ＢＦ２）イオン、ホウ素（Ｂ）イオン等のＰ型の不純物イオンが所定濃度（例えば、１．３×１０１４［／ｃｍ２］程度）でドープされている。

尚、ソース配線５１１ｎＳは、半導体層４１１ｎより層間絶縁膜４１及び４２を介して上層側に形成されており、該層間絶縁膜４１及び４２並びにゲート絶縁膜４１１ｎｉを貫通して開孔されたコンタクトホール８１０ｓを介してソース領域４１１ｎＳに電気的に接続されている。ドレイン配線５１１ｎＤは、ソース配線５１１ｎＳと同一膜から形成されており、層間絶縁膜４１及び４２並びにゲート絶縁膜４１１ｎｉを貫通して開孔されたコンタクトホール８１０ｄを介してドレイン領域４１１ｎＤに電気的に接続されている。ソース配線５１１ｎＳ及びドレイン配線５１１ｎＤより上層側には層間絶縁膜４４が形成されている。

図７において、サンプリングスイッチ７ａ（図３参照）を構成するＮチャネル型ＴＦＴであるサンプリングスイッチ用ＴＦＴ７１は、半導体層７４、ゲート電極７１Ｇ、ゲート絶縁膜７５、ソース配線７１Ｓ及びドレイン配線７１Ｄを備えている。

半導体層７４は、チャネル領域７４Ｃと、ＬＤＤ領域７４Ｌ１及び７４Ｌ２と、ソース領域７４Ｓと、ドレイン領域７４Ｄとを有している。

ソース領域７４Ｓ及びドレイン領域７４Ｄは、チャネル領域７４Ｃの両側に形成されている。ソース領域７４Ｓとチャネル領域７４Ｃとの間には、ＬＤＤ領域７４Ｌ１が形成され、ドレイン領域７４Ｄとチャネル領域７４Ｃとの間には、ＬＤＤ領域７４Ｌ２が形成されている。ソース領域７４Ｓ、ドレイン領域７４Ｄ、ＬＤＤ領域７４Ｌ１及び７４Ｌ２は、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層７４に不純物イオンを打ち込んでなる不純物領域であり、ＬＤＤ領域７４Ｌ１及び７４Ｌ２は、ソース領域７４Ｓ及びドレイン領域７４Ｄと比べて不純物の濃度が低くなるように形成されている。

本実施形態では特に、Ｎチャネル型ＴＦＴであるサンプリングスイッチ用ＴＦＴ７１におけるソース領域７４Ｓ及びドレイン領域７４Ｄには、Ｎチャネル型ＴＦＴであるシフトレジスタ用ＴＦＴ５１１ｎにおけるソース領域４１１ｎＳ及びドレイン領域４１１ｎＤに含まれる不純物と同一種類の不純物（即ち、例えばリン（Ｐ）イオン等のＮ型の不純物）が含まれている。更に、ソース領域７４Ｓ及びドレイン領域７４Ｄにおける不純物の濃度は、ソース領域４１１ｎＳ及びドレイン領域４１１ｎＤにおける不純物の濃度よりも高くなっている。より具体的には、ソース領域４１１ｎＳ及びドレイン領域４１１ｎＤには、上述したように例えばリン（Ｐ）イオン等のＮ型の不純物イオンが例えば、１．３×１０１５［／ｃｍ２］程度でドープされているのに対して、ソース領域７４Ｓ及びドレイン領域７４Ｄには、ソース領域４１１ｎＳ及びドレイン領域４１１ｎＤに含まれる不純物と同一種類の不純物が、例えば、２．３×１０１５［／ｃｍ２］程度でドープされている。

尚、ＬＤＤ領域７４Ｌ１及び７４Ｌ２には、ソース領域７４Ｓ及びドレイン領域７４Ｄに含まれる不純物と同一種類の不純物（言い換えれば、ＬＤＤ領域４１１ｎＬ１及び４１１ｎＬ２に含まれる不純物と同一種類の不純物）が、例えば、２．５×１０１３［／ｃｍ２］程度でドープされている。即ち、ＬＤＤ領域７４Ｌ１及び７４Ｌ２におけるＮ型の不純物の濃度は、ＬＤＤ領域４１１ｎＬ１及び４１１ｎＬ２におけるＮ型の不純物の濃度にほぼ等しくなっている。

よって、シフトレジスタ用ＴＦＴ５１１ｎにおけるオン電流を低減できると共に、サンプリングスイッチ用ＴＦＴ７１におけるオン電流を高めることができる。従って、シフトレジスタ用ＴＦＴ５１１ｎにおける消費電流を低減できると共に、サンプリング用ＴＦＴ７１のトランジスタ能力を高めることができる。このため、シフトレジスタ５１の長寿命化を図ることができると共に、サンプリング回路７の駆動能力を高めることができる。この結果、当該液晶装置の長寿命化を図りつつ高品質な画像表示を行うことが可能となる。

尚、ソース配線７１Ｓは、半導体層７４より層間絶縁膜４１及び４２を介して上層側に形成されており、該層間絶縁膜４１及び４２並びにゲート絶縁膜７５を貫通して開孔されたコンタクトホール８ｓを介してソース領域７４Ｓに電気的に接続されている。ドレイン配線７１Ｄは、ソース配線７１Ｓと同一膜から形成されており、層間絶縁膜４１及び４２並びにゲート絶縁膜７５を貫通して開孔されたコンタクトホール８ｄを介してドレイン領域７４Ｄに電気的に接続されている。ソース配線７１Ｓ及びドレイン配線７１Ｄより上層側には層間絶縁膜４４が形成されている。

更に、本実施形態では特に、上述した論理回路５２は、Ｎチャネル型ＴＦＴを含んで構成されており、該Ｎチャネル型ＴＦＴは、サンプリングスイッチ用ＴＦＴ７１と概ね同様に構成されている。即ち、上述した論理回路５２に含まれるＮチャネル型ＴＦＴにおけるソース領域及びドレイン領域には、サンプリングスイッチ用ＴＦＴ７１と同様に、シフトレジスタ用ＴＦＴ５１１ｎにおけるソース領域４１１ｎＳ及びドレイン領域４１１ｎＤに含まれる不純物と同一種類の不純物が含まれている。加えて、論理回路５２に含まれるＮチャネル型ＴＦＴにおけるソース領域及びドレイン領域における不純物の濃度は、シフトレジスタ用ＴＦＴ５１１ｎのソース領域４１１ｎＳ及びドレイン領域４１１ｎＤにおける不純物の濃度よりも高くなっている。より具体的には、論理回路５２に含まれるソース領域及びドレイン領域には、ソース領域７４Ｓ及びドレイン領域７４Ｄと同様に、ソース領域４１１ｎＳ及びドレイン領域４１１ｎＤに含まれる不純物と同一種類の不純物が、例えば、２．３×１０１５［／ｃｍ２］程度でドープされている。

尚、本実施形態では、上述した論理回路５２に含まれるＰチャネル型ＴＦＴは、セルフアライメント型のＴＦＴとして構成されており、該Ｐチャネル型ＴＦＴに含まれる半導体層のソース領域及びドレイン領域には、例えばフッ化ホウ素（ＢＦ２）イオン等のＰ型の不純物イオンが所定濃度（例えば、１．３×１０１４［／ｃｍ２］程度）でドープされている。

よって、シフトレジスタ用ＴＦＴ５１１ｎにおけるオン電流を低減できると共に、論理回路５２に含まれるＮチャネル型ＴＦＴにおけるオン電流を高めることができる。従って、シフトレジスタ用ＴＦＴ５１１ｎにおける消費電流を低減できると共に、論理回路５２に含まれるＮチャネル型ＴＦＴのトランジスタ能力を高めることができる。

以上説明したように、本実施形態に係る液晶装置によれば、シフトレジスタ５１に含まれるＮチャネル型ＴＦＴにおける消費電流を低減できると共に、サンプリング回路７及び論理回路５２に夫々含まれるＮチャネル型ＴＦＴのトランジスタ能力を高めることができる。この結果、当該液晶装置の長寿命化を図りつつ高品質な画像表示を行うことが可能となる。

尚、本実施形態の変形例として、サンプリングスイッチ用ＴＦＴ７１におけるソース領域７４Ｓ及びドレイン領域７４Ｄにおける不純物の濃度（及び論理回路５２に含まれるＮチャネル型ＴＦＴにおけるソース領域及びドレイン領域）がシフトレジスタ用ＴＦＴ５１１ｎにおけるソース領域４１１ｎＳ及びドレイン領域４１１ｎＤにおける不純物の濃度よりも高くなっているのに代えて或いは加えて、サンプリングスイッチ用ＴＦＴ７１におけるＬＤＤ領域７４Ｌ１及び７４Ｌ２におけるＮ型の不純物の濃度（及び論理回路５２に含まれるＮチャネル型ＴＦＴにおけるＬＤＤ領域におけるＮ型の不純物の濃度）が、シフトレジスタ用ＴＦＴ５１１ｎにおけるＬＤＤ領域４１１ｎＬ１及び４１１ｎＬ２におけるＮ型の不純物の濃度よりも高くなるように構成してもよい。この場合にも、シフトレジスタ用ＴＦＴ５１１ｎにおけるオン電流を低減できると共に、サンプリングスイッチ用ＴＦＴ７１（及び論理回路５２に含まれるＮチャネル型ＴＦＴ）におけるオン電流を高めることができる。従って、シフトレジスタ用ＴＦＴ５１１ｎにおける消費電流を低減できると共に、サンプリング用ＴＦＴ７１（及び論理回路５２に含まれるＮチャネル型ＴＦＴ）のトランジスタ能力を高めることができる。
＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について、図８を参照して説明する。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。ここに図８は、プロジェクタの構成例を示す平面図である。

図８に示すように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。

液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。

ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。

尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。

尚、図８を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。

また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。

本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。

第１実施形態に係る液晶装置の全体構成を示す平面図である。 図１のII−II’線断面図である。 第１実施形態に係る液晶装置の電気的な構成を示すブロック図である。 シフトレジスタの構成を示す回路図である。 シフトレジスタに含まれるクロックドインバータの構成を示す回路図である。 データ線駆動回路に含まれる論理回路の構成を示す回路図である。 シフトレジスタに含まれるＮチャネル型ＴＦＴとサンプリングスイッチを構成するＴＦＴの具体的な構成を示す断面図である。 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。

符号の説明

６ａ…データ線、７…サンプリング回路、７ａ…サンプリングスイッチ、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、１１ａ…走査線、２０…対向基板、５０…液晶層、５１…シフトレジスタ、７１…サンプリングスイッチ用ＴＦＴ、５２…論理回路、１０１…データ線駆動回路、１０２…外部回路接続端子、１０４…走査線駆動回路、５１１ｎ…シフトレジスタ用トランジスタ、５４０…イネーブル回路、７００…画素部

Claims (4)

1. 基板上に、
   互いに交差する複数のデータ線及び複数の走査線と、
   前記交差に対応する画素毎に設けられた複数の画素部と、
   （i）第１ソース・ドレイン領域を有する第１半導体層を夫々含む複数の第１トランジスタを備えると共に転送信号を順次出力するシフトレジスタと、（ii）第２ソース・ドレイン領域を有する第２半導体層を夫々含む複数の第２トランジスタを備えると共に前記順次出力された転送信号に基づいて、前記画素部に前記データ線を介して画像信号を供給する他の回路とからなる画像信号供給回路と
   を備え、
   前記第２ソース・ドレイン領域には、前記第１ソース・ドレイン領域に所定濃度で含まれる不純物と同一種類の不純物が、前記所定濃度よりも高い濃度で含まれる
   ことを特徴とする電気光学装置。
2. 前記他の回路は、
   前記順次出力された転送信号を複数系列のイネーブル信号を用いて整形して整形信号として出力するイネーブル回路と、
   前記整形信号又は前記整形信号に基づく信号に応じて前記画像信号をサンプリングして、前記データ線に供給するサンプリング回路と
   を含むことを特徴とする請求項１に記載の電気光学装置。
3. 基板上に、
   互いに交差する複数のデータ線及び複数の走査線と、
   前記交差に対応する画素毎に設けられた複数の画素部と、
   （i）第１チャネル領域、第１ソース・ドレイン領域、並びに前記第１チャネル領域及び前記第１ソース・ドレイン領域間に形成された第１のＬＤＤ領域を有する第１半導体層を夫々含む複数の第１トランジスタを備えると共に転送信号を順次出力するシフトレジスタと、（ii）第２チャネル領域、第２ソース・ドレイン領域、並びに前記第２チャネル領域及び前記第２ソース・ドレイン領域間に形成された第２のＬＤＤ領域を有する第２半導体層を夫々含む複数の第２トランジスタを備えると共に前記順次出力された転送信号に基づいて、前記画素部に前記データ線を介して画像信号を供給する他の回路とからなる画像信号供給回路と
   を備え、
   前記第２のＬＤＤ領域には、前記第１のＬＤＤ領域に所定濃度で含まれる不純物と同一種類の不純物が、前記所定濃度よりも高い濃度で含まれる
   ことを特徴とする電気光学装置。
4. 請求項１から３のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。

Images