KR101511781B1

KR101511781B1 - 전기 광학 장치 및 전자 기기

Info

Publication number: KR101511781B1
Application number: KR20080078826A
Authority: KR
Inventors: 히로아키 모치즈키
Original assignee: 세이코 엡슨 가부시키가이샤
Priority date: 2007-08-23
Filing date: 2008-08-12
Publication date: 2015-04-13
Also published as: CN101373779A; US20090052001A1; CN101373779B; US8014055B2; JP2009048144A; JP4998142B2; KR20090020485A

Abstract

(과제)

액정 장치 등의 전기 광학 장치에 있어서, 장치 수명을 연장시키면서 고품질의 화상 표시를 실시한다.

(해결 수단)

전기 광학 장치는 기판 (10) 상에, 데이터선 (6a) 및 주사선 (11a) 과, 복수의 화소부 (700) 와, (ⅰ) 복수의 제 1 트랜지스터 (511n) 를 구비함과 함께 전송 신호를 순차 출력하는 시프트 레지스터 (51) 와, (ⅱ) 복수의 제 2 트랜지스터 (71) 를 구비함과 함께 시프트 레지스터로부터 순차 출력된 전송 신호에 기초하여, 화소부에 데이터선을 통하여 화상 신호를 공급하는 그 밖의 회로 (7, 52) 로 이루어지는 화상 신호 공급 회로를 구비한다. 또한, 제 2 트랜지스터에 있어서의 제 2 소스·드레인 영역 (74S, 74D) 에는, 제 1 트랜지스터에 있어서의 제 1 소스·드레인 영역 (411nS, 411nD) 에 소정 농도로 함유되는 불순물과 동일 종류의 불순물이 그 소정 농도보다 높은 농도로 함유된다.

주사선, 화소부, 화상 신호 공급 회로, 인에이블 회로, 샘플링 회로

Description

전기 광학 장치 및 전자 기기{ELECTRO-OPTIC DEVICE AND ELECTRONIC APPARATUS}

본 발명은 예를 들어 액정 장치 등의 전기 광학 장치, 및 그 전기 광학 장치를 구비한, 예를 들어 액정 프로젝터 등의 전자 기기의 기술 분야에 관한 것이다. 배경기술

이런 종류의 전기 광학 장치는, 기판 상의 화소 영역에, 복수의 주사선 및 데이터선에 접속된 복수의 화소부가 형성됨과 함께, 화소 영역의 주변에 위치하는 주변 영역에, 데이터선을 구동하기 위한 데이터선 구동 회로, 주사선을 구동하기 위한 주사선 구동 회로, 화상 신호를 샘플링하기 위한 샘플링 회로 등의 주변 회로가 만들어진다.

여기에서, 데이터선 구동 회로는, 전송 신호를 순차 출력하는 시프트 레지스터를 가지고 있으며, 이 전송 신호에 기초하여 샘플링 회로 구동 신호를 생성한다. 또한, 샘플링 회로는, 데이터선 구동 회로로부터 공급되는 샘플링 회로 구동 신호의 타이밍으로, 화상 신호선 상에 공급되는 화상 신호를 샘플링하여 데이터선에 공급한다.

예를 들어 특허문헌 1 에서는, 주변 회로를 구성하는 트랜지스터를 LDD (Lightly Doped Drain) 구조로 함으로써, 그 트랜지스터의 소스·드레인간 내압을 향상시키는 기술이 개시되어 있다.

특허문헌 1 : 일본 공개특허공보 평6－102531호

그러나, 동작 주파수가 높아짐에 따라, 시프트 레지스터의 수명이 저하되어, 당해 전기 광학 장치의 장치 수명이 저하되어 버릴 우려가 있다는 기술적 문제점이 있다. 한편, 이런 종류의 전기 광학 장치에서는, 데이터선 구동 회로 및 샘플링 회로의 구동 능력을 높이기 위해, 이들을 구성하는 트랜지스터의 온 전류를 높이는 것이 일반적으로 요구된다.

본 발명은, 예를 들어 상기 서술한 문제점을 감안하여 이루어진 것으로서, 장치 수명을 연장시키면서 고품질의 화상 표시를 실시하는 것이 가능한 전기 광학 장치 및 그 전기 광학 장치를 구비하여 이루어지는 전자 기기를 제공하는 것을 과제로 한다.

본 발명에 관련된 제 1 전기 광학 장치는 상기 과제를 해결하기 위해, 기판 상에, 서로 교차하는 복수의 데이터선 및 복수의 주사선과, 상기 교차에 대응하는 화소마다 형성된 복수의 화소부와, (ⅰ) 제 1 소스·드레인 영역을 갖는 제 1 반도체층을 각각 포함하는 복수의 제 1 트랜지스터를 구비함과 함께 전송 신호를 순차 출력하는 시프트 레지스터와, (ⅱ) 제 2 소스·드레인 영역을 갖는 제 2 반도체층을 각각 포함하는 복수의 제 2 트랜지스터를 구비함과 함께 상기 순차 출력된 전송 신호에 기초하여, 상기 화소부에 상기 데이터선을 통하여 화상 신호를 공급하는 그 밖의 회로로 이루어지는 화상 신호 공급 회로를 구비하고, 상기 제 2 소스·드레인 영역에는, 상기 제 1 소스·드레인 영역에 소정 농도로 함유되는 불순물과 동일 종류의 불순물이 상기 소정 농도보다 높은 농도로 함유된다.

본 발명에 관련된 제 1 전기 광학 장치에 의하면, 그 동작시에는, 시프트 레지스터에 의해, 소정 주기의 클럭 신호에 기초하여 각 단으로부터 전송 신호가 순차 출력된다. 계속하여, 그 밖의 회로의 일부를 구성하는 예를 들어 인에이블 회로에 의해, 시프트 레지스터의 각 단에 대하여, 인에이블 신호와 전송 신호의 논리곱이 취해지고, 그 논리곱이, 샘플링 회로 구동 신호로서, 그 밖의 회로의 일부를 구성하는 샘플링 회로에 공급된다. 이 때, 인에이블 신호의 펄스폭이, 클럭 신호의 펄스폭보다 짧게 설정됨으로써, 인접하여 공급되는 샘플링 회로 구동 신호는 서로 겹치지 않게 된다. 계속하여, 샘플링 회로에서는, 샘플링 회로 구동 신호에 따라, 외부로부터 공급되는 화상 신호가 샘플링되어, 데이터선에 공급된다. 계속하여, 데이터선으로부터 공급된 화상 신호에 따라 각 화소부에서 광이 변조되어, 화소부가 형성된 표시 영역에 있어서의 화상 표시가 실시된다.

본 발명에서는 화상 신호 공급 회로의 일부를 구성하는 시프트 레지스터는, 제 1 소스·드레인 영역을 갖는 제 1 반도체층을 각각 포함하는 복수의 제 1 트랜지스터를 구비한다. 한편, 화상 신호 공급 회로의 다른 일부를 구성하는 그 밖의 회로는, 제 2 소스·드레인 영역을 갖는 제 2 반도체층을 각각 포함하는 복수의 제 2 트랜지스터를 구비한다. 또한, 제 1 및 제 2 트랜지스터는, 자기 정합형 또는 셀프 얼라인먼트형 트랜지스터로서 구성되어도 되고, LDD 구조를 갖는 트랜지스터로서 구성되어도 된다.

본 발명에서는 특히, 제 2 트랜지스터에 있어서의 제 2 소스·드레인 영역에는, 제 1 트랜지스터에 있어서의 제 1 소스·드레인 영역에 소정 농도로 함유되는 불순물과 동일 종류의 불순물이 소정 농도보다 높은 농도로 함유된다. 즉, 그 밖의 회로가 구비하는 제 2 트랜지스터의 제 2 소스·드레인 영역의 불순물 농도는, 시프트 레지스터가 구비하는 제 1 트랜지스터의 제 1 소스·드레인 영역의 불순물 농도보다 높다. 바꿔 말하면, 시프트 레지스터가 구비하는 제 1 트랜지스터의 제 1 소스·드레인 영역의 불순물 농도는, 그 밖의 회로가 구비하는 제 2 트랜지스터의 제 2 소스·드레인 영역의 불순물 농도보다 낮다.

따라서, 시프트 레지스터가 구비하는 제 1 트랜지스터에 있어서의 온 전류를 저감시킬 수 있음과 함께, 그 밖의 회로가 구비하는 제 2 트랜지스터에 있어서의 온 전류를 높일 수 있다. 따라서, 시프트 레지스터가 구비하는 제 1 트랜지스터에 있어서의 소비 전류를 저감시킬 수 있음과 함께, 그 밖의 회로가 구비하는 제 2 트랜지스터의 트랜지스터 능력을 높일 수 있다. 이 때문에, 시프트 레지스터의 장수명화를 도모할 수 있음과 함께, 그 밖의 회로의 구동 능력을 높일 수 있다.

이 결과, 본 발명에 관련된 제 1 전기 광학 장치에 의하면, 당해 전기 광학 장치의 장수명화를 도모하면서 고품질의 화상 표시를 실시하는 것이 가능해진다.

본 발명에 관련된 제 1 전기 광학 장치의 일 양태에서는, 상기 그 밖의 회로는, 상기 순차 출력된 전송 신호를 복수 계열의 인에이블 신호를 이용해 정형하여 정형 신호로서 출력하는 인에이블 회로와, 상기 정형 신호 또는 상기 정형 신호에 기초하는 신호에 따라 상기 화상 신호를 샘플링하여 상기 데이터선에 공급하는 샘플링 회로를 포함한다.

이 양태에 의하면, 인에이블 회로 및 샘플링 회로는 복수의 제 2 트랜지스터를 구비한다. 따라서, 인에이블 회로 및 샘플링 회로의 구동 능력을 높일 수 있다.

본 발명에 관련된 제 2 전기 광학 장치는 상기 과제를 해결하기 위해, 기판 상에, 서로 교차하는 복수의 데이터선 및 복수의 주사선과, 상기 교차에 대응하는 화소마다 형성된 복수의 화소부와, (ⅰ) 제 1 채널 영역, 제 1 소스·드레인 영역, 그리고 상기 제 1 채널 영역 및 상기 제 1 소스·드레인 영역간에 형성된 제 1 LDD 영역을 갖는 제 1 반도체층을 각각 포함하는 복수의 제 1 트랜지스터를 구비함과 함께 전송 신호를 순차 출력하는 시프트 레지스터와, (ⅱ) 제 2 채널 영역, 제 2 소스·드레인 영역, 그리고 상기 제 2 채널 영역 및 상기 제 2 소스·드레인 영역간에 형성된 제 2 LDD 영역을 갖는 제 2 반도체층을 각각 포함하는 복수의 제 2 트랜지스터를 구비함과 함께 상기 순차 출력된 전송 신호에 기초하여, 상기 화소부에 상기 데이터선을 통하여 화상 신호를 공급하는 그 밖의 회로로 이루어지는 화상 신호 공급 회로를 구비하고, 상기 제 2 LDD 영역에는, 상기 제 1 LDD 영역에 소정 농도로 함유되는 불순물과 동일 종류의 불순물이 상기 소정 농도보다 높은 농도로 함유된다.

본 발명에 관련된 제 2 전기 광학 장치에 의하면, 상기 서술한 본 발명에 관련된 제 1 전기 광학 장치와 대체로 동일하게, 화소부가 형성된 표시 영역에 있어 서의 화상 표시가 실시된다.

본 발명에서는, 화상 신호 공급 회로의 일부를 구성하는 시프트 레지스터는, 제 1 LDD 영역을 갖는 제 1 반도체층을 각각 포함하는 복수의 제 1 트랜지스터를 구비한다. 한편, 화상 신호 공급 회로의 다른 일부를 구성하는 그 밖의 회로는, 제 2 LDD 영역을 갖는 제 2 반도체층을 각각 포함하는 복수의 제 2 트랜지스터를 구비한다. 즉, 제 1 및 제 2 트랜지스터는 LDD 구조를 갖는 트랜지스터로서 구성된다. 여기에서, 본 발명에 관련된 「LDD 영역」이란, 예를 들어 이온 임플란테이션법 등의 불순물 주입 또는 불순물 도핑에 의해 반도체층에 소스·드레인 영역보다 소량의 불순물을 주입하여 이루어지는 영역을 의미한다.

본 발명에서는 특히, 제 2 트랜지스터에 있어서의 제 2 LDD 영역에는, 제 1 트랜지스터에 있어서의 제 1 LDD 영역에 소정 농도로 함유되는 불순물과 동일 종류의 불순물이 소정 농도보다 높은 농도로 함유된다. 즉, 그 밖의 회로가 구비하는 제 2 트랜지스터의 제 2 LDD 영역의 불순물 농도는, 시프트 레지스터가 구비하는 제 1 트랜지스터의 제 1 LDD 영역의 불순물 농도보다 높다. 바꿔 말하면, 시프트 레지스터가 구비하는 제 1 트랜지스터의 제 1 LDD 영역의 불순물 농도는, 그 밖의 회로가 구비하는 제 2 트랜지스터의 제 2 LDD 영역의 불순물 농도보다 낮다.

따라서, 시프트 레지스터가 구비하는 제 1 트랜지스터에 있어서의 온 전류를 저감시킬 수 있음과 함께, 그 밖의 회로가 구비하는 제 2 트랜지스터에 있어서의 온 전류를 높일 수 있다. 따라서, 시프트 레지스터가 구비하는 제 1 트랜지스 터에 있어서의 소비 전류를 저감시킬 수 있음과 함께, 그 밖의 회로가 구비하는 제 2 트랜지스터의 트랜지스터 능력을 높일 수 있다. 이 때문에, 시프트 레지스터의 장수명화를 도모할 수 있음과 함께, 그 밖의 회로의 구동 능력을 높일 수 있다. 이 결과, 본 발명에 관련된 제 2 전기 광학 장치에 의하면, 당해 전기 광학 장치의 장수명화를 도모하면서 고품질의 화상 표시를 실시하는 것이 가능해진다.

본 발명의 전자 기기는 상기 과제를 해결하기 위해, 상기 서술한 본 발명에 관련된 제 1 또는 제 2 전기 광학 장치 (단, 그 각종 양태도 포함한다) 를 구비한다.

본 발명의 전자 기기에 의하면, 상기 서술한 본 발명의 제 1 또는 제 2 전기 광학 장치를 구비하여 이루어지므로, 고품질의 화상 표시를 실시하는 것이 가능한, 투사형 표시 장치, 텔레비전, 휴대 전화, 전자 수첩, 워드프로세서, 뷰 파인더형 또는 모니터 직시형 비디오 테이프 레코더, 워크스테이션, 화상 전화, POS 단말, 터치 패널 등의 각종 전자 기기를 실현할 수 있다. 또한, 본 발명의 전자 기기로서, 예를 들어 전자 페이퍼 등의 전기 영동 장치, 전자 방출 장치 (Field Emission Display 및 Conduction Electron-Emitter Display), 이들 전기 영동 장치, 전자 방출 장치를 사용한 표시 장치를 실현하는 것도 가능하다.

본 발명의 작용 및 그 밖의 이득은 이하에 설명하는 실시하기 위한 최선의 형태로부터 명백해진다.

이하에서는, 본 발명의 실시형태에 대하여 도면을 참조하면서 설명한다. 이하의 실시형태에서는, 본 발명의 전기 광학 장치의 일례인 구동 회로 내장형 TFT 액티브 매트릭스 구동 방식의 액정 장치를 예로 든다.

＜제 1 실시형태＞

제 1 실시형태에 관련된 액정 장치에 대하여, 도 1 내지 도 7 을 참조하여 설명한다.

먼저, 본 실시형태에 관련된 액정 장치의 전체 구성에 대하여, 도 1 및 도 2 를 참조하여 설명한다. 여기에서 도 1 은 본 실시형태에 관련된 액정 장치의 전체 구성을 나타내는 평면도이고, 도 2 는 도 1 의 Ⅱ-Ⅱ'선 단면도이다.

도 1 및 도 2 에 있어서, 본 실시형태에 관련된 액정 장치에서는, TFT 어레이 기판 (10) 과 대향 기판 (20) 이 대향 배치되어 있다. TFT 어레이 기판 (10) 과 대향 기판 (20) 사이에 액정층 (50) 이 봉입되어 있고, TFT 어레이 기판 (10) 과 대향 기판 (20) 은, 화상 표시 영역 (10a) 의 주위에 위치하는 시일 영역에 형성된 시일재 (54) 에 의해 서로 접착되어 있다.

도 1 에 있어서, 시일재 (54) 가 배치된 시일 영역의 내측에 병행하여, 화상 표시 영역 (10a) 의 프레임 영역을 규정하는 차광성의 프레임 차광막 (53) 이 대향 기판 (20) 측에 형성되어 있다. 시일재 (54) 가 배치된 시일 영역의 외측에 위치하는 영역에는, 후술하는 샘플링 회로 (7) 와 함께 본 발명에 관련된 「화상 신호 공급 회로」의 일례를 구성하는 데이터선 구동 회로 (101) 및 외부 회로 접속 단자 (102) 가 TFT 어레이 기판 (10) 의 한 변을 따라 형성되어 있다. 이 한 변을 따른 시일 영역보다 내측에, 샘플링 회로 (7) 가 프레임 차광막 (53) 에 덮이도록 형성되어 있다. 주사선 구동 회로 (104) 는, 이 한 변에 인접하는 2 변을 따른 시일 영역의 내측에, 프레임 차광막 (53) 에 덮이도록 형성되어 있다. 또한, 이와 같이 화상 표시 영역 (10a) 의 양측에 형성된 2 개의 주사선 구동 회로 (104) 간을 연결하기 때문에, TFT 어레이 기판 (10) 에 남는 한 변을 따르고, 또한 프레임 차광막 (53) 에 덮이도록 복수의 배선 (105) 이 형성되어 있다. 또한, TFT 어레이 기판 (10) 상에는, 대향 기판 (20) 의 4 개의 코너부에 대향하는 영역에, 양 기판간을 상하 도통재 (107) 로 접속하기 위한 상하 도통 단자 (106) 가 배치되어 있다. 이들에 의해, TFT 어레이 기판 (10) 과 대향 기판 (20) 사이에서 전기적인 도통을 취할 수 있다.

TFT 어레이 기판 (10) 상에는, 외부 회로 접속 단자 (102) 와, 데이터선 구동 회로 (101), 주사선 구동 회로 (104), 상하 도통 단자 (106) 등을 전기적으로 접속하기 위한 인회 (引回) 배선 (90) 이 형성되어 있다.

도 2 에 있어서, TFT 어레이 기판 (10) 상에는, 화소 스위칭용 TFT (Thin Film Transistor) 나 주사선, 데이터선 등의 배선이 만들어진 적층 구조가 형성되어 있다. 화상 표시 영역 (10a) 에는 화소 스위칭용 TFT 나 주사선, 데이터선 등의 배선의 상층에, ITO (Indium Tin Oxide) 등의 투명 재료로 이루어지는 화소 전극 (9a) 이 매트릭스 형상으로 형성되어 있다. 화소 전극 (9a) 상에는 배향막이 형성되어 있다. 한편, 대향 기판 (20) 에 있어서의 TFT 어레이 기판 (10) 과의 대향면 상에, 차광막 (23) 이 형성되어 있다. 차광막 (23) 은, 예를 들어 차광성 금속막 등으로 형성되어 있고, 대향 기판 (20) 상의 화상 표시 영역 (10a) 내에서, 예를 들어 격자 형상 등으로 패터닝되어 있다. 차광막 (23) 상에는 ITO 등의 투명 재료로 이루어지는 대향 전극 (21) 이 복수의 화소 전극 (9a) 과 대향하여 베타 형상으로 형성되어 있다. 대향 전극 (21) 상에는 배향막이 형성되어 있다. 액정층 (50) 은, 예를 들어 1 종 또는 여러 종류의 네마틱 액정을 혼합한 액정으로 이루어지고, 이들 한 쌍의 배향막 사이에서, 소정의 배향 상태를 취한다.

또한, 여기에서는 도시하지 않지만, TFT 어레이 기판 (10) 상에는, 데이터선 구동 회로 (101), 주사선 구동 회로 (104) 외에, 제조 도중이나 출하시의 당해 액정 장치의 품질, 결함 등을 검사하기 위한 검사 회로, 검사용 패턴 등이 형성되어 있어도 된다.

다음으로, 본 실시형태에 관련된 액정 장치의 전기적인 구성에 대하여, 도 3 내지 도 6 을 참조하여 설명한다. 여기에서 도 3 은 본 실시형태에 관련된 액정 장치의 전기적인 구성을 나타내는 블럭도이다. 도 4 는 시프트 레지스터의 구성을 나타내는 회로도이다. 도 5 는 시프트 레지스터에 포함되는 클럭 인버터의 구성을 나타내는 회로도이다. 도 6 은 데이터선 구동 회로에 포함되는 논리 회로의 구성을 나타내는 회로도이다.

도 3 에 있어서, 본 실시형태에 관련된 액정 장치는, TFT 어레이 기판 (10) 상에, 주사선 구동 회로 (104), 데이터선 구동 회로 (101) 및 샘플링 회로 (7) 를 구비하고 있다.

주사선 구동 회로 (104) 에는, 외부 회로 접속 단자 (102) (도 1 참조) 를 통하여, Y 클럭 신호 (CLY), 반전 Y 클럭 신호 (CLYinv), Y 스타트 펄스 (DY), 그리고 전원 (VDDY 및 VSSY) 이 공급된다. 주사선 구동 회로 (104) 는, Y 스타트 펄스 (DY) 가 입력되면, Y 클럭 신호 (CLY) 및 반전 Y 클럭 신호 (CLYinv) 에 기초하는 타이밍으로, 주사 신호 (G1, …, Gm) 를 순차 생성하여 출력한다. 또한, 전원 (VSSY) 의 전위는 전원 (VDDY) 의 전위보다 낮다.

데이터선 구동 회로 (101) 는 시프트 레지스터 (51) 및 논리 회로 (52) 를 구비하고 있다. 또한, 논리 회로 (52) 는 본 발명에 관련된 「그 밖의 회로」의 일례이다.

시프트 레지스터 (51) 에는, 외부 회로 접속 단자 (102) (도 1 참조) 를 통하여, X 클럭 신호 (CLX), 반전 X 클럭 신호 (CLXinv), X 스타트 펄스 (DX), 전송 방향 제어 신호 (DIR), 반전 전송 방향 제어 신호 (DIRinv), 그리고 전원 (VDDX 및 VSSX) 가 공급된다. 또한, 반전 X 클럭 신호는 X 클럭 신호 (CLX) 의 반전 신호이고, 반전 전송 방향 제어 신호 (DIRinv) 는, 전송 방향 제어 신호 (DIR) 의 반전 신호이다. 또한, 전원 (VSSX) 의 전위는 전원 (VDDX) 의 전위보다 낮다.

시프트 레지스터 (51) 는, 쌍 방향 시프트 레지스터이고, X 클럭 신호 (CLX) 및 반전 X 클럭 신호 (CLXinv) 그리고 전송 방향 제어 신호 (DIR) 및 반전 전송 방향 제어 신호 (DIRinv) 에 기초하여, X 스타트 펄스 (DX) 를 오른쪽에서 왼쪽을 향한 방향 또는 왼쪽에서 오른쪽을 향하는 방향으로 순차 전송하여, 각 단 (즉, 후술 하는 도 4 에 있어서의 제 1 단 내지 제 n 단의 각 단) 으로부터 전송 신호 (Pi) (i = 1, …, n) 를 순차 출력하도록 구성되어 있다.

보다 구체적으로는, 도 4 에 나타내는 바와 같이, 시프트 레지스터 (51) 의 하나의 단은, 4 개의 클럭 인버터 (511, 512, 513 및 514) 를 포함하여 구성되어 있다.

클럭 인버터 (511) 는, 전송 방향 제어 신호 (DIR) 가 하이 레벨일 때 전송 가능해져 전송 방향을 왼쪽에서 오른쪽을 향하는 방향으로 고정하도록 구성 및 접속되어 있다.

클럭 인버터 (512) 는, 반전 전송 방향 제어 신호 (DIRinv) 가 하이 레벨일 때 전송 가능해져 전송 방향을 오른쪽에서 왼쪽을 향하는 방향으로 고정하도록 구성 및 접속되어 있다.

또한, 전송 방향 제어 신호 (DIR) 및 반전 전송 방향 제어 신호 (DIRinv) 는, 항상 하이 레벨 및 로우 레벨이 서로 역관계가 된다.

클럭 인버터 (513) 는, 전송 방향이 왼쪽에서 오른쪽을 향하는 방향으로 고정되면, 클럭 인버터 (511) 를 통하여 전송되는 신호를, 반전 X 클럭 신호 (CLXinv) 가 하이 레벨일 때 전송함과 함께, 전송 방향이 오른쪽에서 왼쪽을 향하는 방향으로 고정되면, 클럭 인버터 (512) 를 통하여 전송되는 신호에, 반전 X 클럭 신호 (CLXinv) 가 하이 레벨일 때 귀환하도록 구성 및 접속되어 있다.

클럭 인버터 (514) 는, 전송 방향이 오른쪽에서 왼쪽을 향하는 방향으로 고정되면, 클럭 인버터 (512) 를 통하여 전송되는 신호를, X 클럭 신호 (CLX) 가 하 이 레벨일 때 전송함과 함께, 전송 방향이 왼쪽에서 오른쪽을 향하는 방향으로 고정되면, 클럭 인버터 (511) 를 통하여 전송되는 신호에, X 클럭 신호 (CLX) 가 하이 레벨일 때 귀환하도록 구성 및 접속되어 있다.

또한, X 클럭 신호 (CLX) 및 반전 X 클럭 신호 (CLXinv) 는, 항상 하이 레벨 및 로우 레벨이 서로 역관계가 된다.

여기에서, 도 5 의 (a) 에 발췌하여 나타내는 클럭 인버터 (514) 의 구체적인 회로 구성을 도 5 의 (b) 를 참조하여 설명한다. 또한, 그 밖의 클럭 인버터 (511, 512 및 513) 에 대해서도, 클럭 입력 단자에 입력되는 X 클럭 신호 (CLX) 및 반전 X 클럭 신호 (CLXinv) 가, 각각, 전송 방향 제어 신호 (DIR) 및 반전 전송 방향 제어 신호 (DIRinv), 반전 전송 방향 제어 신호 (DIRinv) 및 전송 방향 제어 신호 (DIR), 그리고 반전 X 클럭 신호 (CLXinv) 및 X 클럭 신호 (CLX) 로 될 뿐이며, 회로 구성은 모두 동일하다.

도 5 의 (b) 에 나타내는 바와 같이, 클럭 인버터 (514) 는, 전원 (VSSX) 과 전원 (VDDX) 사이에, X 클럭 신호 (CLX) 가 게이트에 입력되는 N 채널형 TFT 와 게이트에 전송되는 신호가 각각 입력되도록 병렬로 접속된 P 채널형 TFT 및 N 채널형 TFT 와 반전 X 클럭 신호가 게이트에 입력되는 P 채널형 TFT 를 구비하고 있다. 보다 구체적으로는, X 클럭 신호 (CLX) 가 게이트에 입력되는 N 채널형 TFT 의 소스에 전원 (VSSX) 이 전기적으로 접속되어 있고, 그 N 채널형 TFT 의 드레인과 게이트에 전송되는 신호가 입력되는 N 채널형 TFT 의 소스가 전기적으로 접속되어 있다. 또한, 반전 X 클럭 신호가 게이트에 입력되는 P 채널형 TFT 의 소스에 전원 (VDDX) 이 전기적으로 접속되어 있고, 그 P 채널형 TFT 의 드레인과 게이트에 전송되는 신호가 입력되는 P 채널형 TFT 의 소스가 전기적으로 접속되어 있다. 추가로, 게이트에 전송되는 신호가 입력되는 P 채널형 TFT 및 N 채널형 TFT 의 각 드레인은 서로 전기적으로 접속되어 공통 드레인으로서 구성되어 있다.

또한, 도 3 에 있어서, 논리 회로 (52) 에는, 외부 회로 접속 단자 (102) (도 1 참조) 를 통하여, 예를 들어 4 계열의 인에이블 신호 (ENB1 ∼ ENB4) 및 프리차지용 선택 신호 (NRG) 가 공급된다.

논리 회로 (52) 는, 시프트 레지스터 (51) 로부터 순차 출력되는 전송 신호 (Pi) (i = 1, …, n) 를, 인에이블 신호 (ENB1 ∼ ENB4) 에 기초하여 정형하고, 그것을 기초로 최종적으로 샘플링 회로 구동 신호 (Si) (i = 1, …, n) 를 출력하는 기능을 갖고 있다.

보다 구체적으로는, 도 6 에 나타내는 바와 같이, 논리 회로 (52) 는, 인에이블 회로 (540), 프리차지용 회로 (521) 및 반전 회로 (523) 를 구비하고 있다.

도 6 에 있어서, 인에이블 회로 (540) 는 시프트 레지스터 (51) 로부터 출력된 전송 신호 (Pi) 의 파형을 정형하는 논리 회로를 구비하고 있다. 보다 구체적으로는, 인에이블 회로 (540) 는, 시프트 레지스터 (51) 의 각 단에 대응하여 형성된 단위 회로로서의 NAND 회로 (540A) 에 의해 구성되어 있다.

NAND 회로 (540A) 의 게이트에는, 시프트 레지스터 (51) 의 대응하는 단으로부터 출력되는 전송 신호 (Pi) 와 외부 회로 접속 단자 (102) 를 통하여 4 개의 인에이블 공급선 (81) 에 공급되는 인에이블 신호 (ENB1 ∼ ENB4) 중 하나가 입력된 다.

NAND 회로 (540A) 는, 입력된 전송 신호 (Pi) 및 인에이블 신호 (ENB1 ∼ ENB4) 의 논리곱을 연산함으로써 전송 신호 (Pi) 의 정형을 실시한다. 이로 인해, NAND 회로 (540A) 는 전송 신호 (Pi) 에 대해 정형이 실시된 신호인, 정형 신호 (Qai) 를 생성하여 출력한다. 또한, 각 단위 회로에는, NAND 회로 (540A) 외, NAND 회로에 입력되는 전송 신호 (Pi) 또는 인에이블 신호 (ENB1 ∼ ENB4), 그리고 NAND 회로로부터 출력되는 정형 신호 (Qai) 의 논리를 반전시키는 반전 회로 등이 형성되어도 된다.

전송 신호 (Pi) 의 파형은, 인에이블 회로 (540) 에 의해 보다 펄스폭이 좁은 인에이블 신호 (ENB1 ∼ ENB4) 의 파형에 기초하여 트리밍되고, 최종적으로는 펄스폭이나 펄스 주기 등의 펄스 형상이 제한된다.

이와 같이, 인에이블 회로 (540) 는, 논리 회로가 일체로 되어 형성되고, 또한 NAND 회로 (540A) 에 의해 구성되기 때문에, 회로 소자나 배선의 수를 거의 증가시키지 않고, 인에이블 회로 (540) 를 간단한 구성으로 할 수 있게 된다.

도 6 에 있어서, 프리차지용 회로 (521) 는 시프트 레지스터 (51) 의 각 단에 대응하여 형성된 단위 회로 (521A) 를 구비하고 있다. 단위 회로 (521A) 는, 프리차지용 신호 공급선 (83) 에 공급되는 프리차지용 선택 신호 (NRG) 의 논리를 반전시키는 반전 회로 (521a) 와, 반전 회로 (521a) 에 있어서 논리가 반전된 프리차지용 선택 신호 (NRG) 및 정형 신호 (Qai) 가 게이트에 입력되는 NAND 회로 (521b) 에 의해 실질적으로 NOR 회로로서 형성되어 있다. 단위 회로 (521A) 에서는, 정형 신호 (Qai) 및 프리차지용 선택 신호 (NRG) 의 논리합을 연산하여, 정형 신호 (Qai) 및 프리차지용 선택 신호 (NRG) 중 어느 하나를 출력 신호 (Qbi) 로서 출력한다. 이와 같이 하여 출력된 출력 신호 (Qbi) 는 2 개의 반전 회로 (523) 를 통하여, 샘플링 회로 구동 신호 (Si) (i = 1, …, n) 로서 출력된다.

이와 같은 논리 회로 (52) 의 회로 구성에 의하면, 프리차지용 회로 (521) 를 간단한 구성으로 하는 것이 가능해져, 회로 소자 또는 배선의 수를 증가시키지 않고, 프리차지용 회로 (521) 를 형성하는 것이 가능해진다.

또한, 도 3 에 있어서, 샘플링 회로 (7) 는 본 발명에 관련된 「그 밖의 회로」의 일례이며, N 채널형 TFT 로 구성된 샘플링 스위치 (7a) 를 복수 구비하고 있다. 또한, 샘플링 스위치 (7a) 는 P 채널형 TFT 또는 상보형 TFT 로 구성되어도 된다.

샘플링 회로 (7) 에는, 6 상 (또는 6 계열) 으로 시리얼 패러렐 전개 (또는 상전개) 된 화상 신호 (VID1 ∼ VID6) 가, 외부 회로 접속 단자 (102) 및 6 개 (N = 6) 의 화상 신호선 (170) 을 통하여 공급된다. 그리고, 샘플링 회로 (7) 는 각 샘플링 스위치 (7a) 가, 데이터선 구동 회로 (101) 로부터 출력되는 샘플링 회로 구동 신호 (S1, …, Sn) 에 따라, 6 개의 데이터선 (6a) 을 1 군으로 하는 데이터선군마다, 화상 신호 (VID1 ∼ VID6) 를 공급하도록 구성되어 있다. 따라서, 본 실시형태에서는 복수의 데이터선 (6a) 을 데이터선 군마다 구동하기 때문에, 구동 주파수가 억제된다.

또한, 화상 신호의 상전개 수 (즉, 시리얼 패러렐 전개되는 화상 신호의 계 열수) 에 관해서는 6 상에 한정되지 않는다. 즉, 9 상, 12 상, 24 상, 48 상, 96 상, … 등으로 시리얼 패러렐 전개된 화상 신호가, 9 개, 12 개, 24 개, 48 개, 96 개, … 등의 화상 신호선을 통하여, 샘플링 회로 (7) 에 공급되도록 구성해도 된다.

도 3 에 있어서, 본 실시형태에 관련된 액정 장치는, 그 TFT 어레이 기판 (10) 의 중앙을 차지하는 화상 표시 영역 (10a) (도 1 참조) 에, 종횡으로 배선된 데이터선 (6a) 및 주사선 (11a) 을 구비하고 있다. 이들의 교점에 대응하는 각 화소부 (700) 에 매트릭스 형상으로 배열된 액정 소자 (118) 의 화소 전극 (9a) 및 화소 전극 (9a) 을 스위칭 제어하기 위한 화소 스위칭용 TFT (30) 를 구비하고 있다. 또한, 본 실시형태에서는 주사선 (11a) 의 총 갯수를 m 개 (단, m 은 2 이상의 자연수) 로 하고, 데이터선 (6a) 의 총 갯수를 n × 6 개 (단, n 은 2 이상의 자연수) 로 하여 설명한다.

도 3 중, 하나의 화소부 (700) 의 구성에 주목하면, 화소 스위칭용 TFT (30) 의 소스 전극에는, 화상 신호 (VIDk) (단, k = 1, 2, 3, …, 6) 가 공급되는 데이터선 (6a) 이 전기적으로 접속되어 있는 한편, 화소 스위칭용 TFT (30) 의 게이트 전극에는, 주사 신호 (Gj) (단, j = 1, 2, 3, …, m) 가 공급되는 주사선 (11a) 이 전기적으로 접속됨과 함께, 화소 스위칭용 TFT (30) 의 드레인 전극에는, 액정 소자 (118) 의 화소 전극 (9a) 이 접속되어 있다. 여기에서, 각 화소부 (700) 에 있어서, 액정 소자 (118) 는, 화소 전극 (9a) 과 대향 전극 (21) 사이에 액정을 협지하여 이루어진다. 따라서, 각 화소부 (700) 는 주사선 (11a) 과 데이터선 (6a) 의 각 교점에 대응하여, 매트릭스 형상으로 배열되게 된다.

본 실시형태에 관련된 액정 장치의 동작시에는, 주사선 구동 회로 (104) 로부터 출력되는 주사 신호 (Gj) (단, j = 1, 2, 3, …, m) 에 의해, 각 주사선 (11a) 은 선순차로 선택된다. 선택된 주사선 (11a) 에 대응하는 화소부 (700) 에 있어서, 화소 스위칭용 TFT (30) 에 주사 신호 (Gj) 가 공급되면, 화소 스위칭용 TFT (30) 는 온 상태가 되고, 당해 화소부 (700) 는 선택 상태가 된다. 액정 소자 (118) 의 화소 전극 (9a) 에는, 화소 스위칭용 TFT (30) 를 일정 기간만 큼 그 스위치를 닫음으로써, 데이터선 (6a) 으로부터 화상 신호 (VIDk) 가 소정의 타이밍으로 공급된다. 이로 인해, 액정 소자 (118) 에는 화소 전극 (9a) 및 대향 전극 (21) 각각의 전위에 의해 규정되는 인가 전압이 인가된다. 액정은, 인가되는 전압 레벨에 따라 분자 집합의 배향이나 질서가 변화함으로써, 광을 변조하여, 계조 표시를 가능하게 한다. 노멀리 화이트 모드이면, 각 화소의 단위로 인가된 전압에 따라 입사광에 대한 투과율이 감소하고, 노멀리 블랙 모드이면, 각 화소의 단위로 인가된 전압에 따라 입사광에 대한 투과율이 증가되어, 전체적으로 본 실시형태에 관련된 액정 장치로부터는 화상 신호 (VID1 ∼ VID6) 에 따른 콘트라스트를 갖는 광이 출사된다.

여기에서, 유지된 화상 신호가 리크되는 것을 방지하기 위해, 축적 용량 (70) 이 액정 소자 (118) 와 병렬로 부가되어 있다. 축적 용량 (70) 의 일방의 전극은, 화소 전극 (9a) 과 병렬하여 TFT (30) 의 드레인에 접속되고, 타방의 전극은, 정전위가 되도록 전위 고정의 용량 배선 (400) 에 접속되어 있다.

또한, 상하 도통 단자 (106) 에는, 공통 전위의 공통 전원 (LCC) 이 공급되고, 상기 서술한 대향 전극 (21) 의 기준 전위는 공통 전원에 기초하여 규정된다.

다음으로, 본 실시형태에 관련된 액정 장치의 데이터선 구동 회로 및 샘플링 회로에 포함되는 TFT 의 구체적 구성에 대하여, 도 7 을 참조하여 설명한다. 여기에서 도 7 은, 시프트 레지스터에 포함되는 N 채널형 TFT 와 샘플링 스위치를 구성하는 TFT 의 구체적인 구성을 나타내는 단면도이다.

도 7 에 있어서, 시프트 레지스터 (51) 에 포함되는 N 채널형 TFT 인 시프트 레지스터용 TFT (511n) 는, TFT 어레이 기판 (10) 상에 형성된 하지 절연막 (12) 상에 형성되어 있다. 샘플링 스위치 (7a) 를 구성하는 N 채널형 TFT 인 샘플링 스위치용 TFT (71) 도 하지 절연막 (12) 상에 형성되어 있다.

도 7 에 있어서, 시프트 레지스터용 TFT (511n) 는, 반도체층 (411n), 게이트 전극 (511nG), 게이트 절연막 (411ni), 소스 배선 (511nS) 및 드레인 배선 (511nD) 을 구비하고 있다.

반도체층 (411n) 은, 채널 영역 (411nC) 과, LDD 영역 (411nL1 및 411nL2) 과 소스 영역 (411nS) 과 드레인 영역 (411nD) 을 갖고 있다.

소스 영역 (411nS) 및 드레인 영역 (411nD) 은, 채널 영역 (411nC) 의 양측에 형성되어 있다. 소스 영역 (411nS) 과 채널 영역 (411nC) 사이에는 LDD 영역 (411nL1) 이 형성되고, 드레인 영역 (411nD) 과 채널 영역 (411nC) 사이에는, LDD 영역 (411nL2) 이 형성되어 있다. 소스 영역 (411nS), 드레인 영역 (411nD), LDD 영역 (411nL1 및 411nL2) 은, 예를 들어 이온 임플란테이션법 (즉, 이온 주입법) 등의 불순물 주입 (즉, 도핑) 에 의해 반도체층 (411n) 에 불순물 이온을 주입하여 이루어지는 불순물 영역이고, LDD 영역 (411nL1 및 411nL2) 은, 소스 영역 (411nS) 및 드레인 영역 (411nD) 과 비교하여 불순물의 농도가 낮아지도록 형성되어 있다.

본 실시형태에서는, N 채널형 TFT 인 시프트 레지스터용 TFT (511n) 에 있어서의 소스 영역 (411nS), 드레인 영역 (411nD), LDD 영역 (411nL1 및 411nL2) 에는, 예를 들어 인 (P) 이온 등의 N 형 불순물 이온이 도핑되어 있다. 보다 구체적으로는, 소스 영역 (411nS) 및 드레인 영역 (411nD) 에는, 예를 들어 인 (P) 이온 등의 N 형불순물 이온이 고농도 (예를 들어, 1.3 × 10¹⁵［/㎠］정도) 로 도핑되어 있고, LDD 영역 (411nL1 및 411nL2) 에는, 예를 들어 인 (P) 이온 등의 N 형 불순물 이온이 저농도 (예를 들어, 2.5 × 10¹³［/㎠］정도) 로 도핑되어 있다.

또한, 시프트 레지스터 (51) 에 포함되는 P 채널형 TFT 는, 셀프 얼라인먼트형 TFT 로서 구성되어 있고, 시프트 레지스터 (51) 에 포함되는 P 채널형 TFT 에 포함되는 반도체층의 소스 영역 및 드레인 영역에는, 예를 들어 불화 붕소 (BF2) 이온, 붕소(B) 이온 등의 P 형불순물 이온이 소정 농도 (예를 들어, 1.3 × 10¹⁴［/㎠］정도) 로 도핑되어 있다.

또한, 소스 배선 (511nS) 은, 반도체층 (411n) 보다 층간 절연막 (41 및 42) 사이에 두고 상층측에 형성되어 있고, 그 층간 게이트 절연막 (411ni) 그리고 게이트를 관통하여 개공된 컨택트홀 (810s) 을 통하여 소스 영역 (411nS) 에 전기적으로 접속되어 있다. 드레인 배선 (511nD) 은, 소스 배선 (511nS) 과 동일막으 로 형성되어 있고, 층간 절연막 (41 및 42)) 그리고 게이트 절연막 (411ni) 을 관통하여 개공된 컨택트홀 (810d) 을 통하여 드레인 영역 (411nD) 에 전기적으로 접속되어 있다. 소스 배선 (511nS) 및 드레인 배선 (511nD) 보다 상층측에는 층간 절연막 (44) 이 형성되어 있다.

도 7 에 있어서, 샘플링 스위치 (7a) (도 3 참조) 를 구성하는 N 채널형 TFT 인 샘플링 스위치용 TFT (71) 는, 반도체층 (74), 게이트 전극 (71G), 게이트 절연막 (75), 소스 배선 (71S) 및 드레인 배선 (71D) 을 구비하고 있다.

반도체층 (74) 은, 채널 영역 (74C) 과, LDD 영역 (74L1 및 74L2) 과, 소스 영역 (74S) 과 드레인 영역 (74D) 을 갖고 있다.

소스 영역 (74S) 및 드레인 영역 (74D) 은, 채널 영역 (74C) 의 양측에 형성되어 있다. 소스 영역 (74S) 과 채널 영역 (74C) 사이에는, LDD 영역 (74L1) 이 형성되고, 드레인 영역 (74D) 과 채널 영역 (74C) 사이에는, LDD 영역 (74L2) 이 형성되어 있다. 소스 영역 (74S), 드레인 영역 (74D), LDD 영역 (74L1 및 74L2) 은, 예를 들어 이온 임플란테이션법 등의 불순물 주입에 의해 반도체층 (74) 에 불순물 이온을 주입하여 이루어지는 불순물 영역이고, LDD 영역 (74L1 및 74L2) 은, 소스 영역 (74S) 및 드레인 영역 (74D) 과 비교하여 불순물의 농도가 낮아지도록 형성되어 있다.

본 실시형태에서는 특히, N 채널형 TFT 인 샘플링 스위치용 TFT (71) 에 있어서의 소스 영역 (74S) 및 드레인 영역 (74D) 에는, N 채널형 TFT 인 시프트 레지스터용 TFT (511n) 에 있어서의 소스 영역 (411nS) 및 드레인 영역 (411nD) 에 함유되는 불순물과 동일 종류의 불순물 (즉, 예를 들어 인 (P) 이온 등의 N 형 불순물) 이 함유되어 있다. 또한, 소스 영역 (74S) 및 드레인 영역 (74D) 에 있어서의 불순물의 농도는, 소스 영역 (411nS) 및 드레인 영역 (411nD) 에 있어서의 불순물의 농도보다 높아져 있다. 보다 구체적으로는, 소스 영역 (411nS) 및 드레인 영역 (411nD) 에는, 상기 서술한 바와 같이 예를 들어 인 (P) 이온 등의 N 형 불순물 이온이 예를 들어, 1.3 × 10¹⁵［/㎠］정도로 도핑되어 있는 것에 반해, 소스 영역 (74S) 및 드레인 영역 (74D) 에는, 소스 영역 (411nS) 및 드레인 영역 (411nD) 에 함유되는 불순물과 동일 종류의 불순물이 예를 들어, 2.3 × 10¹⁵［/㎠］정도로 도핑되어 있다.

또한, LDD 영역 (74L1 및 74L2) 에는, 소스 영역 (74S) 및 드레인 영역 (74D) 에 함유되는 불순물과 동일 종류의 불순물 (바꿔 말하면, LDD 영역 (411nL1 및 411nL2) 에 함유되는 불순물과 동일 종류의 불순물) 이, 예를 들어, 2.5 × 10¹³［/㎠］정도로 도핑되어 있다. 즉, LDD 영역 (74L1 및 74L2) 에 있어서의 N 형 불순물의 농도는, LDD 영역 (411nL1 및 411nL2) 에 있어서의 N 형 불순물의 농도와 거의 동일하다.

따라서, 시프트 레지스터용 TFT (511n) 에 있어서의 온 전류를 저감시킬 수 있음과 함께, 샘플링 스위치용 TFT (71) 에 있어서의 온 전류를 높일 수 있다. 따라서, 시프트 레지스터용 TFT (511n) 에 있어서의 소비 전류를 저감시킬 수 있음과 함께, 샘플링용 TFT (71) 의 트랜지스터 능력을 높일 수 있다. 이 때문에, 시프트 레지스터 (51) 의 장수명화를 도모할 수 있음과 함께, 샘플링 회로 (7) 의 구동 능력을 높일 수 있다. 이 결과, 당해 액정 장치의 장수명화를 도모하면서 고품질의 화상 표시를 실시하는 것이 가능해진다.

또한, 소스 배선 (71S) 은, 반도체층 (74) 보다 층간 절연막 (41 및 42) 을 사이에 두고 상층측에 형성되어 있고, 그 층간 절연막 (41 및 42) 그리고 게이트 절연막 (75) 를 관통하여 개공된 컨택트홀 (8s) 을 통하여 소스 영역 (74S) 에 전기적으로 접속되어 있다. 드레인 배선 (71D) 은, 소스 배선 (71S) 과 동일막으로 형성되어 있고, 층간 절연막 (41 및 42) 그리고 게이트 절연막 (75) 을 관통하여 개공된 컨택트홀 (8d) 을 통하여 드레인 영역 (74D) 에 전기적으로 접속되어 있다. 소스 배선 (71S) 및 드레인 배선 (71D) 보다 상층측에는 층간 절연막 (44) 이 형성되어 있다.

또한, 본 실시형태에서는 특히, 상기 서술한 논리 회로 (52) 는, N 채널형 TFT 를 포함하여 구성되어 있고, 그 N 채널형 TFT는, 샘플링 스위치용 TFT (71) 와 대체로 동일하게 구성되어 있다. 즉, 상기 서술한 논리 회로 (52) 에 포함되는 N 채널형 TFT 에 있어서의 소스 영역 및 드레인 영역에는, 샘플링 스위치용 TFT (71) 와 마찬자기로, 시프트 레지스터용 TFT (511n) 에 있어서의 소스 영역 (411nS) 및 드레인 영역 (411nD) 에 함유되는 불순물과 동일 종류의 불순물이 함유되어 있다. 추가로, 논리 회로 (52) 에 포함되는 N 채널형 TFT 에 있어서의 소스 영역 및 드레인 영역에 있어서의 불순물의 농도는, 시프트 레지스터용 TFT (511n) 의 소스 영역 (411nS) 및 드레인 영역 (411nD) 에 있어서의 불순물의 농도보다 높아져 있다. 보다 구체적으로는, 논리 회로 (52) 에 포함되는 소스 영역 및 드레인 영역에는, 소스 영역 (74S) 및 드레인 영역 (74D) 과 마찬가지로, 소스 영역 (411nS) 및 드레인 영역 (411nD) 에 함유되는 불순물과 동일 종류의 불순물이 예를 들어, 2.3 × 10¹⁵［/㎠］정도로 도핑되어 있다.

또한, 본 실시형태에서는, 상기 서술한 논리 회로 (52) 에 포함되는 P 채널형 TFT 는, 셀프 얼라인먼트형 TFT 로서 구성되어 있고, 그 P 채널형 TFT 에 포함되는 반도체층의 소스 영역 및 드레인 영역에는, 예를 들어 불화 붕소 (BF2) 이온 등의 P 형 불순물 이온이 소정 농도 (예를 들어, 1.3 × 10¹⁴［/㎠］정도) 로 도핑되어 있다.

따라서, 시프트 레지스터용 TFT (511n) 에 있어서의 온 전류를 저감시킬 수 있음과 함께, 논리 회로 (52) 에 포함되는 N 채널형 TFT 에 있어서의 온 전류를 높일 수 있다. 따라서, 시프트 레지스터용 TFT (511n) 에 있어서의 소비 전류를 저감시킬 수 있음과 함께, 논리 회로 (52) 에 포함되는 N 채널형 TFT 의 트랜지스터 능력을 높일 수 있다.

이상 설명한 바와 같이, 본 실시형태에 관련된 액정 장치에 의하면, 시프트 레지스터 (51) 에 포함되는 N 채널형 TFT 에 있어서의 소비 전류를 저감시킬 수 있음과 함께, 샘플링 회로 (7) 및 논리 회로 (52) 에 각각 포함되는 N 채널형 TFT 의 트랜지스터 능력을 높일 수 있다. 이 결과, 당해 액정 장치의 장수명화를 도모하면서 고품질의 화상 표시를 실시하는 것이 가능해진다.

또한, 본 실시형태의 변형예로서 샘플링 스위치용 TFT (71) 에 있어서의 소스 영역 (74S) 및 드레인 영역 (74D) 에 있어서의 불순물의 농도 (및 논리 회로 (52) 에 포함되는 N 채널형 TFT 에 있어서의 소스 영역 및 드레인 영역) 가 시프트 레지스터용 TFT (511n) 에 있어서의 소스 영역 (411nS) 및 드레인 영역 (411nD) 에 있어서의 불순물의 농도보다 높아져 있는 것에 대신하여 또는 추가로, 샘플링 스위치용 TFT (71) 에 있어서의 LDD 영역 (74L1 및 74L2) 에 있어서의 N 형 불순물의 농도 (및 논리 회로 (52) 에 포함되는 N 채널형 TFT 에 있어서의 LDD 영역에 있어서의 N형 불순물의 농도) 가, 시프트 레지스터용 TFT (511n) 에 있어서의 LDD 영역 (411nL1 및 411nL2) 에 있어서의 N 형 불순물의 농도보다 높아지도록 구성해도 된다. 이 경우에도, 시프트 레지스터용 TFT (511n) 에 있어서의 온 전류를 저감시킬 수 있음과 함께, 샘플링 스위치용 TFT (71) (및 논리 회로 (52) 에 포함되는 N 채널형 TFT) 에 있어서의 온 전류를 높일 수 있다. 따라서, 시프트 레지스터용 TFT (511n) 에 있어서의 소비 전류를 저감시킬 수 있음과 함께, 샘플링용 TFT (71) (및 논리 회로 (52) 에 포함되는 N 채널형 TFT) 의 트랜지스터 능력을 높일 수 있다.

＜전자 기기＞

다음으로, 상기 서술한 전기 광학 장치인 액정 장치를 각종 전자 기기에 적용하는 경우에 대하여, 도 8 을 참조하여 설명한다. 이하에서는, 이 액정 장치를 라이트 밸브로서 사용한 프로젝터에 대하여 설명한다. 여기에서 도 8 은 프로젝터의 구성예를 나타내는 평면도이다.

도 8 에 나타내는 바와 같이, 프로젝터 (1100) 내부에는, 할로겐 램프 등의 백색 광원으로 이루어지는 램프 유닛 (1102) 이 형성되어 있다. 이 램프 유닛 (1102) 으로부터 사출된 투사광은, 라이트 가이드 (1104) 내에 배치된 4 장의 미러 (1106) 및 2 장의 다이크로익 미러 (1108) 에 의해 RGB 의 3 원색으로 분리되어, 각 원색에 대응하는 라이트 밸브로서의 액정 패널 (1110R, 1110B 및 1110G) 에 입사된다.

액정 패널 (1110R, 1110B 및 1110G) 의 구성은, 상기 서술한 액정 장치와 동등하고, 화상 신호 처리 회로로부터 공급되는 R, G, B 의 원색 신호로 각각 구동되는 것이다. 그리고, 이들 액정 패널에 의해 변조된 광은, 다이크로익 프리즘 (1112) 에 3 방향으로부터 입사된다. 이 다이크로익 프리즘 (1112) 에 있어서는, R 및 B 의 광이 90 도로 굴절하는 한편, G 의 광이 직진한다. 따라서, 각 색의 화상이 합성되는 결과, 투사 렌즈 (1114) 를 통하여, 스크린 등에 컬러 화상이 투사된다.

여기에서, 각 액정 패널 (1110R, 1110B 및 1110G) 에 의한 표시 이미지에 대해 주목하면, 액정 패널 (1110G) 에 의한 표시 이미지는, 액정 패널 (1110R, 1110B) 에 의한 표시 이미지에 대해 좌우 반전하는 것이 필요해 진다.

또한, 액정 패널 (1110R, 1110B 및 1110G) 에는, 다이크로익 미러 (1108) 에 의해, R, G, B 의 각 원색에 대응하는 광이 입사되므로, 컬러 필터를 형성할 필요는 없다.

또한, 도 8 을 참조하여 설명한 전자 기기 외에도, 모바일형 퍼스널 컴퓨터나, 휴대 전화, 액정 텔레비전, 뷰 파인더형, 모니터 직시형 비디오 테이프 레코더, 카 내비게이션 장치, 페이저, 전자 수첩, 전자 계산기, 워드프로세서, 워크스 테이션, 화상 전화, POS 단말, 터치 패널을 구비한 장치 등을 들 수 있다. 그리고, 이들 각종 전자 기기에 적용 가능하다는 것은 말할 필요도 없다.

또한 본 발명은, 상기 서술한 실시형태에서 설명한 액정 장치 이외에도, 실리콘 기판 상에 소자를 형성하는 반사형 액정 장치 (LCOS), 플라즈마 디스플레이 (PDP), 전계 방출형 디스플레이 (FED, SED), 유기 EL 디스플레이, 디지털 마이크로 미러 디바이스 (DMD), 전기 영동 장치 등에도 적용 가능하다.

본 발명은, 상기 서술한 실시형태에 한정되지 않고, 특허 청구의 범위 및 명세서 전체로부터 알 수 있는 발명의 요지 또는 사상에 반하지 않는 범위에서 적절히 변경할 수 있고, 이러한 변경을 수반하는 전기 광학 장치 및 그 전기 광학 장치를 구비하여 이루어지는 전자 기기도 또한 본 발명의 기술적 범위에 포함되는 것이다.

도 1 은 제 1 실시형태에 관련된 액정 장치의 전체 구성을 나타내는 평면도.

도 2 는 도 1 의 Ⅱ-Ⅱ'선 단면도.

도 3 은 제 1 실시형태에 관련된 액정 장치의 전기적인 구성을 나타내는 블럭도.

도 4 는 시프트 레지스터의 구성을 나타내는 회로도.

도 5 는 시프트 레지스터에 포함되는 클럭 인버터의 구성을 나타내는 회로도.

도 6 은 데이터선 구동 회로에 포함되는 논리 회로의 구성을 나타내는 회로도.

도 7 은 시프트 레지스터에 포함되는 N 채널형 TFT 와 샘플링 스위치를 구성하는 TFT 의 구체적인 구성을 나타내는 단면도.

도 8 은 전기 광학 장치를 적용한 전자 기기의 일례인 프로젝터의 구성을 나타내는 평면도.

부호의 설명

6a … 데이터선

7 … 샘플링 회로

7a … 샘플링 스위치

10 … TFT 어레이 기판

10a … 화상 표시 영역

11a … 주사선

20 … 대향 기판

50 … 액정층

51 … 시프트 레지스터

71 … 샘플링 스위치용 TFT

52 … 논리 회로

101 … 데이터선 구동 회로

102 … 외부 회로 접속 단자

104 … 주사선 구동 회로

511n … 시프트 레지스터용 트랜지스터

540 … 인에이블 회로

700 … 화소부

Claims

기판상에,

서로 교차하는 복수의 데이터선 및 복수의 주사선과,

상기 교차에 대응하는 화소마다 형성된 복수의 화소부와,

제 1 소스·드레인 영역을 갖는 제 1 반도체층을 각각 포함하는 복수의 제 1 트랜지스터를 구비함과 함께 전송 신호를 순차 출력하는 시프트 레지스터와, 제 2 소스·드레인 영역을 갖는 제 2 반도체층을 각각 포함하는 복수의 제 2 트랜지스터를 구비함과 함께 상기 순차 출력된 전송 신호에 기초하여, 상기 화소부에 상기 데이터선을 통하여 화상 신호를 공급하는 회로를 포함하는 화상 신호 공급 회로를 구비하고,

상기 제 2 소스·드레인 영역에는, 상기 제 1 소스·드레인 영역에 소정 농도로 함유되는 불순물과 동일 종류의 불순물이 상기 소정 농도보다 높은 농도로 함유되고,

상기 회로는,

상기 순차 출력된 전송 신호를 복수 계열의 인에이블 신호를 이용해 정형하여 정형 신호로서 출력하는 인에이블 회로와,

상기 정형 신호 또는 상기 정형 신호에 기초하는 신호에 따라 상기 화상 신호를 샘플링하여, 상기 데이터선에 공급하는 샘플링 회로를 포함하는 것을 특징으로 하는 전기 광학 장치.
삭제
기판 상에,

서로 교차하는 복수의 데이터선 및 복수의 주사선과,

상기 교차에 대응하는 화소마다 형성된 복수의 화소부와,

제 1 채널 영역, 제 1 소스·드레인 영역, 그리고 상기 제 1 채널 영역 및 상기 제 1 소스·드레인 영역간에 형성된 제 1 LDD 영역을 갖는 제 1 반도체층을 각각 포함하는 복수의 제 1 트랜지스터를 구비함과 함께 전송 신호를 순차 출력하는 시프트 레지스터와, 제 2 채널 영역, 제 2 소스·드레인 영역, 그리고 상기 제 2 채널 영역 및 상기 제 2 소스·드레인 영역간에 형성된 제 2 LDD 영역을 갖는 제 2 반도체층을 각각 포함하는 복수의 제 2 트랜지스터를 구비함과 함께 상기 순차 출력된 전송 신호에 기초하여, 상기 화소부에 상기 데이터선을 통하여 화상 신호를 공급하는 회로를 포함하는 화상 신호 공급 회로를 구비하고,

상기 제 2 LDD 영역에는, 상기 제 1 LDD 영역에 소정 농도로 함유되는 불순물과 동일 종류의 불순물이 상기 소정 농도보다 높은 농도로 함유되고,

상기 회로는,

상기 순차 출력된 전송 신호를 복수 계열의 인에이블 신호를 이용해 정형하여 정형 신호로서 출력하는 인에이블 회로와,

상기 정형 신호 또는 상기 정형 신호에 기초하는 신호에 따라 상기 화상 신호를 샘플링하여, 상기 데이터선에 공급하는 샘플링 회로를 포함하는 것을 특징으로 하는 전기 광학 장치.
제 1 항 또는 제 3 항 중 어느 한 항에 기재된 전기 광학 장치를 구비하여 이루어지는 것을 특징으로 하는 전자 기기.
기판상에,

서로 교차하는 복수의 데이터선 및 복수의 주사선과,

상기 교차에 대응하는 화소마다 형성된 복수의 화소부와,

제 1 소스·드레인 영역을 갖는 제 1 반도체층을 각각 포함하는 복수의 제 1 N 채널형 트랜지스터를 구비함과 함께 전송 신호를 순차 출력하는 시프트 레지스터와, 제 2 소스·드레인 영역을 갖는 제 2 반도체층을 각각 포함하는 복수의 제 2 N채널형 트랜지스터를 구비함과 함께 상기 순차 출력된 전송 신호에 기초하여, 상기 화소부에 상기 데이터선을 통하여 화상 신호를 공급하는 회로를 포함하는 화상 신호 공급 회로를 구비하고,

상기 제 2 소스·드레인 영역에는, 상기 제 1 소스·드레인 영역에 소정 농도로 함유되는 불순물과 동일 종류의 불순물이 상기 소정 농도보다 높은 농도로 함유되는 것을 특징으로 하는 전기 광학 장치.