JP2000338919A - 電気光学装置の駆動回路および電気光学装置および投射型表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 駆動回路内蔵型の液晶装置の寿命を確保す
る。 【解決手段】 データ線駆動回路のＸシフトレジスタを
構成する相補型ＴＦＴのうち、Ｐチャネル型ＴＦＴにつ
いては自己整合型構造とし、Ｎチャネル型ＴＦＴについ
てはＬＤＤ構造とする。この際、両者の特性を均衡させ
るために、Ｐチャネル型ＴＦＴのチャネル長Ｌ１を、Ｎ
チャネル型ＴＦＴのチャネル長Ｌ２よりも長くし、Ｐチ
ャネル型ＴＦＴのチャネル幅Ｗ１を、Ｎチャネル型ＴＦ
Ｔのチャネル幅Ｗ２よりも広くする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電気光学装置を駆
動する駆動回路に関し、特に、当該駆動回路を構成する
薄膜トランジスタの長寿命化を図った電気光学装置の駆
動回路、および、この駆動回路を内蔵する電気光学装置
に関する。

【０００２】

【従来の技術】従来の電気光学装置、例えば、液晶装置
の駆動回路は、画像表示領域に配設されたデータ線や走
査線などに、画像信号や走査信号などを所定タイミング
で供給するデータ線駆動回路や、走査線駆動回路、サン
プリング回路などから構成されている。このうち、デー
タ線駆動回路は、一般には、複数のラッチ回路からなる
Ｘシフトレジスタを備え、水平走査期間の最初に供給さ
れる転送信号をクロック信号に応じて順次シフトして、
これをサンプリング制御信号として出力するものであ
る。また、サンプリング回路は、各データ線毎に設けら
れるサンプリング用のスイッチからなり、外部から供給
される画像信号を、サンプリング制御信号にしたがって
サンプリングして、各データ線に供給するものである。
一方、走査線駆動回路は、複数のラッチ回路からなるＹ
シフトレジスタを備え、垂直走査期間の最初に供給され
る転送信号をクロック信号に応じて順次シフトして、こ
れを走査信号として出力するものである。

【０００３】一方、これら駆動回路などの周辺回路を、
電気光学装置を構成する基板上に設けた周辺回路内蔵型
の電気光学装置が開発されている。この種の電気光学装
置では、周辺回路の構成素子と、画素を駆動するスイッ
チング素子とが、共通プロセスで製造される。例えば、
電気光学材料として液晶を用いた液晶装置において周辺
回路を構成する素子は、画素を駆動する薄膜トランジス
タ（Thin Film Transistor：以下「ＴＦＴ」と称する）
と同時に形成されるので、周辺回路を別基板上に形成し
て実装する電気光学装置と比較して、装置全体の小型化
やコスト低下を図る上で有利となる。

【０００４】さて、周辺回路を構成するＴＦＴは、画素
をスイッチングするＴＦＴよりも、高速応答性や低消費
電力などが要求される。このため、周辺回路を構成する
ＴＦＴを相補型で構成するとともに、オフセット構造や
ＬＤＤ（Lightly Doped Drain)構造を採用することで、
素子の微細化にくわえて、高いオン電流と低いオフ電流
との両立が図られている。

【０００５】

【発明が解決しようとする課題】しかしながら、このよ
うな電気光学装置、詳細には、周辺回路の構成素子とし
てＬＤＤ構造を有するＰチャネル型ＴＦＴおよびＮチャ
ネル型ＴＦＴを相補的に組み合わせた周辺回路内蔵型の
電気光学装置について、８０℃という温度で連続通電試
験を行ったところ、図１０において特性ａで示されるよ
うに、最低駆動電圧が短時間のうちに上昇して、寿命が
尽きてしまう、という問題が発生した。一般に、この種
の電気光学装置には、例えば、８０℃で５千時間以上の
寿命が要求されている。これは、室温に換算して２万時
間程度の寿命になると言われているが、この図でも判る
ように、特性ａは、とても満足できるレベルではない。

【０００６】本発明は、このような事情に鑑みてなされ
たものであり、その目的とするところは、駆動回路内蔵
型の電気光学装置において、当該駆動回路などの周辺回
路における構成素子の劣化を防止して、長寿命化を図っ
た電気光学装置の駆動回路、および、この駆動回路を内
蔵する電気光学装置を提供することにある。

【０００７】

【課題を解決するための手段】まず、本件の発明者が、
連続通電試験に用いた液晶装置を検査したところ、ＬＤ
Ｄ構造を有するＰチャネル型ＴＦＴのみの特性が劣化し
ていることが判明した。この原因として、不純物たる
Ｂ（ボロン）をイオン化して打ち込む際のダメージによ
りゲート絶縁膜が劣化する、ホットホール現象が発生
する、などの理由が考えられるが、詳しい原因は、現時
点において判明していない。いずれにしても、Ｐチャネ
ル型ＴＦＴの特性劣化が、ＬＤＤ構造に起因して発生し
ていると考えられる。なお、実験的には、駆動周波数
が高くなるにつれて、劣化が進行する点、および、環
境温度が高くなるにつれて、劣化が進行する点について
は、本件発明者が確認している。特に、の点について
は、駆動周波数が１ＭＨｚ以上となると、特性の劣化が
顕著となること、および、駆動周波数の２乗にほぼ比例
して、特性の劣化が進行することが確認されている。

【０００８】ここで、電気光学装置において最も高い周
波数で駆動される部分は、一般的には、データ線駆動回
路におけるＸシフトレジスタである。また、上記連続通
電試験において、Ｐチャネル型ＴＦＴと組み合わせられ
るＮチャネル型ＴＦＴの特性は、劣化が問題となる程度
にまでは至っていない。一方、周辺回路を構成するＴＦ
Ｔには、上述したように高速応答性や、低消費電力、安
定動作などが要求されるため、相補型構成が必要不可欠
である。

【０００９】そこで、本発明では、Ｘシフトレジスタに
おける相補型のＴＦＴのうち、Ｐチャネル型ＴＦＴにつ
いては、ＬＤＤ構造とはせずに自己整合型（セルフアラ
イン）構造として、高いオン電流を持たせる一方、Ｎチ
ャネル型ＴＦＴについては従来通りＬＤＤ構造（もしく
はオフセット構造）として、低いオフ電流を持たせるこ
ととした。詳細には、本発明に係る電気光学装置の駆動
回路は、複数の走査線と、複数のデータ線と、前記走査
線および前記データ線に接続されたスイッチング素子
と、各スイッチング素子に接続された画素電極とからな
る表示領域を有する電気光学装置の駆動回路であって、
前記駆動回路は、所定の画像信号を前記データ線の各々
に供給するデータ線駆動回路を有し、前記データ線駆動
回路は、所定の入力信号を順次転送するＸシフトレジス
タを備え、前記Ｘシフトレジスタのうち、少なくとも１
個以上の論理素子は、Ｐチャネル型およびＮチャネル型
ＴＦＴを相補的に組み合わせて構成され、このうち、前
記Ｐチャネル型ＴＦＴは、そのソース領域の端部および
ドレイン領域の端部が当該ＴＦＴにおけるゲート電極の
端部でそれぞれ規定される一方、前記Ｎチャネル型ＴＦ
Ｔは、そのソース領域のゲート電極側と、そのドレイン
領域におけるゲート電極側とに、それぞれ不純物濃度が
当該ソース領域または当該ドレイン領域よりも低い領域
を有することを特徴としている。

【００１０】ここで、Ｘシフトレジスタにおける相補型
ＴＦＴのうち、Ｐチャネル型ＴＦＴを自己整合型構造と
し、これと組み合わせられるＮチャネル型ＴＦＴをＬＤ
Ｄ構造とした周辺回路内蔵型の電気光学装置について、
上述した８０℃の連続通電試験を行ったところ、図１０
において特性ｂで示されるように、従来の装置の特性ａ
よりも改善される結果、要求される寿命に対して、ほぼ
満足できるレベルとなった。また、この連続通電試験に
おいて１千時間経過した状態におけるＰチャネル型ＴＦ
Ｔの電気特性については図１１に示される通りである。
すなわち、この図に示されるように、従来のＬＤＤ構造
を有するＰチャネル型ＴＦＴの特性ａよりも、本発明の
自己整合型構造を有するＰチャネル型ＴＦＴの特性ｂの
方が、高いオン電流が得られることが判る。

【００１１】ここで、本発明の一の態様にあっては、前
記画像信号は、シリアル−パラレル変換されて、複数本
の画像信号線を介し供給されるものであり、前記データ
線のそれぞれに接続されるとともに、前記サンプリング
制御信号にしたがい画像信号をサンプリングして、対応
するデータ線に供給するサンプリングスイッチを備え、
相隣接する複数本のデータ線に接続される複数個のサン
プリングスイッチが、前記複数本の画像信号線に供給さ
れた画像信号を同時にサンプリングする。この態様によ
れば、サンプリング制御信号が、相隣接する複数（ここ
では、便宜的に「ｐ」として説明する）本のデータ線に
接続されたｐ個のサンプリングスイッチに同時に供給さ
れる。この際、Ｘシフトレジスタ回路による転送信号が
順次出力され、この転送信号がサンプリング制御信号と
して出力される。そして、画像信号が、各サンプリング
スイッチにより、サンプリング制御信号にしがたってサ
ンプリングされて、当該ｐ本のデータ線にそれぞれ供給
される。このように、ｐ個のサンプリングスイッチが同
時に駆動されるので、高ドット周波数の画像信号に対し
ても、データ線の駆動が容易となり、また、Ｘシフトレ
ジスタの段数も１／ｐに低減される。さらに、サンプリ
ング制御信号は、ｐ個のサンプリングスイッチ毎に供給
されるので、Ｘシフトレジスタの各段を構成する単位回
路（例えばラッチ回路）を、データ線のピッチではな
く、そのｐ倍のピッチで設ければ良いことになる。

【００１２】次に、本発明において、Ｎチャネル型ＴＦ
Ｔのソース領域のゲート電極側と、ドレイン領域のゲー
ト電極側には、それぞれ低濃度領域が設けられるので、
Ｘシフトレジスタの論理素子のうち、相補的に組み合わ
せられるＰチャネル型のＴＦＴのチャネル長は、当該ト
ランジスタと組み合わせられるＮチャネル型の薄膜トラ
ンジスタのチャネル長よりも長い構成が望ましい。この
構成によれば、実質的なチャネル長が両者同士で略等し
くなって、低濃度領域を有しない自己整合構造のＰチャ
ネル型ＴＦＴと、ＬＤＤ構造を有するＮチャネル型ＴＦ
Ｔとの特性を均衡させることが可能となる。

【００１３】一方、本発明において、前記Ｘシフトレジ
スタの論理素子のうち、相補的に組み合わせられるＰチ
ャネル型のＴＦＴのチャネル幅は、当該ＴＦＴと相補的
に組み合わせられるＮチャネル型のＴＦＴのチャネル幅
よりも広い構成が望ましい。Ｐチャネル型のキャリアで
あるホールと、Ｎチャネル型のキャリアである電子とで
は、後者の質量が軽いために、Ｎチャネル型のキャリア
移動度が高くなる。このため、Ｐチャネル型ＴＦＴのチ
ャネル幅を、Ｎチャネル型ＴＦＴのチャネル幅よりも広
くすることで、両者の特性が均衡することとなる。

【００１４】さて、上記の点について述べたように特
性の劣化は、駆動周波数の２乗にほぼ比例して進行する
ので、データ線駆動回路の駆動周波数よりも２〜３桁程
度低い周波数で動作する走査線駆動回路に、ＬＤＤ構造
を有するＰチャネル型ＴＦＴを用いても、特性の劣化は
問題にならないと考えられる。一方、走査線駆動回路の
Ｙシフトレジスタは、データ線駆動回路のようにシリア
ル−パラレル変換のような手法を用いてピッチを緩和す
ることができないので、狭ピッチで形成することが要求
されている。

【００１５】そこで、本発明において、Ｙシフトレジス
タにおける論理素子については、少なくとも、相補型に
組み合わせられるＰチャネル型ＴＦＴとＮチャネル型Ｔ
ＦＴとで共通接続される領域のゲート電極側に低濃度領
域を持たせることとした。詳細には、本発明において、
前記駆動回路は、さらに、走査信号を前記走査線の各々
に順次供給する走査線駆動回路を備え、前記走査線駆動
回路は、転送した信号を前記走査信号として順次出力す
るＹシフトレジスタを有し、前記Ｙシフトレジスタのう
ち、少なくとも１個以上の論理素子は、Ｐチャネル型Ｔ
ＦＴおよびＮチャネル型ＴＦＴを相補的に組み合わせた
ものであって、前記Ｐチャネル型ＴＦＴおよび前記Ｎチ
ャネル型ＴＦＴは、両者に共通接続される領域のゲート
電極側に、不純物濃度が当該領域よりも低い領域をそれ
ぞれ有する構成が望ましい。この構成によれば、共通接
続される領域のゲート電極側に設けられた低濃度領域に
よって、高いオン電流と低いオフ電流とを確保した上
で、素子の微細化が可能となる。なお、この構成におい
て、共通接続される領域とは、例えば、Ｐチャネル型Ｔ
ＦＴおよびＮチャネル型ＴＦＴによりインバータを構成
するのであれば、Ｐチャネル型ＴＦＴのソース領域、お
よび、Ｎチャネル型ＴＦＴのドレイン領域をいう。

【００１６】ここで、走査線駆動回路を備える構成にお
いて、前記Ｙシフトレジスタの論理素子のうち、相補的
に組み合わせられるＰチャネル型の薄膜トランジスタお
よびＮチャネル型トランジスタは、前記共通接続される
領域の反対側の領域にも、不純物濃度が当該反対側領域
よりも低い領域をそれぞれ有する構成が望ましい。すな
わち、Ｙシフトレジスタの論理素子において、相補的に
組み合わせられるＰチャネル型ＴＦＴおよびＮチャネル
型ＴＦＴは、ともにＬＤＤ構造（またはオフセット構
造）としても、駆動周波数が低いので、特性の劣化が問
題とならずに、素子の微細化を図ることが可能となる。

【００１７】また、走査線駆動回路を備える構成におい
て、前記Ｙシフトレジスタは、前記Ｐチャネル型ＴＦＴ
または前記Ｎチャネル型ＴＦＴもしくはその双方からな
るトランスミッションゲートを含む構成が望ましい。こ
の構成において、トランスミッションゲートそれ自体
は、クロックドインバータのように電源配線に接続しな
いで済むので、その分、微細化に有利となる。

【００１８】一方、走査線駆動回路を備える構成におい
て、前記Ｙシフトレジスタの論理素子のうち、相補的に
組み合わせられるＰチャネル型ＴＦＴのチャネル長は、
前記Ｘシフトレジスタの論理素子のうち、相補的に組み
合わせられるＰチャネル型ＴＦＴのチャネル長以下であ
る構成が望ましい。同様に、走査線駆動回路を備える構
成において、前記Ｙシフトレジスタの論理素子のうち、
相補的に組み合わせられるＰチャネル型薄膜トランジス
タのチャネル幅は、前記Ｘシフトレジスタの論理素子の
うち、相補的に組み合わせられるＰチャネル型の薄膜ト
ランジスタのチャネル幅以下である構成が望ましい。こ
のような構成では、Ｘシフトレジスタの駆動能力が、Ｙ
シフトレジスタよりも高められることとなる。なお、Ｘ
シフトレジスタについては、上述したようにＹシフトレ
ジスタよりも狭ピッチで形成されることが要求されな
い。このため、上記構成を採用しても、あまり問題とな
らない。

【００１９】さらに、上記目的を達成するため本発明に
係る電気光学装置、またこの電気光学装置を用いた投射
型表示装置にあっては、上記駆動回路を備えるので、微
細化とともに、特性の劣化を防止して長寿命化を図るこ
とが可能となる。

【００２０】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。

【００２１】＜液晶装置＞まず、本発明に係る電気光学
装置として、液晶装置を一例にとって説明する。この液
晶装置は、後述するように、ＴＦＴアレイ基板と対向基
板とが互いに一定の間隙を保って貼付されて、この間隙
に液晶が挟持された構成となっている。

【００２２】図１は、この液晶装置の電気的な構成を示
すブロック図である。この図において、液晶装置１００
を構成するＴＦＴアレイ基板にあって、表示領域１００
ａの外側周辺には、データ線駆動回路２００、サンプリ
ング回路３００および走査線駆動回路４００を含む周辺
回路が設けられている。すなわち、本実施形態は、ＴＦ
Ｔアレイ基板上に、周辺回路が形成された周辺回路内蔵
型のアクティブマトリクス駆動方式の液晶装置である。

【００２３】ここで、表示領域１００ａには、ｍ本の走
査線３ａが、Ｘ方向に沿って平行に配列して形成される
一方、（６・ｎ）本のデータ線６ａが、Ｙ方向に沿って
平行に配列して形成されるとともに、これらの走査線３
ａとデータ線６ａとの各交差に対応して、画素１１０が
マトリクス状に配列している。この画素１１０は、例え
ば図２に示されるように、ＴＦＴ１１６のゲートが走査
線３ａに接続される一方、そのソースがデータ線６ａに
接続されるとともに、そのドレインが矩形状の画素電極
１１８に接続されている。さらに、画素電極１１８と、
上記対向基板の対向面に形成される対向電極１０８との
両電極間には、液晶１０５が挟持されて液晶層が構成さ
れている。さらに、この液晶層に蓄積される電荷のリー
クを防ぐために、蓄積容量１１９が、画素電極１１８と
一定電位ＶＥＥとの間において液晶層と並列に付加され
ている。

【００２４】次に、この電気光学装置における周辺回路
について説明する。まず、周辺回路のうち、走査線駆動
回路４００は、１垂直走査期間において、走査信号Ｇ
１、Ｇ２、…、Ｇｍを、走査線３ａの各々に対しパルス
的に順次供給するものである。一方、データ線駆動回路
２００は、１水平走査期間において、すなわち、１本の
走査線３ａに走査信号が走査線駆動回路４００によって
供給されている期間において、サンプリング制御信号Ｓ
１、Ｓ２、…、Ｓｎを、サンプリング制御信号線１１４
の各々に順次供給するものである。

【００２５】また、サンプリング回路３００は、データ
線６ａの１本毎に設けられるサンプリングスイッチ３０
１から構成される。そして、各サンプリングスイッチ３
０１は、画像信号線１１５に供給される画像信号を、サ
ンプリング制御信号Ｓ１、Ｓ２、…、Ｓｎにしたがって
サンプリングして、対応するデータ線６ａに供給するも
のである。

【００２６】ここで、本実施形態においては、データ線
６ａが相隣接する６本毎にブロック化されるとともに、
このブロックに対応して設けられる６個のサンプリング
スイッチ３０１が、同一のサンプリング制御信号によっ
て同時に画像信号のサンプリングを行う構成となってい
る。一方、本実施形態における６本の画像信号線１１５
には、予めシリアル−パラレル変換された６系統の画像
信号ＶＩＤ１〜ＶＩＤ６が、詳細には、１系統の画像信
号を６系統に分配されるとともに時間軸に６倍に伸長さ
れた画像信号ＶＩＤ１〜ＶＩＤ６が、図示せぬ外部画像
処理回路から供給される構成となっている。このため、
あるサンプリング制御信号Ｓｉ（ｉは、１≦ｉ≦ｎを満
たす整数）が供給されると、図１において左から数えて
（６・ｉ−５）本目〜（６・ｉ）本目の６本のデータ線６
ａに、それぞれ画像信号ＶＩＤ１〜ＶＩＤ６が同時にサ
ンプリングされることとなる。

【００２７】さて、このような構成において、ある走査
線３ａに走査信号が供給されると、まず、当該走査線に
接続されるＴＦＴ１１６がすべてオンし、次に、この状
態において、サンプリング制御信号Ｓ１、Ｓ２、…、Ｓ
ｎが順番に供給されると、データ線６ａが左から６本毎
に、画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされる
結果、オンしたＴＦＴ１１６に対応する液晶層に書き込
まれて、所定の期間保持される。

【００２８】この際、各画素１１０の液晶層に印加され
る電圧レベルに応じて液晶分子の配向や秩序が変化する
ので、その光変調によって階調表示が行われることな
る。例えば、液晶を通過する光量は、ノーマリーホワイ
トモードであれば、印加電圧が高くなるにつれて制限さ
れる一方、ノーマリーブラックモードであれば、印加電
圧が高くなるにつれて緩和されるので、表示領域１００
ａでは、画像信号に応じたコントラストを持つ光が各画
素毎に出射される。このため、所定の表示が可能となっ
ているのである。

【００２９】なお、シリアル−パラレル変換数について
は、一般には、ドット周波数が相対的に低ければ（ある
いはサンプリングスイッチ３０１のサンプリング能力が
相対的に高ければ）、例えば「３」のように小さな値に
設定しても良い。逆に、ドット周波数が相対的に高けれ
ば（あるいはサンプリング能力が相対的に低ければ）、
例えば「１２」や「２４」などのように大きな値に設定
してもよい。また、シリアル−パラレル変換数として
は、カラー画像信号が３つの色に係る信号からなること
との関係から、３の倍数であると、ビデオ表示をする際
の制御や回路構成を簡易化する上で好ましい。さらに、
近時の高ドット周波数の場合、既存のＴＦＴ製造技術に
鑑みれば、本実施形態である「６」や、ほかに「１２」
のような大きな値に設定するのが好ましい。なお、後述
するプロジェクタのように光変調だけを目的とするので
あれば、「２」以上であれば足りる。

【００３０】＜データ線駆動回路＞次に、データ線駆動
回路２００の詳細について説明する。図１に示されるよ
うに、データ線駆動回路２００は、ｎ段接続されたラッ
チ回路２０２と、各ラッチ回路２０２による転送信号Ｑ
１〜Ｑｎの位相を調整するｎ個の波形選択回路２０４
と、各波形選択回路の出力信号Ｘ１〜Ｘｎの駆動能力を
高めるｎ個のバッファ回路２０６とから構成される。な
お、ｎ段のラッチ回路２０２を総称してＸシフトレジス
タという。

【００３１】このＸシフトレジスタは、水平走査期間の
最初に供給されるスタートパルスＳＰＸを、各段のラッ
チ回路２０２により、クロック信号ＣＬＸ（およびその
反転クロック信号ＣＬＸ’）にしたがって順次転送し
て、転送信号Ｑ１〜Ｑｎとして出力するものである。こ
こで、各ラッチ回路２０２の一例としては、例えば、図
３に示されるような構成が挙げられる。図において、各
ラッチ回路２０２は、それぞれクロックドインバータ２
２２、２２６およびインバータ２２４から構成され、い
ずれもＰチャネル型ＴＦＴおよびＮチャネル型ＴＦＴを
組み合わせて相補的に構成されている。なお、これらの
Ｐチャネル型ＴＦＴおよびＮチャネル型ＴＦＴは、画素
１１０におけるＴＦＴ１１６と共通のプロセスで形成さ
れるのは言うまでもない。

【００３２】さて、奇数段のラッチ回路２０２におい
て、クロックドインバータ２２２は、入力側に供給され
る信号（スタートパルスＳＰＸ）を、クロック信号ＣＬ
ＸのＨレベル期間であって、かつ、反転クロック信号Ｃ
ＬＸ’のＬレベル期間で反転して出力するものである。
次に、インバータ２２４は、クロックドインバータ２２
２の出力を反転して、当該段の転送信号として出力され
るものである。また、クロックドインバータ２２６は、
インバータ２２４の出力たる当該段の出力信号を、クロ
ック信号ＣＬＸのＬレベル期間であって、かつ、反転ク
ロック信号ＣＬＸ’のＨレベル期間で反転して、インバ
ータ２２４の入力側に帰還するものである。一方、偶数
段のラッチ回路２０２におけるクロックドインバータ２
２２、２２６は、奇数段におけるクロックドインバータ
２２２、２２６と、供給されるクロック信号が入れ替わ
った関係にある。

【００３３】このため、Ｘシフトレジスタにおける各段
のラッチ回路２０２から出力される転送信号Ｑ１、Ｑ
２、…、Ｑｎは、図５に示されるよう出力されることと
なる。すなわち、第１段目のラッチ回路２０２が、水平
走査期間の最初に供給されるスタートパルスＳＰＸを、
クロック信号ＣＬＸの立ち上がりで取り込んで、転送信
号Ｑ１として出力した後、以降の第２〜第ｎ段のラッチ
回路２０２が、転送信号Ｑ１を、クロック信号ＣＬＸの
半周期分だけ順次遅延させて、転送信号Ｑ２〜Ｑｎとし
て出力することとなる。

【００３４】さて、このように転送信号Ｑ１〜Ｑｎは、
クロック信号ＣＬＸの半周期毎に順次シフトした関係に
あるので、図５に示されるように、相隣接するもの同士
においてその半分期間が互いに重複する。そこで、この
重複期間を除去するために、例えば図４に示されるよう
な波形選択回路２０４が設けられている。図において、
波形選択回路２０４は、各ラッチ回路２０２の出力に対
応して設けられ、各々は、ＮＡＮＤ回路２０４ａとイン
バータ２０４ｂとの直列接続からなる。このうち、奇数
段目に対応するＮＡＮＤ回路２０４ａは、対応するラッ
チ回路２０２から供給される転送信号と位相調整信号Ｅ
ＮＢ１との否定論理積信号を、一方、偶数段目のＮＡＮ
Ｄ回路２０４ａは、対応するラッチ回路２０２から供給
される転送信号と位相調整信号ＥＮＢ２との否定論理積
信号を、それぞれ出力するものである。

【００３５】ここで、位相調整信号ＥＮＢ１、ＥＮＢ２
は、ともにクロック信号ＣＬＸ（およびその反転クロッ
ク信号ＣＬＸ’）と同期して供給されるものであり、そ
の信号波形は、図５に示される通りである。すなわち、
位相調整信号ＥＮＢ１、ＥＮＢ２は、そのパルス幅がク
ロック信号ＣＬＸ（反転クロック信号ＣＬＸ’）よりも
若干狭められ、かつ、両者のパルス期間が排他的である
信号である。

【００３６】そして、各段のラッチ回路２０２による転
送信号Ｑ１、Ｑ２、…、Ｑｎは、波形選択回路２０４の
それぞれによって、互いに重複期間を持たないように、
位相調整信号ＥＮＢ１またはＥＮＢ２のパルス幅に制限
されて、サンプリング制御信号Ｘ１、Ｘ２、…、Ｘｎと
してバッファ回路２０６に供給されることとなる。

【００３７】次に、バッファ回路２０６は、駆動能力が
後段となるにつれて大きくなるインバータを、複数段直
列した構成となっており、波形選択回路２０４によるサ
ンプリング制御信号Ｘ１、Ｘ２、…、Ｘｎを、波形整形
するとともに、駆動能力を高めて、サンプリング制御信
号Ｓ１、Ｓ２、…、Ｓｎとしてサンプリング回路３００
に供給するものである。なお、波形選択回路２０４にお
けるインバータ２０４ｂを、バッファ回路２０６におけ
る初段のインバータとする場合もある。

【００３８】このように本実施形態によれば、波形選択
回路２０４によるパルス幅の制限により、相前後するサ
ンプリング制御信号Ｘ１〜Ｘｎ（Ｓ１〜Ｓｎ）のパルス
間隔は、図５に示されるように時間的に隔絶されるた
め、これらの信号パルスの重複に起因するクロストーク
やゴーストなどの発生が未然に防止される。すなわち、
サンプリング制御信号Ｓ１、Ｓ２、…、Ｓｎが重複して
いると、本来、あるブロックのデータ線６ａにサンプリ
ングされるべき画像信号が、そのブロックの前後に位置
するブロックのデータ線６ａに対してもサンプリングさ
れてしまうため、クロストークやゴーストなどが発生し
て表示品位が低下するが、本実施形態によれば、サンプ
リング制御信号Ｓ１、Ｓ２、…、Ｓｎのパルスが時間的
に隔絶されて出力されるため、クロストークやゴースト
などの発生が未然に防止されることとなる。

【００３９】また、ラッチ回路２０２や波形選択回路２
０４の駆動能力よりも、バッファ回路２０６の駆動能力
の方が遥かに大きい。このためラッチ回路２０２や波形
選択回路２０６の駆動能力が低くても、バッファ回路２
０６から出力されるサンプリング制御信号Ｓ１、Ｓ２、
…、Ｓｎによって、６個のサンプリングスイッチ３０１
が良好に同時駆動されることとなる。

【００４０】また、本実施形態のように、６本のデータ
線６ａ毎にブロック化して駆動することによって、Ｘシ
フトレジスタを構成するラッチ回路２０２の段数が、デ
ータ線６ａの本数（６・ｎ）の１／６であるｎ段に低減
されるので、データ線６ａの駆動が容易となるととも
に、駆動周波数が１／６に低下するので、低消費電力化
を図ることもできる。さらに、ラッチ回路２０２、波形
選択回路２０４およびバッファ回路２０６については、
データ線６ａのピッチの６倍に相当するピッチＰｘ（図
１参照）で形成すれば良いので、これら素子の配置や配
線などにおける自由度も高められることとなる。

【００４１】＜データ線駆動回路の構成素子＞次に、デ
ータ線駆動回路２００、特に、ラッチ回路２０２におけ
る相補型ＴＦＴの構成について、インバータ２２４を例
にとって説明する。このインバータ２２４は、図３に示
されるようにＰチャネル型ＴＦＴとＮチャネル型ＴＦＴ
とが、電源の高位側電圧Ｖｄｄと低位側電圧Ｖｓｓとの
間において直列接続された相補型構成となっている。図
６（ａ）は、このインバータ２２４を構成するｐチャネ
ル型ＴＦＴおよびＮチャネル型ＴＦＴの構成を示す平面
図であり、同図（ｂ）は、同図（ａ）のＡ−Ａ’線断面
図である。

【００４２】これらの図に示されるように、Ｐチャネル
型ＴＦＴは、そのドレイン領域２２０２の端部とソース
領域２２０４の端部とがゲート電極２００２の端部で規
定された自己整合型構造となっている。すなわち、この
Ｐチャネル型ＴＦＴは、ゲート電極２００２自体をマス
クとして半導体層２２００に不純物がドープされたもの
である。

【００４３】一方、Ｎチャネル型ＴＦＴは、そのドレイ
ン領域２３０２のゲート側とソース領域２３０４のゲー
ト側にそれぞれ不純物の低濃度領域２３１２、２３１４
が設けられたＬＤＤ構造となっている。すなわち、この
Ｎチャネル型ＴＦＴは、例えば、第１に、ゲート電極２
００２自体をマスクとして半導体層２３００に不純物が
低濃度でドープされた後、第２に、ゲート電極２００２
上面に、当該ゲート電極２００２よりも幅広のレジスト
層が形成され、これをマスクとして不純物が高濃度でド
ープされたものである。なお、Ｎチャネル型ＴＦＴにお
ける低濃度領域２３１２、２３１４については、不純物
を存在させないで、オフセット構造としても良い。この
オフセット構造は、例えば、ゲート電極２００２をマス
クとしてドープを行った後に、当該ゲート電極をオーバ
ーエッチングして、その端面を後退させたりすることな
どで形成可能である。

【００４４】次に、Ｐチャネル型ＴＦＴおよびＮチャネ
ル型ＴＦＴで兼用されるゲート電極２００２は、クロッ
クドインバータ２２２、２２６（図３参照）の出力配線
と接続（または兼用）されるものである。すなわち、ゲ
ート電極２００２には、クロックドインバータ２２２ま
たは２２６の出力信号が供給される。一方、電源の高位
側電圧Ｖｄｄが印加される配線２００４は、Ｐチャネル
型ＴＦＴのドレイン領域２２０２に対し、層間絶縁膜２
０１２およびゲート絶縁膜２１００に開口するコンタク
トホール２０１０を介して接続され、また、電源の低位
側電圧Ｖｓｓが印加される配線２００６は、Ｎチャネル
型ＴＦＴのソース領域２３０４に対し、コンタクトホー
ル２０１０を介して接続されている。そして、インバー
タ２２４の出力となる配線２００８は、Ｐチャネル型Ｔ
ＦＴのソース領域２２０４とＮチャネル型ＴＦＴのドレ
イン領域２３０２とに、それぞれコンタクトホール２０
１０を介して共通接続されている。

【００４５】このようにインバータ２２４では、Ｐチャ
ネル型ＴＦＴが自己整合型構造であり、Ｎチャネル型Ｔ
ＦＴがＬＤＤ構造であるため、仮に両者のチャネル長、
幅を同一としてしまうと、両者の特性に不均衡が生じて
好ましくない。このため、図６（ａ）に示されるよう
に、Ｐチャネル型ＴＦＴのチャネル長Ｌ１と、Ｎチャネ
ル型ＴＦＴのチャネル長Ｌ２とは、Ｌ１＞Ｌ２として形
成され、また、Ｐチャネル型ＴＦＴのチャネル幅Ｗ１
と、Ｎチャネル型ＴＦＴのチャネル長Ｗ２とは、Ｗ１＞
Ｗ２として形成されている。

【００４６】すなわち、自己整合型構造のＰチャネル型
ＴＦＴと、ＬＤＤ構造のＮチャネル型ＴＦＴでは、低濃
度領域２３１２、２３１４により実質的なチャネル長が
異なるので、これを補償する意味でＬ１＞Ｌ２となって
いる。また、Ｐチャネル型のキャリアであるホールと、
Ｎチャネル型のキャリアである電子とでは、後者の質量
が軽いため、Ｎチャネル型のキャリア移動度が高くな
る。このため、Ｗ１＞Ｗ２として、両者の特性を均衡さ
せているのである。

【００４７】このように、Ｐチャネル型ＴＦＴのチャネ
ル長Ｌ１、幅Ｗ１が、それぞれＮチャネル型ＴＦＴのチ
ャネル長Ｌ２、幅Ｗ２よりも大きくなるので、両者をＬ
ＤＤ構造とする場合と比較すると、本実施形態は、サイ
ズ的には不利である。しかしながら、上述したように、
ラッチ回路２０２については、データ線ピッチの６倍に
相当するピッチＰｘで形成すれば済むので、ＴＦＴのサ
イズが多少大きくなったとしても、あまり問題にはなら
ない。

【００４８】また、ラッチ回路２０２のうち、奇数段の
クロックドインバータ２２２は、図３に示されるよう
に、電源の高位側電圧Ｖｄｄと低位側電圧Ｖｓｓとの間
において、ゲート電極に反転クロック信号ＣＬＸ’を入
力するＰチャネル型ＴＦＴと、入力信号をゲート電極に
それぞれ入力する相補型のＰチャネル型ＴＦＴ及びＮチ
ャネル型ＴＦＴと、ゲート電極にクロック信号ＣＬＸを
入力するＮチャネル型ＴＦＴとを直列に接続した構成と
なっている。また、奇数段のクロックドインバータ２２
６については、同じく奇数段のクロックドインバータ２
２２におけるクロック信号ＣＬＸおよびその反転クロッ
ク信号ＣＬＸ’を入れ替えた関係となっている。さら
に、偶数段のクロックドインバータ２２２、２２６につ
いては、奇数段のものとクロック信号ＣＬＸおよびその
反転クロック信号ＣＬＸ’を入れ替えた関係となってい
る。そして、このようなクロックドインバータ２２２、
２２６においても、インバータ２２４と同様に、Ｐチャ
ネル型ＴＦＴが自己整合型構造であり、また、Ｎチャネ
ル型ＴＦＴがＬＤＤ構造となっている。

【００４９】すなわち、本実施形態では、ラッチ回路２
０２（Ｘシフトレジスタ）を構成するクロックドインバ
ータ２２２、２２６およびインバータ２２４における相
補型のＰチャネル型ＴＦＴが自己整合型構造となってい
る。すなわち、最も高い周波数で駆動されるため、特性
が劣化しやすいＰチャネル型ＴＦＴがすべて自己整合型
構造に置換されている。一方、特性の劣化が問題となっ
ていないＮチャネル型ＴＦＴについては依然としてＬＤ
Ｄ構造となっている。したがって、本実施形態では、オ
フリーク電流を低減した上で、特性の劣化が防止される
こととなる。

【００５０】＜走査線駆動回路＞次に、走査線駆動回路
４００の詳細について説明する。この走査線駆動回路４
００は、垂直走査期間の最初に供給されるスタートパル
スＳＰＹをクロック信号ＣＬＹおよびその反転クロック
信号ＣＬＹ’にしたがって転送し、これに基づき走査信
号Ｇ１、Ｇ２、…、Ｇｍを生成するので、その基本的な
構成は、データ線駆動回路２００と同様である。すなわ
ち、走査線駆動回路４００は、ｍ段接続されたラッチ回
路４０２からなるＹシフトレジスタと、各ラッチ回路４
０２に対応するｍ個のバッファ回路４０６とを含む。さ
らに、走査線駆動回路４００におけるラッチ回路４０２
は、図３において括弧書で示されるように、データ線駆
動回路２００におけるラッチ回路２０２と、クロック信
号が異なる以外、全く同一である。

【００５１】ただし、走査線駆動回路４００に供給され
るクロック信号ＣＬＹ（反転クロック信号ＣＬＹ’）の
周波数は、データ線駆動回路２００に供給されるクロッ
ク信号ＣＬＸ（反転クロック信号ＣＬＸ’）の周波数よ
りも必然的に２〜３桁程度低くなるので、ラッチ回路４
０２による転送信号を、データ線駆動回路２００のよう
に、位相調整信号を用いて積極的に狭める必要がない。
このため、例えば、前後のラッチ回路４０２による転送
信号同士の論理積を求めて、これを走査信号Ｇ１、Ｇ
２、…、Ｇｍとして出力する構成となっている。図１に
おいて、データ線駆動回路２００の波形選択回路２０４
に相当するものが、走査線駆動回路４００に存在しない
のは、このためである。

【００５２】＜走査線駆動回路の構成素子＞次に、走査
線駆動回路４００における相補型ＴＦＴの構成について
説明する。走査線駆動回路４００では、データ線駆動回
路２００のようにデータ線６ａをブロック化して駆動し
ないので、ラッチ回路４０２およびバッファ回路４０６
を走査線３ａのピッチＰｙで形成する必要がある。この
ため、走査線駆動回路４００を構成する相補型ＴＦＴに
ついては、微細化して形成することが要求される。一
方、走査線駆動回路４００の駆動周波数は、上述したよ
うに、データ線駆動回路２００のそれよりも必然的に２
〜３桁程度低くなるので、駆動周波数のほぼ２乗で進行
するＰチャネル型ＴＦＴの特性劣化は、あまり問題とな
らない、と考えられる。

【００５３】そこで、走査線駆動回路４００を構成する
相補型のＰチャネル型ＴＦＴおよびＮチャネル型ＴＦＴ
については、図７（ａ）および同図（ｂ）に示されるよ
うに、両者ともＬＤＤ構造とした。ここで、図７（ａ）
は、ラッチ回路４０２におけるインバータ４２４を構成
するＰチャネル型ＴＦＴおよびＮチャネル型ＴＦＴの構
成を示す平面図であり、同図（ｂ）は、同図（ａ）のＢ
−Ｂ’線断面図である。

【００５４】これらの図に示されるように、Ｐチャネル
型ＴＦＴは、ドレイン領域４２０２のゲート側とソース
領域４２０４のゲート側にそれぞれ不純物の低濃度領域
４２１２、４２１４が設けられ、同様に、Ｎチャネル型
ＴＦＴは、ドレイン領域４３０２のゲート側とソース領
域４３０４のゲート側にそれぞれ不純物の低濃度領域４
３１２、４３１４が設けられている。

【００５５】また、Ｐチャネル型およびＮチャネル型で
兼用されるゲート電極４００２は、クロックドインバー
タ４２２、４２６（図３の括弧書参照）の出力配線と接
続（または兼用）されるものである。一方、電源の高位
側電圧Ｖｄｄが印加される配線４００４は、Ｐチャネル
型ＴＦＴのドレイン領域４２０２に対し、層間絶縁膜４
０１２およびゲート絶縁膜４１００に開口するコンタク
トホール４０１０を介して接続され、また、電源の低位
側電圧Ｖｓｓが印加される配線４００６は、Ｎチャネル
型ＴＦＴのソース領域４３０４に対し、コンタクトホー
ル４０１０を介して接続されている。そして、インバー
タ４２４の出力となる配線４００８は、Ｐチャネル型Ｔ
ＦＴのソース領域４２０４とＮチャネル型ＴＦＴのドレ
イン領域４３０２とに、それぞれコンタクトホール４０
１０を介して接続されている。

【００５６】このようにインバータ４２４では、Ｐチャ
ネル型ＴＦＴおよびＮチャネル型ＴＦＴがともにＬＤＤ
構造であるため、両者のチャネル長Ｌ３、Ｌ４と、幅Ｗ
３、Ｗ４とは、それぞれ互いに同一となっている。ま
た、ラッチ回路４０２については、上述したように、走
査線ピッチＰｙで形成する必要があるので、データ線ピ
ッチの６倍に相当するＰｘよりも狭くしなければならな
い場合がある。このため、走査線駆動回路４００におけ
るＰチャネル型ＴＦＴのチャネル長Ｌ３は、データ駆動
回路２００におけるＰチャネル型ＴＦＴのチャネル長Ｌ
１以下となっており、また、走査線駆動回路４００にお
けるＰチャネル型ＴＦＴのチャネル幅Ｗ３は、データ駆
動回路２００におけるＰチャネル型ＴＦＴのチャネル幅
Ｗ１以下となっている。

【００５７】また、ラッチ回路４０２のうち、奇数段の
クロックドインバータ４２２は、図３の括弧書に示され
るように、電源の高位側電圧Ｖｄｄと低位側電圧Ｖｓｓ
との間に、ゲート電極に反転クロック信号ＣＬＹ’を入
力するＰチャネル型ＴＦＴと、入力信号をゲート電極に
それぞれ入力する相補型のＰチャネル型ＴＦＴ及びＮチ
ャネル型ＴＦＴと、ゲート電極にクロック信号ＣＬＹを
入力するＮチャネル型ＴＦＴとを直列に接続した構成と
なっている。また、奇数段のクロックドインバータ４２
６については、クロックドインバータ４２２におけるク
ロック信号ＣＬＹおよびその反転クロック信号ＣＬＹ’
を入れ替えた関係となっている。さらに、偶数段のクロ
ックドインバータ４２２、４２６については、奇数段の
ものとクロック信号ＣＬＹおよびその反転クロック信号
ＣＬＹ’を入れ替えた関係となっている。そして、この
ようなクロックドインバータ４２２、４２６において
も、インバータ４２４と同様に、Ｐチャネル型ＴＦＴお
よびＮチャネル型ＴＦＴがともにＬＤＤ構造となってい
る。

【００５８】すなわち、本実施形態では、ラッチ回路４
０２（Ｙシフトレジスタ）を構成するクロックドインバ
ータ４２２、４２６およびインバータ４２４における相
補型のＰチャネル型ＴＦＴおよびＮチャネル型ＴＦＴが
ともにＬＤＤ構造となっている。一般に、ゲート電極４
００２とコンタクトホール４０１０との間隔Ｌ５（図７
（ａ）参照）については、設計ルールの関係上、ある一
定値以下とすることができないが、低濃度領域４２１
２、４２１４、４３１２、４３１４がコンタクトホール
４０１０の一部にかかったとしても直ちに不良とはなら
ない。このため、ＬＤＤ構造とする方が素子の微細化に
有利であるので、ラッチ回路４０２を、走査線ピッチＰ
ｙで形成することが容易となる。なお、走査線ピッチＰ
ｙがそれほど狭くないのであれば、Ｐチャネル型ＴＦＴ
およびＮチャネル型ＴＦＴを、ともに自己整合型として
も良い。一方、Ｙシフトレジスタの駆動周波数は低いの
で、Ｘシフトレジスタのように特性劣化は問題にならな
い。

【００５９】なお、図７（ｂ）に示されるＰチャネル型
ＴＦＴおよびＮチャネル型ＴＦＴにあっては、低濃度領
域（ＬＤＤ領域）がソース領域側およびドレイン領域側
の双方に設けられたが、図８に示されるように、両ＴＦ
Ｔの共通配線側となる領域のみに設けられるようにして
も良い。すなわち、図８では、Ｐチャネル型ＴＦＴにあ
っては、そのソース領域４２０４のゲート側にのみに低
濃度領域４２１４が設けられ、また、Ｎチャネル型ＴＦ
Ｔにあっては、そのドレイン領域４３０２のゲート側に
のみに低濃度領域４３１２が設けられている。このよう
に、一方の領域にのみ低濃度領域を設けても、素子の微
細化に寄与することが可能である。

【００６０】＜ラッチ回路の他の例＞次に、ラッチ回路
２０２（４０２）おける他の例について説明する。図９
において、各段のラッチ回路２０２は、それぞれトラン
スミッションゲート２３２、２３８およびインバータ２
３４、２３６から構成され、いずれもＰチャネル型ＴＦ
ＴおよびＮチャネル型ＴＦＴを組み合わせて相補的に構
成されている。なお、データ線駆動回路２００における
ラッチ回路２０２にあっては、Ｐチャネル型ＴＦＴは自
己整合型構造となるが、走査線駆動回路４００における
ラッチ回路４０２にあっては、Ｐチャネル型ＴＦＴは自
己整合型構造に限られない。

【００６１】さて、データ線駆動回路２００にあって、
奇数段のラッチ回路２０２におけるトランスミッション
ゲート２３２は、クロック信号ＣＬＸのＨレベル期間で
あって、かつ、反転クロック信号ＣＬＸ’のＬレベル期
間で出力するものである。インバータ２３４、２３６
は、トランスミッションゲート２３２の出力を両者によ
って正転して、当該段の転送信号として出力するもので
ある。また、トランスミッションゲート２３８は、イン
バータ２３６の出力たる当該段の出力信号を、クロック
信号ＣＬＸのＬレベル期間であって、かつ、反転クロッ
ク信号ＣＬＸ’のＨレベル期間で出力して、インバータ
２３４の入力側に帰還するものである。一方、偶数段の
ラッチ回路２０２におけるトランスミッションゲート２
３２、２３８は、奇数段におけるクロックドインバータ
２３２、２３８と、供給されるクロック信号が入れ替わ
った関係にある。このため、図９に示されるラッチ回路
２０２から出力される転送信号Ｑ１、Ｑ２、…は、図３
に示されるラッチ回路と同様に、図５に示される通りと
なる。

【００６２】なお、走査線駆動回路４００のラッチ回路
４０２に適用する場合には、図９の括弧書で示されるよ
うに、クロック信号ＣＬＸおよび反転クロック信号ＣＬ
Ｘ’を、それぞれクロック信号ＣＬＹおよび反転クロッ
ク信号ＣＬＹ’に置き換えるとともに、スタートパルス
ＳＰＸを、垂直走査期間の最初に供給されるスタートパ
ルスＳＰＹとすれば良い。

【００６３】このようなラッチ回路２０２（４０２）に
よれば、トランスミッションゲート２３２、２３８（４
３２、４３８）に対して、電源の高位側電圧Ｖｄｄおよ
び低位側電圧Ｖｓｓを印加する必要がなくなるので、配
線が簡略化される。このため、特に、形成ピッチを狭く
する必要のある走査線駆動回路４００のラッチ回路４０
２に適している。

【００６４】さらに、トランスミッションゲート２３
２、２３８（４３２、４３８）については、相補型とせ
ずに、Ｎチャネル型ＴＦＴのみを用いて構成しても良
い。このように構成すると、特性が劣化しやすいＰチャ
ネル型ＴＦＴを用いないで済むという利点がある。

【００６５】＜液晶装置の全体構成＞次に、上述した実
施形態に係る液晶装置の全体構成について図１２および
図１３を参照して説明する。ここで、図１２は、液晶装
置１００の構成を示す斜視図であり、図１３は、図１２
におけるＣ−Ｃ’線の断面図である。

【００６６】これらの図に示されるように、液晶装置１
００は、画素電極１１８等が形成されたガラスや、半導
体、石英などからなるＴＦＴアレイ基板１０と、対向電
極１０８等が形成されたガラスなどの透明な対向基板２
０とが、スペーサＳＰの混入されたシール材５２によっ
て一定の間隙を保って、互いに電極形成面が対向するよ
うに貼り合わせられるとともに、この間隙に電気光学材
料としての液晶１０５が封入された構造となっている。
なお、シール材５２は、対向基板２０の周辺に沿って形
成されるが、液晶１０５を封入するために一部が開口し
ている。このため、液晶１０５の封入後に、その開口部
分が封止材ＳＲによって封止されている。

【００６７】ここで、ＴＦＴアレイ基板１０の対向面で
あって、シール材５２の外側一辺においては、上述した
データ線駆動回路２００やサンプリング回路３００（図
１２および図１３では省略）が形成されて、Ｙ方向に延
在するデータ線６ａを駆動する構成となっている。さら
に、この一辺には複数の外部回路接続端子１０２が形成
されて、シリアル−パラレル変換された画像信号ＶＩＤ
１〜ＶＩＤ６などの各種信号を入力する構成となってい
る。また、この一辺に隣接する２辺には、２個の走査線
駆動回路４００が形成されて、Ｘ方向に延在する走査線
３ａをそれぞれ両側から駆動する構成となっている。な
お、走査線３ａに供給される走査信号の遅延が問題にな
らないのであれば、走査線駆動回路４００を片側１個だ
けに形成する構成でも良い。ほかに、ＴＦＴアレイ基板
１０においては、データ線６ａへの画像信号の書込負荷
を低減するため、各データ線６ａを、画像信号のサンプ
リングに先行するタイミングにおいて、所定電位にプリ
チャージするプリチャージ回路を形成しても良い。

【００６８】一方、対向基板の対向電極１０８は、貼合
部分における４隅のうち、少なくとも１箇所において設
けられた導通材によって、ＴＦＴアレイ基板１０との電
気的導通が図られている。ほかに、対向基板２０には、
液晶装置１００の用途に応じて、例えば、第１に、スト
ライプ状や、モザイク状、トライアングル状等に配列し
たカラーフィルタが設けられ、第２に、例えば、クロム
やニッケルなどの金属材料や、カーボンやチタンなどを
フォトレジストに分散した樹脂ブラックなどの遮光膜が
設けられる。なお、色光変調の用途の場合には、カラー
フィルタは形成されずに遮光膜が対向基板２０に設けら
れる。また、必要に応じて液晶装置１０に光を照射する
バックライトが、いずれか一方の基板の背面側に設けら
れる。

【００６９】くわえて、ＴＦＴアレイ基板１０および対
向基板２０の対向面には、それぞれ所定の方向にラビン
グ処理された配向膜（図示省略）などが設けられる一
方、その各背面側には配向方向に応じた偏光子（図示省
略）がそれぞれ設けられる。ただし、液晶１０５とし
て、高分子中に微小粒として分散させた高分子分散型液
晶を用いれば、前述の配向膜や偏光子などが不要となる
結果、光利用効率が高まるので、高輝度化や低消費電力
化などの点において有利である。

【００７０】＜電子機器＞次に、上述した液晶装置を各
種の電子機器に適用される場合について説明する。この
場合、電子機器は、図１４に示されるように、主に、表
示情報出力源１０００、表示情報処理回路１００２、駆
動回路１００４、液晶装置１００、クロック発生回路１
００８並びに電源回路１０１０を備えて構成されてい
る。このうち、表示情報出力源１０００は、ＲＯＭ（Re
ad Only Memory）、ＲＡＭ（Random Access Memory）な
どのメモリや、光ディスク装置などのストレージユニッ
ト、画像信号を同調して出力する同調回路等を含み、ク
ロック発生回路１００８からのクロック信号に基づい
て、所定フォーマットの画像信号などの表示情報を表示
情報処理回路１００２に出力するものである。また、表
示情報処理回路１００２は、上述したシリアル−パラレ
ル変換回路や、増幅・極性反転回路、ローテーション回
路、ガンマ補正回路、クランプ回路等の周知の各種処理
回路を含んで構成されており、クロック信号に基づいて
入力された表示情報からデジタル信号を順次生成し、ク
ロック信号CLKとともに駆動回路１００４に出力するも
のである。駆動回路１００４は、液晶装置１００を駆動
するものであり、上述したデータ線駆動回路２００や、
サンプリング回路３００、走査線駆動回路４００のほ
か、製造後の検査に用いる検査回路などを含んだもので
ある。電源回路１０１０は、上述の各回路に所定の電源
を供給するものである。

【００７１】次に、上述した液晶装置を具体的な電子機
器に用いた例のいくつかについて説明する。

【００７２】＜その１：プロジェクタ＞まず、この液晶
装置１００をライトバルブとして用いたプロジェクタに
ついて説明する。図１５は、このプロジェクタの構成を
示す平面図である。この図に示されるように、プロジェ
クタ１１００内部には、ハロゲンランプ等の白色光源か
らなるランプユニット１１０２が設けられている。この
ランプユニット１１０２から射出された投射光は、内部
に配置された３枚のミラー１１０６および２枚のダイク
ロイックミラー１１０８によってＲＧＢの３原色に分離
されて、各原色に対応するライトバルブ１００Ｒ、１０
０Ｇおよび１００Ｂにそれぞれ導かれる。

【００７３】ここで、ライトバルブ１００Ｒ、１００Ｇ
および１００Ｂの構成は、上述した液晶装置１００と同
様であり、画像信号処理回路（図示省略）から供給され
るＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものであ
る。また、Ｂ色の光は、他のＲ色やＧ色と比較すると、
光路が長いので、その損失を防ぐために、入射レンズ１
１２２、リレーレンズ１１２３および出射レンズ１１２
４からなるリレーレンズ系１１２１を介して導かれる。

【００７４】さて、ライトバルブ１００Ｒ、１００Ｇ、
１００Ｂによってそれぞれ変調された光は、ダイクロイ
ックプリズム１１１２に３方向から入射される。このダ
イクロイックプリズム１１１２において、Ｒ色およびＢ
色の光は９０度に屈折する一方、Ｇ色の光は直進する。
したがって、各色の画像が合成される結果、投射レンズ
１１１４を介して、スクリーン１１２０にカラー画像が
投射されることとなる。

【００７５】なお、ライトバルブ１００Ｒ、１００Ｇお
よび１００Ｂには、ダイクロイックミラー１１０８によ
って、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するの
で、上述したようにカラーフィルタを設ける必要はな
い。

【００７６】＜その２：モバイル型コンピュータ＞次
に、この液晶装置を、モバイル型のパーソナルコンピュ
ータに適用した例について説明する。図１６は、このパ
ーソナルコンピュータの構成を示す斜視図である。図に
おいて、コンピュータ１２００は、キーボード１２０２
を備えた本体部１２０４と、液晶表示ユニット１２０６
とから構成されている。この液晶表示ユニット１２０６
は、先に述べた液晶装置１００の背面にバックライトを
付加することにより構成されている。

【００７７】なお、電子機器としては、図１４〜図１６
を参照して説明した他にも、液晶テレビや、ビューファ
インダ型、モニタ直視型のビデオテープレコーダ、カー
ナビゲーション装置、ページャ、電子手帳、電卓、ワー
ドプロセッサ、ワークステーション、携帯電話、テレビ
電話、ＰＯＳ端末、タッチパネルを備えた機器等などが
挙げられる。そして、これらの各種電子機器に対して、
実施形態の液晶装置、さらには電気光学装置が適用可能
なのは言うまでもない。

【００７８】

【発明の効果】以上説明したように本発明によれば、周
辺回路内蔵型の電気光学装置において、周辺回路の構成
素子、特に、データ線駆動回路のＸシフトレジスタの論
理素子における特性の劣化を防止して、長寿命化を図る
ことが可能となる。

【図面の簡単な説明】

【図１】 本発明の実施形態に係る液晶装置の電気的な
構成を示すブロック図である。

【図２】 同液晶装置における画素の構成を示す回路図
である。

【図３】 同液晶装置におけるデータ線駆動回路または
走査線駆動回路のラッチ回路の構成を示す回路図であ
る。

【図４】 同液晶装置における波形選択回路の構成を示
す回路図である。

【図５】 同液晶装置におけるデータ線駆動回路の動作
を説明するためのタイミングチャートである。

【図６】 （ａ）は、同データ線駆動回路におけるイン
バータのレイアウトを示す平面図であり、（ｂ）は、そ
のＡ−Ａ’線に沿って示す断面図である。

【図７】 （ａ）は、同走査線駆動回路におけるインバ
ータのレイアウトを示す平面図であり、（ｂ）は、その
Ｂ−Ｂ’線に沿って示す断面図である。

【図８】 同走査線駆動回路におけるインバータの別態
様を示す断面図である。

【図９】 同液晶装置におけるラッチ回路の他の構成を
示す回路図である。

【図１０】 液晶装置における寿命について、従来と本
発明とを比較した図である。

【図１１】 ＸシフトレジスタにおけるＰチャネル型Ｔ
ＦＴの電気特性について、従来と本発明とを比較した図
である。

【図１２】 同液晶装置の構造を示す斜視図である。

【図１３】 同液晶装置の構造を説明するための一部断
面図である。

【図１４】 同液晶装置を適用した電子機器の概略構成
を示すブロック図である。

【図１５】 同液晶装置を適用した電子機器の一例たる
プロジェクタの構成を示す断面図である。

【図１６】 同液晶装置を適用した電子機器の一例たる
パーソナルコンピュータの構成を示す斜視図である。

【符号の説明】

３ａ…走査線 ６ａ…データ線 １０…ＴＦＴアレイ基板 ２０…対向基板 １０８…対向電極 １１０……画素 １１４…サンプリング制御信号線 １１５…画像信号線 １１６…ＴＦＴ １１８…画素電極 １０５…液晶 ２００…データ線駆動回路 ２０２…ラッチ回路 ２０４…波形選択回路 ２０６…バッファ回路 ３００…サンプリング回路 ３０１…サンプリングスイッチ ４００…走査線駆動回路 ４０２…ラッチ回路

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１２Ｂ Ｆターム(参考） 2H092 JA25 JA29 JA31 JA32 JA38 JA42 JA43 JA46 JB13 JB23 JB32 JB33 JB38 JB51 JB57 JB63 JB69 KA04 KA07 MA05 MA07 MA14 MA15 MA16 MA18 MA19 MA20 MA27 MA29 MA35 MA37 MA41 NA22 NA25 NA30 PA06 QA07 RA05 5C006 AA11 AC24 AF42 AF43 BB16 BC03 BC14 BC23 BF03 BF04 FA33 5C080 AA10 BB06 DD29 EE29 FF11 GG12 JJ02 JJ03 JJ04 JJ05 JJ06 5F110 AA26 BB02 BB04 CC02 DD02 DD03 DD05 HM15

Claims (11)

【特許請求の範囲】
1. 【請求項１】 複数の走査線と、複数のデータ線と、前
   記走査線および前記データ線に接続されたスイッチング
   素子と、各スイッチング素子に接続された画素電極とか
   らなる表示領域を有する電気光学装置の駆動回路であっ
   て、 前記駆動回路は、所定の画像信号を前記データ線の各々
   に供給するデータ線駆動回路を有し、 前記データ線駆動回路は、所定の入力信号を順次転送す
   るＸシフトレジスタを備え、 前記Ｘシフトレジスタのうち、少なくとも１個以上の論
   理素子は、Ｐチャネル型およびＮチャネル型薄膜トラン
   ジスタを相補的に組み合わせて構成され、このうち、 前記Ｐチャネル型薄膜トランジスタは、そのソース領域
   の端部およびドレイン領域の端部が当該薄膜トランジス
   タにおけるゲート電極の端部でそれぞれ規定される一
   方、 前記Ｎチャネル型の薄膜トランジスタは、そのソース領
   域のゲート電極側と、そのドレイン領域におけるゲート
   電極側とに、それぞれ不純物濃度が当該ソース領域また
   は当該ドレイン領域よりも低い領域を有することを特徴
   とする電気光学装置の駆動回路。
2. 【請求項２】 前記画像信号は、シリアル−パラレル変
   換されて、複数本の画像信号線を介し供給されるもので
   あり、 前記データ線のそれぞれに接続されるとともに、前記サ
   ンプリング制御信号にしたがい画像信号をサンプリング
   して、対応するデータ線に供給するサンプリングスイッ
   チを備え、 相隣接する複数本のデータ線に接続される複数個のサン
   プリングスイッチが、前記複数本の画像信号線に供給さ
   れた画像信号を同時にサンプリングすることを特徴とす
   る請求項１に記載の電気光学装置の駆動回路。
3. 【請求項３】 前記Ｘシフトレジスタの論理素子のう
   ち、相補的に組み合わせられるＰチャネル型薄膜トラン
   ジスタのチャネル長は、当該薄膜トランジスタと組み合
   わせられるＮチャネル型薄膜トランジスタのチャネル長
   よりも長いことを特徴とする請求項１に記載の電気光学
   装置の駆動回路。
4. 【請求項４】 前記Ｘシフトレジスタの論理素子のう
   ち、相補的に組み合わせられるＰチャネル型薄膜トラン
   ジスタのチャネル幅は、当該薄膜トランジスタと相補的
   に組み合わせられるＮチャネル型薄膜トランジスタのチ
   ャネル幅よりも広いことを特徴とする請求項１に記載の
   電気光学装置の駆動回路。
5. 【請求項５】 前記駆動回路は、さらに、走査信号を前
   記走査線の各々に順次供給する走査線駆動回路を備え、 前記走査線駆動回路は、転送した信号を前記走査信号と
   して順次出力するＹシフトレジスタを有し、 前記Ｙシフトレジスタのうち、少なくとも１個以上の論
   理素子は、Ｐチャネル型およびＮチャネル型薄膜トラン
   ジスタを相補的に組み合わせたものであって、 前記Ｐチャネル型薄膜トランジスタおよび前記Ｎチャネ
   ル型薄膜トランジスタは、両者に共通接続される領域の
   ゲート電極側に、不純物濃度が当該領域よりも低い領域
   をそれぞれ有することを特徴とする請求項１に記載の電
   気光学装置の駆動回路。
6. 【請求項６】 前記Ｙシフトレジスタの論理素子のう
   ち、相補的に組み合わせられるＰチャネル型薄膜トラン
   ジスタおよびＮチャネル型薄膜トランジスタは、 前記共通接続される領域の反対側の領域にも、不純物濃
   度が当該反対側領域よりも低い領域をそれぞれ有するこ
   とを特徴とする請求項５に記載の電気光学装置の駆動回
   路。
7. 【請求項７】 前記Ｙシフトレジスタは、 前記Ｐチャネル型薄膜トランジスタまたは前記Ｎチャネ
   ル型薄膜トランジスタもしくはその双方からなるトラン
   スミッションゲートを含むことを特徴とする請求項５記
   載の電気光学装置の駆動回路。
8. 【請求項８】 前記Ｙシフトレジスタの論理素子のう
   ち、相補的に組み合わせられるＰチャネル型薄膜トラン
   ジスタのチャネル長は、 前記Ｘシフトレジスタの論理素子のうち、相補的に組み
   合わせられるＰチャネル型の薄膜トランジスタのチャネ
   ル長以下であることを特徴とする請求項５に記載の電気
   光学装置の駆動回路。
9. 【請求項９】 前記Ｙシフトレジスタの論理素子のう
   ち、相補的に組み合わせられるＰチャネル型薄膜トラン
   ジスタのチャネル幅は、 前記Ｘシフトレジスタの論理素子のうち、相補的に組み
   合わせられるＰチャネル型の薄膜トランジスタのチャネ
   ル幅以下であることを特徴とする請求項５に記載の電気
   光学装置の駆動回路。
10. 【請求項１０】 請求項１乃至９に記載のいずれかに記
    載の電気光学装置の駆動回路を備えたことを特徴とする
    電気光学装置。
11. 【請求項１１】 光源と、前記光源からの光を変調する
    ライトバルブと、前記ライトバルブにより変調された光
    を投射する光学系とを備え、前記ライトバルブは請求項
    １０に記載の電気光学装置からなることを特徴とする投
    射型表示装置。