JP4168635B2 - アクティブマトリクス基板、電気光学装置、電子機器 - Google Patents
アクティブマトリクス基板、電気光学装置、電子機器 Download PDFInfo
- Publication number
- JP4168635B2 JP4168635B2 JP2002028125A JP2002028125A JP4168635B2 JP 4168635 B2 JP4168635 B2 JP 4168635B2 JP 2002028125 A JP2002028125 A JP 2002028125A JP 2002028125 A JP2002028125 A JP 2002028125A JP 4168635 B2 JP4168635 B2 JP 4168635B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- body contact
- source region
- channel
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Thin Film Transistor (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス基板、電気光学装置、電子機器に関し、特に走査線駆動回路やデータ線駆動回路等の周辺駆動回路を内蔵したアクティブマトリクス基板を備えた電気光学装置の構成に関するものである。
【０００２】
【従来の技術】
従来の電気光学装置、例えば液晶装置に用いられるアクティブマトリクス基板の分野では、走査線駆動回路やデータ線駆動回路等、画素部を駆動するための周辺駆動回路を基板上に作り込んだ駆動回路内蔵型のものが提供されている。この種の電気光学装置では、周辺駆動回路の構成素子と画素を駆動するスイッチング素子とが共通のプロセスで製造される。例えば、液晶装置において周辺駆動回路を構成する素子は、画素を駆動する薄膜トランジスタ（Thin Film Transistor, 以下、ＴＦＴと略記する）と同時に形成されるので、駆動回路を別の基板上に形成してその基板を実装する液晶装置と比較して、装置全体の小型化やコスト低減を図る上で有利となる。
【０００３】
一方、絶縁体上に単結晶シリコン層からなる半導体層を形成し、その半導体層にトランジスタ素子等の半導体デバイスを形成するＳＯＩ（Silicon on Insulator）技術は、素子の高速化や低消費電力化、高集積化等の利点を有するものとして知られている。そこで、このＳＯＩ技術を用いて作製される単結晶シリコン層をチャネル領域とするＴＦＴを電気光学装置の周辺駆動回路に適用することにより、小さい占有面積で能力の高い周辺駆動回路を実現することができる。また、周辺駆動回路を構成するＴＦＴでは、画素スイッチング用のＴＦＴよりも高速応答性や低消費電力などが要求されることから、ＰチャネルＴＦＴとＮチャネルＴＦＴを組み合わせた相補型の構成がよく用いられている。
【０００４】
【発明が解決しようとする課題】
ところが、上記単結晶シリコン層をチャネル領域に用いたＴＦＴを含む周辺駆動回路には、例えば多結晶シリコン層を用いたＴＦＴなどと比べて単結晶シリコン層の駆動能力が高いが故に、特にＮチャネルＴＦＴの耐圧が低いという問題があった。
【０００５】
すなわち、一般的なバルク半導体デバイスでは、下地基板を通じてトランジスタのチャネル領域を所定の電位に固定することができるため、チャネル領域の電位変化によって起こる寄生バイポーラ現象などによって素子の耐圧などの電気的特性を劣化させることがない。これに対して、ＳＯＩ構造のＴＦＴでは、チャネル下部が下地絶縁膜により完全に分離されているため、チャネル領域を所定の電位に固定することができず、チャネル領域が電気的に浮いた状態（フローティング状態）となる。
【０００６】
このとき、ドレイン領域近傍の電界で加速されたキャリアと結晶格子との衝突によるインパクトイオン化現象によって余剰キャリアが発生し、この余剰キャリアがチャネルの下部に蓄積する。このようにしてチャネル下部に余剰キャリアが蓄積してチャネル電位が上昇すると、ソース−チャネル−ドレインのＮＰＮ（Ｎチャネル型の場合）構造が見かけ上のバイポーラ素子として動作するため、異常電流により素子のソース−ドレイン間耐圧が劣化するなど、電気的な特性が悪化するという問題がある。このようなチャネル部が電気的に浮いた状態であることに起因する一連の現象を基板浮遊効果と呼ぶ。なお、正孔よりも電子の方が移動度が高いため、一般には電子をキャリアとするＮチャネルトランジスタの方が正孔をキャリアとするＰチャネルトランジスタよりもインパクトイオン化現象が激しく生じ、基板浮遊効果が大きくなる。
【０００７】
そこで、従来から、チャネル領域と所定の経路で電気的に接続されたボディコンタクト領域を設け、チャネル領域に蓄積された余剰キャリアをこのボディコンタクト領域から引き抜くことで基板浮遊効果を抑制する技術が採用されている。この種のボディコンタクト領域を有するＳＯＩ構造のトランジスタを含む半導体装置は、例えば特開平９−２４６５６２号公報に開示されている。
【０００８】
ところが、ボディコンタクト領域を備えたトランジスタはある程度高い耐圧を確保できる反面、ボディコンタクト領域を有することで素子の占有面積が大きくなるという欠点があった。したがって、多数のデータ線や走査線等の配線ピッチに応じて多くの論理回路を用意する必要がある周辺駆動回路にボディコンタクト領域を備えたトランジスタを採用すると、回路レイアウトが難しくなり、配線の狭ピッチ化、ひいては表示装置としての高精細化に限界が生じることになる。
【０００９】
ここで、Ｎチャネルトランジスタでは耐圧低下の問題があるものの、Ｐチャネルトランジスタでは基板浮遊効果による悪影響がさほど生じず、ある程度の耐圧を確保できるため、Ｐチャネルトランジスタではボディコンタクト領域を設けずにフローティングボディ構造を採ることもできる。しかしながら、従来、周辺駆動回路で用いていた相補型トランジスタを全てＰチャネルトランジスタに置き換えたとすると、消費電力が著しく増大するとともに、周辺駆動回路からの発熱が大きくなる、等の新たな問題が発生する。この種の問題は、液晶装置に限らず、他の電気光学装置にも共通の問題である。
【００１０】
本発明は、上記の課題を解決するためになされたものであって、単結晶半導体層を用いたトランジスタを一つの構成要素とする周辺駆動回路であって、充分な耐圧を有して電気的特性に優れ、小型化、低消費電力化が実現可能な周辺駆動回路を内蔵したアクティブマトリクス基板、およびそれを用いた電気光学装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記の目的を達成するために、本発明の電気光学装置は、複数の走査線と、複数のデータ線と、前記走査線および前記データ線に接続された複数のスイッチング素子と、各スイッチング素子に接続された複数の画素電極とを含む表示領域を有するアクティブマトリクス基板を備えた電気光学装置であって、前記アクティブマトリクス基板上に、単結晶半導体層からなるチャネル領域を有するＴＦＴを一つの構成要素とする走査線駆動回路が形成され、前記走査線駆動回路にソースタイ構造をなすＮチャネルＴＦＴが用いられていることを特徴とする。
【００１２】
ＳＯＩのトランジスタ構造には、従来から、例えば次の４種類の構造が提案されている。図１８は、単結晶シリコン層１１にソース領域１２、チャネル領域１３、ドレイン領域１４がそれぞれ形成され、チャネル領域１３上にゲート電極１５が配置されただけの「フローティングボディ構造」のＴＦＴである。このＴＦＴにおいては、チャネル領域１３が所定の電位に固定されず、チャネル領域１３がフローティング状態となっている。なお、符号１６，１７はともにコンタクトである。
【００１３】
それに対して、図１９，図２０，図１７はチャネル領域の電位が固定されたものであり、図１９はチャネル領域１３の側方にチャネル領域１３に蓄積された余剰キャリアを引き抜くためのボディコンタクト領域１８（右上がりの斜線で示す）を設けた「Ｔ型ゲート構造」のＴＦＴ、図２０はチャネル領域１３の両側方にボディコンタクト領域１８ａ，１８ｂを設けた「Ｈ型ゲート構造」のＴＦＴ、である。なお、符号１９はボディコンタクト領域に接続されたコンタクトである。図１７はソース領域１２の縁にボディコンタクト領域１８ｃ，１８ｄを設け、ソース領域１２とボディコンタクト領域１８ｃ，１８ｄを共通のコンタクト１６，１７で同時に所定の電位に固定する、いわゆる「ソースタイ構造」と呼称されるＴＦＴである。
【００１４】
図から明らかなように、ボディコンタクト構造を取る３種類のＴＦＴのうち、図１９に示すＴ型ゲート構造と図２０に示すＨ型ゲート構造のものは、ボディコンタクト領域をチャネル領域の側方にはみ出させた設計となっており、半導体層のパターンが大きくなるばかりか、ボディコンタクト領域を所定の電位に固定するためのコンタクトと配線とが別個に必要になり、他の２つに比べて１個のトランジスタの占有面積が大きくなるため、本発明の周辺駆動回路には使用しないことにする。これに対して、図１７に示すソースタイ構造のものは、ソース領域の縁にボディコンタクト領域を設けているので、半導体層のパターン自体が大きくなることがなく、しかもソース領域とボディコンタクト領域で一つのコンタクトを共有しているので、占有面積が図１８のフローティングボディ構造のものとほとんど変わらない。
【００１５】
そのため、ソースタイ構造のＴＦＴの使用により、通常であれば基板浮遊効果が大きいＮチャネルＴＦＴであっても、トランジスタ素子の占有面積を大きくすることなく、チャネル領域の余剰キャリアをボディコンタクト領域から引き抜くことで基板浮遊効果を抑制でき、所望のソース−ドレイン間耐圧を確保することができる。すなわち、上記本発明の電気光学装置においては、アクティブマトリクス基板上に単結晶半導体層を有するＴＦＴを備えた走査線駆動回路が内蔵され、走査線駆動回路にソースタイ構造をなすＮチャネルＴＦＴが用いられているので、耐圧等の電気的特性に優れた小型の走査線駆動回路を備えた電気光学装置を実現することができる。
【００１６】
そこで、本発明においては、走査線駆動回路を構成する多数のＴＦＴの中で、ソースタイ構造をなすＮチャネルＴＦＴと、もともと耐圧低下の心配のないフローティングボディ構造をなすＰチャネルＴＦＴを使い分ければよいことになる。そのときに着目すべき点は、図１７に示すソースタイ構造は、ソース側とドレイン側が非対称の構成であり、ソースとドレインの関係が逆転してはならない構成であるのに対し、図１８に示すフローティングボディ構造は、ソース側とドレイン側が対称の構成であり、ソースとドレインの関係が逆転してもかまわない構成であるという点である。よって、上記２種のＴＦＴの使い分けの基本的な考え方は、回路中で入力信号等に応じてソースとドレインの関係が逆転するような個所ではソースタイ構造は使用できず、フローティングボディ構造を使用しなければならない。一方、ソースとドレインの関係が固定した個所ではソースタイ構造、フローティングボディ構造ともに使用できるということである。そして、本発明においては、フローティングボディ構造を使用する場合には、耐圧確保の点からＰチャネルＴＦＴ限定である。
【００１７】
以上のことから、より具体的には、前記走査線駆動回路は、トランスミッションゲートとインバータとを有する複数のラッチ回路と、波形制御回路と、バッファ回路とを含むものであり、前記トランスミッションゲートにフローティングボディ構造のＰチャネルＴＦＴを用いることができる。
【００１８】
上記の各部のうち、トランスミッションゲートは、入力された選択パルス信号を次段に順次転送する機能を有しており、場合によってソースとドレインの関係が逆転することが考えられるので、フローティングボディ構造を使用することになる。その場合でもＰチャネルＴＦＴを使用することにより、耐圧低下の問題を回避することができる。
【００１９】
さらに、前記インバータ、前記波形制御回路、および前記バッファ回路にＰチャネルＴＦＴおよびＮチャネルＴＦＴを相補的に組み合わせた相補型ＴＦＴが用いられるとともに、この相補型ＴＦＴを構成するＮチャネルＴＦＴがソースタイ構造をなす構成を用いることが望ましい。
【００２０】
走査線駆動回路の各部のうち、ラッチ回路において、２段のインバータ入力が互いの出力に接続されたフリップフロップと呼ばれる構成部分は転送データを一時的に保持する機能を有するものであり、波形制御回路およびバッファ回路はラッチ回路からの出力を論理演算し、画素領域の走査線に信号を供給する機能を有するものである。これら各部はソースとドレインの位置関係が常に固定されているため、ソースタイ構造のＴＦＴを用いることができる。よって、相補型ＴＦＴを用いることにより片チャネルＴＦＴを用いた場合と比べてはるかに低消費電力化を図ることができる。このとき、相補型ＴＦＴにはＮチャネルＴＦＴが含まれるので、そのＮチャネルＴＦＴはソースタイ構造を採る必要があり、そうすることによって所望の耐圧を確保することができる。
【００２１】
さらに、上記の各部における相補型ＴＦＴを構成するＰチャネルＴＦＴをもソースタイ構造としてもよい。ＰチャネルＴＦＴに関しては、耐圧の心配がないので、フローティングボディ構造を用いてもよいが、ソースタイ構造の採用により耐圧をより向上することができる。
【００２２】
また、本発明の他の電気光学装置は、複数の走査線と、複数のデータ線と、前記走査線および前記データ線に接続された複数のスイッチング素子と、各スイッチング素子に接続された複数の画素電極とを含む表示領域を有するアクティブマトリクス基板を備えた電気光学装置であって、前記アクティブマトリクス基板上に、単結晶半導体層からなるチャネル領域を有するＴＦＴを一つの構成要素とするデータ線駆動回路が形成され、前記データ線駆動回路にソースタイ構造をなすＮチャネルＴＦＴが用いられていることを特徴とする。
【００２３】
上では走査線駆動回路について述べたが、データ線駆動回路についても全く同様のことが言える。すなわち、電気光学装置を構成するアクティブマトリクス基板上に単結晶半導体層を有するＴＦＴを備えたデータ線駆動回路が内蔵され、そのデータ線駆動回路にソースタイ構造をなすＮチャネルＴＦＴが用いられているので、耐圧等の電気的特性に優れた小型のデータ線駆動回路を備えた電気光学装置を実現することができる。
【００２４】
より具体的には、前記データ線駆動回路は、クロックドインバータとインバータとを有する複数のラッチ回路と、波形制御回路と、バッファ回路と、サンプルホールド回路とを含むものであり、前記サンプルホールド回路にフローティングボディ構造のＰチャネルＴＦＴを用いることができる。
【００２５】
上記の各部のうち、サンプルホールド回路は、各データ線に設けられたサンプリング用のスイッチ（トランジスタ）からなり、外部から供給される画像信号をサンプリング制御信号に従ってサンプリングし、各データ線に供給するものである。サンプルホールド回路は、場合によってソースとドレインの関係が逆転することが考えられるので、フローティングボディ構造を使用することになる。その場合でもＰチャネルＴＦＴを使用することにより、耐圧低下の問題を回避することができる。
【００２６】
さらに、前記クロックドインバータ、前記インバータ、前記波形制御回路、および前記バッファ回路に相補型ＴＦＴが用いられるとともに、この相補型ＴＦＴを構成するＮチャネルＴＦＴがソースタイ構造をなす構成を採用することが望ましい。
【００２７】
データ線駆動回路の各部のうち、ラッチ回路においてクロックドインバータおよびインバータで構成されるフリップフロップは、転送データを一時的に保持する機能を有するものであり、波形制御回路およびバッファ回路はラッチ回路からの出力と選択期間調整信号を論理演算し、表示データをデータ線に供給するためのサンプルホールド回路に入力する機能を有するものである。これら各部はソースとドレインの位置関係が常に固定されているため、ソースタイ構造のＴＦＴを用いることができる。よって、相補型ＴＦＴを用いることにより片チャネルＴＦＴを用いた場合と比べてはるかに低消費電力化を図ることができる。このとき、相補型ＴＦＴにはＮチャネルＴＦＴが含まれるので、そのＮチャネルＴＦＴはソースタイ構造を採る必要があり、そうすることによって所望の耐圧を確保することができる。
【００２８】
さらに、上記の各部における相補型ＴＦＴを構成するＰチャネルＴＦＴをもソースタイ構造とすれば、耐圧をより向上できて好ましいことは、上記の走査線駆動回路側と同様である。
【００２９】
また、本発明の他の電気光学装置は、複数の走査線と、複数のデータ線と、前記走査線および前記データ線に接続された複数のスイッチング素子と、各スイッチング素子に接続された複数の画素電極とを含む表示領域を有するアクティブマトリクス基板を備えた電気光学装置であって、前記アクティブマトリクス基板上に、単結晶半導体層からなるチャネル領域を有するＴＦＴを一つの構成要素とする走査線駆動回路およびデータ線駆動回路が形成され、前記走査線駆動回路および前記データ線駆動回路にソースタイ構造をなすＮチャネル薄膜トランジスタが用いられていることを特徴とする。すなわち、本発明の電気光学装置において、本発明の特徴点である上記の走査線駆動回路、データ線駆動回路をともに兼ね備えていてもよいことは勿論である。
【００３０】
上記の目的を達成するために、本発明のアクティブマトリクス基板は、複数の走査線と、複数のデータ線と、前記走査線および前記データ線に接続された複数のスイッチング素子と、各スイッチング素子に接続された複数の画素電極とを含む表示領域を有するアクティブマトリクス基板であって、単結晶半導体層からなるチャネル領域を有するＴＦＴを一つの構成要素とする走査線駆動回路が基板上に形成され、前記走査線駆動回路にソースタイ構造をなすＮチャネル薄膜トランジスタが用いられていることを特徴とする。もしくは、単結晶半導体層からなるチャネル領域を有するＴＦＴを一つの構成要素とするデータ線駆動回路が基板上に形成され、前記データ線駆動回路にソースタイ構造をなすＮチャネル薄膜トランジスタが用いられていることを特徴とする。
【００３１】
本発明のアクティブマトリクス基板によれば、耐圧等の電気的特性に優れた小型の走査線駆動回路やデータ線駆動回路を備えた電気光学装置を容易に実現することができる。
【００３２】
本発明の電子機器は、上記本発明の電気光学装置を備えたことを特徴とする。この構成によれば、上記本発明の電気光学装置を表示部として使用することにより、低消費電力で小型の表示部を備えた電子機器を実現することができる。
【００３３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
［液晶装置］
まず、本発明に係る電気光学装置として、液晶装置を一例にとって説明する。この液晶装置は、後述するように、ＴＦＴアレイ基板（アクティブマトリクス基板）と対向基板とが互いに一定の間隙をもって貼付され、この間隙に液晶が挟持された構成となっている。
【００３４】
図１は、この液晶装置の電気的な構成を示すブロック図である。この図に示すように、液晶装置１００を構成するＴＦＴアレイ基板において、表示領域１００ａの外側周辺には、データ線駆動回路２００および走査線駆動回路４００を含む周辺駆動回路が設けられている。すなわち、本実施の形態は、ＴＦＴアレイ基板上に周辺駆動回路が形成された周辺回路内蔵型のアクティブマトリクス駆動方式の液晶装置である。
【００３５】
ここで、表示領域１００ａには、ｍ本の走査線が、Ｘ方向に沿って平行に配列して形成される一方、（６・ｎ）本のデータ線が、Ｙ方向に沿って平行に配列して形成されるとともに、これらの走査線３ａとデータ線６ａとの各交差に対応して、画素１１０がマトリクス状に配列されている。この画素１１０は、例えば図２に示されるように、ＴＦＴ１１６ａのゲートが走査線３ａに接続される一方、そのソースがデータ線６ａに接続されるとともに、そのドレインが矩形状の画素電極１１８ａに接続されている。さらに、画素電極１１８ａと、上記対向基板の対向面に形成される対向電極１０８との両電極間には、液晶１０５が挟持されて液晶層が構成されている。さらに、この液晶層に蓄積される電荷のリークを防ぐために、蓄積容量１１９ａが、画素電極１１８ａと一定電位ＶＥＥとの間において液晶層と並列に付加されている。なお、画素スイッチング用のＴＦＴ１１６ａにはフローティングボディ構造のＰチャネルＴＦＴが用いられている。
【００３６】
次に、この電気光学装置における周辺回路について説明する。まず、周辺回路のうち、走査線駆動回路４００は、１垂直走査期間において、走査信号Ｇ１、Ｇ２、…、Ｇｍを、走査線３ａの各々に対しパルス的に順次供給するものである。一方、データ線駆動回路２００は、１水平走査期間において、すなわち、１本の走査線３ａに走査信号が走査線駆動回路４００によって供給されている期間において、サンプリング制御信号Ｓ１、Ｓ２、…、Ｓｎを、サンプリング制御信号線１１４ａの各々に順次供給するものである。
【００３７】
また、データ線駆動回路２００の一部を構成するサンプルホールド回路３００は、データ線６ａの１本毎に設けられるサンプリングスイッチ３０１から構成される。そして、各サンプリングスイッチ３０１は、画像信号線１１５ａに供給される画像信号を、サンプリング制御信号Ｓ１、Ｓ２、…、Ｓｎにしたがってサンプリングして、対応するデータ線６ａに供給するものである。
【００３８】
ここで、本実施形態においては、データ線６ａが相隣接する６本毎にブロック化されるとともに、このブロックに対応して設けられる６個のサンプリングスイッチ３０１が、同一のサンプリング制御信号によって同時に画像信号のサンプリングを行う構成となっている。一方、本実施形態における６本の画像信号線１１５ａには、予めシリアル−パラレル変換された６系統の画像信号ＶＩＤ１〜ＶＩＤ６が、詳細には、１系統の画像信号を６系統に分配されるとともに時間軸に６倍に伸長された画像信号ＶＩＤ１〜ＶＩＤ６が、図示しない外部画像処理回路から供給される構成となっている。このため、あるサンプリング制御信号Ｓｉ（ｉは、１≦ｉ≦ｎを満たす整数）が供給されると、図１において左から数えて（６・ｉ−５）本目〜（６・ｉ）本目の６本のデータ線６ａに、それぞれ画像信号ＶＩＤ１〜ＶＩＤ６が同時にサンプリングされることとなる。
【００３９】
このような構成において、ある走査線３ａに走査信号が供給されると、まず、当該走査線に接続されるＴＦＴ１１６ａがすべてオンし、次に、この状態において、サンプリング制御信号Ｓ１、Ｓ２、…、Ｓｎが順番に供給されると、データ線６ａが左から６本毎に、画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされる結果、オンしたＴＦＴ１１６ａに対応する液晶層に書き込まれて、所定の期間保持される。
【００４０】
この際、各画素１１０の液晶層に印加される電圧レベルに応じて液晶分子の配向や秩序が変化するので、その光変調によって階調表示が行われることなる。例えば、液晶を通過する光量は、ノーマリーホワイトモードであれば、印加電圧が高くなるにつれて制限される一方、ノーマリーブラックモードであれば、印加電圧が高くなるにつれて緩和されるので、表示領域１００ａでは、画像信号に応じたコントラストを持つ光が各画素毎に出射される。このため、所定の表示が可能となっているのである。
【００４１】
＜データ線駆動回路＞
次に、データ線駆動回路２００の詳細について説明する。図１に示されるように、データ線駆動回路２００は、ｎ段接続されたラッチ回路２０２と、各ラッチ回路２０２による転送信号Ｑ１〜Ｑｎの位相を調整するｎ個の波形制御回路２０４と、各波形制御回路の出力信号Ｘ１〜Ｘｎの駆動能力を高めるｎ個のバッファ回路２０６とから構成される。なお、ｎ段のラッチ回路２０２を総称してＸシフトレジスタと呼ぶことにする。
【００４２】
このＸシフトレジスタは、水平走査期間の最初に供給されるスタートパルスＳＰＸを、各段のラッチ回路２０２により、クロック信号ＣＬＸ（およびその反転クロック信号ＣＬＸ’）にしたがって順次転送して、転送信号Ｑ１〜Ｑｎとして出力するものである。ここで、各ラッチ回路２０２の一例としては、例えば、図３に示されるような構成が挙げられる。図において、各ラッチ回路２０２は、それぞれクロックドインバータ２２２、２２６およびインバータ２２４から構成され、いずれもＰチャネルＴＦＴおよびＮチャネルＴＦＴを組み合わせて相補的に構成されている。そして、この相補型ＴＦＴを構成するＮチャネルＴＦＴがソースタイ構造となっている。ＰチャネルＴＦＴについては、ソースタイ構造、フローティングボディ構造のいずれでもよい。
【００４３】
奇数段のラッチ回路２０２において、クロックドインバータ２２２は、入力側に供給される信号（スタートパルスＳＰＸ）を、クロック信号ＣＬＸのＨレベル期間であって、かつ、反転クロック信号ＣＬＸ’のＬレベル期間で反転して出力するものである。次に、インバータ２２４は、クロックドインバータ２２２の出力を反転して、当該段の転送信号として出力されるものである。また、クロックドインバータ２２６は、インバータ２２４の出力たる当該段の出力信号を、クロック信号ＣＬＸのＬレベル期間であって、かつ、反転クロック信号ＣＬＸ’のＨレベル期間で反転して、インバータ２２４の入力側に帰還するものである。このように互いの出力を他方の入力に接続するようにインバータ、クロックドインバータを構成したものは一般にフリップフロップと呼ばれる。一方、偶数段のラッチ回路２０２におけるクロックドインバータ２２２、２２６は、奇数段におけるクロックドインバータ２２２、２２６と、供給されるクロック信号が入れ替わった関係にある。
【００４４】
このため、Ｘシフトレジスタにおける各段のラッチ回路２０２から出力される転送信号Ｑ１、Ｑ２、…、Ｑｎは、図６に示すように出力されることとなる。すなわち、第１段目のラッチ回路２０２が、水平走査期間の最初に供給されるスタートパルスＳＰＸを、クロック信号ＣＬＸの立ち上がりで取り込んで、転送信号Ｑ１として出力した後、以降の第２〜第ｎ段のラッチ回路２０２が、転送信号Ｑ１を、クロック信号ＣＬＸの半周期分だけ順次遅延させて、転送信号Ｑ２〜Ｑｎとして出力することとなる。
【００４５】
このように転送信号Ｑ１〜Ｑｎは、クロック信号ＣＬＸの半周期毎に順次シフトした関係にあるので、図６に示されるように、相隣接するもの同士においてその半分期間が互いに重複する。そこで、この重複期間を除去するために、例えば図４に示されるような波形制御回路２０４が設けられている。図において、波形制御回路２０４は、各ラッチ回路２０２の出力に対応して設けられ、各々は、ＮＡＮＤ回路２０４ａとインバータ２０４ｂとの直列接続からなる。波形制御回路２０４もラッチ回路２０２と同様、相補型ＴＦＴが用いられ、ＮチャネルＴＦＴがソースタイ構造となっている。ＰチャネルＴＦＴについては、ソースタイ構造、フローティングボディ構造のいずれでもよい。
【００４６】
このうち、奇数段目に対応するＮＡＮＤ回路２０４ａは、対応するラッチ回路２０２から供給される転送信号と位相調整信号ＥＮＢ１との否定論理積信号を、一方、偶数段目のＮＡＮＤ回路２０４ａは、対応するラッチ回路２０２から供給される転送信号と位相調整信号ＥＮＢ２との否定論理積信号を、それぞれ出力するものである。
【００４７】
ここで、位相調整信号ＥＮＢ１、ＥＮＢ２は、ともにクロック信号ＣＬＸ（およびその反転クロック信号ＣＬＸ’）と同期して供給されるものであり、その信号波形は、図６に示される通りである。すなわち、位相調整信号ＥＮＢ１、ＥＮＢ２は、そのパルス幅がクロック信号ＣＬＸ（反転クロック信号ＣＬＸ’）よりも若干狭められ、かつ、両者のパルス期間が排他的である信号である。
【００４８】
そして、各段のラッチ回路２０２による転送信号Ｑ１、Ｑ２、…、Ｑｎは、波形制御回路２０４のそれぞれによって、互いに重複期間を持たないように、位相調整信号ＥＮＢ１またはＥＮＢ２のパルス幅に制限されて、サンプリング制御信号Ｘ１、Ｘ２、…、Ｘｎとしてバッファ回路２０６に供給されることとなる。
【００４９】
次に、バッファ回路２０６は、駆動能力が後段となるにつれて大きくなるインバータを、複数段直列した構成となっており、波形制御回路２０４によるサンプリング制御信号Ｘ１、Ｘ２、…、Ｘｎを、波形整形するとともに、駆動能力を高めて、サンプリング制御信号Ｓ１、Ｓ２、…、Ｓｎとしてサンプルホールド回路３００に供給するものである。なお、波形制御回路２０４におけるインバータ２０４ｂを、バッファ回路２０６における初段のインバータとする場合もある。バッファ回路２０６についてもラッチ回路２０２や波形制御回路２０４と同様、相補型ＴＦＴが用いられ、ＮチャネルＴＦＴがソースタイ構造となっている。ＰチャネルＴＦＴについては、ソースタイ構造、フローティングボディ構造のいずれでもよい。
【００５０】
また上述したように、サンプルホールド回路３００は、データ線６ａの１本毎に設けられるサンプリングスイッチ３０１から構成されているが、各サンプリングスイッチ３０１は、フローティングボディ構造のＰチャネルＴＦＴで構成されている。
【００５１】
＜走査線駆動回路＞
次に、走査線駆動回路４００の詳細について説明する。
この走査線駆動回路４００は、図５に示すように、ｍ段接続されたラッチ回路４０２を構成する双方性シフトレジスタ１１１と、双方向性シフトレジスタ１１１の各段の出力に対応して夫々設けられた複数の波形制御回路１１２ａおよびバッファ回路１１２ｂとを備えて構成されている。
【００５２】
双方向性シフトレジスタ１１１について詳述する。
図５に示すように、双方向性シフトレジスタ１１１の各段は、方向制御信号の一例としての２値の転送方向制御信号Ｄ及びその反転信号ＤINVに応じて転送方向が固定される転送方向制御部と、所定周期のクロック信号の一例としての基準クロック信号ＣＬおよびその反転信号ＣＬINVに基づいて転送信号を生成する転送信号生成部とから構成されている。また、転送信号生成部は、基準クロック信号ＣＬおよびその反転信号ＣＬINVの２値レベル（ＯＮ状態とＯＦＦ状態）が変化する毎に、入力信号の取り込みを行う信号取込部と、取り込んだ信号の帰還を行って、各段における転送信号を生成すると共に、次段に転送する帰還部とを含んで構成されている。
【００５３】
まず、転送方向制御部は、トランスミッションゲート１１４、１１５、１１６及び１１７を夫々含んで構成されている。トランスミッションゲート１１４及び１１６は、信号ＤがＯＮ状態の時に転送可能となり転送方向を順方向の一例としてのＵ→Ｄ方向に制限するように構成及び接続されている。トランスミッションゲート１１５及び１１７は、信号ＤINVがＯＮ状態の時に転送可能となり転送方向を逆方向の一例としてのＤ→Ｕ方向に制限するように構成及び接続されている。そして、双方向性シフトレジスタ１１１の各段には、制限する転送方向が互いに異なるトランスミッションゲート１１４及び１１５またはトランスミッションゲート１１６及び１１７が交互に設けられている。
【００５４】
次に、転送信号生成部は、信号取込部がトランスミッションゲート１１８及び１２０を、また、帰還部がトランスミッションゲート１１９及び１２１を含んで構成されている。
【００５５】
双方向性シフトレジスタ１１１の奇数段に設けられた信号取込部のトランスミッションゲート１１８は、前記転送方向制御部により転送方向がＵ→Ｄ方向に制限された場合には、トランスミッションゲート１１４を介して転送される前段の転送信号を、また、転送方向がＤ→Ｕ方向に制限された場合には、トランスミッションゲート１１７を介して転送される前段の転送信号を、信号ＣＬがＯＮ状態の時に自段の転送信号として取り込むように構成及び接続されている。
【００５６】
また、トランスミッションゲート１１８と接続される帰還部のトランスミッションゲート１１９は、トランスミッションゲート１１８を介して取り込まれた転送信号に、クロック信号ＣＬの反転信号ＣＬINVがＯＮ状態の期間に帰還をかけるように構成及び接続されている。
【００５７】
トランスミッションゲート１１８，１１９には２段のインバータ１２２，１２３からなるフリップフロップ１２４が接続されており、各フリップフロップ１２４から出力される転送信号Ｑ１〜Ｑｍが波形制御回路１１２ａおよびバッファ回路１１２ｂにそれぞれ入力される構成となっている。
【００５８】
本実施の形態の場合、各トランスミッションゲート１１４〜１２１は、フローティングボディ構造のＰチャネルＴＦＴで構成されている。この場合、これまで述べたトランスミッションゲートでは、ハイとローの２値のうちローレベルがＯＮ状態に相当する。その一方、フリップフロップ１２４、波形制御回路１１２ａおよびバッファ回路１１２ｂには、相補型ＴＦＴが用いられ、相補型ＴＦＴを構成するＮチャネルＴＦＴがソースタイ構造となっている。ＰチャネルＴＦＴについては、ソースタイ構造、フローティングボディ構造のいずれでもよい。
【００５９】
＜各駆動回路の構成素子の具体例＞
次に、データ線駆動回路２００のラッチ回路２０２におけるインバータ２２４を構成する相補型ＴＦＴを例に挙げて、各駆動回路を構成するＴＦＴ素子を説明する。図７は、このインバータ２２４を従来のフローティングボディ構造のＴＦＴで構成した場合の平面図、図８は、このインバータ２２４を本発明のソースタイ構造のＴＦＴで構成した場合の平面図であり、図９は、図８のＡ−Ａ’線に沿う断面図である。
【００６０】
これらの図に示されるように、ＰチャネルＴＦＴ１０Ｐは、ソース領域４２０２のゲート側とドレイン領域４２０４のゲート側にそれぞれ不純物の低濃度領域４２１２、４２１４が設けられ、同様に、ＮチャネルＴＦＴは、ドレイン領域４３０２のゲート側とソース領域４３０４のゲート側にそれぞれ不純物の低濃度領域４３１２、４３１４が設けられている。すなわち、本実施の形態の場合、ＰチャネルＴＦＴ、ＮチャネルＴＦＴはともにＬＤＤ（Lightly Doped Drain）構造を採っている。
【００６１】
また、Ｐチャネル型およびＮチャネル型で兼用されるゲート電極４００２は、クロックドインバータ２２２、２２６の出力配線と接続（または兼用）されるものである。一方、電源の高位側電圧Ｖｄｄが印加される配線４００４は、ＰチャネルＴＦＴのソース領域４２０２に対し、層間絶縁膜４０１２およびゲート絶縁膜４１００に開口するコンタクトホール４０１０を介して接続され、また、電源の低位側電圧Ｖｓｓが印加される配線４００６は、ＮチャネルＴＦＴのソース領域４３０４に対し、コンタクトホール４０１０を介して接続されている。そして、インバータ２２４の出力となる配線４００８は、ＰチャネルＴＦＴのドレイン領域４２０４とＮチャネルＴＦＴのドレイン領域４３０２とに、それぞれコンタクトホール４０１０を介して接続されている。
【００６２】
回路的には、インバータ２２４では各ＴＦＴのソースとドレインの関係が固定しているため、図７に示すフローティングボディ構造、図８に示すソースタイ構造をともに使用することができる。ところが、実際にはＮチャネルＴＦＴにフローティングボディ構造を採用すると耐圧低下の問題が生じるため、本発明では図７に示す構成は使用せず、図８に示す構成を使用する。これにより、高い耐圧を確保することができる。すなわち、図８の構成においては、電源の高位側電圧Ｖｄｄが印加される配線４００４に接続されたＰチャネルＴＦＴのソース領域４２０２の縁に高濃度のＮ型不純物が導入されたボディコンタクト領域１８Ｎが設けられ、ソース領域４２０２とボディコンタクト領域１８Ｎとに跨るようにコンタクト１７Ｎが設けられている。その一方、電源の低位側電圧Ｖｓｓが印加される配線４００６に接続されたＮチャネルＴＦＴのソース領域４３０４の縁に高濃度のＰ型不純物が導入されたボディコンタクト領域１８Ｐが設けられ、ソース領域４３０４とボディコンタクト領域１８Ｐとに跨るようにコンタクト１７Ｐが設けられている。
【００６３】
本実施の形態の液晶装置においては、走査線駆動回路４００の複数のラッチ回路４０２を構成するトランスミッションゲート１１４〜１２１にフローティングボディ構造のＰチャネルＴＦＴを用いているので、ボディコンタクト領域が不要となり、素子面積が増加することなく、微細なレイアウトが可能となる。また、この部分は電源ライン間を接続しないため、消費電力が増えることもない。その一方、その他のフリップフロップ１２４、波形制御回路１１２ａおよびバッファ回路１１２ｂに相補型ＴＦＴを用いるとともに、この相補型ＴＦＴを構成するＮチャネルＴＦＴにソースタイ構造を用いているので、回路動作に支障が生じることなく、耐圧低下の問題を回避できると同時に、低消費電力化を図ることができる。さらに、相補型ＴＦＴを構成するＰチャネルＴＦＴもソースタイ構造とすれば、耐圧をより向上することができる。これにより、耐圧等の電気的特性に優れた小型の走査線駆動回路を実現することができる。
【００６４】
同様に、データ線駆動回路２００を構成するサンプルホールド回路３００にフローティングボディ構造のＰチャネルＴＦＴを用いる一方、その他、複数のラッチ回路２０２を構成するクロックドインバータ２２２，２２６、インバータ２２４、波形制御回路２０４、バッファ回路２０６に相補型ＴＦＴを用いるとともに、この相補型ＴＦＴを構成するＮチャネルＴＦＴにソースタイ構造を用いているので、回路動作に支障が生じることなく、耐圧低下の問題を回避できると同時に、低消費電力化を図ることができる。さらに、相補型ＴＦＴを構成するＰチャネルＴＦＴもソースタイ構造とすれば、耐圧をより向上することができる。これにより、耐圧等の電気的特性に優れた小型のデータ線駆動回路を実現することができる。
【００６５】
＜液晶装置の全体構成＞
次に、上述した実施の形態に係る液晶装置の全体構成について図１０および図１１を参照して説明する。ここで、図１０は、液晶装置１００の構成を示す斜視図であり、図１１は、図１０におけるＣ−Ｃ’線に沿う断面図である。
【００６６】
これらの図に示すように、液晶装置１００は、画素電極１１８ａ等が形成されたガラスや、半導体、石英などからなるＴＦＴアレイ基板１０と、対向電極１０８等が形成されたガラスなどの透明な対向基板２０とが、スペーサＳＰの混入されたシール材５２によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせられるとともに、この間隙に電気光学材料としての液晶１０５が封入された構造となっている。なお、シール材５２は、対向基板２０の周辺に沿って形成されるが、液晶１０５を封入するために一部が開口している。このため、液晶１０５の封入後に、その開口部分が封止材ＳＲによって封止されている。
【００６７】
ここで、ＴＦＴアレイ基板１０の対向面であって、シール材５２の外側の一辺においては、上述したデータ線駆動回路２００が形成され、Ｙ方向に延在するデータ線６ａを駆動する構成となっている。さらに、この一辺には複数の外部回路接続端子１０２が形成されて、シリアル−パラレル変換された画像信号ＶＩＤ１〜ＶＩＤ６などの各種信号を入力する構成となっている。また、この一辺に隣接する２辺には、２個の走査線駆動回路４００が形成されて、Ｘ方向に延在する走査線３ａをそれぞれ両側から駆動する構成となっている。なお、走査線３ａに供給される走査信号の遅延が問題にならないのであれば、走査線駆動回路４００を片側１個だけに形成する構成でも良い。ほかに、ＴＦＴアレイ基板１０においては、データ線６ａへの画像信号の書込負荷を低減するため、各データ線６ａを、画像信号のサンプリングに先行するタイミングにおいて、所定電位にプリチャージするプリチャージ回路を形成しても良い。
【００６８】
一方、対向基板の対向電極１０８は、貼合せ部分における４隅のうち、少なくとも１箇所において設けられた導通材によって、ＴＦＴアレイ基板１０との電気的導通が図られている。他に、対向基板２０には、液晶装置１００の用途に応じて、例えば、ストライプ状、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、例えば、クロムやニッケルなどの金属材料、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどの遮光膜が設けられる。なお、色光変調の用途の場合には、カラーフィルタは形成されずに遮光膜が対向基板２０に設けられる。また、必要に応じて液晶装置１０に光を照射するバックライトが、いずれか一方の基板の背面側に設けられる。
【００６９】
加えて、ＴＦＴアレイ基板１０および対向基板２０の対向面には、それぞれ所定の方向にラビング処理された配向膜（図示省略）などが設けられる一方、その各背面側には配向方向に応じた偏光子（図示省略）がそれぞれ設けられる。ただし、液晶１０５として、高分子中に液晶を微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜や偏光子などが不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【００７０】
＜電子機器＞
次に、上述した液晶装置を各種の電子機器に適用した場合について説明する。この場合、電子機器は、図１４に示するように、主に、表示情報出力源１０００、表示情報処理回路１００２、周辺駆動回路１００４、液晶装置１００、クロック発生回路１００８ならびに電源回路１０１０を備えて構成されている。このうち、表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）などのメモリや、光ディスク装置などのストレージユニット、画像信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力するものである。また、表示情報処理回路１００２は、上述したシリアル−パラレル変換回路や、増幅・極性反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫとともに駆動回路１００４に出力するものである。駆動回路１００４は、液晶装置１００を駆動するものであり、上述したデータ線駆動回路２００や、サンプルホールド回路３００、走査線駆動回路４００のほか、製造後の検査に用いる検査回路などを含んだものである。電源回路１０１０は、上述の各回路に所定の電源を供給するものである。
【００７１】
次に、上述した液晶装置を具体的な電子機器に用いた例のいくつかについて説明する。
まず、上記実施の形態の液晶装置を光変調手段として備えた投射型表示装置の構成について、図１３を参照して説明する。
図１３は、上記実施の形態の液晶装置を液晶ライトバルブ（光変調手段）として用いた投射型表示装置の要部を示す概略構成図である。図１３において、符号８１０は光源、８１３、８１４はダイクロイックミラー、８１５、８１６、８１７は反射ミラー、８１８は入射レンズ、８１９はリレーレンズ、８２０は出射レンズ、８２２、８２３、８２４は液晶ライトバルブ、８２５はクロスダイクロイックプリズム、８２６は投射レンズを示す。
【００７２】
光源８１０はメタルハライド等のランプ８１１とランプの光を反射するリフレクタ８１２とからなる。青色光、緑色光反射のダイクロイックミラー８１３は、光源８１０からの光束のうちの赤色光を透過させるとともに、青色光と緑色光とを反射する。透過した赤色光は反射ミラー８１７で反射されて、上記実施形態の液晶装置を備えた赤色光用液晶ライトバルブ８２２に入射される。一方、ダイクロイックミラー８１３で反射された色光のうち緑色光は緑色光反射のダイクロイックミラー８１４によって反射され、上記実施形態の液晶装置を備えた緑色光用液晶ライトバルブ８２３に入射される。なお、青色光は第２のダイクロイックミラー８１４も透過する。青色光に対しては、光路長が緑色光、赤色光と異なるのを補償するために、入射レンズ８１８、リレーレンズ８１９、出射レンズ８２０を含むリレーレンズ系からなる導光手段８２１が設けられ、これを介して青色光が上記実施形態の液晶装置を備えた青色光用液晶ライトバルブ８２４に入射される。
【００７３】
各液晶ライトバルブにより変調された３つの色光はクロスダイクロイックプリズム８２５に入射する。このプリズムは４つの直角プリズムが貼り合わされ、その内面に赤光を反射する誘電体多層膜と青光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が形成される。合成された光は、投射光学系である投射レンズ８２６によってスクリーン８２７上に投射され、画像が拡大されて表示される。
【００７４】
上記構成の投射型表示装置は、上記実施の形態の液晶装置を備えたものであるので、低消費電力で表示品位に優れた投射型表示装置を実現することができる。
【００７５】
図１４は、携帯電話の一例を示した斜視図である。図１４において、符号２０００は携帯電話本体を示し、符号２００１は上記液晶装置を用いた表示部を示している。
【００７６】
図１５は、腕時計型電子機器の一例を示した斜視図である。図１５において、符号２１００は時計本体を示し、符号２１０１は上記液晶装置を用いた表示部を示している。
【００７７】
図１６は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図１６において、符号２２００は情報処理装置、符号２２０２はキーボードなどの入力部、符号２２０４は情報処理装置本体、符号２２０６は上記液晶装置を用いた表示部を示している。
【００７８】
図１４〜図１６に示す電子機器は、上記実施の形態の液晶装置を用いた表示部を備えているので、低消費電力で表示品位に優れた液晶表示部を備えた電子機器を実現することができる。
【００７９】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上記実施の形態で例示した走査線駆動回路、データ線駆動回路の具体的な構成はほんの一例であって、これ以外に種々の構成が適用可能である。
【００８０】
【発明の効果】
以上、詳細に説明したように、本発明によれば、走査線駆動回路やデータ線駆動回路にソースタイ構造をなすＮチャネルＴＦＴが用いられているので、トランジスタ素子の占有面積を大きくすることなく、チャネル領域の余剰キャリアをボディコンタクト領域から引き抜くことで基板浮遊効果を抑制し、所望のソース−ドレイン間耐圧を確保することができる。これにより、耐圧等の電気的特性に優れた小型の周辺駆動回路を備えた電気光学装置を実現することができる。また、ソースタイ構造のＮチャネルＴＦＴとＰチャネルＴＦＴを組み合わせた相補型ＴＦＴの採用により、低消費電力化を図ることができる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係る液晶装置の電気的な回路構成を示すブロック図である。
【図２】 同、液晶装置における画素の構成を示す等価回路図である。
【図３】 同、液晶装置におけるデータ線駆動回路のラッチ回路の構成を示す等価回路図である。
【図４】 同、液晶装置におけるデータ線駆動回路の波形制御回路の構成を示す等価回路図である。
【図５】 同、液晶装置における走査線駆動回路の構成を示す等価回路図である。
【図６】 同、液晶装置におけるデータ線駆動回路の動作を説明するためのタイミングチャートである。
【図７】 同、データ線駆動回路のラッチ回路におけるインバータを構成する相補型ＴＦＴのパターンレイアウトであり、従来のフローティングボディ構造のＴＦＴで構成した場合の平面図である。
【図８】 同図であり、本発明のソースタイ構造のＴＦＴで構成した場合の平面図である。
【図９】 図８のＡ−Ａ’線に沿う断面図である。
【図１０】 同、液晶装置の構造を示す斜視図である。
【図１１】 同、液晶装置の構造を説明するための一部断面図である。
【図１２】 同、液晶装置を適用した電子機器の概略構成を示すブロック図である。
【図１３】 本発明の電子機器の一例である投射型液晶表示装置を示す概略構成図である。
【図１４】 本発明の電子機器の一例を示す斜視図である。
【図１５】 本発明の電子機器の他の例を示す斜視図である。
【図１６】 本発明の電子機器のさらに他の例を示す斜視図である。
【図１７】 ＳＯＩのトランジスタ構造の一例であって、ソースタイ構造のＴＦＴを示す平面図である。
【図１８】 同例であって、フローティングボディ構造のＴＦＴを示す平面図である。
【図１９】 同例であって、Ｔ型ゲート構造のＴＦＴを示す平面図である。
【図２０】 同例であって、Ｈ型ゲート構造のＴＦＴを示す平面図である。
【符号の説明】
３ａ 走査線
６ａ データ線
１０ ＴＦＴアレイ基板（アクティブマトリクス基板）
１１ 単結晶シリコン層（単結晶半導体層）
１３ チャネル領域
１００ 液晶装置（電気光学装置）
１００ａ 表示領域
１１２ａ 波形制御回路（走査線駆動回路側）
１１４〜１２１ トランスミッションゲート
１１６ａ ＴＦＴ（スイッチング素子）
１１８ａ 画素電極
１２４ フリップフロップ
２００ データ線駆動回路
２０２，４０２ ラッチ回路
２０４ 波形制御回路（データ線駆動回路側）
２０６，１１２ｂ バッファ回路
２２２，２２６ クロックドインバータ
２２４ インバータ
３００ サンプルホールド回路
４００ 走査線駆動回路
１００４ 周辺駆動回路
【発明の属する技術分野】
本発明は、アクティブマトリクス基板、電気光学装置、電子機器に関し、特に走査線駆動回路やデータ線駆動回路等の周辺駆動回路を内蔵したアクティブマトリクス基板を備えた電気光学装置の構成に関するものである。
【０００２】
【従来の技術】
従来の電気光学装置、例えば液晶装置に用いられるアクティブマトリクス基板の分野では、走査線駆動回路やデータ線駆動回路等、画素部を駆動するための周辺駆動回路を基板上に作り込んだ駆動回路内蔵型のものが提供されている。この種の電気光学装置では、周辺駆動回路の構成素子と画素を駆動するスイッチング素子とが共通のプロセスで製造される。例えば、液晶装置において周辺駆動回路を構成する素子は、画素を駆動する薄膜トランジスタ（Thin Film Transistor, 以下、ＴＦＴと略記する）と同時に形成されるので、駆動回路を別の基板上に形成してその基板を実装する液晶装置と比較して、装置全体の小型化やコスト低減を図る上で有利となる。
【０００３】
一方、絶縁体上に単結晶シリコン層からなる半導体層を形成し、その半導体層にトランジスタ素子等の半導体デバイスを形成するＳＯＩ（Silicon on Insulator）技術は、素子の高速化や低消費電力化、高集積化等の利点を有するものとして知られている。そこで、このＳＯＩ技術を用いて作製される単結晶シリコン層をチャネル領域とするＴＦＴを電気光学装置の周辺駆動回路に適用することにより、小さい占有面積で能力の高い周辺駆動回路を実現することができる。また、周辺駆動回路を構成するＴＦＴでは、画素スイッチング用のＴＦＴよりも高速応答性や低消費電力などが要求されることから、ＰチャネルＴＦＴとＮチャネルＴＦＴを組み合わせた相補型の構成がよく用いられている。
【０００４】
【発明が解決しようとする課題】
ところが、上記単結晶シリコン層をチャネル領域に用いたＴＦＴを含む周辺駆動回路には、例えば多結晶シリコン層を用いたＴＦＴなどと比べて単結晶シリコン層の駆動能力が高いが故に、特にＮチャネルＴＦＴの耐圧が低いという問題があった。
【０００５】
すなわち、一般的なバルク半導体デバイスでは、下地基板を通じてトランジスタのチャネル領域を所定の電位に固定することができるため、チャネル領域の電位変化によって起こる寄生バイポーラ現象などによって素子の耐圧などの電気的特性を劣化させることがない。これに対して、ＳＯＩ構造のＴＦＴでは、チャネル下部が下地絶縁膜により完全に分離されているため、チャネル領域を所定の電位に固定することができず、チャネル領域が電気的に浮いた状態（フローティング状態）となる。
【０００６】
このとき、ドレイン領域近傍の電界で加速されたキャリアと結晶格子との衝突によるインパクトイオン化現象によって余剰キャリアが発生し、この余剰キャリアがチャネルの下部に蓄積する。このようにしてチャネル下部に余剰キャリアが蓄積してチャネル電位が上昇すると、ソース−チャネル−ドレインのＮＰＮ（Ｎチャネル型の場合）構造が見かけ上のバイポーラ素子として動作するため、異常電流により素子のソース−ドレイン間耐圧が劣化するなど、電気的な特性が悪化するという問題がある。このようなチャネル部が電気的に浮いた状態であることに起因する一連の現象を基板浮遊効果と呼ぶ。なお、正孔よりも電子の方が移動度が高いため、一般には電子をキャリアとするＮチャネルトランジスタの方が正孔をキャリアとするＰチャネルトランジスタよりもインパクトイオン化現象が激しく生じ、基板浮遊効果が大きくなる。
【０００７】
そこで、従来から、チャネル領域と所定の経路で電気的に接続されたボディコンタクト領域を設け、チャネル領域に蓄積された余剰キャリアをこのボディコンタクト領域から引き抜くことで基板浮遊効果を抑制する技術が採用されている。この種のボディコンタクト領域を有するＳＯＩ構造のトランジスタを含む半導体装置は、例えば特開平９−２４６５６２号公報に開示されている。
【０００８】
ところが、ボディコンタクト領域を備えたトランジスタはある程度高い耐圧を確保できる反面、ボディコンタクト領域を有することで素子の占有面積が大きくなるという欠点があった。したがって、多数のデータ線や走査線等の配線ピッチに応じて多くの論理回路を用意する必要がある周辺駆動回路にボディコンタクト領域を備えたトランジスタを採用すると、回路レイアウトが難しくなり、配線の狭ピッチ化、ひいては表示装置としての高精細化に限界が生じることになる。
【０００９】
ここで、Ｎチャネルトランジスタでは耐圧低下の問題があるものの、Ｐチャネルトランジスタでは基板浮遊効果による悪影響がさほど生じず、ある程度の耐圧を確保できるため、Ｐチャネルトランジスタではボディコンタクト領域を設けずにフローティングボディ構造を採ることもできる。しかしながら、従来、周辺駆動回路で用いていた相補型トランジスタを全てＰチャネルトランジスタに置き換えたとすると、消費電力が著しく増大するとともに、周辺駆動回路からの発熱が大きくなる、等の新たな問題が発生する。この種の問題は、液晶装置に限らず、他の電気光学装置にも共通の問題である。
【００１０】
本発明は、上記の課題を解決するためになされたものであって、単結晶半導体層を用いたトランジスタを一つの構成要素とする周辺駆動回路であって、充分な耐圧を有して電気的特性に優れ、小型化、低消費電力化が実現可能な周辺駆動回路を内蔵したアクティブマトリクス基板、およびそれを用いた電気光学装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記の目的を達成するために、本発明の電気光学装置は、複数の走査線と、複数のデータ線と、前記走査線および前記データ線に接続された複数のスイッチング素子と、各スイッチング素子に接続された複数の画素電極とを含む表示領域を有するアクティブマトリクス基板を備えた電気光学装置であって、前記アクティブマトリクス基板上に、単結晶半導体層からなるチャネル領域を有するＴＦＴを一つの構成要素とする走査線駆動回路が形成され、前記走査線駆動回路にソースタイ構造をなすＮチャネルＴＦＴが用いられていることを特徴とする。
【００１２】
ＳＯＩのトランジスタ構造には、従来から、例えば次の４種類の構造が提案されている。図１８は、単結晶シリコン層１１にソース領域１２、チャネル領域１３、ドレイン領域１４がそれぞれ形成され、チャネル領域１３上にゲート電極１５が配置されただけの「フローティングボディ構造」のＴＦＴである。このＴＦＴにおいては、チャネル領域１３が所定の電位に固定されず、チャネル領域１３がフローティング状態となっている。なお、符号１６，１７はともにコンタクトである。
【００１３】
それに対して、図１９，図２０，図１７はチャネル領域の電位が固定されたものであり、図１９はチャネル領域１３の側方にチャネル領域１３に蓄積された余剰キャリアを引き抜くためのボディコンタクト領域１８（右上がりの斜線で示す）を設けた「Ｔ型ゲート構造」のＴＦＴ、図２０はチャネル領域１３の両側方にボディコンタクト領域１８ａ，１８ｂを設けた「Ｈ型ゲート構造」のＴＦＴ、である。なお、符号１９はボディコンタクト領域に接続されたコンタクトである。図１７はソース領域１２の縁にボディコンタクト領域１８ｃ，１８ｄを設け、ソース領域１２とボディコンタクト領域１８ｃ，１８ｄを共通のコンタクト１６，１７で同時に所定の電位に固定する、いわゆる「ソースタイ構造」と呼称されるＴＦＴである。
【００１４】
図から明らかなように、ボディコンタクト構造を取る３種類のＴＦＴのうち、図１９に示すＴ型ゲート構造と図２０に示すＨ型ゲート構造のものは、ボディコンタクト領域をチャネル領域の側方にはみ出させた設計となっており、半導体層のパターンが大きくなるばかりか、ボディコンタクト領域を所定の電位に固定するためのコンタクトと配線とが別個に必要になり、他の２つに比べて１個のトランジスタの占有面積が大きくなるため、本発明の周辺駆動回路には使用しないことにする。これに対して、図１７に示すソースタイ構造のものは、ソース領域の縁にボディコンタクト領域を設けているので、半導体層のパターン自体が大きくなることがなく、しかもソース領域とボディコンタクト領域で一つのコンタクトを共有しているので、占有面積が図１８のフローティングボディ構造のものとほとんど変わらない。
【００１５】
そのため、ソースタイ構造のＴＦＴの使用により、通常であれば基板浮遊効果が大きいＮチャネルＴＦＴであっても、トランジスタ素子の占有面積を大きくすることなく、チャネル領域の余剰キャリアをボディコンタクト領域から引き抜くことで基板浮遊効果を抑制でき、所望のソース−ドレイン間耐圧を確保することができる。すなわち、上記本発明の電気光学装置においては、アクティブマトリクス基板上に単結晶半導体層を有するＴＦＴを備えた走査線駆動回路が内蔵され、走査線駆動回路にソースタイ構造をなすＮチャネルＴＦＴが用いられているので、耐圧等の電気的特性に優れた小型の走査線駆動回路を備えた電気光学装置を実現することができる。
【００１６】
そこで、本発明においては、走査線駆動回路を構成する多数のＴＦＴの中で、ソースタイ構造をなすＮチャネルＴＦＴと、もともと耐圧低下の心配のないフローティングボディ構造をなすＰチャネルＴＦＴを使い分ければよいことになる。そのときに着目すべき点は、図１７に示すソースタイ構造は、ソース側とドレイン側が非対称の構成であり、ソースとドレインの関係が逆転してはならない構成であるのに対し、図１８に示すフローティングボディ構造は、ソース側とドレイン側が対称の構成であり、ソースとドレインの関係が逆転してもかまわない構成であるという点である。よって、上記２種のＴＦＴの使い分けの基本的な考え方は、回路中で入力信号等に応じてソースとドレインの関係が逆転するような個所ではソースタイ構造は使用できず、フローティングボディ構造を使用しなければならない。一方、ソースとドレインの関係が固定した個所ではソースタイ構造、フローティングボディ構造ともに使用できるということである。そして、本発明においては、フローティングボディ構造を使用する場合には、耐圧確保の点からＰチャネルＴＦＴ限定である。
【００１７】
以上のことから、より具体的には、前記走査線駆動回路は、トランスミッションゲートとインバータとを有する複数のラッチ回路と、波形制御回路と、バッファ回路とを含むものであり、前記トランスミッションゲートにフローティングボディ構造のＰチャネルＴＦＴを用いることができる。
【００１８】
上記の各部のうち、トランスミッションゲートは、入力された選択パルス信号を次段に順次転送する機能を有しており、場合によってソースとドレインの関係が逆転することが考えられるので、フローティングボディ構造を使用することになる。その場合でもＰチャネルＴＦＴを使用することにより、耐圧低下の問題を回避することができる。
【００１９】
さらに、前記インバータ、前記波形制御回路、および前記バッファ回路にＰチャネルＴＦＴおよびＮチャネルＴＦＴを相補的に組み合わせた相補型ＴＦＴが用いられるとともに、この相補型ＴＦＴを構成するＮチャネルＴＦＴがソースタイ構造をなす構成を用いることが望ましい。
【００２０】
走査線駆動回路の各部のうち、ラッチ回路において、２段のインバータ入力が互いの出力に接続されたフリップフロップと呼ばれる構成部分は転送データを一時的に保持する機能を有するものであり、波形制御回路およびバッファ回路はラッチ回路からの出力を論理演算し、画素領域の走査線に信号を供給する機能を有するものである。これら各部はソースとドレインの位置関係が常に固定されているため、ソースタイ構造のＴＦＴを用いることができる。よって、相補型ＴＦＴを用いることにより片チャネルＴＦＴを用いた場合と比べてはるかに低消費電力化を図ることができる。このとき、相補型ＴＦＴにはＮチャネルＴＦＴが含まれるので、そのＮチャネルＴＦＴはソースタイ構造を採る必要があり、そうすることによって所望の耐圧を確保することができる。
【００２１】
さらに、上記の各部における相補型ＴＦＴを構成するＰチャネルＴＦＴをもソースタイ構造としてもよい。ＰチャネルＴＦＴに関しては、耐圧の心配がないので、フローティングボディ構造を用いてもよいが、ソースタイ構造の採用により耐圧をより向上することができる。
【００２２】
また、本発明の他の電気光学装置は、複数の走査線と、複数のデータ線と、前記走査線および前記データ線に接続された複数のスイッチング素子と、各スイッチング素子に接続された複数の画素電極とを含む表示領域を有するアクティブマトリクス基板を備えた電気光学装置であって、前記アクティブマトリクス基板上に、単結晶半導体層からなるチャネル領域を有するＴＦＴを一つの構成要素とするデータ線駆動回路が形成され、前記データ線駆動回路にソースタイ構造をなすＮチャネルＴＦＴが用いられていることを特徴とする。
【００２３】
上では走査線駆動回路について述べたが、データ線駆動回路についても全く同様のことが言える。すなわち、電気光学装置を構成するアクティブマトリクス基板上に単結晶半導体層を有するＴＦＴを備えたデータ線駆動回路が内蔵され、そのデータ線駆動回路にソースタイ構造をなすＮチャネルＴＦＴが用いられているので、耐圧等の電気的特性に優れた小型のデータ線駆動回路を備えた電気光学装置を実現することができる。
【００２４】
より具体的には、前記データ線駆動回路は、クロックドインバータとインバータとを有する複数のラッチ回路と、波形制御回路と、バッファ回路と、サンプルホールド回路とを含むものであり、前記サンプルホールド回路にフローティングボディ構造のＰチャネルＴＦＴを用いることができる。
【００２５】
上記の各部のうち、サンプルホールド回路は、各データ線に設けられたサンプリング用のスイッチ（トランジスタ）からなり、外部から供給される画像信号をサンプリング制御信号に従ってサンプリングし、各データ線に供給するものである。サンプルホールド回路は、場合によってソースとドレインの関係が逆転することが考えられるので、フローティングボディ構造を使用することになる。その場合でもＰチャネルＴＦＴを使用することにより、耐圧低下の問題を回避することができる。
【００２６】
さらに、前記クロックドインバータ、前記インバータ、前記波形制御回路、および前記バッファ回路に相補型ＴＦＴが用いられるとともに、この相補型ＴＦＴを構成するＮチャネルＴＦＴがソースタイ構造をなす構成を採用することが望ましい。
【００２７】
データ線駆動回路の各部のうち、ラッチ回路においてクロックドインバータおよびインバータで構成されるフリップフロップは、転送データを一時的に保持する機能を有するものであり、波形制御回路およびバッファ回路はラッチ回路からの出力と選択期間調整信号を論理演算し、表示データをデータ線に供給するためのサンプルホールド回路に入力する機能を有するものである。これら各部はソースとドレインの位置関係が常に固定されているため、ソースタイ構造のＴＦＴを用いることができる。よって、相補型ＴＦＴを用いることにより片チャネルＴＦＴを用いた場合と比べてはるかに低消費電力化を図ることができる。このとき、相補型ＴＦＴにはＮチャネルＴＦＴが含まれるので、そのＮチャネルＴＦＴはソースタイ構造を採る必要があり、そうすることによって所望の耐圧を確保することができる。
【００２８】
さらに、上記の各部における相補型ＴＦＴを構成するＰチャネルＴＦＴをもソースタイ構造とすれば、耐圧をより向上できて好ましいことは、上記の走査線駆動回路側と同様である。
【００２９】
また、本発明の他の電気光学装置は、複数の走査線と、複数のデータ線と、前記走査線および前記データ線に接続された複数のスイッチング素子と、各スイッチング素子に接続された複数の画素電極とを含む表示領域を有するアクティブマトリクス基板を備えた電気光学装置であって、前記アクティブマトリクス基板上に、単結晶半導体層からなるチャネル領域を有するＴＦＴを一つの構成要素とする走査線駆動回路およびデータ線駆動回路が形成され、前記走査線駆動回路および前記データ線駆動回路にソースタイ構造をなすＮチャネル薄膜トランジスタが用いられていることを特徴とする。すなわち、本発明の電気光学装置において、本発明の特徴点である上記の走査線駆動回路、データ線駆動回路をともに兼ね備えていてもよいことは勿論である。
【００３０】
上記の目的を達成するために、本発明のアクティブマトリクス基板は、複数の走査線と、複数のデータ線と、前記走査線および前記データ線に接続された複数のスイッチング素子と、各スイッチング素子に接続された複数の画素電極とを含む表示領域を有するアクティブマトリクス基板であって、単結晶半導体層からなるチャネル領域を有するＴＦＴを一つの構成要素とする走査線駆動回路が基板上に形成され、前記走査線駆動回路にソースタイ構造をなすＮチャネル薄膜トランジスタが用いられていることを特徴とする。もしくは、単結晶半導体層からなるチャネル領域を有するＴＦＴを一つの構成要素とするデータ線駆動回路が基板上に形成され、前記データ線駆動回路にソースタイ構造をなすＮチャネル薄膜トランジスタが用いられていることを特徴とする。
【００３１】
本発明のアクティブマトリクス基板によれば、耐圧等の電気的特性に優れた小型の走査線駆動回路やデータ線駆動回路を備えた電気光学装置を容易に実現することができる。
【００３２】
本発明の電子機器は、上記本発明の電気光学装置を備えたことを特徴とする。この構成によれば、上記本発明の電気光学装置を表示部として使用することにより、低消費電力で小型の表示部を備えた電子機器を実現することができる。
【００３３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
［液晶装置］
まず、本発明に係る電気光学装置として、液晶装置を一例にとって説明する。この液晶装置は、後述するように、ＴＦＴアレイ基板（アクティブマトリクス基板）と対向基板とが互いに一定の間隙をもって貼付され、この間隙に液晶が挟持された構成となっている。
【００３４】
図１は、この液晶装置の電気的な構成を示すブロック図である。この図に示すように、液晶装置１００を構成するＴＦＴアレイ基板において、表示領域１００ａの外側周辺には、データ線駆動回路２００および走査線駆動回路４００を含む周辺駆動回路が設けられている。すなわち、本実施の形態は、ＴＦＴアレイ基板上に周辺駆動回路が形成された周辺回路内蔵型のアクティブマトリクス駆動方式の液晶装置である。
【００３５】
ここで、表示領域１００ａには、ｍ本の走査線が、Ｘ方向に沿って平行に配列して形成される一方、（６・ｎ）本のデータ線が、Ｙ方向に沿って平行に配列して形成されるとともに、これらの走査線３ａとデータ線６ａとの各交差に対応して、画素１１０がマトリクス状に配列されている。この画素１１０は、例えば図２に示されるように、ＴＦＴ１１６ａのゲートが走査線３ａに接続される一方、そのソースがデータ線６ａに接続されるとともに、そのドレインが矩形状の画素電極１１８ａに接続されている。さらに、画素電極１１８ａと、上記対向基板の対向面に形成される対向電極１０８との両電極間には、液晶１０５が挟持されて液晶層が構成されている。さらに、この液晶層に蓄積される電荷のリークを防ぐために、蓄積容量１１９ａが、画素電極１１８ａと一定電位ＶＥＥとの間において液晶層と並列に付加されている。なお、画素スイッチング用のＴＦＴ１１６ａにはフローティングボディ構造のＰチャネルＴＦＴが用いられている。
【００３６】
次に、この電気光学装置における周辺回路について説明する。まず、周辺回路のうち、走査線駆動回路４００は、１垂直走査期間において、走査信号Ｇ１、Ｇ２、…、Ｇｍを、走査線３ａの各々に対しパルス的に順次供給するものである。一方、データ線駆動回路２００は、１水平走査期間において、すなわち、１本の走査線３ａに走査信号が走査線駆動回路４００によって供給されている期間において、サンプリング制御信号Ｓ１、Ｓ２、…、Ｓｎを、サンプリング制御信号線１１４ａの各々に順次供給するものである。
【００３７】
また、データ線駆動回路２００の一部を構成するサンプルホールド回路３００は、データ線６ａの１本毎に設けられるサンプリングスイッチ３０１から構成される。そして、各サンプリングスイッチ３０１は、画像信号線１１５ａに供給される画像信号を、サンプリング制御信号Ｓ１、Ｓ２、…、Ｓｎにしたがってサンプリングして、対応するデータ線６ａに供給するものである。
【００３８】
ここで、本実施形態においては、データ線６ａが相隣接する６本毎にブロック化されるとともに、このブロックに対応して設けられる６個のサンプリングスイッチ３０１が、同一のサンプリング制御信号によって同時に画像信号のサンプリングを行う構成となっている。一方、本実施形態における６本の画像信号線１１５ａには、予めシリアル−パラレル変換された６系統の画像信号ＶＩＤ１〜ＶＩＤ６が、詳細には、１系統の画像信号を６系統に分配されるとともに時間軸に６倍に伸長された画像信号ＶＩＤ１〜ＶＩＤ６が、図示しない外部画像処理回路から供給される構成となっている。このため、あるサンプリング制御信号Ｓｉ（ｉは、１≦ｉ≦ｎを満たす整数）が供給されると、図１において左から数えて（６・ｉ−５）本目〜（６・ｉ）本目の６本のデータ線６ａに、それぞれ画像信号ＶＩＤ１〜ＶＩＤ６が同時にサンプリングされることとなる。
【００３９】
このような構成において、ある走査線３ａに走査信号が供給されると、まず、当該走査線に接続されるＴＦＴ１１６ａがすべてオンし、次に、この状態において、サンプリング制御信号Ｓ１、Ｓ２、…、Ｓｎが順番に供給されると、データ線６ａが左から６本毎に、画像信号ＶＩＤ１〜ＶＩＤ６がサンプリングされる結果、オンしたＴＦＴ１１６ａに対応する液晶層に書き込まれて、所定の期間保持される。
【００４０】
この際、各画素１１０の液晶層に印加される電圧レベルに応じて液晶分子の配向や秩序が変化するので、その光変調によって階調表示が行われることなる。例えば、液晶を通過する光量は、ノーマリーホワイトモードであれば、印加電圧が高くなるにつれて制限される一方、ノーマリーブラックモードであれば、印加電圧が高くなるにつれて緩和されるので、表示領域１００ａでは、画像信号に応じたコントラストを持つ光が各画素毎に出射される。このため、所定の表示が可能となっているのである。
【００４１】
＜データ線駆動回路＞
次に、データ線駆動回路２００の詳細について説明する。図１に示されるように、データ線駆動回路２００は、ｎ段接続されたラッチ回路２０２と、各ラッチ回路２０２による転送信号Ｑ１〜Ｑｎの位相を調整するｎ個の波形制御回路２０４と、各波形制御回路の出力信号Ｘ１〜Ｘｎの駆動能力を高めるｎ個のバッファ回路２０６とから構成される。なお、ｎ段のラッチ回路２０２を総称してＸシフトレジスタと呼ぶことにする。
【００４２】
このＸシフトレジスタは、水平走査期間の最初に供給されるスタートパルスＳＰＸを、各段のラッチ回路２０２により、クロック信号ＣＬＸ（およびその反転クロック信号ＣＬＸ’）にしたがって順次転送して、転送信号Ｑ１〜Ｑｎとして出力するものである。ここで、各ラッチ回路２０２の一例としては、例えば、図３に示されるような構成が挙げられる。図において、各ラッチ回路２０２は、それぞれクロックドインバータ２２２、２２６およびインバータ２２４から構成され、いずれもＰチャネルＴＦＴおよびＮチャネルＴＦＴを組み合わせて相補的に構成されている。そして、この相補型ＴＦＴを構成するＮチャネルＴＦＴがソースタイ構造となっている。ＰチャネルＴＦＴについては、ソースタイ構造、フローティングボディ構造のいずれでもよい。
【００４３】
奇数段のラッチ回路２０２において、クロックドインバータ２２２は、入力側に供給される信号（スタートパルスＳＰＸ）を、クロック信号ＣＬＸのＨレベル期間であって、かつ、反転クロック信号ＣＬＸ’のＬレベル期間で反転して出力するものである。次に、インバータ２２４は、クロックドインバータ２２２の出力を反転して、当該段の転送信号として出力されるものである。また、クロックドインバータ２２６は、インバータ２２４の出力たる当該段の出力信号を、クロック信号ＣＬＸのＬレベル期間であって、かつ、反転クロック信号ＣＬＸ’のＨレベル期間で反転して、インバータ２２４の入力側に帰還するものである。このように互いの出力を他方の入力に接続するようにインバータ、クロックドインバータを構成したものは一般にフリップフロップと呼ばれる。一方、偶数段のラッチ回路２０２におけるクロックドインバータ２２２、２２６は、奇数段におけるクロックドインバータ２２２、２２６と、供給されるクロック信号が入れ替わった関係にある。
【００４４】
このため、Ｘシフトレジスタにおける各段のラッチ回路２０２から出力される転送信号Ｑ１、Ｑ２、…、Ｑｎは、図６に示すように出力されることとなる。すなわち、第１段目のラッチ回路２０２が、水平走査期間の最初に供給されるスタートパルスＳＰＸを、クロック信号ＣＬＸの立ち上がりで取り込んで、転送信号Ｑ１として出力した後、以降の第２〜第ｎ段のラッチ回路２０２が、転送信号Ｑ１を、クロック信号ＣＬＸの半周期分だけ順次遅延させて、転送信号Ｑ２〜Ｑｎとして出力することとなる。
【００４５】
このように転送信号Ｑ１〜Ｑｎは、クロック信号ＣＬＸの半周期毎に順次シフトした関係にあるので、図６に示されるように、相隣接するもの同士においてその半分期間が互いに重複する。そこで、この重複期間を除去するために、例えば図４に示されるような波形制御回路２０４が設けられている。図において、波形制御回路２０４は、各ラッチ回路２０２の出力に対応して設けられ、各々は、ＮＡＮＤ回路２０４ａとインバータ２０４ｂとの直列接続からなる。波形制御回路２０４もラッチ回路２０２と同様、相補型ＴＦＴが用いられ、ＮチャネルＴＦＴがソースタイ構造となっている。ＰチャネルＴＦＴについては、ソースタイ構造、フローティングボディ構造のいずれでもよい。
【００４６】
このうち、奇数段目に対応するＮＡＮＤ回路２０４ａは、対応するラッチ回路２０２から供給される転送信号と位相調整信号ＥＮＢ１との否定論理積信号を、一方、偶数段目のＮＡＮＤ回路２０４ａは、対応するラッチ回路２０２から供給される転送信号と位相調整信号ＥＮＢ２との否定論理積信号を、それぞれ出力するものである。
【００４７】
ここで、位相調整信号ＥＮＢ１、ＥＮＢ２は、ともにクロック信号ＣＬＸ（およびその反転クロック信号ＣＬＸ’）と同期して供給されるものであり、その信号波形は、図６に示される通りである。すなわち、位相調整信号ＥＮＢ１、ＥＮＢ２は、そのパルス幅がクロック信号ＣＬＸ（反転クロック信号ＣＬＸ’）よりも若干狭められ、かつ、両者のパルス期間が排他的である信号である。
【００４８】
そして、各段のラッチ回路２０２による転送信号Ｑ１、Ｑ２、…、Ｑｎは、波形制御回路２０４のそれぞれによって、互いに重複期間を持たないように、位相調整信号ＥＮＢ１またはＥＮＢ２のパルス幅に制限されて、サンプリング制御信号Ｘ１、Ｘ２、…、Ｘｎとしてバッファ回路２０６に供給されることとなる。
【００４９】
次に、バッファ回路２０６は、駆動能力が後段となるにつれて大きくなるインバータを、複数段直列した構成となっており、波形制御回路２０４によるサンプリング制御信号Ｘ１、Ｘ２、…、Ｘｎを、波形整形するとともに、駆動能力を高めて、サンプリング制御信号Ｓ１、Ｓ２、…、Ｓｎとしてサンプルホールド回路３００に供給するものである。なお、波形制御回路２０４におけるインバータ２０４ｂを、バッファ回路２０６における初段のインバータとする場合もある。バッファ回路２０６についてもラッチ回路２０２や波形制御回路２０４と同様、相補型ＴＦＴが用いられ、ＮチャネルＴＦＴがソースタイ構造となっている。ＰチャネルＴＦＴについては、ソースタイ構造、フローティングボディ構造のいずれでもよい。
【００５０】
また上述したように、サンプルホールド回路３００は、データ線６ａの１本毎に設けられるサンプリングスイッチ３０１から構成されているが、各サンプリングスイッチ３０１は、フローティングボディ構造のＰチャネルＴＦＴで構成されている。
【００５１】
＜走査線駆動回路＞
次に、走査線駆動回路４００の詳細について説明する。
この走査線駆動回路４００は、図５に示すように、ｍ段接続されたラッチ回路４０２を構成する双方性シフトレジスタ１１１と、双方向性シフトレジスタ１１１の各段の出力に対応して夫々設けられた複数の波形制御回路１１２ａおよびバッファ回路１１２ｂとを備えて構成されている。
【００５２】
双方向性シフトレジスタ１１１について詳述する。
図５に示すように、双方向性シフトレジスタ１１１の各段は、方向制御信号の一例としての２値の転送方向制御信号Ｄ及びその反転信号ＤINVに応じて転送方向が固定される転送方向制御部と、所定周期のクロック信号の一例としての基準クロック信号ＣＬおよびその反転信号ＣＬINVに基づいて転送信号を生成する転送信号生成部とから構成されている。また、転送信号生成部は、基準クロック信号ＣＬおよびその反転信号ＣＬINVの２値レベル（ＯＮ状態とＯＦＦ状態）が変化する毎に、入力信号の取り込みを行う信号取込部と、取り込んだ信号の帰還を行って、各段における転送信号を生成すると共に、次段に転送する帰還部とを含んで構成されている。
【００５３】
まず、転送方向制御部は、トランスミッションゲート１１４、１１５、１１６及び１１７を夫々含んで構成されている。トランスミッションゲート１１４及び１１６は、信号ＤがＯＮ状態の時に転送可能となり転送方向を順方向の一例としてのＵ→Ｄ方向に制限するように構成及び接続されている。トランスミッションゲート１１５及び１１７は、信号ＤINVがＯＮ状態の時に転送可能となり転送方向を逆方向の一例としてのＤ→Ｕ方向に制限するように構成及び接続されている。そして、双方向性シフトレジスタ１１１の各段には、制限する転送方向が互いに異なるトランスミッションゲート１１４及び１１５またはトランスミッションゲート１１６及び１１７が交互に設けられている。
【００５４】
次に、転送信号生成部は、信号取込部がトランスミッションゲート１１８及び１２０を、また、帰還部がトランスミッションゲート１１９及び１２１を含んで構成されている。
【００５５】
双方向性シフトレジスタ１１１の奇数段に設けられた信号取込部のトランスミッションゲート１１８は、前記転送方向制御部により転送方向がＵ→Ｄ方向に制限された場合には、トランスミッションゲート１１４を介して転送される前段の転送信号を、また、転送方向がＤ→Ｕ方向に制限された場合には、トランスミッションゲート１１７を介して転送される前段の転送信号を、信号ＣＬがＯＮ状態の時に自段の転送信号として取り込むように構成及び接続されている。
【００５６】
また、トランスミッションゲート１１８と接続される帰還部のトランスミッションゲート１１９は、トランスミッションゲート１１８を介して取り込まれた転送信号に、クロック信号ＣＬの反転信号ＣＬINVがＯＮ状態の期間に帰還をかけるように構成及び接続されている。
【００５７】
トランスミッションゲート１１８，１１９には２段のインバータ１２２，１２３からなるフリップフロップ１２４が接続されており、各フリップフロップ１２４から出力される転送信号Ｑ１〜Ｑｍが波形制御回路１１２ａおよびバッファ回路１１２ｂにそれぞれ入力される構成となっている。
【００５８】
本実施の形態の場合、各トランスミッションゲート１１４〜１２１は、フローティングボディ構造のＰチャネルＴＦＴで構成されている。この場合、これまで述べたトランスミッションゲートでは、ハイとローの２値のうちローレベルがＯＮ状態に相当する。その一方、フリップフロップ１２４、波形制御回路１１２ａおよびバッファ回路１１２ｂには、相補型ＴＦＴが用いられ、相補型ＴＦＴを構成するＮチャネルＴＦＴがソースタイ構造となっている。ＰチャネルＴＦＴについては、ソースタイ構造、フローティングボディ構造のいずれでもよい。
【００５９】
＜各駆動回路の構成素子の具体例＞
次に、データ線駆動回路２００のラッチ回路２０２におけるインバータ２２４を構成する相補型ＴＦＴを例に挙げて、各駆動回路を構成するＴＦＴ素子を説明する。図７は、このインバータ２２４を従来のフローティングボディ構造のＴＦＴで構成した場合の平面図、図８は、このインバータ２２４を本発明のソースタイ構造のＴＦＴで構成した場合の平面図であり、図９は、図８のＡ−Ａ’線に沿う断面図である。
【００６０】
これらの図に示されるように、ＰチャネルＴＦＴ１０Ｐは、ソース領域４２０２のゲート側とドレイン領域４２０４のゲート側にそれぞれ不純物の低濃度領域４２１２、４２１４が設けられ、同様に、ＮチャネルＴＦＴは、ドレイン領域４３０２のゲート側とソース領域４３０４のゲート側にそれぞれ不純物の低濃度領域４３１２、４３１４が設けられている。すなわち、本実施の形態の場合、ＰチャネルＴＦＴ、ＮチャネルＴＦＴはともにＬＤＤ（Lightly Doped Drain）構造を採っている。
【００６１】
また、Ｐチャネル型およびＮチャネル型で兼用されるゲート電極４００２は、クロックドインバータ２２２、２２６の出力配線と接続（または兼用）されるものである。一方、電源の高位側電圧Ｖｄｄが印加される配線４００４は、ＰチャネルＴＦＴのソース領域４２０２に対し、層間絶縁膜４０１２およびゲート絶縁膜４１００に開口するコンタクトホール４０１０を介して接続され、また、電源の低位側電圧Ｖｓｓが印加される配線４００６は、ＮチャネルＴＦＴのソース領域４３０４に対し、コンタクトホール４０１０を介して接続されている。そして、インバータ２２４の出力となる配線４００８は、ＰチャネルＴＦＴのドレイン領域４２０４とＮチャネルＴＦＴのドレイン領域４３０２とに、それぞれコンタクトホール４０１０を介して接続されている。
【００６２】
回路的には、インバータ２２４では各ＴＦＴのソースとドレインの関係が固定しているため、図７に示すフローティングボディ構造、図８に示すソースタイ構造をともに使用することができる。ところが、実際にはＮチャネルＴＦＴにフローティングボディ構造を採用すると耐圧低下の問題が生じるため、本発明では図７に示す構成は使用せず、図８に示す構成を使用する。これにより、高い耐圧を確保することができる。すなわち、図８の構成においては、電源の高位側電圧Ｖｄｄが印加される配線４００４に接続されたＰチャネルＴＦＴのソース領域４２０２の縁に高濃度のＮ型不純物が導入されたボディコンタクト領域１８Ｎが設けられ、ソース領域４２０２とボディコンタクト領域１８Ｎとに跨るようにコンタクト１７Ｎが設けられている。その一方、電源の低位側電圧Ｖｓｓが印加される配線４００６に接続されたＮチャネルＴＦＴのソース領域４３０４の縁に高濃度のＰ型不純物が導入されたボディコンタクト領域１８Ｐが設けられ、ソース領域４３０４とボディコンタクト領域１８Ｐとに跨るようにコンタクト１７Ｐが設けられている。
【００６３】
本実施の形態の液晶装置においては、走査線駆動回路４００の複数のラッチ回路４０２を構成するトランスミッションゲート１１４〜１２１にフローティングボディ構造のＰチャネルＴＦＴを用いているので、ボディコンタクト領域が不要となり、素子面積が増加することなく、微細なレイアウトが可能となる。また、この部分は電源ライン間を接続しないため、消費電力が増えることもない。その一方、その他のフリップフロップ１２４、波形制御回路１１２ａおよびバッファ回路１１２ｂに相補型ＴＦＴを用いるとともに、この相補型ＴＦＴを構成するＮチャネルＴＦＴにソースタイ構造を用いているので、回路動作に支障が生じることなく、耐圧低下の問題を回避できると同時に、低消費電力化を図ることができる。さらに、相補型ＴＦＴを構成するＰチャネルＴＦＴもソースタイ構造とすれば、耐圧をより向上することができる。これにより、耐圧等の電気的特性に優れた小型の走査線駆動回路を実現することができる。
【００６４】
同様に、データ線駆動回路２００を構成するサンプルホールド回路３００にフローティングボディ構造のＰチャネルＴＦＴを用いる一方、その他、複数のラッチ回路２０２を構成するクロックドインバータ２２２，２２６、インバータ２２４、波形制御回路２０４、バッファ回路２０６に相補型ＴＦＴを用いるとともに、この相補型ＴＦＴを構成するＮチャネルＴＦＴにソースタイ構造を用いているので、回路動作に支障が生じることなく、耐圧低下の問題を回避できると同時に、低消費電力化を図ることができる。さらに、相補型ＴＦＴを構成するＰチャネルＴＦＴもソースタイ構造とすれば、耐圧をより向上することができる。これにより、耐圧等の電気的特性に優れた小型のデータ線駆動回路を実現することができる。
【００６５】
＜液晶装置の全体構成＞
次に、上述した実施の形態に係る液晶装置の全体構成について図１０および図１１を参照して説明する。ここで、図１０は、液晶装置１００の構成を示す斜視図であり、図１１は、図１０におけるＣ−Ｃ’線に沿う断面図である。
【００６６】
これらの図に示すように、液晶装置１００は、画素電極１１８ａ等が形成されたガラスや、半導体、石英などからなるＴＦＴアレイ基板１０と、対向電極１０８等が形成されたガラスなどの透明な対向基板２０とが、スペーサＳＰの混入されたシール材５２によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせられるとともに、この間隙に電気光学材料としての液晶１０５が封入された構造となっている。なお、シール材５２は、対向基板２０の周辺に沿って形成されるが、液晶１０５を封入するために一部が開口している。このため、液晶１０５の封入後に、その開口部分が封止材ＳＲによって封止されている。
【００６７】
ここで、ＴＦＴアレイ基板１０の対向面であって、シール材５２の外側の一辺においては、上述したデータ線駆動回路２００が形成され、Ｙ方向に延在するデータ線６ａを駆動する構成となっている。さらに、この一辺には複数の外部回路接続端子１０２が形成されて、シリアル−パラレル変換された画像信号ＶＩＤ１〜ＶＩＤ６などの各種信号を入力する構成となっている。また、この一辺に隣接する２辺には、２個の走査線駆動回路４００が形成されて、Ｘ方向に延在する走査線３ａをそれぞれ両側から駆動する構成となっている。なお、走査線３ａに供給される走査信号の遅延が問題にならないのであれば、走査線駆動回路４００を片側１個だけに形成する構成でも良い。ほかに、ＴＦＴアレイ基板１０においては、データ線６ａへの画像信号の書込負荷を低減するため、各データ線６ａを、画像信号のサンプリングに先行するタイミングにおいて、所定電位にプリチャージするプリチャージ回路を形成しても良い。
【００６８】
一方、対向基板の対向電極１０８は、貼合せ部分における４隅のうち、少なくとも１箇所において設けられた導通材によって、ＴＦＴアレイ基板１０との電気的導通が図られている。他に、対向基板２０には、液晶装置１００の用途に応じて、例えば、ストライプ状、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、例えば、クロムやニッケルなどの金属材料、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどの遮光膜が設けられる。なお、色光変調の用途の場合には、カラーフィルタは形成されずに遮光膜が対向基板２０に設けられる。また、必要に応じて液晶装置１０に光を照射するバックライトが、いずれか一方の基板の背面側に設けられる。
【００６９】
加えて、ＴＦＴアレイ基板１０および対向基板２０の対向面には、それぞれ所定の方向にラビング処理された配向膜（図示省略）などが設けられる一方、その各背面側には配向方向に応じた偏光子（図示省略）がそれぞれ設けられる。ただし、液晶１０５として、高分子中に液晶を微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜や偏光子などが不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【００７０】
＜電子機器＞
次に、上述した液晶装置を各種の電子機器に適用した場合について説明する。この場合、電子機器は、図１４に示するように、主に、表示情報出力源１０００、表示情報処理回路１００２、周辺駆動回路１００４、液晶装置１００、クロック発生回路１００８ならびに電源回路１０１０を備えて構成されている。このうち、表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）などのメモリや、光ディスク装置などのストレージユニット、画像信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力するものである。また、表示情報処理回路１００２は、上述したシリアル−パラレル変換回路や、増幅・極性反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫとともに駆動回路１００４に出力するものである。駆動回路１００４は、液晶装置１００を駆動するものであり、上述したデータ線駆動回路２００や、サンプルホールド回路３００、走査線駆動回路４００のほか、製造後の検査に用いる検査回路などを含んだものである。電源回路１０１０は、上述の各回路に所定の電源を供給するものである。
【００７１】
次に、上述した液晶装置を具体的な電子機器に用いた例のいくつかについて説明する。
まず、上記実施の形態の液晶装置を光変調手段として備えた投射型表示装置の構成について、図１３を参照して説明する。
図１３は、上記実施の形態の液晶装置を液晶ライトバルブ（光変調手段）として用いた投射型表示装置の要部を示す概略構成図である。図１３において、符号８１０は光源、８１３、８１４はダイクロイックミラー、８１５、８１６、８１７は反射ミラー、８１８は入射レンズ、８１９はリレーレンズ、８２０は出射レンズ、８２２、８２３、８２４は液晶ライトバルブ、８２５はクロスダイクロイックプリズム、８２６は投射レンズを示す。
【００７２】
光源８１０はメタルハライド等のランプ８１１とランプの光を反射するリフレクタ８１２とからなる。青色光、緑色光反射のダイクロイックミラー８１３は、光源８１０からの光束のうちの赤色光を透過させるとともに、青色光と緑色光とを反射する。透過した赤色光は反射ミラー８１７で反射されて、上記実施形態の液晶装置を備えた赤色光用液晶ライトバルブ８２２に入射される。一方、ダイクロイックミラー８１３で反射された色光のうち緑色光は緑色光反射のダイクロイックミラー８１４によって反射され、上記実施形態の液晶装置を備えた緑色光用液晶ライトバルブ８２３に入射される。なお、青色光は第２のダイクロイックミラー８１４も透過する。青色光に対しては、光路長が緑色光、赤色光と異なるのを補償するために、入射レンズ８１８、リレーレンズ８１９、出射レンズ８２０を含むリレーレンズ系からなる導光手段８２１が設けられ、これを介して青色光が上記実施形態の液晶装置を備えた青色光用液晶ライトバルブ８２４に入射される。
【００７３】
各液晶ライトバルブにより変調された３つの色光はクロスダイクロイックプリズム８２５に入射する。このプリズムは４つの直角プリズムが貼り合わされ、その内面に赤光を反射する誘電体多層膜と青光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が形成される。合成された光は、投射光学系である投射レンズ８２６によってスクリーン８２７上に投射され、画像が拡大されて表示される。
【００７４】
上記構成の投射型表示装置は、上記実施の形態の液晶装置を備えたものであるので、低消費電力で表示品位に優れた投射型表示装置を実現することができる。
【００７５】
図１４は、携帯電話の一例を示した斜視図である。図１４において、符号２０００は携帯電話本体を示し、符号２００１は上記液晶装置を用いた表示部を示している。
【００７６】
図１５は、腕時計型電子機器の一例を示した斜視図である。図１５において、符号２１００は時計本体を示し、符号２１０１は上記液晶装置を用いた表示部を示している。
【００７７】
図１６は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図１６において、符号２２００は情報処理装置、符号２２０２はキーボードなどの入力部、符号２２０４は情報処理装置本体、符号２２０６は上記液晶装置を用いた表示部を示している。
【００７８】
図１４〜図１６に示す電子機器は、上記実施の形態の液晶装置を用いた表示部を備えているので、低消費電力で表示品位に優れた液晶表示部を備えた電子機器を実現することができる。
【００７９】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上記実施の形態で例示した走査線駆動回路、データ線駆動回路の具体的な構成はほんの一例であって、これ以外に種々の構成が適用可能である。
【００８０】
【発明の効果】
以上、詳細に説明したように、本発明によれば、走査線駆動回路やデータ線駆動回路にソースタイ構造をなすＮチャネルＴＦＴが用いられているので、トランジスタ素子の占有面積を大きくすることなく、チャネル領域の余剰キャリアをボディコンタクト領域から引き抜くことで基板浮遊効果を抑制し、所望のソース−ドレイン間耐圧を確保することができる。これにより、耐圧等の電気的特性に優れた小型の周辺駆動回路を備えた電気光学装置を実現することができる。また、ソースタイ構造のＮチャネルＴＦＴとＰチャネルＴＦＴを組み合わせた相補型ＴＦＴの採用により、低消費電力化を図ることができる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係る液晶装置の電気的な回路構成を示すブロック図である。
【図２】 同、液晶装置における画素の構成を示す等価回路図である。
【図３】 同、液晶装置におけるデータ線駆動回路のラッチ回路の構成を示す等価回路図である。
【図４】 同、液晶装置におけるデータ線駆動回路の波形制御回路の構成を示す等価回路図である。
【図５】 同、液晶装置における走査線駆動回路の構成を示す等価回路図である。
【図６】 同、液晶装置におけるデータ線駆動回路の動作を説明するためのタイミングチャートである。
【図７】 同、データ線駆動回路のラッチ回路におけるインバータを構成する相補型ＴＦＴのパターンレイアウトであり、従来のフローティングボディ構造のＴＦＴで構成した場合の平面図である。
【図８】 同図であり、本発明のソースタイ構造のＴＦＴで構成した場合の平面図である。
【図９】 図８のＡ−Ａ’線に沿う断面図である。
【図１０】 同、液晶装置の構造を示す斜視図である。
【図１１】 同、液晶装置の構造を説明するための一部断面図である。
【図１２】 同、液晶装置を適用した電子機器の概略構成を示すブロック図である。
【図１３】 本発明の電子機器の一例である投射型液晶表示装置を示す概略構成図である。
【図１４】 本発明の電子機器の一例を示す斜視図である。
【図１５】 本発明の電子機器の他の例を示す斜視図である。
【図１６】 本発明の電子機器のさらに他の例を示す斜視図である。
【図１７】 ＳＯＩのトランジスタ構造の一例であって、ソースタイ構造のＴＦＴを示す平面図である。
【図１８】 同例であって、フローティングボディ構造のＴＦＴを示す平面図である。
【図１９】 同例であって、Ｔ型ゲート構造のＴＦＴを示す平面図である。
【図２０】 同例であって、Ｈ型ゲート構造のＴＦＴを示す平面図である。
【符号の説明】
３ａ 走査線
６ａ データ線
１０ ＴＦＴアレイ基板（アクティブマトリクス基板）
１１ 単結晶シリコン層（単結晶半導体層）
１３ チャネル領域
１００ 液晶装置（電気光学装置）
１００ａ 表示領域
１１２ａ 波形制御回路（走査線駆動回路側）
１１４〜１２１ トランスミッションゲート
１１６ａ ＴＦＴ（スイッチング素子）
１１８ａ 画素電極
１２４ フリップフロップ
２００ データ線駆動回路
２０２，４０２ ラッチ回路
２０４ 波形制御回路（データ線駆動回路側）
２０６，１１２ｂ バッファ回路
２２２，２２６ クロックドインバータ
２２４ インバータ
３００ サンプルホールド回路
４００ 走査線駆動回路
１００４ 周辺駆動回路
Claims (12)
- 複数の走査線と、複数のデータ線と、前記走査線および前記データ線に接続された複数のスイッチング素子と、各スイッチング素子に接続された複数の画素電極とを含む表示領域を有するアクティブマトリクス基板を備えた電気光学装置であって、
前記アクティブマトリクス基板上に、単結晶半導体層を有する薄膜トランジスタを一つの構成要素とする走査線駆動回路が形成され、
前記単結晶半導体層が、ドレイン領域、チャネル領域およびソース領域を有し、前記ソース領域の一部にボディコンタクト領域が設けられ、
前記ソース領域と前記ボディコンタクト領域とが、コンタクト部を介して同一の電位に固定されており、
前記ボディコンタクト領域は、前記ドレイン領域、前記チャネル領域および前記ソース領域が並ぶ方向である第１の方向に沿って前記ソース領域の縁部にのみ形成され、かつ、前記第１の方向と直交する第２の方向における幅が異なる領域を有し、
前記ボディコンタクト領域のうち、前記コンタクト部が設けられた領域の前記第２の方向の幅が、前記コンタクト部が設けられた領域以外の領域の前記第２の方向の幅よりも広いことを特徴とする電気光学装置。 - 前記走査線駆動回路は、トランスミッションゲートとインバータとを有する複数のラッチ回路と、波形制御回路と、バッファ回路とを含むものであり、前記トランスミッションゲートにフローティングボディ構造のＰチャネル薄膜トランジスタが用いられたことを特徴とする請求項１に記載の電気光学装置。
- 前記インバータ、前記波形制御回路、および前記バッファ回路にＰチャネル薄膜トランジスタおよびＮチャネル薄膜トランジスタを相補的に組み合わせた相補型薄膜トランジスタが用いられるとともに、該相補型薄膜トランジスタを構成するＮチャネル薄膜トランジスタが、ソース領域の一部にボディコンタクト領域が設けられ前記ソース領域と前記ボディコンタクト領域とが同一の電位に固定される構造をなしていることを特徴とする請求項２に記載の電気光学装置。
- 前記相補型薄膜トランジスタを構成するＰチャネル薄膜トランジスタも、ソース領域の一部にボディコンタクト領域が設けられ前記ソース領域と前記ボディコンタクト領域とが同一の電位に固定される構造をなしていることを特徴とする請求項３に記載の電気光学装置。
- 複数の走査線と、複数のデータ線と、前記走査線および前記データ線に接続された複数のスイッチング素子と、各スイッチング素子に接続された複数の画素電極とを含む表示領域を有するアクティブマトリクス基板を備えた電気光学装置であって、
前記アクティブマトリクス基板上に、単結晶半導体層を有する薄膜トランジスタを一つの構成要素とするデータ線駆動回路が形成され、
前記単結晶半導体層が、ドレイン領域、チャネル領域およびソース領域を有し、前記ソース領域の一部にボディコンタクト領域が設けられ、
前記ソース領域と前記ボディコンタクト領域とが、コンタクト部を介して同一の電位に固定されており、
前記ボディコンタクト領域は、前記ドレイン領域、前記チャネル領域および前記ソース領域が並ぶ方向である第１の方向に沿って前記ソース領域の縁部にのみ形成され、かつ、前記第１の方向と直交する第２の方向における幅が異なる領域を有し、
前記ボディコンタクト領域のうち、前記コンタクト部が設けられた領域の前記第２の方向の幅が、前記コンタクト部が設けられた領域以外の領域の前記第２の方向の幅よりも広いことを特徴とする電気光学装置。 - 前記データ線駆動回路は、クロックドインバータとインバータとを有する複数のラッチ回路と、波形制御回路と、バッファ回路と、サンプルホールド回路とを含むものであり、前記サンプルホールド回路にフローティングボディ構造のＰチャネル薄膜トランジスタが用いられたことを特徴とする請求項５に記載の電気光学装置。
- 前記クロックドインバータ、前記インバータ、前記波形制御回路、および前記バッファ回路にＰチャネル薄膜トランジスタおよびＮチャネル薄膜トランジスタを相補的に組み合わせた相補型薄膜トランジスタが用いられるとともに、該相補型薄膜トランジスタを構成するＮチャネル薄膜トランジスタが、ソース領域の一部にボディコンタクト領域が設けられ前記ソース領域と前記ボディコンタクト領域とが同一の電位に固定される構造をなしていることを特徴とする請求項６に記載の電気光学装置。
- 前記相補型薄膜トランジスタを構成するＰチャネル薄膜トランジスタも、ソース領域の一部にボディコンタクト領域が設けられ前記ソース領域と前記ボディコンタクト領域とが同一の電位に固定される構造をなしていることを特徴とする請求項７に記載の電気光学装置。
- 複数の走査線と、複数のデータ線と、前記走査線および前記データ線に接続された複数のスイッチング素子と、各スイッチング素子に接続された複数の画素電極とを含む表示領域を有するアクティブマトリクス基板を備えた電気光学装置であって、
前記アクティブマトリクス基板上に、単結晶半導体層を有する薄膜トランジスタを一つの構成要素とする走査線駆動回路およびデータ線駆動回路が形成され、
前記単結晶半導体層が、ドレイン領域、チャネル領域およびソース領域を有し、前記ソース領域の一部にボディコンタクト領域が設けられ、
前記ソース領域と前記ボディコンタクト領域とが、コンタクト部を介して同一の電位に固定されており、
前記ボディコンタクト領域は、前記ドレイン領域、前記チャネル領域および前記ソース領域が並ぶ方向である第１の方向に沿って前記ソース領域の縁部にのみ形成され、かつ、前記第１の方向と直交する第２の方向における幅が異なる領域を有し、
前記ボディコンタクト領域のうち、前記コンタクト部が設けられた領域の前記第２の方向の幅が、前記コンタクト部が設けられた領域以外の領域の前記第２の方向の幅よりも広いことを特徴とする電気光学装置。 - 複数の走査線と、複数のデータ線と、前記走査線および前記データ線に接続された複数のスイッチング素子と、各スイッチング素子に接続された複数の画素電極とを含む表示領域を有するアクティブマトリクス基板であって、
単結晶半導体層を有する薄膜トランジスタを一つの構成要素とする走査線駆動回路が基板上に形成され、
前記単結晶半導体層が、ドレイン領域、チャネル領域およびソース領域を有し、前記ソース領域の一部にボディコンタクト領域が設けられ、
前記ソース領域と前記ボディコンタクト領域とが、コンタクト部を介して同一の電位に固定されており、
前記ボディコンタクト領域は、前記ドレイン領域、前記チャネル領域および前記ソース領域が並ぶ方向である第１の方向に沿って前記ソース領域の縁部にのみ形成され、かつ、前記第１の方向と直交する第２の方向における幅が異なる領域を有し、
前記ボディコンタクト領域のうち、前記コンタクト部が設けられた領域の前記第２の方向の幅が、前記コンタクト部が設けられた領域以外の領域の前記第２の方向の幅よりも広いことを特徴とするアクティブマトリクス基板。 - 複数の走査線と、複数のデータ線と、前記走査線および前記データ線に接続された複数のスイッチング素子と、各スイッチング素子に接続された複数の画素電極とを含む表示領域を有するアクティブマトリクス基板であって、
単結晶半導体層を有する薄膜トランジスタを一つの構成要素とするデータ線駆動回路が基板上に形成され、
前記単結晶半導体層が、ドレイン領域、チャネル領域およびソース領域を有し、前記ソース領域の一部にボディコンタクト領域が設けられ、
前記ソース領域と前記ボディコンタクト領域とが、コンタクト部を介して同一の電位に固定されており、
前記ボディコンタクト領域は、前記ドレイン領域、前記チャネル領域および前記ソース領域が並ぶ方向である第１の方向に沿って前記ソース領域の縁部にのみ形成され、かつ、 前記第１の方向と直交する第２の方向における幅が異なる領域を有し、
前記ボディコンタクト領域のうち、前記コンタクト部が設けられた領域の前記第２の方向の幅が、前記コンタクト部が設けられた領域以外の領域の前記第２の方向の幅よりも広いことを特徴とするアクティブマトリクス基板。 - 請求項１ないし９のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002028125A JP4168635B2 (ja) | 2002-02-05 | 2002-02-05 | アクティブマトリクス基板、電気光学装置、電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002028125A JP4168635B2 (ja) | 2002-02-05 | 2002-02-05 | アクティブマトリクス基板、電気光学装置、電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003228083A JP2003228083A (ja) | 2003-08-15 |
| JP4168635B2 true JP4168635B2 (ja) | 2008-10-22 |
Family
ID=27749440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002028125A Expired - Fee Related JP4168635B2 (ja) | 2002-02-05 | 2002-02-05 | アクティブマトリクス基板、電気光学装置、電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4168635B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4017706B2 (ja) * | 1997-07-14 | 2007-12-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR20020003246A (ko) * | 2000-03-10 | 2002-01-10 | 구사마 사부로 | 전기 광학 장치 및 전자 기기 |
| JP3632565B2 (ja) * | 2000-05-18 | 2005-03-23 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
-
2002
- 2002-02-05 JP JP2002028125A patent/JP4168635B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003228083A (ja) | 2003-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6448953B1 (en) | Driving circuit for electrooptical device, electrooptical device, and electronic apparatus | |
| JP3846057B2 (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
| JP4998142B2 (ja) | 電気光学装置及び電子機器 | |
| JP3635972B2 (ja) | 電気光学装置の駆動回路、電気光学装置および電子機器 | |
| TWI325131B (en) | Driving circuit of electro-optical device, electro-optical device having driving circuit, and electronic apparatus | |
| JP4058847B2 (ja) | 電気光学装置の駆動回路および電気光学装置および投射型表示装置 | |
| JP3855575B2 (ja) | 電気光学装置の駆動回路、電気光学装置および電子機器 | |
| JP3893819B2 (ja) | 電気光学装置の駆動回路、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器 | |
| JP4168635B2 (ja) | アクティブマトリクス基板、電気光学装置、電子機器 | |
| JP3843658B2 (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
| JP3757646B2 (ja) | 電気光学装置の駆動回路及び電気光学装置 | |
| JP2001188520A (ja) | 電気光学装置の駆動回路、電気光学装置及び電子機器 | |
| JP3633255B2 (ja) | 電気光学装置の駆動回路、電気光学装置及び電子機器 | |
| KR20040010360A (ko) | 전기 광학 장치, 전기 광학 장치용 구동 회로, 전기 광학장치를 구동하는 구동 방법 및 전자 기기 | |
| JP4419394B2 (ja) | 電気光学パネルの駆動方法及び駆動回路、これを用いた電気光学パネル、並びに電子機器 | |
| JP2000310964A (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
| JP4529484B2 (ja) | 電気光学装置及び電子機器 | |
| JP3770061B2 (ja) | データ線駆動回路、走査線駆動回路、電気光学パネルおよび電子機器 | |
| JP3654292B2 (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
| JP3726675B2 (ja) | 電気光学パネル、その駆動回路、データ線駆動回路、走査線駆動回路および電子機器 | |
| JP4111235B2 (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
| JP4406231B2 (ja) | 電気光学装置及び電子機器 | |
| JP2004046201A (ja) | 駆動回路、電気光学装置、及び電子機器 | |
| JP2006243759A (ja) | 電気光学装置の駆動回路、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器 | |
| JP3821148B2 (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050225 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050301 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071005 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080715 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080728 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4168635 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |