JP3516166B2

JP3516166B2 - 薄膜トランジスタの製造方法

Info

Publication number: JP3516166B2
Application number: JP26917392A
Authority: JP
Inventors: 広松本; 仁渡辺
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1992-09-14
Filing date: 1992-09-14
Publication date: 2004-04-05
Anticipated expiration: 2019-04-05
Also published as: JPH0697441A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は薄膜トランジスタの製
造方法に関する。

【０００２】

【従来の技術】例えばアクティブマトリクス型液晶表示
装置には、マトリクス回路部とこのマトリクス回路部を
駆動する周辺駆動回路部とを電界効果型の薄膜トランジ
スタで形成したマトリクス回路駆動装置を備えたものが
ある。図８は従来のこのようなマトリクス回路駆動装置
の回路構成の一例を示したものである。このマトリクス
回路駆動装置は、マトリクス回路部１、アドレスバスド
ライバとしての一方の周辺駆動回路部２、データバスド
ライバとしての他方の周辺駆動回路部３を備えている。
このうちマトリクス回路部１は、行方向に走査電極４が
列方向に表示電極５がそれぞれ設けられ、走査電極４と
表示電極５との各交点に対応する各画素（液晶）６ごと
にマトリクス回路部用薄膜トランジスタ７が設けられた
構造となっている。一方の周辺駆動回路部２は、走査電
極４の一端部に接続された一方の周辺駆動回路部用薄膜
トランジスタ（図示せず）を備えている。他方の周辺駆
動回路部３は、表示電極５の一端部に接続された他方の
周辺駆動回路部用薄膜トランジスタを備えている。そし
て、マトリクス回路部用薄膜トランジスタ７がオンにな
ると、画素６の静電容量部に表示データが電荷の形で書
き込まれ、マトリクス回路部用薄膜トランジスタ７がオ
フになると、書き込まれた電荷により所定時間画素６が
駆動されるようになっている。

【０００３】

【発明が解決しようとする課題】ところで、従来のこの
ような薄膜トランジスタデバイスでは、マトリクス回路
部１を構成する薄膜トランジスタ７と、周辺駆動回路部
２、３を構成する薄膜トランジスタとは、同一構造に形
成されているものであった。したがって、薄膜トランジ
スタのスイッチング速度、カットオフ電流などのトラン
ジスタの諸特性は同一であった。しかして、近年、アク
ティブマトリクス型液晶表示装置は極めて高精細の表示
を求められており、マトリクス回路部１および周辺駆動
回路部２、３を構成する薄膜トランジスタを膨大な員数
に増大する必要性が生じている。しかし、薄膜トランジ
スタの員数が増加するにつれ、装置全体において消費さ
れる消費電流が増大する。この対処として、マトリクス
回路部用薄膜トランジスタ７のカットオフ電流を小さく
抑えなければならない。一方、薄膜トランジスタの員数
が増大するに応じて周辺駆動回路部用薄膜トランジスタ
を高速にスイッチングする必要が生じる。しかしなが
ら、薄膜トランジスタは、周知の如く、スイッチング速
度を早めるためにはオン電流を増大しなければならず、
オン電流の増大は、カットオフ電流を増大する、という
特性を有するから、上記２つの要求を満足することはで
きないものである。この発明の目的は、周辺駆動回路部
用薄膜トランジスタのオン電流を十分に高くすることが
できるとともに、マトリクス回路部用薄膜トランジスタ
のカットオフ電流を十分に低くすることのできる薄膜ト
ランジスタの製造方法を提供することにある。

【０００４】

【課題を解決するための手段】請求項１に係る発明は、
基板上に設けられた互いに同一チャネル型の第１薄膜ト
ランジスタ及び第２薄膜トランジスタを有する複数の薄
膜トランジスタの製造方法において、前記第１薄膜トラ
ンジスタの半導体薄膜の不純物領域を形成すべき部分及
び前記第２薄膜トランジスタの半導体薄膜の不純物領域
を形成すべき部分に開口部を有するフォトレジストマス
クで前記基板を覆う工程と、前記フォトレジストマスク
で前記基板を覆う工程後、前記第２薄膜トランジスタの
半導体薄膜の不純物領域を形成すべき部分を覆うととも
に前記第１薄膜トランジスタの半導体薄膜の不純物領域
を形成すべき部分に対応する箇所に開口部を有するハー
ドマスクを用いて、前記第１の薄膜トランジスタの半導
体薄膜の不純物領域を形成すべき部分に第１濃度で不純
物イオンを注入する工程と、前記フォトレジストマスク
で前記基板を覆う工程後、前記第１薄膜トランジスタの
半導体薄膜の不純物領域を形成すべき部分を覆うととも
に前記第２薄膜トランジスタの半導体薄膜の不純物領域
を形成すべき部分に対応する箇所に開口部を有するハー
ドマスクを用いて、前記第２の薄膜トランジスタの半導
体薄膜の不純物領域を形成すべき部分に前記第１濃度よ
り薄い第２濃度で不純物イオンを注入する工程と、を有
するようにしたものである。

【０００５】

【作用】請求項１記載の発明によれば、不純物をある濃
度で注入する工程とこのある濃度とは異なる濃度で注入
する工程の２回の不純物注入工程を行なうこととなる
が、２つのハードマスクを用いて１つのレジストマスク
を共通に使用しているので、先の不純物注入工程で使用
したレジストマスクを後の不純物注入工程でも使用する
ことができ、したがってレジストマスク形成工程および
その除去工程を１回分だけ減らすことができ、ひいては
不純物注入工程を簡略化することができる。

【０００６】

【実施例】図１はこの発明の一実施例を適用したマトリ
クス回路駆動装置の要部を示したものである。このマト
リクス回路駆動装置では、ガラスなどからなる透明基板
１１の上面の各所定の個所にＮＭＯＳ薄膜トランジスタ
からなるマトリクス回路部用薄膜トランジスタ１２およ
びＣＭＯＳ薄膜トランジスタからなる周辺駆動回路部用
薄膜トランジスタ１３が設けられている。ＣＭＯＳ薄膜
トランジスタからなる周辺駆動回路部用薄膜トランジス
タ１３はＮＭＯＳ薄膜トランジスタ１４とＰＭＯＳ薄膜
トランジスタ１５とからなっている。

【０００７】薄膜トランジスタ１２、１４、１５は、透
明基板１１の上面の各所定の個所にそれぞれパターン形
成された半導体薄膜２１、２２、２３を備えている。薄
膜トランジスタ１２、１４、１５はＬＤＤ(Lightly Dop
ed Drain）構造となっている。すなわち、各薄膜トラン
ジスタ１２、１４、１５の半導体薄膜２１、２２、２３
の中央部はチャネル領域２１ａ、２２ａ、２３ａとさ
れ、その両側は低濃度不純物領域からなるソース・ドレ
イン領域２１ｂ、２２ｂ、２３ｂとされ、さらにその両
側は高濃度不純物領域からなるソース・ドレイン領域２
１ｃ、２２ｃ、２３ｃとされている。半導体薄膜２１、
２２、２３および透明基板１１の全表面にはゲート絶縁
膜２４が形成され、チャネル領域２１ａ、２２ａ、２３
ａに対応する部分のゲート絶縁膜２４の上面にはゲート
電極２５、２６、２７がパターン形成されている。ゲー
ト絶縁膜２４の上面の所定の個所にはＩＴＯからなる透
明電極（走査電極および表示電極）２８がパターン形成
されている。ゲート絶縁膜２４、ゲート電極２５、２
６、２７および透明電極２８の全表面には層間絶縁膜２
９が形成されている。高濃度不純物ソース・ドレイン領
域２１ｃ、２２ｃ、２３ｃおよび透明電極２８の一端部
に対応する部分における層間絶縁膜２９およびゲート絶
縁膜２４にはコンタクトホール３０が形成され、これら
コンタクトホール３０および層間絶縁膜２９の上面の所
定の個所にはソース・ドレイン電極３１がパターン形成
されている。この場合、マトリクス回路部用薄膜トラン
ジスタ１２における一方のソース・ドレイン電極３１は
透明電極２８の一端部と接続されている。また、ＣＭＯ
Ｓ薄膜トランジスタからなる周辺駆動回路部用薄膜トラ
ンジスタ１３における所定の１つのソース・ドレイン電
極３１は、ＮＭＯＳ薄膜トランジスタ１４とＰＭＯＳ薄
膜トランジスタ１５の各一方の高濃度不純物ソース・ド
レイン領域２２ｃ、２３ｃ同士を接続している。

【０００８】ところで、このマトリクス回路駆動装置で
は、周辺駆動回路部用薄膜トランジスタ１３を構成する
ＮＭＯＳ薄膜トランジスタ１４の低濃度不純物ソース・
ドレイン領域２２ｂの不純物濃度がマトリクス回路部用
薄膜トランジスタ１２の低濃度不純物ソース・ドレイン
領域２１ｂの不純物濃度よりも大きくなっているが、こ
れについては後で説明する。

【０００９】次に、このマトリクス回路駆動装置の製造
方法について図２〜図４を順に参照しながら説明する。
まず、図２（Ａ）に示すように、透明基板１１の上面全
体にプラズマＣＶＤ法により半導体薄膜２１、２２、２
３を形成するためのポリシリコン薄膜４１を５００Å程
度の厚さに堆積する。次に、ポリシリコン薄膜４１の上
面に、ＮＭＯＳ薄膜トランジスタからなるマトリクス回
路部用薄膜トランジスタ１２のソース・ドレイン領域２
１ｂ、２１ｃを形成すべき部分および周辺駆動回路部用
薄膜トランジスタ１３のＮＭＯＳ薄膜トランジスタ１４
のソース・ドレイン領域２２ｂ、２２ｃを形成すべき部
分に対応する箇所に開口部４２を有するフォトレジスト
マスク４３を形成する。

【００１０】次に、図５に示すように、マトリクス回路
部を形成すべき部分４４を覆うとともに周辺駆動回路部
を形成すべき部分４５に対応する箇所に開口部４６を有
するハードマスク４７を用いて、図２（Ａ）に示すよう
に、周辺駆動回路部用薄膜トランジスタ１３のＮＭＯＳ
薄膜トランジスタ１４のソース・ドレイン領域２２ｂ、
２２ｃを形成すべき部分のポリシリコン薄膜４１に、リ
ンイオンを加速エネルギ１３０ｋｅＶ、ドーズ量５×１
０¹³ａｔｍ／ｃｍ²の条件で注入する。この場合、マト
リクス回路部を形成すべき部分４４と周辺駆動回路部を
形成すべき部分４５は比較的大きなエリアで区分されて
いるので、ハードマスク４７の寸法精度としては０．１
〜１．０ｍｍ程度であればよい。

【００１１】次に、図６に示すように、周辺駆動回路部
を形成すべき部分４５を覆うとともにマトリクス回路部
を形成すべき部分４４に対応する箇所に開口部４８を有
するハードマスク４９を用いて、図２（Ｂ）に示すよう
に、マトリクス回路部用薄膜トランジスタ１２のソース
・ドレイン領域２１ｂ、２１ｃを形成すべき部分のポリ
シリコン薄膜４１に、リンイオンを加速エネルギ１３０
ｋｅＶ、ドーズ量１×１０¹³ａｔｍ／ｃｍ²の条件で注
入する。この場合も、ハードマスク４９の寸法精度とし
ては０．１〜１．０ｍｍ程度であればよい。この後、フ
ォトレジストマスク４３を除去する。

【００１２】次に、図２（Ｃ）に示すように、ポリシリ
コン薄膜４１の上面に、ＮＭＯＳ薄膜トランジスタから
なるマトリクス回路部用薄膜トランジスタ１２の高濃度
不純物ソース・ドレイン領域２１ｃを形成すべき部分お
よび周辺駆動回路部用薄膜トランジスタ１３のＮＭＯＳ
薄膜トランジスタ１４の高濃度不純物ソース・ドレイン
領域２２ｃを形成すべき部分に対応する箇所に開口部５
１を有するフォトレジストマスク５２を形成する。次
に、マトリクス回路部用薄膜トランジスタ１２の高濃度
不純物ソース・ドレイン領域２１ｃおよび周辺駆動回路
部用薄膜トランジスタ１３のＮＭＯＳ薄膜トランジスタ
１４の高濃度不純物ソース・ドレイン領域２２ｃを形成
すべき部分のポリシリコン薄膜４１に、リンイオンを加
速エネルギ１３０ｋｅＶ、ドーズ量３×１０¹⁵ａｔｍ／
ｃｍ²の条件で注入する。この後、フォトレジストマス
ク５２を除去する。

【００１３】次に、図３に示すように、ポリシリコン薄
膜４１の上面に、周辺駆動回路部用薄膜トランジスタ１
３のＰＭＯＳ薄膜トランジスタ１５のソース・ドレイン
領域２３ｂ、２３ｃを形成すべき部分に対応する箇所に
開口部５３を有するフォトレジストマスク５４を形成す
る。次に、周辺駆動回路部用薄膜トランジスタ１３のＰ
ＭＯＳ薄膜トランジスタ１５のソース・ドレイン領域２
３ｂ、２３ｃを形成すべき部分のポリシリコン薄膜４１
に、ボロンイオンを加速エネルギ４０ｋｅＶ、ドーズ量
５×１０¹³ａｔｍ／ｃｍ²の条件で注入する。この後、
フォトレジストマスク５４を除去する。

【００１４】次に、図４に示すように、ポリシリコン薄
膜４１の上面に、周辺駆動回路部用薄膜トランジスタ１
３のＰＭＯＳ薄膜トランジスタ１５の高濃度不純物ソー
ス・ドレイン領域２３ｃを形成すべき部分に対応する箇
所に開口部５５を有するフォトレジストマスク５６を形
成する。次に、周辺駆動回路部用薄膜トランジスタ１３
のＰＭＯＳ薄膜トランジスタ１５の高濃度不純物ソース
・ドレイン領域２３ｃを形成すべき部分のポリシリコン
薄膜４１に、ボロンイオンを加速エネルギ４０ｋｅＶ、
ドーズ量１×１０¹⁵ａｔｍ／ｃｍ²の条件で注入する。
この後、フォトレジストマスク５６を除去する。

【００１５】次に、図示していないが、ＸｅＣｌエキシ
マレーザを照射して注入した不純物を活性化し、次いで
フォトリソグラフィ技術により不要な部分のポリシリコ
ン膜４１をエッチングして除去し、図１に示すように、
透明基板１１の上面の各所定の個所に半導体薄膜２１、
２２、２３をそれぞれパターン形成する。この状態で
は、既に説明したように、イオン注入工程を経ているの
で、半導体薄膜２１、２２、２３の中央部はそれぞれチ
ャネル領域２１ａ、２２ａ、２３ａとされ、その両側は
低濃度不純物ソース・ドレイン領域２１ｂ、２２ｂ、２
３ｂとされ、さらにその両側は高濃度不純物ソース・ド
レイン領域２１ｃ、２２ｃ、２３ｃとされている。この
後、ゲート絶縁膜２４、ゲート電極２５、２６、２７、
透明電極２８、層間絶縁膜２９、コンタクトホール３
０、ソース・ドレイン電極３１を形成すると、図１に示
すマトリクス回路駆動装置が製造される。

【００１６】ところで、ＬＤＤ構造の薄膜トランジスタ
では、低濃度不純物ソース・ドレイン領域の不純物濃度
とドレイン電流との関係は図７に示すようになる。この
図から明らかなように、オン電流Ｉ_onは不純物濃度が増
大するに従って大きくなり、不純物濃度Ｙのところで最
大点近傍に達する。一方、カットオフ電流Ｉ_offは不純
物濃度Ｘ（Ｘ＜Ｙ）のところでほぼ最小となり、これよ
りも不純物濃度が増大しても減少しても漸次大きくな
る。

【００１７】しかるに、このマトリクス回路駆動装置で
は、既に説明したように、薄膜トランジスタ１２の低濃
度不純物ソース・ドレイン領域２１ｂにリンイオンを加
速エネルギ１３０ｋｅＶ、ドーズ量１×１０₁₃ａｔｍ／
ｃｍ₂の条件で注入している。したがって、薄膜トラン
ジスタ１４の低濃度不純物ソース・ドレイン領域２２ｂ
の不純物濃度は薄膜トランジスタ１２の低濃度不純物ソ
ース・ドレイン領域２１ｂの不純物濃度よりも大きくな
っている。この場合、薄膜トランジスタ１４の低濃度不
純物ソース・ドレイン領域２２ｂの不純物濃度はオン電
流Ｉ_onの最大点近傍Ｙに対応する。また、薄膜トランジ
スタ１２の低濃度不純物ソース・ドレイン領域２１ｂの
不純物濃度はカットオフ電流Ｉ_offの最小点近傍Ｘに対
応する。したがって、周辺駆動回路部用薄膜トランジス
タ１３を構成するＮＭＯＳ薄膜トランジス１４は、その
オン電流Ｉ_onが最大、つまり、スイッチング速度が最大
になされている。また、マトリクス回路部用薄膜トラン
ジスタ１２は、そのカットオフ電流Ｉ_offが最小になさ
れている。

【００１８】また、上述した製造方法では、図２（Ａ）
に示す不純物注入工程と図２（Ｂ）に示す不純物注入工
程を行なう場合、２つのハードマスク４７、４９を用い
て１つのフォトレジストマスク４３を共通に使用してい
るので、図２（Ａ）に示す先の不純物注入工程で使用し
たフォトレジストマスク４３を図２（Ｂ）に示す後の不
純物注入工程でも使用することができ、したがってフォ
トレジストマスク形成工程およびその除去工程を１回分
だけ減らすことができ、ひいては不純物注入工程を簡略
化することができる。

【００１９】なお、上記実施例では図２（Ａ）に示す不
純物注入工程を行なった後に図２（Ｂ）に示す不純物注
入工程を行なっているが、これは逆であってもよい。ま
た、上記実施例ではＰＭＯＳ薄膜トランジスタを周辺駆
動回路部のみに形成し、マトリクス回路部には形成しな
い構造としたため、周辺駆動回路部に要求される性能を
満足するように不純物濃度を決定すればよかったが、マ
トリクス回路部にＰＭＯＳ薄膜トランジスタを形成する
場合には、やはり周辺駆動回路部の低濃度不純物ソース
・ドレイン領域の不純物濃度をマトリクス回路部のそれ
よりも大きくすればよい。また、上記実施例ではソース
領域にも低濃度不純物領域を形成した場合で説明した
が、ソース領域には低濃度不純物領域を形成しなくても
よい。さらに、この発明は液晶表示装置に限らず、薄膜
トランジスタメモリやイメージセンサなどにも幅広く適
用することができる。

【００２０】

【発明の効果】以上説明したように、この発明によれ
ば、周辺駆動回路部に形成される薄膜トランジスタの不
純物濃度をマトリクス回路部に形成される薄膜トランジ
スタの不純物濃度よりも大きくなるようにすることがで
きるので、周辺駆動回路部用薄膜トランジスタのオン電
流を十分に高くすることができるとともに、マトリクス
回路部用薄膜トランジスタのカットオフ電流を十分に低
くすることができ、ひいてはスイッチング速度が速い
上、表示品質を向上させることができる。

【図面の簡単な説明】

【図１】この発明の一実施例を適用したマトリクス回路
駆動装置の要部の断面図。

【図２】同マトリクス回路駆動装置の製造に際し、
（Ａ）は一のハードマスクを用いてリンイオンをある低
濃度で注入した状態の断面図、（Ｂ）は他のハードマス
クを用いて他の低濃度で注入した状態の断面図、（Ｃ）
はリンイオンを高濃度で注入した状態の断面図。

【図３】同マトリクス回路駆動装置の製造に際し、ボロ
ンイオンを低濃度で注入した状態の断面図。

【図４】同マトリクス回路駆動装置の製造に際し、ボロ
ンイオンを高濃度で注入した状態の断面図。

【図５】図２（Ａ）におけるハードマスクの平面図。

【図６】図２（Ｂ）におけるハードマスクの平面図。

【図７】ＬＤＤ構造の薄膜トランジスタにおける低濃度
不純物ソース・ドレイン領域の不純物濃度とドレイン電
流との関係を示す図。

【図８】従来のマトリクス回路駆動装置の回路構成の一
例を示す図。

【符号の説明】

１１透明基板１２マトリクス回路部用薄膜トランジスタ１３周辺駆動回路部用薄膜トランジスタ２１、２２、２３半導体薄膜２１ａ、２２ａ、２３ａチャネル領域２１ｂ、２２ｂ、２３ｂ低濃度不純物ソース・ドレイ
ン領域２１ｃ、２２ｃ、２３ｃ高濃度不純物ソース・ドレイ
ン領域４１ポリシリコン薄膜４３、５２フォトレジストマスク４７、４９ハードマスク

Claims

(57)【特許請求の範囲】

【請求項１】基板上に設けられた互いに同一チャネル
型の第１薄膜トランジスタ及び第２薄膜トランジスタを
有する複数の薄膜トランジスタの製造方法において、前記第１薄膜トランジスタの半導体薄膜の不純物領域を
形成すべき部分及び前記第２薄膜トランジスタの半導体
薄膜の不純物領域を形成すべき部分に開口部を有するフ
ォトレジストマスクで前記基板を覆う工程と、前記フォトレジストマスクで前記基板を覆う工程後、前
記第２薄膜トランジスタの半導体薄膜の不純物領域を形
成すべき部分を覆うとともに前記第１薄膜トランジスタ
の半導体薄膜の不純物領域を形成すべき部分に対応する
箇所に開口部を有するハードマスクを用いて、前記第１
の薄膜トランジスタの半導体薄膜の不純物領域を形成す
べき部分に第１濃度で不純物イオンを注入する工程と、前記フォトレジストマスクで前記基板を覆う工程後、前
記第１薄膜トランジスタの半導体薄膜の不純物領域を形
成すべき部分を覆うとともに前記第２薄膜トランジスタ
の半導体薄膜の不純物領域を形成すべき部分に対応する
箇所に開口部を有するハードマスクを用いて、前記第２
の薄膜トランジスタの半導体薄膜の不純物領域を形成す
べき部分に前記第１濃度より薄い第２濃度で不純物イオ
ンを注入する工程と、を有することを特徴とする薄膜トランジスタの製造方
法。
【請求項２】前記第１濃度で不純物イオンを注入する
工程は、前記第１薄膜トランジスタの半導体薄膜の高濃
度不純物領域を形成すべき部分及び低濃度不純物領域を
形成すべき部分に不純物イオンを注入する工程であるこ
とを特徴とする請求項１記載の薄膜トランジスタの製造
方法。
【請求項３】前記第２濃度で不純物イオンを注入する
工程は、前記第２薄膜トランジスタの半導体薄膜の高濃
度不純物領域を形成すべき部分及び低濃度不純物領域を
形成すべき部分に不純物イオンを注入する工程であるこ
とを特徴とする請求項１又は２に記載の薄膜トランジス
タの製造方法。
【請求項４】前記第１濃度の不純物イオン及び前記第
２濃度の不純物イオンは同一種であることを特徴とする
請求項１乃至３のいずれかに記載の薄膜トランジスタの
製造方法。
【請求項５】前記第１薄膜トランジスタ及び第２薄膜
トランジスタのそれぞれの半導体薄膜の低濃度不純物領
域を形成すべき部分を覆うとともにそれぞれの高濃度不
純物領域を形成すべき部分に対応する箇所に開口部を有
するフォトレジストマスクを用いて、第３濃度で不純物
イオンを注入する工程をさらに有することを特徴とする
請求項１乃至４のいずれかに記載の薄膜トランジスタの
製造方法。