JPH07335904A - 薄膜半導体集積回路 - Google Patents

薄膜半導体集積回路

Info

Publication number
JPH07335904A
JPH07335904A JP15651594A JP15651594A JPH07335904A JP H07335904 A JPH07335904 A JP H07335904A JP 15651594 A JP15651594 A JP 15651594A JP 15651594 A JP15651594 A JP 15651594A JP H07335904 A JPH07335904 A JP H07335904A
Authority
JP
Japan
Prior art keywords
gate
film
region
silicon
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP15651594A
Other languages
English (en)
Inventor
Yasuhiko Takemura
保彦 竹村
Toshimitsu Konuma
利光 小沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP15651594A priority Critical patent/JPH07335904A/ja
Priority to CN200310103678.4A priority patent/CN1263160C/zh
Publication of JPH07335904A publication Critical patent/JPH07335904A/ja
Priority to US08/751,559 priority patent/US5739549A/en
Priority to US08/987,473 priority patent/US6160269A/en
Priority to US09/631,826 priority patent/US6417057B1/en
Priority to US10/004,788 priority patent/US6690063B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Abstract

(57)【要約】 【目的】 アルミニウムを主成分とする材料によってゲ
イト電極・配線の形成された薄膜半導体集積回路を作製
することを目的とする。 【構成】 マトリクス領域と、その駆動回路の形成され
た領域を有するアルミニウムゲイトの薄膜トランジスタ
集積回路において、島状の半導体薄膜に選択的に不純物
領域を形成し、ついで、それを覆ってゲイト絶縁膜を形
成する。さらに、前記不純物領域とそれに隣接するチャ
ネル形成領域、およびゲイト絶縁膜を熱アニールもしく
は光アニール処理をおこなうことによって、これらの領
域自体の特性の向上とこれらの領域の境界の不連続性を
無くす。以上の工程ののち、ゲイト電極を形成する。そ
して、マトリクス領域に設けられたゲイト配線の少なく
とも上部配線との交差部に陽極酸化物を設け、上下ショ
ートを防止する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、絶縁表面上に形成され
た薄膜トランジスタを有する半導体集積回路の作製方法
に関する。本発明において、絶縁表面とは、絶縁基板
や、その上に形成された絶縁被膜、あるいは半導体や金
属材料上に形成された絶縁被膜のことである。本発明は
特に、アルミニウムを主成分とする金属材料をゲイト電
極・配線材料として用いた集積回路で、液晶ディスプレ
ー等に用いられるアクティブマトリクス回路等の半導体
集積回路に関する。
【０００２】
【従来の技術】従来、薄膜トランジスタ（ＴＦＴ）は、
単結晶半導体集積回路技術を援用して、自己整合法（セ
ルフアライン法）を用いて作製されてきた。この方法は
半導体被膜上にゲイト絶縁膜を介してゲイト電極を形成
し、このゲイト電極をマスクとして、前記半導体被膜中
に不純物を導入するものである。不純物を導入する手段
としては、熱拡散法、イオン注入法、プラズマドーピン
グ法、レーザードーピング法が用いられる。
【０００３】従来、ＴＦＴはゲイト電極材料として、単
結晶半導体集積回路技術を援用して、ドーピングによっ
て導電率を高めたシリコンを用いていた。これは耐熱性
が高く、高温処理をおこなう場合には理想的な材料であ
った。しかしながら、近年になると、シリコンゲイトを
用いることが適切でないことが明らかになった。第１
は、導電率が低いということである。これは、それまで
比較的、小さな面積のデバイスにおいては目立たなかっ
たが、液晶ディスプレーが大型化するにつれて、アクテ
ィブマトリクス回路も大型化し、しかも、デザインルー
ル（ゲイト配線の幅）が据え置かれたために、顕著にな
った。
【０００４】第２は基板材料に関連する問題で、デバイ
スの大型化に伴って、用いられる基板材料が石英やシリ
コンウェハーのような耐熱性の高い高価な材料ではな
く、コーニング社の７０５９番ガラスやＮＨテクノグラ
ス社のＮＡ−３５、ＮＡ−４５等の硼珪酸ガラスのよう
に、安価だが耐熱性に劣る低廉な材料を用いる必要が生
じた。シリコンゲイトの形成には少なくとも６５０℃以
上の熱処理が必要であるので、このような材料を基板と
することは適切ではなかった。
【０００５】このような問題から、シリコンゲイトに代
えてアルミニウムゲイトを用いることが必要とされた。
この場合、純粋なアルミニウムを用いてもよいが、耐熱
性が極端に劣るために、通常はシリコンや銅、スカンジ
ウム（Ｓｃ）等の材料が微量添加される。それでも、ア
ルミニウムは耐熱性の点で問題があるので、例えば、イ
オン注入等の加速したイオンを利用したドーピング工程
の後の不純物の活性化には熱アニールを用いることはで
きず、レーザー照射のような光アニールが用いられた。
その際も、アルミニウムゲイトが光照射によって、ダメ
ージを受けないように照射する光の強度等は大きな制約
が課せられた。
【０００６】鏡面を有するアルミニウム自体は紫外線か
ら赤外線まで、広い波長域にわたって、光を反射するの
であるが、例えば、フラッシュランプ・アニールでは、
光照射の持続時間が長いため、シリコン膜等に吸収され
た光によってシリコン膜が昇温し、それが熱伝導によっ
てアルミニウムに伝わり、アルミニウムが溶融・変形す
るので適切でなかった。レーザー・アニールでも、連続
発振のレーザー光を照射する方式でも同様の問題が生じ
た。極めて短いパルス発振のレーザーを照射する場合に
はシリコン膜に吸収された光はシリコン膜のアニールの
みに使用され、アルミニウムは昇温せず、利用すること
ができた。
【０００７】図４に示すのは、上記の思想に基づいたア
ルミニウムゲイトを有する薄膜トランジスタの作製工程
である。まず、基板４０１上に下地絶縁膜４０２を堆積
し、さらに、島状の結晶性半導体領域４０３、４０４を
形成する。そして、これを覆って、ゲイト絶縁膜として
機能する絶縁膜４０５を形成する。（図４（Ａ））
【０００８】そして、アルミニウムを主成分とする材料
を用いてゲイト電極・配線４０６、４０７を形成する。
（図４（Ｂ）） 次に、ゲイト電極・配線４０６、４０７をマスクとし
て、イオン注入法、イオンドーピング法等の手段によっ
て、自己整合的に不純物（例えば、燐（Ｐ）や硼素
（Ｂ））を注入し、不純物領域４０８、４０９を形成す
る。ここでは、不純物領域４０８には燐が注入され、同
４０８には硼素が注入されるので、前者はＮ型、後者は
Ｐ型になるとする。（図４（Ｃ））
【０００９】その後、上面からパルスレーザー光を照射
することによって不純物の導入された領域の活性化をお
こなう。（図４（Ｄ）） 最後に、層間絶縁物４１１を堆積し、各不純物領域にコ
ンタクトホールを形成して、これに接続する電極・配線
４１２〜４１６を形成して、薄膜トランジスタが完成す
る。（図４（Ｅ））
【００１０】
【発明が解決しようする課題】しかしながら、上記に示
した方法では、不純物領域とチャネル形成領域（ゲイト
電極の直下の半導体領域で不純物領域に挟まれている部
分）の境界（例えば、図４（Ｄ）において、４１０で示
す）は工程上、十分な処理を受けていないので、電気的
に不安定であり、長時間の使用においてはリーク電流の
増大等の問題が生じ、信頼性が低下することが明らかに
なった。すなわち、工程から明らかなように、ゲイト電
極が形成された後は、不純物が導入されることも、レー
ザーが照射されることもないので、実質的に、チャネル
形成領域の結晶性は変化しない。
【００１１】一方、チャネル形成領域に隣接する不純物
領域は、最初、チャネル形成領域と同じ結晶性を有して
いるが、不純物導入の過程で結晶性が破壊される。不純
物領域は後のレーザー照射工程によって回復されるが、
当初の結晶性と同じ状態を再現することは難しく、特に
不純物領域の中でも活性領域に接する部分は、レーザー
照射の際に影となる可能性が高く、十分な活性化がおこ
なえない。すなわち、不純物領域と活性領域の結晶性が
不連続であり、このためトラップ準位等が発生しやす
い。特に不純物の導入方法として高速イオンを照射する
方式を採用した場合には、不純物イオンが散乱によっ
て、ゲイト電極部の下に回り込み、その部分の結晶性を
破壊する。そして、このようなゲイト電極部の下の領域
はゲイト電極部が影となってレーザー等によって活性化
することが不可能であった。
【００１２】ゲイト絶縁膜についても同様であった。す
なわち、チャネル形成領域の上のゲイト絶縁膜は初期の
状態を保っているのに対し、不純物領域上のゲイト絶縁
膜は不純物導入、レーザー照射等の工程によって大きく
変化し、その境界部分では多くのトラップ準位が発生し
た。
【００１３】この問題点を解決する一つの方法は、裏面
からレーザー等の光照射をおこなって、活性化すること
である。この方法では、ゲイト配線が影とならないの
で、活性領域と不純物領域の境界も十分に活性化され
る。しかし、この場合には基板材料が光を透過すること
が必要であり、多くのガラス基板は３００ｎｍ以下の紫
外光を透過することは難しいので、例えば、量産性に優
れたＫｒＦエキシマーレーザー（波長２４８ｎｍ）は利
用できない。
【００１４】また、このようなレーザー照射の工程にお
いては、アルミニウムが瞬間的ではあるにせよ、高温に
加熱されることにより、アルミニウム結晶の異常成長
（ヒロック）が発生した。特に垂直方向への異常成長は
上部配線とのショートの原因となった。この他に、不純
物のドーピング法としてイオンドーピング法を用いる場
合には別の問題があった。イオンドーピング法とは、ド
ーピングすべき不純物を含む気体（例えば、燐であれば
フォスフィン（ＰＨ3 ）、硼素であればジボラン（Ｂ2
Ｈ6 ））を放電させて、発生したイオンを高い電圧で引
き出して照射する方法である。
【００１５】この方法はイオン注入法に比較すると簡便
な方法で、大面積処理に向いているが、質量を分離しな
いので、さまざまなイオンが照射されることとなる。特
に、水素イオンは、原子状、分子状あわせて非常に多量
に照射される。このような水素イオンはゲイト電極近傍
（図４の領域４１０の上方のゲイト絶縁膜）のゲイト絶
縁膜中に存在すると電圧印加によって特性の変動をもた
らした。特に、図４の方法ではゲイト絶縁膜に注入され
た水素を十分に離脱せしめる処置をおこなえないという
ことが問題であった。
【００１６】本発明は、かかる問題点を顧みてなされた
ものであり、活性領域と不純物領域の結晶性の連続性を
達成することによって、信頼性の高い薄膜トランジスタ
を作製する方法を提唱し、さらに、このような薄膜トラ
ンジスタを集積化した高性能の薄膜半導体集積回路を提
唱することを課題とする。
【００１７】
【問題を解決するための手段】本発明は、熱アニール処
理、あるいは、レーザーもしくはフラッシュランプ等の
強力な光源より発せられる光エネルギーを照射する光ア
ニール処理によって、不純物領域およびゲイト絶縁膜に
加えてチャネル形成領域までをも活性化せしめることに
より、上記の問題を解決する。
【００１８】本発明の基本的な構成は、以下のようなも
のである。まず、結晶性を有する島状の半導体領域上に
不純物領域を形成するためのマスクとして機能する材料
を形成したのち、これをマスクとしてイオンドーピング
等の手段により、ドーピング不純物を半導体被膜中に導
入する。マスクとして用いるべき材料としては、絶縁性
のものではポリイミド等の有機材料や酸化珪素、窒化珪
素等の珪素を含有するものが、また、導電性材料として
はアルミニウム、タンタル、チタン等の金属、窒化タン
タル、窒化チタン等の導電性金属窒化物が好ましい。半
導体領域とマスクが直接に接触することを避けたい場合
には、間に酸化珪素や窒化珪素の被膜を形成すればよ
い。
【００１９】次に、このマスクを除去して、ゲイト絶縁
膜として機能する絶縁膜を形成する。その後、熱アニー
ルもしくは光アニール処理により、ドーピングされた不
純物の活性化のみならず、ゲイト絶縁膜とチャネル形成
領域の界面特性、チャネル形成領域と不純物領域の境界
の特性を改善せしめる。この際には、光アニール単独、
もしくは熱アニール単独でも、光アニールと熱アニール
を併用してもよい。熱アニール処理においては、アニー
ル温度は６５０℃以下とする。また、光アニール処理に
おいて、レーザーを用いる場合には、ＫｒＦレーザー
（波長２４８ｎｍ）、ＸｅＣｌレーザー（３０８ｎ
ｍ）、ＡｒＦレーザー（１９３ｎｍ）、ＸｅＦレーザー
（３５３ｎｍ）等の各種エキシマーレーザーや、Ｎｄ：
ＹＡＧレーザー（１０６４ｎｍ）およびその第２、第
３、第４高調波、炭酸ガスレーザー、アルゴンイオンレ
ーザー、銅蒸気レーザー等を用いればよい。
【００２０】また、非コヒーレントな光源も低廉であり
利用しやすい。例えば、キセノンランプ、クリプトンア
ークランプ、ハロゲンランプ等である。これらの光処理
においては、半導体領域の上方からの照射だけでなく、
裏面からの照射も、上方と裏面の双方から照射すること
も可能である。また、これらの熱アニールあるいは光ア
ニール処理に際しては、ハロゲン元素を含有する雰囲気
（塩化水素、塩素、三塩化エチレン、フッ化水素、弗
素、三フッ化窒素等を含有する雰囲気）や酸化性の雰囲
気（酸素や各種酸化窒素、オゾン等を含有する雰囲気）
でおこなうと効果的である。
【００２１】なお、ゲイト電極を形成する場合には、ゲ
イト電極と不純物領域との関係をオフセットゲイトとす
ることもオーバーラップゲイトとすることも任意であ
る。オフセットゲイトとすれば、ＴＦＴのリーク電流を
低減させることができる。ただし、オフセットゲイトの
場合はＴＦＴをオンとしたときの電流が少ないので、動
作速度の点で不利であるので、通常はオフセットゲイト
が、アクティブマトリクス回路の画素のスイッチングＴ
ＦＴやサンプリングＴＦＴにのみ用い、その他の論理回
路は若干のオーバーラップゲイトとするとよい。オーバ
ーラップゲイトは寄生容量が存在するので高速動作では
不利であるが、アクティブマトリクス回路程度の駆動に
おいては問題はない。
【００２２】なお、このようにして形成したゲイト電極
・配線の全部もしくは一部について、その上面および側
面を陽極酸化して、耐圧の高い酸化アルミニウム被膜を
形成すると、上部配線との短絡を防止することができ
る。特に配線の交差の多い、アクティブマトリクス回路
においては、このように上面に陽極酸化被膜を形成すれ
ば、層間短絡を防止することができる。また、酸化アル
ミニウムは誘電率が高いので、上部配線との間に容量
（キャパシター）を形成することもできる。陽極酸化
は、通常、電解溶液中で電気化学的におこなわれるが、
公知のプラズマ陽極酸化法のように、減圧プラズマ雰囲
気においておこなってもよいことはいうまでもない。
【００２３】
【作用】本発明では、ドーピングされた不純物の活性化
のための熱アニールや光アニールをおこなう際にはゲイ
ト電極・配線は形成されていないので、図４に示される
ような従来のセルフアライン的なドーピングに比較し
て、熱アニールや光アニールの許容範囲が広くなる。例
えば、従来の技術では使用できなかった熱アニールやフ
ラッシュランプアニールを利用できるようになる。ま
た、熱アニール処理においては、不純物領域、チャネル
形成領域、ゲイト絶縁膜が均等に加熱されるので、それ
らの境界部における不連続性は発生しない。同様に光ア
ニール処理の場合においても、ゲイト電極が存在しない
ので影によって不連続性が生じることもない。
【００２４】また、光アニールや熱アニールをハロゲン
を含有する雰囲気もしくは酸化性の雰囲気でおこなう
と、特にゲイト絶縁膜や半導体領域中に残存する水素原
子を置換する効果が認められる。ゲイト絶縁膜やチャネ
ル形成領域では高い電界が発生し、その際に水素原子が
珪素−水素、あるいは酸素−水素という形で存在する
と、電界によって水素が離脱し、特性の経時変化をもた
らすこととなる。水素の代わりにハロゲン、特に弗素や
塩素が存在すると、珪素−ハロゲン、酸素−ハロゲンの
結合は非常に強いので、容易には離脱せず、特性が安定
する。
【００２５】加えて、不純物のドーピング手段としてイ
オンドーピング法を用いる場合には、ゲイト絶縁膜を有
しない状態でイオンドーピングをおこなうため、ゲイト
絶縁膜に水素イオンが注入されることがなく、極めて安
定な特性が得られる。さらに、交差部を有する回路にお
いては、ゲイト電極の上面および側面を陽極酸化すれ
ば、ヒロックの発生による上部配線とのショートも防止
できる。特に、電気的に耐圧の高い陽極酸化物被膜が得
られるということがアルミニウムの特徴であり、従来の
シリコンゲイトでは達成しえなかった特色である。
【００２６】
【実施例】
〔実施例１〕 図１に本実施例を示す。本実施例は絶縁
基板上に交差部を有する薄膜トランジスタ回路を形成す
る工程を示したものである。基板１０１は、ガラス基板
で、例えば、コーニング７０５９等の無アルカリ硼珪酸
ガラス基板である。これに下地の酸化膜として酸化珪素
膜１０２を堆積した。酸化珪素膜の堆積方法は、例え
ば、スパッタ法や化学的気相成長法（ＣＶＤ法）を使用
できる。ここでは、ＴＥＯＳ（テトラ・エトキシ・シラ
ン）と酸素を材料ガスとして用いて、プラズマＣＶＤ法
によって成膜をおこなった。基板温度は２００〜４００
℃とした。この下地酸化珪素膜の厚さは、５００〜２０
００Åとした。
【００２７】次いで、アモルファスシリコン膜を堆積し
た。アモルファスシリコン膜の堆積方法としてはプラズ
マＣＶＤ法や減圧ＣＶＤ法が用いられる。ここでは、モ
ノシラン（ＳｉＨ4 ）を材料ガスとして、プラズマＣＶ
Ｄ法によってアモルファスシリコン膜を堆積した。アモ
ルファスシリコン膜の厚さは１０００〜１５０００Åと
した。そして、この膜を６００℃で７２時間アニールす
ることで結晶化させた。このようにして得た結晶性シリ
コン膜をエッチングして、島状シリコン領域１０３を形
成した。
【００２８】その後、プラズマＣＶＤ法によって、全面
に窒化珪素膜を厚さ１０００〜６０００Å、例えば、３
０００Å形成した。この厚さはドーピングの際にマスク
として機能するに十分な厚さが選択される。そして、こ
の窒化珪素膜をエッチングして、ドーピングのマスク１
０４を形成した。（図１（Ａ））
【００２９】この状態でイオンドーピング法によって硼
素イオンのドーピングをおこなった。これは、ジボラン
（Ｂ2 Ｈ6 ）を水素で希釈したガスを放電させて得たイ
オンを高電圧で引き出して、基板に照射するものであ
る。イオンの加速電圧はシリコン領域の厚さによって変
更されるが、典型的にはシリコン領域が１０００Åの場
合には、１０〜３０ｋＶが適当である。本実施例では２
０ｋＶとした。また、ドーズ量は１×１０14〜６×１０
15原子／ｃｍ2 、例えば、５×１０14原子／ｃｍ2 とし
た。こうして、Ｐ型不純物領域１０５を形成した。な
お、図で示した不純物領域の範囲は名目的なもので、実
際にはイオンの散乱等によって回り込みがあることはい
うまでもない。（図１（Ｂ））
【００３０】次に、フォトレジストマスク１０４を除去
し、ゲイト絶縁膜として機能する酸化珪素膜１０６を厚
さ８００〜１５００Å、例えば、１２００Å形成した。
ここではその作製方法は下地酸化珪素膜１０２と同じ方
法を採用した。そして、６００℃で１２〜４８時間、例
えば、２４時間アニールすることによって、ドーピング
された不純物の活性化とゲイト絶縁膜とシリコン領域の
界面特性の改善をおこなった。なお、この工程において
ゲイト絶縁膜１０６から過剰な水素を離脱せしめること
ができた。（図１（Ｃ））
【００３１】その後、スパッタ法によって厚さ３０００
〜８０００Å、例えば、５０００Åのアルミニウム膜
（１〜５重量％のシリコンを含有する）を成膜し、これ
をエッチングして、アルミニウムゲイト電極・配線１０
７、１０８、１０９を形成した。この際、ゲイト電極１
０８はオフセットとなるようにした。オフセットの幅ｘ
は０．３〜２μｍとした。また、ゲイト配線１０９は不
純物領域上に形成されたため、ＴＦＴのゲイト電極とし
ては機能せず、キャパシターの一方の電極として機能し
た。さらに、ゲイト配線１０７は他のゲイト電極・配線
１０８、１０９と電気的につながっていた。（図１
（Ｄ））
【００３２】そして、ゲイト電極・配線１０７〜１０９
に電流を通じて陽極酸化をおこない、その状面および側
面に緻密な陽極酸化物（酸化アルミニウム）被膜１１
０、１１１、１１２を厚さ１０００〜２５００Å形成し
た。陽極酸化は、アンモニアでｐＨ＝７前後に調整した
１〜５％のクエン酸のエチレングリコール溶液中に基板
を浸し、アクティブマトリクス回路の全てのゲイト配線
を正極とし、印加する電圧を１〜５Ｖ／分で昇圧するこ
とによっておこなった。
【００３３】このようにして形成される陽極酸化物被膜
はバリヤ型陽極酸化物と称され、耐圧に優れている。耐
圧としては、最高印加電圧の８０％が保証される。この
ゲイト電極上の陽極酸化物は上部配線との短絡を防止す
るためのものであるので、その目的に適切な厚さが選択
されればよい。なお、この陽極酸化の工程によって、ゲ
イト電極の側面が後退するので、オフセット幅はやや拡
がり、ｙ（＞ｘ）となる。（図１（Ｅ））
【００３４】その後、ＴＥＯＳを材料ガスとしたプラズ
マＣＶＤ法によって層間絶縁物として酸化珪素膜１１３
を厚さ２０００〜１００００Å、例えば、５０００Å形
成し、これにコンタクトホールを形成した。そして、金
属等の材料、例えば厚さ１０００Åの窒化チタンと厚さ
５０００Åのアルミニウムの多層膜を形成し、これをエ
ッチングして電極・配線１１４を不純物領域に形成し
た。上部配線１１４は図に示すようにゲイト配線１０７
と交差した。しかしながら、交差部１１５は層間絶縁物
１１３に加えて、陽極酸化物１１０も存在するため上下
ショート等の不良は抑制された。（図１（Ｆ））
【００３５】最後に、パッシベーション膜として厚さ２
０００〜６０００Å、例えば、３０００Åの窒化珪素膜
１１６をプラズマＣＶＤ法によって形成し、これと酸化
珪素膜１１３をエッチングして、不純物領域１０５に対
してコンタクトホールを形成した。そして、透明導電膜
（例えば、インディウム錫酸化物膜）を形成し、これを
エッチングして、画素電極１１７を形成した。（図１
（Ｇ））
【００３６】以上の工程によって、オフセットゲイト構
造のＰチャネル型ＴＦＴ１１８を形成することができ
た。また、ＴＦＴ１１８に隣接して容量１１９（これは
ゲイト絶縁膜１０６を誘電体とする）も形成できた。本
実施例では、ＴＦＴ１１８はアクティブマトリクス回路
の画素のスイッチング素子あるいはサンプリングＴＦＴ
に用いられるＴＦＴを表している。
【００３７】〔実施例２〕 図２に本実施例を示す。本
実施例はアモルファスシリコンの結晶化に際して結晶化
促進の触媒元素を添加する以外は、ドーピングの工程ま
では実施例１と同様であるので、ドーピング工程までの
工程に関しては、図１（Ａ）および（Ｂ）を参照された
い。まず、実施例１と同様に下地酸化膜を形成した基板
上にアモルファスシリコン膜を厚さ３００〜１０００
Å、例えば、５００Å成膜した。そして、表面に薄い酢
酸ニッケル膜もしくはニッケル膜を形成したのち、窒素
もしくはアルゴン雰囲気において、５００〜５８０℃で
２〜８時間アニールすることにより、アモルファスシリ
コンを結晶化せしめた。この際、ニッケルは結晶化を促
進する触媒として機能する。このようにして得た結晶性
シリコン膜をエッチングして、島状シリコン領域を形成
した。
【００３８】その後、プラズマＣＶＤ法によって、全面
に酸化珪素膜を厚さ１０００〜６０００Å、例えば、３
０００Å形成した。そして、この酸化珪素膜をエッチン
グして、ドーピングのマスクを形成した。そして、Ｎチ
ャネル型ＴＦＴを形成する領域をフォトレジストのマス
クで覆った。この状態でイオンドーピング法によって硼
素イオンのドーピングをおこなった。ドーピングガスと
して水素希釈したジボラン（Ｂ2 Ｈ6 ）を用いた。イオ
ンの加速電圧は、５〜３０ｋＶ、例えば、１０ｋＶとし
た。また、ドーズ量は１×１０14〜６×１０15原子／ｃ
ｍ2 、例えば、２×１０14原子／ｃｍ2 とした。こうし
て、Ｐ型不純物領域２０２、２０３を形成した。
【００３９】同様に、イオンドーピング法によって燐イ
オンのドーピングをおこなった。ドーピングガスは水素
希釈のフォスフィン（ＰＨ3 ）をもちいた。イオンの加
速電圧は、５〜３０ｋＶ、例えば、１０ｋＶとした。ま
た、ドーズ量は１×１０14〜６×１０15原子／ｃｍ2 、
例えば、５×１０14原子／ｃｍ2 とした。こうして、Ｎ
型不純物領域２０１を形成した。
【００４０】次に、マスク２０１〜２０３を除去し、ゲ
イト絶縁膜として機能する酸化珪素膜２０４を厚さ８０
０〜１５００Å、例えば、１２００Å形成した。そし
て、ＫｒＦエキシマーレーザー（波長２４８ｎｍ）を照
射することによって、ドーピングされた不純物の活性化
とゲイト絶縁膜とシリコン領域の界面特性の改善をおこ
なった。レーザーのエネルギーとしては、２５０〜４５
０ｍＪ／ｃｍ2 、ショット数は２〜５０ショットが適当
であった。また、レーザー照射時には、基板を２５０〜
５５０℃に加熱すると、より効果的に活性化できた。
【００４１】エネルギー密度およびショット数はシリコ
ン膜に依存するので、用いるシリコン膜の密度、結晶化
度、ドーピング量等の特性に合わせて、最適なものを選
択すればよい。典型的には、燐がドープされたものでド
ーズ量が２×１０14原子／ｃｍ2 、基板温度２５０℃、
レーザーエネルギー３００ｍＪ／ｃｍ2 で５００〜１０
００Ω／□のシート抵抗が得られた。なお、図から明ら
かなように本実施例では不純物領域と活性領域の境界も
レーザーによって照射されるので、従来の作製プロセス
（図４参照）で問題となった境界の部分の劣化による信
頼性の低下は著しく減少した。
【００４２】なお、本実施例のようにニッケル等の触媒
元素を用いて結晶化をおこなうとアモルファスシリコン
状態のままの領域が取り残されることが観察されるので
あるが、上記のレーザー照射の工程によって、これらの
残留したアモルファスシリコン領域も完全に結晶化する
ことができた。また、本実施例において、ゲイト絶縁膜
はイオンドーピング工程の後で成膜されるため、ゲイト
絶縁膜に過剰な水素が含まれることはなく、また、過剰
な水素が存在した場合は上記のレーザー照射の工程で除
去できた。このため、特性変動（劣化）が抑制された。
この工程の後、再び、５００〜６００℃で熱アニールを
おこなってもよい。（図２（Ａ））
【００４３】その後、スパッタ法によって厚さ３０００
〜８０００Å、例えば、５０００Åのアルミニウム膜
（０．１〜０．５重量％のスカンジウムを含有する）を
成膜した。後の工程（多孔質陽極酸化物形成工程）にお
いて、アルミニウム膜とフォトレジストマスクとの密着
性を高めるために、厚さ１００〜３００Å程度の陽極酸
化膜をアルミニウム表面に形成してもよい。その場合は
アンモニアでｐＨ＝７前後に調整した１〜５％のクエン
酸のエチレングリコール溶液中に基板を浸し、アルミニ
ウム膜全体に５〜２０Ｖの電圧を印加すればよい。
【００４４】次に、これをエッチングして、アルミニウ
ムゲイト電極・配線２０５、２０６、２０７、２０８を
形成した。この際、ゲイト電極・配線２０５、２０６、
２０７は、いずれも不純物領域２０１、２０２、２０３
に対して、１μｍ程度のオーバーラップとなるようにし
た。また、ゲイト配線２０８は不純物領域上に形成され
たため、ＴＦＴのゲイト電極としては機能せず、キャパ
シターの一方の電極として機能した。また、この状態で
ゲイト電極２０５、２０６はゲイト電極２０７、２０８
とは完全に電気的に絶縁されている。なお、上記のパタ
ーニング・エッチング工程に用いたフォトレジストのマ
スク２０９、２１０、２１１、２１２はそのまま残して
おいた。（図２（Ｂ））
【００４５】そして、ゲイト電極・配線２０７、２０８
に電解溶液中で電流を印加することによってゲイト電極
の側面に多孔質の陽極酸化物２１３、２１４を形成し
た。この陽極酸化工程は、３〜２０％のクエン酸もしく
はショウ酸、燐酸、クロム酸、硫酸等の酸性の水溶液を
用いておこなった。この場合には、１０〜３０Ｖ程度の
低電圧で０．５μｍ以上、例えば、２μｍの厚い陽極酸
化物を形成した。陽極酸化物の幅は陽極酸化時間に依存
した。この際、ゲイト電極・配線２０５、２０６には電
流が印加されなかったので陽極酸化はおこらなかった。
（図２（Ｃ））
【００４６】この結果、当初、ゲイト電極２０５〜２０
７は不純物領域に対して、いずれも１μｍ程度オーバー
ラップの状態であったのであるが、ゲイト電極２０７の
みが陽極酸化によって、その表面が２μｍ後退してしま
ったために、一転して、１μｍのオフセット状態となっ
てしまった。このように、陽極酸化を利用することによ
って、安定してオフセット幅を制御することができる。
【００４７】その後、フォトレジストのマスク２０９〜
２１２を剥離し、改めて、アクティブマトリクス回路以
外の領域をフォトレジスト２１５で覆った。そして、ゲ
イト電極・配線２１２、２１３に電流を通じて陽極酸化
をおこない、多孔質陽極酸化物２１３、２１４の内側と
ゲイト電極・配線２０７、２０８の上面に緻密なバリヤ
型陽極酸化物（酸化アルミニウム）被膜２１６、２１７
を厚さ１０００〜２５００Å形成した。陽極酸化は、ア
ンモニアでｐＨ＝７前後に調整した１〜５％のクエン酸
のエチレングリコール溶液中に基板を浸し、アクティブ
マトリクス回路の全てのゲイト配線を正極とし、印加す
る電圧を１〜５Ｖ／分で昇圧することによっておこなっ
た。なお、アクティブマトリクス回路領域以外はフォト
レジスト２１５でマスクされており、また、アクティブ
マトリクス回路とは電気的に絶縁されていたため、陽極
酸化はおこなわれなかった。（図２（Ｄ））
【００４８】その後、フォトレジスト２１５を除去し、
ＴＥＯＳを材料ガスとしたプラズマＣＶＤ法によって層
間絶縁物として酸化珪素膜２１８を厚さ２０００〜１０
００Å、例えば、５０００Å形成し、これにコンタクト
ホールを形成した。そして、厚さ５０００Åのアルミニ
ウム膜を形成し、これをエッチングして電極・配線２１
９〜２２４を不純物領域やゲイト配線に形成した。図で
はシリコン領域上のゲイト電極上にコンタクトが形成さ
れている様子が示されているが、実際には、シリコン領
域以外のゲイト配線上にコンタクトが形成される。（図
２（Ｅ））
【００４９】最後に、パッシベーション膜として厚さ２
０００〜６０００Å、例えば、３０００Åの窒化珪素膜
２２５をプラズマＣＶＤ法によって形成し、これと酸化
珪素膜２１８をエッチングして、不純物領域２０３に対
してコンタクトホールを形成した。そして、透明導電膜
（例えば、インディウム錫酸化物膜）を形成し、これを
エッチングして、画素電極２２６を形成した。（図２
（Ｆ））
【００５０】以上の工程によって、Ｎチャネル型ＴＦＴ
２２７、Ｐチャネル型ＴＦＴ２２８、２２９を形成する
ことができた。また、ＴＦＴ２２９に隣接して容量２３
０（これはゲイト絶縁膜２０４を誘電体とする）も形成
できた。本実施例では、ＴＦＴ２２９はアクティブマト
リクス回路の画素のスイッチング素子あるいはサンプリ
ングＴＦＴに用いられるＴＦＴを表しており、ＴＦＴ２
２７、２２８はその他の論理回路に用いられるＴＦＴを
表している。
【００５１】図５は本実施例で示したＴＦＴを用いて構
成されるアクティブマトリクス回路とそのドライバー回
路、その他の回路を基板５０４上に形成した場合のブロ
ック図を示す。本実施例で示したＴＦＴ２２７、２２８
はそのうちのＸ／Ｙデコーダー・ドライバーやＣＰＵ、
各種メモリーの論理回路に使用される。一方、ＴＦＴ２
２９はアクティブマトリクス回路の画素のスイッチング
ＴＦＴ５０１やドライバー回路のサンプリングＴＦＴ、
各種メモリーのマトリクス素子として用いられる。ま
た、容量２３０はアクティブマトリクス回路の画素セル
５０２の補助容量５０３や、各種メモリー回路の記憶素
子い用いられる。
【００５２】〔実施例３〕 図３に本実施例を示す。ま
ず、基板（コーニング７０５９）上に下地の酸化珪素膜
を形成し、さらに、島状のアモルファスシリコン膜を厚
さ３００〜１０００Å、例えば、５００Å成膜した。そ
して、レーザー照射によってアモルファスシリコン膜の
結晶化をおこなった。
【００５３】レーザーはＫｒＦエキシマーレーザー（波
長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を使用し、レー
ザーのエネルギー密度は２５０〜４５０ｍＪ／ｃｍ2 と
した。レーザー照射の際、基板は３５０〜４５０℃に加
熱した。レーザーのショット数は２〜１０ショットとし
た。レーザーのエネルギー密度、ショット数、温度はア
モルファスシリコン膜の膜質に依存するので、膜質によ
って最適な値を選択すればよい。また、本実施例ではパ
ルスレーザーを用いたが、アルゴンイオンレーザーのご
とき連続発振レーザーを用いてもよい。このようにして
得た結晶性シリコン膜をエッチングして、島状シリコン
領域を形成した。
【００５４】その後、プラズマＣＶＤ法によって、全面
に窒化珪素膜３０１を厚さ５００Å堆積した。続いて、
同じくプラズマＣＶＤ法によって、全面に酸化珪素膜を
厚さ３０００Å形成した。そして、この酸化珪素膜をエ
ッチングして、ドーピングのマスク３０２、３０３、３
０４を形成した。さらに、Ｎチャネル型ＴＦＴを形成す
る領域をフォトレジストのマスク３０５で覆った。
【００５５】この状態でイオンドーピング法によって硼
素イオンのドーピングをおこなった。ドーピングガスと
して水素希釈したジボラン（Ｂ2 Ｈ6 ）を用いた。イオ
ンの加速電圧は、１０〜５０ｋＶ、例えば、２０ｋＶと
した。窒化珪素膜３０１が存在する分だけ、加速電圧は
高くする必要がある。また、ドーズ量は１×１０14〜６
×１０15原子／ｃｍ2 、例えば、３×１０15原子／ｃｍ
2 とした。こうして、Ｐ型不純物領域３０６、３０７を
形成した。（図３（Ａ））
【００５６】フォトレジストマスク３０５を除去した
後、再び、イオンドーピング法によって燐イオンのドー
ピングをおこなった。ドーピングガスは水素希釈のフォ
スフィン（ＰＨ3 ）をもちいた。イオンの加速電圧は、
１０〜５０ｋＶ、例えば、２０ｋＶとした。また、ドー
ズ量は１×１０14〜６×１０15原子／ｃｍ2 、例えば、
１×１０15原子／ｃｍ2 とした。この際には、燐は全面
に注入されたが、燐のドーズ量が先のドーピングの硼素
のドーズ量よりも小さいので、先に形成されたＰ型不純
物領域３０６、３０７の導電型は相変わらずＰ型であっ
た。こうして、Ｎ型不純物領域３０９を形成した。（図
３（Ｂ）））
【００５７】次に、フォトレジストマスク３０８および
マスク３０２〜３０４、窒化珪素膜３０１を除去し、ゲ
イト絶縁膜として機能する酸化珪素膜３１０を厚さ８０
０〜１５００Å、例えば、１２００Å形成した。そし
て、ハロゲンランプ光を瞬間的にを照射することによっ
て、ドーピングされた不純物の活性化とゲイト絶縁膜と
シリコン領域の界面特性の改善をおこなった。
【００５８】ランプから放射される光の強度は、モニタ
ーの単結晶シリコンウェハー上の温度が８００〜１３０
０℃、代表的には９００〜１２００℃の間にあるように
調整した。具体的には、シリコンウェハーに埋め込んだ
熱電対の温度をモニターして、これを赤外線の光源にフ
ィードバックさせた。昇温は、一定で速度は５０〜２０
０℃／秒、降温は自然冷却で２０〜１００℃であった。
【００５９】特に真性または実質的に真性の非晶質珪素
は可視光、特に０．５μｍ未満の波長の光ではよく吸収
され、光を熱に変換できるが、本発明の光は０．５〜４
μｍの波長の光を照射する。この波長は結晶化させた真
性または実質的に真性（燐またはホウ素が１０17ｃｍ-3
以下）の珪素膜に対し、有効に光を吸収し、熱に変換で
きる。また、１０μｍ以上の波長の遠赤外光はガラス基
板に吸収され、加熱されるが、４μｍ以下の波長が大部
分の場合はガラスの加熱が極めて少ない。すなわち、結
晶化された珪素膜をさらに結晶化させるには０．５〜４
μｍの波長が有効である。
【００６０】なお、図から明らかなように、本実施例で
は、基板の上下から光を照射したので従来の作製プロセ
ス（図４参照）で問題となった境界の部分の劣化による
信頼性の低下は著しく減少した。（図３（Ｃ）） その後、５００〜６００℃の温度で、２〜４８時間、例
えば、５５０℃で４時間の熱アニールをおこなった。そ
して、スパッタ法によって厚さ３０００〜８０００Å、
例えば、５０００Åのアルミニウム膜（１〜５重量％の
スカンジウムを含有する）を成膜し、これをエッチング
して、アルミニウムゲイト電極・配線３１１、３１２、
３１３、３１４を形成した。
【００６１】この際、実施例２と同様に、アクティブマ
トリクス回路以外の領域をフォトレジスト３１５で覆っ
って、ゲイト電極・配線３１３、３１４に電流を通じて
陽極酸化をおこない、酸化アルミニウム被膜を厚さ１０
００〜２５００Å、ゲイト電極・配線３１３、３１４の
上面および側面にはバリヤ型の陽極酸化物被膜を形成し
た。
【００６２】また、この際、ゲイト電極・配線３１１、
３１２は不純物領域３０９、３０６に対してオーバーラ
ップとなるようにした。一方、ゲイト電極・配線３０３
はオフセットとなるようにしたが、実施例２とは異なっ
て、不純物領域３０７の一方（画素電極を形成する方）
はオフセットとし、他方はオーバーラップとなるように
した。また、ゲイト配線３１４は不純物領域上に形成さ
れたため、ＴＦＴのゲイト電極としては機能せず、キャ
パシターの一方の電極として機能した。（図３（Ｄ））
【００６３】その後、フォトレジスト３１５を除去し、
ＴＥＯＳを材料ガスとしたプラズマＣＶＤ法によって層
間絶縁物として酸化珪素膜３１６を厚さ５０００Å形成
し、これにコンタクトホールを形成した。そして、厚さ
５０００Åのアルミニウム膜を形成し、これをエッチン
グして電極・配線３１７〜３２２を不純物領域やゲイト
配線に形成した。（図３（Ｅ））
【００６４】最後に、パッシベーション膜として厚さ３
０００Åの窒化珪素膜３２３をプラズマＣＶＤ法によっ
て形成し、これと酸化珪素膜３１６をエッチングして、
不純物領域３０７に対してコンタクトホールを形成し
た。そして、透明導電膜（例えば、インディウム錫酸化
物膜）を形成し、これをエッチングして、画素電極３２
４を形成した。（図３（Ｆ））
【００６５】以上の工程によって、Ｎチャネル型ＴＦＴ
３２５、Ｐチャネル型ＴＦＴ３２６、３２７を形成する
ことができた。また、ＴＦＴ３２７に隣接して容量３２
８（これはゲイト絶縁膜３１０を誘電体とする）も形成
できた。本実施例では、ＴＦＴ３２７はアクティブマト
リクス回路の画素のスイッチング素子あるいはサンプリ
ングＴＦＴに用いられるＴＦＴを表しており、ＴＦＴ３
２５、３２６はその他の論理回路に用いられるＴＦＴを
表している。
【００６６】
【発明の効果】本発明によって、アルミニウムを主成分
とする材料によってゲイト電極・配線を構成する不良の
少ない薄膜半導体集積回路を形成することができた。本
実施例によるＴＦＴは６５０℃以下の低温プロセスによ
るものでありながら、信頼性に優れ、劣化の程度の少な
いものであった。具体的には、ソースを接地し、ドレイ
ンもしくはゲイトの一方もしくは双方に＋２０Ｖ以上、
もしくは−２０Ｖ以下の電位を加えた状態で１０時間以
上放置した場合でもトランジスタの特性には大きな影響
はなかった。以上のように、本発明は工業上有益な発明
である。
【図面の簡単な説明】
【図１】 本発明の実施例を示す。（実施例１参照）
【図２】 本発明の実施例を示す。（実施例２参照）
【図３】 本発明の実施例を示す。（実施例３参照）
【図４】 従来の技術の例を示す。
【図５】 本発明を用いた集積回路のブロック図を示
す。
【符号の説明】
１０１・・・・・・・・・・・ 基板 １０２・・・・・・・・・・・ 下地酸化膜 １０３・・・・・・・・・・・ 島状半導体領域 １０４・・・・・・・・・・・ ドーピングマスク １０５・・・・・・・・・・・ Ｐ型不純物領域 １０６・・・・・・・・・・・ ゲイト絶縁膜 １０８・・・・・・・・・・・ ゲイト電極 １０７、１０９・・・・・・・ ゲイト配線 １１０、１１１、１１２・・・ 陽極酸化物被膜 １１３・・・・・・・・・・・ 層間絶縁物 １１４・・・・・・・・・・・ 上部配線・電極 １１５・・・・・・・・・・・ 配線交差部 １１６・・・・・・・・・・・ パッシベーション膜 １１７・・・・・・・・・・・ 画素電極 １１８・・・・・・・・・・・ Ｐチャネル型ＴＦＴ １１９・・・・・・・・・・・ 容量

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 絶縁表面上に形成された薄膜トランジス
    タを有する回路において、該回路はマトリクス領域と、
    該マトリクス領域を駆動するための周辺回路領域とに大
    別され、 薄膜トランジスタのソース／ドレインはゲイト電極が形
    成される前に、不純物をイオン化して注入され、アニー
    ル処理されることによって形成され、 前記マトリクス領域に存在するゲイト配線は、その上面
    および側面がゲイト配線の陽極酸化物被膜によって覆わ
    れており、前記周辺回路領域のゲイト配線は実質的に陽
    極酸化物被膜によって覆われていないことを特徴とする
    薄膜半導体集積回路。
  2. 【請求項２】 絶縁表面上に形成された薄膜トランジス
    タを有する回路において、 薄膜トランジスタのソース／ドレインはゲイト電極が形
    成される前に、不純物をイオン化して注入され、アニー
    ル処理されることによって形成され、かつ、 ソースもしくはドレインの少なくともいずれか一方がゲ
    イト電極から離れており、ゲイト電極の上面および側面
    には該ゲイト電極の陽極酸化物被膜が形成されている第
    １の薄膜トランジスタと、 ソース／ドレインとゲイト電極が実質的にオーバーラッ
    プし、かつ、ゲイト電極の上面および側面には陽極酸化
    物被膜が形成されていない第２の薄膜トランジスタと、
    を有することを特徴とする薄膜半導体集積回路。
JP15651594A 1993-10-20 1994-06-14 薄膜半導体集積回路 Withdrawn JPH07335904A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP15651594A JPH07335904A (ja) 1994-06-14 1994-06-14 薄膜半導体集積回路
CN200310103678.4A CN1263160C (zh) 1993-10-20 1994-10-20 显示器件
US08/751,559 US5739549A (en) 1994-06-14 1996-11-18 Thin film transistor having offset region
US08/987,473 US6160269A (en) 1994-06-14 1997-12-09 Thin film semiconductor integrated circuit
US09/631,826 US6417057B1 (en) 1994-06-14 2000-08-03 Method of forming a semiconductor device having a TFT utilizing optical annealing before a gate electrode is formed
US10/004,788 US6690063B2 (en) 1994-06-14 2001-12-07 Thin film semiconductor integrated circuit and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15651594A JPH07335904A (ja) 1994-06-14 1994-06-14 薄膜半導体集積回路

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2000361847A Division JP3612486B2 (ja) 2000-11-28 2000-11-28 半導体装置の作製方法
JP2004044099A Division JP4000118B2 (ja) 2004-02-20 2004-02-20 半導体装置の作製方法

Publications (1)

Publication Number Publication Date
JPH07335904A true JPH07335904A (ja) 1995-12-22

Family

ID=15629469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15651594A Withdrawn JPH07335904A (ja) 1993-10-20 1994-06-14 薄膜半導体集積回路

Country Status (3)

Country Link
US (4) US5739549A (ja)
JP (1) JPH07335904A (ja)
CN (1) CN1263160C (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002333641A (ja) * 2001-04-26 2002-11-22 Samsung Electronics Co Ltd 液晶表示装置用多結晶シリコン薄膜トランジスター及びその製造方法
US7256760B2 (en) 1996-12-27 2007-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013236091A (ja) * 2000-03-08 2013-11-21 Semiconductor Energy Lab Co Ltd 液晶表示装置

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6997985B1 (en) 1993-02-15 2006-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
EP1119053B1 (en) * 1993-02-15 2011-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating TFT semiconductor device
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JPH07335904A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜半導体集積回路
US6433361B1 (en) 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JP3312083B2 (ja) * 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
US6906383B1 (en) * 1994-07-14 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacture thereof
JP3778456B2 (ja) * 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
JP3472024B2 (ja) * 1996-02-26 2003-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3640224B2 (ja) 1996-06-25 2005-04-20 株式会社半導体エネルギー研究所 液晶表示パネル
US7298447B1 (en) * 1996-06-25 2007-11-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display panel
US6288764B1 (en) * 1996-06-25 2001-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device or electronic device having liquid crystal display panel
US8603870B2 (en) 1996-07-11 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW548686B (en) * 1996-07-11 2003-08-21 Semiconductor Energy Lab CMOS semiconductor device and apparatus using the same
JPH10198292A (ja) 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3180700B2 (ja) * 1997-02-03 2001-06-25 日本電気株式会社 半導体集積回路装置
JPH10229197A (ja) * 1997-02-17 1998-08-25 Sanyo Electric Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法
US6927826B2 (en) 1997-03-26 2005-08-09 Semiconductor Energy Labaratory Co., Ltd. Display device
JPH10268360A (ja) 1997-03-26 1998-10-09 Semiconductor Energy Lab Co Ltd 表示装置
US6133075A (en) * 1997-04-25 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US5969423A (en) 1997-07-15 1999-10-19 Micron Technology, Inc. Aluminum-containing films derived from using hydrogen and oxygen gas in sputter deposition
US6222271B1 (en) * 1997-07-15 2001-04-24 Micron Technology, Inc. Method of using hydrogen gas in sputter deposition of aluminum-containing films and aluminum-containing films derived therefrom
JP3107024B2 (ja) * 1997-12-09 2000-11-06 日本電気株式会社 薄膜トランジスタの製造方法
US6057238A (en) * 1998-03-20 2000-05-02 Micron Technology, Inc. Method of using hydrogen and oxygen gas in sputter deposition of aluminum-containing films and aluminum-containing films derived therefrom
JPH11307782A (ja) 1998-04-24 1999-11-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
EP1006589B1 (en) * 1998-12-03 2012-04-11 Semiconductor Energy Laboratory Co., Ltd. MOS thin film transistor and method of fabricating same
US6524895B2 (en) * 1998-12-25 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6593592B1 (en) * 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
KR100654927B1 (ko) * 1999-03-04 2006-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제작방법
US6475836B1 (en) * 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7122835B1 (en) * 1999-04-07 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and a method of manufacturing the same
TW518637B (en) * 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
US6680487B1 (en) 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
JP4298131B2 (ja) 1999-05-14 2009-07-15 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US6541294B1 (en) * 1999-07-22 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW544743B (en) * 1999-08-13 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP3579316B2 (ja) * 1999-10-19 2004-10-20 三洋電機株式会社 半導体装置の製造方法
GB2358083B (en) 2000-01-07 2004-02-18 Seiko Epson Corp Thin-film transistor and its manufacturing method
GB2358082B (en) * 2000-01-07 2003-11-12 Seiko Epson Corp Semiconductor transistor
US7071041B2 (en) 2000-01-20 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TW503439B (en) * 2000-01-21 2002-09-21 United Microelectronics Corp Combination structure of passive element and logic circuit on silicon on insulator wafer
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4118484B2 (ja) * 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4118485B2 (ja) * 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6538282B1 (en) * 2000-03-14 2003-03-25 Oki Electric Industry Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP4683688B2 (ja) * 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) * 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US6789910B2 (en) 2000-04-12 2004-09-14 Semiconductor Energy Laboratory, Co., Ltd. Illumination apparatus
JP4785229B2 (ja) 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6506678B1 (en) * 2000-05-19 2003-01-14 Lsi Logic Corporation Integrated circuit structures having low k porous aluminum oxide dielectric material separating aluminum lines, and method of making same
JP2002057339A (ja) * 2000-08-10 2002-02-22 Sony Corp 薄膜半導体装置
DE10045264A1 (de) * 2000-09-13 2002-03-21 Zeiss Carl Verfahren zum Aufheizen eines Werkstückes, insbesondere eines optischen Elementes
US6509616B2 (en) 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US6599818B2 (en) 2000-10-10 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method
JP2002176000A (ja) 2000-12-05 2002-06-21 Semiconductor Energy Lab Co Ltd 熱処理装置及び半導体装置の製造方法
US7534977B2 (en) * 2000-12-28 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Heat treatment apparatus and method of manufacturing a semiconductor device
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI272666B (en) * 2002-01-28 2007-02-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TWI261358B (en) * 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7749818B2 (en) 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
CN101299412B (zh) * 2002-01-28 2011-03-23 株式会社半导体能源研究所 半导体器件及其制造方法
TWI267131B (en) * 2002-03-05 2006-11-21 Semiconductor Energy Lab Semiconductor element and semiconductor device using the same
DE10229642B4 (de) * 2002-07-02 2007-03-22 Infineon Technologies Ag Verfahren zum lokalen Erhitzen eines in einem Halbleitersubstrat angeordneten vergrabenen Bereichs
JP3949027B2 (ja) * 2002-08-06 2007-07-25 富士通株式会社 アナログスイッチ回路
DE10248723A1 (de) * 2002-10-18 2004-05-06 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensatoren und mit vorzugsweise planaren Transistoren und Herstellungsverfahren
DE10248722A1 (de) * 2002-10-18 2004-05-06 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren
US7250720B2 (en) 2003-04-25 2007-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4707677B2 (ja) * 2004-12-14 2011-06-22 シャープ株式会社 半導体装置及びその製造方法
US7179676B2 (en) * 2005-03-28 2007-02-20 Kenet, Inc. Manufacturing CCDs in a conventional CMOS process
US7279721B2 (en) * 2005-04-13 2007-10-09 Applied Materials, Inc. Dual wavelength thermal flux laser anneal
TWI271867B (en) * 2005-06-20 2007-01-21 Au Optronics Corp Pixel structure and fabrication method thereof
US20080105825A1 (en) * 2006-11-08 2008-05-08 Taejoon Han Laser scanning apparatus and method using diffractive optical elements
US7768008B2 (en) * 2007-11-13 2010-08-03 Toppan Printing Co., Ltd. Thin film transistor, method for manufacturing the same and display using the same
JP5955658B2 (ja) * 2012-06-15 2016-07-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2247975C3 (de) * 1972-09-29 1979-11-15 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren
US4409724A (en) 1980-11-03 1983-10-18 Texas Instruments Incorporated Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby
JPS59132674A (ja) 1983-01-19 1984-07-30 Seiko Epson Corp 半導体装置の製造方法
US4757026A (en) * 1986-11-04 1988-07-12 Intel Corporation Source drain doping technique
JPS6435959A (en) 1987-07-30 1989-02-07 Ricoh Kk Thin film transistor
US4876213A (en) * 1988-10-31 1989-10-24 Motorola, Inc. Salicided source/drain structure
JPH02140915A (ja) 1988-11-22 1990-05-30 Seiko Epson Corp 半導体装置の製造方法
EP0412701B1 (en) * 1989-07-31 1996-09-25 Canon Kabushiki Kaisha Thin film transistor and preparation thereof
JP3009438B2 (ja) * 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
JP3070062B2 (ja) 1990-03-29 2000-07-24 ソニー株式会社 液晶表示装置及びその製造方法
JP2622183B2 (ja) * 1990-04-05 1997-06-18 シャープ株式会社 アクティブマトリクス表示装置
JPH0411226A (ja) 1990-04-27 1992-01-16 Seiko Epson Corp 表示装置の製造方法
JP2907344B2 (ja) * 1990-06-27 1999-06-21 株式会社東芝 半導体装置およびその製造方法
JPH04139882A (ja) 1990-10-01 1992-05-13 Nec Corp 薄膜トランジスタ
US5514879A (en) * 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
JP2618534B2 (ja) 1990-12-20 1997-06-11 シャープ株式会社 アクティブマトリクス表示装置の製造方法
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JPH04333828A (ja) 1991-05-09 1992-11-20 Sony Corp 液晶表示装置
JPH04340725A (ja) 1991-05-17 1992-11-27 Seiko Epson Corp 薄膜トランジスタの製造方法
JP3106566B2 (ja) 1991-07-26 2000-11-06 ソニー株式会社 液晶表示装置および製造方法
JPH0548107A (ja) 1991-08-16 1993-02-26 Fuji Xerox Co Ltd 薄膜電界効果トランジスタ及びその製造方法並びに高耐圧薄膜電界効果トランジスタ
JPH0582553A (ja) 1991-09-18 1993-04-02 Sony Corp 薄膜トランジスタのアニール処理方法
US6979840B1 (en) 1991-09-25 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having anodized metal film between the gate wiring and drain wiring
JP2781706B2 (ja) 1991-09-25 1998-07-30 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5495121A (en) * 1991-09-30 1996-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2650543B2 (ja) * 1991-11-25 1997-09-03 カシオ計算機株式会社 マトリクス回路駆動装置
JP3072637B2 (ja) 1991-12-25 2000-07-31 セイコーエプソン株式会社 アクティブマトリクス基板
JPH05183131A (ja) 1991-12-27 1993-07-23 Nec Corp 薄膜トランジスタ
JPH05218326A (ja) 1992-01-31 1993-08-27 Canon Inc 半導体装置及び液晶表示装置
JP3191061B2 (ja) * 1992-01-31 2001-07-23 キヤノン株式会社 半導体装置及び液晶表示装置
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP2809247B2 (ja) 1992-02-12 1998-10-08 シャープ株式会社 薄膜半導体素子の製造方法
JP3133140B2 (ja) * 1992-04-01 2001-02-05 株式会社半導体エネルギー研究所 表示装置
JP2666103B2 (ja) * 1992-06-03 1997-10-22 カシオ計算機株式会社 薄膜半導体装置
JP3516166B2 (ja) 1992-09-14 2004-04-05 カシオ計算機株式会社 薄膜トランジスタの製造方法
EP0589478B1 (en) * 1992-09-25 1999-11-17 Sony Corporation Liquid crystal display device
JP3291038B2 (ja) 1992-09-28 2002-06-10 株式会社半導体エネルギー研究所 半導体回路の作製方法
JPH06140422A (ja) 1992-10-26 1994-05-20 Sony Corp 電界効果トランジスタの製造方法
JP2924506B2 (ja) * 1992-10-27 1999-07-26 日本電気株式会社 アクティブマトリックス型液晶表示装置の画素構造
US5359219A (en) * 1992-12-04 1994-10-25 Texas Instruments Incorporated Silicon on insulator device comprising improved substrate doping
JP3437863B2 (ja) 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
JPH06260497A (ja) * 1993-03-05 1994-09-16 Nippon Steel Corp 半導体装置及びその製造方法
US6413805B1 (en) * 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
JP3598121B2 (ja) 1993-03-19 2004-12-08 ソニー株式会社 薄膜トランジスタの製造方法
JPH07335904A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜半導体集積回路
KR100319332B1 (ko) 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
KR100284948B1 (ko) * 1994-05-31 2001-03-15 야마자끼 순페이 액티브 매트릭스형 액정표시장치
CN1230919C (zh) * 1994-06-02 2005-12-07 株式会社半导体能源研究所 有源矩阵显示器和电光元件
JP3312083B2 (ja) * 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7256760B2 (en) 1996-12-27 2007-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7612376B2 (en) 1996-12-27 2009-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013236091A (ja) * 2000-03-08 2013-11-21 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2002333641A (ja) * 2001-04-26 2002-11-22 Samsung Electronics Co Ltd 液晶表示装置用多結晶シリコン薄膜トランジスター及びその製造方法

Also Published As

Publication number Publication date
US6417057B1 (en) 2002-07-09
US6160269A (en) 2000-12-12
CN1263160C (zh) 2006-07-05
US5739549A (en) 1998-04-14
US20020079488A1 (en) 2002-06-27
CN1495884A (zh) 2004-05-12
US6690063B2 (en) 2004-02-10

Similar Documents

Publication Publication Date Title
JPH07335904A (ja) 薄膜半導体集積回路
KR0145458B1 (ko) Mis형 반도체 장치 제작방법
KR100320789B1 (ko) 반도체장치
JPH07106594A (ja) 半導体装置およびその作製方法
JPH0832081A (ja) 薄膜半導体装置
JP3030367B2 (ja) 半導体装置およびその作製方法
JP3117872B2 (ja) 薄膜半導体集積回路の作製方法
JP3431653B2 (ja) Ｍｉｓ型半導体装置の作製方法
JP3612486B2 (ja) 半導体装置の作製方法
JP4000118B2 (ja) 半導体装置の作製方法
JP3695573B2 (ja) 半導体装置の作製方法
JP3226655B2 (ja) 薄膜トランジスタの作製方法
KR0185822B1 (ko) 반도체장치
JP3495806B2 (ja) 薄膜トランジスタの作製方法
JP3315190B2 (ja) 薄膜トランジスタの作製方法
JP3695572B2 (ja) 半導体装置の作製方法
JP2940653B2 (ja) 半導体装置およびその作製方法
JP3431857B2 (ja) 半導体装置の作製方法
JPH0832069A (ja) 薄膜半導体装置
JP3360057B2 (ja) 半導体装置
JP2000058858A (ja) Ｍｉｓ型半導体装置
JP2000068522A (ja) Ｍｉｓ型半導体装置
JPH06204249A (ja) Ｍｉｓトランジスタの作製方法
JP2003158272A (ja) 半導体装置
JP2000195815A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20040223