JP2602702B2

JP2602702B2 - マトリクス表示装置のデータドライバ

Info

Publication number: JP2602702B2
Application number: JP63233668A
Authority: JP
Inventors: 隆之星屋; 忠久山口; 和博高原
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-09-20
Filing date: 1988-09-20
Publication date: 1997-04-23
Anticipated expiration: 2012-04-23
Also published as: JPH0282294A

Description

【発明の詳細な説明】〔概要〕液晶,EL等の表示媒体を直交配置したデータバスとス
キャンバスとの間に介在して設けたマトリクス表示パネ
ルに、データ電圧を印加する為のマトリクス表示装置の
データドライバに関し、白黒表示等の為の順次サンプリングと、カラー表示の
為のR,G,B信号の同時サンプリングとの何れにも適用可
能とすることを目的とし、データバスとスキャンバスとを直交配置したマトリク
ス表示パネルの前記データバスにデータ電圧を印加する
マトリクス表示装置のデータドライバに於いて、シフト
データをシフトクロック信号に従ってシフトし、前記デ
ータバス対応のシフト出力信号を順次出力するシフトレ
ジスタと、前記データバス対応に表示データをサンプリ
ングして前記データ電圧を出力するサンプルホールド回
路と、前記シフトレジスタのシフト出力信号と３個の制
御信号とが加えられ、前記シフトデータの長さと前記３
個の制御信号のタイミングとに従ったサンプリングタイ
ミング信号を、前記サンプルホールド回路に加えるタイ
ミング選択回路とを設けて構成した。

〔産業上の利用分野〕

本発明は、液晶,EL等の表示媒体を直交配置したデー
タバスとスキャンバスとの間に介在して設けたマトリク
ス表示パネルに、データ電圧を印加する為のマトリクス
表示装置のデータドライバに関するものである。

現在、市販されている小型液晶カラーテレビ受像機に
於いては、直交配置したデータバスとスキャンバスとの
間に液晶を封入し、且つカラーフィルタを設けたマトリ
クス表示パネルが使用されている。このようなマトリク
ス表示パネルは、表示容量の増大と大型化とが期待され
ており、又コンピュータの表示端末装置としての適用も
考えられている。従って、各種の用途に対して表示品質
を確保できるデータドライバが必要となる。

〔従来の技術〕

NTSC規格によるビデオ信号は、例えば、第14図に示す
ように、輝度信号と色差信号と同期信号とが複合された
信号であり、このビデオ信号を分離，復調すると、例え
ば、第15図に示すような同期信号SYNと、Ｒ（赤）,G
（緑）,B（青）の輝度信号とに分離される。そして、Ｒ
＋Ｇ＋Ｂで示す場合は白色表示となる。又コンピュータ
等から出力されるビデオ信号は、文字或いはグラフィッ
ク表示を行うものであり、通常は、第15図に示すよう
に、同期信号SYNとR,G,B信号とからなるものである。

液晶表示パネルのようなマトリクス表示パネルを用い
た場合は、同期信号SYNに従ってスキャンバスを順次走
査し、１走査期間内のR,G,B信号をサンプルホールドし
たデータ電圧をデータバスに印加するもので、第16図は
データ電圧を出力する為の従来例のデータドライバの要
部ブロック図を示す。同図に於いて、81はトランジスタ
等からなるサンプリングスイッチ、82はホールド用のコ
ンデンサ、83はバッファ回路、84はシフトレジスタ、85
はサンプルホールド回路86はレベルコンバータ、87はア
ナログバッファ回路、Q1〜Qnはマトリクス表示パネルの
ｎ本のデータバスに接続される出力端子、SIはシフトデ
ータ、CLKはシフトクロック信号、OEはイネーブル信
号、V_BBはOV等の電源の電圧である。

シフトレジスタ84はシフトデータSIをシフトクロック
信号CLKに従って順次シフトし、そのシフト出力信号S1
〜Snをレベルコンバータ86を介してサンプルホールド回
路85のサンプリングタイミング信号とし、入力されたR,
G,B信号をサンプリングスイッチ81によりサンプリング
し、コンデンサ82によりホールドし、レベルコンバータ
86を介してイネーブル信号OEによりバッファ回路83を同
時に動作状態にし、コンデンサ82のホールド電圧に対応
するデータ電圧を、１ライン分同時に出力端子Q1〜Qnか
ら出力して、マトリクス表示パネルのデータバスに印加
する。

第17図はR,G,B信号と、シフトレジスタ84のシフト出
力信号S1,S2,S3,・・・との関係を示し、シフト出力信
号は順次サンプルホールド回路85に加えられるから、R,
G,B信号は丸印の時点のレベルがサンプルホールドさ
れ、ホールド出力に従ったデータ電圧が出力されて、R,
G,Bのカラー表示が行われる。

〔発明が解決しようとする課題〕

データバスとスキャンバスとを直交配置した液晶表示
パネルやEL表示パネル等のマトリクス表示パネルを備え
た表示装置を、コンピュータ等の表示端末装置として使
用する場合、表示データの１ドットを、R,G,Bの３画素
に対応させることになる。その場合、第18図はRGBで示
す表示データを、時刻t1,t2,t3のシフト出力信号S1,S2,
S3に従って順次R,G,B信号をサンプルホールドし、それ
らをR,G,Bの３画素に対応させて表示することになる。

しかし、表示データRGBは、伝送経路の静電容量等に
より、RGB′で示すように波形鈍りが生じるものであ
り、それによって、時刻t1にＲ信号をシフト出力信号S1
に従ってサンプルホールドすると、波形鈍りの部分をサ
ンプリングすることになるから、表示データの正確なサ
ンプリングができないことになる。

このような欠点を除く為には、伝送経路の静電容量を
急速に充放電できるような電流容量の大きい出力部を設
ければ良いことになるが、消費電力が増大する欠点が生
じる。

又第19図に示すように、同時サンプリングを行うデー
タドライバも知られている。即ち、シフトレジスタ94の
シフト出力信号により、サンプルホールド回路95の３個
のサンプリングスイッチ91を同時に動作させて、R,G,B
信号を同時にサンプリングし、コンデンサ92によりホー
ルドし、バッファ回路93からなるアナログバッファ回路
97を介して出力端子Q1,Q2,・・から図示を省略したマト
リクス表示パネルのデータバスにデータ電圧を印加する
ものである。

しかし、サンプルホールド回路95に於いて、R,G,B信
号を同時にサンプリングすることが可能となるが、表示
容量が小さく、又白黒表示のマトリクス表示パネルに適
用した場合には、サンプリング間隔が大きくなることか
ら、表示の解像度が低下する欠点がある。

前述のように、従来例のマトリクス表示装置のデータ
ドライバは、順次サンプリングか同時サンプリングかの
何れかの構成を有するものであり、順次サンプリング構
成の場合は、波形鈍りの影響により表示品質が低下し、
又同時サンプリング構成の場合は、比較的表示容量が小
さい構成の表示パネルを用いて動画等を表示する時に、
解像度の低下が問題となる。

本発明は、順次サンプリングと同時サンプリングとの
何れにも適用可能とすることを目的とするものである。

〔課題を解決するための手段〕

本発明のマトリクス表示装置のデータドライバは、第
１図を参照して説明すると、データバス１とスキャンバ
ス２とを直交配置したマトリクス表示パネル３のデータ
バス１にデータ電圧を印加する為のデータドライバであ
って、シフトデータをシフトクロック信号に従ってシフ
トし、データバス１対応のシフト出力信号を順次出力す
るシフトレジスタ４と、データバス対応に表示データを
サンプリングしてデータ電圧を出力するサンプルホール
ド回路５と、シフトレジスタ４のシフト出力信号と、順
次サンプリング時に異なるタイミングで入力し、又同時
サンプリング時に同一のタイミングで入力する３個の制
御信号とが加えられて、シフトデータの長さと３個の制
御信号のタイミングとに従ってサンプリングタイミング
信号を、サンプルホールド回路５に加えるタイミング選
択回路６とを設けものであり、サンプルホールド回路５
からマトリクス表示パネル３のデータバス１に、アナロ
グバッファ回路７を介してデータ電圧が１ライン分毎に
加えられ、又スキャンドライバ８からマトリクス表示パ
ネル３のスキャンバス２に順次スキャンパルスが加えら
れる。

〔作用〕

タイミング選択回路６は、アンド回路やラッチ回路に
より構成され、アンド回路により構成された場合は、シ
フトデータを３シフトクロック信号分の長さとすること
により、３シフト出力信号の重なりの時間が生じるか
ら、３個の制御信号をその時間に同時に加えるタイミン
グとすると、タイミング選択回路６からは、R,G,B信号
を同時にサンプリングする為のサンプリングタイミング
信号がサンプルホールド回路５に加えられる。又３個の
制御信号をそれぞれ異なるタイミングとすることによ
り、R,G,B信号を順次サンプリングする為のサンプリン
グタイミング信号がサンプルホールド回路５に加えられ
る。

従って、３個の制御信号のタイミングを選択すること
により、順次サンプリングと同時サンプリングとの何れ
にも適用することができる。

〔実施例〕

以下図面を参照して本発明の実施例について詳細に説
明する。

第２図は本発明の一実施例の要部ブロック図であり、
11−１〜11−ｎはトランジスタ等からなるサンプリング
スイッチ、12−１〜12−ｎはホールド用のコンデンサ、
13−１〜13−ｎはアンド回路、14はシフトレジスタ、15
はサンプルホールド回路、16はタイミング選択回路、17
はアナログバッファ回路、18−１〜18−ｎはバッファ回
路、SIはシフトデータ、CLKはシフトクロック信号、S1
〜Snはシフト出力信号、REN,GEN,BENはイネーブル信
号、Q1〜Qnは出力端子である。

出力端子Q1〜Qnは、図示を省略したマトリクス表示パ
ネルのデータバスに接続するものであり、又シフトレジ
スタ14は、シフトクロック信号CLKの３周期分の長さの
シフトデータSIをシフトし、出力端子Q1〜Qn対応、即
ち、マトリクス表示パネルのｎ本のデータバス対応にシ
フト出力信号S1〜Snを出力するものである。従って、３
個のシフト出力信号が時間的に重なって出力される。又
タイミング選択回路16は、ｎ個のアンド回路13−１〜13
−ｎから構成され、３個のイネーブル信号REN,GEN,BEN
と、シフトレジスタ14のシフト出力信号S1〜Snとが加え
られる。

前述の３個のイネーブル信号REN,GEN,BENが第１図に
於ける制御信号に相当し、例えば、イネーブル信号REN,
GEN,BENを同一タイミングで“1"とし、その時に、例え
ば、シフト出力信号S1,S2,S3がタイミング選択回路16に
加えられていると、タイミング選択回路16のアンド回路
13−1,13−2,13−３の出力信号が同時に“1"となり、そ
れによって、サンプルホールド回路15のサンプリングス
イッチ11−1,11−2,11−３が同時にオンとなり、R,G,B
信号が同時にサンプリングされてコンデンサ12−1,12−
2,12−３にホールドされる。

又イネーブル信号REN,GEN,BENをそれぞれ異なるタイ
ミングとすると、例えば、シフト出力信号S1,S2,S3が時
間的に重なって出力されても、アンド回路13−1,13−2,
13−３の出力信号は異なるタイミングで“1"となるか
ら、それに対応してサンプリングスイッチ11−1,11−2,
11−３が順次オンとなり、R,G,B信号が順次サンプリン
グされてコンデンサ12−1,12−2,12−３にホールドされ
る。

第３図は本発明の一実施例の順次サンプリングの説明
図であり、第２図と同一符号と同一名称の信号の一例を
示す。シフトデータSIは、シフトクロック信号CLKの３
周期分の長さを有し、従って、シフトクロック信号CLK
により順次シフトされると、シフト出力信号S1,S2,S3,
・・・は、図示のように、３個のシフト出力信号が時間
的に一部重なることになる。又イネーブル信号REN,GEN,
BENをシフトクロック信号CLKに同期し、且つ３相関係の
タイミングとすると、STで示すサンプリングタイミング
信号がタイミング選択回路16からサンプルホールド回路
15に加えられ、R,G,B信号の順次サンプリングが行われ
る。

第４図は同時サンプリングの説明図であり、シフトデ
ータSI、シフトクロック信号CLKは第３図に示す場合と
同様であるから、シフト出力信号S1,S2,S3,S4,・・・も
第３図に示す場合と同様となる。そこで、イネーブル信
号EN（REN＝GEN＝BEN）を、例えば、シフト出力信号S1,
S2,S3が時間的に重なる時間に選択することにより、ST
で示すサンプリングタイミング信号が、タイミング選択
回路16からサンプルホールド回路15に加えられ、R,G,B
信号の同時サンプリングが行われる。

従って、順次サンプリングと同時サンプリングとの何
れにも適用することができる。

第５図は本発明の他の実施例の要部ブロック図であ
り、21はサンプリングスイッチ、22はコンデンサ、23は
タイミング選択用のスイッチ、24はシフトレジスタ、25
aはサンプル回路、25bはホールド回路、26はタイミング
選択回路、27はアナログバッファ回路、28はバッファ回
路である。

シフトデータSIをシフトクロック信号CLKに従ってシ
フトし、シフト出力信号S1〜Snを順次出力するシフトレ
ジスタ24及びアナログバッファ回路27は、前述の実施例
と同様である。この実施例は、R,G,B信号をサンプリン
グするサンプル回路25aと、ホールド回路25bとの間に、
トランジスタ等のスイッチ23からなるタイミング選択回
路26を設けたものであり、R,G,B信号は、シフトレジス
タ24のシスト出力信号S1〜Snに従ってサンプリングスイ
ッチ21によりサンプリングされ、サンプリング出力信号
は、イネーブル信号REN,GEN,BENによって制御されるス
イッチ23を介してホールド用のコンデンサ22に加えられ
てホールドされる。

従って、イネーブル信号REN,GEN,BENを、第３図に示
す関係に選択すると、等価的にR,G,B信号を順次サンプ
リングすることになり、又第４図に示す関係に選択する
と、等価的にR,G,B信号を同時サンプリングすることに
なる。

第６図は本発明の更に他の実施例の要部ブロック図で
あり、31はサンプリングスイッチ、32はコンデンサ、33
−1,33−2,33−３はラッチ回路、34はシフトレジスタ、
35はサンプルホールド回路、36はタイミング選択回路、
37はアナログバッファ回路、38はバッファ回路である。

シフトレジスタ34と、サンプルホールド回路35と、ア
ナログバッファ回路37とは、前述の各実施例と同様の構
成を有するものであり、タイミング選択回路36は、ラッ
チ信号RL,GL,BLによってシフト出力信号S1〜Snを２ビッ
トおきにラッチするラッチ回路33−1,33−2,33−３によ
り構成されている。

第７図は順次サンプリングの説明図であり、シフトレ
ジスタ34に加えるシフトデータSIを、シフトクロック信
号CLKの１周期分の長さとする。このシフトクロック信
号CLKに同期して、Ｌで示すように、ラッチ信号RL,GL,B
Lを同一タイミングでラッチ回路33−1,33−2,33−３に
加える。

シフトレジスタ34のシフト出力信号S1,S2,S3,・・・
は、シフトデータSIをシフトクロック信号CLKに従って
順次シフトしたものであり、従って、ラッチ回路33−１
にはシフト出力信号S1,S4,・・・が順次ラッチされ、ラ
ッチ回路33−２にはシフト出力信号S2,S5,・・・が順次
ラッチされ、ラッチ回路33−３にはシフト出力信号S3,S
6,・・・が順次ラッチされることになる。ラッチ出力信
号がサンプルホールド回路35にサンプリングタイミング
信号として加えられるものであるから、1R,1G,1B,2R,・
・・に示すように、R,G,B信号を順次サンプリングする
サンプリングタイミング信号となる。

第８図は同時サンプリングの説明図であり、シフトレ
ジスタ34に加えるシフトデータSIを、シフトクロック信
号CLKの３周期分の長さとする。又ラッチ信号RL,GL,BL
を、Ｌで示すように、シフトクロック信号CLKの３周期
毎に同一タイミングでラッチ回路33−1,33−2,33−３に
加える。

シフトレジスタ34のシフト出力信号S1,S2,S3,・・・
は、前述のように、シフトデータSIをシフトクロック信
号CLKに従って順次シフトしたものであり、第３図又は
第４図に示すように、３個のシフト出力信号が時間的に
重なることになり、その３個のシフト出力信号がそれぞ
れラッチ回路33−1,33−2,33−３に同時にラッチされ
る。従って、ラッチ回路33−1,33−2,33−３から同時に
サンプリングタイミング信号が1RGB,2RGB,3RGB,・・・
で示すように出力されて、サンプルホールド回路35に加
えられ、R,G,B信号の同時サンプリングが行われる。

従って、シフトデータSIと、ラッチ信号RL,GL,BLとの
選択により、順次サンプリングと同時サンプリングとに
適用することができる。なお、R,G,B信号のサンプリン
グは、ラッチ出力信号の矢印で示す立下りタイミングで
行うことができる。

第９図は順次サンプリング表示の表示装置のブロック
図であり、マトリクス表示パネル40は、例えば、243×2
40の白黒マトリクス表示パネルであり、41はデータバ
ス、42はスキャンバス、43は薄膜トランジスタ等のスイ
ッチング素子、44は液晶等からなる表示素子、45は同期
分離回路、46は色差信号トラップ、47はバッファ増幅
器、48はタイミング制御回路、49はスキャンドライバ、
50−１〜50−３はデータドライバである。

データドライバ50−１〜50−３は、それぞれ第２図，
第５図又は第６図に示す構成を有し、集積回路化され
て、マトリクス表示パネル40の表示容量に対応した個数
を設けるものであり、例えば、マトリクス表示パネル40
の243本のデータバス41を、３個のデータドライバ50−
１〜50−３は81本宛分担して駆動することになる。又各
データドライバ50−１〜50−３のシフトレジスタは直列
的に接続されて、シフトデータSIをシフトクロック信号
CLKに従ってシフトするものである。

ビデオ信号は、同期分離回路45に加えられ、分離され
た同期信号SYNはタイミング制御回路48に加えられ、シ
フトデータSI、シフトクロック信号CLK、イネーブル信
号やラッチ信号等の制御信号CS1,CS2,CS3、スキャンデ
ータSD、スキャンクロック信号SCN等が出力される。又
色差信号トラップ46に於いて、ビデオ信号から3.58MHz
のトラップにより色信号を抜き取り、白黒の輝度信号と
して、バッファ増幅器47を介してデータドライバ50−１
〜50−３に表示データとして加える。この場合、第２
図，第５図又は第６図に於けるR,G,B信号を加える端子
を共通に接続して前述の輝度信号を加える構成とする。

又スキャンドライバ49は、スキャンデータSDをスキャ
ンクロック信号SCNに従ってシフトし、そのシフト出力
信号によりスキャンバス42に順次スキャンパルスを加え
る。このスキャンパルスに同期して、データドライバ50
−１〜50−３から１ライン分のデータ電圧が出力され
て、マトリクス表示パネル40のデータバス41に加えられ
る。

データドライバ50−１〜50−３のタイミング選択回路
を第２図又は第５図に示す構成とした場合、タイミング
制御回路48からのシフトデータSIをシフトクロック信号
CLKの３周期分の長さとし、３個の制御信号CS1,CS2,CS3
をイネーブル信号REN,GEN,BENとして、第３図に示すタ
イミング関係とする。それによって、バッファ増幅器47
からデータドライバ50−１〜50−３に加えられた輝度信
号は、順次サンプリングされることになる。又タイミン
グ選択回路を第６図に示す構成とした場合は、タイミン
グ制御回路48からのシフトデータSIをシフトクロック信
号CLKの１周期分の長さとし、３個の制御信号CS1,CS2,C
S3をラッチ信号RL,GL,BLとして、第７図に示すタイミン
グ関係とする。それによって、バッファ増幅器47からデ
ータドライバ50−１〜50−３に加えられる輝度信号は順
次サンプリングされることになる。

白黒テレビ受像機の場合、R,G,Bの３ドット分を同時
にサンプリングすると、サンプリング間隔が結果的に長
くなるので、解像度が低下することになるが、前述のよ
うに、順次サンプリングを行うことにより、サンプリン
グ間隔を短くすることができるから、解像度を低下させ
ることなく白黒表示を行うことができる。

第10図は同時サンプリング表示の表示装置のブロック
図であり、51はデータバス、52はスキャンバス、53はス
イッチング素子、54は表示素子、55はマトリクス表示パ
ネル、56はバッファ増幅器、58はタイミング制御回路、
59はスキャンドライバ、60−１〜60−３はデータドライ
バである。

データドライバ60−１〜60−３は、それぞれ第２図，
第５図又は第６図に示す構成とすることができるもので
あり、例えば、マトリクス表示パネル55が、320×200×
３の表示容量を有し、R,G,B画素がストライプ状に配列
された構成の場合、各データドライバ60−１〜60−３
は、320本のデータバス51を分担して駆動することにな
る。

又コンピュータ等からR,G,B信号と同期信号SYNとが入
力され、タイミング制御回路58から、同期信号SYNに従
って、シフトデータSI、シフトクロック信号CLK、制御
信号CS（３個の制御信号CS1,CS2,CS3を同一タイミング
とする）、スキャンデータSD、スキャンクロック信号SC
N等が出力される。又バッファ増幅器56を介してデータ
ドライバ60−１〜60−３にR,G,B信号が加えられる。又
スキャンドライバ59からマトリクス表示パネル55のスキ
ャンバス52にスキャンパルスが加えられ、それに同期し
てデータドライバ60−１〜60−３からデータバス51にデ
ータ電圧が加えられる。

データドライバ60−１〜60−３のシフトレジスタは、
前述の実施例と同様に直列的に接続されて、シフトデー
タSIをシフトクロック信号CLKに従ってシフトするもの
であり、データドライバ60−１〜60−３のタイミング選
択回路が第２図又は第５図に示す構成の場合、第４図に
示すように、シフトデータSIをシフトクロック信号CLK
の３周期分の長さとし、制御信号CSをイネーブル信号EN
（REN,GEN,BEN）として、R,G,B信号を同一のサンプリン
グタイミング信号STによりサンプリングする。又タイミ
ング選択回路が第６図に示す構成の場合、第８図に示す
ように、シフトデータSIをシフトクロック信号CLKの３
周期分の長さとし、制御信号CSをラッチ信号Ｌ（RL,GL,
BL）として、R,G,B信号を同一のサンプリングタイミン
グ信号1RGB,2RGB,・・・によりサンプリングする。

前述のように、データドライバ60−１〜60−３に於い
ては、R,G,B信号を同時サンプリングすることになり、
R,G,B信号の伝送経路の静電容量等による波形鈍りの問
題を解決して、マトリクス表示パルス55にカラー表示を
行わせることができる。

第11図は、マトリクス表示パルス63のデータバス61を
両側に導出して、それぞれデータドライバ70−１〜70−
ｋ＋１によってデータ電圧を印加する分割駆動表示の表
示装置のブロック図を示す。同図に於いて、62はスキャ
ンバス、64はタイミング制御回路、65はスキャンドライ
バである。コンピュータ等からR,G,B信号がデータドラ
イバ70−１〜70−ｋ＋１に加えられ、同期信号SYNがタ
イミング制御回路64に加えられる。タイミング制御回路
64からは、シフトクロック信号CLKA,CLKB,制御信号CSA,
CSB、シフトデータSI、スキャンデータSD、スキャンク
ロック信号SCN等が出力される。

データドライバ70−１〜70−ｋ＋１は、前述の第２
図，第５図又は第６図に示す構成を有するもので、奇数
番と偶数番とのデータドライバのシフトレジスタは、そ
れぞれ直列的に接続され、シフトデータSIをシフトクロ
ック信号CLKA,CLKBに従ってシフトするものである。又
第２図，第５図又は第６図に於けるR,G,B信号の入力端
子と対応して示すと、奇数番とデータドライバ70−1,70
−3,・・・70−ｋは、Ｒ→R,G→B,B→Ｇの関係に、又偶
数番のデータドライバ70−2,70−4,・・・70−ｋ＋１
は、Ｒ→G,G→R,B→Ｂの関係にそれぞれ接続される。又
制御信号CSA,CSBとイネーブル信号REN,GEN,BEN又はイネ
ーブル信号RL,GL,BLとは、奇数番のデータドライバ70−
1,70−3,・・・70−ｋでは、CSA→BEN（BL）、CSB→RE
N,GEN（RL,GL）、偶数番のデータドライバ70−2,70−4,
・・・70−ｋ＋１では、CSA→GEN,BEN（GL,BL）、CSB→
REN（RL）の関係となるように接続されている。

又マトリクス表示パルスの63のデータバス61とスキャ
ンバス62との交点のR,G,B画素は、丸印内で示すよう
に、R,G,B,R,・・・の順次に配列されており、データバ
ス61は交互に両側へ導出されているから、奇数番のデー
タバスは奇数番のデータドライバに、又偶数番のデータ
バスは偶数番のデータドライバにそれぞれ接続される。
従って、奇数番のデータドライバ70−1,70−3,・・・70
−ｋからみると、R,B,G,R,・・・の順序に画素が配列さ
れ、偶数番のデータドライバ70−2,70−4,・・・70−ｋ
＋１からみると、G,R,B,G,・・・の順序に画素が配列さ
ていることになる。

データドライバ70−１〜70−ｋ＋１が、第２図に示す
構成を有する場合、第12図に示す制御タイミングによっ
て動作することになる。同図に於いて、SIはシフトデー
タ、CLKA,CLKBはシフトクロック信号、CSA,CSBは制御信
号（イネーブル信号）、S1A,S2A,S3Aは奇数番のデータ
ドライバ70−1,70−3,・・・70−ｋのシフトレジスタの
シフト出力信号、S1B,S2B,S3Bは偶数番のデータドライ
バ70−2,70−4,・・・70−ｋ＋１のシフトレジスタのシ
フト出力信号を示す。

シフトクロック信号CLKAは奇数番のデータドライバ
に、又シフトクロック信号CLKBは偶数番のデータドライ
バにそれぞれ加えられるもので、図示のように、位相が
異なるものである。

シフトデータSIが時刻t1のシフトクロック信号CLKAに
よりデータドライバ70−１のシフトレジスタにシフトさ
れて、シフト出力信号S1Aが出力され、時刻t2のシフト
クロック信号CLKBによりデータドライバ70−２のシフト
レジスタにシフトデータSIがシフトされて、シフト出力
信号S1Bが出力され、時刻t3のシフトクロック信号CLKA
によりシフト出力信号S2Aが出力される。その時、制御
信号CSBが奇数番と偶数番とのデータドライバに加えら
れるから、STで示すサンプリングタイミング信号がサン
プルホールド回路に加えられる。

例えば、データドライバ70−１では、時刻t3に制御信
号CSBが“1"となると、イネーブル信号REN,GEN（第２図
参照）が“1"となったことに相当し、シフト出力信号S
1,S2,（S1A,S2A）が“1"であるから、アンド回路13−1,
13−２の出力信号が“1"となり、Ｒ→R,G→Ｂの関係が
接続されているから、R,B信号がサンプリングスイッチ1
1−1,11−２によりサンプリングされて、コンデンサ12
−1,12−２によりホールドされる。又データドライバ70
−２では、イネーブル信号RENが“1"となったことに相
当し、シフト出力信号S1（S1B）のみが“1"であるか
ら、アンド回路13−１の出力信号が“1"となり、Ｒ→G,
C→R,B→Ｂの関係で接続されているから、Ｇ信号がサン
プリングスイッチ11−１によりサンプリングされて、コ
ンデンサ12−１によりホールドされる。

従って、奇数番のデータドライバ70−１ではR,B信
号、偶数番のデータドライバ70−２ではＧ信号をそれぞ
れ同時サンプリングすることになる。

同様にして、時刻t6では、シフト出力信号S2A,S3Aが
“1"、シフト出力信号S2B,S3Bが“1"となり、制御信号C
SAが“1"となるから、奇数番のデータドライバ70−１で
は、イネーブル信号BENが“1"、シフト出力信号S2,S3が
“1"となったことに相当し、アンド回路13−３の出力信
号が“1"となる。従って、Ｇ信号がサンプリングスイッ
チ11−３によりサンプリングされて、コンデンサ12−３
にホールドされる。

又偶数番のデータドライバ70−２では、イネーブル信
号REN,GENが“1"、シフト出力信号S2,S3が“1"となった
ことに相当するから、アンド回路13−2,13−３の出力信
号が“1"となり、R,B信号がサンプリングスイッチ11−
2,11−３によりサンプリングされて、コンデンサ12−2,
12−３にホールドされる。

従って、奇数番のデータドライバ70−１ではＧ信号、
偶数番のデータドライバ70−２ではR,B信号をそれぞれ
同時サンプリングすることになり、奇数番と偶数番との
データドライバが交互にR,B信号とＧ信号とを同時サン
プリングすることになる。

又データドライバ70−１〜70−ｋ＋１が第６図に示す
構成の場合、第13図に示す制御タイミングに従った制御
が行われる。この場合は、R,G,B信号の接続関係と制御
信号CSA,CSBの接続関係とは、前述の実施例の場合と同
様であり、又タイミング制御回路64からのシフトクロッ
ク信号CLKA,CLKBは同一タイミングのシフトクロック信
号CLKを用いる。又奇数番のデータドライバ70−１には
シフトデータSIA、偶数番のデータドライバ70−２には
シフトデータSIBをそれぞれ加え、時刻t1,t2,・・・の
シフトクロック信号CLKによってシフトさせるから、奇
数番のデータドライバのシフトレジスタからは、S1A,S2
A,S3A,・・に示すシフト出力信号が順次出力され、偶数
番のデータドライバのシフトレジスタからは、S1B,S2B,
S3B,・・・に示すシフト出力信号が順次出力される。

シフト出力信号S1A,S2A,S3Aがそれぞれ“1"の時刻t
2′に、制御信号CSB（ラッチ信号）を“1"とすると、奇
数番のデータドライバ70−１では、ラッチ信号RL,GL
（第６図参照）が“1"となったことに相当し、ラッチ回
路33−1,33−２のラッチ出力信号は、第13図の1RBに示
すものとなる。又偶数番のデータドライバ70−２では、
ラッチ信号RLが“1"となったことに相当し、ラッチ回路
33−１のラッチ出力信号は、第13図の1Gに示すものとな
る。

又シフト出力信号S3A,S2B,S3Bがそれぞれ“1"の時刻t
4′に、制御信号SCAを“1"とすると、奇数番のデータド
ライバ70−１では、ラッチ信号BLが“1"となったことに
相当し、ラッチ回路33−３のラッチ出力信号は第13図の
2Gに示すものとなり、偶数番のデータドライバ70−２で
は、ラッチ信号GL,BLが“1"となったことに相当し、ラ
ッチ回路33−2,33−３のラッチ出力信号は第13図の2RB
に示すものとなる。

従って、ラッチ出力信号の立下りのタイミングt5′に
於いては、奇数番のデータドライバ70−１ではR,B信号
をサンプリングし、偶数番のデータドライバ70−２で
は、Ｇ信号をサンプリングし、又時刻t7′に於いては、
奇数番のデータドライバ70−１では、Ｇ信号をサンプリ
ングし、偶数番のデータドライバ70−２では、R,B信号
をサンプリングすることになる。

前述の動作を順次繰り返して行うことにより、R,G,B
信号の同時サンプリングにより、マトリクス表示パルス
63にデータ電圧を印加してカラー表示させることができ
る。

〔発明の効果〕

以上説明したように、本発明は、シフトレジスタ４の
シフト出力信号S1,S2,・・・と、３個のイネーブル信号
REN,GEN,BEN又はラッチ信号RL,GL,BL等の制御信号CS1,C
S2,CS3とが加えられて、シフトデータSIの長さと３個の
制御信号のタイミングとに従ってサンプリングタイミン
グ信号を出力して、サンプルホールド回路５に加えるタ
イミング選択回路６を設けたものであり、比較的表示容
量が小さく、又白黒表示用のマトリクス表示パネル３に
適用した時の順次サンプリングと、比較的表示容量が大
きく、又カラー表示用のマトリクス表示パネル３に適用
した時の同時サンプリングとの何れにも使用することが
できる。従って、多量生産が可能となり、経済化を図る
ことができる。

【図面の簡単な説明】

第１図は本発明の原理説明図、第２図は本発明の一実施
例の要部ブロック図、第３図及び第４図は本発明の一実
施例の順次サンプリング及び同時サンプリングの説明
図、第５図は本発明の他の実施例の要部ブロック図、第
６図は本発明の更に他の実施例の要部ブロック図、第７
図及び第８図は本発明の更に他の実施例の順次サンプリ
ング及び同時サンプリングの説明図、第９図は順次サン
プリング表示の表示装置のブロック図、第10図は同時サ
ンプリング表示の表示装置のブロック図、第11図は分離
駆動表示の表示装置のブロック図、第12図及び第13図は
第11図の制御タイミング説明図、第14図はビデオ信号の
説明図、第15図はRGB信号の説明図、第16図は従来例の
データドライバの要部ブロック図、第17図は従来例の動
作説明図、第18図は順次サンプリングの説明図、第19図
は同時サンプリングの要部ブロック図である。１はデータバス、２はスキャンバス、３はマトリクス表
示パネル、４はシフトレジスタ、５はサンプルホールド
回路、６はタイミング選択回路、７はアナログバッファ
回路、８はスキャンドライバである。

フロントページの続き (56)参考文献特開昭61−20092（ＪＰ，Ａ) 特開昭63−189896（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】データバス（１）とスキャンバス（２）と
を直交して配置したマトリクス表示パネル（３）の前記
データバス（１）にデータ電圧を印加するマトリクス表
示装置のデータドライバに於いて、シフトデータをシフトクロック信号に従ってシフトし、
前記データバス（１）対応のシフト出力信号を順次出力
するシフトレジスタ（４）と、前記データバス（１）対応に表示データをサンプリング
して前記データ電圧を出力するサンプルホールド回路
（５）と、前記シフトレジスタ（４）の前記シフトデータに従った
シフト出力信号と、順次サンプリング時に異なるタイミ
ングで入力し、又同時サンプリング時に同一のタイミン
グで入力する３個の制御信号とが加えられて、前記シフ
トデータの長さと前記３個の制御信号のタイミングとに
従ったサンプリングタイミング信号を、前記サンプルホ
ールド回路（５）に加えるタイミング選択回路（６）と
を設けたことを特徴とするマトリクス表示装置のデータドライ
バ。