JP2639829B2 - マトリクス表示装置のデータドライバ - Google Patents
マトリクス表示装置のデータドライバInfo
- Publication number
- JP2639829B2 JP2639829B2 JP63225559A JP22555988A JP2639829B2 JP 2639829 B2 JP2639829 B2 JP 2639829B2 JP 63225559 A JP63225559 A JP 63225559A JP 22555988 A JP22555988 A JP 22555988A JP 2639829 B2 JP2639829 B2 JP 2639829B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- sampling
- shift
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】 〔概要〕 液晶,EL等の表示媒体を直交配置したデータバスとス
キャンバスとの間に介在して設けたマトリクス表示パネ
ルに、データ電圧を印加する為のマトリクス表示装置の
データドライバに関し、 順次サンプリングと同時サンプリングとの何れの構成
にも適用できるデータドライバを提供することを目的と
し、 データバスとスキャンバスとを直交して配置したマト
リクス表示パネルの前記データバスにデータ電圧を印加
するマトリクス表示装置のデータドライバに於いて、シ
フトクロック信号に従ってシフトデータを順次シフトす
るシフトレジスタと、前記データバス対応に表示データ
をサンプリングして前記データ電圧を出力するサンプル
ホールド回路と、前記シフトレジスタの出力信号と制御
信号とにより前記サンプルホールド回路に於けるサンプ
リングタイミングを選択するタイミング選択回路を設け
て構成した。
キャンバスとの間に介在して設けたマトリクス表示パネ
ルに、データ電圧を印加する為のマトリクス表示装置の
データドライバに関し、 順次サンプリングと同時サンプリングとの何れの構成
にも適用できるデータドライバを提供することを目的と
し、 データバスとスキャンバスとを直交して配置したマト
リクス表示パネルの前記データバスにデータ電圧を印加
するマトリクス表示装置のデータドライバに於いて、シ
フトクロック信号に従ってシフトデータを順次シフトす
るシフトレジスタと、前記データバス対応に表示データ
をサンプリングして前記データ電圧を出力するサンプル
ホールド回路と、前記シフトレジスタの出力信号と制御
信号とにより前記サンプルホールド回路に於けるサンプ
リングタイミングを選択するタイミング選択回路を設け
て構成した。
本発明は、液晶,EL等の表示媒体を直交配置したデー
タバスとスキャンバスとの間に介在して設けたマトリク
ス表示パネルに、データ電圧を印加する為のマトリクス
表示装置のデータドライバに関するものである。
タバスとスキャンバスとの間に介在して設けたマトリク
ス表示パネルに、データ電圧を印加する為のマトリクス
表示装置のデータドライバに関するものである。
現在、市販されている小型液晶カラーテレビ受像機に
於いては、直交配置したデータバスとスキャンバスとの
間に液晶を封入し、且つカラーフィルタを設けたマトリ
クス表示パネルが使用されている。このようなマトリク
ス表示パネルは、表示容量の増大と大型化とが期待され
ており、又コンピュータの表示端末装置としての適用も
考えられている。従って、各種の用途に対して表示品質
を確保できるデータドライバが必要となる。
於いては、直交配置したデータバスとスキャンバスとの
間に液晶を封入し、且つカラーフィルタを設けたマトリ
クス表示パネルが使用されている。このようなマトリク
ス表示パネルは、表示容量の増大と大型化とが期待され
ており、又コンピュータの表示端末装置としての適用も
考えられている。従って、各種の用途に対して表示品質
を確保できるデータドライバが必要となる。
NTSC規格によるビデオ信号は、例えば、第11図に示す
ように、輝度信号と色差信号と同期信号とが複合された
信号であり、このビデオ信号を分離，復調すると、例え
ば、第12図に示すような同期信号SYNと、Ｒ（赤）,G
（緑）,B（青）の輝度信号とに分離される。又Ｒ＋Ｇ＋
Ｂで示すように、同時にR,G,B信号が得られた時は、白
色を示すものとなる。コンピュータ等から出力されるビ
デオ信号は、通常は第12図に示すように、同期信号SYN
とR,G,B信号とからなるものである。
ように、輝度信号と色差信号と同期信号とが複合された
信号であり、このビデオ信号を分離，復調すると、例え
ば、第12図に示すような同期信号SYNと、Ｒ（赤）,G
（緑）,B（青）の輝度信号とに分離される。又Ｒ＋Ｇ＋
Ｂで示すように、同時にR,G,B信号が得られた時は、白
色を示すものとなる。コンピュータ等から出力されるビ
デオ信号は、通常は第12図に示すように、同期信号SYN
とR,G,B信号とからなるものである。
液晶表示パネルのようなマトリクス表示パネルを用い
た場合は、同期信号SYNに従ってスキャンバスを順次走
査し、１走査期間内のR,G,B信号をサンプルホールドし
たデータ電圧をデータバスに印加するもので、第13図は
データ電圧を出力する為の従来例のデータドライバの要
部ブロック図を示す。同図に於いて、71−１〜71−ｎは
サンプリングスイッチ、72−２〜72−ｎはホールド用の
コンデンサ、74はシフトレジスタ、75はサンプルホール
ド回路、76はレベルコンバータ、77はアナログバッファ
回路、78−１〜78−ｎはバッファ回路、S1〜Snはシフト
レジスタ74の出力信号、Q1〜Qnはマトリクス表示パネル
のデータバスに接続される出力端子、SIはシフトデー
タ、CLKはシフトクロック信号、OEはエネーブル信号、V
BBは0V等の電源の電圧である。
た場合は、同期信号SYNに従ってスキャンバスを順次走
査し、１走査期間内のR,G,B信号をサンプルホールドし
たデータ電圧をデータバスに印加するもので、第13図は
データ電圧を出力する為の従来例のデータドライバの要
部ブロック図を示す。同図に於いて、71−１〜71−ｎは
サンプリングスイッチ、72−２〜72−ｎはホールド用の
コンデンサ、74はシフトレジスタ、75はサンプルホール
ド回路、76はレベルコンバータ、77はアナログバッファ
回路、78−１〜78−ｎはバッファ回路、S1〜Snはシフト
レジスタ74の出力信号、Q1〜Qnはマトリクス表示パネル
のデータバスに接続される出力端子、SIはシフトデー
タ、CLKはシフトクロック信号、OEはエネーブル信号、V
BBは0V等の電源の電圧である。
シフトレジスタ74はシフトデータSIをシフトクロック
信号CLKに従って順次シフトし、その出力信号S1〜Snを
レベルコンバータ76を介してサンプルホールド回路75の
サンプリングタイミング信号とし、入力されたR,G,B信
号をサンプリングスイッチ71−１〜71−ｎによりサンプ
リングし、コンデンサ72−１〜72−ｎによりホールド
し、アナログバッファ回路77を介して１ライン分同時に
出力端子Q1〜Qnから出力して、マトリクス表示パネルの
データバスに印加する。
信号CLKに従って順次シフトし、その出力信号S1〜Snを
レベルコンバータ76を介してサンプルホールド回路75の
サンプリングタイミング信号とし、入力されたR,G,B信
号をサンプリングスイッチ71−１〜71−ｎによりサンプ
リングし、コンデンサ72−１〜72−ｎによりホールド
し、アナログバッファ回路77を介して１ライン分同時に
出力端子Q1〜Qnから出力して、マトリクス表示パネルの
データバスに印加する。
第14図はR,G,B信号と、シフトレジスタ74の出力信号S
1,S2,S3,・・・との関係を示し、シフト出力信号は順次
サンプルホールド回路75に加えられるから、R,G,B信号
は丸印の時点のレベルがサンプルホールドされ、ホール
ド出力に従ったデータ電圧が出力される。
1,S2,S3,・・・との関係を示し、シフト出力信号は順次
サンプルホールド回路75に加えられるから、R,G,B信号
は丸印の時点のレベルがサンプルホールドされ、ホール
ド出力に従ったデータ電圧が出力される。
データバスとスキャンバスとを直交配置した液晶表示
パネルやEL表示パネル等のマトリクス表示パネルを備え
た表示装置を、コンピュータ等の表示端末装置として使
用する場合、表示データの１ドットを、R,G,Bの３画素
に対応させることになる。その場合、第15図のRGBで示
す表示データを、時刻t1,t2,t3のシフト出力信号S1,S2,
S3に従って順次R,G,B信号をサンプルホールドし、それ
らをR,G,Bの３画素に対応させて表示することになる。
パネルやEL表示パネル等のマトリクス表示パネルを備え
た表示装置を、コンピュータ等の表示端末装置として使
用する場合、表示データの１ドットを、R,G,Bの３画素
に対応させることになる。その場合、第15図のRGBで示
す表示データを、時刻t1,t2,t3のシフト出力信号S1,S2,
S3に従って順次R,G,B信号をサンプルホールドし、それ
らをR,G,Bの３画素に対応させて表示することになる。
しかし、表示データRGBは、伝送経路の静電容量等に
より、RGB′で示すように波形鈍りが生じるものであ
り、それによって、時刻t1にＲ信号をシフト出力信号S1
に従ってサンプルホールドすると、波形鈍りの部分をサ
ンプリングすることになるから、表示データの正確なサ
ンプリングができないことになる。
より、RGB′で示すように波形鈍りが生じるものであ
り、それによって、時刻t1にＲ信号をシフト出力信号S1
に従ってサンプルホールドすると、波形鈍りの部分をサ
ンプリングすることになるから、表示データの正確なサ
ンプリングができないことになる。
このような欠点を除く為には、伝送経路の静電容量を
急速に充放電できるような電流容量の大きい出力部を設
ければ良いことになるが、消費電力が増大する欠点が生
じる。
急速に充放電できるような電流容量の大きい出力部を設
ければ良いことになるが、消費電力が増大する欠点が生
じる。
又第16図に示すように、同時サンプリングを行うデー
タドライバも知られている。即ち、シフトレジスタ84の
シフト出力信号により、サンプルホールド回路85の３個
のサンプリングスイッチを同時に動作させて、R,G,B信
号を同時にサンプルホールドし、アナログバッファ回路
87を介して出力端子Q1,Q2,・・から図示を省略したマト
リクス表示パネルのデータバスにデータ電圧を印加する
ものである。
タドライバも知られている。即ち、シフトレジスタ84の
シフト出力信号により、サンプルホールド回路85の３個
のサンプリングスイッチを同時に動作させて、R,G,B信
号を同時にサンプルホールドし、アナログバッファ回路
87を介して出力端子Q1,Q2,・・から図示を省略したマト
リクス表示パネルのデータバスにデータ電圧を印加する
ものである。
しかし、サンプルホールド回路85に於いて、R,G,B信
号を同時にサンプリングすることが可能となって、前述
の波形鈍りによる問題を解決できたとしても、表示容量
が小さい表示パネルを用いた場合には、サンプリングタ
イミング間隔が大きくなることから、表示解像度が低下
することになる。
号を同時にサンプリングすることが可能となって、前述
の波形鈍りによる問題を解決できたとしても、表示容量
が小さい表示パネルを用いた場合には、サンプリングタ
イミング間隔が大きくなることから、表示解像度が低下
することになる。
前述のように、従来例のマトリクス表示装置のデータ
ドライバは、順次サンプリングか同時サンプリングかの
何れかの構成を有するものであり、順次サンプリング構
成の場合は、波形鈍りの影響により表示品質が低下し、
又同時サンプリング構成の場合は、比較的表示容量が小
さい構成の表示パネルを用いて動画等を表示する時に、
解像度の低下が問題となる。
ドライバは、順次サンプリングか同時サンプリングかの
何れかの構成を有するものであり、順次サンプリング構
成の場合は、波形鈍りの影響により表示品質が低下し、
又同時サンプリング構成の場合は、比較的表示容量が小
さい構成の表示パネルを用いて動画等を表示する時に、
解像度の低下が問題となる。
本発明は、順次サンプリングと同時サンプリングとの
何れの構成にも適用できるデータドライバを提供するこ
とを目的とするものである。
何れの構成にも適用できるデータドライバを提供するこ
とを目的とするものである。
本発明のマトリクス表示装置のデータドライバは、第
１図を参照して説明すると、データバス１とスキャンバ
ス２とを直交配置したマトリクス表示パネル３のデータ
バス１に、表示データに従ったデータ電圧を印加するデ
ータドライバに於いて順次サンプリング時のシフトデー
タ又はこのシフトデータよりパルス幅が広い同時サンプ
リング時のシフトデータを、シフトクロック信号に従っ
て順次シフトするシフトレジスタ４と、データバス１対
応に表示データをサンプリングしてデータ電圧を出力す
るサンプルホールド回路５と、シフトレジスタ４の出力
信号と、順次サンプリングと同時サンプリングとを選択
する為の制御信号とにより、サンプルホールド回路５に
於けるサンプリングタイミングを、順次サンプリングと
するか又は同時サンプリングとするかを選択するタイミ
ング選択回路６とを設けて構成したもので、スキャンバ
ス２には、スキャンドライバ８から順次スキャンパルス
が印加される。
１図を参照して説明すると、データバス１とスキャンバ
ス２とを直交配置したマトリクス表示パネル３のデータ
バス１に、表示データに従ったデータ電圧を印加するデ
ータドライバに於いて順次サンプリング時のシフトデー
タ又はこのシフトデータよりパルス幅が広い同時サンプ
リング時のシフトデータを、シフトクロック信号に従っ
て順次シフトするシフトレジスタ４と、データバス１対
応に表示データをサンプリングしてデータ電圧を出力す
るサンプルホールド回路５と、シフトレジスタ４の出力
信号と、順次サンプリングと同時サンプリングとを選択
する為の制御信号とにより、サンプルホールド回路５に
於けるサンプリングタイミングを、順次サンプリングと
するか又は同時サンプリングとするかを選択するタイミ
ング選択回路６とを設けて構成したもので、スキャンバ
ス２には、スキャンドライバ８から順次スキャンパルス
が印加される。
タイミング選択回路６は、アンド回路やラッチ回路等
より構成することができるもので、アンド回路で構成し
た場合、制御信号をハイレベルとすると、シフトレジス
タ４の出力信号がサンプルホールド回路５にサンプリン
グタイミング信号として加えられ、R,G,B信号が順次サ
ンプリングされる。又シフトデータをシフトクロック信
号の３パルス分の長さとし、且つ制御信号を３パルス毎
に加えると、タイミング選択回路６からR,G,B信号を同
時にサンプリングするサンプリングタイミング信号がサ
ンプルホールド回路５に加えられる。従って、シフトデ
ータと制御信号との選択により、順次サンプリングと同
時サンプリングとの何れにも使用することができる。
より構成することができるもので、アンド回路で構成し
た場合、制御信号をハイレベルとすると、シフトレジス
タ４の出力信号がサンプルホールド回路５にサンプリン
グタイミング信号として加えられ、R,G,B信号が順次サ
ンプリングされる。又シフトデータをシフトクロック信
号の３パルス分の長さとし、且つ制御信号を３パルス毎
に加えると、タイミング選択回路６からR,G,B信号を同
時にサンプリングするサンプリングタイミング信号がサ
ンプルホールド回路５に加えられる。従って、シフトデ
ータと制御信号との選択により、順次サンプリングと同
時サンプリングとの何れにも使用することができる。
以下図面を参照して本発明の実施例について詳細に説
明する。
明する。
第２図は本発明の一実施例の要部ブロック図であり、
11−１〜11−ｎはトランジスタ等により構成されたサン
プリングスイッチ、12−１〜12−ｎはホールド用のコン
デンサ、13−１〜13−ｎはアンド回路、14はシフトレジ
スタ、15はサンプルホールド回路、16はタイミング選択
回路、17はアナログバッファ回路、18−１〜18−ｎはバ
ッファ回路である。
11−１〜11−ｎはトランジスタ等により構成されたサン
プリングスイッチ、12−１〜12−ｎはホールド用のコン
デンサ、13−１〜13−ｎはアンド回路、14はシフトレジ
スタ、15はサンプルホールド回路、16はタイミング選択
回路、17はアナログバッファ回路、18−１〜18−ｎはバ
ッファ回路である。
シフトレジスタ14は、シフトデータSIをシフトクロッ
ク信号CLKにより順次シフトするもので、そのシフト出
力信号SI〜Snがタイミング選択回路16のアンド回路13−
１〜13−ｎに加えられ、又タイミング選択回路16のアン
ド回路13−１〜13−ｎに制御信号としてのイネーブル信
号ENが加えられる。
ク信号CLKにより順次シフトするもので、そのシフト出
力信号SI〜Snがタイミング選択回路16のアンド回路13−
１〜13−ｎに加えられ、又タイミング選択回路16のアン
ド回路13−１〜13−ｎに制御信号としてのイネーブル信
号ENが加えられる。
サンプルホールド回路15は、タイミング選択回路16か
らシフト出力信号S1〜Snとイネーブル信号ENとに対応し
て出力される信号S1′〜Sn′に従ってR,G,B信号をサン
プリングスイッチ11−１〜11−ｎによりサンプリング
し、コンデンサ12−１〜12−ｎによりホールドし、この
ホールド出力信号を１ライン分同時にバッファ回路18−
１〜18−ｎの出力端子Q1〜Qnから、図示を省略したマト
リクス表示パネルのｎ本のデータバスにデータ電圧とし
て加えるものである。
らシフト出力信号S1〜Snとイネーブル信号ENとに対応し
て出力される信号S1′〜Sn′に従ってR,G,B信号をサン
プリングスイッチ11−１〜11−ｎによりサンプリング
し、コンデンサ12−１〜12−ｎによりホールドし、この
ホールド出力信号を１ライン分同時にバッファ回路18−
１〜18−ｎの出力端子Q1〜Qnから、図示を省略したマト
リクス表示パネルのｎ本のデータバスにデータ電圧とし
て加えるものである。
第３図は順次サンプリングの場合の説明図であり、SI
はシフトデータ、CLKはシフトクロック信号、RGBは表示
データ、S1〜S5はシフトレジスタ14のシフト出力信号、
ENはイネーブル信号、S1′〜S5′はタイミング選択回路
16の出力信号の一例を示し、シフトデータSIはシフトク
ロック信号CLKに従って順次シフトされてシフト出力信
号S1〜S5となる。
はシフトデータ、CLKはシフトクロック信号、RGBは表示
データ、S1〜S5はシフトレジスタ14のシフト出力信号、
ENはイネーブル信号、S1′〜S5′はタイミング選択回路
16の出力信号の一例を示し、シフトデータSIはシフトク
ロック信号CLKに従って順次シフトされてシフト出力信
号S1〜S5となる。
又イネーブル信号ENは“1"であるから、シフト出力信
号S1〜S5はそのままタイミング選択回路16から信号S1′
〜S5′として出力される。従って、この信号S1′〜S5′
をサンプリングタイミング信号としてサンプルホールド
回路15に於いてR,G,B信号を順次サンプリングすること
になる。
号S1〜S5はそのままタイミング選択回路16から信号S1′
〜S5′として出力される。従って、この信号S1′〜S5′
をサンプリングタイミング信号としてサンプルホールド
回路15に於いてR,G,B信号を順次サンプリングすること
になる。
第４図は同時サンプリングの場合の説明図であり、第
３図と同一符号は同一名称の信号を示し、シフトデータ
SIは、シフトクロック信号CLKの３パルス分の長さとす
る。従って、シフト出力信号S1〜S6はそれぞれ２パルス
分重なった状態となる。又イネーブル信号ENは、シフト
クロック信号CLKの３パルス毎に“1"とするもので、従
って、シフト出力信号S1,S2,S3が同時に出力されたタイ
ミングのイネーブル信号ENにより、タイミング選択回路
16からは、同時に信号S1′,S2′,S3′が出力されてサン
プルホールド回路15に加えられる。それによって、R,G,
B信号を同時にサンプリングすることになる。
３図と同一符号は同一名称の信号を示し、シフトデータ
SIは、シフトクロック信号CLKの３パルス分の長さとす
る。従って、シフト出力信号S1〜S6はそれぞれ２パルス
分重なった状態となる。又イネーブル信号ENは、シフト
クロック信号CLKの３パルス毎に“1"とするもので、従
って、シフト出力信号S1,S2,S3が同時に出力されたタイ
ミングのイネーブル信号ENにより、タイミング選択回路
16からは、同時に信号S1′,S2′,S3′が出力されてサン
プルホールド回路15に加えられる。それによって、R,G,
B信号を同時にサンプリングすることになる。
又次のシフト出力信号S4,S5,S6が同時に出力されたタ
イミングでイネーブル信号ENが“1"となり、タイミング
選択回路16から同時に信号S4′,S5′,S6′が出力されて
サンプルホールド回路15に加えられ、R,G,B信号を同時
にサンプリングすることになる。
イミングでイネーブル信号ENが“1"となり、タイミング
選択回路16から同時に信号S4′,S5′,S6′が出力されて
サンプルホールド回路15に加えられ、R,G,B信号を同時
にサンプリングすることになる。
第５図は本発明の他の実施例の要部ブロック図であ
り、21−１〜21−ｎはサンプリングスイッチ、22−１〜
22−ｎはホールド用のコンデンサ、23−１〜23−ｎはラ
ッチ回路、24はシフトレジスタ、25はサンプルホールド
回路、26はタイミング選択回路、27はアナログバッファ
回路、28−１〜28−ｎはバッファ回路である。
り、21−１〜21−ｎはサンプリングスイッチ、22−１〜
22−ｎはホールド用のコンデンサ、23−１〜23−ｎはラ
ッチ回路、24はシフトレジスタ、25はサンプルホールド
回路、26はタイミング選択回路、27はアナログバッファ
回路、28−１〜28−ｎはバッファ回路である。
各部の構成は、第２図に示す実施例とほぼ同様である
が、タイミング選択回路26はラッチ回路23−１〜23−ｎ
により構成され、シフトレジスタ24からのシフト出力信
号S1〜Snが、制御信号としてのラッチ信号LEによりラッ
チされ、その出力信号S1′〜Sn′がサンプリングタイミ
ング信号としてサンプルホールド回路25に加えられ、R,
G,B信号がサンプリングスイッチ21−１〜21−ｎにより
サンプリングされ、コンデンサ22−１〜22−ｎによりホ
ールドされ、バッファ回路28−１〜28−ｎから出力端子
Q1〜1nにデータ電圧として出力されて、図示を省略した
マトリクス表示パネルのｎ本のデータバスに加えられ
る。
が、タイミング選択回路26はラッチ回路23−１〜23−ｎ
により構成され、シフトレジスタ24からのシフト出力信
号S1〜Snが、制御信号としてのラッチ信号LEによりラッ
チされ、その出力信号S1′〜Sn′がサンプリングタイミ
ング信号としてサンプルホールド回路25に加えられ、R,
G,B信号がサンプリングスイッチ21−１〜21−ｎにより
サンプリングされ、コンデンサ22−１〜22−ｎによりホ
ールドされ、バッファ回路28−１〜28−ｎから出力端子
Q1〜1nにデータ電圧として出力されて、図示を省略した
マトリクス表示パネルのｎ本のデータバスに加えられ
る。
第６図は順次サンプリングの場合の説明図であり、第
３図及び第４図と同一符号は同一名称の信号を示し、LE
はラッチ信号である。順次サンプリングの場合は、第３
図に示す場合と同様のシフトデータSIがシフトクロック
信号CLKに従って順次出力され、その出力信号S1〜S5
は、シフトクロック信号CLKに同期したラッチ信号LEに
よりラッチ回路23−１〜23−５にラッチされ、その出力
信号S1′〜S5′は、ほぼシフトレジスタ24からの出力信
号S1〜S5と同様のものとなり、表示データRGBを順次サ
ンプリングすることになる。
３図及び第４図と同一符号は同一名称の信号を示し、LE
はラッチ信号である。順次サンプリングの場合は、第３
図に示す場合と同様のシフトデータSIがシフトクロック
信号CLKに従って順次出力され、その出力信号S1〜S5
は、シフトクロック信号CLKに同期したラッチ信号LEに
よりラッチ回路23−１〜23−５にラッチされ、その出力
信号S1′〜S5′は、ほぼシフトレジスタ24からの出力信
号S1〜S5と同様のものとなり、表示データRGBを順次サ
ンプリングすることになる。
第７図は同時サンプリングの場合の説明図であり、第
４図に示す場合と同様に、シフトデータSIは、シフトク
ロック信号CLKの３パルス分の長さを有し、シフトクロ
ック信号CLKに従って順次シフトされる。ラッチ信号LE
は、シフト出力信号S1,S2,S3が同時に出力されるタイミ
ングに加えられるから、ラッチ回路23−1,23−2,23−３
からは、S1′,S2′,S3′に示すように同時に出力されて
サンプルホールド回路25に加えられ、又シフト出力信号
S4,S5,S6が同時に出力されるタイミングのラッチ信号LE
により、ラッチ回路23−4,23−5,23−６にシフト出力信
号S4,S5,S6がラッチされ、同時に信号S4′,S5′,S6′が
出力される。従って、表示データRGBを同時にサンプリ
ングすることになる。
４図に示す場合と同様に、シフトデータSIは、シフトク
ロック信号CLKの３パルス分の長さを有し、シフトクロ
ック信号CLKに従って順次シフトされる。ラッチ信号LE
は、シフト出力信号S1,S2,S3が同時に出力されるタイミ
ングに加えられるから、ラッチ回路23−1,23−2,23−３
からは、S1′,S2′,S3′に示すように同時に出力されて
サンプルホールド回路25に加えられ、又シフト出力信号
S4,S5,S6が同時に出力されるタイミングのラッチ信号LE
により、ラッチ回路23−4,23−5,23−６にシフト出力信
号S4,S5,S6がラッチされ、同時に信号S4′,S5′,S6′が
出力される。従って、表示データRGBを同時にサンプリ
ングすることになる。
第８図は本発明の更に他の実施例の要部ブロック図で
あり、31−１〜31−ｎはサンプリングスイッチ、32−１
〜32−ｎはホールド用のコンデンサ、33−１〜33−ｎは
サンプリングスイッチ、34はシフトレジスタ、35aはサ
ンプリング回路、35bはホールド回路、36はタイミング
選択回路、37はアナログバッファ回路、38−１〜38−ｎ
はバッファ回路である。
あり、31−１〜31−ｎはサンプリングスイッチ、32−１
〜32−ｎはホールド用のコンデンサ、33−１〜33−ｎは
サンプリングスイッチ、34はシフトレジスタ、35aはサ
ンプリング回路、35bはホールド回路、36はタイミング
選択回路、37はアナログバッファ回路、38−１〜38−ｎ
はバッファ回路である。
この実施例は、シフトデータSIをシフトクロック信号
CLKに従ってシフトレジスタ34にシフトさせ、そのシフ
ト出力信号をサンプリング回路35aに加えてR,G,B信号を
サンプリングし、そのサンプリング出力信号をタイミン
グ選択回路36に加え、イネーブル信号或いはラッチ信号
等の制御信号CSに従ってサンプリングスイッチ33−1,33
−2,・・・を動作させ、ホールド回路35bでホールドさ
せるもので、制御信号の選択よりタイミング選択回路36
は、アンド回路により構成した場合と同様に動作させる
ことができる。
CLKに従ってシフトレジスタ34にシフトさせ、そのシフ
ト出力信号をサンプリング回路35aに加えてR,G,B信号を
サンプリングし、そのサンプリング出力信号をタイミン
グ選択回路36に加え、イネーブル信号或いはラッチ信号
等の制御信号CSに従ってサンプリングスイッチ33−1,33
−2,・・・を動作させ、ホールド回路35bでホールドさ
せるもので、制御信号の選択よりタイミング選択回路36
は、アンド回路により構成した場合と同様に動作させる
ことができる。
第９図は順次サンプリング表示の表示装置のブロック
図であり、40はマトリクス表示パネル、41はデータバ
ス、42はスキャンバス、43はトランジスタ等のスイッチ
ング素子、44はデータバスとスキャンバスとの交点に液
晶等を封入した表示素子、45はビデオ信号から同期信号
を分離する同期分離回路、46は色差信号トラップ、47は
バッファ増幅器、48はタイミング制御回路、49はスキャ
ンドライバ、50−１〜50−３はデータドライバである。
図であり、40はマトリクス表示パネル、41はデータバ
ス、42はスキャンバス、43はトランジスタ等のスイッチ
ング素子、44はデータバスとスキャンバスとの交点に液
晶等を封入した表示素子、45はビデオ信号から同期信号
を分離する同期分離回路、46は色差信号トラップ、47は
バッファ増幅器、48はタイミング制御回路、49はスキャ
ンドライバ、50−１〜50−３はデータドライバである。
データドライバ50−１〜50−３は、それぞれ第２図，
第６図又は第８図に示す構成を有し、又マトリクス表示
パネル40は、例えば、白黒表示のアクティブマトリクス
型液晶表示パネルで、243×340の表示容量を有する場
合、データドライバ50−１〜50−３は、それぞれマトリ
クス表示パネル40のデータバス41を81本分担することに
なる。データドライバ50−１のシフトレジスタの最終段
のシフト出力信号が、次のデータドライバ50−２のシフ
トレジスタのシフトデータSIとして加えられ、このデー
タドライバ50−２のシフトレジスタの最終段のシフト出
力信号が、次のデータドライバ50−３のシフトレジスタ
のシフトデータSIとして加えられる。
第６図又は第８図に示す構成を有し、又マトリクス表示
パネル40は、例えば、白黒表示のアクティブマトリクス
型液晶表示パネルで、243×340の表示容量を有する場
合、データドライバ50−１〜50−３は、それぞれマトリ
クス表示パネル40のデータバス41を81本分担することに
なる。データドライバ50−１のシフトレジスタの最終段
のシフト出力信号が、次のデータドライバ50−２のシフ
トレジスタのシフトデータSIとして加えられ、このデー
タドライバ50−２のシフトレジスタの最終段のシフト出
力信号が、次のデータドライバ50−３のシフトレジスタ
のシフトデータSIとして加えられる。
ビデオ信号は同期分離回路45により同期信号SYNが分
離され、色差信号トラップ46に於いて、3.58MHzのトラ
ップにより色信号を抜き取って白黒の輝度信号とし、バ
ッファ増幅器47を介してデータドライバ50−１〜50−３
に表示データとして加える。この場合、前述の各実施例
に於いて分離して示すR,G,B信号を、複合した状態とす
るものである。
離され、色差信号トラップ46に於いて、3.58MHzのトラ
ップにより色信号を抜き取って白黒の輝度信号とし、バ
ッファ増幅器47を介してデータドライバ50−１〜50−３
に表示データとして加える。この場合、前述の各実施例
に於いて分離して示すR,G,B信号を、複合した状態とす
るものである。
又タイミング制御回路48は、ビデオ信号から分離した
同期信号SYNを基に、シフトクロック信号CLKと、制御信
号CS（イネーブル信号又はラッチ信号）と、シフトデー
タSIと、スキャンデータSDと、スキャンクロック信号SC
Nとを出力する。この場合のシフトデータSIは、第３図
又は第６図に示すシフトデータSIとし、又制御信号CS
は、データドライバ50−１〜50−３のタイミング選択回
路をアンド回路により構成した場合は第３図に示すイネ
ーブル信号ENとし、又ラッチ回路により構成した場合は
第６図に示すラッチ信号LEとするものである。
同期信号SYNを基に、シフトクロック信号CLKと、制御信
号CS（イネーブル信号又はラッチ信号）と、シフトデー
タSIと、スキャンデータSDと、スキャンクロック信号SC
Nとを出力する。この場合のシフトデータSIは、第３図
又は第６図に示すシフトデータSIとし、又制御信号CS
は、データドライバ50−１〜50−３のタイミング選択回
路をアンド回路により構成した場合は第３図に示すイネ
ーブル信号ENとし、又ラッチ回路により構成した場合は
第６図に示すラッチ信号LEとするものである。
又スキャンドライバ49は、スキャンクロック信号SCN
に従ってスキャンバス42に順次スキャンパルスを印加
し、それに同期して、データドライバ50−１〜50−３か
ら１ライン分のデータ電圧をデータバス41に印加するも
ので、このデータ電圧は、前述のように、表示データを
順次サンプリングして得られたものとなる。
に従ってスキャンバス42に順次スキャンパルスを印加
し、それに同期して、データドライバ50−１〜50−３か
ら１ライン分のデータ電圧をデータバス41に印加するも
ので、このデータ電圧は、前述のように、表示データを
順次サンプリングして得られたものとなる。
比較的表示容量が小さく、且つ白黒表示の場合に、テ
レビ信号のR,G,B信号を同時にサンプリングすると、解
像度が順次サンプリングの場合に比較して1/3に低下す
る。従って、前述のように、順次サンプリングを行うこ
とになる。
レビ信号のR,G,B信号を同時にサンプリングすると、解
像度が順次サンプリングの場合に比較して1/3に低下す
る。従って、前述のように、順次サンプリングを行うこ
とになる。
第10図は同時サンプリング表示の表示装置のブロック
図であり、51はバッファ増幅器、52はタイミング制御回
路、60はマトリクス表示パネル、61はデータバス、62は
スキャンバス、63はトランジスタ等のスイッチング素
子、64は表示素子であり、スキャンドライバ49及びデー
タドライバ50−１〜50−３は、第９図の同一符号のスキ
ャンドライバ及びデータドライバと同一構成を有するも
のである。
図であり、51はバッファ増幅器、52はタイミング制御回
路、60はマトリクス表示パネル、61はデータバス、62は
スキャンバス、63はトランジスタ等のスイッチング素
子、64は表示素子であり、スキャンドライバ49及びデー
タドライバ50−１〜50−３は、第９図の同一符号のスキ
ャンドライバ及びデータドライバと同一構成を有するも
のである。
マトリクス表示パネル60は、例えば、320×200×３の
表示容量を有し、R,G,Bの画素（表示素子64）をストラ
イプ状に配置した場合に於いて、データドライバ50−１
〜50−３は、それぞれ320本のデータバス61を分担して
データ電圧を印加することになる。又データドライバ50
−１〜50−３のシフトレジスタは、第９図に示す場合と
同様に順次直列に接続され、シフトデータSIがシフトさ
れる。
表示容量を有し、R,G,Bの画素（表示素子64）をストラ
イプ状に配置した場合に於いて、データドライバ50−１
〜50−３は、それぞれ320本のデータバス61を分担して
データ電圧を印加することになる。又データドライバ50
−１〜50−３のシフトレジスタは、第９図に示す場合と
同様に順次直列に接続され、シフトデータSIがシフトさ
れる。
コンピュータ等からのR,G,B信号は、バッファ増幅器5
1を介してデータドライバ50−１〜50−３に加えられ、
又同期信号SYNはタイミング制御回路52に加えられて、
シフトデータSIと、シフトクロック信号CLKと、制御信
号CSと、スキャンデータSDと、スキャンクロック信号SC
Nとが出力される。
1を介してデータドライバ50−１〜50−３に加えられ、
又同期信号SYNはタイミング制御回路52に加えられて、
シフトデータSIと、シフトクロック信号CLKと、制御信
号CSと、スキャンデータSDと、スキャンクロック信号SC
Nとが出力される。
シフトデータSIは、第４図又は第７図に示すように、
シフトクロック信号CLKの３パルス分の長さを有し、又
制御信号CSは、データドライバ50−１〜50−３のタイミ
ング選択回路の構成に対応し、アンド回路により構成さ
れている場合は、第４図のEN、ラッチ回路により構成さ
れている場合には、第７図のLEにそれぞれ示すものとな
る。従って、R,G,B信号は、同時にサンプリングされ
て、R,G,B画素を構成する３本のデータバス対応の表示
データがホールドされることになり、１ライン分の表示
データのサンプルホールドによるデータ電圧が、スキャ
ンドライバ49からのスキャンパルスに同期してデータバ
ス61に印加され、線順次走査によるカラー表示が行われ
る。
シフトクロック信号CLKの３パルス分の長さを有し、又
制御信号CSは、データドライバ50−１〜50−３のタイミ
ング選択回路の構成に対応し、アンド回路により構成さ
れている場合は、第４図のEN、ラッチ回路により構成さ
れている場合には、第７図のLEにそれぞれ示すものとな
る。従って、R,G,B信号は、同時にサンプリングされ
て、R,G,B画素を構成する３本のデータバス対応の表示
データがホールドされることになり、１ライン分の表示
データのサンプルホールドによるデータ電圧が、スキャ
ンドライバ49からのスキャンパルスに同期してデータバ
ス61に印加され、線順次走査によるカラー表示が行われ
る。
マトリクス表示パネル60の表示容量が、第９図に示す
マトリクス表示パネル40に比較して大きいことにより、
クロック信号周波数を高くする必要が生じる。それによ
って、表示データの波形鈍りが問題となるが、前述のよ
うにR,G,B信号を同時にサンプリングすることにより、
表示品質の低下を防止することができる。
マトリクス表示パネル40に比較して大きいことにより、
クロック信号周波数を高くする必要が生じる。それによ
って、表示データの波形鈍りが問題となるが、前述のよ
うにR,G,B信号を同時にサンプリングすることにより、
表示品質の低下を防止することができる。
以上説明したように、本発明は、順次サンプリング時
のシフトデータSI又はこのシフトデータSIよりパルス幅
が広い同時サンプリング時のシフトデータSIを、シフト
クロック信号CLKに従って順次シフトするシフトレジス
タの出力信号と、順次サンプリングとを選択する為のイ
ネーブル信号EN又はラッチ信号LE等の制御信号CSとによ
り、サンプルホールド回路５に於ける順次サンプリング
と同時サンプリングとの何れかのサンプリングタイミン
グを選択するタイミング選択回路６を設けたことによ
り、マトリクス表示パネル３の表示容量が小さい時は、
順次サンプリングにより表示データをサンプリングし、
表示容量が大きい時は、R,G,B信号の同時サンプリング
により表示データをサンプリングすることができる利点
がある。
のシフトデータSI又はこのシフトデータSIよりパルス幅
が広い同時サンプリング時のシフトデータSIを、シフト
クロック信号CLKに従って順次シフトするシフトレジス
タの出力信号と、順次サンプリングとを選択する為のイ
ネーブル信号EN又はラッチ信号LE等の制御信号CSとによ
り、サンプルホールド回路５に於ける順次サンプリング
と同時サンプリングとの何れかのサンプリングタイミン
グを選択するタイミング選択回路６を設けたことによ
り、マトリクス表示パネル３の表示容量が小さい時は、
順次サンプリングにより表示データをサンプリングし、
表示容量が大きい時は、R,G,B信号の同時サンプリング
により表示データをサンプリングすることができる利点
がある。
又タイミング選択回路６はアンド回路等の簡単な回路
構成で実現できるから、このタイミング選択回路６を含
めて集積回路化を容易に行うことができ、表示容量に対
応して、第９図又は第10図に示すように、集積回路化し
たデータドライバを複数個設ければ良いことになる。
構成で実現できるから、このタイミング選択回路６を含
めて集積回路化を容易に行うことができ、表示容量に対
応して、第９図又は第10図に示すように、集積回路化し
たデータドライバを複数個設ければ良いことになる。
第１図は本発明の原理説明図、第２図は本発明の一実施
例の要部ブロック図、第３図は本発明の一実施例の順次
サンプリングの説明図、第４図は本発明の一実施例の同
時サンプリングの説明図、第５図は本発明の他の実施例
の要部ブロック図、第６図は本発明の他の実施例の順次
サンプリングの説明図、第７図は本発明の他の実施例の
同時サンプリングの説明図、第８図は本発明の更に他の
実施例の要部ブロック図、第９図は順次サンプリング表
示の表示装置のブロック図、第10図は同時サンプリング
表示の表示装置のブロック図、第11図はビデオ信号の説
明図、第12図はRGB信号の説明図、第13図は従来例のデ
ータドライバの要部ブロック図、第14図は従来例の動作
説明図、第15図は順次サンプリングの説明図、第16図は
従来例の同時サンプリングの要部ブロック図である。 １はデータバス、２はスキャンバス、３はマトリクス表
示パネル、４はシフトレジスタ、５はサンプルホールド
回路、６はタイミング選択回路、７はアナログバッファ
回路、８はスキャンドライバである。
例の要部ブロック図、第３図は本発明の一実施例の順次
サンプリングの説明図、第４図は本発明の一実施例の同
時サンプリングの説明図、第５図は本発明の他の実施例
の要部ブロック図、第６図は本発明の他の実施例の順次
サンプリングの説明図、第７図は本発明の他の実施例の
同時サンプリングの説明図、第８図は本発明の更に他の
実施例の要部ブロック図、第９図は順次サンプリング表
示の表示装置のブロック図、第10図は同時サンプリング
表示の表示装置のブロック図、第11図はビデオ信号の説
明図、第12図はRGB信号の説明図、第13図は従来例のデ
ータドライバの要部ブロック図、第14図は従来例の動作
説明図、第15図は順次サンプリングの説明図、第16図は
従来例の同時サンプリングの要部ブロック図である。 １はデータバス、２はスキャンバス、３はマトリクス表
示パネル、４はシフトレジスタ、５はサンプルホールド
回路、６はタイミング選択回路、７はアナログバッファ
回路、８はスキャンドライバである。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−254989（ＪＰ，Ａ) 実開 昭50−143427（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】データバス（１）とスキャンバス（２）と
を直交して配置したマトリクス表示パネル（３）の前記
データバス（１）にデータ電圧を印加するマトリクス表
示装置のデータドライバに於いて、 順次サンプリング時のシフトデータ又は該シフトデータ
よりパルス幅が広い同時サンプリング時のシフトデータ
を、シフトクロック信号に従って順次シフトするシフト
レジスタ（４）と、 前記データバス（１）対応に表示データをサンプリング
して前記データ電圧を出力するサンプルホールド回路
（５）と、 前記シフトレジスタ（４）の出力信号と、前記順次サン
プリングと同時サンプリングとを選択する為の制御信号
とにより、前記サンプルホールド回路（５）に於けるサ
ンプリングタイミングを、順次サンプリングとするか又
は同時サンプリングとするかを選択するタイミング選択
回路（６）とを設けた ことを特徴とするマトリクス表示装置のデータドライ
バ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63225559A JP2639829B2 (ja) | 1988-09-10 | 1988-09-10 | マトリクス表示装置のデータドライバ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63225559A JP2639829B2 (ja) | 1988-09-10 | 1988-09-10 | マトリクス表示装置のデータドライバ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0274990A JPH0274990A (ja) | 1990-03-14 |
| JP2639829B2 true JP2639829B2 (ja) | 1997-08-13 |
Family
ID=16831195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63225559A Expired - Fee Related JP2639829B2 (ja) | 1988-09-10 | 1988-09-10 | マトリクス表示装置のデータドライバ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2639829B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1495497A (zh) | 1995-02-01 | 2004-05-12 | 精工爱普生株式会社 | 液晶显示装置 |
| JP2000227784A (ja) | 1998-07-29 | 2000-08-15 | Seiko Epson Corp | 電気光学装置の駆動回路および電気光学装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6012388Y2 (ja) * | 1974-05-13 | 1985-04-22 | ソニー株式会社 | 画像表示装置 |
| JPS61254989A (ja) * | 1985-05-07 | 1986-11-12 | 三菱電機株式会社 | マトリクス形表示装置の駆動回路 |
-
1988
- 1988-09-10 JP JP63225559A patent/JP2639829B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0274990A (ja) | 1990-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0382567A2 (en) | Liquid crystal display device and driving method therefor | |
| JPH0654961B2 (ja) | サンプルホ−ルド回路 | |
| US5646644A (en) | Liquid crystal display device | |
| JPH0362357B2 (ja) | ||
| JP2602703B2 (ja) | マトリクス表示装置のデータドライバ | |
| US5748167A (en) | Display device for sampling input image signals | |
| JP2639829B2 (ja) | マトリクス表示装置のデータドライバ | |
| US20080122811A1 (en) | Driver Monolithic Liquid Crystal Panel Driver Circuit And Liquid Crystal Display Having Same | |
| JP2923656B2 (ja) | マトリクス型表示装置のデータドライバ | |
| JP2000206492A (ja) | 液晶表示装置 | |
| JP2672608B2 (ja) | マトリクス表示パネル駆動装置 | |
| US5754244A (en) | Image display apparatus with line number conversion | |
| JP2602702B2 (ja) | マトリクス表示装置のデータドライバ | |
| JPH07168542A (ja) | 液晶表示装置 | |
| JPS59211087A (ja) | カラ−液晶画像表示装置の駆動方法 | |
| JP3647138B2 (ja) | 表示装置 | |
| JPS62142480A (ja) | 液晶パネル駆動回路 | |
| JPS62169126A (ja) | 液晶カラ−パネル駆動回路 | |
| JPH04140716A (ja) | 液晶表示装置 | |
| JPH07129125A (ja) | 画素配列表示装置 | |
| US6323835B1 (en) | Device for supplying polyphase image signal to liquid crystal display apparatus | |
| JPH0766255B2 (ja) | アクテイブマトリクス型表示装置 | |
| JPH0628863Y2 (ja) | 液晶表示装置 | |
| JPH07284117A (ja) | テレビジョン受信装置 | |
| JP2004191976A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |