JP2787917B2 - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JP2787917B2 JP2787917B2 JP62020579A JP2057987A JP2787917B2 JP 2787917 B2 JP2787917 B2 JP 2787917B2 JP 62020579 A JP62020579 A JP 62020579A JP 2057987 A JP2057987 A JP 2057987A JP 2787917 B2 JP2787917 B2 JP 2787917B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- switch
- signal
- clock
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、複数の列電極を形成した基板と、対向基板
間に挟持される液晶を用いて表示を行なう、画像表示装
置に関するものである。 ［従来の技術］ 高密度な画像表示分野では、従来第37図に示す画像表
示装置が公知である。この装置で（69）は（70）のラッ
チのゲートを順次開く信号を出すシフトレジスター、
（72）は複数の列電極を形成した基板と対向基板間に液
晶を挟持している液晶表示体で、（71）は行毎に（72）
の画素群を順次選択する信号を出すシフトレジスターで
ある。（72）は画素毎に能動素子が形成されており、
（71）の信号により能動素子が選択され、列電極の信号
が画素電極に導かれ記憶される。その行の画素群が非選
択、即ち能動素子が非選択となると、記憶した信号によ
り、画素電極とVcの電位の対向電極間の液晶が駆動され
る。CL,Dsは（69）のクロック、データ、CLG,DGは（7
1）のクロック、データ、Ｄは（69）の各出力Ds（１）,
Ds（２）,Ds（３）〜Ds（Ｎ）により順次ラッチに取り
込まれる直列の画像データ、Ｄ（１）,D（２）,D（３）
〜Ｄ（Ｎ）はラッチから並列に（72）の各列電極に伝え
られるデータ、Ｇ（１）,G（２）〜Ｇ（Ｍ）は行電極毎
に順次能動素子群を選択する信号である。VDD,VSSは（6
9），（70）の電源入力、VG,VEEは（71）の電源入力で
ある。第38図は各信号のタイミングチャートである。Ds
はCLによって順次シフトされ、シフトされた各出力Ds
（１）,Ds（２）,Ds（３）〜Ds（Ｎ）はクロックの周期
と等しいパルス幅でラッチのゲートを開いている。液晶
表示体のＭ・Ｎ個の全画素に、フレーム周期Ｔで画像デ
ータを定める時、このパルス幅はT/（Ｍ・Ｎ）以内であ
る。 ［発明が解決しようとする問題点］ 画像表示装置が大容量で高精細になるにつれて、液相
表示体の画素数が増加する。従来の画像表示装置は直列
に転送される画像データを、液相表示体の列電極毎のラ
ッチに取り込むのに、その直列のデータに対応する列の
ラッチのゲートを開くことによって行なっており、次列
に対応するデータになる直前にその列のラッチのゲート
を閉じ、次列のラッチのゲートを開くようにしている。
従って画素数が増加すると、ラッチのゲートを開く時間
が短くなり、直列に転送される画像データに合わせてラ
ッチのゲートの開閉するのには、かなり厳しいタイミン
グが必要となる。 ［問題点を解決するための手段］ 本発明の画像表示装置は、前述の問題点を解決すべく
なされたものであり、複数の列電極を形成した基板と対
向基板の間に結晶が挟持され、直列に連結されたシフト
レジスターと、三色の画像データに対応する三本のデー
タ線と、複数のデータスイッチとが設けられ、各データ
スイッチはデータ線のうちの一つと列電極の一つとの間
に配置され、隣接する二つの列に対応するデータスイッ
チは三本のデータ線のうちの二本のデータ線にそれぞれ
接続され、シフトレジスターの並列出力からのサンプリ
ングパルスによって各データスイッチが駆動され、画像
データはデータ線からデータスイッチを経由して列電極
に供給される画像表示装置であって、各列に共通なイネ
ーブル信号でオンされる第１のトランスファースイッチ
がデータスイッチと列電極との間に備えられ、サンプリ
ングパルスのパルス幅はシフトレジスターに入力される
クロックの１周期をTCとするとTC、２・TC、2.5・TC、
または３・TCの時間に設定され、隣接する列電極に対応
するデータスイッチを駆動するサンプリングパルスは、
クロックを反転するタイミングに対応して制御され、シ
フトレジスターの全並列出力のそれぞれの隣接するサン
プリングパルスの間に重複期間があり、前記重複期間が
クロックの半周期の１、２、３または４倍の時間とさ
れ、同一のデータ線に接続されているデータスイッチを
駆動するサンプリングパルスの間には重複期間がなく、
画像データのサンプリングをする際に、前の列の画像デ
ータの時点でデータスイッチがオンされてサンプリング
を始め、転送すべき列の画像データをサンプリングし、
転送すべき列から次の列に画像データが移行する直前で
データスイッチがオフされてデータが取り込まれること
を特徴とする画像表示装置を提供する。 第１図は本発明の画像表示装置の構成図雨である。
（１）はデータDsをクロックCLでシフトさせるシフトレ
ジスター、（２）はシフトレジスターの出力DS R（１）,
DS G（１）,DS B（１）〜DS R（Ｎ）,DS G（Ｎ）,DS B（Ｎ）
によりオンしデータ線上を直列に転送される画像データ
DR,DG,DBをサンプリングするデータスイッチ、（３）は
データDGをクロックCLGでシフトさせるシフトレジスタ
ー、（４）は複数の列電極を形成した基板と対向基板間
に液晶を挟持している液晶表示体である。シフトレジス
ター（１）とデータスイッチ（２）を有する周辺回路は
VDD,VSSの電源電位で駆動され、赤（Ｒ）、緑（Ｇ）、
青（Ｂ）の三原色の画像データDR,DG,DBを、（１）の出
力DS R（１）,DS G（１）,DS B（１）〜DS R（Ｎ）,D
S G（Ｎ）,DS B（Ｎ）で順次オンする（２）のデータスイ
ッチを通して、CS R（１）,CS G（１）,CS B（１）〜C
S R（Ｎ）,CS G（Ｎ）,CS B（Ｎ）のデータ容量と（４）の
各列電極に付随する容量に格納する。（４）は画素毎に
能動素子が形成されており、格納された各列電極信号DR
（１）,DG（１）,DB（１）〜DR（Ｎ）,DG（Ｎ）,D
B（Ｎ）は、（３）の出力Ｇ（１）,G（２）〜Ｇ（Ｍ）
のうち能動素子を選択する電位VGの信号を出力している
行の画素群に送られ蓄えられて、その行の信号がVEEと
なり能動素子を非選択にすると、蓄えた信号により画像
電極とVCの電位の対向電極間の結晶を駆動する。 ［作用］ 第２図は本発明の画像表示装置の動作を示すタイミン
グチャートである、シフトレジスター（１）のデータDS
はクロックCLの２周期分のパルス幅を有し、同パルス幅
でクロック周期分ずれた信号を順次DS R（１）,D
S G（１）,DS B（１）,DS R（２）,DS G（２）,DS B（２）〜
DS R（Ｎ）,DS G（Ｎ）,DS B（Ｎ）として出力している。
複数本のデータ線に直列に転送されるVbからVaの電位の
画像データDR,DG,DBは、各データ線の画像データを取り
込む様にデータスイッチをオンさせているDS R（Ｉ）とD
S G（Ｉ）、DS G（Ｉ）とDS B（Ｉ）（Ｉ＝１〜Ｎ）の信号
の電位VDDの出力期間が重複してサンプリングされ、DS P
（Ｉ）（Ｐ＝R,G,B）の信号の電位VSSでデータスイッチ
がオフし、次行の画素群のデータのサンプリングになる
まで、各列電極に格納される。能動素子を行毎に順次選
択する信号を出すシフトレジスター（３）の出力Ｇ
（１）に見られる様に、シフトレジスター（１）の出力
が複数列で重複する期間を持ちながらデータスイッチ
（２）に順次加えられ、周辺回路から列電極に並列にデ
ータが供給されて行毎の画素群に入れられるべく、電位
VGの期間がDS R（１）,DS G（１）,DS B（１）〜D
S R（Ｎ）,DS G（Ｎ）,DS B（Ｎ）の信号が出力された以後
継続して続き、次のデータスイッチがオンし始める直前
までとなっている。画像データを転送するデータ線が複
数本であり、複数本のデータ線に同時に転送される画像
データは、データスイッチをオンさせて複数列で期間を
重複してサンプリングされ、転送すべき列から次に画像
データが移行する直前でデータスイッチをオフさせて確
定していることから、従来例に比してデータスイッチを
オンさせてサンプリングするパルス幅は、複数倍にな
り、図示のR,G,B三原色のそれぞれのデータ線の場合で
は倍の余裕のあるタイミングで、R,G,Bの各カラーの画
素にデータを伝える列に取り込まれている。各信号の電
位は、液晶表示体（４）の画素毎の能動素子をＮチャン
ネルトランジスターとすると、VE,VSS≦Vb＜Va≦VDD,VG
の関係にある。 ［実施例］ 第３図は、本発明の画像表示装置の第１の実施例の動
作を示すタイミングチャート、第４図は画像表示装置の
周辺回路におけるシフトレジスターの構成を示す回路
図、第５図、第６図はシフトレジスターに用いているク
ロック制御型インバーターの回路図である。第３図で
は、シフトレジスターのデータDSがクロックCLの２周期
分のパルス幅を有し、シフトレジスターの各出力がクロ
ックCLの2.5周期分のパルス幅でクロック周期分ずれた
信号を順次DS R（１）,DS G（１）,DS B（１）,DS R（２）,
DS G（２）,DS B（２）〜DS B（Ｎ）として出力している。
第４図は直列に連結されるシフトレジスターのＪ段、
（Ｊ＋１）段、（Ｊ＋２）段の部分を示している。Ｊ段
のシフトレジスターは、クロック制御型インバーターと
インバーター（５），（６），（７），（８），
（９），（10）それにデータスイッチ制御出力用のナン
ド（11）から構成され、クロック制御型インバーター
（５）は前段の出力Ｓ（Ｊ−１）を入力している。イン
バーター（９）の出力Ｓ（Ｊ）は、Ｓ（Ｊ−１）を１ビ
ットシフトした信号になっており、（６）の出力Ｍ
（Ｊ）は半ビットシフトした信号である。（６），
（９）の入力は▲▼，▲▼であり、
（11）は各半ビット、１ビットシフトした▲
▼，▲▼を入力し、Ds（Ｊ）＝Ｍ（Ｊ）＋Ｓ
（Ｊ）の信号を出力している。第５図、第６図に示す様
にクロックCLの矢印が上向きの場合のクロック制御型イ
ンバーターはクロックがハイ（VDD）の時入力を反転し
て出力し、ロー（VSS）の時高インピーダンスとなる。
クロックの矢印が下向きの場合はクロックがロー
（VSS）の時入力を反転して出力し、ハイ（VDD）の時高
インピーダンスとなる。シフトレジスターは、（５），
（７）及び（８），（10）に示す様に互いに反転したク
ロックで制御され、（５），（10）が出力状態にある時
は（７），（８）の出力がオフしていて、（５），（1
0）の出力がオフする時は（７），（８）が出力状態に
なって、スタティックにＳ（Ｊ−１）の信号をシフトす
る様構成されている。Ｊ＝１ではＳ（Ｊ−１）はデータ
DSであり、DSのハイ（VDD）の信号はシフトレジスター
の中をクロックがハイで半ビット、ローで１ビット順次
シフトされて行くことから、DS（Ｊ）の信号は、クロッ
クがハイの時ハイ（VDD）となってデータスイッチをオ
ンさせ、DS（Ｊ）がロー（VSS）となってデータスイッ
チをオフさせるのはクロックがローの時である。（11）
の入力をＳ（Ｊ−１）に対して１ビットシフトしたＪ段
の信号▲▼と、（５）に対応する次段のクロッ
ク制御型インバーター（12）のＳ（Ｊ−１）に対して1.
5ビットシフトした信号▲▼として、その
出力をDS（Ｊ）とする様にシフトレジスターを構成し得
る。この時はDS（Ｊ）がハイとなるのはクロックがロー
の時で、ローとなるのはクロックがハイの時である。DS
P（Ｉ）（Ｐ＝１（Ｒ）,2（Ｇ）,3（Ｂ）,I＝１〜Ｎ）
とDS（Ｊ）はＪ＝３・（Ｉ−１）＋Ｐで対応している。
第１図に示す複数本のデータ線に直列に転送される画像
データDR,DG,DBは、第４図に示す様に直列に連結されて
いるシフトレジスターの出力が第３図に示す様に複数段
で重複してデータスイッチをオンさせ、サンプリングさ
れている。DS P（１）,DS P（２）に示される様に同一デ
ータ線に転送される画像データDPを取り込む様にデータ
スイッチをオンさせている期間には重複が無く、D
S R（Ｉ）,DS G（Ｉ）,DS B（Ｉ）（Ｉ＝1,2……）の様に
複数本のデータ線に転送される画像データDR,DG,DBを取
り込む様にデータスイッチをオンさせている期間は、デ
ータ線の本数と等しい数の列で重複しており、D
S B（１）に見られる様に、異なるデータ線からDR,DGの
画像データを入れている前２列のサンプリング即ちDS R
（１）,DS G（１）のハイの信号時点で、ハイとなってデ
ータスイッチをオンさせ画像データDBのサンプリングを
開始し、画像データがその列から次に移行する直前でロ
ーとなってデータスイッチをオフさせサンプリングを終
了している。 第７図は本発明の画像表示装置の第２の実施例の周辺
回路図、第８図、第９図は周辺回路を構成するサンプル
・ホールド回路に用いているデータスイッチ或いはトラ
ンスファースイッチの回路図、第10図は周辺回路のシフ
トレジスターの出力部分を示す回路図である。第７図で
は、周辺回路がシフトレジスター（13）と、シフトレジ
スターの出力DS P（Ｉ）（Ｐ＝R,G,B I＝１〜Ｎ）により
オンし、直列に転送さる画像データDPをサンプリングす
るデータスイッチと、サンプリングしたデータを液晶表
示体の列電極に並列に転送するため、イネーブル信号W,
W′でオンするトランスファースイッチを有するサンプ
ル・ホールド回路（14）から構成されている。Ｗがトラ
ンスファースイッチ群をオン、Ｗ′がオフさせている場
合、DPはDS P（Ｉ）によりオンしているデータスイッチ
とＷによりオンしているトランスファースイッチを通し
てCP（Ｉ）のデータ容量と液晶表示体の列電極に付随す
る容量に格納され信号DP（Ｉ）となり、Ｗがトランスフ
ァースイッチ群をオフ、Ｗ′がオンさせる場合は、Ｃ′
Ｐ（Ｉ）のデータ容量と列電極に付随する容量に格納さ
れて信号Ｄ′Ｐ（Ｉ）となる。液晶表示体の画素群が隣
接する行で異なる列電極から信号を入れる様に構成され
ている場合、ＷとＷ′は行毎に交互にトランスファース
イッチ群をオン、オフさせてDP（Ｉ）,D′Ｐ（Ｉ）の信
号を列電極に定める様な信号とされる。データスイッ
チ、トランスファースイッチは第８図に示す様にＮ型或
いはＰ型の電界効果トランジスター、（Ｐ型の場合はハ
イ（VDD）でオンするＮ型のゲート信号の反転信号をゲ
ート信号とする）第９図に示す様にＮ型とＰ型の相補接
続された電界効果トランジスターから構成され、第８図
の形式では液晶表示体の基板毎に形成されたトランジス
ターと同じ導電型のトランジスターを液晶表示体の基板
上に集積し、サンプル・ホールド回路を同一基板上に組
み込むことによって、DP（Ｉ）とＤ′Ｐ（Ｉ）の信号を
伝える出力端子と列電極との接続端子数6Nを、シフトレ
ジスターの出力端子とデータスイッチとの接続端子数3
N、画像データのデータ線数３、及びイネーブル信号端
子２の計（3N＋５）にほぼ半減し得る。シフトレジスタ
ー（13）は、電源電位をVDD,VCC（＞VSS）とする第４図
に示すシフトレジスターに第10図に示す出力部分が付加
されて構成され、第４図のＭ（Ｊ）,S（Ｊ）,DS（Ｊ）
の一つをＱ（Ｊ）とするVDD〜VCC間の信号は第10図回路
によりVDD〜VSS間の信号に変換されDS（Ｊ）の信号を出
力する。第４図と同様にＪ＝３・（Ｉ−１）＋ＰでD
S（Ｊ）とDS P（Ｉ）が対応している。▲▼の
信号は第９図に示す様な相補型トランジスターの並列接
続によるスイッチを接続するのに、DS（Ｊ）の信号とと
もに用いられる。第７図に示す周辺回路は、第２図、第
３図に示すタイミングで動作し、シフトレジスターの出
力は複数列で重複する期間を持ちながらデータスイッチ
に順次加えられる様構成される。 第11図は本発明の画像表示装置の第３の実施例の周辺
回路図、第12図はその動作を示すタイミングチャート、
第13図、第14図は周辺回路に用いられるサンプル・ホー
ルド回路の回路図である。第11図の周辺回路は、シフト
レジスター（15）とシフトレジスターの出力DS P（Ｉ）
（Ｐ＝R,G,B,I＝１〜Ｎ）によりオンし、直列に転送さ
れる画像データ▲▼をサンプリングするデータスイ
ッチと、サンプリングしたデータを液晶表示体の列電極
に並列に転送する様、イネーブル信号Ｗで制御される、
クロック制御型インバーターをトランスファースイッチ
として用いたサンプル・ホールド回路（16）から構成さ
れている。第12図では、シフトレジスターのデータDSが
クロックCLの３周期分のパルス幅を有し、シフトレジス
ターの各出力がCLの３周期分のパルス幅でクロック周期
分ずれた信号を順次DS R（１）,DS G（１）,DS B（１）〜D
S B（Ｎ）として出している。画像データ▲▼はシフ
トレジスターの出力DS P（Ｉ）によりオンするデータス
イッチを通して容量CP（Ｉ）にサンプリングされ、Ｗが
ハイ（VDD）でクロック制御型インバーターが出力状態
になり、サンプリングしたデータを反転したDP（Ｉ）の
信号を液晶表示体の列電極に伝える。Ｗがロー（VSS）
ではクロック制御型インバーターの出力は高インピーダ
ンスとなり、DP（Ｉ）の信号は列電極に付随する容量に
保持されている。イネーブル信号Ｗはシフトレジスター
の出力がすべてロー（VSS）でデータスイッチをオフさ
せている期間にクロック制御型インバーターを出力状態
にし、液晶表示体の画素群を行毎に選択する信号は、Ｋ
行の信号Ｇ（Ｋ）に示す様にＷとほぼ同期して出力さ
れ、選択された行の画素群に各列電極のデータが並列に
定められる。DS R（１）,DS G（１）,DS B（１）に見られ
る様にシフトレジスターの出力は複数列で重複している
が、同一データ線に転送される画像データを取り込む様
データスイッチをオンさせる期間に重複があっても良
く、第12図のDS、シフトレジスターの各出力はクロック
CLの３周期以上のパルス幅となる様にし得る。第13図で
はサンプル・ホールド回路（16）のデータスイッチとし
てクロック制御型インバーターを用いており、画像デー
タDPはシフトレジスターの出力DS P（Ｉ）により出力状
態となるクロック制御型インバーターで反転されて容量
CP（Ｉ）に記憶され、イネーブル信号Ｗで出力状態とな
るクロック制御型インバーターによって更に反転された
DP（Ｉ）の信号を液晶表示体の列電極に伝える。第14図
では画像データDPはシフトレジスターの出力DS P（Ｉ）
によりオンするデータスイッチを通して容量CP（Ｉ）に
記憶され、イネーブル信号Ｗで出力状態となるクロック
制御型インバーターで反転されて容量SP（Ｉ）に蓄えら
れ、インバーターで更に反転したDP（Ｉ）の信号を液晶
表示体の列電極に伝えており、Ｗがローでクロック制御
型インバーターが高インピーダンスであってもSP（Ｉ）
の電位により常時インバーターはDP（Ｉ）の信号を出力
する。 第15図は本発明の画像表示装置の第４の実施例の周辺
回路図、第16図はその動作を示すタイミングチャート、
第17図は周辺回路のサンプル・ホールド回路に用いられ
るバッファアンプの回路図である。第15図の周辺回路
は、シフトレジスター（17）と、シフトレジスターの出
力DS P（Ｉ）によりオンし、直列に転送される画像デー
タDPをサンプリングするデータスイッチと、サンプリン
グされ容量CP（Ｉ）に記憶されたデータと大体同電位の
信号を出力するほぼ利得１のバッファアンプと、イネー
ブル信号Ｗでオンするトランスファースイッチを通し容
量SP（Ｉ）に蓄えられたデータを更にほぼ利得１のバッ
ファアンプを介し、出力信号DP（Ｉ）によって液晶表示
体の列電極を駆動するサンプル・ホールド回路（18）か
ら構成されている。第16図では、シフトレジスターのデ
ータDSがクロックCLの１周期分のパルス幅を有し、シフ
トレジスターの各出力DS R（１）,DS G（１）,DS B（１）
〜DS B（Ｎ）がCLの１周期分のパルス幅でクロック半周
期分ずれた信号となっている。シフトレジスター（17）
は第４図でＭ（Ｊ）,S（Ｊ）として示した信号をそれぞ
れ（2J−１）,2J段の出力としており、DS P（Ｉ）（Ｐ＝
１（Ｒ）,2（Ｇ）,3（Ｂ）,I＝１〜Ｎ）は３・（Ｉ−
１）＋Ｐ段の出力となっている。バッファアンプは第17
図に示す様に、定電流源となる電界効果トランジスター
（19）と入力トランジスター（20）、（20）と同特性同
サイズのトランジスター（21）、（20）の負荷となる逆
極性のトランジスター（22）、（22）と同特性同サイズ
で（21）の負荷となるトランジスター（23）とからなる
差動増幅器による電圧フォロワーから構成されている。
（19）のゲートバイアスVBは（18）のバッファアンプ群
では共通に与えられる様に構成される。第12図と同様に
してイネーブル信号Ｗはシフトレジスターの出力がすべ
てデータスイッチをオフさせている期間にトランスファ
ースイッチ群をオンさせ、液晶表示体の画素群を行毎に
選択する信号はＧ（Ｋ）の様にＷとほぼ同期して出力さ
れ、液晶表示体の各列電極から選択された行の画素群に
バッファアンプの出力が並列に供給される。 第18図は本発明の画像表示装置の第５の実施例の周辺
回路図、第19図は信号のタイミングチャートである。シ
フトレジスター（24）の出力DS P（Ｉ）によりオンする
データスイッチにより、直列に転送される画像データDP
は、容量CP（Ｉ）に記憶され、データスイッチのオフ時
イネーブル信号Ｗによりオンするトランスファースイッ
チにより容量SP（Ｉ）に移され、ほぼ利得１のバッファ
アンプにより列電極へDP（Ｉ）の信号が伝えられてい
る。サンプル・ホールド回路（25）はデータスイッチ、
トランスファースイッチ、バッファアンプ、容量C
P（Ｉ）、SP（Ｉ）と、クリアー信号ＬによりオンしSP
（Ｉ）に蓄えられたデータをクリアーし定電位にするス
イッチを有している。クリアー信号は、シフトレジスタ
ーの出力がデータスイッチをオフさせ、イネーブル信号
がトランスファースイッチをオフさせている期間に出力
され、続いてイネーブル信号がトランスファースイッチ
をオンさせてSP（Ｉ）にデータを蓄える。CP（Ｉ）とSP
（Ｉ）はスイッチ、バッファアンプの入力端等電極に付
いている容量を含んでいるとすると、CP（Ｉ）に記憶さ
れたDPのデータは、SP（Ｉ）にはCP（Ｉ）／（CP（Ｉ）
＋SP（Ｉ））の電位で蓄えられる。サンプリングしたDP
の電位に近くするために、CP（Ｉ）はSP（Ｉ）より大き
く設定される。液晶表示体の画素群を行毎に選択する信
号はＧ（Ｋ）に示す様に、クリアー信号Ｌとほぼ同期し
て出力され、続くイネーブル信号Ｗでトランスファース
イッチ、バッファーアンプを通して選択された行の画素
群にデータが供給される様になっている。 第20図は本発明の画像表示装置の第６の実施例の周辺
回路図、第21図は信号のタイミングチャートである。シ
フトレジスター（26）の出力DS P（Ｉ）（Ｐ＝R,G,B,I＝
１〜Ｎ）によりオンするデータスイッチは、画像データ
DPを容量CP（Ｉ）にサンプリングし、イネーブル信号Wp
でオンする第１のトランスファースイッチを通してバッ
ファアンプに入力する。Wpと同期したイネーブル信号W
p′でオンする第２のトランスファースイッチを通され
たバッファアンプからの信号DP（Ｉ）は、容量SP（Ｉ）
と液晶表示体の列電極に付随する容量に格納され、行信
号Ｇ（Ｋ）（Ｋ＝１〜Ｍ）によって選択される行の画素
群に伝えられる。第21図では第２のトランスファースイ
ッチをオンさせるイネーブル信号Wp′のハイの期間は、
第１のトランスファースイッチをオンさせるイネーブル
信号Wpのハイの期間内にある。Wp′とWpを同信号とする
こともできる。複数のイネーブル信号WR,WG,WBは、隣接
する複数の第１のトランスファースイッチ群を順次個々
にオンさせてバッファアンプにデータを導き、WR,WG,WB
と同数のイネーブル信号WR′,WG′,WB′は、複数の第２
のトランスファースイッチ群を順次個々にオンさせてバ
ッファアンプから列電極に信号を伝えることから、第18
図に比べて第20図のサンプル・ホールド回路（27）は、
バッファアンプの数が1/3になっている。直列に転送さ
れる画像データのデータ線の本数と同数のイネーブル信
号WR,WG,WB又はWR′,WG′,WB′は、画像データのデータ
線の本数と異なる様に構成し得る。（27）に一点鎖線で
示すより下側の回路部分、即ちイネーブル信号WR′,
WG′,WB′で制御される第２のトランスファースイッチ
群を、第２の実施例で言及した様に液晶表示体の画素毎
に形成されたトランジスターとともに基板上に集積する
ことにより、サンプル・ホールド回路と液晶表示体の列
側の電極との接続数を1/（イネーブル信号の数）に減少
させられ、接続する電極端子の間隔を広げられる実装面
と、シフトレジスター及び一点鎖線で示すより上側のサ
ンプル・ホールド回路を含んだ半導体集積回路により部
品数が減少する価格面の利点がある。容量CP（Ｉ）,SP
（Ｉ）の片側の電極の接地電位は、定電位例えばVDD,V
SSとしても良く、SP（Ｉ）は液晶表示体の列電極に付随
する容量に含めて構成し得る。 第22図は本発明の画像表示装置の第７の実施例の周辺
回路図、第23図は周辺回路のサンプル・ホールド回路に
用いられるバッファアンプの回路図、第24図はバッファ
アンプに定電位を入力するバイアス回路図、第25図は信
号のタイミングチャートである。シフトレジスター（2
8）は出力DS P（Ｉ）によりサンプル・ホールド回路（2
9）のデータスイッチをオンさせ、画像データDPを容量C
P（Ｉ）にサンプリングし、バッファアンプに入力す
る。バッファアンプはイネーブル信号Ｅがハイ（VDD）
で動作状態になり、イネーブル信号Ｗでオンするトラン
スファースイッチを通して出力信号DP（Ｉ）を容量S
P（Ｉ）と液晶表示体の列電極に付随する容量に格納
し、行信号Ｇ（Ｋ）で選択される画素群に送っている。
バッファアンプはＥがハイでオンするトランジスター
（31）、定電流源トランジスター（32）、入力トランジ
スター（33）、（33）と同特性同サイズのトランジスタ
ー（34）、（33）の負荷となる逆極性のトランジスター
（35）、（35）と同特性同サイズで（34）の負荷となる
トランジスター（36）から成る第１の差動増幅段、イン
バーター（30）によりＥの反転信号がロー（VSS）でオ
ンするトランジスター（37）、定電流源トランジスター
（38）、入力トランジスター（39）、（39）の対となる
トランジスター（40）、（39）の負荷となる逆極性のト
ランジスター（41）、（40）の負荷となり（41）の対と
なるトランジスター（42）より成り、第１の差動増幅段
の各トランジスターに対応するトランジスターが逆極性
の第２の差動増幅段、第１の差動増幅段の出力が入力さ
れるトランジスター（43）、第２の差動増幅段の出力が
入力され（43）と逆極性のトランジスター（44）から成
る出力段で構成されている。入力信号は（33），（39）
のゲートに共通に伝えられ、（43），（44）の接続され
た出力段の信号は（34），（40）の入力として帰還さ
れ、電圧フォロワーになっている。Ｅがハイでオフして
いる（45），（46）と（47），（48）のトランジスター
はＥがローでオンし、（35），（36），（43）のゲート
電位をハイ、（41），（42），（44）のゲート電位をロ
ーにしてオフさせ、Ｅがローでオフする（31），（37）
と共にバッファンプを静止状態にする。第23図のバッフ
ァアンプは第17図に比べて高出力電流の特徴がある。
（32），（38）のゲートバイアスVBN,VBP,Eの反転信号
は（29）のバッファアンプ群には共通に与えられる様に
構成され、VBN,VBPは一方の電位入力により他方を出力
する様にでき、第24図では、VBPをゲート入力とするト
ランジスター（50）、ゲート・ドレインが接続され、V
DD−VBPの電圧とほぼ等しいVBN−VSSの電圧を出力する
トラジスター（52）、（50），（52）に直列接続されV
SS,VDDをゲート入力とするトランジスター（49），（5
1）より構成され、（51），（52）は（49），（50）と
逆極性のトランジスターとなっている。第25図に示す様
にトランスファースイッチをオンさせるイネーブル信号
Ｗのハイの期間は、バッファアンプを動作状態にするイ
ネーブル信号Ｅのハイの期間内にあり、Ｅの信号により
消費電流を低減し得る様になっている。Ｅの信号をハイ
にし、バッファアンプを常時動作状態にしておくことも
可能である。 第26図は本発明の画像表示装置の第８の実施例の液晶
表示体の画素の配置図、第27図は第26図の画素配置の列
電極に入れられる信号のタイミングチャート、第28図は
周辺回路からのシフトレジスターのクロック、データの
各信号CL,DSを構成する回路図である。第26図ではR,G,B
の三原色の各フィルターを持つ画素は異なる色のフィル
ターの画素が隣接する様に形成され、奇数行は行方向に
R,G,Bを繰り返し、偶数行は画素が半ピッチ横にずれ、
B,R,Gを繰り返す様になっている。列電極は同色のフィ
ルターの画素を接続する様に配列され、図示の様にD
P（Ｉ）（Ｐ＝R,G,B）の信号を伝える列電極は偶数行で
は1.5ピッチずれた画素に入っている。第27図ではシフ
トレジスターのデータDSがクロックCL（CLO）の２周期
分のパルス幅を有し、シフトレジスターの各出力がクロ
ックの２周期分のパルス幅でクロック周期分ずれた信号
を順次DS R（１）,DS G（１）,DS B（１）〜DS B（Ｎ）とし
て出力し、出力毎に画像データをサンプリングする様に
構成されているが、第26図では偶数行の画素が1.5ピッ
チずれていることから、1.5クロックずれた時点の画像
データがサンプリングされる様になっている。即ち奇数
行、偶数行によらず等周期のデータDOに対してDSは、行
の偶奇性に応じてハイ（VDD）、ロー（VSS）になる信号
Ｈに応じて、ＨがローではDOと同信号、ＨがハイではDO
より1.5クロックずれた信号となっており、クロックCL
はＨがハイでは反転信号になっている。第28図にはクロ
ックCLが基準クロックCLOに対して、Ｈがローで同相、
ハイで逆相となる様に排他的オア（53）より出力されて
いて、データDSがDOに対して、Ｈがハイでは1.5ビッ
ト、つまりクロックCLOの1.5クロックの遅延回路（54）
によりずらされていることを示している。一般化すれ
ば、ある列の画像データをサンプリングし、次列の画像
データをサンプリングするまでの時間間隔をTOとする
と、行により画素がＸピッチずれていれば、シフトレジ
スターに入るデータDS、クロックCL共にXTOずれた信号
とすれば良い。TOがクロック１周期の時は、画素のずれ
が0.5又は1.5ピッチでクロックを反転すれば良く、TOが
クロック半周期の時は、0.5ピッチでクロックを1/4クロ
ック分遅延、１ピッチで反転、1.5ピッチでは3/4クロッ
ク遅延、つまり反転後1/4クロック遅延させれば良い。 第29図は本発明の画像表示装置の第９の実施例の液晶
表示体の画素の配置図、第30図は第29図の画素配置の列
電極に入れられる信号のタイミングチャート、第31図は
周辺回路のシフトレジスターのクロック、データの各信
号を構成する回路図である。第29図ではR,G,Bの三原色
の各フィルターを有する画素は第26図の様に異なる色の
フィルターの画素が隣接する様になっており、列電極は
液晶表示体の一方の側からDR（Ｉ）,DG（Ｉ）,DB（Ｉ）
の信号を入力し、他方の側からＤ′Ｂ（Ｉ）,D′
Ｒ（Ｉ）,D′Ｇ（Ｉ）の信号を入力して一行の画素を行
方向に見ると、R,B,G,R,B,Gの色の画素にそれぞれD
R（Ｉ）,D′Ｂ（Ｉ）,DG（Ｉ）,D′Ｒ（Ｉ）,DB（Ｉ）,
D′Ｇ（Ｉ）の信号が入っており、列の偶奇性により信
号を入れる側を区別している。各信号DQ（Ｉ）,D′
Ｐ（Ｉ）（Ｐ＝R,G,B,Q＝B,R,G）は偶数行では1.5ピッ
チずれた画素に入っており、DP（Ｉ）とＤ′Ｑ（Ｉ）の
信号の入る画素は隣接しており間隔は１ピッチである。
第30図でクロックCL、データDSは液晶表示体の一方の側
からDP（Ｉ）の信号を入れる周辺回路のシフトレジスタ
ーの信号、DS G（１）,DS R（１）,DS B（１）〜DS B（Ｎ）
はシフトレジスターの出力であり、クロックCL′、デー
タDS′、Ｄ′S B（１）,D′S R（１）,D′S G（１）〜Ｄ′
S G（Ｎ）は液晶表示体の他方の側からＤ′Ｑ（Ｉ）の信
号を入れる周辺回路のシフトレジスターの各信号であ
る。シフトレジスターのデータDS,DS′はクロックCL,C
L′の２周期分のパルス幅を有し、シフトレジスターの
各出力はクロックの２周期分のパルス幅でクロック周期
分ずれた信号を順次出力している。第29図では同信号の
入る画素が偶数行で1.5ピッチずれており、Ｄ′
Ｑ（Ｉ）はDP（Ｉ）の１ピッチ横の信号であり、D
G（Ｉ）はDR（Ｉ）の２ピッチ横の信号であることか
ら、先述したTOはクロック半周期となり、第31図ではCL
は基準クロックCLOに対して、Ｈがローの奇数行では同
相、Ｈがハイの偶数行では反転後1/4クロック遅延した
信号になっていて、CL′はCLに対して反転している。行
の偶奇性によらず等周期のデータDOに対してDSは、Ｈが
ローで同信号、ＨがハイではCLOの3/4クロック遅延した
信号になっている。これは（55）がCLの１クロックの遅
延回路であり、CLがCLOに対して3/4クロック遅延した信
号、即ちCLOより−1/4クロックずれた信号になっている
ことによる。DS′はCLの半クロックの遅延回路（56）に
よってDSより半クロックずれている。画素の配置によっ
てシフトレジスターのクロック、データをずらしたの
は、時系列的に一様な時間経過の中で転送され、サンプ
リングされる画像データは、表示体の一様な平面の中
の、時間経過に比例する距離にある画素のデータを表わ
す様に構成されていることによっており、Ｈがハイで
は、ローの時より3/4クロックずれた時点の画像データ
をサンプリングする様にDS R（１）,DS G（１）,D
S B（１）〜DS B（Ｎ）,D′S B（１）,D′S R（１）,D′S G
（１）〜Ｄ′S G（Ｎ）の信号が出力され、偶数行で1.5
ピッチずれた画素にデータを取り込む様に構成してい
る。 第32図は本発明の画像表示装置の第10の実施例の周辺
回路図、第33図は、信号のタイミングチャート、第34図
は周辺回路のシフトレジスターのクロックと画像データ
の選択信号を構成する回路図、第35図、第36図は周辺回
路の画像データの選択回路及び信号を構成する回路図で
ある。（57）はデータ入力端子D1に入る信号DSをクロッ
クCL1（CL）シフトさせるシフトレジスターであり、順
次DS R（１）,DS G（１）,DS B（１）〜DS B（Ｙ）の信号を
出力する。（58）はその出力によりデータスイッチをオ
ンさせ、選択スイッチを通った画像データD1 R,D1 G,D1 B
をサンプリングし、データ容量CR（１）,CG（１）,C
B（１）〜CB（Ｙ）と液晶表示体の列電極に付随する容
量にDR（１）,DG（１）,DB（１）〜DB（Ｙ）の信号を格
納している。（59）は（57）と同様な機能を持つシフト
レジスターであり、DS B（Ｙ）と同等な信号をデータ入
力とし、DS B（Ｙ）に続くDS R（Ｙ＋１）,DS G（Ｙ＋
１）,DS B（Ｙ＋１）〜DS B（2Y）の信号を出力する。（6
0）は（58）と同様なサンプル・ホールド回路であり、D
R（Ｙ＋１）,DG（Ｙ＋１）,DB（Ｙ＋１）〜DB（2Y）の
信号を出している。（61），（62）も（59），（60）と
同様な構成になっており、DR（2Y＋１）,DG（2Y＋１）,
DB（2Y＋１）〜DB（3Y）の信号を列電極に供給する。
（57），（58）は列電極に出力する3Yの出力信号端子を
有する半導体集積回路１個を構成し、周辺回路は（5
9），（60）と（61），（62）を合わせて３個の部品か
ら9Yの信号を出している。第33図で添字Ｚは半導体集積
回路の順番を示し、Ｚ＝１は（57），（58）、Ｚ＝２は
（59），（60）、Ｚ＝３は（61），（62）を表わしてい
る。第34図に示す様にシフトレジスター（57），（5
9），（61）は連続するクロックCLをデータDZがハイ（V
DD）になる時点からクロックCLZとして取り入れ、シフ
トレジスターがDS R（（Ｚ−１）Ｙ＋１）,DS G（（Ｚ−
１）Ｙ＋１）,DS B（（Ｚ−１）Ｙ＋１）〜DS B（ZY）の
信号を出力後ハイになるリセット信号RZによりCLのゲー
トを閉じてCLZをロー（VSS）にしている。（65）がCLの
ゲートとなるナンド、（63），（64）がDZ,RZを入力し
フリップフロップを構成するノアである。フリップフロ
ップの出力OZがローで（65）のゲートが開いている時、
ノアによる（66）のゲートを開き、選択入力SOがローで
はSD Zをハイ、SV Zをローにし、（58），（60），（62）
の画像データDR,DG,DBを通す選択スイッチをオン、定電
位VOを通す選択スイッチをオフにし、データ線の信号DZ
R,DZ R,DZ BはそれぞれDR,DG,DBになる。OZがハイでは画
像データの選択信号SD Zはロー、SV Zはハイとなり、選択
スイッチを通った信号DZ R,DZ G,DZ Bは定電位VOである。
直列に転送される画像データをサンプリングすべき半導
体集積回路にクロック信号を入力し、SD Zをハイにして
画像データを入力して動作状態にし、以外の周辺回路の
半導体集積回路のクロックをロー、データ線の信号DZ P
（Ｐ＝R,G,B）をVOとして静止状態に近くすることによ
り、画像データを転送するデータ線の容量を分配し、消
費電流が低減される様になっている。SOがハイではSD Z
がロー。SV Zがハイとなり、DZ PはVOとなる。VOは液晶表
示体を駆動する方式に応じて、例えば周期的に変化する
電位をとることができる。リセット信号RZは動作状態に
ある半導体集積回路の複数列で重複しながら出力される
DS P（Ｉ）の信号が最終列の信号DS B（ZY）になり、次の
半導体集積回路に動作が移行しつつある時に、DS B（Z
Y）がハイからローになってから出力される。DS B（ZY）
の遅延信号を微分して構成されるが、DS P（Ｉ）のパル
ス幅をクロックCLのα周期分とすると、DZの立ち上がり
の時点で初期状態にリセットされ、クロックを（3Y＋
α）以上計数後微分信号を出力するカウンターによって
構成しても良い。又液晶表示体の行の偶奇性に応じて、
画像データを区別して選択することができ、第35図は半
導体集積回路内のデータ線の信号（DZ 1,DZ 2,DZ 3）が選
択信号SD Z,SF Z,SV Zにより、（DR,DG,DB），（F1,F2,
F3），（V1,V2,V3）となる様に構成されている。第36図
に示す様にOZ,SOを入力するノア（66）の出力を、行の
偶奇性を示す信号ＨとゲートをとってSD Z,SF Zの選択信
号を作れば、（F1,F2,F3）が（DB,DR,DG）となる様接続
されている時、SO,OZがロー、Ｈがローでアンド（67）
の出力SD Zがハイとなり（DZ 1,DZ 2,DZ 3）は（DR,DG,DB）
となる。Ｈがハイではアンド（68）の出力SF Zがハイと
なり（DZ 1,DZ 2,DZ 3）は（DB,DR,DG）となって行の偶奇
性に応じてデータ線に入る信号が切替えられる。OZ若し
くはSOがハイでハイとなるSV Zの信号では（DZ 1,DZ 2,
DZ 3）が（V1,V2,V3）の電位信号となる。Ｈの信号によ
る液晶表示体の２本毎の行での画像データの切替えは、
行を示す信号を１つ追加し、第32図、第34図に対する第
35図、第36図の構成と同様にして３本毎の行での画像デ
ータの切替えをし得る。（V1,V2,V3）を画像データ入力
とし、SOとＨとを組合わせて行毎の画像データを切替え
ても良い。第32図に示す周辺回路と同様な動作方式、即
ち半導体集積回路毎のチップイネーブル機能は、既に記
述した実施例に適用することができる。 ［発明の効果］ 本発明の画像表示装置は、液晶表示体に接続される周
辺回路の構成と駆動方式に新規な特徴を有し、直列に転
送される画像データをサンプリングするタイミングに余
裕を持たせられる様にしたものである。画像データを転
送するデータ線が複数本であり、複数本のデータ線に同
時に転送される画像データは、データスイッチをオンさ
せて複数列で期間を重複してサンプリングされ、転送す
べき列から次に画像データが移行する直前でデータスイ
ッチをオフさせて確定していることから、従来例に比し
てデータスイッチをオンさせてサンプリングするパルス
幅は複数倍となっている。イネーブル信号でオンし、サ
ンプリングしたデータを並列に転送するトランファース
イッチを、液晶表示体の各画素のトランジスターと同様
に表示体基板上に構成すれば、周辺回路の半導体集積回
路と表示体との接続端子数、部品数を減少でき、半導体
集積回路毎のチップイネーブル機能を有することにより
消費電流が低減される優れた効果を有している。
間に挟持される液晶を用いて表示を行なう、画像表示装
置に関するものである。 ［従来の技術］ 高密度な画像表示分野では、従来第37図に示す画像表
示装置が公知である。この装置で（69）は（70）のラッ
チのゲートを順次開く信号を出すシフトレジスター、
（72）は複数の列電極を形成した基板と対向基板間に液
晶を挟持している液晶表示体で、（71）は行毎に（72）
の画素群を順次選択する信号を出すシフトレジスターで
ある。（72）は画素毎に能動素子が形成されており、
（71）の信号により能動素子が選択され、列電極の信号
が画素電極に導かれ記憶される。その行の画素群が非選
択、即ち能動素子が非選択となると、記憶した信号によ
り、画素電極とVcの電位の対向電極間の液晶が駆動され
る。CL,Dsは（69）のクロック、データ、CLG,DGは（7
1）のクロック、データ、Ｄは（69）の各出力Ds（１）,
Ds（２）,Ds（３）〜Ds（Ｎ）により順次ラッチに取り
込まれる直列の画像データ、Ｄ（１）,D（２）,D（３）
〜Ｄ（Ｎ）はラッチから並列に（72）の各列電極に伝え
られるデータ、Ｇ（１）,G（２）〜Ｇ（Ｍ）は行電極毎
に順次能動素子群を選択する信号である。VDD,VSSは（6
9），（70）の電源入力、VG,VEEは（71）の電源入力で
ある。第38図は各信号のタイミングチャートである。Ds
はCLによって順次シフトされ、シフトされた各出力Ds
（１）,Ds（２）,Ds（３）〜Ds（Ｎ）はクロックの周期
と等しいパルス幅でラッチのゲートを開いている。液晶
表示体のＭ・Ｎ個の全画素に、フレーム周期Ｔで画像デ
ータを定める時、このパルス幅はT/（Ｍ・Ｎ）以内であ
る。 ［発明が解決しようとする問題点］ 画像表示装置が大容量で高精細になるにつれて、液相
表示体の画素数が増加する。従来の画像表示装置は直列
に転送される画像データを、液相表示体の列電極毎のラ
ッチに取り込むのに、その直列のデータに対応する列の
ラッチのゲートを開くことによって行なっており、次列
に対応するデータになる直前にその列のラッチのゲート
を閉じ、次列のラッチのゲートを開くようにしている。
従って画素数が増加すると、ラッチのゲートを開く時間
が短くなり、直列に転送される画像データに合わせてラ
ッチのゲートの開閉するのには、かなり厳しいタイミン
グが必要となる。 ［問題点を解決するための手段］ 本発明の画像表示装置は、前述の問題点を解決すべく
なされたものであり、複数の列電極を形成した基板と対
向基板の間に結晶が挟持され、直列に連結されたシフト
レジスターと、三色の画像データに対応する三本のデー
タ線と、複数のデータスイッチとが設けられ、各データ
スイッチはデータ線のうちの一つと列電極の一つとの間
に配置され、隣接する二つの列に対応するデータスイッ
チは三本のデータ線のうちの二本のデータ線にそれぞれ
接続され、シフトレジスターの並列出力からのサンプリ
ングパルスによって各データスイッチが駆動され、画像
データはデータ線からデータスイッチを経由して列電極
に供給される画像表示装置であって、各列に共通なイネ
ーブル信号でオンされる第１のトランスファースイッチ
がデータスイッチと列電極との間に備えられ、サンプリ
ングパルスのパルス幅はシフトレジスターに入力される
クロックの１周期をTCとするとTC、２・TC、2.5・TC、
または３・TCの時間に設定され、隣接する列電極に対応
するデータスイッチを駆動するサンプリングパルスは、
クロックを反転するタイミングに対応して制御され、シ
フトレジスターの全並列出力のそれぞれの隣接するサン
プリングパルスの間に重複期間があり、前記重複期間が
クロックの半周期の１、２、３または４倍の時間とさ
れ、同一のデータ線に接続されているデータスイッチを
駆動するサンプリングパルスの間には重複期間がなく、
画像データのサンプリングをする際に、前の列の画像デ
ータの時点でデータスイッチがオンされてサンプリング
を始め、転送すべき列の画像データをサンプリングし、
転送すべき列から次の列に画像データが移行する直前で
データスイッチがオフされてデータが取り込まれること
を特徴とする画像表示装置を提供する。 第１図は本発明の画像表示装置の構成図雨である。
（１）はデータDsをクロックCLでシフトさせるシフトレ
ジスター、（２）はシフトレジスターの出力DS R（１）,
DS G（１）,DS B（１）〜DS R（Ｎ）,DS G（Ｎ）,DS B（Ｎ）
によりオンしデータ線上を直列に転送される画像データ
DR,DG,DBをサンプリングするデータスイッチ、（３）は
データDGをクロックCLGでシフトさせるシフトレジスタ
ー、（４）は複数の列電極を形成した基板と対向基板間
に液晶を挟持している液晶表示体である。シフトレジス
ター（１）とデータスイッチ（２）を有する周辺回路は
VDD,VSSの電源電位で駆動され、赤（Ｒ）、緑（Ｇ）、
青（Ｂ）の三原色の画像データDR,DG,DBを、（１）の出
力DS R（１）,DS G（１）,DS B（１）〜DS R（Ｎ）,D
S G（Ｎ）,DS B（Ｎ）で順次オンする（２）のデータスイ
ッチを通して、CS R（１）,CS G（１）,CS B（１）〜C
S R（Ｎ）,CS G（Ｎ）,CS B（Ｎ）のデータ容量と（４）の
各列電極に付随する容量に格納する。（４）は画素毎に
能動素子が形成されており、格納された各列電極信号DR
（１）,DG（１）,DB（１）〜DR（Ｎ）,DG（Ｎ）,D
B（Ｎ）は、（３）の出力Ｇ（１）,G（２）〜Ｇ（Ｍ）
のうち能動素子を選択する電位VGの信号を出力している
行の画素群に送られ蓄えられて、その行の信号がVEEと
なり能動素子を非選択にすると、蓄えた信号により画像
電極とVCの電位の対向電極間の結晶を駆動する。 ［作用］ 第２図は本発明の画像表示装置の動作を示すタイミン
グチャートである、シフトレジスター（１）のデータDS
はクロックCLの２周期分のパルス幅を有し、同パルス幅
でクロック周期分ずれた信号を順次DS R（１）,D
S G（１）,DS B（１）,DS R（２）,DS G（２）,DS B（２）〜
DS R（Ｎ）,DS G（Ｎ）,DS B（Ｎ）として出力している。
複数本のデータ線に直列に転送されるVbからVaの電位の
画像データDR,DG,DBは、各データ線の画像データを取り
込む様にデータスイッチをオンさせているDS R（Ｉ）とD
S G（Ｉ）、DS G（Ｉ）とDS B（Ｉ）（Ｉ＝１〜Ｎ）の信号
の電位VDDの出力期間が重複してサンプリングされ、DS P
（Ｉ）（Ｐ＝R,G,B）の信号の電位VSSでデータスイッチ
がオフし、次行の画素群のデータのサンプリングになる
まで、各列電極に格納される。能動素子を行毎に順次選
択する信号を出すシフトレジスター（３）の出力Ｇ
（１）に見られる様に、シフトレジスター（１）の出力
が複数列で重複する期間を持ちながらデータスイッチ
（２）に順次加えられ、周辺回路から列電極に並列にデ
ータが供給されて行毎の画素群に入れられるべく、電位
VGの期間がDS R（１）,DS G（１）,DS B（１）〜D
S R（Ｎ）,DS G（Ｎ）,DS B（Ｎ）の信号が出力された以後
継続して続き、次のデータスイッチがオンし始める直前
までとなっている。画像データを転送するデータ線が複
数本であり、複数本のデータ線に同時に転送される画像
データは、データスイッチをオンさせて複数列で期間を
重複してサンプリングされ、転送すべき列から次に画像
データが移行する直前でデータスイッチをオフさせて確
定していることから、従来例に比してデータスイッチを
オンさせてサンプリングするパルス幅は、複数倍にな
り、図示のR,G,B三原色のそれぞれのデータ線の場合で
は倍の余裕のあるタイミングで、R,G,Bの各カラーの画
素にデータを伝える列に取り込まれている。各信号の電
位は、液晶表示体（４）の画素毎の能動素子をＮチャン
ネルトランジスターとすると、VE,VSS≦Vb＜Va≦VDD,VG
の関係にある。 ［実施例］ 第３図は、本発明の画像表示装置の第１の実施例の動
作を示すタイミングチャート、第４図は画像表示装置の
周辺回路におけるシフトレジスターの構成を示す回路
図、第５図、第６図はシフトレジスターに用いているク
ロック制御型インバーターの回路図である。第３図で
は、シフトレジスターのデータDSがクロックCLの２周期
分のパルス幅を有し、シフトレジスターの各出力がクロ
ックCLの2.5周期分のパルス幅でクロック周期分ずれた
信号を順次DS R（１）,DS G（１）,DS B（１）,DS R（２）,
DS G（２）,DS B（２）〜DS B（Ｎ）として出力している。
第４図は直列に連結されるシフトレジスターのＪ段、
（Ｊ＋１）段、（Ｊ＋２）段の部分を示している。Ｊ段
のシフトレジスターは、クロック制御型インバーターと
インバーター（５），（６），（７），（８），
（９），（10）それにデータスイッチ制御出力用のナン
ド（11）から構成され、クロック制御型インバーター
（５）は前段の出力Ｓ（Ｊ−１）を入力している。イン
バーター（９）の出力Ｓ（Ｊ）は、Ｓ（Ｊ−１）を１ビ
ットシフトした信号になっており、（６）の出力Ｍ
（Ｊ）は半ビットシフトした信号である。（６），
（９）の入力は▲▼，▲▼であり、
（11）は各半ビット、１ビットシフトした▲
▼，▲▼を入力し、Ds（Ｊ）＝Ｍ（Ｊ）＋Ｓ
（Ｊ）の信号を出力している。第５図、第６図に示す様
にクロックCLの矢印が上向きの場合のクロック制御型イ
ンバーターはクロックがハイ（VDD）の時入力を反転し
て出力し、ロー（VSS）の時高インピーダンスとなる。
クロックの矢印が下向きの場合はクロックがロー
（VSS）の時入力を反転して出力し、ハイ（VDD）の時高
インピーダンスとなる。シフトレジスターは、（５），
（７）及び（８），（10）に示す様に互いに反転したク
ロックで制御され、（５），（10）が出力状態にある時
は（７），（８）の出力がオフしていて、（５），（1
0）の出力がオフする時は（７），（８）が出力状態に
なって、スタティックにＳ（Ｊ−１）の信号をシフトす
る様構成されている。Ｊ＝１ではＳ（Ｊ−１）はデータ
DSであり、DSのハイ（VDD）の信号はシフトレジスター
の中をクロックがハイで半ビット、ローで１ビット順次
シフトされて行くことから、DS（Ｊ）の信号は、クロッ
クがハイの時ハイ（VDD）となってデータスイッチをオ
ンさせ、DS（Ｊ）がロー（VSS）となってデータスイッ
チをオフさせるのはクロックがローの時である。（11）
の入力をＳ（Ｊ−１）に対して１ビットシフトしたＪ段
の信号▲▼と、（５）に対応する次段のクロッ
ク制御型インバーター（12）のＳ（Ｊ−１）に対して1.
5ビットシフトした信号▲▼として、その
出力をDS（Ｊ）とする様にシフトレジスターを構成し得
る。この時はDS（Ｊ）がハイとなるのはクロックがロー
の時で、ローとなるのはクロックがハイの時である。DS
P（Ｉ）（Ｐ＝１（Ｒ）,2（Ｇ）,3（Ｂ）,I＝１〜Ｎ）
とDS（Ｊ）はＪ＝３・（Ｉ−１）＋Ｐで対応している。
第１図に示す複数本のデータ線に直列に転送される画像
データDR,DG,DBは、第４図に示す様に直列に連結されて
いるシフトレジスターの出力が第３図に示す様に複数段
で重複してデータスイッチをオンさせ、サンプリングさ
れている。DS P（１）,DS P（２）に示される様に同一デ
ータ線に転送される画像データDPを取り込む様にデータ
スイッチをオンさせている期間には重複が無く、D
S R（Ｉ）,DS G（Ｉ）,DS B（Ｉ）（Ｉ＝1,2……）の様に
複数本のデータ線に転送される画像データDR,DG,DBを取
り込む様にデータスイッチをオンさせている期間は、デ
ータ線の本数と等しい数の列で重複しており、D
S B（１）に見られる様に、異なるデータ線からDR,DGの
画像データを入れている前２列のサンプリング即ちDS R
（１）,DS G（１）のハイの信号時点で、ハイとなってデ
ータスイッチをオンさせ画像データDBのサンプリングを
開始し、画像データがその列から次に移行する直前でロ
ーとなってデータスイッチをオフさせサンプリングを終
了している。 第７図は本発明の画像表示装置の第２の実施例の周辺
回路図、第８図、第９図は周辺回路を構成するサンプル
・ホールド回路に用いているデータスイッチ或いはトラ
ンスファースイッチの回路図、第10図は周辺回路のシフ
トレジスターの出力部分を示す回路図である。第７図で
は、周辺回路がシフトレジスター（13）と、シフトレジ
スターの出力DS P（Ｉ）（Ｐ＝R,G,B I＝１〜Ｎ）により
オンし、直列に転送さる画像データDPをサンプリングす
るデータスイッチと、サンプリングしたデータを液晶表
示体の列電極に並列に転送するため、イネーブル信号W,
W′でオンするトランスファースイッチを有するサンプ
ル・ホールド回路（14）から構成されている。Ｗがトラ
ンスファースイッチ群をオン、Ｗ′がオフさせている場
合、DPはDS P（Ｉ）によりオンしているデータスイッチ
とＷによりオンしているトランスファースイッチを通し
てCP（Ｉ）のデータ容量と液晶表示体の列電極に付随す
る容量に格納され信号DP（Ｉ）となり、Ｗがトランスフ
ァースイッチ群をオフ、Ｗ′がオンさせる場合は、Ｃ′
Ｐ（Ｉ）のデータ容量と列電極に付随する容量に格納さ
れて信号Ｄ′Ｐ（Ｉ）となる。液晶表示体の画素群が隣
接する行で異なる列電極から信号を入れる様に構成され
ている場合、ＷとＷ′は行毎に交互にトランスファース
イッチ群をオン、オフさせてDP（Ｉ）,D′Ｐ（Ｉ）の信
号を列電極に定める様な信号とされる。データスイッ
チ、トランスファースイッチは第８図に示す様にＮ型或
いはＰ型の電界効果トランジスター、（Ｐ型の場合はハ
イ（VDD）でオンするＮ型のゲート信号の反転信号をゲ
ート信号とする）第９図に示す様にＮ型とＰ型の相補接
続された電界効果トランジスターから構成され、第８図
の形式では液晶表示体の基板毎に形成されたトランジス
ターと同じ導電型のトランジスターを液晶表示体の基板
上に集積し、サンプル・ホールド回路を同一基板上に組
み込むことによって、DP（Ｉ）とＤ′Ｐ（Ｉ）の信号を
伝える出力端子と列電極との接続端子数6Nを、シフトレ
ジスターの出力端子とデータスイッチとの接続端子数3
N、画像データのデータ線数３、及びイネーブル信号端
子２の計（3N＋５）にほぼ半減し得る。シフトレジスタ
ー（13）は、電源電位をVDD,VCC（＞VSS）とする第４図
に示すシフトレジスターに第10図に示す出力部分が付加
されて構成され、第４図のＭ（Ｊ）,S（Ｊ）,DS（Ｊ）
の一つをＱ（Ｊ）とするVDD〜VCC間の信号は第10図回路
によりVDD〜VSS間の信号に変換されDS（Ｊ）の信号を出
力する。第４図と同様にＪ＝３・（Ｉ−１）＋ＰでD
S（Ｊ）とDS P（Ｉ）が対応している。▲▼の
信号は第９図に示す様な相補型トランジスターの並列接
続によるスイッチを接続するのに、DS（Ｊ）の信号とと
もに用いられる。第７図に示す周辺回路は、第２図、第
３図に示すタイミングで動作し、シフトレジスターの出
力は複数列で重複する期間を持ちながらデータスイッチ
に順次加えられる様構成される。 第11図は本発明の画像表示装置の第３の実施例の周辺
回路図、第12図はその動作を示すタイミングチャート、
第13図、第14図は周辺回路に用いられるサンプル・ホー
ルド回路の回路図である。第11図の周辺回路は、シフト
レジスター（15）とシフトレジスターの出力DS P（Ｉ）
（Ｐ＝R,G,B,I＝１〜Ｎ）によりオンし、直列に転送さ
れる画像データ▲▼をサンプリングするデータスイ
ッチと、サンプリングしたデータを液晶表示体の列電極
に並列に転送する様、イネーブル信号Ｗで制御される、
クロック制御型インバーターをトランスファースイッチ
として用いたサンプル・ホールド回路（16）から構成さ
れている。第12図では、シフトレジスターのデータDSが
クロックCLの３周期分のパルス幅を有し、シフトレジス
ターの各出力がCLの３周期分のパルス幅でクロック周期
分ずれた信号を順次DS R（１）,DS G（１）,DS B（１）〜D
S B（Ｎ）として出している。画像データ▲▼はシフ
トレジスターの出力DS P（Ｉ）によりオンするデータス
イッチを通して容量CP（Ｉ）にサンプリングされ、Ｗが
ハイ（VDD）でクロック制御型インバーターが出力状態
になり、サンプリングしたデータを反転したDP（Ｉ）の
信号を液晶表示体の列電極に伝える。Ｗがロー（VSS）
ではクロック制御型インバーターの出力は高インピーダ
ンスとなり、DP（Ｉ）の信号は列電極に付随する容量に
保持されている。イネーブル信号Ｗはシフトレジスター
の出力がすべてロー（VSS）でデータスイッチをオフさ
せている期間にクロック制御型インバーターを出力状態
にし、液晶表示体の画素群を行毎に選択する信号は、Ｋ
行の信号Ｇ（Ｋ）に示す様にＷとほぼ同期して出力さ
れ、選択された行の画素群に各列電極のデータが並列に
定められる。DS R（１）,DS G（１）,DS B（１）に見られ
る様にシフトレジスターの出力は複数列で重複している
が、同一データ線に転送される画像データを取り込む様
データスイッチをオンさせる期間に重複があっても良
く、第12図のDS、シフトレジスターの各出力はクロック
CLの３周期以上のパルス幅となる様にし得る。第13図で
はサンプル・ホールド回路（16）のデータスイッチとし
てクロック制御型インバーターを用いており、画像デー
タDPはシフトレジスターの出力DS P（Ｉ）により出力状
態となるクロック制御型インバーターで反転されて容量
CP（Ｉ）に記憶され、イネーブル信号Ｗで出力状態とな
るクロック制御型インバーターによって更に反転された
DP（Ｉ）の信号を液晶表示体の列電極に伝える。第14図
では画像データDPはシフトレジスターの出力DS P（Ｉ）
によりオンするデータスイッチを通して容量CP（Ｉ）に
記憶され、イネーブル信号Ｗで出力状態となるクロック
制御型インバーターで反転されて容量SP（Ｉ）に蓄えら
れ、インバーターで更に反転したDP（Ｉ）の信号を液晶
表示体の列電極に伝えており、Ｗがローでクロック制御
型インバーターが高インピーダンスであってもSP（Ｉ）
の電位により常時インバーターはDP（Ｉ）の信号を出力
する。 第15図は本発明の画像表示装置の第４の実施例の周辺
回路図、第16図はその動作を示すタイミングチャート、
第17図は周辺回路のサンプル・ホールド回路に用いられ
るバッファアンプの回路図である。第15図の周辺回路
は、シフトレジスター（17）と、シフトレジスターの出
力DS P（Ｉ）によりオンし、直列に転送される画像デー
タDPをサンプリングするデータスイッチと、サンプリン
グされ容量CP（Ｉ）に記憶されたデータと大体同電位の
信号を出力するほぼ利得１のバッファアンプと、イネー
ブル信号Ｗでオンするトランスファースイッチを通し容
量SP（Ｉ）に蓄えられたデータを更にほぼ利得１のバッ
ファアンプを介し、出力信号DP（Ｉ）によって液晶表示
体の列電極を駆動するサンプル・ホールド回路（18）か
ら構成されている。第16図では、シフトレジスターのデ
ータDSがクロックCLの１周期分のパルス幅を有し、シフ
トレジスターの各出力DS R（１）,DS G（１）,DS B（１）
〜DS B（Ｎ）がCLの１周期分のパルス幅でクロック半周
期分ずれた信号となっている。シフトレジスター（17）
は第４図でＭ（Ｊ）,S（Ｊ）として示した信号をそれぞ
れ（2J−１）,2J段の出力としており、DS P（Ｉ）（Ｐ＝
１（Ｒ）,2（Ｇ）,3（Ｂ）,I＝１〜Ｎ）は３・（Ｉ−
１）＋Ｐ段の出力となっている。バッファアンプは第17
図に示す様に、定電流源となる電界効果トランジスター
（19）と入力トランジスター（20）、（20）と同特性同
サイズのトランジスター（21）、（20）の負荷となる逆
極性のトランジスター（22）、（22）と同特性同サイズ
で（21）の負荷となるトランジスター（23）とからなる
差動増幅器による電圧フォロワーから構成されている。
（19）のゲートバイアスVBは（18）のバッファアンプ群
では共通に与えられる様に構成される。第12図と同様に
してイネーブル信号Ｗはシフトレジスターの出力がすべ
てデータスイッチをオフさせている期間にトランスファ
ースイッチ群をオンさせ、液晶表示体の画素群を行毎に
選択する信号はＧ（Ｋ）の様にＷとほぼ同期して出力さ
れ、液晶表示体の各列電極から選択された行の画素群に
バッファアンプの出力が並列に供給される。 第18図は本発明の画像表示装置の第５の実施例の周辺
回路図、第19図は信号のタイミングチャートである。シ
フトレジスター（24）の出力DS P（Ｉ）によりオンする
データスイッチにより、直列に転送される画像データDP
は、容量CP（Ｉ）に記憶され、データスイッチのオフ時
イネーブル信号Ｗによりオンするトランスファースイッ
チにより容量SP（Ｉ）に移され、ほぼ利得１のバッファ
アンプにより列電極へDP（Ｉ）の信号が伝えられてい
る。サンプル・ホールド回路（25）はデータスイッチ、
トランスファースイッチ、バッファアンプ、容量C
P（Ｉ）、SP（Ｉ）と、クリアー信号ＬによりオンしSP
（Ｉ）に蓄えられたデータをクリアーし定電位にするス
イッチを有している。クリアー信号は、シフトレジスタ
ーの出力がデータスイッチをオフさせ、イネーブル信号
がトランスファースイッチをオフさせている期間に出力
され、続いてイネーブル信号がトランスファースイッチ
をオンさせてSP（Ｉ）にデータを蓄える。CP（Ｉ）とSP
（Ｉ）はスイッチ、バッファアンプの入力端等電極に付
いている容量を含んでいるとすると、CP（Ｉ）に記憶さ
れたDPのデータは、SP（Ｉ）にはCP（Ｉ）／（CP（Ｉ）
＋SP（Ｉ））の電位で蓄えられる。サンプリングしたDP
の電位に近くするために、CP（Ｉ）はSP（Ｉ）より大き
く設定される。液晶表示体の画素群を行毎に選択する信
号はＧ（Ｋ）に示す様に、クリアー信号Ｌとほぼ同期し
て出力され、続くイネーブル信号Ｗでトランスファース
イッチ、バッファーアンプを通して選択された行の画素
群にデータが供給される様になっている。 第20図は本発明の画像表示装置の第６の実施例の周辺
回路図、第21図は信号のタイミングチャートである。シ
フトレジスター（26）の出力DS P（Ｉ）（Ｐ＝R,G,B,I＝
１〜Ｎ）によりオンするデータスイッチは、画像データ
DPを容量CP（Ｉ）にサンプリングし、イネーブル信号Wp
でオンする第１のトランスファースイッチを通してバッ
ファアンプに入力する。Wpと同期したイネーブル信号W
p′でオンする第２のトランスファースイッチを通され
たバッファアンプからの信号DP（Ｉ）は、容量SP（Ｉ）
と液晶表示体の列電極に付随する容量に格納され、行信
号Ｇ（Ｋ）（Ｋ＝１〜Ｍ）によって選択される行の画素
群に伝えられる。第21図では第２のトランスファースイ
ッチをオンさせるイネーブル信号Wp′のハイの期間は、
第１のトランスファースイッチをオンさせるイネーブル
信号Wpのハイの期間内にある。Wp′とWpを同信号とする
こともできる。複数のイネーブル信号WR,WG,WBは、隣接
する複数の第１のトランスファースイッチ群を順次個々
にオンさせてバッファアンプにデータを導き、WR,WG,WB
と同数のイネーブル信号WR′,WG′,WB′は、複数の第２
のトランスファースイッチ群を順次個々にオンさせてバ
ッファアンプから列電極に信号を伝えることから、第18
図に比べて第20図のサンプル・ホールド回路（27）は、
バッファアンプの数が1/3になっている。直列に転送さ
れる画像データのデータ線の本数と同数のイネーブル信
号WR,WG,WB又はWR′,WG′,WB′は、画像データのデータ
線の本数と異なる様に構成し得る。（27）に一点鎖線で
示すより下側の回路部分、即ちイネーブル信号WR′,
WG′,WB′で制御される第２のトランスファースイッチ
群を、第２の実施例で言及した様に液晶表示体の画素毎
に形成されたトランジスターとともに基板上に集積する
ことにより、サンプル・ホールド回路と液晶表示体の列
側の電極との接続数を1/（イネーブル信号の数）に減少
させられ、接続する電極端子の間隔を広げられる実装面
と、シフトレジスター及び一点鎖線で示すより上側のサ
ンプル・ホールド回路を含んだ半導体集積回路により部
品数が減少する価格面の利点がある。容量CP（Ｉ）,SP
（Ｉ）の片側の電極の接地電位は、定電位例えばVDD,V
SSとしても良く、SP（Ｉ）は液晶表示体の列電極に付随
する容量に含めて構成し得る。 第22図は本発明の画像表示装置の第７の実施例の周辺
回路図、第23図は周辺回路のサンプル・ホールド回路に
用いられるバッファアンプの回路図、第24図はバッファ
アンプに定電位を入力するバイアス回路図、第25図は信
号のタイミングチャートである。シフトレジスター（2
8）は出力DS P（Ｉ）によりサンプル・ホールド回路（2
9）のデータスイッチをオンさせ、画像データDPを容量C
P（Ｉ）にサンプリングし、バッファアンプに入力す
る。バッファアンプはイネーブル信号Ｅがハイ（VDD）
で動作状態になり、イネーブル信号Ｗでオンするトラン
スファースイッチを通して出力信号DP（Ｉ）を容量S
P（Ｉ）と液晶表示体の列電極に付随する容量に格納
し、行信号Ｇ（Ｋ）で選択される画素群に送っている。
バッファアンプはＥがハイでオンするトランジスター
（31）、定電流源トランジスター（32）、入力トランジ
スター（33）、（33）と同特性同サイズのトランジスタ
ー（34）、（33）の負荷となる逆極性のトランジスター
（35）、（35）と同特性同サイズで（34）の負荷となる
トランジスター（36）から成る第１の差動増幅段、イン
バーター（30）によりＥの反転信号がロー（VSS）でオ
ンするトランジスター（37）、定電流源トランジスター
（38）、入力トランジスター（39）、（39）の対となる
トランジスター（40）、（39）の負荷となる逆極性のト
ランジスター（41）、（40）の負荷となり（41）の対と
なるトランジスター（42）より成り、第１の差動増幅段
の各トランジスターに対応するトランジスターが逆極性
の第２の差動増幅段、第１の差動増幅段の出力が入力さ
れるトランジスター（43）、第２の差動増幅段の出力が
入力され（43）と逆極性のトランジスター（44）から成
る出力段で構成されている。入力信号は（33），（39）
のゲートに共通に伝えられ、（43），（44）の接続され
た出力段の信号は（34），（40）の入力として帰還さ
れ、電圧フォロワーになっている。Ｅがハイでオフして
いる（45），（46）と（47），（48）のトランジスター
はＥがローでオンし、（35），（36），（43）のゲート
電位をハイ、（41），（42），（44）のゲート電位をロ
ーにしてオフさせ、Ｅがローでオフする（31），（37）
と共にバッファンプを静止状態にする。第23図のバッフ
ァアンプは第17図に比べて高出力電流の特徴がある。
（32），（38）のゲートバイアスVBN,VBP,Eの反転信号
は（29）のバッファアンプ群には共通に与えられる様に
構成され、VBN,VBPは一方の電位入力により他方を出力
する様にでき、第24図では、VBPをゲート入力とするト
ランジスター（50）、ゲート・ドレインが接続され、V
DD−VBPの電圧とほぼ等しいVBN−VSSの電圧を出力する
トラジスター（52）、（50），（52）に直列接続されV
SS,VDDをゲート入力とするトランジスター（49），（5
1）より構成され、（51），（52）は（49），（50）と
逆極性のトランジスターとなっている。第25図に示す様
にトランスファースイッチをオンさせるイネーブル信号
Ｗのハイの期間は、バッファアンプを動作状態にするイ
ネーブル信号Ｅのハイの期間内にあり、Ｅの信号により
消費電流を低減し得る様になっている。Ｅの信号をハイ
にし、バッファアンプを常時動作状態にしておくことも
可能である。 第26図は本発明の画像表示装置の第８の実施例の液晶
表示体の画素の配置図、第27図は第26図の画素配置の列
電極に入れられる信号のタイミングチャート、第28図は
周辺回路からのシフトレジスターのクロック、データの
各信号CL,DSを構成する回路図である。第26図ではR,G,B
の三原色の各フィルターを持つ画素は異なる色のフィル
ターの画素が隣接する様に形成され、奇数行は行方向に
R,G,Bを繰り返し、偶数行は画素が半ピッチ横にずれ、
B,R,Gを繰り返す様になっている。列電極は同色のフィ
ルターの画素を接続する様に配列され、図示の様にD
P（Ｉ）（Ｐ＝R,G,B）の信号を伝える列電極は偶数行で
は1.5ピッチずれた画素に入っている。第27図ではシフ
トレジスターのデータDSがクロックCL（CLO）の２周期
分のパルス幅を有し、シフトレジスターの各出力がクロ
ックの２周期分のパルス幅でクロック周期分ずれた信号
を順次DS R（１）,DS G（１）,DS B（１）〜DS B（Ｎ）とし
て出力し、出力毎に画像データをサンプリングする様に
構成されているが、第26図では偶数行の画素が1.5ピッ
チずれていることから、1.5クロックずれた時点の画像
データがサンプリングされる様になっている。即ち奇数
行、偶数行によらず等周期のデータDOに対してDSは、行
の偶奇性に応じてハイ（VDD）、ロー（VSS）になる信号
Ｈに応じて、ＨがローではDOと同信号、ＨがハイではDO
より1.5クロックずれた信号となっており、クロックCL
はＨがハイでは反転信号になっている。第28図にはクロ
ックCLが基準クロックCLOに対して、Ｈがローで同相、
ハイで逆相となる様に排他的オア（53）より出力されて
いて、データDSがDOに対して、Ｈがハイでは1.5ビッ
ト、つまりクロックCLOの1.5クロックの遅延回路（54）
によりずらされていることを示している。一般化すれ
ば、ある列の画像データをサンプリングし、次列の画像
データをサンプリングするまでの時間間隔をTOとする
と、行により画素がＸピッチずれていれば、シフトレジ
スターに入るデータDS、クロックCL共にXTOずれた信号
とすれば良い。TOがクロック１周期の時は、画素のずれ
が0.5又は1.5ピッチでクロックを反転すれば良く、TOが
クロック半周期の時は、0.5ピッチでクロックを1/4クロ
ック分遅延、１ピッチで反転、1.5ピッチでは3/4クロッ
ク遅延、つまり反転後1/4クロック遅延させれば良い。 第29図は本発明の画像表示装置の第９の実施例の液晶
表示体の画素の配置図、第30図は第29図の画素配置の列
電極に入れられる信号のタイミングチャート、第31図は
周辺回路のシフトレジスターのクロック、データの各信
号を構成する回路図である。第29図ではR,G,Bの三原色
の各フィルターを有する画素は第26図の様に異なる色の
フィルターの画素が隣接する様になっており、列電極は
液晶表示体の一方の側からDR（Ｉ）,DG（Ｉ）,DB（Ｉ）
の信号を入力し、他方の側からＤ′Ｂ（Ｉ）,D′
Ｒ（Ｉ）,D′Ｇ（Ｉ）の信号を入力して一行の画素を行
方向に見ると、R,B,G,R,B,Gの色の画素にそれぞれD
R（Ｉ）,D′Ｂ（Ｉ）,DG（Ｉ）,D′Ｒ（Ｉ）,DB（Ｉ）,
D′Ｇ（Ｉ）の信号が入っており、列の偶奇性により信
号を入れる側を区別している。各信号DQ（Ｉ）,D′
Ｐ（Ｉ）（Ｐ＝R,G,B,Q＝B,R,G）は偶数行では1.5ピッ
チずれた画素に入っており、DP（Ｉ）とＤ′Ｑ（Ｉ）の
信号の入る画素は隣接しており間隔は１ピッチである。
第30図でクロックCL、データDSは液晶表示体の一方の側
からDP（Ｉ）の信号を入れる周辺回路のシフトレジスタ
ーの信号、DS G（１）,DS R（１）,DS B（１）〜DS B（Ｎ）
はシフトレジスターの出力であり、クロックCL′、デー
タDS′、Ｄ′S B（１）,D′S R（１）,D′S G（１）〜Ｄ′
S G（Ｎ）は液晶表示体の他方の側からＤ′Ｑ（Ｉ）の信
号を入れる周辺回路のシフトレジスターの各信号であ
る。シフトレジスターのデータDS,DS′はクロックCL,C
L′の２周期分のパルス幅を有し、シフトレジスターの
各出力はクロックの２周期分のパルス幅でクロック周期
分ずれた信号を順次出力している。第29図では同信号の
入る画素が偶数行で1.5ピッチずれており、Ｄ′
Ｑ（Ｉ）はDP（Ｉ）の１ピッチ横の信号であり、D
G（Ｉ）はDR（Ｉ）の２ピッチ横の信号であることか
ら、先述したTOはクロック半周期となり、第31図ではCL
は基準クロックCLOに対して、Ｈがローの奇数行では同
相、Ｈがハイの偶数行では反転後1/4クロック遅延した
信号になっていて、CL′はCLに対して反転している。行
の偶奇性によらず等周期のデータDOに対してDSは、Ｈが
ローで同信号、ＨがハイではCLOの3/4クロック遅延した
信号になっている。これは（55）がCLの１クロックの遅
延回路であり、CLがCLOに対して3/4クロック遅延した信
号、即ちCLOより−1/4クロックずれた信号になっている
ことによる。DS′はCLの半クロックの遅延回路（56）に
よってDSより半クロックずれている。画素の配置によっ
てシフトレジスターのクロック、データをずらしたの
は、時系列的に一様な時間経過の中で転送され、サンプ
リングされる画像データは、表示体の一様な平面の中
の、時間経過に比例する距離にある画素のデータを表わ
す様に構成されていることによっており、Ｈがハイで
は、ローの時より3/4クロックずれた時点の画像データ
をサンプリングする様にDS R（１）,DS G（１）,D
S B（１）〜DS B（Ｎ）,D′S B（１）,D′S R（１）,D′S G
（１）〜Ｄ′S G（Ｎ）の信号が出力され、偶数行で1.5
ピッチずれた画素にデータを取り込む様に構成してい
る。 第32図は本発明の画像表示装置の第10の実施例の周辺
回路図、第33図は、信号のタイミングチャート、第34図
は周辺回路のシフトレジスターのクロックと画像データ
の選択信号を構成する回路図、第35図、第36図は周辺回
路の画像データの選択回路及び信号を構成する回路図で
ある。（57）はデータ入力端子D1に入る信号DSをクロッ
クCL1（CL）シフトさせるシフトレジスターであり、順
次DS R（１）,DS G（１）,DS B（１）〜DS B（Ｙ）の信号を
出力する。（58）はその出力によりデータスイッチをオ
ンさせ、選択スイッチを通った画像データD1 R,D1 G,D1 B
をサンプリングし、データ容量CR（１）,CG（１）,C
B（１）〜CB（Ｙ）と液晶表示体の列電極に付随する容
量にDR（１）,DG（１）,DB（１）〜DB（Ｙ）の信号を格
納している。（59）は（57）と同様な機能を持つシフト
レジスターであり、DS B（Ｙ）と同等な信号をデータ入
力とし、DS B（Ｙ）に続くDS R（Ｙ＋１）,DS G（Ｙ＋
１）,DS B（Ｙ＋１）〜DS B（2Y）の信号を出力する。（6
0）は（58）と同様なサンプル・ホールド回路であり、D
R（Ｙ＋１）,DG（Ｙ＋１）,DB（Ｙ＋１）〜DB（2Y）の
信号を出している。（61），（62）も（59），（60）と
同様な構成になっており、DR（2Y＋１）,DG（2Y＋１）,
DB（2Y＋１）〜DB（3Y）の信号を列電極に供給する。
（57），（58）は列電極に出力する3Yの出力信号端子を
有する半導体集積回路１個を構成し、周辺回路は（5
9），（60）と（61），（62）を合わせて３個の部品か
ら9Yの信号を出している。第33図で添字Ｚは半導体集積
回路の順番を示し、Ｚ＝１は（57），（58）、Ｚ＝２は
（59），（60）、Ｚ＝３は（61），（62）を表わしてい
る。第34図に示す様にシフトレジスター（57），（5
9），（61）は連続するクロックCLをデータDZがハイ（V
DD）になる時点からクロックCLZとして取り入れ、シフ
トレジスターがDS R（（Ｚ−１）Ｙ＋１）,DS G（（Ｚ−
１）Ｙ＋１）,DS B（（Ｚ−１）Ｙ＋１）〜DS B（ZY）の
信号を出力後ハイになるリセット信号RZによりCLのゲー
トを閉じてCLZをロー（VSS）にしている。（65）がCLの
ゲートとなるナンド、（63），（64）がDZ,RZを入力し
フリップフロップを構成するノアである。フリップフロ
ップの出力OZがローで（65）のゲートが開いている時、
ノアによる（66）のゲートを開き、選択入力SOがローで
はSD Zをハイ、SV Zをローにし、（58），（60），（62）
の画像データDR,DG,DBを通す選択スイッチをオン、定電
位VOを通す選択スイッチをオフにし、データ線の信号DZ
R,DZ R,DZ BはそれぞれDR,DG,DBになる。OZがハイでは画
像データの選択信号SD Zはロー、SV Zはハイとなり、選択
スイッチを通った信号DZ R,DZ G,DZ Bは定電位VOである。
直列に転送される画像データをサンプリングすべき半導
体集積回路にクロック信号を入力し、SD Zをハイにして
画像データを入力して動作状態にし、以外の周辺回路の
半導体集積回路のクロックをロー、データ線の信号DZ P
（Ｐ＝R,G,B）をVOとして静止状態に近くすることによ
り、画像データを転送するデータ線の容量を分配し、消
費電流が低減される様になっている。SOがハイではSD Z
がロー。SV Zがハイとなり、DZ PはVOとなる。VOは液晶表
示体を駆動する方式に応じて、例えば周期的に変化する
電位をとることができる。リセット信号RZは動作状態に
ある半導体集積回路の複数列で重複しながら出力される
DS P（Ｉ）の信号が最終列の信号DS B（ZY）になり、次の
半導体集積回路に動作が移行しつつある時に、DS B（Z
Y）がハイからローになってから出力される。DS B（ZY）
の遅延信号を微分して構成されるが、DS P（Ｉ）のパル
ス幅をクロックCLのα周期分とすると、DZの立ち上がり
の時点で初期状態にリセットされ、クロックを（3Y＋
α）以上計数後微分信号を出力するカウンターによって
構成しても良い。又液晶表示体の行の偶奇性に応じて、
画像データを区別して選択することができ、第35図は半
導体集積回路内のデータ線の信号（DZ 1,DZ 2,DZ 3）が選
択信号SD Z,SF Z,SV Zにより、（DR,DG,DB），（F1,F2,
F3），（V1,V2,V3）となる様に構成されている。第36図
に示す様にOZ,SOを入力するノア（66）の出力を、行の
偶奇性を示す信号ＨとゲートをとってSD Z,SF Zの選択信
号を作れば、（F1,F2,F3）が（DB,DR,DG）となる様接続
されている時、SO,OZがロー、Ｈがローでアンド（67）
の出力SD Zがハイとなり（DZ 1,DZ 2,DZ 3）は（DR,DG,DB）
となる。Ｈがハイではアンド（68）の出力SF Zがハイと
なり（DZ 1,DZ 2,DZ 3）は（DB,DR,DG）となって行の偶奇
性に応じてデータ線に入る信号が切替えられる。OZ若し
くはSOがハイでハイとなるSV Zの信号では（DZ 1,DZ 2,
DZ 3）が（V1,V2,V3）の電位信号となる。Ｈの信号によ
る液晶表示体の２本毎の行での画像データの切替えは、
行を示す信号を１つ追加し、第32図、第34図に対する第
35図、第36図の構成と同様にして３本毎の行での画像デ
ータの切替えをし得る。（V1,V2,V3）を画像データ入力
とし、SOとＨとを組合わせて行毎の画像データを切替え
ても良い。第32図に示す周辺回路と同様な動作方式、即
ち半導体集積回路毎のチップイネーブル機能は、既に記
述した実施例に適用することができる。 ［発明の効果］ 本発明の画像表示装置は、液晶表示体に接続される周
辺回路の構成と駆動方式に新規な特徴を有し、直列に転
送される画像データをサンプリングするタイミングに余
裕を持たせられる様にしたものである。画像データを転
送するデータ線が複数本であり、複数本のデータ線に同
時に転送される画像データは、データスイッチをオンさ
せて複数列で期間を重複してサンプリングされ、転送す
べき列から次に画像データが移行する直前でデータスイ
ッチをオフさせて確定していることから、従来例に比し
てデータスイッチをオンさせてサンプリングするパルス
幅は複数倍となっている。イネーブル信号でオンし、サ
ンプリングしたデータを並列に転送するトランファース
イッチを、液晶表示体の各画素のトランジスターと同様
に表示体基板上に構成すれば、周辺回路の半導体集積回
路と表示体との接続端子数、部品数を減少でき、半導体
集積回路毎のチップイネーブル機能を有することにより
消費電流が低減される優れた効果を有している。
【図面の簡単な説明】
第１図は本発明の画像表示装置の構成図、第２図はその
動作を示すタイミングチャートである。第３図は本発明
の画像表示装置の第１の実施例の動作を示すタイミング
チャート、第４図は画像表示装置の周辺回路におけるシ
フトレジスターの構成を示す回路図、第５図、第６図は
シフトレジスターに用いているクロック制御型インバー
ターの回路図である。 第７図は本発明の画像表示装置の第２の実施例の周辺回
路図、第８図、第９図は周辺回路を構成するサンプル・
ホールド回路に用いているデータスイッチ或いはトラン
スファースイッチの回路図、第10図は周辺回路のシフト
レジスターの出力部分を示す回路図である。 第11図は本発明の画像表示装置の第３の実施例の周辺回
路図、第12図はその動作を示すタイミングチャート、第
13図、第14図は周辺回路に用いられるサンプル・ホール
ド回路の回路図である。 第15図は本発明の画像表示装置の第４の実施例の周辺回
路図、第16図はその動作を示すタイミングチャート、第
17図は周辺回路のサンプル・ホールド回路に用いられる
バッファアンプの回路図である。 第18図は本発明の画像表示装置の第５の実施例の周辺回
路図、第19図は信号のタイミングチャートである。 第20図は本発明の画像表示装置の第６の実施例の周辺回
路図、第21図は信号のタイミングチャートである。 第22図は本発明の画像表示装置の第７の実施例の周辺回
路図、第23図は周辺回路のサンプル・ホールド回路に用
いられるバッファアンプの回路図、第24図はバッファア
ンプに定電位を入力するバイアス回路図、第25図は信号
のタイミングチャートである。 第26図は本発明の画像表示装置の第８の実施例の液晶表
示体の画素の配置図、第27図は第26図の画素配置の列電
極に入れられる信号のタイミングチャート、第28図は周
辺回路のシフトレジスターのクロック、データの各信号
を構成する回路図である。 第29図は本発明の画像表示装置の第９の実施例の液晶表
示体の画素の配置図、第30図は第29図の画素配置の列電
極に入れられる信号のタイミングチャート、第31図は周
辺回路のシフトレジスターのクロック、データの各信号
を構成する回路図である。 第32図は本発明の画像表示装置の第10の実施例の周辺回
路図、第33図は信号のタイミングチャート、第34図は周
辺回路のシフトレジスターのクロックと画像データの選
択信号を構成する回路図、第35図、第36図は周辺回路の
画像データの選択回路及び信号を構成する回路図であ
る。 第37図は従来の画像表示装置の構成図、第38図は各信号
のタイミングチャートである。 （１）：シフトレジスター （２）：データスイッチ （３）：シフトレジスター （４）：液晶表示体 CL:シフトレジスターのクロック DS:シフトレジスターのデータ DR,DG,DB:直列に転送される画像データ CLG:シフトレジスターのクロック DG:シフトレジスターのデータ
動作を示すタイミングチャートである。第３図は本発明
の画像表示装置の第１の実施例の動作を示すタイミング
チャート、第４図は画像表示装置の周辺回路におけるシ
フトレジスターの構成を示す回路図、第５図、第６図は
シフトレジスターに用いているクロック制御型インバー
ターの回路図である。 第７図は本発明の画像表示装置の第２の実施例の周辺回
路図、第８図、第９図は周辺回路を構成するサンプル・
ホールド回路に用いているデータスイッチ或いはトラン
スファースイッチの回路図、第10図は周辺回路のシフト
レジスターの出力部分を示す回路図である。 第11図は本発明の画像表示装置の第３の実施例の周辺回
路図、第12図はその動作を示すタイミングチャート、第
13図、第14図は周辺回路に用いられるサンプル・ホール
ド回路の回路図である。 第15図は本発明の画像表示装置の第４の実施例の周辺回
路図、第16図はその動作を示すタイミングチャート、第
17図は周辺回路のサンプル・ホールド回路に用いられる
バッファアンプの回路図である。 第18図は本発明の画像表示装置の第５の実施例の周辺回
路図、第19図は信号のタイミングチャートである。 第20図は本発明の画像表示装置の第６の実施例の周辺回
路図、第21図は信号のタイミングチャートである。 第22図は本発明の画像表示装置の第７の実施例の周辺回
路図、第23図は周辺回路のサンプル・ホールド回路に用
いられるバッファアンプの回路図、第24図はバッファア
ンプに定電位を入力するバイアス回路図、第25図は信号
のタイミングチャートである。 第26図は本発明の画像表示装置の第８の実施例の液晶表
示体の画素の配置図、第27図は第26図の画素配置の列電
極に入れられる信号のタイミングチャート、第28図は周
辺回路のシフトレジスターのクロック、データの各信号
を構成する回路図である。 第29図は本発明の画像表示装置の第９の実施例の液晶表
示体の画素の配置図、第30図は第29図の画素配置の列電
極に入れられる信号のタイミングチャート、第31図は周
辺回路のシフトレジスターのクロック、データの各信号
を構成する回路図である。 第32図は本発明の画像表示装置の第10の実施例の周辺回
路図、第33図は信号のタイミングチャート、第34図は周
辺回路のシフトレジスターのクロックと画像データの選
択信号を構成する回路図、第35図、第36図は周辺回路の
画像データの選択回路及び信号を構成する回路図であ
る。 第37図は従来の画像表示装置の構成図、第38図は各信号
のタイミングチャートである。 （１）：シフトレジスター （２）：データスイッチ （３）：シフトレジスター （４）：液晶表示体 CL:シフトレジスターのクロック DS:シフトレジスターのデータ DR,DG,DB:直列に転送される画像データ CLG:シフトレジスターのクロック DG:シフトレジスターのデータ
Claims (1)
- (57)【特許請求の範囲】 １．複数の列電極を形成した基板と対向基板の間に液晶
が挟持され、直列に連結されたシフトレジスターと、三
色の画像データに対応する三本のデータ線と、複数のデ
ータスイッチとが設けられ、各データスイッチはデータ
線のうちの一つと列電極の一つとの間に配置され、隣接
する二つの列に対応するデータスイッチは三本のデータ
線のうちの二本のデータ線にそれぞれ接続され、シフト
レジスターの並列出力からのサンプリングパルスによっ
て各データスイッチが駆動され、画像データはデータ線
からデータスイッチを経由して列電極に供給される画像
表示装置であって、各列に共通なイネーブル信号でオン
される第１のトランスファースイッチがデータスイッチ
と列電極との間に備えられ、サンプリングパルスのパル
ス幅はシフトレジスターに入力されるクロックの１周期
をTCとするとTC、２・TC、2.5・TC、または３・TCの時
間に設定され、隣接する列電極に対応するデータスイッ
チを駆動するサンプリングパルスはクロックを反転する
タイミングに対応して制御され、シフトレジスターの全
並列出力のそれぞれの隣接するサンプリングパルスの間
に重複期間があり、前記重複期間がクロックの半周期の
１、２、３または４倍の時間とされ、同一のデータ線に
接続されているデータスイッチを駆動するサンプリング
パルスの間には重複期間がなく、画像データのサンプリ
ングをする際に、前の列の画像データの時点でデータス
イッチがオンされてサンプリングを始め、転送すべき列
の画像データをサンプリングし、転送すべき列から次の
列に画像データが移行する直前でデータスイッチがオフ
されて画像データが取り込まれることを特徴とする画像
表示装置。 ２．第１のトランスファースイッチと第２のトランスフ
ァースイッチがデータスイッチと列電極との間に並列に
備えられ、２個のトランスファースイッチはそれぞれの
イネーブル信号で交互にオン、オフされ、イネーブル信
号でオンしているトランスファースイッチを通してデー
タスイッチでサンプリングされた画像データが列電極に
転送される特許請求の範囲第１項記載の画像表示装置。 ３．トランスファースイッチがクロック制御型インバー
ターである特許請求の範囲第１項または第２項記載の画
像表示装置。 ４．データスイッチと列電極との間に、それぞれ利得が
ほぼ１である第１のバッファアンプと第２のバッファア
ンプが備えられ、第１のバッファアンプの出力が第１の
トランスファースイッチを介して第２のバッファアンプ
の入力に接続されてなる特許請求の範囲第１項記載の画
像表示装置。 ５．データスイッチでサンプリングされ容量に記憶され
た画像データは第１のトランスファースイッチによっ
て、利得がほぼ１である第１のバッファアンプの入力端
の容量に蓄えられ、データスイッチがオフの状態であっ
て、イネーブル信号によって第１のトランスファースイ
ッチがオンとなる前のオフの期間に、第１のバッファア
ンプの入力端の容量のデータを定電位にするスイッチが
さらに備えられてなる特許請求の範囲第１項記載の画像
表示装置。 ６．データスイッチでサンプリングされ容量に記憶され
た画像データは第１のトランスファースイッチによっ
て、第１のバッファアンプに入力され、イネーブル信号
で第１のトランスファースイッチがオンされる期間内に
第１のバッファアンプの出力を列電極に送る第２のトラ
ンスファースイッチがさらに備えられ、隣接する複数列
について、第１のトランスファースイッチとイネーブル
信号、および第２のトランスファースイッチが別に設け
られ、第１のバッファアンプが共通である特許請求の範
囲第１項記載の画像表示装置。 ７．データスイッチでサンプリングされ容量に記憶され
た画像データが入力される第１のバッファアンプが備え
られ、第１のバッファアンプの出力が第１のトランスフ
ァースイッチに接続され、第１のトランスファースイッ
チがオンする期間は第１のバッファアンプが動作状態に
ある特許請求の範囲第１項記載の画像表示装置。 ８．シフトレジスターの並列出力に接続されたすべての
データスイッチをオフさせている期間に、イネーブル信
号によって画像データが列電極に送られる特許請求の範
囲第３項〜第７項にいずれか１項記載の画像表示装置。 ９．直列に連結されたシフトレジスターと、赤、緑、青
の三色の画像データに対応する三本のデータ線と、複数
のデータスイッチを有する周辺回路が、列電極の一方の
側と他方の側にそれぞれ配置される特許請求の範囲第１
項記載の画像表示装置。 １０．直列に連結されたシフトレジスターと、赤、緑、
青の三色の画像データに対応する三本のデータ線と、複
数のデータスイッチを有する回路が半導体集積回路で構
成され、前記半導体集積回路が複数個接続され、直列に
転送される画像データをサンプリングすべき半導体集積
回路はクロック信号と画像データが入力されて動作状態
にあり、他の半導体集積回路のクロック信号と三本のデ
ータ線の信号は定電位としてほぼ静止状態に置く特許請
求の範囲第１項記載の画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62020579A JP2787917B2 (ja) | 1987-02-02 | 1987-02-02 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62020579A JP2787917B2 (ja) | 1987-02-02 | 1987-02-02 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63189896A JPS63189896A (ja) | 1988-08-05 |
| JP2787917B2 true JP2787917B2 (ja) | 1998-08-20 |
Family
ID=12031118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62020579A Expired - Lifetime JP2787917B2 (ja) | 1987-02-02 | 1987-02-02 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2787917B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2602702B2 (ja) * | 1988-09-20 | 1997-04-23 | 富士通株式会社 | マトリクス表示装置のデータドライバ |
| JPH0452684A (ja) * | 1990-06-20 | 1992-02-20 | Nec Kansai Ltd | 液晶表示パネルの駆動方法 |
| JP2002350808A (ja) | 2001-05-24 | 2002-12-04 | Sanyo Electric Co Ltd | 駆動回路および表示装置 |
| JP2004037498A (ja) * | 2002-06-28 | 2004-02-05 | Seiko Epson Corp | 電気光学装置の駆動回路、電気光学装置、電子機器及び電気光学装置の駆動方法 |
| JP3797337B2 (ja) | 2003-02-25 | 2006-07-19 | ソニー株式会社 | シフトレジスタおよび表示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5983198A (ja) * | 1982-11-04 | 1984-05-14 | セイコーエプソン株式会社 | アクテイブマトリクス型液晶表示装置の駆動回路 |
| JPS6052892A (ja) * | 1983-09-01 | 1985-03-26 | セイコーエプソン株式会社 | 液晶表示装置 |
-
1987
- 1987-02-02 JP JP62020579A patent/JP2787917B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63189896A (ja) | 1988-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5222082A (en) | Shift register useful as a select line scanner for liquid crystal display | |
| EP1445775B1 (en) | Shift register | |
| US5021774A (en) | Method and circuit for scanning capacitive loads | |
| CN102654968B (zh) | 移位寄存器、栅极驱动器及显示装置 | |
| KR101337256B1 (ko) | 표시 장치의 구동 장치 및 이를 포함하는 표시 장치 | |
| US5990857A (en) | Shift register having a plurality of circuit blocks and image display apparatus using the shift register | |
| US5579027A (en) | Method of driving image display apparatus | |
| WO2015192478A1 (zh) | 栅极驱动电路、阵列基板、显示装置及驱动方法 | |
| CN101241247B (zh) | 移位寄存器及液晶显示装置 | |
| CN105096889A (zh) | 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 | |
| JPH0450895A (ja) | 表示装置の列電極駆動回路 | |
| JP4043112B2 (ja) | 液晶表示装置およびその駆動方法 | |
| JPH11326932A (ja) | 液晶表示装置 | |
| JPH07239676A (ja) | 走査回路 | |
| CN106531112A (zh) | 移位寄存器单元及其驱动方法、移位寄存器以及显示装置 | |
| TW201814686A (zh) | 高穩定性的脈衝寬度可調式移位暫存器 | |
| CN105575354A (zh) | 用于显示面板的驱动电路 | |
| JP3800863B2 (ja) | 表示装置 | |
| TW200410174A (en) | Display apparatus | |
| JP2787917B2 (ja) | 画像表示装置 | |
| TWI296792B (ja) | ||
| JPS5845034B2 (ja) | マトリックスパネル駆動装置 | |
| US6040816A (en) | Active matrix display device with phase-adjusted sampling pulses | |
| JPS5875195A (ja) | 表示装置 | |
| US20050018107A1 (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |