JPS5875195A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS5875195A JPS5875195A JP17325981A JP17325981A JPS5875195A JP S5875195 A JPS5875195 A JP S5875195A JP 17325981 A JP17325981 A JP 17325981A JP 17325981 A JP17325981 A JP 17325981A JP S5875195 A JPS5875195 A JP S5875195A
- Authority
- JP
- Japan
- Prior art keywords
- display
- drive
- display device
- drive circuit
- drive circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(1)発明の技術分野
この発明扛、液晶岬の表示素子をマトリクス状に配列し
た表示パネルを用いて文字やテレビ画gIを表示する表
示装置に係1%に駆動回路の改良に関する。
た表示パネルを用いて文字やテレビ画gIを表示する表
示装置に係1%に駆動回路の改良に関する。
(2)従来技術
文字やテレビ画像を表示する装置の一つに、マトリクス
型液晶表示装置がある。これは液晶表示素子をマトリク
ス状に配列して表示ノ4ネルを構成し、駆動回路でその
アドレスラインを線順次走査するとともに、データフィ
ンに画像データを順次分配して、各表示素子を時分割駆
動するものである。このような表示装置では、データラ
インの数が多くなりてくると、特に画信号分配用の駆動
回路は出力数や配置の制約から、単−ICで構成するこ
とは困難となる。このため表示/#ネルの両側に画信号
分配用駆動回路を分割して配置し、データラインの奇数
番目と偶数番目あるいは前牛と後年とを各々の駆動回路
で付勢する方法がとられている。
型液晶表示装置がある。これは液晶表示素子をマトリク
ス状に配列して表示ノ4ネルを構成し、駆動回路でその
アドレスラインを線順次走査するとともに、データフィ
ンに画像データを順次分配して、各表示素子を時分割駆
動するものである。このような表示装置では、データラ
インの数が多くなりてくると、特に画信号分配用の駆動
回路は出力数や配置の制約から、単−ICで構成するこ
とは困難となる。このため表示/#ネルの両側に画信号
分配用駆動回路を分割して配置し、データラインの奇数
番目と偶数番目あるいは前牛と後年とを各々の駆動回路
で付勢する方法がとられている。
(3)従来技術の問題点
表示ノ母ネルのデータラインはその配列方向へ順次付勢
される必要があるが、そのためには表示ツクネル両側の
画像データ分配用駆動回路は出力端子からの駆動信号(
画像データ)出力順序か同一の、つま9回路構成か共通
の1のとすると、一方の駆動回路の出力端子とr−タフ
インとの間の配線が途中で交差することにな夛、製作上
好ましくない。この配線を簡単にするために扛、駆動信
号出力順序を互いに逆にした2種の駆動回路を用意すれ
ばよいが、製造コストの上昇を招く。
される必要があるが、そのためには表示ツクネル両側の
画像データ分配用駆動回路は出力端子からの駆動信号(
画像データ)出力順序か同一の、つま9回路構成か共通
の1のとすると、一方の駆動回路の出力端子とr−タフ
インとの間の配線が途中で交差することにな夛、製作上
好ましくない。この配線を簡単にするために扛、駆動信
号出力順序を互いに逆にした2種の駆動回路を用意すれ
ばよいが、製造コストの上昇を招く。
(4)発明の目的
この発明、Q目的は表示ν臂ネルと駆動回路との間の配
線が簡単であって、しかも分割配置された複数の駆動回
w1を共通の構成とすることができる表示装置を提供す
ることである。
線が簡単であって、しかも分割配置された複数の駆動回
w1を共通の構成とすることができる表示装置を提供す
ることである。
(5)発明の要約
この発明は、表示ノ臂ネルの周囲に分割配置される複数
の駆動回路の各々を、外部からの制御信号によシ複数個
の出力端子からの駆動信号出力順序を切換可能に構成し
、かつそれらの駆動信号出力順序を表示14ネル周囲で
相対向する位置にある駆動回路間で互いに逆に設定した
ことを骨子としている。
の駆動回路の各々を、外部からの制御信号によシ複数個
の出力端子からの駆動信号出力順序を切換可能に構成し
、かつそれらの駆動信号出力順序を表示14ネル周囲で
相対向する位置にある駆動回路間で互いに逆に設定した
ことを骨子としている。
(6)発明の効果
この発明によれは、駆動回路と表示/ダネルとの間の配
線が交差することがなくなり、また各駆動回路、例えは
データラインを付勢するための駆動回路は、最終的には
外部からの制w4信号により駆動信号出力順序が現定さ
れるが、その回路構成は全く共通でよい。従って、製作
性の同上と、製造コスト、特に駆動回路用ICのコスト
を下げることかできる。
線が交差することがなくなり、また各駆動回路、例えは
データラインを付勢するための駆動回路は、最終的には
外部からの制w4信号により駆動信号出力順序が現定さ
れるが、その回路構成は全く共通でよい。従って、製作
性の同上と、製造コスト、特に駆動回路用ICのコスト
を下げることかできる。
(7)発明の冥施例
この発明の実施例を第1図に示す。図において、1は例
えは液晶表示素子をマトリクス状に配列した表示・々ネ
ルであり、アドレスラインム1〜AMと、データライン
DI〜D3yとを直交して配置し、その各交差部に表示
素子を接続したものである。アドレスラインム1〜A皺
は、シフトレジスタによって構成された垂直走査用駆動
回wI2に接続され、いわゆる線順次走査によシ順次付
勢される。データラインD1〜D口は表示/4ネル10
図で上下両側縁部にそれぞれ配列された駆動端子3.4
に各両端か接続されている。
えは液晶表示素子をマトリクス状に配列した表示・々ネ
ルであり、アドレスラインム1〜AMと、データライン
DI〜D3yとを直交して配置し、その各交差部に表示
素子を接続したものである。アドレスラインム1〜A皺
は、シフトレジスタによって構成された垂直走査用駆動
回wI2に接続され、いわゆる線順次走査によシ順次付
勢される。データラインD1〜D口は表示/4ネル10
図で上下両側縁部にそれぞれ配列された駆動端子3.4
に各両端か接続されている。
表示パネル1の図で上下両側方に、データラインD1〜
D1賢にそれぞれ駆動端子3 e 4111Jから画像
データを供給するための画像データ分配用駆動回路11
,1:lが分割配置されている。
D1賢にそれぞれ駆動端子3 e 4111Jから画像
データを供給するための画像データ分配用駆動回路11
,1:lが分割配置されている。
駆動回路11912はデータフィンDI〜D!茸の本数
2Nの半数Nの出力端子01〜Oat有し、さらに画像
データ入力端子■凡シフトノダルス入力端子り、クロッ
クΔルス入力端子CPおよび制御信号入力端子Stを有
したもので・その内部構成を第2図に示す。
2Nの半数Nの出力端子01〜Oat有し、さらに画像
データ入力端子■凡シフトノダルス入力端子り、クロッ
クΔルス入力端子CPおよび制御信号入力端子Stを有
したもので・その内部構成を第2図に示す。
第2図にかいて、JJ社N段の双方向シフトレジスタで
あ)、制御信号入力端子8mに入力される“0”、”1
”の制御信号によってそのシフト方向か切換わるように
構成されている。
あ)、制御信号入力端子8mに入力される“0”、”1
”の制御信号によってそのシフト方向か切換わるように
構成されている。
クーツクI々ルス入力端子CPに入力されるクロック/
#ルスは、上記制御信号によって切換わるスイッチ22
によりて、直接またはインノ守−タ23で反転されてシ
フトレジスタ21に与えられる。また、シフトレジスタ
21はシフトノぐルス入力端子Dt−介してその1巡シ
フト動作毎にシフトΔルスを与えられ、クロ、りΔルス
に従って制御信号によって定められた方向にシフト動作
し、各段の出力端Qr〜QつからQt→Q3→・・・→
Q、 +2)順また位Qつ→Q1−8→・・・→Q1の
順で11”レベルを出力する。シフトレジスタ2ノの9
1〜QN−1tB力はスイッチ素子241〜J 4Nに
制御入力として与えられ、これらのスイッチ素子241
〜24Ht−順次オン動作させる。
#ルスは、上記制御信号によって切換わるスイッチ22
によりて、直接またはインノ守−タ23で反転されてシ
フトレジスタ21に与えられる。また、シフトレジスタ
21はシフトノぐルス入力端子Dt−介してその1巡シ
フト動作毎にシフトΔルスを与えられ、クロ、りΔルス
に従って制御信号によって定められた方向にシフト動作
し、各段の出力端Qr〜QつからQt→Q3→・・・→
Q、 +2)順また位Qつ→Q1−8→・・・→Q1の
順で11”レベルを出力する。シフトレジスタ2ノの9
1〜QN−1tB力はスイッチ素子241〜J 4Nに
制御入力として与えられ、これらのスイッチ素子241
〜24Ht−順次オン動作させる。
スイッチ素子241〜24Mの各一端は画像データ入力
箋子INK共通Kll続され、各他端は出力端子01〜
Owにそれぞれ接続される。従って。
箋子INK共通Kll続され、各他端は出力端子01〜
Owにそれぞれ接続される。従って。
入力端子INにクロ、り/#ルスに同期して時系列的に
入力される画像データはスイッチ素子341〜34Nを
通して出力端子01〜oMに順次lビットずつ出力され
る。
入力される画像データはスイッチ素子341〜34Nを
通して出力端子01〜oMに順次lビットずつ出力され
る。
ここで、シフトレジスタ21のシフト方向。
すなわち出力端子O1〜0−(からの画像データ〆(駆
動信句出力順序扛、制御信号入力端子s1への制御信号
が@0′のと1!は矢印Pで示すようにO1→0禦→・
・・→0ヨの願、また制御11号が11mのときは矢印
Q−e示すようKON−+oN−。
動信句出力順序扛、制御信号入力端子s1への制御信号
が@0′のと1!は矢印Pで示すようにO1→0禦→・
・・→0ヨの願、また制御11号が11mのときは矢印
Q−e示すようKON−+oN−。
→・・・→0凰の順になるものとする。また、シフトレ
ジスタ21は制御信号が@o1のときはクロッ/”#ス
入力11子CPへのクロックツ9ルスの立上シで動作し
、制御信号が@l”のときは立下り(インバータ2Jの
出力の立上i)で動作するも“のとする。従りて出力端
子O1〜ONには、制御信号か″0“のときにはりo、
クツ譬ルスの立上9タイミングでの画像データか、また
制御信号か″l#のときにはクロックパルスの立下ルタ
イ建ングでの画像データが出力される。
ジスタ21は制御信号が@o1のときはクロッ/”#ス
入力11子CPへのクロックツ9ルスの立上シで動作し
、制御信号が@l”のときは立下り(インバータ2Jの
出力の立上i)で動作するも“のとする。従りて出力端
子O1〜ONには、制御信号か″0“のときにはりo、
クツ譬ルスの立上9タイミングでの画像データか、また
制御信号か″l#のときにはクロックパルスの立下ルタ
イ建ングでの画像データが出力される。
第1図に示すように、駆動回路JJ#JJにおける画像
データ入力端子IN tシフト・−ルス入力端子り、ク
ロックツ櫂ルス入力端子CPは。
データ入力端子IN tシフト・−ルス入力端子り、ク
ロックツ櫂ルス入力端子CPは。
それぞれ共通の画像データ入力端子13.シフト/譬ル
ス入力端子14.クロックツ4ルス入力端子JjK接続
され、また制御信号入力端子81は個別の制御信号入力
端子16elFに接続される。制御信号入力端子169
11には異なる制御信号、例えu 811 = ” O
” e # I J −’′″″1”がそれぞれ入力さ
れる。すなわち、駆動回路JJ、JJにおける画像デー
タ出力順序はそれぞれ矢印PeQで示す01→o3→・
・・→0)l:ON→0N−1→・・・→O1の順とな
る。そして、駆動回路11の出力端子o1eo、・・・
0工は駆動端子3を通して奇数番目のデータラインDl
eDIe・・・Dew−1に接続され、駆動回路12の
出力端子OHe on t・・・0.は駆動端子4を
通して偶数番目のデータラインDB e D4 e
・・・D軸に接続される。
ス入力端子14.クロックツ4ルス入力端子JjK接続
され、また制御信号入力端子81は個別の制御信号入力
端子16elFに接続される。制御信号入力端子169
11には異なる制御信号、例えu 811 = ” O
” e # I J −’′″″1”がそれぞれ入力さ
れる。すなわち、駆動回路JJ、JJにおける画像デー
タ出力順序はそれぞれ矢印PeQで示す01→o3→・
・・→0)l:ON→0N−1→・・・→O1の順とな
る。そして、駆動回路11の出力端子o1eo、・・・
0工は駆動端子3を通して奇数番目のデータラインDl
eDIe・・・Dew−1に接続され、駆動回路12の
出力端子OHe on t・・・0.は駆動端子4を
通して偶数番目のデータラインDB e D4 e
・・・D軸に接続される。
従りて、駆動回路32917の出力端子01〜01とデ
ータラインD1〜DIMとの間の配−III、19は簡
単となる。すなわち、従来の装置では駆動回路JJtJ
Jの出力端子01〜01からの画像データ出力順序が同
一であるため、配置11JJ、J#のいずれか一万に相
当する配#Iか複雑に交差してしまい、データラインの
本数か増えるとその配線作業が著し・(煩雑となる。こ
れに対し、第1図の実施例によれは配線1B、1mはい
ずれも交差することがないので、その配線作業が著しく
容易化し、量産性を高めることができる。
ータラインD1〜DIMとの間の配−III、19は簡
単となる。すなわち、従来の装置では駆動回路JJtJ
Jの出力端子01〜01からの画像データ出力順序が同
一であるため、配置11JJ、J#のいずれか一万に相
当する配#Iか複雑に交差してしまい、データラインの
本数か増えるとその配線作業が著し・(煩雑となる。こ
れに対し、第1図の実施例によれは配線1B、1mはい
ずれも交差することがないので、その配線作業が著しく
容易化し、量産性を高めることができる。
また、駆動回路ii、xiは第2図に示した如き同一回
路構成のものでよいため、IC化に際し大幅なコストダ
ウンを図ることができる。
路構成のものでよいため、IC化に際し大幅なコストダ
ウンを図ることができる。
1!31はこの発明の他の実施例を示すもので、表示/
譬ネル1の面積が拡大し、それに伴いデータラインの本
数かさらに増加した場合に有効な例である。すなわち、
4N本のデータツインD1〜D4wに対し1表示Δネル
lの上下両側方の駆動回路がさらにJJaeJJbおよ
び12a9JJbの如く各々2つに分配配置されている
。
譬ネル1の面積が拡大し、それに伴いデータラインの本
数かさらに増加した場合に有効な例である。すなわち、
4N本のデータツインD1〜D4wに対し1表示Δネル
lの上下両側方の駆動回路がさらにJJaeJJbおよ
び12a9JJbの如く各々2つに分配配置されている
。
駆動回路JJa*JJbtJJa+JJiiは基本的に
は第2図に示す構成と同様のものであるが、新たに第2
の制御信号入力端子8富か設けられ、この端子8.に入
力される制御信号が@Omか″l”かによりて画像デー
タの出力開始タイミング、つま91水平走査期間の前半
、後学のいずれの期間に画像データを出力するかが制御
されるように構成されている。駆動回路11mm11b
の出力端子o凰〜oMは、奇数番目のr−タラインDI
# DI #・・・D4ト!の前半および後半に
、また駆動回路J j a e J j bの出力端子
01〜ONは、偶数番目のデータラインDB 2s D
a s・・・Da)lの前半および後半に接続される。
は第2図に示す構成と同様のものであるが、新たに第2
の制御信号入力端子8富か設けられ、この端子8.に入
力される制御信号が@Omか″l”かによりて画像デー
タの出力開始タイミング、つま91水平走査期間の前半
、後学のいずれの期間に画像データを出力するかが制御
されるように構成されている。駆動回路11mm11b
の出力端子o凰〜oMは、奇数番目のr−タラインDI
# DI #・・・D4ト!の前半および後半に
、また駆動回路J j a e J j bの出力端子
01〜ONは、偶数番目のデータラインDB 2s D
a s・・・Da)lの前半および後半に接続される。
従ッ’C−駆動回路11 a * 1 l b Of4
子s1を端子16に、駆動面w!112 a v J
J b O端子81t一端子11にそれぞれ接続すると
ともに、駆動回路I J a t J J a O11
!l+ B mを端子16に、駆動回路11b、11b
の端子S雪を端子11にそれぞれ接続し、端子3611
7に与えルm1Jil信号87 J l 8JJヲ87
J=”0’ t872−=”J”に設定すれば、駆動
回路J1&*I J b e J j a t 12
bの出力端子o、 〜oNからの画像データ出力順序位
矢印の如く総足され、1 ft 11 a t J l
&およびIlb、12bはそれぞれl水平走査期間の
前半および恢牛で動作するので、駆動回路とデータライ
ンとの間の配線は図のように父差部のないものとなる。
子s1を端子16に、駆動面w!112 a v J
J b O端子81t一端子11にそれぞれ接続すると
ともに、駆動回路I J a t J J a O11
!l+ B mを端子16に、駆動回路11b、11b
の端子S雪を端子11にそれぞれ接続し、端子3611
7に与えルm1Jil信号87 J l 8JJヲ87
J=”0’ t872−=”J”に設定すれば、駆動
回路J1&*I J b e J j a t 12
bの出力端子o、 〜oNからの画像データ出力順序位
矢印の如く総足され、1 ft 11 a t J l
&およびIlb、12bはそれぞれl水平走査期間の
前半および恢牛で動作するので、駆動回路とデータライ
ンとの間の配線は図のように父差部のないものとなる。
(8)発明の変形例
実施例では画像データをデータラインに分配するための
駆動回路を複数に分割配置した場合について述べたが、
!&直走査用駆動回路を表示−ネルの図で左右両側方に
分割配置する場合にも、この発F14を適用することが
できる。要するに表示ノ譬ネルの周辺に駆動回路を分割
配置する場合に、同一#4成の駆動回路を用い、表示/
譬ネルの上下あるいは左右にあって対向する駆動回路間
で駆動信号出力順序が逆となるように、外部からの制御
信号で各駆動回路の駆動信号出力順序を設定することが
この発明の主旨である。
駆動回路を複数に分割配置した場合について述べたが、
!&直走査用駆動回路を表示−ネルの図で左右両側方に
分割配置する場合にも、この発F14を適用することが
できる。要するに表示ノ譬ネルの周辺に駆動回路を分割
配置する場合に、同一#4成の駆動回路を用い、表示/
譬ネルの上下あるいは左右にあって対向する駆動回路間
で駆動信号出力順序が逆となるように、外部からの制御
信号で各駆動回路の駆動信号出力順序を設定することが
この発明の主旨である。
また、この発明/ri液晶以外の例えはLED等の表示
菓子を用いたマトリクス屋表示装置にも適用か可能であ
る。
菓子を用いたマトリクス屋表示装置にも適用か可能であ
る。
第1図はこの発明の一笑施例の゛構成図、第2図は同夾
施例における駆wJ−路の内部構成図、第3図はこの発
明の他の実施例の構成図である。 1・・・tit ’yr< /” ネル、D、〜I)z
x # D 1〜D4N・・・データラインsA1〜A
1・・アドレスライン、2・・・垂直走査用駆動回路、
3.4・・・駆動端子、J J e J J & *
J J b * J J e J J jL e J
J b・・・画像データ分配用駆動回路、13・・・画
像データ入力端子、14・・・シフトノ中ルス入力端子
。 1s・・・クロックパルス入力−子、16.11・・・
制御信号入力端子。 出願人代理人 弁理士 鈴 江 武 彦第1図
施例における駆wJ−路の内部構成図、第3図はこの発
明の他の実施例の構成図である。 1・・・tit ’yr< /” ネル、D、〜I)z
x # D 1〜D4N・・・データラインsA1〜A
1・・アドレスライン、2・・・垂直走査用駆動回路、
3.4・・・駆動端子、J J e J J & *
J J b * J J e J J jL e J
J b・・・画像データ分配用駆動回路、13・・・画
像データ入力端子、14・・・シフトノ中ルス入力端子
。 1s・・・クロックパルス入力−子、16.11・・・
制御信号入力端子。 出願人代理人 弁理士 鈴 江 武 彦第1図
Claims (1)
- 【特許請求の範囲】 0) 表示素子がマトリクス状に配列されるととも゛に
、その周辺部に駆°動端子が配列された表示14ネルと
、この表示/臂ネルの周辺に分割配置され、各々複数の
出力端子から順次駆動偏分を田方して前記表示/fネル
の各表示素子を時分割駆動する複数の駆動回路とを備え
た表示装置において、前記複数の駆動回路祉各々外部か
らの制御信号によシ複数の出力端子からの駆動信号出力
順序が切換可能に構成され、かつその駆動信号出力順序
が前記表示パネル周囲で相対向する位置にある駆動回路
間で互いに逆に設定されていることを特徴とする表示装
置。 (2)表示ノ母ネルの同−辺に対向する駆動回路かさら
に複数に分割配置され、かつそれらの駆動回路は各々外
部からの制御信号により異なるタイミングで動作するよ
うに構成されていることを特徴とする特許請求の範囲@
1項記載の表示装置。 (3) 駆動回路扛双方向シフトレゾスタを含んで構
成されることを特徴とする特許請・求の範囲第1項また
は第2項記載の表示装置。 (4) 駆動回路は双方向シフトレジスタと、このシ
フトレジスタの各段の出力によって順次オン動作するス
イッチ素子群とを含み、時系列的に入力される画像デー
タを上記スイッチ群を通して表示パネルのデータライン
に順次分配するように構成されることを特徴とする特許
請求の範囲第1項または第2項記載の表示装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17325981A JPS5875195A (ja) | 1981-10-29 | 1981-10-29 | 表示装置 |
DE8282108931T DE3268313D1 (en) | 1981-10-29 | 1982-09-27 | Drive circuit for display panel having display elements disposed in matrix form |
EP82108931A EP0078402B1 (en) | 1981-10-29 | 1982-09-27 | Drive circuit for display panel having display elements disposed in matrix form |
CA000412226A CA1203927A (en) | 1981-10-29 | 1982-09-27 | Drive circuit for display panel having display elements disposed in matrix form |
US06/428,302 US4499459A (en) | 1981-10-29 | 1982-09-29 | Drive circuit for display panel having display elements disposed in matrix form |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17325981A JPS5875195A (ja) | 1981-10-29 | 1981-10-29 | 表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7050789A Division JPH02146085A (ja) | 1989-03-24 | 1989-03-24 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5875195A true JPS5875195A (ja) | 1983-05-06 |
JPS6235113B2 JPS6235113B2 (ja) | 1987-07-30 |
Family
ID=15957125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17325981A Granted JPS5875195A (ja) | 1981-10-29 | 1981-10-29 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5875195A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59210497A (ja) * | 1983-05-13 | 1984-11-29 | 株式会社日立マイコンシステム | 液晶駆動装置及びそれを用いた液晶表示装置 |
JPS6053993A (ja) * | 1983-09-05 | 1985-03-28 | シャープ株式会社 | 表示体駆動回路 |
JPS60134292A (ja) * | 1983-12-23 | 1985-07-17 | 株式会社日立製作所 | 液晶駆動装置とそれを用いた液晶表示装置 |
JPS6186794A (ja) * | 1984-10-03 | 1986-05-02 | 三洋電機株式会社 | カラ−マトリツクスパネル表示装置の駆動方式 |
JPS6298393A (ja) * | 1985-10-25 | 1987-05-07 | 株式会社東芝 | 表示駆動用集積回路 |
JPS62205395A (ja) * | 1986-03-06 | 1987-09-09 | セイコーエプソン株式会社 | 多出力ドライバ |
JPS6340489A (ja) * | 1986-08-06 | 1988-02-20 | Seiko Instr & Electronics Ltd | カラ−液晶表示装置のインタ−フエ−ス回路 |
JPS63216098A (ja) * | 1987-03-04 | 1988-09-08 | 日本電信電話株式会社 | 薄膜el表示パネルの駆動方法 |
JPH01113793A (ja) * | 1987-10-28 | 1989-05-02 | Hitachi Ltd | カラー表示装置 |
JPH02146085A (ja) * | 1989-03-24 | 1990-06-05 | Toshiba Corp | 表示装置 |
JPH03198087A (ja) * | 1989-12-27 | 1991-08-29 | Sharp Corp | 表示装置の列電極駆動回路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53138245A (en) * | 1977-05-09 | 1978-12-02 | Toshiba Corp | Reversible shift register |
JPS54107221A (en) * | 1978-02-10 | 1979-08-22 | Hitachi Ltd | Series-parallel converter circuit for liquid crystal driving unit |
JPS5541061A (en) * | 1978-09-18 | 1980-03-22 | Matsushita Electric Ind Co Ltd | Television receiver |
JPS5541442A (en) * | 1978-09-18 | 1980-03-24 | Matsushita Electric Ind Co Ltd | Matrix panel driving device |
-
1981
- 1981-10-29 JP JP17325981A patent/JPS5875195A/ja active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53138245A (en) * | 1977-05-09 | 1978-12-02 | Toshiba Corp | Reversible shift register |
JPS54107221A (en) * | 1978-02-10 | 1979-08-22 | Hitachi Ltd | Series-parallel converter circuit for liquid crystal driving unit |
JPS5541061A (en) * | 1978-09-18 | 1980-03-22 | Matsushita Electric Ind Co Ltd | Television receiver |
JPS5541442A (en) * | 1978-09-18 | 1980-03-24 | Matsushita Electric Ind Co Ltd | Matrix panel driving device |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0467193B2 (ja) * | 1983-05-13 | 1992-10-27 | Hitachi Maikuro Konpyuuta Enjiniaringu Kk | |
JPS59210497A (ja) * | 1983-05-13 | 1984-11-29 | 株式会社日立マイコンシステム | 液晶駆動装置及びそれを用いた液晶表示装置 |
JPS6053993A (ja) * | 1983-09-05 | 1985-03-28 | シャープ株式会社 | 表示体駆動回路 |
JPS60134292A (ja) * | 1983-12-23 | 1985-07-17 | 株式会社日立製作所 | 液晶駆動装置とそれを用いた液晶表示装置 |
JPS6186794A (ja) * | 1984-10-03 | 1986-05-02 | 三洋電機株式会社 | カラ−マトリツクスパネル表示装置の駆動方式 |
JPS6298393A (ja) * | 1985-10-25 | 1987-05-07 | 株式会社東芝 | 表示駆動用集積回路 |
JPH0560592B2 (ja) * | 1985-10-25 | 1993-09-02 | Toshiba Kk | |
JPS62205395A (ja) * | 1986-03-06 | 1987-09-09 | セイコーエプソン株式会社 | 多出力ドライバ |
JPS6340489A (ja) * | 1986-08-06 | 1988-02-20 | Seiko Instr & Electronics Ltd | カラ−液晶表示装置のインタ−フエ−ス回路 |
JPS63216098A (ja) * | 1987-03-04 | 1988-09-08 | 日本電信電話株式会社 | 薄膜el表示パネルの駆動方法 |
JPH01113793A (ja) * | 1987-10-28 | 1989-05-02 | Hitachi Ltd | カラー表示装置 |
JPH02146085A (ja) * | 1989-03-24 | 1990-06-05 | Toshiba Corp | 表示装置 |
JPH03198087A (ja) * | 1989-12-27 | 1991-08-29 | Sharp Corp | 表示装置の列電極駆動回路 |
Also Published As
Publication number | Publication date |
---|---|
JPS6235113B2 (ja) | 1987-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4499459A (en) | Drive circuit for display panel having display elements disposed in matrix form | |
JP4875248B2 (ja) | 液晶表示装置 | |
US4647927A (en) | Display device | |
US10762827B2 (en) | Signal supply circuit and display device | |
JP2005084128A (ja) | 画像表示装置 | |
JPS5875195A (ja) | 表示装置 | |
KR101205543B1 (ko) | 표시 장치 및 이의 구동 방법 | |
CN101494038B (zh) | 显示装置、显示面板驱动器及显示面板驱动方法 | |
US6307531B1 (en) | Liquid crystal display having driving integrated circuits in a single bank | |
JP3044627B2 (ja) | 液晶パネルの駆動回路 | |
US6628262B2 (en) | Active matrix display apparatus capable of displaying data efficiently | |
CN106971696B (zh) | 显示装置、驱动电路及其制备方法 | |
CN110111719B (zh) | 一种串行数据传输电路 | |
KR910003195B1 (ko) | 라스터 주사 표시 장치 구동용 디지탈 표시 시스템 | |
JP6569743B2 (ja) | 表示装置 | |
US4901062A (en) | Raster scan digital display system | |
US11756499B2 (en) | Scan driving circuit with register part and pull-down part and display panel | |
JPH01174186A (ja) | 液晶駆動回路 | |
JPH0654416B2 (ja) | 液晶駆動装置とそれを用いた液晶表示装置 | |
CN101409067B (zh) | 显示器的驱动装置及其驱动方法 | |
JPH04237093A (ja) | 液晶ディスプレイ装置 | |
JPH09258163A (ja) | 液晶表示装置 | |
JPH01231095A (ja) | 表示インターフェイス | |
JPS62143575A (ja) | 画像表示装置 | |
JP2556464B2 (ja) | データ表示駆動回路 |