JPH01113793A - カラー表示装置 - Google Patents
カラー表示装置Info
- Publication number
- JPH01113793A JPH01113793A JP62270126A JP27012687A JPH01113793A JP H01113793 A JPH01113793 A JP H01113793A JP 62270126 A JP62270126 A JP 62270126A JP 27012687 A JP27012687 A JP 27012687A JP H01113793 A JPH01113793 A JP H01113793A
- Authority
- JP
- Japan
- Prior art keywords
- color
- color display
- data
- line
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 75
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 31
- 239000003086 colorant Substances 0.000 claims abstract description 8
- 239000011159 matrix material Substances 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003068 static effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0221—Addressing of scan or signal lines with use of split matrices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、カラー表示装置に関し１例えばコンピュー
タシステムや各種制御装置におけるデイスプレィ装置に
適した比較的大きな画面とされた高解像度のカラー液晶
パネルを持つものに利用して有効な技術に関するもので
ある。
タシステムや各種制御装置におけるデイスプレィ装置に
適した比較的大きな画面とされた高解像度のカラー液晶
パネルを持つものに利用して有効な技術に関するもので
ある。
カラー液晶表示装置の例として、特開昭５９−２１１０
２１号公報がある。このカラー液晶表示装置は、カラー
表示データを一度フレームメモリに記憶させ、その後赤
、緑及び青からなるカラーデータをカラー液晶表示パネ
ルの１ライン分づつ繰り返して読み出し、カラー液晶表
示パネルに与える構成になっている。
２１号公報がある。このカラー液晶表示装置は、カラー
表示データを一度フレームメモリに記憶させ、その後赤
、緑及び青からなるカラーデータをカラー液晶表示パネ
ルの１ライン分づつ繰り返して読み出し、カラー液晶表
示パネルに与える構成になっている。
上記のカラー液晶表示装置では、６４０Ｘ２００ドツト
のような比較的大きな画面のカラー液晶表示パネルを駆
動しようとすると、それに対応して１画面分の表示デー
タが多くなるため、フレームメモリの記憶容量が大きく
なってしまうという問題がある。
のような比較的大きな画面のカラー液晶表示パネルを駆
動しようとすると、それに対応して１画面分の表示デー
タが多くなるため、フレームメモリの記憶容量が大きく
なってしまうという問題がある。
また、上記カラー表示バネ′ルにあっては、１水平期間
において、それぞれ６４０ドツトからなる赤（Ｒ）、緑
（Ｇ）及び青（Ｂ）の各カラーデータを供給する必要が
ある。液晶表示フレーム周波数は、上記カラーデータの
シリアル／パラレル変換を行うＸ（信号線）駆動回路の
データ転送速度に依存する０例えば、最大の転送速度が
６ＭＨｚの■日立製作所から販売されているｌｉ’ＨＤ
６６１０６」を用いた場合、フレーム周波数ｆは、次式
（１）によって求められる。
において、それぞれ６４０ドツトからなる赤（Ｒ）、緑
（Ｇ）及び青（Ｂ）の各カラーデータを供給する必要が
ある。液晶表示フレーム周波数は、上記カラーデータの
シリアル／パラレル変換を行うＸ（信号線）駆動回路の
データ転送速度に依存する０例えば、最大の転送速度が
６ＭＨｚの■日立製作所から販売されているｌｉ’ＨＤ
６６１０６」を用いた場合、フレーム周波数ｆは、次式
（１）によって求められる。
ｆ＝１／ （１／６Ｍ七）ｘ （６４０／４）Ｘ （２
００Ｘ３） ＝６２．５七 ・・・・・（１）ここで
、分母の第２項の６４０／４は、４ビツトの単位でカラ
ーデータをシリアルに転送することを意味しており、第
３項の２００ｘ３は、Ｒ２Ｏ及びＢからなる３つの原色
カラーラインによって１つのカラートッド（ライン）を
構成することを意味している。
００Ｘ３） ＝６２．５七 ・・・・・（１）ここで
、分母の第２項の６４０／４は、４ビツトの単位でカラ
ーデータをシリアルに転送することを意味しており、第
３項の２００ｘ３は、Ｒ２Ｏ及びＢからなる３つの原色
カラーラインによって１つのカラートッド（ライン）を
構成することを意味している。
上記のようにフレーム周波数ｆが、６２．５Ｈｚにしか
ならないと、カラー液晶表示パネルにあっては、画面の
チラッキや高温度中での画質の劣化が問題になるもので
ある。すなわち、アクティブマトリックス構成の液晶表
示パネルにあっては、液晶の交流駆動のために正負の両
極性によりカラーデータを書き込む必要があり、実質的
なフレーム周波数ｆは、上記フレーム周波数ｆの半分の
約３１七にまで低下してしまうからである。
ならないと、カラー液晶表示パネルにあっては、画面の
チラッキや高温度中での画質の劣化が問題になるもので
ある。すなわち、アクティブマトリックス構成の液晶表
示パネルにあっては、液晶の交流駆動のために正負の両
極性によりカラーデータを書き込む必要があり、実質的
なフレーム周波数ｆは、上記フレーム周波数ｆの半分の
約３１七にまで低下してしまうからである。
この発明の目的は、簡単な構成で高いフレーム周波数で
の表示動作を可能にしたカラー表示装置を提供すること
にある。
の表示動作を可能にしたカラー表示装置を提供すること
にある。
この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。
、本明細書の記述および添付図面から明らかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
を簡単に説明すれば、下記の通りである。
すなわち、カラー表示パネルの１ライン分に相当するカ
ラー表示データを記憶する第１及び第２の記憶回路を設
け、これら第１及び第２の記憶回路を交互に書き込みと
読み出し制御を行わせるとともに、上記第１又は第２に
記憶回路から読み出されたカラー表示データを、複数に
分割されてなるＸ駆動回路に対応して分割してパラレル
に供給する。
ラー表示データを記憶する第１及び第２の記憶回路を設
け、これら第１及び第２の記憶回路を交互に書き込みと
読み出し制御を行わせるとともに、上記第１又は第２に
記憶回路から読み出されたカラー表示データを、複数に
分割されてなるＸ駆動回路に対応して分割してパラレル
に供給する。
上記した手段によれば、カラー表示データを記憶する記
憶回路は、１ライン分のデータを記憶する構成を採るた
め記憶容量を小さくでき、Ｘ駆動回路を分割することに
よって、それに対応してパラレルに表示データを入力で
きるから等測的にＸ駆動回路における転送速度を高速に
できるため高品質の表示画面を得ることができる。
憶回路は、１ライン分のデータを記憶する構成を採るた
め記憶容量を小さくでき、Ｘ駆動回路を分割することに
よって、それに対応してパラレルに表示データを入力で
きるから等測的にＸ駆動回路における転送速度を高速に
できるため高品質の表示画面を得ることができる。
第１図には、この発明に係るカラー表示装置の一実施例
のブロック図が示されている。
のブロック図が示されている。
この実施例のカラー表示装置は、アクティブマトリック
ス構成のカラー液晶表示パネルＬＣＤが用いられる。特
に制限されないが、カラー液晶表示パネルＬＣＤは、そ
の詳細が第３図に示されているように、６４０ドツト×
２００ラインのカラー画素の表示が可能にされる。１つ
のラインは。
ス構成のカラー液晶表示パネルＬＣＤが用いられる。特
に制限されないが、カラー液晶表示パネルＬＣＤは、そ
の詳細が第３図に示されているように、６４０ドツト×
２００ラインのカラー画素の表示が可能にされる。１つ
のラインは。
３つからなる横ストライプ状の赤、緑及び青の各カラー
フィルタの組み合わせからなり、それに対応して、例示
的に示されているＹ１〜Ｙ３．Ｙ４〜Ｙ６・・・・・Ｙ
５９８．Ｙ５９９．Ｙ２Ｏ２のようにＹ選択（走査）線
がそれぞれ設けられる。
フィルタの組み合わせからなり、それに対応して、例示
的に示されているＹ１〜Ｙ３．Ｙ４〜Ｙ６・・・・・Ｙ
５９８．Ｙ５９９．Ｙ２Ｏ２のようにＹ選択（走査）線
がそれぞれ設けられる。
また、縦方向にはＸ１〜Ｘ６４０の信号線が配置される
。それ故、カラー液晶表示パネルＬＣＤは。
。それ故、カラー液晶表示パネルＬＣＤは。
上記のように縦方向に６００本のＹ選択線を持つもので
あり、全体の画素（ピクセル）数としては６４０Ｘ６０
０になる。
あり、全体の画素（ピクセル）数としては６４０Ｘ６０
０になる。
第１図において、カラー表示装置は、Ｒ，Ｇ及びＢから
なるカラー表示データが与えられる。これらの３原色か
らなるカラーデータの組み合わせによって、８色（白、
黒を含む）のカラー画素の表示が可能にされる。ドック
クロック信号ＣＬＫは、上記表示データＲ，Ｇ及びＢに
同期して供給される。表示タイミング信号ＤＳＴは、そ
れがハイレベルにされたとき表示データのうち可視情報
（有効表示データ）として表示し、それがロウレベルに
されると水平帰線期間とするタイミング信号である。水
平同期信号Ｈ８ＹＮは、１ラインを制御するタイミング
信号であり、垂直同期信号ＶＳＹＮは１フレームの制御
を行うタイミング信号である。
なるカラー表示データが与えられる。これらの３原色か
らなるカラーデータの組み合わせによって、８色（白、
黒を含む）のカラー画素の表示が可能にされる。ドック
クロック信号ＣＬＫは、上記表示データＲ，Ｇ及びＢに
同期して供給される。表示タイミング信号ＤＳＴは、そ
れがハイレベルにされたとき表示データのうち可視情報
（有効表示データ）として表示し、それがロウレベルに
されると水平帰線期間とするタイミング信号である。水
平同期信号Ｈ８ＹＮは、１ラインを制御するタイミング
信号であり、垂直同期信号ＶＳＹＮは１フレームの制御
を行うタイミング信号である。
シリアル／パラレル変換回路ＳＰＣは、上記３つのカラ
ー表示データＲ，Ｇ及びＢを受け、ドッククロック信号
ＣＬＫ及び表示タイミング信号ＤＳＴに従って、それぞ
れ同期してシリアルに入力されるカラー表示データＲ，
Ｇ及びＢを、それぞれ４ビツトのパラレルデータに変化
する。これら４ビツトづつのパラレルデータは、書込メ
モリ選択回路（以下、単にマルチプレクサという）ＭＰ
ｘｌの入力に供給される。
ー表示データＲ，Ｇ及びＢを受け、ドッククロック信号
ＣＬＫ及び表示タイミング信号ＤＳＴに従って、それぞ
れ同期してシリアルに入力されるカラー表示データＲ，
Ｇ及びＢを、それぞれ４ビツトのパラレルデータに変化
する。これら４ビツトづつのパラレルデータは、書込メ
モリ選択回路（以下、単にマルチプレクサという）ＭＰ
ｘｌの入力に供給される。
上記マルチプレクサＭＰＸＩは、上記４ビツトづつのパ
ラレルデータに変換されたカラー表示データを選択的に
、後述する制御信号Ｒ／Ｗに応じて、第１のラインメモ
リＬＭＩ又は第２のラインメモリＬＭ２の書き込み入力
端子に供給する。
ラレルデータに変換されたカラー表示データを選択的に
、後述する制御信号Ｒ／Ｗに応じて、第１のラインメモ
リＬＭＩ又は第２のラインメモリＬＭ２の書き込み入力
端子に供給する。
上記第１．第２のラインメモリＬＭＩ、ＬＭ２は、それ
ぞれカラー液晶表示パネルＬＣＤの１ライン分に対応し
たカラー表示データを記憶する記憶容量を持つようにさ
れる。すなわち１表示パネルＬＣＤが水平方向に６４０
ドツトを持つため、６４０Ｘ３ビツトの記憶容量が必要
になる。上記ラインメモリＬＭＩ、ＬＭ２は、上記のよ
うにシリアル／パラレル変換回路ＳＰＣにより形成され
たパラレルデータが入力されるため、４ｘ３ビツトの単
位でメモリアクセスが行われる。それ故、上記ラインメ
モリＬＭＩ、ＬＭ２は、それぞれ後述するようにＯ〜１
５９のアドレスを持つようにされる。特に制限されない
が、上記ラインメモリＬＭＩとＬＭ２は、スタティック
型ＲＡＭ （ランダム・アクセス・メモリ）が利用され
る。この構成に代えて、ダイナミック型メモリセルを利
用することも可能である。なぜなら、上記ラインメモリ
ＬＭＩとＬＭ２は、後述するように１水平期間毎に書き
込み動作と、３回の読み出し動作が交互に行われる。こ
のような書き込み動作と読み出し動作が上記のような極
短い時間間隔で常に行われるでいることから、常にリフ
レッシュ動作も実行されることになり、ダイナミック型
メモリセルを用いてもスタティック型メモリセルを用い
たのと同様にメモリアクセスを行うことができる。この
ようにすれば、上記ラインメモリＬＭＩ及びＬＭ２は、
その記憶容量が少ないことと相俟って占有面積をいっそ
う小さくすることができる。
ぞれカラー液晶表示パネルＬＣＤの１ライン分に対応し
たカラー表示データを記憶する記憶容量を持つようにさ
れる。すなわち１表示パネルＬＣＤが水平方向に６４０
ドツトを持つため、６４０Ｘ３ビツトの記憶容量が必要
になる。上記ラインメモリＬＭＩ、ＬＭ２は、上記のよ
うにシリアル／パラレル変換回路ＳＰＣにより形成され
たパラレルデータが入力されるため、４ｘ３ビツトの単
位でメモリアクセスが行われる。それ故、上記ラインメ
モリＬＭＩ、ＬＭ２は、それぞれ後述するようにＯ〜１
５９のアドレスを持つようにされる。特に制限されない
が、上記ラインメモリＬＭＩとＬＭ２は、スタティック
型ＲＡＭ （ランダム・アクセス・メモリ）が利用され
る。この構成に代えて、ダイナミック型メモリセルを利
用することも可能である。なぜなら、上記ラインメモリ
ＬＭＩとＬＭ２は、後述するように１水平期間毎に書き
込み動作と、３回の読み出し動作が交互に行われる。こ
のような書き込み動作と読み出し動作が上記のような極
短い時間間隔で常に行われるでいることから、常にリフ
レッシュ動作も実行されることになり、ダイナミック型
メモリセルを用いてもスタティック型メモリセルを用い
たのと同様にメモリアクセスを行うことができる。この
ようにすれば、上記ラインメモリＬＭＩ及びＬＭ２は、
その記憶容量が少ないことと相俟って占有面積をいっそ
う小さくすることができる。
上記第１．第２のラインメモリＬＭＩ、ＬＭ２の読み出
し出力端子側には、読出メモリ選択回路（以下、単にマ
ルチプレクサという）ＭＰＸ２が設けられる。このマル
チプレクサＭＰＸ２は、上記書き込み用のマルチプレク
サＭＰＸＩと相補的に切り換え動作を行う。例えば、書
き込み用のマルチプレクサＭＰＸＩが上記制御信号Ｒ／
Ｗに応じて一方のラインメモリＬＭＩ （又はＬＭ２）
にパラレル表示データを伝えるとき、上記読み出し用と
されるマルチプレクサＭＰＸ２は他方のラインメモリＬ
Ｍ２ （又はＬＭＩ）の読み出しデータを選択して出力
させる。
し出力端子側には、読出メモリ選択回路（以下、単にマ
ルチプレクサという）ＭＰＸ２が設けられる。このマル
チプレクサＭＰＸ２は、上記書き込み用のマルチプレク
サＭＰＸＩと相補的に切り換え動作を行う。例えば、書
き込み用のマルチプレクサＭＰＸＩが上記制御信号Ｒ／
Ｗに応じて一方のラインメモリＬＭＩ （又はＬＭ２）
にパラレル表示データを伝えるとき、上記読み出し用と
されるマルチプレクサＭＰＸ２は他方のラインメモリＬ
Ｍ２ （又はＬＭＩ）の読み出しデータを選択して出力
させる。
書込制御回路ＷＣは、上記ドツトクロック信号ＣＬＫ、
表示タイミング信号ＤＳＴ及び水平同期信号Ｈ８ＹＮを
受けて、上記制御信号Ｒ／Ｗと書き込み用のアドレス信
号ＷＡを生成する。また。
表示タイミング信号ＤＳＴ及び水平同期信号Ｈ８ＹＮを
受けて、上記制御信号Ｒ／Ｗと書き込み用のアドレス信
号ＷＡを生成する。また。
読出制御回路ＲＣは、上記水平同期信号Ｈ８ＹＮを受け
て、読み出し用のアドレス信号ＲＡと、２ビツトからな
るカラー選択信号Ｃ８を生成する。
て、読み出し用のアドレス信号ＲＡと、２ビツトからな
るカラー選択信号Ｃ８を生成する。
例えば、書込制御回路ＷＣにより、制御信号Ｒ／Ｗがハ
イレベルなら、マルチプレクサＭＰＸＩは第１のライン
メモリＬＭＩを選択する。リードライト制御回路ＲＷＣ
は、上記制御信号Ｒ／Ｗに応じて、上記書込制御回路Ｗ
Ｃで生成された書き込みアドレス信号ＷＡを上記ライン
メモリＬＭＩのアドレス信号Ａ１として出力する。これ
によって、１ライン分のシリアル入力された３原色から
なるカラー表示データＲ，Ｇ及びＢは、ラインメモリＬ
ＭＩに書き込まれる。
イレベルなら、マルチプレクサＭＰＸＩは第１のライン
メモリＬＭＩを選択する。リードライト制御回路ＲＷＣ
は、上記制御信号Ｒ／Ｗに応じて、上記書込制御回路Ｗ
Ｃで生成された書き込みアドレス信号ＷＡを上記ライン
メモリＬＭＩのアドレス信号Ａ１として出力する。これ
によって、１ライン分のシリアル入力された３原色から
なるカラー表示データＲ，Ｇ及びＢは、ラインメモリＬ
ＭＩに書き込まれる。
一方、読出制御回路ＲＣにより生成された読み出し用の
アドレス信号ＲＡは、リードライト制御回路ＲＷＣによ
って第２のラインメモリＬＭ２のアドレス信号Ａ２とし
て伝えられる。これにより。
アドレス信号ＲＡは、リードライト制御回路ＲＷＣによ
って第２のラインメモリＬＭ２のアドレス信号Ａ２とし
て伝えられる。これにより。
ラインメモリＬＭ２は読み出し動作が行われ、記憶され
たカラー表示データをマルチプレクサＭＰｘ２を通して
カラー選択回路Ｃ３ＥＬに供給する。
たカラー表示データをマルチプレクサＭＰｘ２を通して
カラー選択回路Ｃ３ＥＬに供給する。
カラー選択回路Ｃ３ＥＬは、上記のようにラインメモリ
ＬＭ２からは４ビツトの単位で３原色データＲ，Ｇ及び
Ｂがパラレルに出力されるため、それを上記カラー選択
信号Ｃ８に応じてＲ，Ｇ、Ｂの順序に時系列的に出力す
る。
ＬＭ２からは４ビツトの単位で３原色データＲ，Ｇ及び
Ｂがパラレルに出力されるため、それを上記カラー選択
信号Ｃ８に応じてＲ，Ｇ、Ｂの順序に時系列的に出力す
る。
この実施例では２フレ一ム周波数を等測的に高くするた
め、このように色別に分けられてシリアルに出力される
各色データは、分割データ制御回路ＤＤＣによって、特
に制限されないが、各色毎に２つに分割される。それに
対応して、Ｘ駆動回路ＸＤＶＬ、ＸＤＶＲも２分割とさ
れる。すなわち、カラー液晶表示パネルＬＣＤの表示画
面は。
め、このように色別に分けられてシリアルに出力される
各色データは、分割データ制御回路ＤＤＣによって、特
に制限されないが、各色毎に２つに分割される。それに
対応して、Ｘ駆動回路ＸＤＶＬ、ＸＤＶＲも２分割とさ
れる。すなわち、カラー液晶表示パネルＬＣＤの表示画
面は。
みかけ土庄（Ｌ）と右（Ｒ）に２分割され、それぞれに
対応して上記Ｘ駆動回路ＸＤＶＬとＸＤＶＲが設けられ
る。この構成では、上記Ｘ駆動回路ＸＤＶＬとＸＤＶＲ
は、カラー液晶表示パネルが６４０本の信号線電極を持
つにも係わらず、その半分の３２０本の信号電極に対応
した表示データ駆動能力しか持たない。そして、２つが
同時に分割された表示データを取り込む構成を採るため
、液晶表示パネルＬＣＤからみれば、その表示データの
転送速度を２倍に高速化できる。言い変えるならば、１
ライン分の表示データの取り込みに必要な時間を半分に
短くできる。
対応して上記Ｘ駆動回路ＸＤＶＬとＸＤＶＲが設けられ
る。この構成では、上記Ｘ駆動回路ＸＤＶＬとＸＤＶＲ
は、カラー液晶表示パネルが６４０本の信号線電極を持
つにも係わらず、その半分の３２０本の信号電極に対応
した表示データ駆動能力しか持たない。そして、２つが
同時に分割された表示データを取り込む構成を採るため
、液晶表示パネルＬＣＤからみれば、その表示データの
転送速度を２倍に高速化できる。言い変えるならば、１
ライン分の表示データの取り込みに必要な時間を半分に
短くできる。
タイミング制御回路ＴＣは、上記表示タイミング信号Ｄ
ＳＴと、垂直同期信号ＶＳＹＮとを受けて、上記Ｘ駆動
回路ＸＤＶＬとＸＤＶＲ及びＹ駆動回路ＹＤＶの動作に
必要なデータシフトクロック信号ＤＳＣ，ラインクロッ
ク信号ＬＣＫを形成する。また、タイミング制御回路Ｔ
Ｃは、Ｙ駆動回路ＹＤＶに与えられるライン先頭クロッ
ク信号ＬＦＳを生成する。Ｙ駆動回路ＹＤＶは、上記ク
ロック信号ＬＦＳのハイレベルをラインクロック信号Ｌ
ＣＫの立ち下がりエツジで取り込み、走査線Ｙ１をハイ
レベルにする。その後、ラインクロック信号ＣＬＫの立
ち下がりエツジに同期して。
ＳＴと、垂直同期信号ＶＳＹＮとを受けて、上記Ｘ駆動
回路ＸＤＶＬとＸＤＶＲ及びＹ駆動回路ＹＤＶの動作に
必要なデータシフトクロック信号ＤＳＣ，ラインクロッ
ク信号ＬＣＫを形成する。また、タイミング制御回路Ｔ
Ｃは、Ｙ駆動回路ＹＤＶに与えられるライン先頭クロッ
ク信号ＬＦＳを生成する。Ｙ駆動回路ＹＤＶは、上記ク
ロック信号ＬＦＳのハイレベルをラインクロック信号Ｌ
ＣＫの立ち下がりエツジで取り込み、走査線Ｙ１をハイ
レベルにする。その後、ラインクロック信号ＣＬＫの立
ち下がりエツジに同期して。
上記ハイレベルをＹ２．Ｙ３・・・Ｙ２Ｏ２に対応させ
てシフトすることにより垂直方向の走査動作を行う。
てシフトすることにより垂直方向の走査動作を行う。
第２図には、この実施例のカラー表示装置の動作を説明
するタイミング図が示されている。
するタイミング図が示されている。
この実施例のカラー表示装置は、１フレ一ム期間は、２
０４の水平期間からなり、第１の水平期間にはゾ同期し
て垂直同期信号ＶＳＹＮが発生される。前のフレームの
第２０３の水平期間からそのフレームの第２の水平期間
までが、垂直帰線期間とされる。したがって、１フレー
ム中の表示動作は、第３の水平期間から第２０２の水平
期間までの１ないし２００ラインに対応した２００回の
水平期間において行われる。
０４の水平期間からなり、第１の水平期間にはゾ同期し
て垂直同期信号ＶＳＹＮが発生される。前のフレームの
第２０３の水平期間からそのフレームの第２の水平期間
までが、垂直帰線期間とされる。したがって、１フレー
ム中の表示動作は、第３の水平期間から第２０２の水平
期間までの１ないし２００ラインに対応した２００回の
水平期間において行われる。
１つの水平期間は、水平同期信号Ｈ５ＹＮによって規定
され、同図に拡大して示しているように。
され、同図に拡大して示しているように。
表示タイミング信号ＤＳＴがハイレベルにされている間
、Ｒ，Ｇ及びＢ 、６ｓらなるカラー表示データが有効
表示データとされ、それ以外は水平帰線データ（黒表示
）とされる。上記有効表示データとしては、前記のよう
に赤（Ｒ）、緑（Ｇ）及び青（Ｂ）がそれぞれ６４０ド
ツト（ビット）からなるものである。
、Ｒ，Ｇ及びＢ 、６ｓらなるカラー表示データが有効
表示データとされ、それ以外は水平帰線データ（黒表示
）とされる。上記有効表示データとしては、前記のよう
に赤（Ｒ）、緑（Ｇ）及び青（Ｂ）がそれぞれ６４０ド
ツト（ビット）からなるものである。
第４図には、上記カラー液晶表示パネルＬＣＤと、その
ｘ駆動回路ＸＤＶＬ、ＸＤＶＲ及びＹ駆動回路ＹＤＶが
示されている。
ｘ駆動回路ＸＤＶＬ、ＸＤＶＲ及びＹ駆動回路ＹＤＶが
示されている。
上記のようにカラー液晶表示パネルＬＣＤは、横ストラ
イプ状のカラーフィルタを持つようにされ、１つのライ
・ンはＲ，Ｇ及びＢからなる３つの画素列から構成され
る。Ｙ駆動回路ＹＤＶは、前記のようにＹｌないしＹ２
Ｏ２の走査線を持ち、フレームの最初において生成され
るライン先頭クロックＬＦＳを取り込み、ラインクロッ
ク信号ＬＣＫに同期して、それをシフトすることによっ
てＹ選択信号を形成する。それ故、１つの水平表示期間
は後述するように時間的に３分割され、Ｘ駆動回路ＸＤ
ＶＬとＸ Ｄ Ｖ Ｒカら、６４０ドツトのＲ１データ
が送出されるとき、走査線Ｙ１が選択状態にされ、Ｇ１
データが送出されるとき走査線Ｙ２が選択状態にされ、
Ｂ１データが送出されるとき走査線Ｙ３が選択状態にさ
れる。これによって、１水平期間において最初のライン
１のカラー画像データが各画素に書き込まれる。次の水
平期間において、Ｘ駆動回路ＸＤＶＬとＸＤＶＲから、
６４０ドツトのＲ２データが送出されるとき、走査線Ｙ
４が選択状態にされ、Ｇ２データが送出されるとき走査
線Ｙ５が選択状態にされ、Ｂ２データが送出されるとき
走査線Ｙ６が選択状態にされる。これによって、次のラ
イン２のカラー画像データが各画素に書き込まれる。以
下、同様にして、最終のライン２００までのカラー画素
データＲ２００、Ｇ２００．Ｂ２００が各画素に書き込
まれる。これによって、１つのフレームの書き込みが行
われる。液晶の交流駆動のために、上記同じ表示データ
Ｒ１，Ｇｌ、Ｂｌ〜Ｒ２００，Ｇ２００゜Ｂ２００が極
性が反転されて上記Ｘ駆動回路ＸＤＶＬとＸＤＶＲから
出力され、それに同期して上記同様な走査線の選択動作
が行われる。したがって、アクティブマトリックス構成
の液晶表示パネルＬＣＤは、１つの画面を表示するため
に２フレームを費やす必要がある。
イプ状のカラーフィルタを持つようにされ、１つのライ
・ンはＲ，Ｇ及びＢからなる３つの画素列から構成され
る。Ｙ駆動回路ＹＤＶは、前記のようにＹｌないしＹ２
Ｏ２の走査線を持ち、フレームの最初において生成され
るライン先頭クロックＬＦＳを取り込み、ラインクロッ
ク信号ＬＣＫに同期して、それをシフトすることによっ
てＹ選択信号を形成する。それ故、１つの水平表示期間
は後述するように時間的に３分割され、Ｘ駆動回路ＸＤ
ＶＬとＸ Ｄ Ｖ Ｒカら、６４０ドツトのＲ１データ
が送出されるとき、走査線Ｙ１が選択状態にされ、Ｇ１
データが送出されるとき走査線Ｙ２が選択状態にされ、
Ｂ１データが送出されるとき走査線Ｙ３が選択状態にさ
れる。これによって、１水平期間において最初のライン
１のカラー画像データが各画素に書き込まれる。次の水
平期間において、Ｘ駆動回路ＸＤＶＬとＸＤＶＲから、
６４０ドツトのＲ２データが送出されるとき、走査線Ｙ
４が選択状態にされ、Ｇ２データが送出されるとき走査
線Ｙ５が選択状態にされ、Ｂ２データが送出されるとき
走査線Ｙ６が選択状態にされる。これによって、次のラ
イン２のカラー画像データが各画素に書き込まれる。以
下、同様にして、最終のライン２００までのカラー画素
データＲ２００、Ｇ２００．Ｂ２００が各画素に書き込
まれる。これによって、１つのフレームの書き込みが行
われる。液晶の交流駆動のために、上記同じ表示データ
Ｒ１，Ｇｌ、Ｂｌ〜Ｒ２００，Ｇ２００゜Ｂ２００が極
性が反転されて上記Ｘ駆動回路ＸＤＶＬとＸＤＶＲから
出力され、それに同期して上記同様な走査線の選択動作
が行われる。したがって、アクティブマトリックス構成
の液晶表示パネルＬＣＤは、１つの画面を表示するため
に２フレームを費やす必要がある。
第４図には、上記ラインメモリＬＭＩ又はＬＭ２に書き
込まれるカラー表示データの一例を説明するためのタイ
ミング図が示されている。
込まれるカラー表示データの一例を説明するためのタイ
ミング図が示されている。
シリアル／パラレル変換回路ＳＰＣは、各色（Ｒ，Ｇ及
びＢ）のシリアル入力されたカラー表示データを、４ビ
ツトを単位としてパラレルに変換して、書込パラレルデ
ータを形成する。すなわち、４ビツトづつの単位で各色
に対応して信号ＲＯ〜Ｒ１５９，Ｇｏ−Ｇ１５９．及び
ＢＯ〜Ｂ１５９がラインメモリＬＭＩ又はＬＭ２に書き
込まれるものとなる。これによって、全体でそれぞれ色
毎に１６０Ｘ４＝６４０ビツトのカラー表示データが書
き込まれることになる。
びＢ）のシリアル入力されたカラー表示データを、４ビ
ツトを単位としてパラレルに変換して、書込パラレルデ
ータを形成する。すなわち、４ビツトづつの単位で各色
に対応して信号ＲＯ〜Ｒ１５９，Ｇｏ−Ｇ１５９．及び
ＢＯ〜Ｂ１５９がラインメモリＬＭＩ又はＬＭ２に書き
込まれるものとなる。これによって、全体でそれぞれ色
毎に１６０Ｘ４＝６４０ビツトのカラー表示データが書
き込まれることになる。
第５＠には、上記ラインメモリＬＭＩとＬＭ２のアドレ
スマツプ図が示されている。
スマツプ図が示されている。
この実施例では、上記のように書込パラレルデータが４
Ｘ３ビツトの単位で入力されるから、ラインメモリＬＭ
Ｉ及びＬＭ２は、それぞれアドレス０〜１５９を持つよ
うにされる。
Ｘ３ビツトの単位で入力されるから、ラインメモリＬＭ
Ｉ及びＬＭ２は、それぞれアドレス０〜１５９を持つよ
うにされる。
この実施例では、上記のようにフレーム周波数の高周波
数化を図るため、上記のようにＸ駆動回路がＸＤＶＬ、
ＸＤＶＲのように２分割される。
数化を図るため、上記のようにＸ駆動回路がＸＤＶＬ、
ＸＤＶＲのように２分割される。
それに対応させるために、Ｘ駆動回路ＸＤＶＬに対応さ
せるべき信号ＲＯ−Ｒ７９，Ｇｏ〜Ｇ７９及びＢＯ−Ｂ
７９は、偶数アドレス０，２・・・・・１５８に、Ｘ駆
動回路ＸＤＶＲに対応させるべき信号Ｒ８０−Ｒｌ５９
．Ｇ８０〜Ｇ１５９及びＢ２Ｏ−Ｂ１５９は、奇数アド
レス１，３・・・・・１５９にそれぞれ割り当てられる
。これによって、ラインメモリＬＭＩ、ＬＭ２は、それ
ぞれ奇数アドレスには左側データが、偶数アドレスには
右側データが格納され、１つのアドレスには、４Ｘ３＝
１２ビツトのカラー表示データが記憶される。
せるべき信号ＲＯ−Ｒ７９，Ｇｏ〜Ｇ７９及びＢＯ−Ｂ
７９は、偶数アドレス０，２・・・・・１５８に、Ｘ駆
動回路ＸＤＶＲに対応させるべき信号Ｒ８０−Ｒｌ５９
．Ｇ８０〜Ｇ１５９及びＢ２Ｏ−Ｂ１５９は、奇数アド
レス１，３・・・・・１５９にそれぞれ割り当てられる
。これによって、ラインメモリＬＭＩ、ＬＭ２は、それ
ぞれ奇数アドレスには左側データが、偶数アドレスには
右側データが格納され、１つのアドレスには、４Ｘ３＝
１２ビツトのカラー表示データが記憶される。
第６図には、上記ラインメモリＬＭＩ又はＬＭ２からの
読み出し動作を説明するためのタイミング図が示されて
いる。
読み出し動作を説明するためのタイミング図が示されて
いる。
読出制御回路ＲＣにより形成されるアドレス信号ＲＡは
、上記制御信号Ｒ／Ｗのレベルに応じてマルチプレクサ
ＭＰＸＩの切り換え動作と、リードライト制御回路ＲＷ
ＣによってラインメモリＬＭｌ （又はＬＭ２）に対し
て上記のような書き込みが行われている間リードライト
制御回路ＲＷＣによって他方のラインメモリＬＭ２ （
又はＬＭＩ）に対して伝えられ、その読み出し信号はマ
ルチプレクサＭＰＸ２の切り換えによって出力される。
、上記制御信号Ｒ／Ｗのレベルに応じてマルチプレクサ
ＭＰＸＩの切り換え動作と、リードライト制御回路ＲＷ
ＣによってラインメモリＬＭｌ （又はＬＭ２）に対し
て上記のような書き込みが行われている間リードライト
制御回路ＲＷＣによって他方のラインメモリＬＭ２ （
又はＬＭＩ）に対して伝えられ、その読み出し信号はマ
ルチプレクサＭＰＸ２の切り換えによって出力される。
このとき、読出制御回路ＲＣは、上記選択されるライン
メモリＬＭ２ （又はＬＭＩ）を１水平期間において３
回の読み出しを行うようアドレス信号ＲＡを生成する。
メモリＬＭ２ （又はＬＭＩ）を１水平期間において３
回の読み出しを行うようアドレス信号ＲＡを生成する。
したがって、マルチプレクサＭＰＸ２を通した続出パラ
レルデータは、ＲＯ〜Ｒ１５９、Ｇｏ−Ｇ１５９及びＢ
Ｏ〜Ｂ１５９が３回にわたって繰り返して出力される。
レルデータは、ＲＯ〜Ｒ１５９、Ｇｏ−Ｇ１５９及びＢ
Ｏ〜Ｂ１５９が３回にわたって繰り返して出力される。
上記読出制御回路ＲＣの読み出し回数に応じて、２ビツ
トからなるカラー選択信号Ｏ８が形成される。例えば、
第１回目の読み出しでは、カラー選択信号Ｃ５は０（０
０）とされ、カラー選択回路Ｃ３ＥＬは、上記のような
３原色からなるカラー表示データのうちＲＯ〜Ｒ１５９
を出力する。２回目の読み出しでは、カラー選択信号Ｃ
８は１（０１）とされ、カラー選択回路Ｃ３ＥＬは、上
記のようなｓｙＸ色からなるカラー表示データのうちＧ
Ｏ〜Ｇ１５９を出力する。そして、３回目の読み出しで
は、カラー選択信号Ｃ８は２ （１０）とされ、カラー
選択回路Ｃ３ＥＬは、上記のような３原色からなるカラ
ー表示データのうちＢＯ〜Ｂ１５９を出力する。
トからなるカラー選択信号Ｏ８が形成される。例えば、
第１回目の読み出しでは、カラー選択信号Ｃ５は０（０
０）とされ、カラー選択回路Ｃ３ＥＬは、上記のような
３原色からなるカラー表示データのうちＲＯ〜Ｒ１５９
を出力する。２回目の読み出しでは、カラー選択信号Ｃ
８は１（０１）とされ、カラー選択回路Ｃ３ＥＬは、上
記のようなｓｙＸ色からなるカラー表示データのうちＧ
Ｏ〜Ｇ１５９を出力する。そして、３回目の読み出しで
は、カラー選択信号Ｃ８は２ （１０）とされ、カラー
選択回路Ｃ３ＥＬは、上記のような３原色からなるカラ
ー表示データのうちＢＯ〜Ｂ１５９を出力する。
また、上記ラインメモリＬＭＩとＬＭ２の奇数アドレス
と偶数アドレスとに分けて、各カラー表示データＲＯ−
Ｒ１５９，Ｇｏ〜Ｇ１５９及びＢＯ〜Ｂ１５９が格納さ
れるものであるため、読み出しアドレス信号ＲＡをＯ〜
１５９のように順序よく発生させると、ＲＯとＲ８０，
−Ｒ１とＲ８１のように左、右の交互のカラー表示デー
タが出力される。分割データ制御回路ＤＤＣは、上記の
ようにＸ駆動回路ＸＤＶＬとＸＤＶＲに対応された左右
のカラー表示データを独立ラッチし、Ｘ駆動回路ＸＤＶ
ＬとＸＤＶＲに供給する。例えば、Ｘ駆動回路ＸＤＶＬ
とＸＤＶＲのシリアル転送速度が、上記のように６ＭＩ
Ｉｚなら、その２倍の速度で上記ラインメモリＬＭ１と
ＬＭ２の読み出しが行われる。
と偶数アドレスとに分けて、各カラー表示データＲＯ−
Ｒ１５９，Ｇｏ〜Ｇ１５９及びＢＯ〜Ｂ１５９が格納さ
れるものであるため、読み出しアドレス信号ＲＡをＯ〜
１５９のように順序よく発生させると、ＲＯとＲ８０，
−Ｒ１とＲ８１のように左、右の交互のカラー表示デー
タが出力される。分割データ制御回路ＤＤＣは、上記の
ようにＸ駆動回路ＸＤＶＬとＸＤＶＲに対応された左右
のカラー表示データを独立ラッチし、Ｘ駆動回路ＸＤＶ
ＬとＸＤＶＲに供給する。例えば、Ｘ駆動回路ＸＤＶＬ
とＸＤＶＲのシリアル転送速度が、上記のように６ＭＩ
Ｉｚなら、その２倍の速度で上記ラインメモリＬＭ１と
ＬＭ２の読み出しが行われる。
上記のように分割されたパラレルカラーデータは、Ｘ駆
動回路ＸＤＶＬとＸＤＶＲおいて、それぞれＲＯ〜Ｒ７
９までと、Ｒ８０〜Ｒ１５９までのカラー表示データを
４ビツトの単位でデータシフトクロックＤＳＣに同期し
てシフトされ、その取り込みを終了すると、ｘ１〜Ｘ６
４０のカラー表示データに振り分けてラインクロックＬ
ＣＫに同期してパラレルに出力する。ＧＯ〜Ｇ７９まで
と、０８０〜Ｇ１５９及びＧＯ〜Ｇ７９までと、０８０
〜Ｇ１５９までのカラー表示データの取り込みと、その
出力も上記同様にして行われる。ただし、Ｙ駆動回路Ｙ
ＤＶは、上記ラインクロックＣＬＫに同期して、選択線
をＹｌからＹ２．Ｙ３に切り換えているので、それぞれ
のカラーラインに対応した表示動作が行われる。
動回路ＸＤＶＬとＸＤＶＲおいて、それぞれＲＯ〜Ｒ７
９までと、Ｒ８０〜Ｒ１５９までのカラー表示データを
４ビツトの単位でデータシフトクロックＤＳＣに同期し
てシフトされ、その取り込みを終了すると、ｘ１〜Ｘ６
４０のカラー表示データに振り分けてラインクロックＬ
ＣＫに同期してパラレルに出力する。ＧＯ〜Ｇ７９まで
と、０８０〜Ｇ１５９及びＧＯ〜Ｇ７９までと、０８０
〜Ｇ１５９までのカラー表示データの取り込みと、その
出力も上記同様にして行われる。ただし、Ｙ駆動回路Ｙ
ＤＶは、上記ラインクロックＣＬＫに同期して、選択線
をＹｌからＹ２．Ｙ３に切り換えているので、それぞれ
のカラーラインに対応した表示動作が行われる。
この実施例においては、上記のように２つのラインメモ
リを用いることによって、一方のラインメモリに表示デ
ータの書き込みを行っている間、既に書き込みが行われ
た他方のラインメモリの読み出しを行って表示動作を行
うものであるため、２ライン分の記憶容量を持つ記憶回
路しか持たない。それ故、従来のようなフレームメモリ
を用いるものに比べて、上記のような大画面、高画質化
を図ったカラー表示装置においても、少ない記憶回路で
構成できるものとなる。すなわち、従来に比べて、１画
面の表示ライン数がＮであれば、２／Ｎと大幅に記憶容
量を低減できる。
リを用いることによって、一方のラインメモリに表示デ
ータの書き込みを行っている間、既に書き込みが行われ
た他方のラインメモリの読み出しを行って表示動作を行
うものであるため、２ライン分の記憶容量を持つ記憶回
路しか持たない。それ故、従来のようなフレームメモリ
を用いるものに比べて、上記のような大画面、高画質化
を図ったカラー表示装置においても、少ない記憶回路で
構成できるものとなる。すなわち、従来に比べて、１画
面の表示ライン数がＮであれば、２／Ｎと大幅に記憶容
量を低減できる。
また、Ｘ駆動回路が２分割されているため、その転送動
作に必要な時間が半分になる。言い換えるならば１表示
装置全体でみれば、Ｘ駆動回路の転送速度を２倍にした
のと等価となる。したがって、フレーム周波数としては
、前記説明から明らかなように、１２５Ｈｚと高周波数
化を図ることができる。これによって、液晶表示パネル
ＬＣＤの交流駆動のために、正及び負極性で同一表示デ
ータを書き込むものとしても、フレーム周波数を６２．
５Ｈｚと、家庭用テレビジョウン受像機よりチラッキの
少ない高画質を得ることができる。
作に必要な時間が半分になる。言い換えるならば１表示
装置全体でみれば、Ｘ駆動回路の転送速度を２倍にした
のと等価となる。したがって、フレーム周波数としては
、前記説明から明らかなように、１２５Ｈｚと高周波数
化を図ることができる。これによって、液晶表示パネル
ＬＣＤの交流駆動のために、正及び負極性で同一表示デ
ータを書き込むものとしても、フレーム周波数を６２．
５Ｈｚと、家庭用テレビジョウン受像機よりチラッキの
少ない高画質を得ることができる。
上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 （１）カラー表示パネルの１ライン分に相当するカラー
表示データを記憶する第１及び第２のラインメモリを設
け、これら第１及び第２のラインメモリを交互に書き込
みと読み出し制御を行わせるとともに、上記第１又は第
２のラインメモリから読み出されたカラー表示データを
、複数に分割されてなるＸ駆動回路に対応して分割して
パラレルに供給する。この構成においては、カラー表示
データを記憶する記憶回路として、２ライン分のデータ
しか記憶させないため１表示動作に必要な記憶回路の記
憶容量を小さくできるという効果が得られる。
る。すなわち、 （１）カラー表示パネルの１ライン分に相当するカラー
表示データを記憶する第１及び第２のラインメモリを設
け、これら第１及び第２のラインメモリを交互に書き込
みと読み出し制御を行わせるとともに、上記第１又は第
２のラインメモリから読み出されたカラー表示データを
、複数に分割されてなるＸ駆動回路に対応して分割して
パラレルに供給する。この構成においては、カラー表示
データを記憶する記憶回路として、２ライン分のデータ
しか記憶させないため１表示動作に必要な記憶回路の記
憶容量を小さくできるという効果が得られる。
（２）上記（１）により、液晶表示コントローラを１チ
ツプの半導体集積回路により構成することが可能になり
、システムの大幅な簡素化が実現できるという効果が得
られる。
ツプの半導体集積回路により構成することが可能になり
、システムの大幅な簡素化が実現できるという効果が得
られる。
（３）Ｘ駆動回路を分割して、上記ラインメモリに記憶
されたカラー表示データをそれに対応してパラレルに入
力できるから等測的にＸ駆動回路における転送速度を高
速にできるためフレーム周波数を高くでき、チラッキの
無い高品質の表示画面を得ることができるという効果が
得られる。
されたカラー表示データをそれに対応してパラレルに入
力できるから等測的にＸ駆動回路における転送速度を高
速にできるためフレーム周波数を高くでき、チラッキの
無い高品質の表示画面を得ることができるという効果が
得られる。
（４）アクティブマトリックス構成の液晶表示パネルに
あっては、画素を等測的に容量とみなして表示データを
保持させる構成を採るため、温度の上昇とともにそのリ
ーク電流が増大する。それ故、上記のようなフレーム周
波数を高くできることによって、単位時間当たりの書き
込み回数を増加できるから高温度までの表示動作を実現
できるという効果が得られる。
あっては、画素を等測的に容量とみなして表示データを
保持させる構成を採るため、温度の上昇とともにそのリ
ーク電流が増大する。それ故、上記のようなフレーム周
波数を高くできることによって、単位時間当たりの書き
込み回数を増加できるから高温度までの表示動作を実現
できるという効果が得られる。
（５）上記Ｘ駆動回路を分割することによって、既存の
駆動回路を用いつつ、より大画面で高密度の液晶表示パ
ネルを駆動することができるという効果が得られる。
駆動回路を用いつつ、より大画面で高密度の液晶表示パ
ネルを駆動することができるという効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本願発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、Ｘ駆動回路は
、３以上のＮ個に分割するものであってもよい。この場
合、その実質的な転送速度をＮ倍に高速化できるもので
ある。
体的に説明したが、本願発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、Ｘ駆動回路は
、３以上のＮ個に分割するものであってもよい。この場
合、その実質的な転送速度をＮ倍に高速化できるもので
ある。
例えば、第１図において、Ｘ駆動回路を４分割にして、
シリアル／パラレル変換回路ＳＰＣによって形成される
パラレルデータを４ビツトから２ビツトにするものであ
ってもよい。この構成では、フレーム周波数は同じにな
るが、Ｘ駆動回路を構成するシリアルシフトレジスタが
２ビツト構成となり、回路の簡素化を図ることができる
。また。
シリアル／パラレル変換回路ＳＰＣによって形成される
パラレルデータを４ビツトから２ビツトにするものであ
ってもよい。この構成では、フレーム周波数は同じにな
るが、Ｘ駆動回路を構成するシリアルシフトレジスタが
２ビツト構成となり、回路の簡素化を図ることができる
。また。
Ｘ駆動回路は、上記分割されたＸ駆動回路が１つの半導
体集積回路に構成されてもよい。すなわち、１つの半導
体集積回路に複数のＸ駆動回路が設けられるようにして
もよい。このようにすることによって、カラー表示装置
を構成する回路部品点数を少なくすることができる。ま
た、２つのラインメモリを交互に書き込み／読み出し動
作を行わせるメモリ制御回路の具体的構成は、種々の渓
流形態を採ることができるものである。
体集積回路に構成されてもよい。すなわち、１つの半導
体集積回路に複数のＸ駆動回路が設けられるようにして
もよい。このようにすることによって、カラー表示装置
を構成する回路部品点数を少なくすることができる。ま
た、２つのラインメモリを交互に書き込み／読み出し動
作を行わせるメモリ制御回路の具体的構成は、種々の渓
流形態を採ることができるものである。
この発生は、カラー液晶表示パネルを用いるもの他、マ
トリックス構成の各種カラー表示パネルを用いるものに
利用できる。
トリックス構成の各種カラー表示パネルを用いるものに
利用できる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、カラー表示パネルの１ライン分に相当する
カラー表示データを記憶する第１及び第２のラインメモ
リを設け、これら第１及び第２のラインメモリを交互に
書き込みと読み出し制御を行わせるとともに、上記第１
又は第２のラインメモリから読み出されたカラー表示デ
ータを、複数に分割されてなるＸ駆動回路に対応して分
割してパラレルに供給する。この構成においては、カラ
ー表示データを記憶する記憶回路として、２ライン分の
データしか記憶させないため。
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、カラー表示パネルの１ライン分に相当する
カラー表示データを記憶する第１及び第２のラインメモ
リを設け、これら第１及び第２のラインメモリを交互に
書き込みと読み出し制御を行わせるとともに、上記第１
又は第２のラインメモリから読み出されたカラー表示デ
ータを、複数に分割されてなるＸ駆動回路に対応して分
割してパラレルに供給する。この構成においては、カラ
ー表示データを記憶する記憶回路として、２ライン分の
データしか記憶させないため。
表示動作に必要な記憶回路の記憶容量を小さくできる。
また、Ｘ駆動回路を分割して、上記ラインメモリに記憶
されたカラー表示データをそれに対応してパラレルに入
力できるから等測的にＸ駆動回路における転送速度を高
速にできるためフレーム周波数を高くでき、チラッキの
無い高品質の表示画面を得ることができる。
されたカラー表示データをそれに対応してパラレルに入
力できるから等測的にＸ駆動回路における転送速度を高
速にできるためフレーム周波数を高くでき、チラッキの
無い高品質の表示画面を得ることができる。
第１図は、この発明に係るカラー表示装置の一実施例を
示すブロック図、第２図、はその表示動作を説明するた
めのタイミング図、第３図は、カラー液晶表示パネルの
一実施例を示す構成図、第４図は、ラインメモリへの書
込パラレルデータを説明するためのタイミング図、第５
図は、ラインメモリの一実施例を示すメモリマツプ図、
第６図は、ラインメモリからの続出パラレルデータを説
明するためのタイミング図である。 ＳＰＣ・・・シリアル／パラレル変換回路、ＭＰＸｌ・
・・マルチプレクサ（書込メモリ選択回路）９ＭＰＸ２
・・・マルチプレクサ（読出メモリ選択回路）。 ＬＭＩ、ＬＭ２・・・ラインメモリ、ＲＷＣ・・・リー
ドライト制御回路、ＴＣ・・・タイミング制御回路、Ｌ
ＣＤ・・・カラー液晶表示パネル、ＷＣ・・・書込制御
回路、ＲＣ・・・読出制御回路、Ｃ３ＥＬ・・・カラー
選択回路、ＤＤＣ・・・分割データ制御回路、ＸＤＶＬ
。 ＸＤＶＲ・・・Ｘ駆動回路、ＹＤＶ・・・Ｙ駆動回路。 、 ２図２１８？０２６０４１２／ ０ＲＷ３８閘蝮澗
−＊−〜鰭掲 −傘一用蝮澗 第３図２１８７０２６０＋１３／ ０ＲＶ３ａＦ５ 第 ５ 図
示すブロック図、第２図、はその表示動作を説明するた
めのタイミング図、第３図は、カラー液晶表示パネルの
一実施例を示す構成図、第４図は、ラインメモリへの書
込パラレルデータを説明するためのタイミング図、第５
図は、ラインメモリの一実施例を示すメモリマツプ図、
第６図は、ラインメモリからの続出パラレルデータを説
明するためのタイミング図である。 ＳＰＣ・・・シリアル／パラレル変換回路、ＭＰＸｌ・
・・マルチプレクサ（書込メモリ選択回路）９ＭＰＸ２
・・・マルチプレクサ（読出メモリ選択回路）。 ＬＭＩ、ＬＭ２・・・ラインメモリ、ＲＷＣ・・・リー
ドライト制御回路、ＴＣ・・・タイミング制御回路、Ｌ
ＣＤ・・・カラー液晶表示パネル、ＷＣ・・・書込制御
回路、ＲＣ・・・読出制御回路、Ｃ３ＥＬ・・・カラー
選択回路、ＤＤＣ・・・分割データ制御回路、ＸＤＶＬ
。 ＸＤＶＲ・・・Ｘ駆動回路、ＹＤＶ・・・Ｙ駆動回路。 、 ２図２１８？０２６０４１２／ ０ＲＷ３８閘蝮澗
−＊−〜鰭掲 −傘一用蝮澗 第３図２１８７０２６０＋１３／ ０ＲＶ３ａＦ５ 第 ５ 図
Claims (1)
- 【特許請求の範囲】 １、カラー表示パネルの１ライン分に相当するカラー表
示データをそれぞれ記憶する第１及び第２の記憶回路と
、上記第１及び第２の記憶回路を交互に書き込みと読み
出し動作を行わせるメモリ制御回路と、上記第１又は第
２の記憶回路から読み出されたカラー表示データが複数
に分割されてそれぞれ供給され、カラー表示パネルに対
してその１ライン分に相当する画像信号をシリアルに取
り込みパラレルに出力する複数に分割されてなるＸ駆動
回路とを含むことを特徴とするカラー表示装置。 ２、上記第１と第２の記憶回路の入力部には、書き込み
用の切り換え回路が設けられ、出力部には、読み出し用
の切り換え回路が設けられ、上記メモリ制御回路は、書
き込みデータの入力に対応してアドレス信号と制御信号
を生成する書き込み制御回路と、表示動作に対応してア
ドレス信号とカラー選択信号を生成する読み出し制御回
路とを含むものであることを特徴とする特許請求の範囲
第１項記載のカラー表示装置。 ３、上記書き込み用の切り換え回路の入力には、３原色
のカラー表示データがシリアル／パラレル変換されて複
数ビットの単位で供給されるものであることを特徴とす
る特許請求の範囲第２項記載のカラー表示装置。 ４、上記第１又は第２の記憶回路から読み出されたカラ
ー表示データは、カラー選択信号に応じて色別に時系列
的に出力されるとともに、上記分割されて対応するＸ駆
動回路にそれぞれパラレルに供給されるものであること
を特徴とする特許請求の範囲第１、第２又は第３項記載
のカラー表示装置。 ５、上記カラー表示パネルは、横ストライプ状のカラー
フィルタが設けられたアクティブマトリックス構成のカ
ラー液晶表示パネルであることを特徴とする特許請求の
範囲第１、第２、第３又は第４項記載のカラー表示装置
。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62270126A JP2702941B2 (ja) | 1987-10-28 | 1987-10-28 | 液晶表示装置 |
| US07/261,994 US4985698A (en) | 1987-10-28 | 1988-10-25 | Display panel driving apparatus |
| KR1019880013973A KR920000355B1 (ko) | 1987-10-28 | 1988-10-26 | 디스플레이 패널 구동장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62270126A JP2702941B2 (ja) | 1987-10-28 | 1987-10-28 | 液晶表示装置 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14997295A Division JP2590782B2 (ja) | 1995-06-16 | 1995-06-16 | 液晶表示装置 |
| JP9201291A Division JPH10105133A (ja) | 1997-07-28 | 1997-07-28 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01113793A true JPH01113793A (ja) | 1989-05-02 |
| JP2702941B2 JP2702941B2 (ja) | 1998-01-26 |
Family
ID=17481913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62270126A Expired - Lifetime JP2702941B2 (ja) | 1987-10-28 | 1987-10-28 | 液晶表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4985698A (ja) |
| JP (1) | JP2702941B2 (ja) |
| KR (1) | KR920000355B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02126285A (ja) * | 1988-11-05 | 1990-05-15 | Sharp Corp | 液晶駆動回路 |
| KR100393670B1 (ko) * | 1996-08-13 | 2003-10-17 | 삼성전자주식회사 | 대형 화면용 액정 표시 장치를 위한 인터페이스장치 |
| JP2004341251A (ja) * | 2003-05-15 | 2004-12-02 | Renesas Technology Corp | 表示制御回路及び表示駆動回路 |
| KR100780946B1 (ko) * | 2006-02-24 | 2007-12-03 | 삼성전자주식회사 | 여러 단의 먹스 구조를 가지는 디스플레이용 데이터 구동 장치 및 디스플레이용 데이터 구동 방법 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0256879B1 (en) * | 1986-08-18 | 1993-07-21 | Canon Kabushiki Kaisha | Display device |
| JPH03148695A (ja) * | 1989-07-28 | 1991-06-25 | Hitachi Ltd | 液晶表示装置 |
| FR2657987B1 (fr) * | 1990-02-06 | 1992-04-10 | Commissariat Energie Atomique | Procede de commande d'un ecran matriciel comportant deux parties independantes et dispositif pour sa mise en óoeuvre. |
| US5376944A (en) * | 1990-05-25 | 1994-12-27 | Casio Computer Co., Ltd. | Liquid crystal display device with scanning electrode selection means |
| US6104369A (en) * | 1990-08-10 | 2000-08-15 | Sharp Kabushiki Kaisha | Display control circuit including hardware elements for preventing undesired display within the display space of the display unit |
| US5254980A (en) * | 1991-09-06 | 1993-10-19 | Texas Instruments Incorporated | DMD display system controller |
| US5422654A (en) | 1991-10-17 | 1995-06-06 | Chips And Technologies, Inc. | Data stream converter with increased grey levels |
| JP2741808B2 (ja) * | 1991-11-22 | 1998-04-22 | 三洋電機株式会社 | ドットマトリクス表示装置 |
| JPH05158433A (ja) * | 1991-12-03 | 1993-06-25 | Rohm Co Ltd | 表示装置 |
| WO1993019452A1 (en) * | 1992-03-20 | 1993-09-30 | Vlsi Technology, Inc. | Vga controller using address translation to drive a dual scan lcd panel and method therefor |
| US5534892A (en) * | 1992-05-20 | 1996-07-09 | Sharp Kabushiki Kaisha | Display-integrated type tablet device having and idle time in one display image frame to detect coordinates and having different electrode densities |
| KR960014494B1 (ko) * | 1992-06-18 | 1996-10-16 | 가부시기가이샤 히다찌세이사구쇼 | 에스.티.엔(stn) 액정패널의 구동방법 및 그 표시장치 |
| JP3107980B2 (ja) * | 1994-09-29 | 2000-11-13 | シャープ株式会社 | 液晶表示装置 |
| JP2996899B2 (ja) * | 1995-07-20 | 2000-01-11 | インターナショナル・ビジネス・マシーンズ・コーポレイション | データ供給装置、液晶表示装置及びコンピュータ |
| FR2742910B1 (fr) | 1995-12-22 | 1998-04-17 | Thomson Multimedia Sa | Procede et dispositif d'adressage d'un ecran matriciel |
| TW319861B (ja) * | 1996-02-29 | 1997-11-11 | Motorola Inc | |
| JP2923906B2 (ja) * | 1996-06-07 | 1999-07-26 | 日本電気株式会社 | 液晶表示装置の駆動回路 |
| JP3403027B2 (ja) * | 1996-10-18 | 2003-05-06 | キヤノン株式会社 | 映像水平回路 |
| KR100251550B1 (ko) * | 1997-12-17 | 2000-04-15 | 구자홍 | 고해상도 액정표시구동장치 |
| FR2784489B1 (fr) * | 1998-10-13 | 2000-11-24 | Thomson Multimedia Sa | Procede d'affichage de donnees sur un afficheur matriciel |
| TW484307B (en) * | 1999-06-25 | 2002-04-21 | Sanyo Electric Co | Apparatus for controlling a display device |
| WO2001001386A1 (en) * | 1999-06-30 | 2001-01-04 | Aurora Systems | Multistandard liquid crystal display with automatic adjustment of timing signals |
| TW200509037A (en) * | 2003-08-22 | 2005-03-01 | Ind Tech Res Inst | A gate driver for a display |
| JP2017219586A (ja) * | 2016-06-03 | 2017-12-14 | 株式会社ジャパンディスプレイ | 信号供給回路及び表示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5875195A (ja) * | 1981-10-29 | 1983-05-06 | 株式会社東芝 | 表示装置 |
| JPS5954394A (ja) * | 1982-09-22 | 1984-03-29 | Hitachi Ltd | テレビジヨン方式 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5576393A (en) * | 1978-12-04 | 1980-06-09 | Hitachi Ltd | Matrix drive method for guestthostttype phase transfer liquid crystal |
| JPS59121391A (ja) * | 1982-12-28 | 1984-07-13 | シチズン時計株式会社 | 液晶表示装置 |
| JPS59176985A (ja) * | 1983-03-26 | 1984-10-06 | Citizen Watch Co Ltd | 液晶テレビ受信装置 |
| JPS59211021A (ja) * | 1983-05-16 | 1984-11-29 | Seiko Epson Corp | マルチカラ−液晶パネルのダイナミツク駆動装置 |
| JPS6152631A (ja) * | 1984-08-22 | 1986-03-15 | Seiko Instr & Electronics Ltd | アクティブマトリクス表示装置 |
| US4745485A (en) * | 1985-01-28 | 1988-05-17 | Sanyo Electric Co., Ltd | Picture display device |
| US4816816A (en) * | 1985-06-17 | 1989-03-28 | Casio Computer Co., Ltd. | Liquid-crystal display apparatus |
-
1987
- 1987-10-28 JP JP62270126A patent/JP2702941B2/ja not_active Expired - Lifetime
-
1988
- 1988-10-25 US US07/261,994 patent/US4985698A/en not_active Expired - Lifetime
- 1988-10-26 KR KR1019880013973A patent/KR920000355B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5875195A (ja) * | 1981-10-29 | 1983-05-06 | 株式会社東芝 | 表示装置 |
| JPS5954394A (ja) * | 1982-09-22 | 1984-03-29 | Hitachi Ltd | テレビジヨン方式 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02126285A (ja) * | 1988-11-05 | 1990-05-15 | Sharp Corp | 液晶駆動回路 |
| KR100393670B1 (ko) * | 1996-08-13 | 2003-10-17 | 삼성전자주식회사 | 대형 화면용 액정 표시 장치를 위한 인터페이스장치 |
| JP2004341251A (ja) * | 2003-05-15 | 2004-12-02 | Renesas Technology Corp | 表示制御回路及び表示駆動回路 |
| KR100780946B1 (ko) * | 2006-02-24 | 2007-12-03 | 삼성전자주식회사 | 여러 단의 먹스 구조를 가지는 디스플레이용 데이터 구동 장치 및 디스플레이용 데이터 구동 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR890007102A (ko) | 1989-06-17 |
| KR920000355B1 (ko) | 1992-01-11 |
| US4985698A (en) | 1991-01-15 |
| JP2702941B2 (ja) | 1998-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01113793A (ja) | カラー表示装置 | |
| WO2007060842A1 (ja) | 画像表示装置、電子機器、携帯機器及び画像表示方法 | |
| KR20130100679A (ko) | 표시 장치, 표시 장치의 구동 방법, 및 전자 기기 | |
| JPH08320674A (ja) | 液晶駆動装置 | |
| JPH09204159A (ja) | 表示装置の駆動回路と駆動方法 | |
| JPH11259053A (ja) | 液晶表示装置 | |
| JPH0916132A (ja) | 液晶駆動装置 | |
| JP2590782B2 (ja) | 液晶表示装置 | |
| JPS6271932A (ja) | 液晶表示装置の駆動方法 | |
| JPH11338424A (ja) | 液晶コントローラおよびそれを用いた液晶表示装置 | |
| JPH05181431A (ja) | 液晶表示データ制御装置 | |
| TW201602992A (zh) | 一種液晶顯示器之驅動顯示方法 | |
| CN110264976B (zh) | 提高显示分辨率的视频显示系统及时序彩色动态显示方法 | |
| JPH0854601A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2752623B2 (ja) | Ｔｆｔ液晶表示装置の駆動方法およびｔｆｔ液晶表示装置 | |
| JPH08304774A (ja) | 画像表示装置 | |
| JP2605261B2 (ja) | 液晶マトリクス・パネル駆動回路 | |
| JP3347629B2 (ja) | カラー表示パネル及び装置 | |
| JP2752622B2 (ja) | Ｔｆｔ液晶表示装置の駆動方法およびｔｆｔ液晶表示装置 | |
| JPH04190387A (ja) | 液晶表示装置 | |
| JPH07199864A (ja) | 表示装置 | |
| JPH10105133A (ja) | 液晶表示装置 | |
| JPH0339317B2 (ja) | ||
| JP3811251B2 (ja) | 液晶表示装置の駆動装置 | |
| JPH04237021A (ja) | 高密度カラー液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 11 |