JPH0339317B2 - - Google Patents
Info
- Publication number
- JPH0339317B2 JPH0339317B2 JP57129398A JP12939882A JPH0339317B2 JP H0339317 B2 JPH0339317 B2 JP H0339317B2 JP 57129398 A JP57129398 A JP 57129398A JP 12939882 A JP12939882 A JP 12939882A JP H0339317 B2 JPH0339317 B2 JP H0339317B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- scanning
- numbered
- electrode group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 description 18
- 239000011159 matrix material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 208000032005 Spinocerebellar ataxia with axonal neuropathy type 2 Diseases 0.000 description 1
- 208000033361 autosomal recessive with axonal neuropathy 2 spinocerebellar ataxia Diseases 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
本発明はマトリツクス・デイスプレイ・パネル
の駆動方法に関するものである。
の駆動方法に関するものである。
マトリツクス・デイスプレイ・パネルとは、駆
動電極がＸ、Ｙ両方向にマトリツクス状に配置さ
れ、文字やグラフ、又は画像を表示するために用
いられる。例えば液晶デイスプレイの場合Ｎ本の
データ線とＭ本のタイミング線により構成される
（Ｎ×Ｍ）個の画素により表示が行なわれる。こ
の時普通では、１つのタイミング線を選択し、そ
の列の画素にデータ線からデータを書き込み駆動
するマルチプレツクス駆動が用いられ、１つの画
素に対応するデータが印加される期間は全体の
１／Ｍとなり、通常これをデユーテイと称する。
一般に画素やグラフイツク表示の場合、タイミン
グ線は200本は必要である。ところが液晶やエレ
クトロ・ルミネツセンス等を用いたマトリツク
ス・パネルではデユーテイが1/200では十分なコ
ントラストがとれないことがある。これを緩和す
る手段として上下駆動法がある。これはパネルを
上下に２分割し、上側と下側からデータ線を別に
設けることに同一期間に２つのタイミング線が同
時に選択されるようにして、デユーテイを半分に
する方法である。
動電極がＸ、Ｙ両方向にマトリツクス状に配置さ
れ、文字やグラフ、又は画像を表示するために用
いられる。例えば液晶デイスプレイの場合Ｎ本の
データ線とＭ本のタイミング線により構成される
（Ｎ×Ｍ）個の画素により表示が行なわれる。こ
の時普通では、１つのタイミング線を選択し、そ
の列の画素にデータ線からデータを書き込み駆動
するマルチプレツクス駆動が用いられ、１つの画
素に対応するデータが印加される期間は全体の
１／Ｍとなり、通常これをデユーテイと称する。
一般に画素やグラフイツク表示の場合、タイミン
グ線は200本は必要である。ところが液晶やエレ
クトロ・ルミネツセンス等を用いたマトリツク
ス・パネルではデユーテイが1/200では十分なコ
ントラストがとれないことがある。これを緩和す
る手段として上下駆動法がある。これはパネルを
上下に２分割し、上側と下側からデータ線を別に
設けることに同一期間に２つのタイミング線が同
時に選択されるようにして、デユーテイを半分に
する方法である。
第１図は上下電極分割パネルによる液晶マトリ
ツクス・パネルの駆動電極配置を示している。駆
動電極をなすデータ線SU1〜SUnは上側に、SD1
〜SDnは下側に配置され、又タイミング線CU1〜
CUn、CD1〜CDnは上下に分割され、（ｎ×2m）
個の画素を構成している。
ツクス・パネルの駆動電極配置を示している。駆
動電極をなすデータ線SU1〜SUnは上側に、SD1
〜SDnは下側に配置され、又タイミング線CU1〜
CUn、CD1〜CDnは上下に分割され、（ｎ×2m）
個の画素を構成している。
第２図は第１図のパネルの駆動波形例であり、
タイミング線CU1とCD1，CU2とCD2，………
CUnとCDnというように上下が１つのペアとなり
スキヤンするのでデユーテイは2m本タイミング
線があるにもかかわらず１／ｍとなる。又データ
線には各々別個のデータが同時に与えられる。画
像表示の場合は階調が必要となり、階調性は第２
図の如く、データ線に印加する駆動パルス幅を変
調することにより実現できる。このような駆動方
式とパネルを用いて、ラスタ・スキヤン方式のよ
うなテレビ画像表示を行なう時、実際のテレビ画
面用の走査線Ｓのスキヤングと、第１図に示すパ
ネルのタイミング線CU1〜CUnのスキヤング線Ｕ
及びCD1〜CDnのスキヤング線Ｄの関係は第３図
の様になる。実線の走査線Ｓは１フイールド期間
内に時間に対して走査位置は下へ行くからＳの如
くなる。一方タイミング線は上下がペアで選択さ
れてスキヤンするのでＳの半分の傾きになる。こ
の結果、タイミング線の選択時とその場所に対応
するテレビ信号の走査位置が一致するところがな
く従つて実際のテレビ信号は一旦、フレームメモ
リーにそのデータを格納し、そのデータ対応する
タイミング線の走査位置で再び読み出して駆動す
ることになる。この場合メモリーの容量としては
（ｎ×2m）個の画素に対し、16レベルの階調（４
ビツト）が必要となるから、（ｎ×2m×４）ビツ
トとなる。例えば（200×200）画素に対しては
160kビツトというぼう大なメモリー容量が必要
となり、コスト面、サイズ面、消費電力面から問
題が大きい。
タイミング線CU1とCD1，CU2とCD2，………
CUnとCDnというように上下が１つのペアとなり
スキヤンするのでデユーテイは2m本タイミング
線があるにもかかわらず１／ｍとなる。又データ
線には各々別個のデータが同時に与えられる。画
像表示の場合は階調が必要となり、階調性は第２
図の如く、データ線に印加する駆動パルス幅を変
調することにより実現できる。このような駆動方
式とパネルを用いて、ラスタ・スキヤン方式のよ
うなテレビ画像表示を行なう時、実際のテレビ画
面用の走査線Ｓのスキヤングと、第１図に示すパ
ネルのタイミング線CU1〜CUnのスキヤング線Ｕ
及びCD1〜CDnのスキヤング線Ｄの関係は第３図
の様になる。実線の走査線Ｓは１フイールド期間
内に時間に対して走査位置は下へ行くからＳの如
くなる。一方タイミング線は上下がペアで選択さ
れてスキヤンするのでＳの半分の傾きになる。こ
の結果、タイミング線の選択時とその場所に対応
するテレビ信号の走査位置が一致するところがな
く従つて実際のテレビ信号は一旦、フレームメモ
リーにそのデータを格納し、そのデータ対応する
タイミング線の走査位置で再び読み出して駆動す
ることになる。この場合メモリーの容量としては
（ｎ×2m）個の画素に対し、16レベルの階調（４
ビツト）が必要となるから、（ｎ×2m×４）ビツ
トとなる。例えば（200×200）画素に対しては
160kビツトというぼう大なメモリー容量が必要
となり、コスト面、サイズ面、消費電力面から問
題が大きい。
従つて本発明の目的はフレーム・メモリーの容
量を低減可能な手段を提供することにある。
量を低減可能な手段を提供することにある。
本発明は次の２つの方式又はその組み合わせに
より必要となるメモリー容量を減らすものであ
る。
より必要となるメモリー容量を減らすものであ
る。
１つはフレームメモリーに書かれたデータは１
回読み出すと必要なくなるので、同じメモリーア
ドレスに何回もデータの書き込み、読み出しを行
なう、即ち同一アドレスにデータを多重回のアク
セスを行なうことである。
回読み出すと必要なくなるので、同じメモリーア
ドレスに何回もデータの書き込み、読み出しを行
なう、即ち同一アドレスにデータを多重回のアク
セスを行なうことである。
更にもう１つは全てのラスタスキヤンで送られ
てくるデータをメモリーに書き込むのではなく、
タイミング線のスキヤンとラスタスキヤンのスピ
ードを一致させることによりラスタスキヤンのデ
ータの一部はリアルタイムでデータ線により駆動
する方法である。
てくるデータをメモリーに書き込むのではなく、
タイミング線のスキヤンとラスタスキヤンのスピ
ードを一致させることによりラスタスキヤンのデ
ータの一部はリアルタイムでデータ線により駆動
する方法である。
この２の方式を実現するいめには、タイミング
線のスキヤングのシーケンスを最適化すればよ
い。
線のスキヤングのシーケンスを最適化すればよ
い。
本発明の内容を詳しく説明するために、第４図
に本発明のスキヤン方式を示す。破線Ｓは実際の
ラスタスキヤンのスキヤング位置を示す。これに
対しパネルのタイミング線のスキヤンニングライ
ンＵとＤを第３図に対し、１フイールド内で更に
上、下を各々２分割して２回スキヤンする。この
スキヤン方式は、上側電極を例にとるとまずCU1
〜CUn-1までの奇数番目をスキヤンし、この時用
いるデータは実際のラスタスキヤンの信号をリア
ルタイムで用いる。又実際をラスタスキヤン信号
の偶数番目に当たるラインはフレームメモリーに
データを書き込む。次にタイミング線が奇数番目
の最終ラインCUn-1になると次にタイミング線
CU2〜CUnの偶数番目のスキヤンに入る。この次
には実際のラスタ・スキヤンの信号は存在しない
ので、先に偶数番目はフレームメモリーに書き込
んであるから、フレームメモリーから読み出して
偶数番目のタイミング線のデータとする。このよ
うにタイミング線を奇数番目、偶数番目を別々に
スキヤンすることによりラスタスキヤンのリアル
タイムデータを半分は利用でき、フレームメモリ
ーの容量は半分で済むことになる。
に本発明のスキヤン方式を示す。破線Ｓは実際の
ラスタスキヤンのスキヤング位置を示す。これに
対しパネルのタイミング線のスキヤンニングライ
ンＵとＤを第３図に対し、１フイールド内で更に
上、下を各々２分割して２回スキヤンする。この
スキヤン方式は、上側電極を例にとるとまずCU1
〜CUn-1までの奇数番目をスキヤンし、この時用
いるデータは実際のラスタスキヤンの信号をリア
ルタイムで用いる。又実際をラスタスキヤン信号
の偶数番目に当たるラインはフレームメモリーに
データを書き込む。次にタイミング線が奇数番目
の最終ラインCUn-1になると次にタイミング線
CU2〜CUnの偶数番目のスキヤンに入る。この次
には実際のラスタ・スキヤンの信号は存在しない
ので、先に偶数番目はフレームメモリーに書き込
んであるから、フレームメモリーから読み出して
偶数番目のタイミング線のデータとする。このよ
うにタイミング線を奇数番目、偶数番目を別々に
スキヤンすることによりラスタスキヤンのリアル
タイムデータを半分は利用でき、フレームメモリ
ーの容量は半分で済むことになる。
又第４図において、下側電極は、前述のように
やはり奇数番目と偶数番目とが各々別々にスキヤ
ンされて、やはり奇数番目はリヤルタイムデータ
を用い、偶数番目はフレームメモリーのデータを
用いる。この時の上電極と下電極の関係を見ると
上電極が奇数番目のスキヤン時はリアルタイムデ
ータを用いている。この時下電極は偶数番目のス
キヤンをしており、フレームメモリーからの読み
出しデータを用いる。１回データが読み出されれ
ばそのメモリーのアドレス部は不要になる。この
あいたアドレスにリアルタイムの偶数番目のデー
タを書いておく。こうして、上電極奇数番目のタ
イミング線をリアルタイムデータによりスキヤン
する時には下電極偶数番目のタイミング線はフレ
ームメモリーのデータの読み出してスキヤンし、
読み出したアドレスには上電極偶数番目用のデー
タを書いておく。次に上電極偶数番目のタイミン
グ線のスキヤンになると先程書かれたデータを読
み出して用いると同時に１度読み出されて不要に
なつたアドレスに下電極偶数番目用のデータを書
くと共に下電極奇数番目のタイミング線はリアル
タイムデータにより駆動される。この様子を見る
とメモリーに入つているデータは同一アドレスに
は上電極用か下電極用かが時間的に半分ずつ格納
されており、同一アドレスに２重に多重化されて
いる。このことはメモリーの容量を半分にできる
ことを意味している。
やはり奇数番目と偶数番目とが各々別々にスキヤ
ンされて、やはり奇数番目はリヤルタイムデータ
を用い、偶数番目はフレームメモリーのデータを
用いる。この時の上電極と下電極の関係を見ると
上電極が奇数番目のスキヤン時はリアルタイムデ
ータを用いている。この時下電極は偶数番目のス
キヤンをしており、フレームメモリーからの読み
出しデータを用いる。１回データが読み出されれ
ばそのメモリーのアドレス部は不要になる。この
あいたアドレスにリアルタイムの偶数番目のデー
タを書いておく。こうして、上電極奇数番目のタ
イミング線をリアルタイムデータによりスキヤン
する時には下電極偶数番目のタイミング線はフレ
ームメモリーのデータの読み出してスキヤンし、
読み出したアドレスには上電極偶数番目用のデー
タを書いておく。次に上電極偶数番目のタイミン
グ線のスキヤンになると先程書かれたデータを読
み出して用いると同時に１度読み出されて不要に
なつたアドレスに下電極偶数番目用のデータを書
くと共に下電極奇数番目のタイミング線はリアル
タイムデータにより駆動される。この様子を見る
とメモリーに入つているデータは同一アドレスに
は上電極用か下電極用かが時間的に半分ずつ格納
されており、同一アドレスに２重に多重化されて
いる。このことはメモリーの容量を半分にできる
ことを意味している。
第５図に本発明が更によくわかるように例をあ
げて説明する。左から右へ時間の経過を示し、ラ
スタスキヤンのリアルタイムデータが１〜2mま
で番号をつけておく。即ち用いる走査線本数は
2m本とする。２段目21と３段目22は上、下のタ
イミング線の走査位置を示し、Ｄとはリアルタイ
ムデータを用い、Ｒとはフレームメモリーからの
読み出しデータを用いることを意味する。又４段
目23はフレームメモリーの動作を示しており、メ
モリーの１走査線のアドレスをＡ１〜Ａｍ／２で
示している。当然このアドレス内には更に水平方
向のドツト（例えば200コ×４ビツト）分のメモ
リー容量が存在する。更に読み出し動作をＲ、書
き込み動作をＷを表す。ラスタスキヤンの１と２
の２つの期間において上電極の奇数番目CU１と
下電極の偶数番目CD２が選択されている。又メ
モリーの走査アドレスはＡ１であり、CD２には
Ａ１からラスタスキヤンｍ＋２のデータを読み出
して駆動すると同時にはCU１にはラスタスキヤ
ン１の信号をリアルタイムに用いて駆動する。又
この時メモリーの走査アドレスＡ１には、ラスタ
スキヤンｍ＋２を読み出してから、同じアドレス
にラスタスキヤン２を書き込む。この時メモリー
に既に書き込まれているラスタスキヤンｍ＋２〜
２ｍまでの信号は１フイールド前に書き込まれた
ものである。第５図の１フイールド内において、
タイミング線の上電極が奇数番目、下電極が偶数
番目時、即ち前半ではラスタスキヤンｍ＋２〜２
ｍのデータを読み取り、同じアドレスにラスタス
キヤン２〜ｍのデータを順次書いてゆく。時にタ
イミング線の上電極が偶数、下電極が奇数、即ち
後半では、メモリーはラスタスキヤン２〜ｍの前
半で書き込まれたデータを読み出し、同じアドレ
スにラスタスキヤン２＋ｍ〜２ｍのデータ順次書
き込む。この書き込まれたデータは次のフイール
ドの前半で読み出される。又このスキヤン方式の
前半では上電極はリアルタイムデータを、下電極
はメモリーデータを用いて、後半では逆になる。
このように、用いるデータの半分はリアルタイム
データを、又フレームメモリーは、同一アドレス
に２回のデータを多重化して用いることにより、
メモリー容量は従前に比し1/4に低減できる。
げて説明する。左から右へ時間の経過を示し、ラ
スタスキヤンのリアルタイムデータが１〜2mま
で番号をつけておく。即ち用いる走査線本数は
2m本とする。２段目21と３段目22は上、下のタ
イミング線の走査位置を示し、Ｄとはリアルタイ
ムデータを用い、Ｒとはフレームメモリーからの
読み出しデータを用いることを意味する。又４段
目23はフレームメモリーの動作を示しており、メ
モリーの１走査線のアドレスをＡ１〜Ａｍ／２で
示している。当然このアドレス内には更に水平方
向のドツト（例えば200コ×４ビツト）分のメモ
リー容量が存在する。更に読み出し動作をＲ、書
き込み動作をＷを表す。ラスタスキヤンの１と２
の２つの期間において上電極の奇数番目CU１と
下電極の偶数番目CD２が選択されている。又メ
モリーの走査アドレスはＡ１であり、CD２には
Ａ１からラスタスキヤンｍ＋２のデータを読み出
して駆動すると同時にはCU１にはラスタスキヤ
ン１の信号をリアルタイムに用いて駆動する。又
この時メモリーの走査アドレスＡ１には、ラスタ
スキヤンｍ＋２を読み出してから、同じアドレス
にラスタスキヤン２を書き込む。この時メモリー
に既に書き込まれているラスタスキヤンｍ＋２〜
２ｍまでの信号は１フイールド前に書き込まれた
ものである。第５図の１フイールド内において、
タイミング線の上電極が奇数番目、下電極が偶数
番目時、即ち前半ではラスタスキヤンｍ＋２〜２
ｍのデータを読み取り、同じアドレスにラスタス
キヤン２〜ｍのデータを順次書いてゆく。時にタ
イミング線の上電極が偶数、下電極が奇数、即ち
後半では、メモリーはラスタスキヤン２〜ｍの前
半で書き込まれたデータを読み出し、同じアドレ
スにラスタスキヤン２＋ｍ〜２ｍのデータ順次書
き込む。この書き込まれたデータは次のフイール
ドの前半で読み出される。又このスキヤン方式の
前半では上電極はリアルタイムデータを、下電極
はメモリーデータを用いて、後半では逆になる。
このように、用いるデータの半分はリアルタイム
データを、又フレームメモリーは、同一アドレス
に２回のデータを多重化して用いることにより、
メモリー容量は従前に比し1/4に低減できる。
第６図は本発明のスキヤン方式の一例を示した
ものであり、タイミング線の信号を表わしてい
る。まず１フイールドの前半ではタイミング線の
上電極の奇数番目と下電極の偶数番目から、即ち
CU１とCU２から始まりCUn-1とCDnまで来ると
次に後半は上電極の偶数番目と下電極の奇数番目
から、即ちCU２とCU１から始まりCUnとDUn-1
で終り、１フイールドの走査が完了する。
ものであり、タイミング線の信号を表わしてい
る。まず１フイールドの前半ではタイミング線の
上電極の奇数番目と下電極の偶数番目から、即ち
CU１とCU２から始まりCUn-1とCDnまで来ると
次に後半は上電極の偶数番目と下電極の奇数番目
から、即ちCU２とCU１から始まりCUnとDUn-1
で終り、１フイールドの走査が完了する。
第７図を本発明を具体的に実現するためのブロ
ツク図である。ビデオ信号Ｖ，Ｓは同期分離、及
びタイミング発生回路３０に入ると共にＡ／Ｄ変
換器３１により、階調がデジタル信号に変換され
る。アドレス発生器３２はフレームメモリー３３
のアドレスコントロールをする。又Ｉ／Ｏコント
ローラ３４はデジタル化された階調信号をＡ／Ｄ
変換器３１から直接パネルを駆動する信号とメモ
リー３３からの信号とをマルチプレツクスする。
タイミング線ドライバ３７，３８はCU１〜CUn、
CD２〜CDnを本発明のスキヤン方式により駆動
する。又データドライバ３５，３６はデジタル化
された階調信号をベースに、階調をパルス幅変換
してSU１〜SUn，SD１〜SDnを駆動する。
ツク図である。ビデオ信号Ｖ，Ｓは同期分離、及
びタイミング発生回路３０に入ると共にＡ／Ｄ変
換器３１により、階調がデジタル信号に変換され
る。アドレス発生器３２はフレームメモリー３３
のアドレスコントロールをする。又Ｉ／Ｏコント
ローラ３４はデジタル化された階調信号をＡ／Ｄ
変換器３１から直接パネルを駆動する信号とメモ
リー３３からの信号とをマルチプレツクスする。
タイミング線ドライバ３７，３８はCU１〜CUn、
CD２〜CDnを本発明のスキヤン方式により駆動
する。又データドライバ３５，３６はデジタル化
された階調信号をベースに、階調をパルス幅変換
してSU１〜SUn，SD１〜SDnを駆動する。
第８図は第７図の動作を示しており１フイール
ドの前半の最初の部分である。ビデオ信号Ｖ，Ｓ
のデータをＡ／Ｄ変換器はデジタル化する。ラス
タスキヤン１，３，５の奇数番目はマルチプレツ
クサ３１によりＡ／Ｄ変換器出力より上電極デー
タドライバ信号DUに接続される。又メモリーの
出力はラスタスキヤンｍ＋２〜ｍ＋６であり、下
側のデータドライバ信号DDへ接続される。そし
てデータドライバ３５，３６にこの階調信号が転
送終了するとラツチ信号Ｌによりドライブ端子へ
送られパネル３９を駆動する信号としてセツトさ
れる。即ちＴ１がCU１，CD２の選択期間と対応
する。一方ラスタスキヤン２，４の信号はメモリ
ーへ送られ、次の後半で読み出される。
ドの前半の最初の部分である。ビデオ信号Ｖ，Ｓ
のデータをＡ／Ｄ変換器はデジタル化する。ラス
タスキヤン１，３，５の奇数番目はマルチプレツ
クサ３１によりＡ／Ｄ変換器出力より上電極デー
タドライバ信号DUに接続される。又メモリーの
出力はラスタスキヤンｍ＋２〜ｍ＋６であり、下
側のデータドライバ信号DDへ接続される。そし
てデータドライバ３５，３６にこの階調信号が転
送終了するとラツチ信号Ｌによりドライブ端子へ
送られパネル３９を駆動する信号としてセツトさ
れる。即ちＴ１がCU１，CD２の選択期間と対応
する。一方ラスタスキヤン２，４の信号はメモリ
ーへ送られ、次の後半で読み出される。
本発明は前述のように、まずラスタスキヤンの
リアルタイムデータを用いることにより、フレー
ムメモリーの容量を半分に低減する。更にフレー
ムメモリーの同一アドレスに何回も異なる走査位
置のデータを多重利用することによりメモリーの
容量を低減する。又タイミング線のスキヤン方法
を奇数番目と偶数番目に分けて行なうことにより
メモリーの容量を1/4に低減できる。
リアルタイムデータを用いることにより、フレー
ムメモリーの容量を半分に低減する。更にフレー
ムメモリーの同一アドレスに何回も異なる走査位
置のデータを多重利用することによりメモリーの
容量を低減する。又タイミング線のスキヤン方法
を奇数番目と偶数番目に分けて行なうことにより
メモリーの容量を1/4に低減できる。
本発明によるフレームメモリーの低減法により
例えば200×200のマトリツクスにおけるメモリー
容量を160Kビツトから40Kビツトに低減し、コ
スト、消費電力では1/4に、サイズではよりコン
パクトにまとめられるという大きな効果を期待で
きる。
例えば200×200のマトリツクスにおけるメモリー
容量を160Kビツトから40Kビツトに低減し、コ
スト、消費電力では1/4に、サイズではよりコン
パクトにまとめられるという大きな効果を期待で
きる。
上述の如く本発明は、一対の基板内に液晶が封
入され、該基板の一方の基板上に行方向、他方の
基板上に列方向に複数の電極が配列され、該行方
向の電極が上側電極群と下側電極群に分割され、
該上側電極群へは第一走査信号群のデータ、該下
側電極群へは第二走査信号群のデータが供給され
てなる液晶表示装置において、該第一走査信号群
のデータのうちの偶数番目（又は奇数番目）の第
三走査信号群のデータ及び該第二走査信号群のう
ちの奇数番目（又は偶数番目）の第四走査信号群
のデータを記憶するフレームメモリ手段を有し、
該第一走査信号群のデータのうちの奇数番目（又
は偶数番目）の第五走査信号群のデータ及び、該
第二走査群のデータのうちの偶数番目（又は奇数
番目）の第六走査信号群のデータは、直接該上側
電極群又は下側電極群に供給されてなるようにし
たから、従来のフレームメモリの1/4の容量で表
示が実現でき、従つて、コスト、消費電力ともに
１／４にすることができる効果を得ることができる。
入され、該基板の一方の基板上に行方向、他方の
基板上に列方向に複数の電極が配列され、該行方
向の電極が上側電極群と下側電極群に分割され、
該上側電極群へは第一走査信号群のデータ、該下
側電極群へは第二走査信号群のデータが供給され
てなる液晶表示装置において、該第一走査信号群
のデータのうちの偶数番目（又は奇数番目）の第
三走査信号群のデータ及び該第二走査信号群のう
ちの奇数番目（又は偶数番目）の第四走査信号群
のデータを記憶するフレームメモリ手段を有し、
該第一走査信号群のデータのうちの奇数番目（又
は偶数番目）の第五走査信号群のデータ及び、該
第二走査群のデータのうちの偶数番目（又は奇数
番目）の第六走査信号群のデータは、直接該上側
電極群又は下側電極群に供給されてなるようにし
たから、従来のフレームメモリの1/4の容量で表
示が実現でき、従つて、コスト、消費電力ともに
１／４にすることができる効果を得ることができる。
第１図は本発明に用いる上下電極分割パネルの
駆動電極配置を示す。第２図は第１図のパネルの
従来における階調表示駆動例であり、第３図はフ
レームメモリーと、タイミング線のスキヤン方
法、及びラスタスキヤン信号との関係を表わすグ
ラフである。第４図は本発明におけるタイミング
線のスキヤン方法とラスタスキヤン信号との関係
を示すグラフであり、第５図はその動作を詳しく
説明する図である。又第６図は本発明のタイミン
グ線のスキヤン方式による波形例である。第７図
は本発明によるスキヤン方式を実現するためのブ
ロツク図、第８図はその動作波形例である。
駆動電極配置を示す。第２図は第１図のパネルの
従来における階調表示駆動例であり、第３図はフ
レームメモリーと、タイミング線のスキヤン方
法、及びラスタスキヤン信号との関係を表わすグ
ラフである。第４図は本発明におけるタイミング
線のスキヤン方法とラスタスキヤン信号との関係
を示すグラフであり、第５図はその動作を詳しく
説明する図である。又第６図は本発明のタイミン
グ線のスキヤン方式による波形例である。第７図
は本発明によるスキヤン方式を実現するためのブ
ロツク図、第８図はその動作波形例である。
Claims (1)
- 【特許請求の範囲】 １ 一対の基板内に液晶が封入され、該基板上に
行方向、列方向の複数の電極が配列され、該行方
向または列方向の電極が少なくとも第１電極群と
第２電極群に分割されてなる液晶表示装置におい
て、 １フイールドの期間内に該第１電極へ第１走査
信号の第１信号データまたは第２信号データを交
互に飛び越し走査して供給してなる手段、 該１フイールドの期間内に該第２電極群へ第２
走査信号の第１信号データまたは第２信号データ
を交互に飛び越し走査して供給してなる手段、 該第１走査信号および該第２走査信号を記憶し
てなる記憶手段、 該第１走査信号の該第１信号データを該第１電
極群へ印加するとともに、該第１走査信号の該第
２信号データを該記憶手段に記憶させ、かつ該第
２走査信号の第２信号データを該第２電極群へ印
加してなる第１制御手段、 該第１走査信号の第２信号データを該記憶手段
から読み出して該第１電極群へ印加し、かつ、該
第２走査信号の第１信号データを該第２電極群へ
印加するとともに、該第２走査信号の該第２信号
データを該記憶手段に記憶してなる第２制御手段
を有することを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12939882A JPS5918995A (ja) | 1982-07-23 | 1982-07-23 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12939882A JPS5918995A (ja) | 1982-07-23 | 1982-07-23 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5918995A JPS5918995A (ja) | 1984-01-31 |
| JPH0339317B2 true JPH0339317B2 (ja) | 1991-06-13 |
Family
ID=15008575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12939882A Granted JPS5918995A (ja) | 1982-07-23 | 1982-07-23 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5918995A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2170033B (en) * | 1985-01-18 | 1988-06-02 | Apple Computer | Apparatus for driving liquid crystal display |
| JPS62209091A (ja) * | 1986-03-08 | 1987-09-14 | Nippon Beet Sugar Mfg Co Ltd | 抗腫瘍活性多糖 |
| JPS63106794A (ja) * | 1986-10-24 | 1988-05-11 | 松下電器産業株式会社 | 記憶装置の制御方法 |
| JPH0216596A (ja) * | 1988-07-05 | 1990-01-19 | Hitachi Ltd | 液晶ディスプレイ装置 |
| JP2609739B2 (ja) * | 1990-04-06 | 1997-05-14 | 株式会社日立製作所 | 液晶表示システム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53656A (en) * | 1976-06-25 | 1978-01-06 | Taisei Prefab Constr | Drainage pipe device in building |
| JPS53104120A (en) * | 1977-02-23 | 1978-09-11 | Nippon Hoso Kyokai <Nhk> | Picture display method |
-
1982
- 1982-07-23 JP JP12939882A patent/JPS5918995A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53656A (en) * | 1976-06-25 | 1978-01-06 | Taisei Prefab Constr | Drainage pipe device in building |
| JPS53104120A (en) * | 1977-02-23 | 1978-09-11 | Nippon Hoso Kyokai <Nhk> | Picture display method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5918995A (ja) | 1984-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920000355B1 (ko) | 디스플레이 패널 구동장치 | |
| CN1292399C (zh) | 显示装置驱动设备 | |
| US20020154089A1 (en) | Active matrix display and image forming system | |
| JP3148972B2 (ja) | カラー表示装置の駆動回路 | |
| JPH10133172A (ja) | 単純マトリクス型表示装置の駆動回路 | |
| JPH08123367A (ja) | 映像信号処理装置及び映像信号処理方法 | |
| JPH0339317B2 (ja) | ||
| JPH07121143A (ja) | 液晶表示装置及び液晶駆動方法 | |
| JP3156327B2 (ja) | 液晶表示装置 | |
| JPH11175037A (ja) | 液晶表示装置 | |
| JP2747583B2 (ja) | 液晶パネルの駆動回路及び液晶装置 | |
| JPH0147797B2 (ja) | ||
| JPH0230027B2 (ja) | ||
| JPS6363093A (ja) | 表示装置 | |
| JPH11282437A (ja) | 液晶表示パネルのインタフェース装置 | |
| JP3230408B2 (ja) | 表示装置 | |
| JPH08304774A (ja) | 画像表示装置 | |
| JP3420392B2 (ja) | 液晶表示装置及び垂直走査方法 | |
| JP3750731B2 (ja) | 表示パネル駆動回路及び画像表示装置 | |
| JP2536407B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3235116B2 (ja) | 液晶表示装置 | |
| JPH06105390B2 (ja) | 液晶装置の信号転送方式 | |
| JP2939648B2 (ja) | Ｌｃｄ表示制御方式 | |
| JPS61213897A (ja) | 画像表示装置 | |
| JP3296645B2 (ja) | ２画面駆動回路 |