JPS5918995A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPS5918995A JPS5918995A JP12939882A JP12939882A JPS5918995A JP S5918995 A JPS5918995 A JP S5918995A JP 12939882 A JP12939882 A JP 12939882A JP 12939882 A JP12939882 A JP 12939882A JP S5918995 A JPS5918995 A JP S5918995A
- Authority
- JP
- Japan
- Prior art keywords
- data
- numbered
- timing
- lines
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマトリックス・ディスプレイ・ノシネルの駆動
方法に関するものである。
方法に関するものである。
マトリックス・ディスプレイ・パネルとは、駆動電極が
Ｘ、Ｙ両方向にマトリックス状に配置され、文字やグラ
フ、又は画像を表示するために用いられる。例えば液晶
ディスプレイの場合Ｎ本のデータ線とＭ本のタイミング
線により構成される（ＮＸＭ）個の画素により表示が行
なわれる。こノ時普通では、１つのタイミング線を選択
し、その列の画素にデータ線からデータを書き込み駆動
するマルチプレックス駆動が用いられ、１つの画素に対
応するデータが印加される期間は全体の１／Ｍとなり、
通常これをデユーティと称する。
Ｘ、Ｙ両方向にマトリックス状に配置され、文字やグラ
フ、又は画像を表示するために用いられる。例えば液晶
ディスプレイの場合Ｎ本のデータ線とＭ本のタイミング
線により構成される（ＮＸＭ）個の画素により表示が行
なわれる。こノ時普通では、１つのタイミング線を選択
し、その列の画素にデータ線からデータを書き込み駆動
するマルチプレックス駆動が用いられ、１つの画素に対
応するデータが印加される期間は全体の１／Ｍとなり、
通常これをデユーティと称する。
一般に画像やグラフィック表示の場合、タイミング線は
２００本は必要である。ところが液晶やエレクトロ・ル
ミネッセンス等を用いたマトリックス・パネルではデユ
ーティが１／２００では十分なコントラストがとれない
ことがある。これを緩和する手段として上下駆動法があ
る。これはパネルを上下に２分割し、上側と下側からデ
ータ線を別に設けることに同一期間に２つのタイミング
線が同時に選択されるようにして、デユーティを半分に
する方法である。
２００本は必要である。ところが液晶やエレクトロ・ル
ミネッセンス等を用いたマトリックス・パネルではデユ
ーティが１／２００では十分なコントラストがとれない
ことがある。これを緩和する手段として上下駆動法があ
る。これはパネルを上下に２分割し、上側と下側からデ
ータ線を別に設けることに同一期間に２つのタイミング
線が同時に選択されるようにして、デユーティを半分に
する方法である。
第１図は上下電極分割パネルによる液晶マトリックス・
パネルの駆動電極配置を示している。駆動電極をなすデ
ータ線ＳＵ、〜ＳＵｎ、は上側に、ＳＤ、〜５ＤｒＬは
下側に配置され、又タイミングａａ ｕ、 −ａ ｕｆ
ｉ 、 ＯＤＩ −ＯＤｍは上下に分割され、（ｎ Ｘ
２ ｍ ）個の画素を構成している。
パネルの駆動電極配置を示している。駆動電極をなすデ
ータ線ＳＵ、〜ＳＵｎ、は上側に、ＳＤ、〜５ＤｒＬは
下側に配置され、又タイミングａａ ｕ、 −ａ ｕｆ
ｉ 、 ＯＤＩ −ＯＤｍは上下に分割され、（ｎ Ｘ
２ ｍ ）個の画素を構成している。
第２図は第１図のパネルの駆動波形例であり、タイミン
グ線ＯＵ、とＣＤ１ 、ＯＵ、とＯＤ、。
グ線ＯＵ、とＣＤ１ 、ＯＵ、とＯＤ、。
・・・・・・・・・ＯＵｍとＱＤｍというように上下が
１つのペアとなりスキャンするのでデユーティは２ｍ本
タイミング線があるにもかかわらす１／ｆｙＬとなる。
１つのペアとなりスキャンするのでデユーティは２ｍ本
タイミング線があるにもかかわらす１／ｆｙＬとなる。
又データ線には各々上下別個のデータが同時に与えられ
る。画像表示の場合は階調が必要となり、階調性は第２
図の如く、データ線に印加する駆動パルス幅を変調する
ことにより実現できる。このような駆動方式とパネルを
用いて、ラスタ・スキャン方式のようなテレビ画像表示
を行なう時、実際のテレビ画面用の走査線Ｓのスキヤン
グと、第１図に示すパネルのタイミング線ＯＵ１〜ＯＵ
ｍのスキヤングｍＵ及びＣＤ、〜ＯＤｍのスキヤング線
りの関係は第３図の様になる。実線の走査線Ｓは１フイ
一ルド期間内に時間に対して走査位置は下へ行くからＳ
の如くなる。一方タイミング線は上下がペアで選択され
てスキャンするのでＳの半分の傾きになる。この結果、
タイミング線の選択時とその場所に対応するテレビ信号
の走査位置が一致するところがなく従って実際のテレビ
信号は一旦、フレームメモリーにそのデータを格納し、
そのデータが対応するタイミング線の走査位置で再び読
み出して駆動することになる。この場合メモリーの容量
としては（ｒｂ Ｘ ２ ｍ ）個の画素に対し、１６
レベルの階調（４ビツト）が必要となるから、（ｒ＋、
ｘ２ｒｎｘ４）ビットとなる。例えば（２００Ｘ２００
）画素に対しては１６０にビットというぼう大なメモリ
ー容量が必要となり、コスト面、サイズ面、消費電力面
から問題が大きい従って本発明の目的はフレーム・メモ
リーの容量を低減可能な手段を提供することにある。
る。画像表示の場合は階調が必要となり、階調性は第２
図の如く、データ線に印加する駆動パルス幅を変調する
ことにより実現できる。このような駆動方式とパネルを
用いて、ラスタ・スキャン方式のようなテレビ画像表示
を行なう時、実際のテレビ画面用の走査線Ｓのスキヤン
グと、第１図に示すパネルのタイミング線ＯＵ１〜ＯＵ
ｍのスキヤングｍＵ及びＣＤ、〜ＯＤｍのスキヤング線
りの関係は第３図の様になる。実線の走査線Ｓは１フイ
一ルド期間内に時間に対して走査位置は下へ行くからＳ
の如くなる。一方タイミング線は上下がペアで選択され
てスキャンするのでＳの半分の傾きになる。この結果、
タイミング線の選択時とその場所に対応するテレビ信号
の走査位置が一致するところがなく従って実際のテレビ
信号は一旦、フレームメモリーにそのデータを格納し、
そのデータが対応するタイミング線の走査位置で再び読
み出して駆動することになる。この場合メモリーの容量
としては（ｒｂ Ｘ ２ ｍ ）個の画素に対し、１６
レベルの階調（４ビツト）が必要となるから、（ｒ＋、
ｘ２ｒｎｘ４）ビットとなる。例えば（２００Ｘ２００
）画素に対しては１６０にビットというぼう大なメモリ
ー容量が必要となり、コスト面、サイズ面、消費電力面
から問題が大きい従って本発明の目的はフレーム・メモ
リーの容量を低減可能な手段を提供することにある。
本発明は次の２つの方式又はその組み合わせにより必要
となるメモリー容量を減らずものである１つはフレーム
メモリーに書かれたデータは１回読み出すと必要なくな
るので、同じメモリーアドレスに何回もデータの書き込
み、読み出しを行なう、即ち同一アドレスにデータを多
重回のアクセスを行なうことである。
となるメモリー容量を減らずものである１つはフレーム
メモリーに書かれたデータは１回読み出すと必要なくな
るので、同じメモリーアドレスに何回もデータの書き込
み、読み出しを行なう、即ち同一アドレスにデータを多
重回のアクセスを行なうことである。
更にもう１つは全てのラスタスキャンで送られてくるデ
ータをメモリーに書き込むのではなく、タイミング線の
スキャンとラスタスキャンのスピードを一致させること
によりラスタスキャンのデータの一部はリアルタイムで
データ線により駆動する方法である。
ータをメモリーに書き込むのではなく、タイミング線の
スキャンとラスタスキャンのスピードを一致させること
によりラスタスキャンのデータの一部はリアルタイムで
データ線により駆動する方法である。
この２の方式を実現するいめには、タイミング線のスキ
ヤングのシーケンスを最適化すればよい本発明の内容を
詳しく説明するために、第４図に本発明のスキャン方式
を示す。破線Ｓは実際のラスタスキャンのスキヤング位
置を示す。これに対しパネルのタイミング線のスキャニ
ングラインＵとＤを第３図に対し、１フイールド内で更
に上、下を各々２分割して２回スキャンする。このスキ
ャン方式は、上側電極を例にとるとまずＯＵ。
ヤングのシーケンスを最適化すればよい本発明の内容を
詳しく説明するために、第４図に本発明のスキャン方式
を示す。破線Ｓは実際のラスタスキャンのスキヤング位
置を示す。これに対しパネルのタイミング線のスキャニ
ングラインＵとＤを第３図に対し、１フイールド内で更
に上、下を各々２分割して２回スキャンする。このスキ
ャン方式は、上側電極を例にとるとまずＯＵ。
〜ＯＵｍ−１までの奇数番目をスキャンし、この時用い
るデータは実際のラスタスキャンの信号をリアルタイム
で用いる。又実際のラスタスキャン信号の偶数番目に当
たるラインはフレームメモ＋Ｊ−にデータを書き込む。
るデータは実際のラスタスキャンの信号をリアルタイム
で用いる。又実際のラスタスキャン信号の偶数番目に当
たるラインはフレームメモ＋Ｊ−にデータを書き込む。
次にタイミング線が奇数番目の最終ラインＯＵｍ−，に
なると次にタイミング線ａｔｙｔ 〜ＯＵ−の偶数番目
のスキャンに入る。
なると次にタイミング線ａｔｙｔ 〜ＯＵ−の偶数番目
のスキャンに入る。
この時には実際のラスタ・スキャンの信号は存在しない
ので、先に偶数番目はフレームメモリーに書き込んであ
るから、フレームメモリーがら読み出して偶数番目のタ
イミング線のデータとする。
ので、先に偶数番目はフレームメモリーに書き込んであ
るから、フレームメモリーがら読み出して偶数番目のタ
イミング線のデータとする。
このようにタイミング線を奇数番目、偶数番目を別々に
スキャンすることによりラスタスキャンのリアルタイム
データを半分は利用でき、フレームメモリーの容量は半
分で済むことになる。
スキャンすることによりラスタスキャンのリアルタイム
データを半分は利用でき、フレームメモリーの容量は半
分で済むことになる。
又第４図において、下側電極は、前述のようにやはり奇
数番目と偶数番目とが各々別々にスキャンされて、やは
り奇数番目はリアルタイムデータを用い、偶数番目はフ
レームメモリーのデータを用いる。この時の上電極と下
電極の関係を見ると上電極が奇数番目のスキャン時はリ
アルタイムデータを用いている。この時下電極は偶数番
目のスキャンをしており、フレームメモリーからの読み
出しデータを用いる。１回データが読み出されればその
メモリーのアドレス部は不要になる。このあいたアドレ
スにリアルタイムの偶数番目のデータを書いておく。こ
うして、上電極奇数番目のタイミング線をリアルタイム
データによりスキャンする時には下［極偶数番目のタイ
ミング線はフレームメモリーのデータを読み出してスキ
ャンし、読み出したアドレスには上電極偶数番目用のデ
ータを書いておく。次に上電極偶数番目のタイミング線
のスキャンになると先程書かれたデータを読み出して用
いると同時に１１度読み出されて不要になったアドレス
に下電極偶数番目用のデータを書くと共に下電極奇数番
目のタイミング線はリアルタイムデータにより駆動され
る。この様子を見るとメモリーに入っているデータは同
一アドレスには上電極用か下電極用かが時間的に半分ず
つ格納されており、同一アドレスに２重に多重化されて
いる。この゛ことはメモリーの容量を半分にできること
を意味している。
数番目と偶数番目とが各々別々にスキャンされて、やは
り奇数番目はリアルタイムデータを用い、偶数番目はフ
レームメモリーのデータを用いる。この時の上電極と下
電極の関係を見ると上電極が奇数番目のスキャン時はリ
アルタイムデータを用いている。この時下電極は偶数番
目のスキャンをしており、フレームメモリーからの読み
出しデータを用いる。１回データが読み出されればその
メモリーのアドレス部は不要になる。このあいたアドレ
スにリアルタイムの偶数番目のデータを書いておく。こ
うして、上電極奇数番目のタイミング線をリアルタイム
データによりスキャンする時には下［極偶数番目のタイ
ミング線はフレームメモリーのデータを読み出してスキ
ャンし、読み出したアドレスには上電極偶数番目用のデ
ータを書いておく。次に上電極偶数番目のタイミング線
のスキャンになると先程書かれたデータを読み出して用
いると同時に１１度読み出されて不要になったアドレス
に下電極偶数番目用のデータを書くと共に下電極奇数番
目のタイミング線はリアルタイムデータにより駆動され
る。この様子を見るとメモリーに入っているデータは同
一アドレスには上電極用か下電極用かが時間的に半分ず
つ格納されており、同一アドレスに２重に多重化されて
いる。この゛ことはメモリーの容量を半分にできること
を意味している。
第５図に本発明が更によくわかるように例をあげて説明
する。左から右へ時間の経過を示し、ラスタスキャンの
リアルタイムデータが１〜２ｍまで番号をつけておく。
する。左から右へ時間の経過を示し、ラスタスキャンの
リアルタイムデータが１〜２ｍまで番号をつけておく。
即ち用いる走査線本数は２恒本とする。２段目２１と３
段目２２は上、下のタイミング線の走査位置を示し、Ｄ
とはリアルタイムデータを用い、Ｒとはフレームメモリ
ーからの読み出しデータを用いることを意味する。又４
段目２６はフレームメモリーの動作を示しており、メモ
リーの１走査線のアドレスをＡ１−Ａｍ／２で示してい
る。当然このアドレス内には更に水平方向のドツト（例
えば２００コ×４ビツト）分のメモリー容量が存在する
。更に読み出し動作をＲ１書き込み動作をＷを表す。ラ
スタスキャンの１と２の２つの期間において上電極め奇
数番目ＯＵ１と下電極の偶数番目ＯＤ２が選択されてい
る。
段目２２は上、下のタイミング線の走査位置を示し、Ｄ
とはリアルタイムデータを用い、Ｒとはフレームメモリ
ーからの読み出しデータを用いることを意味する。又４
段目２６はフレームメモリーの動作を示しており、メモ
リーの１走査線のアドレスをＡ１−Ａｍ／２で示してい
る。当然このアドレス内には更に水平方向のドツト（例
えば２００コ×４ビツト）分のメモリー容量が存在する
。更に読み出し動作をＲ１書き込み動作をＷを表す。ラ
スタスキャンの１と２の２つの期間において上電極め奇
数番目ＯＵ１と下電極の偶数番目ＯＤ２が選択されてい
る。
又メモリーの走査アドレスはＡ１であり、０１）２には
Ａ１からラスタスキャン（ｍ ＋ ２ ）のデータを読
み出して駆動すると同時にはＯＵＩにはラスタスキャン
１の信号をリアルタイムに用いて駆動する。又この時メ
モリーの走査アドレスＡ１には、ラスタスキャン（ｍ＋
２）を読み出してから、同じアドレスにラスタスキャン
２を書き込む０この時メモリーに既に書き込まれている
ラスタスキャン（ｍ ＋ ２）〜（２恒）までの信号は
１フイールド前に書き込まれたものである。第５図の１
フイールド内において、タイミング線の上電極が奇数番
目、下電極が偶数番目時、即ち前半ではラスタスキャン
（ｍ ＋ ２ ）〜（２ｍ ）のデータを読み取り、同
じアドレスにラスタスキャン（２）〜（ｍ）のデータを
順次書いてゆく。次にタイミング線の上電極が偶数、下
電極が奇数、即ち後半では、メモリーはラスタスキャン
（２）〜（怖）の前半で書き込まれたデータを読み出し
、同じアドレスにラスタスキャン（ｍ ＋２ ）〜（２
常）のデータ順次書き込む。この書き込まれたデータは
次のフィールドの前半で読み出される。又このスキャン
方式の前半では上電極はリアルタイムデータを、下電極
はメモリーデータを用いて、後半では逆になる。このよ
うに、用いるデータの半分はリアルタイムデータを、又
フレームメモリーは同一アドレスに２回のデータを多重
化して用いることにより、メモリー容量は従前に比し１
／４に低減できる。
Ａ１からラスタスキャン（ｍ ＋ ２ ）のデータを読
み出して駆動すると同時にはＯＵＩにはラスタスキャン
１の信号をリアルタイムに用いて駆動する。又この時メ
モリーの走査アドレスＡ１には、ラスタスキャン（ｍ＋
２）を読み出してから、同じアドレスにラスタスキャン
２を書き込む０この時メモリーに既に書き込まれている
ラスタスキャン（ｍ ＋ ２）〜（２恒）までの信号は
１フイールド前に書き込まれたものである。第５図の１
フイールド内において、タイミング線の上電極が奇数番
目、下電極が偶数番目時、即ち前半ではラスタスキャン
（ｍ ＋ ２ ）〜（２ｍ ）のデータを読み取り、同
じアドレスにラスタスキャン（２）〜（ｍ）のデータを
順次書いてゆく。次にタイミング線の上電極が偶数、下
電極が奇数、即ち後半では、メモリーはラスタスキャン
（２）〜（怖）の前半で書き込まれたデータを読み出し
、同じアドレスにラスタスキャン（ｍ ＋２ ）〜（２
常）のデータ順次書き込む。この書き込まれたデータは
次のフィールドの前半で読み出される。又このスキャン
方式の前半では上電極はリアルタイムデータを、下電極
はメモリーデータを用いて、後半では逆になる。このよ
うに、用いるデータの半分はリアルタイムデータを、又
フレームメモリーは同一アドレスに２回のデータを多重
化して用いることにより、メモリー容量は従前に比し１
／４に低減できる。
第６図は本発明のスキャン方式の一例を示したものであ
り、タイミング線の信号を表わしている。まず１フイー
ルドの前半ではタイミング線の上電極の奇数番目と下電
極の偶数番目から、即ちＣＵｌとＯＤ２から始まりＯＵ
倶−０とＯＤ情まで来ると次に後半は上電極の偶数番目
と下電極の奇数番目から、即ちＯＵ２とＯＤｉから始ま
りＯＵｍとＯＤ ｍ−１で終り、１フイールドの走査が
完了する。
り、タイミング線の信号を表わしている。まず１フイー
ルドの前半ではタイミング線の上電極の奇数番目と下電
極の偶数番目から、即ちＣＵｌとＯＤ２から始まりＯＵ
倶−０とＯＤ情まで来ると次に後半は上電極の偶数番目
と下電極の奇数番目から、即ちＯＵ２とＯＤｉから始ま
りＯＵｍとＯＤ ｍ−１で終り、１フイールドの走査が
完了する。
第７図を本発明を具体的に実現するためのブロック図で
ある。ビデオ信号Ｖ、Ｓは同期分離、及びタイミング発
生回路３０に入ると共にＡ、 ／ Ｄ変換器３１により
、階調がデジタル信号に変換される。アドレス発生器３
２はフレームメモリー３３のアドレスコントロールをす
る。又工１０コントローラ３４はデジタル化された階調
信号をＡ ／ Ｄ変換器３１から直接パネルを駆動する
信号とメモリー３３からの信号とをマルチプレックスす
る。
ある。ビデオ信号Ｖ、Ｓは同期分離、及びタイミング発
生回路３０に入ると共にＡ、 ／ Ｄ変換器３１により
、階調がデジタル信号に変換される。アドレス発生器３
２はフレームメモリー３３のアドレスコントロールをす
る。又工１０コントローラ３４はデジタル化された階調
信号をＡ ／ Ｄ変換器３１から直接パネルを駆動する
信号とメモリー３３からの信号とをマルチプレックスす
る。
タイミング線ドライバ３７．３８はＯＵ１〜ＯＵｍ 、
ＯＤ ２〜ＣＤｍを本発明のスキャン方式により駆動
する。又データドライバ３５．３６はデジタル化された
階調信号をベースに、階調をパルス幅変換してＳＵ１〜
５ＵｒＬ、ＳＤ１〜５ＤｒＬを駆動する。
ＯＤ ２〜ＣＤｍを本発明のスキャン方式により駆動
する。又データドライバ３５．３６はデジタル化された
階調信号をベースに、階調をパルス幅変換してＳＵ１〜
５ＵｒＬ、ＳＤ１〜５ＤｒＬを駆動する。
第８図は第７図の動作を示しており１フイールドの前半
の最初の部分である。ビデオ信号Ｖ、ＳのデータをＡ
／ ｐ変換器はデジタル化する。ラスクスキャン１，３
．５の奇数番目はマルチプレックサ３１によりＡ ／
Ｄ変換器出力より上電極データドライバ信号ＤＵに接続
される。又メモリーの出力はラスクスキャン（ｍ ＋２
）〜（ｍ＋６）であり、下側のデータドライバ信号Ｄ
Ｄへ接続される。そしてデータドライバ３５．３６にこ
の階調信号が転送終了するとラッチ信号りによりドライ
ブ端子へ送られパネル６９を駆動する信号としてセット
される。即ちＴ１がＯＵｌ 、ＯＤ２の選択期間と対応
する。一方うスクスキャン２．４の信号はメモリーへ送
られ、次の後半で読み出される本発明は前述のように、
まずラスクスキャンのリアルタイムデータを用いること
により、フレームメモリーの容量を半分に低減する。更
にフレームメモリーの同一アドレスに何回も異なる走査
位置のデータを多重利用することによりメモリーの容量
を低減する。又タイミング線のスキャン方法を奇数番目
と偶数番目に分けて行なうことによりメモリーの容量を
１／４に低減できる。
の最初の部分である。ビデオ信号Ｖ、ＳのデータをＡ
／ ｐ変換器はデジタル化する。ラスクスキャン１，３
．５の奇数番目はマルチプレックサ３１によりＡ ／
Ｄ変換器出力より上電極データドライバ信号ＤＵに接続
される。又メモリーの出力はラスクスキャン（ｍ ＋２
）〜（ｍ＋６）であり、下側のデータドライバ信号Ｄ
Ｄへ接続される。そしてデータドライバ３５．３６にこ
の階調信号が転送終了するとラッチ信号りによりドライ
ブ端子へ送られパネル６９を駆動する信号としてセット
される。即ちＴ１がＯＵｌ 、ＯＤ２の選択期間と対応
する。一方うスクスキャン２．４の信号はメモリーへ送
られ、次の後半で読み出される本発明は前述のように、
まずラスクスキャンのリアルタイムデータを用いること
により、フレームメモリーの容量を半分に低減する。更
にフレームメモリーの同一アドレスに何回も異なる走査
位置のデータを多重利用することによりメモリーの容量
を低減する。又タイミング線のスキャン方法を奇数番目
と偶数番目に分けて行なうことによりメモリーの容量を
１／４に低減できる。
本発明によるフレームメモリーの低減法により例えば２
００Ｘ２００のマトリックスにおけるメモリー容置を１
６０にビットから４ＤＫビツトに低減し、コスト、消費
電力では１／４に、サイズではよりコンパクトにまとめ
られるという大きな効果を期待できる。
００Ｘ２００のマトリックスにおけるメモリー容置を１
６０にビットから４ＤＫビツトに低減し、コスト、消費
電力では１／４に、サイズではよりコンパクトにまとめ
られるという大きな効果を期待できる。
第１図は本発明に用いる上下電極分割パネルの駆動ｍ極
配置を示す。第２図は第１図のパネルの従来における階
調表示駆動例であり、第６図はフレームメモリーと、タ
イミング線のスキャン方法、及びラスクスキャン信号と
の関係を表わすグラフである。 第４図は本発明（こおけるタイミング線のスキャン方法
とラスクスキャン信号との関係を示すグラフであり、第
５図はその動作を詳しく説明する図である。又第６図は
本発明のタイミング線のスキャン方式による波形例であ
る。第７図は本発明によるスキャン方式を実現するため
のブロック図、第８図はその動作波形例である。 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務 手続補正〒、ｌ＋（方式） １ 車ｆ′１の表示 昭和５７年 持Ｎ’１Ｍｉ第１２９５９８弓２ 発明
の名杓・ マトリックス・ディスズレイーパネルの駆動方式％式％ ５ン山ｌ′命イ；ｄ］１１伺
配置を示す。第２図は第１図のパネルの従来における階
調表示駆動例であり、第６図はフレームメモリーと、タ
イミング線のスキャン方法、及びラスクスキャン信号と
の関係を表わすグラフである。 第４図は本発明（こおけるタイミング線のスキャン方法
とラスクスキャン信号との関係を示すグラフであり、第
５図はその動作を詳しく説明する図である。又第６図は
本発明のタイミング線のスキャン方式による波形例であ
る。第７図は本発明によるスキャン方式を実現するため
のブロック図、第８図はその動作波形例である。 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務 手続補正〒、ｌ＋（方式） １ 車ｆ′１の表示 昭和５７年 持Ｎ’１Ｍｉ第１２９５９８弓２ 発明
の名杓・ マトリックス・ディスズレイーパネルの駆動方式％式％ ５ン山ｌ′命イ；ｄ］１１伺
Claims (1)
- （］） 上上策電極分割の駆動′電極を有するマ）
ＩＪラックスディスプレイ・パネルをフレームメモリー
を用いて駆動する駆動方式において、前記フレームメモ
リーの同一アドレスに複数の表示データを時分割多重化
することを特徴とするマトリックス・ディスプレイ・パ
ネルの駆動方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12939882A JPS5918995A (ja) | 1982-07-23 | 1982-07-23 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12939882A JPS5918995A (ja) | 1982-07-23 | 1982-07-23 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5918995A true JPS5918995A (ja) | 1984-01-31 |
| JPH0339317B2 JPH0339317B2 (ja) | 1991-06-13 |
Family
ID=15008575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12939882A Granted JPS5918995A (ja) | 1982-07-23 | 1982-07-23 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5918995A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61169893A (ja) * | 1985-01-18 | 1986-07-31 | アプル・コンピユ−タ・インコ−ポレ−テツド | 液晶表示装置用表示回路 |
| JPS62209091A (ja) * | 1986-03-08 | 1987-09-14 | Nippon Beet Sugar Mfg Co Ltd | 抗腫瘍活性多糖 |
| JPS63106794A (ja) * | 1986-10-24 | 1988-05-11 | 松下電器産業株式会社 | 記憶装置の制御方法 |
| JPH0216596A (ja) * | 1988-07-05 | 1990-01-19 | Hitachi Ltd | 液晶ディスプレイ装置 |
| JPH03101790A (ja) * | 1990-04-06 | 1991-04-26 | Hitachi Ltd | 液晶表示システム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53656A (en) * | 1976-06-25 | 1978-01-06 | Taisei Prefab Constr | Drainage pipe device in building |
| JPS53104120A (en) * | 1977-02-23 | 1978-09-11 | Nippon Hoso Kyokai <Nhk> | Picture display method |
-
1982
- 1982-07-23 JP JP12939882A patent/JPS5918995A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53656A (en) * | 1976-06-25 | 1978-01-06 | Taisei Prefab Constr | Drainage pipe device in building |
| JPS53104120A (en) * | 1977-02-23 | 1978-09-11 | Nippon Hoso Kyokai <Nhk> | Picture display method |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61169893A (ja) * | 1985-01-18 | 1986-07-31 | アプル・コンピユ−タ・インコ−ポレ−テツド | 液晶表示装置用表示回路 |
| JPS62209091A (ja) * | 1986-03-08 | 1987-09-14 | Nippon Beet Sugar Mfg Co Ltd | 抗腫瘍活性多糖 |
| JPH0372084B2 (ja) * | 1986-03-08 | 1991-11-15 | Nippon Beet Sugar Mfg | |
| JPS63106794A (ja) * | 1986-10-24 | 1988-05-11 | 松下電器産業株式会社 | 記憶装置の制御方法 |
| JPH0216596A (ja) * | 1988-07-05 | 1990-01-19 | Hitachi Ltd | 液晶ディスプレイ装置 |
| JPH03101790A (ja) * | 1990-04-06 | 1991-04-26 | Hitachi Ltd | 液晶表示システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0339317B2 (ja) | 1991-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2702941B2 (ja) | 液晶表示装置 | |
| US7369124B2 (en) | Display device and method for driving the same | |
| CN1292399C (zh) | 显示装置驱动设备 | |
| JP3148972B2 (ja) | カラー表示装置の駆動回路 | |
| KR20080090316A (ko) | 화상 표시 장치 및 화상 표시 방법 | |
| CN101083066B (zh) | 显示设备、驱动显示设备的装置和显示设备的驱动方法 | |
| JP5085650B2 (ja) | 液晶パネル駆動装置、および液晶表示装置の駆動方法 | |
| JPS5918995A (ja) | 液晶表示装置 | |
| KR101480002B1 (ko) | 표시 장치 및 그 구동 방법 | |
| JP2009020197A (ja) | 表示装置ならびにその駆動回路および駆動方法 | |
| EP0921518A2 (en) | Interface for liquid crystal display | |
| JPH0147797B2 (ja) | ||
| JP2590782B2 (ja) | 液晶表示装置 | |
| JP3230408B2 (ja) | 表示装置 | |
| JP3750731B2 (ja) | 表示パネル駆動回路及び画像表示装置 | |
| CN110336988B (zh) | 一种全激光投影的三级视频信息传输系统 | |
| JP2003022059A (ja) | マトリクス型表示装置およびマトリクス型表示装置の駆動方法 | |
| JPS648831B2 (ja) | ||
| JP2752623B2 (ja) | Ｔｆｔ液晶表示装置の駆動方法およびｔｆｔ液晶表示装置 | |
| JP3235116B2 (ja) | 液晶表示装置 | |
| JP2742261B2 (ja) | マトリクス型表示装置 | |
| JPS5936486A (ja) | マトリクス・ディスプレイ・パネルの駆動方法 | |
| JPH065927B2 (ja) | 液晶テレビパネルの駆動方式 | |
| JP2902978B2 (ja) | Ｌｅｄ表示装置およびその映像表示方法 | |
| JPS61289389A (ja) | 液晶パネルの駆動方式 |