JPH0230027B2

JPH0230027B2 -

Info

Publication number: JPH0230027B2
Application number: JP56000347A
Authority: JP
Inventors: Hisao Hanmura; Masahiro Kosaka
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1981-01-07
Filing date: 1981-01-07
Publication date: 1990-07-04
Also published as: JPS57114189A

Description

【発明の詳細な説明】本発明はマトリクス表示装置の駆動回路に関す
る。

マトリクス表示装置において多数の画素をコン
トラストの良好な状態で表示するために、多重マ
トリクス方式あるいは反転多重マトリクス方式と
呼ぶ方式が既に公知である（特開昭54−106189）。

一般的な２重マトリクス方式表示装置の構成と
動作波形を第１図及び第２図に示す。

第１図に於いて、１００は、画像データ供給回
路であり、AD変換器２、タイミング制御回路３
より構成される。列電極駆動回路４，５はそれぞ
れラインメモリ４１，５１、ラツチレジスタ４
２，５２、及び変調器４３，５３により構成され
る。６は行電極駆動回路である。

マトリクス表示パネル７は２枚の基板８，９の
間に液晶、エレクトロルミネツセンス材料等の電
気光学効果を有する材料が封入されている。一方
の基板８にはＩ本の行電極X₁〜X_Iが形成されて
おり、他方の基板９にはＪ本のＡ列電極Y_A1〜
Y_AJとＪ本のＢ列電極Y_B1〜Y_BJが存在し、列電極
は電気的に２つのグループに分割され、Ｊ列の表
示例Y₁〜Y_Jを形成する。従つて行電極と列電極
が交叉する部分に形成される画素は、2I行、Ｊ列
形成され、第ｉ行目の行電極X_i（ｉ＝１、２，…
Ｉ）は第2i−１行目の画素と第2i行目の画素に接
続している。また、第ｊ番目の表示列Y_j（ｊ＝
１，２，…Ｊ）のＡ列電極Y_Ajは奇数行目（2i−
１行目）に存在する画素に接続し、Ｂ列電極Y_Bj
は偶数行目（2i行目）に存在する画素に接続され
ている。

第２図に於いて画像信号VDの部分の丸印内に
記入した数値は画像信号の走査線の行数を示して
いる。

画像信号入力端子１には第２図に示すごとき画
像信号VDが加えられ、AD変換器２は画像信号
VDとサンプリングクロツクCP₁を受取り、CP₁
に同期してVDの値をデジタル信号SDに変換す
る。タイミング制御回路３では画像信号VDより
同期信号を抽出し、表示装置を制御するサンプリ
ングクロツクCP₁、書込クロツクCP_A、CP_B、ス
トローブパルスSTB等のタイミング信号を発生
して他の部分に供給する。

ラインメモリ４１はデジタル画像信号SDと走
査線の奇数行目の期間に発生する書込クロツク
CP_Aを入力し、CP_Aに同期して走査線の１行分の
画像データを順次記憶する。また、ラインメモリ
５１はデジタル画像信号SDと、走査線の偶数行
目の期間に発生する書込クロツクCP_Bを入力と
し、CP_Bに同期して走査線の１行分の画像データ
を記憶する。従つて、ラインメモリ４１には常に
走査線の奇数行目の画像データが、ラインメモリ
５１には走査線の偶数行目の画像データが書込ま
れる。第２図に示す如く、例えば一画面の最初の
部分に於いては、まずラインメモリ４１には走査
線の１行目の画像データが書込まれ、次にライン
メモリ５１に走査線の２行目の画像データが書込
まれる。

ストローブパルスSTBは走査線の偶数行目の
画像データがラインメモリ５１への書込みが終わ
つた時点で発生する。ラツチレジスタ４２，５２
はラインメモリ４１，５１に記憶された全画像デ
ータとストローブパルスSTBを入力し、STBに
同期してラインメモリ４１，５１中の全画像デー
タを一斉にラツチする。

変調器４３はラツチレジスタ４２にラツチされ
た走査線の奇数行目の画像データを入力し、各画
素の輝度を変調する列電極駆動信号V_YAj（ｊ＝１，
２，…Ｊ）を発生し列電極Y_Ajに供給し、同様に
変調器４３はラツチレジスタ５２にラツチされた
走査線の偶数行目の画像データを入力して列電極
駆動信号V_YBjを発生し、列電極Y_Bjに供給する。

行電極駆動回路６はストローブパルスSTBを
入力して行電極駆動信号V_Xi（ｉ＝１，２，…Ｉ）
を発生して行電極Xiに供給する。行電極駆動信
号V_Xiは行電極X_iの１行のみが選択状態になり、
残りの行電極は非選択状態になり、かつ選択状態
である行電極X_iがストローブパルスSTBに同期
して順次移動するものである。

尚、行電極駆動信号V_Xi及び列電極駆動信号
V_YAj、V_YBjの具体的波形は表示パネルに用いる電
気光学材料によつて異なる。

画像信号VDの走査線の第１行目と第２行目で
それぞれラインメモリ４１，５１に書込まれた画
像データは前述の如く走査線の第２行目の終りの
ストローブパルスSTBの発生によつてラツチレ
ジスタ４２，５２に転送され、変調器４３，５３
で列電極駆動信号V_YAj、V_YBjに変換され、列電極
Y_Aj、Y_Bjにはそれぞれ第１行目と第２行目の画像
データが出力される。この間にラインメモリ４
１，５１にはそれぞれ次の画像データとして映像
信号VDの走査線の第３行目と第４行目の画像デ
ータが書込まれる。このとき、行電極駆動回路６
は行電極の第１行目X₁を選択状態とする行電極
駆動信号V_Xiを発生し、表示列Y_iの第１行目と第
２行目の画素が表示される。

画像信号VDの走査線の第４行目の終りに再び
ストローブパルスSTBが発生し、列電極駆動信
号V_YAj、V_YBjは、それぞれ画像信号VDの第３行
目と第４行目に対応した駆動信号となり、また行
電極駆動信号V_Xiは行電極の第２行目X₂を選択状
態とするので、表示列Y_iの第３行目と第４行目の
画素が表示される。以下同様の動作を繰り返して
画素表示が行なわれる。

第３図は第１図に示す装置を小型化するために
列電極Y_Aj、Y_Bjの引出し端子及び列電極駆動回路
４，５をマトリクス表示パネル７の一方の基板９
の一方側に集めた場合の従来例である。第３図に
於いて、第１図と同一記号は同一の部分を示す。

第３図に示す様に、異なる列電極Y_Aj、Y_Bjの端
子をマトリクス表示パネル７の同一方向側に設け
る場合、列電極Y_Aj、Y_Bjと列電極駆動回路４，５
との信号接続線は交叉するために、フラツトケー
ブルで一括接続することはできなく多層配線とな
り、製造コストが高くなるという欠点がある。

本発明の目的は上記欠点を除去し、列電極と列
電極駆動回路との接続線が交叉せずに、容易に接
続作業が行なえるマトリクス表示装置を提供する
ことにある。

上記目的を達成する本発明マトリクス表示装置
の特徴とするところは、マトリクス表示パネルの
マトリクス状の画素の一列に対向する列電極が各
列毎に一定の規則性を持つて電気的に複数のグル
ープに分割され、複数のグループに分割された列
電極のうち少なくとも２つのグループの列電極の
端子が同一側に引出され、同一側に引出された少
なくとも２つのグループの列電極端子を単一の列
電極駆動回路に接続した点にある。

本発明マトリクス表示装置の特徴とするところ
を具体的に言えば、マトリクス表示パネルのマト
リクス状の画素の一列に対向する列電極が各列毎
に一定の規則性を持つて電気的に複数のグループ
に分割され、複数のグループに分割された列電極
のうち少なくとも２つのグループの列電極の端子
が同一側に引出され、同一側に引出された少なく
とも２つのグループの列電極を単一の列電極駆動
回路に接続し、画像データ供給回路から列電極駆
動回路へ供給される画像データの配列順序と、マ
トリクス表示パネルの同一側に引出された少なく
とも２つのグループの列電極の端子の配列順序と
を一致させた点にある。

ここでいう列電極を電気的に複数のグループに
分けるための一定の規則性とは、例えば列電極を
行電極数の４倍に分割し、各行電極に対向して４
行の画素を形成するようにし、４つのグループ
ａ，ｂ，ｃ，ｄに分ける場合、列電極のグループ
分けは、第１行目から順次ａ，ｂ，ｃ，ｄ，ａ，
ｂ，ｃ，ｄ，……となる多重方式、ａ，ｂ，ｃ，
ｄ，ｄ，ｃ，ｂ，ａ，ａ，ｂ，ｃ，ｄ，……とな
る反転多重方式等のように配列順序が規則正しく
繰返された配列となつていることを意味する。

更に、画像データ供給回路から列電極駆動回路
へ供給される画像データの配列順序とマトリクス
表示パネルの同一側に引出された少なくとも２つ
のグループの列電極の端子の配列順序とを一致さ
せるとは、例えば列電極を４重方式でグループに
分け、列電極の端子を総てマトリクス表示パネル
の同一側に引出し、その配列順序を第１列から順
次ａ，ｂ，ｃ，ｄ（以上第１列）、ａ，ｂ，ｃ，ｄ
（以下第２列）、……とする場合に、列電極駆動回
路のラインメモリに書込む画像データの記憶順序
をIa，Ib，Ic，Id（以上第１列）、Ia，Ib，Ic，Id
（以上第２列）、……とすることを意味する。

本発明の第１の実施例を第４図及び第５図を用
いて説明する。両図に於いて第１図から第３図と
同一記号は同一の部分を示す。

第４図に於いて、列電極駆動回路１０は、ライ
ンメモリ１０１、ラツチレジスタ１０２、変調器
１０３より構成されるが、単独でＡ列電極Y_Ajと
Ｂ列電極Y_Bjの両方を駆動できるように、出力数
は2Jとなつている。

画像データ供給回路１００は、AD変換器２、
タイミング制御回路３、バツフアメモリ１１及び
スイツチ１２より構成される。

タイミング制御回路３は、サンプリングクロツ
クCP₁、バツフアメモリ書込クロツクCP₂、バツ
フアメモリ読出しクロツクPC₃、切換クロツク
CP₄、ラインメモリ書込クロツクCP₅を発生する。

バツフアメモリ１１はデジタル画像信号SD₁と
バツフアメモリ書込クロツクCP₂及びバツフアメ
モリ読出しクロツクCP₃を入力し、CP₂に同期し
て走査線の１行分の画像データを順次記憶し、
CP₃に同期して記憶した走査線の１行分の画像デ
ータを順次出力する。バツフアメモリ１１から出
力されるデジタル画像信号をSD₂とする。

スイツチ１２はデジタル画像信号SD₁とSD₂及
び切換クロツクCP₄を入力として、SD₁とSD₂の
走査線の２行分の画像データをデジタル画像信号
SD₃として出力する。

第５図に示すごとく、バツフアメモリ書込クロ
ツクCP₂は奇数行目の走査線の期間に発生させる
ので、CP₂によつてバツフアメモリ１１には走査
線の奇数行目の画像データが記憶される。またバ
ツフアメモリ読出クロツクCP₃は偶数行目の走査
線の期間に発生するので、デジタル画像信号SD₂
は第２行目の走査線の期間に第１行目の画像デー
タが、第４行目には第３行目の画像データが、第
2i行目には、第2i−１行目の画像データが出力さ
れる。

スイツチ１２はデジタル画像信号SD₁とSD₂及
び切換クロツクCP₄を入力し、偶数行目の走査線
の期間にSD₁とSD₂を交互に切換えて出力SD₃と
する。したがつて、デジタル画像信号SD₃は走査
線の偶数行目の１行の間に走査線の２行分の画像
データを含んでいる。スイツチ１２は切換クロツ
クCP₄で制御され、初めはSD₂が入力される。し
たがつてデジタル画像信号SD₃には走査線の奇数
行目の画像データが先になるようにして、奇数行
目と偶数行目の画像データが交互に出力される。
この配列順序はマトリクス表示パネル７における
列電極の列電極駆動回路１０との接続順序が
Y_A1、Y_B1、……のごとくＡ側が先に並んでいる
ことに対応するものである。

第４図に於いて、列電極駆動回路１０内のライ
ンメモリ１０１はデジタル画像信号SD₃とライン
メモリ書込クロツクCP₅を入力とし、CP₅に同期
してSD₃の値を順次記憶する。ラインメモリ書込
クロツクCP₅は第５図に示すように画像信号VD
の偶数行目の走査線の期間に発生し、その周波数
は第２図に示す従来例の２倍になつているので、
ラインメモリ１０１では１走査線の期間に２行分
の画像データを書込むことができる。

ラツチレジスタ１０２及び変調器１０３は内部
の回路数が第１図及び第３図に示す従来例の２倍
の2J個になつている他は従来例と同じであり、偶
数行目の走査線の期間の終りで発生するストロー
ブパルスSTBに同期してラインメモリ１０１の
画像データを取込んで、列電極駆動信号V_YAi、
V_YBjに変換して出力する。

本実施例のマトリクス表示パネルは列電極をす
べて基板の同一側から駆動するようにした２重マ
トリクス方式である。すなわちＡ列電極Y_A1〜
Y_AJとＢ列電極Y_B1〜Y_BJの端子が基板の一方の端
に引出され、基板の端部に並んだ列電極の端子の
配列順序はY_A1，Y_B1，Y_A2，Y_B2，…，Y_AJ，Y_BJ
のごとくＡ列電極とＢ列電極が交互になつてい
る。列電極駆動回路１０内の変調器１０３の出力
である2J本の列電極駆動信号は第４図に示すごと
く順序をかえることなく該2J本の列電極に接続す
る。

以上のごとき構成においては、前述のとおりに
ラインメモリ１０１には走査線の奇数行目の画像
データと偶数行目の画像データを交互に書込んで
いるので、Ａ列電極の各列Y_Ajにはすべて走査線
の奇数行目に対応する駆動信号V_YAjが印加され、
Ｂ列電極の各列Y_Bjにはすべて走査線の偶数行目
に対応する駆動信号V_YBjが印加され、列電極Y_Aj
及びY_Bjと列電極駆動回路１０との接続線は交叉
しない。

以上の実施例は表示列の奇数行目の画素に接続
する列電極と偶数行目の画素に接続する列電極が
交互に並んでいたので、ラインメモリへ画像デー
タを書込む順序も走査線の奇数行目の画像データ
と偶数行目の画像データを交互にしたものであ
る。

第６図は本発明の第２の実施例で反転２重マト
リクス方式表示パネルの一例を示している。

同図において画素数は第４図と同じく2I行×Ｊ
列であり、一方の基板８とその面上に形成された
行電極も従来と同一である。行電極はＩ本あり、
各々はX₁，X₂，…，X_i，…X_Iと符号をつけて区
別し、１本のX_iは画素の2i−１行目と2i行目の両
方に接続することも第４図と同一である。

また他方の基板９にはＪ本のＡ列電極とＪ本の
Ｂ列電極が構成され、各々にY_A1，Y_A2，…，
Y_Aj，…Y_AJ及びY_B1，Y_B2，…，Y_Bj…，Y_BJと符
号をつけることも第４図と同じである。

しかし、列電極が各画素と接続する方法は第４
図と異なつている。すなわち、Ａ列電極Y_Ajは奇
数番目の行電極X_2n-1（ｍ＝１，２，…Ｉ／２）
と対向する所では表示列Y_jの奇数行目の画素と
接続しており、偶数番目の行電極X_2n（ｍ＝１，
２，…Ｉ／２）と対向する所では表示列Y_jの偶
数行目の画素と接続している。例えばＡ列電極
Y_A1は行電極X₁と対向する所では第１行目の画素
に接続しており、行電極X₂と対向する所では第
４行目の画素に接続している。

またＢ列電極Y_Bjは奇数番目の行電極X_2n-1（ｍ
＝１，２，…Ｉ／２）に対向する所では表示列
Y_jの偶数行目の画素に接続しており、偶数番目
の行電極X_2n（ｍ＝１，２，…Ｉ／２）に対向す
る所では表示列Y_jの奇数行目の画素に接続して
いる。例えばY_B1はX₁と対向する所で第２行目の
画素に接続し、X₂と対向する所で第３行目の画
素と接続している。

すなわち、Ａ列電極Y_Aj及びＢ列電極Y_Bjはいず
れも表示列Y_jの奇数行の画素に接続する所と偶
数行の画素に接続する所がある。本発明はこのよ
うな場合に用いることも可能である。そのため
に、装置の構成を変更する必要はなく、本実施例
の構成はマトリクス表示パネルの部分を第６図に
示したものとする以外は第４図と同一である。

本実施例と第４図の実施例の差はスイツチ１２
の動作法にある。本実施例の動作状態を第７図を
用いて説明する。

本実施例におけるサンプリングパルスCP₁とデ
ジタル画像信号SD₁は第５図と同様にすべての走
査線の間で発生しており、第７図では省略した。
又、バツフアメモリ書込クロツクCP₂、バツフア
メモリ読出クロツクCP₃及びデジタル画像信号
SD₂も第５図と同様であり、バツフアメモリ１１
は奇数行目の走査線の画像データを記憶して、偶
数行目の走査線の期間にSD₂として出力する。

スイツチ１２は切換クロツクCP₄によつて制御
され、走査線の第２行目においては第５図の場合
と同じくデジタル画像信号SD₁とSD₂を交互に切
換えて、２倍のデータ数を有するデジタル画像信
号SD₃を出力する。この切換えの順序は第５図と
同じく、SD₃の最初に走査線の第１行目の画像デ
ータであるSD₂が出力され、次に走査線の第２行
目の画像データであるSD₁が出力されるように制
御される。

列電極駆動回路１０及び行電極駆動回路６に与
えられる信号及び回路の動作は第４図及び第５図
と同様である。従つて、第７図に示すごとく走査
線の第３行目と第４行目の間に行電極X₁が選択
状態になり、列電極Y_Aj，Y_Bjには走査線の第１行
目と第２行目に対応した列電極駆動信号V_YAj，
V_YBjが印加される。このときＡ列電極Y_Ajには走
査線の第１行目、Ｂ列電極Y_Bjには走査線の第２
行目の画像データに対応した列電極駆動信号
V_YAj，V_YBjが与えられる。

これに対し、走査線の第４行目においては切換
クロツクCP₄は走査線の第２行目と異なり、スイ
ツチ１２は最初に第４行目の画像データである
SD₁に接続し、次に第３行目の画像データである
SD₂に接続するように制御される。このようにし
て発生したデジタル画像信号SD₃がラインメモリ
１０１に書込まれ、走査線の第５行目と第６行目
の間に列電極駆動信号V_YAj，V_YBjに変換されて列
電極Y_Aj，Y_Bjに印加される。このとき第２番目の
行電極X₂が選択状態であり、またＡ列電極Y_Ajに
は第４行目、Ｂ列電極Y_Bjには第３行目の画像デ
ータに対応した列電極駆動信号V_YAj，V_YBjが印加
される。第６図のマトリクス表示パネルの構成と
対応させると、第２番目の行電極X₂が選択状態
にある間に表示列Y_jの第３行目の画素に走査線
の第３行目に対応する表示が行なわれ、表示列
Y_jの第４行目の画素に走査線の第４行目に対応
する表示が行なわれることが明らかである。ま
た、第５行目以下の画素の表示動作は第１行目か
ら第４行目までの繰返しとなる。

本実施例の要点はラインメモリに画像データを
書込む順序を行電極と列電極の対向状態に対応し
て走査線ごとに変更している点にある。このため
に、第５図のごとくＡ列電極は奇数行の画素のみ
に接続し、Ｂ列電極は偶数行の画素のみに接続す
るという限定は不必要となる。

第８図及び第９図は本発明を反転４重マトリク
ス方式表示装置に適用した第３の実施例であり、
両図に於いて、第４図〜第７図と同一記号のもの
は同一物及び相当物を示す。

反転４重マトリクス方式に於いては任意の１行
の行電極X_i（ｉ＝１，２，…Ｉ）に対向して４行
の画素が存在する。１表示列Y_j（ｊ＝１，２，…
Ｊ）の列電極は４つのグループに、分割され、そ
れぞれＡ列電極Y_Aj、Ｂ列電極Y_Bj、Ｃ列電極Y_Cj、
Ｄ列電極Y_Djを形成する。第８図に於いて任意の
隣り合う行電極、例えばX₁とX₂に対向する画素
の接続にあたり、Ａ列電極Y_Aj（ｊ＝１，２，…
Ｊ）は、X₁に対向する最初の行を構成する（即
ち第１行目の）画素とX₂に対向する最後の行を
構成する（即ち第８行目の）画素とを接続し、ま
たＢ列電極Y_Bjは、X₁に対向する２番目の行を構
成する（即ち第２行目の）画素とX₂に対向する
最後から２番目の行を構成する（即ち第７行目
の）画素とを接続し、以下同様にＣ列電極Y_Cjは、
第３行目、第６行目の画素、Ｄ列電極Y_Djは、第
４行目、第５行目の画素を接続する。上記の様な
構成によれば４重マトリクス方式に於いて画素間
の接続（列電極）を立体交叉させたり、迂回させ
る必要がない。

本実施例のマトリクス表示パネル７に於いて
は、画素は、4I行、Ｊ列で形成される。

Ａ列電極Y_AjとＢ列電極Y_Bjはマトリクス表示パ
ネル７の一方の基板９の一方の端に引出しAB列
電極駆動回路１０と接続され、Ｃ列電極Y_CjとＤ
列電極Y_Djは一方の基板９の他方の端に引出しCD
列電極駆動回路２０と接続される。また、タイミ
ング制御回路３で発生されるラインメモリ書込み
クロツクはCP_ABとCP_CDの２種類となり、それぞ
れAB列電極駆動回路１０、CD列電極駆動回路
２０に供給される。第８図に於けるその他の部分
の構成は第４図と同様である。

第９図は第８図に示される本発明の第３の実施
例の動作を説明する図である。

サンプリングクロツクCP₁及びデジタル画像信
号SDは第１及び第２の実施例と同様に各行の走
査線の期間で発生しているので第９図では省略し
ている。また、第１及び第２の実施例と同様にバ
ツフアメモリ書込クロツクCP₂は走査線の奇数行
目（第2n−１行目（ｎ＝１，２，…2I））に発生
し、バツフアメモリ読出クロツクCP₃は走査線の
偶数行目（第2n行目）に発生し、従つて、バツ
フアメモリ１１の出力であるデジタル画像信号
SD₂は走査線の偶数行目（第2n行目）で発生し、
走査線の奇数行目（第2n−１行目）の画像デー
タより構成される。第９図に於いてはSD₂は省略
した。

スイツチ１２はデジタル画像信号SD₁，SD₂及
び切換クロツクCP₄を入力して、偶数行目の走査
線の期間に切換クロツクCP₄によつてSD₁とSD₂
を交互に切換えてデジタル画像信号SD₃を出力と
する。

今、走査線の第１行目から第８行目までを例に
とつて説明すると、走査線の第２行目に於いて
は、SD₃には走査線の第１行目の画像データが先
に現われ、走査線の第２行目の画像データが後に
現われる。同様に走査線の第４行目に於いては、
SD₃には第３行目の画像データが先に現われ、第
４行目の画像データが後に現われる。一方、走査
線の第６行目及び第８行目に於いては、SD₃に
は、走査線の偶数行目である第６行目の画像デー
タ及び第８行目の画像データが先に現われ、走査
線の奇数行目である第５行目の画像データ及び第
７行目の画像データが後に現われる。

ラインメモリ書込クロツクCP_ABは、まず走査
線の第２行目に発生するので、上記第２行目に出
力される第１行目と第２行目の画像データはデジ
タル画像信号SD₃によつてAB列電極駆動回路１
０内のラインメモリに書込まれる。また、ライン
メモリ書込クロツクCP_CDは、まず走査線の第４
行目に発生するので、上記第４行目に出力される
第３行目と第４行目の画像データはデジタル画像
信号SD₃によつてCD列電極駆動回路２０内のラ
インメモリに書込まれる。

ストローブパルスSTBは本実施例に於いては、
走査線の第１行目から第４行目の画像データをラ
インメモリへ書込み終えた時に発生し、上記画像
データがラツチされ、走査線の第５行目から第８
行目の期間で第１番目の行電極X₁が選択状態に
なる。変調器によつて上記画像データは列電極駆
動信号V_YAj，V_YBj，V_YCj，V_YDjに変換され、Ａ列
電極Y_Ajには走査線の第１行目の画像データが、
Ｂ列電極Y_Bjには走査線の第２行目の画像データ
が、Ｃ列電極Y_Cjには走査線の第３行目の画像デ
ータが、Ｄ列電極Y_Djには第４行目の画像データ
が出力される。従つて、第８図のマトリクス表示
パネル７の画素の構成と対応して表示列Y_jの第
１行目から第４行目までの画素の正しい画像デー
タが表示される。

第１番目の行電極X₁が選択され、表示列Y_jの
第１行目から第４行目までの画素の画像データが
表示される走査線の第５行目から第８行目の期間
に、次の画像データである走査線の第５行目から
第８行目までの画像データが列電極駆動回路１
０，２０に入力される。

前記の様に、走査線の第６行目に於いては、デ
ジタル画像信号SD₃には走査線の第６行目の画像
データが先に現われ、走査線の第５行目の画像デ
ータが後に現われる。このとき、ラインメモリ書
込クロツクCP_CDが発生し、走査線の第５行目と
第６行目の画像データはCD列電極駆動回路２０
内のラインメモリに書込まれる。

走査線の第８行目に於いては、デジタル画像信
号SD₃には走査線の第８行目の画像データが先に
現われ、第７行目の画像データは後に現われる。
このとき、ラインメモリ書込クロツクCP_ABが発
生し、走査線の第７行目と第８行目の画像データ
はAB列電極駆動回路１０内のラインメモリに書
込まれる。

前記と同様に、走査線の第５行目から第８行目
の画像データをラインメモリへ書込み終えた時に
ストローブパルスSTBが発生し、上記画像デー
タがラツチされ、走査線の第９行目から第12行目
の期間で第２番目の行電極X₂が選択状態になる。
上記画像データは変調器によつて列電極駆動信号
V_YAj，V_YBj，V_YCj，V_YDjに変換され、Ａ列電極Y_Aj
には走査線の第８行目の画像データが、Ｂ列電極
Y_Bjには走査線の第７行目の画像データが、同様
にＣ列電極Y_Cj及びＤ列電極Y_Djには走査線の第６
行目及び第５行目の画像データが出力され、表示
列Y_jの第５行目から第８行目の画素に、走査線
の第５行目から第８行目の画像データが正しい順
序で表示されることがわかる。

第９行目以下の画素の表示は上記の動作の繰り
返しであることは容易にわかるであろう。

本実施例に於いても、列電極Y_Aj〜Y_Djと列電極
駆動回路１０，２０との信号接続線は交差しない
ことは明らかである。

第１０図は本発明による第４の実施例であり、
第４図〜第８図と同一記号のものは同一物及び相
当物を示す。

第８図及び第９図に示した第３の実施例に於い
ては列電極をマトリクス表示パネル７の一方の基
板９の両端に引出していたが、第１０図に示す本
第４の実施例では、反転４重マトリクス方式に於
いてすべての列電極Y_Aj〜Y_Djを一方の基板９の同
一側に引出している。

第１０図に於いて、列電極駆動回路１０は4J本
の列電極Y_Aj，Y_Bj，Y_Cj，Y_Djを駆動する。また、
バツフアメモリ１１は３行分必要となる。走査線
の第4i行目（ｉ＝１，２，…Ｉ）に於いては、バ
ツフアメモリ１１１，１１２，１１３から出力す
る第4i−３行目、第4i−２行目、第4i−１行目ま
での画像データと、AD変換器２から出力される
走査線の第4i行目の画像データを、スイツチ１２
で切換えて、同時列電極駆動回路１０のラインメ
モリに書込む。スイツチ１２は走査線の第4i行目
の期間に発生する切換クロツクCP₄によつて制御
されるので、デジタル画像信号SD₃は、走査線の
第4i行目の期間に上記第4i−３行目、第4i−２行
目、第4i−１行目、第4i行目の画像データをライ
ンメモリに書き込む。ラインメモリに画像データ
を書き込む順序は、ｉが奇数のときは、第4i−３
行目、第4i−２行目、第4i−１行目、第4i行目の
順序で、ｉが偶数のときは、第4i行目、第4i−１
行目、第4i−２行目、第4i−３行目の順序で書き
込まれる。ストローブパルスSTBは４行分の画
像データがラインメモリに書き込み終えたときに
発生する。

従つて、奇数番目の行電極X_iが選択されている
ときは、Ａ列電極Y_Ajには走査線の第4i−３行目
の画像データが、Ｂ列電極Y_Bjには走査線の第4i
−２行目の画像データが、Ｃ列電極Y_Cjには走査
線の第4i−１行目の画像データが、Ｄ列電極Y_Dj
には走査線の第4i行目の画像データが夫々出力さ
れる。偶数番目の行電極X_iが選択されているとき
は、Ａ列電極Y_Ajには走査線の第4i行目の画像デ
ータが、Ｂ列電極Y_Bjには走査線の第4i−１行目
の画像データが、Ｃ列電極Y_Cjには走査線の第4i
−２行目の画像データが、Ｄ列電極Y_Djには走査
線の第4i−３行目の画像データが出力され、画像
データが正しい順序で表示されることがわかる。

本実施例に於いても、列電極Y_Aj〜Y_Djと列電極
駆動回路１０との信号接続線は交差しないことが
わかる。

尚、以上説明した本発明の実施例では、２重、
反転２重、反転４重マトリクス方式を例にとつて
説明したが、１表示列の列電極が電気的に複数の
グループに分割され、かつ該複数のグループに分
割された列電極の内、少なくとも２つのグループ
の列電極の端子がマトリクス表示パネルの同一側
に設けられているものであれば、一般的な多重マ
トリクス方式、反転多重マトリクス方式の他に、
行電極も分割させたいわゆる多段マトリクス方式
等にも本発明は適用できうる。

また、上記の実施例では、画像信号VDはAD
変換器２によつてデジタル画像信号SD₁に変換さ
れるものとしたが、中間調を必要としない文字表
示装置等に於いては、SD₁を単に白と黒を区別す
る２値信号であつても良い。

さらに、ラインメモリ、バツフアメモリ等のメ
モリは電荷結合素子（CCD）等のアナログメモ
リを用いても良い。即ち、メモリの入力は画像デ
ータであれば、デジタル信号でもアナログ信号で
も使用可能である。アナログ信号を使用する場合
はAD変換器は省略してよい。

また、画像信号VDの総ての走査線を表示に用
いるとしたが、ｍ行ごとの１行に間引して表示す
る場合に於いても本発明は適用できうる。

また、スイツチ１２は画像データの切換を行な
う電子回路であればよく、論理ゲートで構成して
もよい。

さらに、上記実施例では一般のテレビジヨンの
画像信号を入力する場合を説明したので、複数行
のデータを同時に得るために１〜数行分のバツフ
アメモリを用いているが、コンピユータの端末装
置等に於いては、一画面の画像データがフレーム
メモリと呼ばれる大きなバツフアメモリに既に入
つている。従つて、この場合にはラインメモリに
書込むべき複数行のデータは直接フレームメモリ
から読出すことができ、別に数行分のバツフアメ
モリやスイツチを設ける必要はない。また、フレ
ームメモリ内のデータは既にデジタル化されてい
るのでAD変換器も必要としない。即ち、本発明
に必要なものは複数行の画像データをラインメモ
リに所定の順序で供給する画像データ供給回路で
あり、種々の構成が考えられる。

以上述べた様に、本発明によれば、列電極と列
電極駆動回路との信号接続線が交差することはな
く、列電極駆動回路の出力と列電極を１対１に単
純に接続すればよく、容易に接続作業が行なえる
マトリクス表示装置を得ることができる。

【図面の簡単な説明】

第１図は従来のマトリクス表示装置の構成を示
す図、第２図は第１図のマトリクス表示装置の駆
動動作を説明するためのタイムチヤート、第３図
は従来の別のマトリクス表示装置の構成を示す
図、第４図は本発明マトリクス表示装置の第１の
実施例の構成を示す図、第５図は第４図のマトリ
クス表示装置の駆動動作を説明するためのタイム
チヤート、第６図は本発明マトリクス表示装置の
第２の実施例の表示パネルの構成を示す図、第７
図は第６図のマトリクス表示装置の駆動動作を説
明するためのタイムチヤート、第８図は本発明マ
トリクス表示装置の第３の実施例の構成を示す
図、第９図は第８図のマトリクス表示装置の駆動
動作を説明するためのタイムチヤート、第１０図
は本発明マトリクス表示装置の第４の実施例の構
成を示す図である。７……マトリクス表示パネル、１０，２０……
列電極駆動回路、１００……画像データ供給回
路、１０１……ラインメモリ、１１……バツフア
メモリ、１２……スイツチ、Y_j……表示列、
Y_Aj，Y_Bj，Y_Cj，Y_Dj……列電極。

Claims

【特許請求の範囲】１一方の基板および他方の基板上にそれぞれ形
成された行電極および列電極と、上記行電極と上
記列電極に挾まれた電気光学効果を有する材料と
からなる画素が全体としてマトリクス状をなし、
上記行電極と上記列電極に電圧を印加して表示を
行うものにおいて、上記マトリクス状の画素は画素グループに区分
され、該画素グループの数はＩ個であり、そのう
ち１個の画素グループに含まれる画素は同じタイ
ミングで走査され、且つそれぞれｎ行（ｎは２以
上の整数）×Ｊ列（Ｊは自然数）のマトリクス状
に配列され、上記行電極はそれぞれ１本が上記画素グループ
に含まれるｎ行×Ｊ列の画素を覆うようにＩ本設
けられ、上記列電極は、夫々が１個の上記画素グループ
に含まれるｎ行×Ｊ列の画素１個に対応するよう
にｎ×Ｊ本設けられ、上記ｎ×Ｊ本の列電極のうち、ｋ×Ｊ本（ｋは
２≦ｋ≦ｎの整数）の列電極が上記他方基板の同
一辺側に引き出されるように構成されたマトリク
ス表示パネルと、上記行電極へ行電極駆動信号を供給する行電極
駆動回路と、上記列電極へ列電極駆動信号を供給する列電極
駆動回路と、入力された画像データのうち１行分の画素に対
応する画像データをそれぞれ記憶するｋ−１個の
バツフアメモリと、上記ｋ−１個のバツフアメモリに記憶されたｋ
−１個の１行分の画素に対応する画像データと、
入力された画像データのうち上記ｋ−１個のバツ
フアメモリに記憶されない１行分の画素に対応す
る画像データとをスイツチによつて、順次切り替
えて、画像データ信号として、１つの上記行電極
を選択する期間内に上記列電極駆動回路へ出力さ
れるようにした画像データ供給回路と、を具備することを特徴とするマトリクス表示装
置。