DE3200122C2

DE3200122C2 - Matrixdarstellungsvorrichtung

Info

Publication number: DE3200122C2
Application number: DE3200122A
Authority: DE
Inventors: Hisao Hitachi Hanmura; Masahiro Hitachiota Takasaka
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1981-01-07
Filing date: 1982-01-05
Publication date: 1986-08-28
Also published as: US4481511A; DE3200122A1

Abstract

Es wird eine Matrixdarstellungsvorrichtung beschrieben, zu der die nachstehend genannten Elemente gehören: eine Matrixdarstellungsfläche mit mehreren Reihen von Reihen elektroden und mehreren Spalten von Spaltenelektroden, zwischen denen ein Darstellungsmedium angeordnet ist, wobei die Kreuzungspunkte der Reihenelektroden und der Spal ten elektroden in Form einer Matrix angeordnete Bildzellen definieren, wobei jede Spalte der Spaltenelektroden, die gegenüber einer zugehörigen Spalte der Matrixbildzellen angeordnet ist, mit einer vorbestimmten Regelmäßigkeit in mehrere Gruppen unterteilt ist, wobei elektrische Verbindungen innerhalb jeder Gruppe vorhanden sind, wobei Klemmen von mindestens zwei Gruppen von Spaltenelektroden der verschiedenen Gruppen von Spaltenelektroden so angeordnet sind, daß sie sich zur gleichen Seite der Matrixdarstellungsfläche erstrecken, eine Reihe von Elektrodentreiberkreisen zum Erzeugen von Reihenelektroden-Treibersignalen, die den Reihenelektroden in Entsprechung zu Videodaten zugeführt werden sollen, eine Spaltenelektroden-Treiberschaltung zum Erzeugen von Spaltenelektroden-Treibersignalen, die mindestens den beiden genannten Gruppen von Spaltenelektroden in Entsprechung zu den Videodaten zugeführt werden sollen, sowie eine Videodatenschaltung zum Zuführen der Videodaten zu der Reihenelektroden-Treiberschaltung und der Spal ten elektroden-Treiberschaltung. Bei der Vorrichtung sind die Ausgänge der Spaltenelektroden-Treiberschaltung oder die der ..

Description

dadurchgekennzeichnet,

— daß jeweils eine Spaltenelektroden-Treiberschaltung (10) mit wenigstens zwei Gruppen (Y_A, Y& Yc, Yd) der Spaltenelektroden (Y, bis Yj) kreuzungsfrei verbunden ist,

— daß ein Pufferspeicher (li) vorgesehen ist, der zeitweilig die Videodaten mindestens einer Bildzeile speichert und

— daß ein Schalter (12) vorgesehen ist, der die Videodaten abwechselnd vom Eingang (1) und dem Pufferspeicher (11) dem Zeilenspeicher (101) zuführt, so daß sie dort in einer der Gruppenunterteilung (Y_A, Yb, Yc, Yd) der angeschlossenen Spaltenelektroden (Y₁ bis Yj) entsprechenden Anordnung vorliegen(Fig.6;8;10;12).

2. Matrixdarstellungsvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Reihenfolge der durch die Gruppenunterteilung (Y_A, Yb, Yc, Yd) der Spaltenelektroden (Y_x bis Y₁) gegebenen Anordnung von Zeilen auf einer Zeilenelektrode (X_x bis Xi) bei aufeinanderfolgenden Zeilenelektroden jeweils umgekehrt ist(Fig. 8; 10; 12).
3. Matrixdarstellungsvorrichtung

F| — mit einer aus einer Matrix von Bildzellen aufgebauten Darstellungsfläche (7) mit Zeilenelektroden (X_x

bis Xi). Spaltenelektroden (Y_x bis Y/) und einem dazwischen angeordneten Darstellungsmedium, wobei die Kreuzungspunkte der Zeilen- und der Spaltenelektroden die Bildzellen bilden, wobei die Spaltenelektroden elektrisch in Gruppen (Y_A, Y₈) mit jeweils periodischer Zuordnung zu den Bildzellen einer

Spalte unterteilt sind und wobei die Anschlüsse mindestens zweier Gruppen an einer Seite der Darstel-

lungsfläche (7) angeordnet sind,

- mit einer Zeilenelektroden-Treiberschaltung (6), und

- mit wenigstens einer Spaltsnelektroden-Treiberschaltung (4,5; 10) mit jeweils einem Zeilenspeicher (41, 51; 101),

dadurch gekennzeichnet,

- daß jeweils eine Spaltenelektroden-Treiberschaltung (10) mit wenigstens zwei Gruppen (Y_A, Y_B) der Spaltenelektroden (Y_x bis Y₁)kreuzungsfrei verbunden ist,

— daß ein Bildspeicher (301) vorgesehen ist, der die Videodaten einer Bildperiodespeichert, und |

\ — daß die Videodaten aus dem Bildspeicher (301; 301,302) in einer derartigen Reihenfolge ausgelesen und |

dem Zeilenspeicher (101) zugeführt werden, daß sie dort in einer der Gruppenunterteilung (Y_A, V^der

angeschlossenen Spaltenelektroden (Y_x bis Y₃) entsprechenden Anordnung vorliegen (F ig. 13; 15).

4. Matrixdarstellungsvorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß der Bildspeicher in Speicherblöcke (301,302) unterteilt ist, deren Anzahl gleich der Anzahl der verschiedenen Gruppen (Y_A, Y₀) von Spaltenelektroden ist (F ig. 15).

rf Die Erfindung betrifft eine Matrixdarstellungsvorrichtung nach dem Oberbegriff des Patentanspruchs 1

bzw. 3. Eine solche ist aus der JP-OS 54-1 06 189 bekannt.

Der Stand der Technik und die Erfindung werden anhand der Zeichnung erläutert. Es zeigt S F i g. 1 den grundsätzlichen Aufbau einer Flüssigkristall-Anzeige,

Fig.2 die Beziehung zwischen einer angelegten Spannung und der durchgelassenen Lichtmenge bei einer

Flüssigkristall-Anzeige,

F i g. 3 eine Flüssigkristall-Matrixdarstellungsvorrichtung bekannter Art, Fig. 4a einen zeitlichen Ablaufplan für den Betrieb der Schaltung nach F ig. 3,

F i g. 4b eine Darstellung der bei der Schaltung nach F i g. 3 verwendeten Treibersignale,

F i g. 5 ein weiteres Beispiel einer Flüssigkristall-Matrixdarstellungsvorrichtung bekannter Art,

F i g. 6 eine erste Ausführungsform einer erfindungsgemäßen Matrixdarstellungsvorrichtung,

32 OO 122

F i g. 7 einen zeitlichen Ablaufplan für den Betrieb der Ausführungsform nach F i g. 6,
F i g. 8 eine zweite Ausführungsform einer erfindungsgemäßen Matrixdarstellungsvorrichtung,
F i g. 9 den zeitlichen Ablaufplan für den Betrieb der zweiten Ausführungsform,
F i g. 10 eine dritte Ausführungsform einer erfindungsgemäßen Matrixdarstellungsvorrichtung,
F i g. 11 den zeitlichen Ablaufplan für dta Betrieb der dritten Ausführungsform, F i g. 12 eine vierte Ausführungsform einer erfindungsgemäßen Matrixdarstellungsvorrichtung,
F i g. 13 eine fünfte Ausführungsform einer erfindungsgemäßen Matrixdarstellungsvorrichtung,
F i g. 14a und 14b zeitliche Ablaufplane zur Erläuterung der Arbeitsweise der fünften Ausführungsform,
F i g. 15 eine sechste Ausführungsform einer erfindungsgemäßen Matrixdarstellungsvorrichtung,
Fig. 16a und 16bzeitliche Ablaufpläne für den Betrieb dei sechsten Ausführungsform, und F i g. 17 eine Weiterbildung der sechsten Ausführungsform.

Als Anzeigeelemente in Matrixdarstellungsvorrichtungen können Zellen mit Flüssigkristallen, elektrochrome Zellen, mit Plasma arbeitende Anzeigen, Fluoreszenzröhren, Leuchtdioden, PLZT-Zellen sowie Elektrolumineszenzzellen Verwendung finden. Als Beispiel ist in F i g. 1 der grundsätzliche Aufbau einer Flüssigkristall-Anzeige gezeigt, bei der ein Fäüssigkristall 23 zwischen zwei Substraten 21 und 22 angeordnet ist, wobei mindestens eines der Substrate transparent ist und wobei eine Spannung an die transparenten Elektroden 24 und 25 angelegt werden kann, so daß bei den Flüssigkristallmolekülen eine elektrooptische Veränderung hervorgerufen wird. Die Beziehung zwischen der angelegten Spannung und der durchgelassenen Lichtmenge ist in F i g. 2 dargestellt, wobei Ksund VnsSchwellenspannungen anzeigen.

Werden solche Zellen in Matrixform an Mnandergereiht, wobei die einzelnen Bildzellen jeweils an den Kreuzungspunkten von Zeilen- und Spaltenelektroden definiert sind, sinkt der Bildkontrast mit steigender Anzahl der Zellen, insbesondere bei größeren Zeilenzahlen, da beim Anlegen einer Spannung an einen bestimmten Kreuzungspuniu die umgebenden Zellen ebenfalls ansprechen.

Zur Erzielung eines hohen Bildkontrastes bei einer großen Anzahl von Bildzellen wurde in der JP-OS 53-120230 die im folgenden anhand der F i g. 3 und 4 erläuterte Doppelmatrixanordnung vorgeschlagen.

In F i g. 3 enthält ein Bilddatenkreis 100 eine Videosignaleingangsklemme 1, einen A/D-Umsetzer 2 und eine Zeitgeberschaltung 3. Ferner sind Spaltenelektroden-Treiberschaltungen 4 und 5, zu denen Zeilenspeicher 41 und 51, Verriegelungsregister 42 und 52 sowie Modulatoren 43 und 53 gehören, und eine Zeilenelektroden-Treiberschaltung 6 vorhanden, weiterhin ein Matrixdarstellungsfeld 7, zu dem ein mit einem elektrooptischen Effekt arbeitendes Material, z. B. ein Flüssigkristall, oder ein elektrolumineszentes Material gehört, das als Füllmaterial zwischen zwei Substraten 8 und 9 angeordnet ist. Das erste Substrat 8 besitzt eine Anzahl /von Zeilenelektroden X\ bisX/, und das zweite Substrat 9 weist eine Anzahl /von 4-Spaltenelektroden Ya\ bis Ya/ sowie eine Anzahl/ von S-Spalteneleklroden Yb ι bis Ym auf, Die Spaltenelektroden sind elektrisch in zwei Gruppen unterteilt, die /-Darstellungsspalten Vi bis Yi bilden. Somit sind 2/Zeilen von Bildzellen durch / Spalten an den Kreuzungspunkten der Zeilenelektroden und der Spaltenelektroden definiert, wobei die /-te Zeilenelektrode Λ", (i = 1,2... I) mit der (2;— 1 )-ten Zeilenbildzelle und der (2/>ten Zeilenbildzelle verbunden ist. Die A-Spaltenelektrode Y_A, der /-ten Spalte Yj(J = 1, 2 ... /^ ist mit den Bildzellen innerhalb der ungeradzahligen Zeilen ((2/— 1 )-te Zeile) verbunden, während die ß-Spaltenelektrode Yg₁ an die Bildzellen der geradzahligen Zeilen ((2/j-te Zeile) angeschlossen ist.

In Fig.4a bezeichnen die in Kreise eingeschlossenen Zahlen unter einem Videosignal VD Zeilennummern einer Videodaten-Abtastzeile, im folgenden auch Videodatenzeile genannt.

Das Videosignal VD wird über die Videosignal-Eingangsklemme 1 zugeführt. Der A/D-Umsetzer 2 empfängt das Videosignal VD sowie ein Abtasttaktsignal CP\ und verwandelt das Videosignal VD synchron mit dem Abtasttaktsignal CP₁ in ein digitales Signal SD. Die Zeitgeberschaltung 3 entnimmt dem Videosignal VD ein Synchronisationssignal, um das Abtasttaktsignal CPi, die Schreibtaktsigna'e CPa und CPssowie einen Abtastimpuls STb zum Steuern der Darstellungsvorrichtung zu erzeugen.

Der Zeilenspeicher 41 empfängt das digitale Videosignal SD und das Schreibtaktsignal CPa, das während der Periode einer ungeradzahligen Videodatenzeile erzeugt wird, und er speichert seriell eine Videodatenzeile synchron mit dem Taktsignal CP_A. Der Zeilenspeicher 51 empfängt das digitale Videosignal SD und das Schreibtaktsignal CPb, das während der Periode einer geradzahligen Videodatenzeile erzeugt wird, und speichert eine Videodatenzeile synchron mit dem Taktsignal CPb- Somit werden die ungeradzahligen Videodatenzeilen dem Zeilenspeicher 41 eingegeben, während die geradzahligen Videodatenzeilen von dem Zeilenspeicher 51 aufgenommen werden. Gemäß Fig.4a wird die erste Zeile der Videodaten zuerst dem Zeilenspeicher 41 eingegeben, und dann wird die zweite Zeile dtr Videodaten dem Zeilenspeicher 51 zugeführt.

Der Abtastimpuls STB wird erzeugt, wenn geradzahlige Videodatenzeilen dem Zeilenspeicher 51 eingegeben worden sind. Die Verriegelungsregister 42 und 52 empfangen die Videodaten, die in den Zeilenspeichern 41 und 51 gespeichert worden sind, sowie den Abtastimpuls STB, und sie verriegeln parallel die Videodaten aus den Zeilenspeichern 41 und 51 synchron mit dem Impuls STB.

Der Modulator 43 empfängt die ungeradzahligen Videodatenzeilen, die in dem Verriegelungsregister 42 festgehalten werden, und führt Spaltenelektroden-Treibersignale Vy_Aj(j= 1, 2 .. .J) den Spaltenelektroden Y^ zu, um die Helligkeit der Bildzellen zu modulieren. Entsprechend empfängt der Modulator 53 die geradzahligen Videodatenzeilen, die in dem Verriegelungsregister 52 festgehalten werden, und er führt das Spaltenelektroden-Treibersignal VYBjden Spaltenelektroden Vs,zu.

Die Spaltenelektroden-Treiberschaltung 6 empfängt den Abtastimpuls STB und führt Zeilenelektroden-Treibersignale V_x, (i = 1,2... #den Zeilenelektroden X, zu. Die Zeilenelektroden-Treibersignale V_x, werden in der Weise erzeugt, daß nur eine der Zeilenelektroden X-, gewählt wird und daß nicht gleichzeitig andere Zeilenelektroden gewählt werden; hierbei werden die Zeilenelektroden X> einzeln nacheinander synchron mit dem Abtastimpuls STB gewählt.

Die jeweiligen Wellenformen des Zeilenelektroden-Treibersignals Vx; und der Spaltenelektroden-Treibersignale V}M> Vybj variieren in Abhängigkeit von dem jeweils als Anzeigemedium verwendeten elektrooptischen Material.

Das Zeilenelektroden-Treibersignal Vx und das Spaltenelektroden-Treibersignal Vy für ein Flüssigkristall-Anzeigemedium sind in Fig.4b dargestellt. Eine Konstante a wird so gewählt, daß sie gleich oder nahezu gleich j.7+1 ist, wobei / die Anzahl der Zeilenelektroden X, bezeichnet, während Vo eine maximale Amplitude einer Spannung V_y — V_} bezeichnet, die an die Bildzelle angelegt wird. Die Spannung Vo wird so gewählt, daß sie der nachstehenden Beziehung entspricht:

f+(a² -

V_w<V₀<a

Ι+[{α-2γ-

Hierin bezeichnet Vth eine Schwellenspannung des Flüssigkristalls.

Bei jedem /-ten Zyklus wird jede der Abtastelektroden Xi gewählt. Die Helligkeit der Bildzelle wird durch das Verhältnis 7V7"des Spaltenelektroden-Treibersignals Vy bestimmt. Wenn Ta = T\st, erreicht die Helligkeit der Bildzelle ein Maximum, und wenn Ta = 0 ist, geht die Helligkeit auf ihr Minimum zurück. Somit kann man durch Regeln des Verhältnisses 7VTden Grauton des dargestellten Bildes regeln.

Gemäß Fig.4a werden die Videodaten, die den Zeilenspeichern 41 und 51 bei der ersten bzw. der zweiten Zeile des Videosignals VD eingeschrieben werden, in die Verriegelungsregister 42 und 52 in Abhängigkeit von dem Abtastimpuls STB überführt, der am Ende der zweiten Videodatenzeile erzeugt wird, und durch die Modulatoren 43 und 53 in Spaltenelektroden-Treibersignale Vy_Aj und VVs, umgeformt, so daß die ersten und zweiten Videodatenzeilen den Spaltenelektroden Ya₁ und Yb₁ zugeführt werden. Während dieser Periode werden die dritte und die vierte Zeile des Videosignals VD als die nächsten Videodaten den Zeilenspeichern 41 und 51 eingegeben. Hierbei erzeugt die Zeilenelektroden-Treiberschaltung 6 das Zeilenelektroden-Treibersignal V\,. um die erste Zeilenelektrode X\ so zu wählen, daß die erste und die zweite Zeile der Bildzellen innerhalb der Spalte Y\ gezündet werden.

Am Ende der vierten Spalte der Abtastzeile des Videosignals VD wird erneut der Abtastimpuls STB erzeugt,

und die Spaltenelektroden-Treibersignale Vy_Aj und Vybj treiben die dritte und die vierte Zeile des Videosignals VD, und das Zeilenelektroden-Treibersignal V_x, wählt die zweite Zeilenelektrode X2, so daß die dritte und die vierte Zeile der Bildzellen der Spalte Y, gezündet werden. Ähnliche Arbeitsschritte werden wiederholt, um andere Bildzellen zu zünden.

Fig. 5 zeigt die aus der JP-OS 54-1 06 189 bekannte Anordnung, bei der die Zuleitungsanschlüsse der Spaltenelektroden Y_Aj und Yb, sowie die Spaltenelektrodenkreise 4 und 5 auf einer Seite des einen Substrats 9 des Matrixdarstellungsfeldes 7 zusammengefaßt sind, um die Abmessungen der Anordnung zu verkleinern. In F i g. 5 sind die Elemente jeweils in Entsprechung zu F i g. 3 bezeichnet.

Bei dieser Anordnung kreuzen sich jedoch die Signalleitungen der Spaltenelektroden Yaj und Yb₁. und die Zuleitungen der S. altenelektroden-Treiberschaltungen 4 und 5 überkreuzen sich ebenfalls. Daher ist es nicht möglich, die Verdrahtung in einer Ebene durchzuführen, sondern man benötigt eine Leiterplatte mit mehreren Schichten, wodurch sich der Herstellungsaufwand erhöht.

Der Erfindung liegt die Aufgabe zugrunde, eine Matrixdarstellungsvorrichtung der eingangs genannten Art mit kleinen Abmessungen zu schaffen, bei der sich die Verbindungsleitungen der Spaltenelektroden und der Spaitenelektroden-Treiberschaltungen nicht kreuzen.

Diese Aufgabe wird durch die kennzeichnenden Merkmale des Patentanspruchs 1 bzw. des Patentanspruchs 3 gelöst. Dabei ist es aus der J P-OS 54-1 06 189 an sich bekannt, mehr als zwei Spaltenelemente pro Zeilenelektrode rnaanderforrriig zu verdrahten.

Die Unteransprüche 2 und 4 beinhalten vorteilhafte Weiterbildungen der Erfindung.

Anhand der Fig.6 bis 17 der Zeichnung werden erfindungsgemäße Ausführungsformen der Matrixdarstellungsvornchtung beispielhaft beschrieben.

Zu dem in F 1 g. 6 dargestellten Bilddatenkreis 100 gehören ein A/D-Umsetzer 2, eine Zeitgeberschaltung 3, ein Pufferspeicher 11 und ein Schalter 12. Ferner ist ein Spaltenelektrodentreiber 10 mit einem Zeilenspeicher 101, einem Vernegelungsregister 102 und einem Modulator 103 vorhanden, der 2/Ausgangsleitungen aufweist, so daß er sowohl die /4-Spaltenelektroden Yaj als auch die ß-Spaltenelektroden Yb₁ steuern kann.

Die Zeitgeberschaltung 3 erzeugt ein Abtasttaktsignal CP\, ein Pufferspeicher-Schreibtaktsignal CPi, ein Pufferspeicher-Lesetaktsignal CP%, ein Schalttaktsignal CPa, ein Zeilenspeicher-Schreibtaktsignal CP5 und einen Abtastimpuls STB.

Der Pufferspeicher 11 empfängt ein digitales Videosignal SDi, das Pufferspeicher-Schreibtaktsignal CP2 und das Pufferspeicher-Lesetaktsignal CPi und speichert nacheinander eine Abtastzeile von Videodaten synchron mit CPi, woraufhin die gespeicherte Videodatenzeile synchron mit CP3 sequentiell ausgegeben wird. Das von dem Pufferspeicher 11 ausgegebene digitale Videosignal ist mit SD2 bezeichnet

so Der Schalter 12 empfängt die digitalen Videosignale SDi und SD2 sowie das Schalttaktsignal CPa, und er gibt zwei Abtastzeilen der Videodaten SD\ und SD2 als digitales Videosignal SD3 ab.

Gemäß F i g. 7 wird das Pufferspeicher-Schreibsignal CPi bei jeder ungeradzahligen Zeilenperiode der Abtastzeilen erzeugt, so daß ungeradzahlige Videodatenzeilen im Pufferspeicher 11 synchron mit CPj gespeichert werden. Das Pufferspeicher-Lesetaktsignal CP3 wird bei jeder geradzahligen Zeilenperiode der Abtastzeilen erzeugt, so daß das digitale Videosignal SD2 in der Weise ausgegeben wird, daß die erste Videodatenzeile während der zweiten Zeilenperiode der Abtastzeilen erzeugt wird, daß die dritte Videodatenzeile während der vierten Zeilenperiode erzeugt wird und daß die (2/—l)-te Videodatenzeile während der (2;)-ten Zeilenpcriode erzeugt wird-

32 OO 122

Der Schalter 12 empfängt die digitalen Videosignale SD^ und SDi sowie das Schalttaktsignal CP4, und er wählt abwechselnd SA und SA während der geradzahligen Zeilenperioden der Abtastzeilen, um das Signal SA zu erzeugen. Somit enthält das digital? Videosignal SD3 zwei Videodatenzeilen während jeder geradzahligen Zeile der Abtastzeilen. Der Schalter 12 wird durch das Schaltertaktsignal CPa gesteuert, und SD₂ wird ihm als erstes J

Signal zugeführt. Somit liefert das digitale Videosignal SD3 abwechselnd die ungeradzahligen und die geradzah- 5 |'

ligen Videodatenzeilen, wobei die ungeradzahligen Zeilen der Videodaten-Abtastzeilen als erste abgegeben werden. Diese Reihenfolge entspricht der Reihenfolge der Verbindungen zwischen den Spaltenelektroden der Matrixdarstellungsfläche 7 und dem Spaltenelektrodentreiber 10, wobei die Spaltenelektroden der Anordnung Ya i, Yb ι usw. entsprechen und die Elektroden mit dem Index A als erste erscheinen.

Gemäß F i g. 6 empfängt der Zeilenspeicher 101 des Spaltenelektrodentreibers 10 das digitale Videosigna! SA und das Zeilenspeicher-Schreibtaktsignal CP5, wobei SA sequentiell synchron mit CP5 gespeichert wird. Gemäß F i g. 7 wird das Zeilenspeicher-Schreibtaktsignal CP5 während der geradzahligen Zeilenperioden der Abtastzeilen des Videosignals VD erzeugt, und die zugehörige Frequenz ist doppelt so hoch wie diejenige des bekannten | Systems, so daß dem Zeilenspeicher 101 während einer Abtastzeilenperiode zwei Zeilen von Videodaten | eingegeben werden können.

Zu dem Verriegelungsregister 102 und dem Modulator 103 gehören jeweils 2] innere Schaltkreise, von denen demnach doppelt so viele vorhanden sind wie bei den bekannten Systemen nach F i g. 3 und 5. Die übrigen Merkmale entsprechen denjenigen des bekannten Systems. Das Verriegelungsregister 102 verriegelt die Videodaten des Zeilenspeichers 101 synchron mit dem Abtastimpuls STB, um die Daten in die Spaltenelektroden-Treibersignale Vyaj und Vybj zu verwandeln.

Bei dieser Matrixdarstellungsvorrichtung wird ein doppeltes Matrixsystem verwendet, bei dem sämtliche Spaltenelektroden von der gleichen Seite des Substrats aus gesteuert werden. Mit anderen Worten, die Anschlüsse der Λ-Spaltenelektroden Y_A 1 bis Ya/ und der B-Spaltenelektroden Yb 1 bis Ybi sind auf einer Seite des Substrats angeordnet, wobei die A-Spaltenelektroden und die B-Spaltenelektroden miteinander abwechselnd in der Reihenfolge Ya 1, Vei. Ya 2. Vs2... Y_Aj, Ybi angeordnet sind. Die 2/-Spaltenelektroden-Treibersignale an den Ausgängen des Modulators 103 des Spaltenelektrodentreibers 10 werden den 2/-Spaltenelektroden zugeführt, ohne daß die Reihenfolge geändert wird.

Da die ungeradzahligen und die geradzahligen Abtastzeilen der Videodaten dem Zeilenspeicher 101 abwechselnd eingegeben werden, werden die Steuersignale Vy_Aj für die ungeradzahligen Abtastzeilen den zugehörigen /\-Spaltenelektroden Y_Aj zugeführt, während die Steuersignale Vybj für die geradzahligen Abtastzeilen den 30

ß-Spaltenelektroden Yb₁ zugeführt werden, so daß sich die Verbindungsleitungen zwischen den Spaltenelektro- |

den Υλι und Yb₁ sowie des Spaltenelektrodentreibers 10 nicht überkreuzen. j?

Da bei dieser Ausführungsform die Spaltenelektroden, die mit den Bildzellen der ungeradzahligen Zeilen der f

Darstellungsspalten verbunden sind, und die Spaltenelektroden, die an die Bildzellen der geradzahligen Zeilen B

angeschlossen sind, miteinander abwechselnd angeordnet sind, wird die Reihenfolge der dem Zeilenspeicher eingegebenen Videodaten so gewählt, daß die ungeradzahligen Abtastzeilen der Videodaten mit den geradzahligen Abtastzeilen abwechseln.

Die in F i g. 8 dargestellte Ausführungsform ist mit derjenigen nach F i g. 6 identisch, abgesehen davon, daß die Matrixdarstellungsfläche 7 einen anderen Aufbau aufweist.

Zu den Bildzellen nach F i g. 8 gehören 2/Zeilen und /Spalten, wie es bei der Anordnung nach F i g. 6 der Fall ist, und das erste Substrat 8 sowie die auf ihm angeordneten Zeilenelektroden entsprechen den in F i g. 6 dargestellten. Es sind /Zeilenelektroden vorhanden, die mit X\, Xi... X₁... Xi bezeichnet sind. Die Zeilenelektrode X, ist entsprechend Fig.6 an die Bildzellen der (2/—l)-ten Zeile und die Bildzellen der (2/>ten Zeile angeschlossen. _

Auf dem zweiten Substrat 9 sind / Λ-Spaltenelektroden und / B-Spaltenelektroden angeordnet, die entspre- 45 M

chend Fig. 6 die nachstehenden Bezeichnungen tragen: YauYa2--- Yaj--- Ya/ sowie Yb 1. Yb2- ■■ Yb,-■■ YBj-

Die Verbindungen zwischen den Spaltenelektroden und den Bildzellen unterscheiden sich von der Anordnung nach F i g. 6. Die A-Spaltenelektroden Yaj sind an die Bildzellen der ungeradzahligen Zeilen der Darstellungsspalten Yj an den Kreuzungspunkten mit den ungeradzahligen Zeilenelektroden Xim-1 angeschlossen (m = 1,2 ... 112) und mit den Bildzellen der geradzahligen Zeilen an den Kreuzungspunkten mit den geradzahligen Zeilenelektroden Xi_n, verbunden (m = 1, 2 ... 1/2). Beispielsweise ist die /4-SpaItenelektrode Vi 1 an das Bildelement der ersten Zeile an der Kreuzung mit der Zeilenelektrode X\ angeschlossen, und es besteht eine Verbindung zu der Bildzelle der vierten Zeile an der Kreuzung mit der Zeilenelektrode Xi.

Die ß-Spaltenelektroden Y_Bj sind mit den Bildzellen der geradzahligen Zeilen der Darstellungsspalten V, an den Kreuzungspunkten mit den ungeradzahligen Zeilenelektroden Xi_m-\ verbunden (m = 1,2... 112) sowie mit 55 J'

den Bildzellen der ungeradzahligen Zeilen der Darstellungsspalten Yj an den Kreuzungspunkten mit den gerad- J

zahligen Zeilenelektroden Xim (m = 1,2... 112). Beispielsweise ist die B-Spaltenelektrode Yb 1 mit der Bildzelle der zweiten Zeile am Kreuzungspunkt mit der Zeilenelektrode X\ sowie mit der Bildzelle der dritten Zeile am Kreuzungspunkt mit der Zeilenelektrode Xi verbunden.

Somit sind die y4-Spaltenelektroden Vv und die B-Spaltenelektroden YBj mit den Bildzellen der ungeradzahligen Zeilen der Darstellungsspalten Yj an bestimmten Kreuzungspunkten sowie mit den Bildzellen der geradzahligen Zeilen an anderen Kreuzungspunkten verbunden.

Ein Unterschied zwischen dem zweiten Ausführungsbeispiel und dem ersten nach F i g. 6 besteht darin, auf |

welche Weise der Schalter 12 betätigt wird. Die Wirkungsweise des zweiten Ausführungsbeispiels wird anhand von F i g. 9 erläutert

Der Abtastimpuls CPi und das digitale Videosignal SD\ werden entsprechend der F i g. 7 während der Abtastzeiienperiode erzeugt; diese Impulse sind in F i g. 9 fortgelassen. Das Pufferspeicher-Schreibtaktsignal CP₂, das Pufferspeicher-Lesetaktsignal CP₃ und das digitale Videosignal SDi entsprechen ebenfalls den in F i g. 7

32 OO 122

dargestellten Signalen, und der Pufferspeicher 11 speichert die ungeradzahligen Abtastzeilen der Videodaten und gibt während der geradzahligen Zeilenperioden das Signal SD2 ab.

Der Schalter 12 wird durch das Schalttaktsignal CPa gesteuert. Während der zweiten Zeilenperiode der Abtastzeilen wählt der Schalter abwechselnd die digitalen Videosignale 5Di und SD2 und liefert das digitale Videosignal SD3, das doppelt so viele Daten enthält wie in der F i g. 7. Die Schaltreihenfolge entspricht derjenigen nach F i g. 7, d. h. die erste Abtastzeile der Videodaten SD2 wird am Beginn von SD3 erzeugt, und dann wird als nächstes die zweite Abtastzeile der Videodaten, d. h. die Zeile SD2, erzeugt.

Die Signale, die dem Spaltenelektrodentreiber 10 und dem Zeilenelektroderitreiber 6 zugeführt werden, sowie die Arbeitsweise der Schaltkreise entsprechen der Darstellung in F i g. 6 und 7. Gemäß F i g. 9 wird die Zeilenelektrode X\ zwischen der dritten und der vierten Zeilenperiode der Abtastzeilen gewählt, und die Spaltenelektroden-Treibersignale Vyaj und VyBj, die der ersten und der zweiten Abtastzeile entsprechen, werden den Spaltenelektroden Yaj und Ybj zugeführt. Gleichzeitig werden die Spaltenelektroden-Treibersignale Vyaj und Vy_Bj, die der ersten und der zweiten Abtastzeile der Videodaten entsprechen, der /4-Spaltenelektrode ν_Λ, bzw. der ß-Spaltenelektrode Yb₁ zugeführt.

Andererseits unterscheidet sich bei der vierten Zeilenperiode der Abtastzeilen das Taktsignal CPa von demjenigen der zweiten Zeilenperiode, so daß der Schalter 12 zuerst die vierte Zeile der Videodaten, d. h. die Zeile SDi, wählt, woraufhin die dritte Zeiie SD2 gewählt wird. Das so erhaltene digitale Videosignal SD3 wird dem Zeilenspeicher 101 eingegeben und zwischen der fünften und der sechsten Zeilenperiode der Abtastzeilen in die Spaltenelektroden-Treibersignale VyA₁ und Vybj umgewandelt; diese Signale werden dann den Spaltenelektroden Ya₁ und Yb₁ zugeführt. In diesem Zeitpunkt befindet sich die zweite Zeilenelektrode X2 in einem gewählten Zustand, und die Spaltenelektroden-Treibersignale Vyaj und VVs/, welche der vierten bzw. der dritten Zeile der Videodaten entsprechen, werden der /4-Spaltenelektrode Yaj bzw. der 5-Spa!tenelektrode Ybj zugeführt. Bei der in F i g. 8 dargestellten Matrixdarstellungsfläche werden die der dritten Abtastzeile entsprechenden Daten auf den Bildzellen der dritten Zeile der Darstellungsspalte Y₁ dargestellt, während die zweite Zeilenelektrode X2 gewählt wird, und die der vierten Abtastzeile entsprechenden Daten werden auf den Bildzellen in der vierten Zeile der Darstellungsspalte Y₁ dargestellt. Die Darstellungsschritte für die fünfte und die nachfolgenden Zeilen werden als Wiederholungen der entsprechenden Schritte für die vier ersten Zeilen ausgeführt.

Das besondere Merkmal dieser zweiten Ausführungsform besteht darin, daß die Reihenfolge der Videodaten beim Eingeben in den Zeilenspeicher für jede Abtastzeile geändert wird.

Fig. 10 und 11 zeigen eine dritte Ausführungsform mit einer weitergebildeten Quadruplex-Matrixdarstellungsvorrichtung, in den F i g. 10 und 11 sind Elemente, die in den F i g. 6 bis 9 dargestellten entsprechen, jeweils mit den gleichen Bezugszeichen versehen.

Bei der alternativen Quadruplex-Matrixdarstellungsfläche 7 sind jeder Zeilenelektrode X,(i = 1, 2 ... I) vier Zeilen von Bildzellen zugeordnet. Die Spaltenelektrode jeder Darstellungsspalte Y₁(J- 1, 2 ... J) ist entsprechend in vier Gruppen unterteilt, um Λ-Spaltenelektroden Ya₁, ß-Spaltenelektroden Yb₁, C-Spaltenelektroden Vq und D-Spaltenelektroden Yd₁ zu definieren. Gemäß F i g. 10 sind die Bildzellen, welche benachbarten Zeilenelektroden, z. B. X\ und X2, angehören, so geschaltet, daß die Bildzellen, welche die erste Zeile über X\ definieren (erste Zeile von Bildzellen) und die Bildzellen, welche die letzte Zeile über X₂ bilden (achte Zeile von Bildzellen), an die A-Spaltenelektroden Ya₁(J = 1 < 2... J) angeschlossen sind, daß die Bildzellen, welche die zweite Zeile über ,

X\ bilden (zweite Zeile von Bildzellen) und die Bildzellen, weiche die vorletzte Zeile über X₂ bilden (siebte Zeile |

von Bildzellen) an die ß-Spaltenelektroden Yb₁ angeschlossen sind, daß die dritte und die sechste Zeile von Bildzellen mit den C-Spaltenelektroden Yc₁ verbunden sind und daß die vierte und die fünfte Zeile von Bildzellen an die D-Spaltenelektroden Yd₁ angeschlossen sind. Bei dieser Anordnung benötigt man keine dreidimensionale oder über Umwege geführte Verdrahtung, um die Bildzellen anzuschließen.

Bei dieser dritten Ausführungsform der Matrixdarstellungsfläche 7 sind 4/Zeilen und /Spalten von Bildzellen definiert.

Die A-Spaltenelektroden Ya₁ und die ß-Spaltenelektroden Ybj sind auf einer Seite des ersten Substrats 9 der Matrixdarstellungsfläche 7 angeordnet und mit dem Aß-Spaltenelektrodentreiber 10 verbunden, und die C-Spaltenelektroden Yq und die D-Spaltenelektroden Yd₁ sind auf der anderen Seite des ersten Substrats 9 angeordnet und an einen CD-Spaltenelektrodentreiber 20 angeschlossen. Zu den Zeilenspeicher-Schreibtaktsignalen, die durch den Zeitgeber 3 erzeugt werden, gehören die Signale CPab und CPca die dem Aß-Spaltenelektrodentreiber 10 bzw. dem CD-Spaltenelektrodentreiber 20 zugeführt werden. Die übrigen aus F i g. 10 ersichtlichen Elemente entsprechen den in F i g. 6 dargestellten. | F i g. 11 veranschaulicht die Wirkungsweise der dritten Ausführungsform.

Das Abtasttaktsignal CP\ und das digitale Videosignal SD werden ebenso wie die entsprechenden Signale bei der ersten und zweiten Ausführungsform während jeder Zeilenperiode der Abtastzeilen erzeugt; diese Signale sind in F i g. 11 fortgelassen. Wie bei der ersten und der zweiten Ausführungsform wird das Pufferspeicher-Schreibtaktsignal CP₂ bei jeder ungeradzahligen Abtastzeile erzeugt ((2λ— l)-te Zeile, wobei π = 1,2... 21), und das Pufferspeicher-Lesetaktsignal CP3 wird bei jeder geradzahligen Zeilenperiode der Abtastzeilen erzeugt {(2n)-te Zeile). Somit wird das digitale Videosignal SD₂ am Ausgang des Pufferspeichers 11 während der geradzahligen Zeilenperioden ([2n)-te Zeilen) erzeugt, und es umfaßt die ungeradzahligen Zeilen ((2n—l)-te Zeilen der Videodaten. Das Signal SD₂ ist in F i g. 11 nicht dargestellt.

Der Schalter 12 empfängt die digitalen Videosignale SDi und SD₂ sowie das Schalttaktsignal CPa; dieser Schalter wählt abwechselnd 5Di und SD2 während der geradzahligen Zeilenperioden der Abtastzeilen synchron

mit dem Schalttaktsignal CPa, um das digitale Videosignal SD3 zu erzeugen.

Betrachtet man die ersten acht Abtastzeilen, so erscheint in der zweiten Zeilenperiode die erste Abtastzeile der Videodaten zuerst in SD3, und die zweite Abtastzeile der Videodaten erscheint danach. In der vierten Zeilenperiode erscheint die dritte Abtastzeile der Videcdaten zuerst in SD3, und die vierte Abtastzeile der

32 OO 122

Videodaten erscheint danach. Während der sechsten und der achten Zeilenperiode erscheinen dagegen die geradzahligen Zeilen, d. h. die sechste und die achte Abtastzeile der Videodaten, zuerst in SD3, und die ungeradzahligen Zeilen, d. h. die fünfte und die siebte Abtastzeile der Videodaten, treten danach auf.

Das Zeilenspeicher-Schreibtaktsignal CPab wird zuerst bei der zweiten Zeilenperiode der Abtastzeilen erzeugt, so daß die erste und die zweite Videodatenzeile, die während der zweiten Zeilenperiode erzeugt werden, dem Zeilenspeicher des Aß-Spaltenelektrodentreibers 10 durch das digitale Videosignal SDi eingeschrieben werden. Das Zeilenspeicher-Schreibtaktsignal CPcd wird zuerst bei der vierten Zeilenperiode erzeugt, so daß die dritte und die vierte Videodatenzeile, die während der vierten Zeilenperiode erzeugt weiden, dem Zeilenspeicher des CD-Spaltenelektrodentreibers 20 durch das digitale Videosignal SD3 eingeschrieben werden.

Bei dem hier beschriebenen dritten Ausführungsbeispiel wird der Abtastimpuls STB erzeugt, wenn die vier ersten Abtastzeilen der Videodaten den Zeilenspeichern eingegeben worden sind, so daß die Videodaten festgehalten werden und die erste Zeilenelektrode X\ während der fünften bis achten Zeilenperioden der Abtastzeilen gewählt wird. Die Videodaten werden durch den Modulator in Spaltenelektroden-Treibersignale Vyaj, Vybj, Vycj und Vyo, moduliert, und die erste Abtastzeile der Videodaten wird den A-Spaltenelektroden Yi, zugeführt; die zweite Abtastzeile den ß-Spaltenelektroden Yb₁, die dritte Abtastzeile den C-Spaltenelektroden Yq, und die vierte Abtastzeile den D-Spaltenelektroden Yd₁- Somit werden die Videodaten mit Hilfe der vier ersten Zeilen von Bildzellen innerhalb der Darsteilungsspalten Yj so dargestellt, daß sie der Anordnung der Bildzellen der Matrixdarstellungsfläche 7 nach F i g. 10 entsprechen.

Während der fünften bis achten Zeilenperioden der Abtastzeilen, innerhalb der die erste Zeilenelektrode X\ gewählt wird, wobei die fünf ersten Abtastzeilen der Videodaten für die Darstellungsspalten Y₁ dargestellt werden, werden die nächsten Videodaten, d. h. die fünften bis achten Abtastzeilen der Videodaten, den Spaltenelektrodentreibern 10 und 20 zugeführt.

Wie erwähnt, erscheint während der sechsten Zeilenperiode die sechste Abtastzeile der Videodaten zuerst in dem digitalen Videosignal SD% und die fünfte Abtastzeile der Videodaten erscheint danach. In diesem Zeitpunkt wird das Zeilenspeicher-Schreibtaktsignal CPcd erzeugt, so daß die fünfte und die sechste Abtastzeile der Videodaten dem Zeilenspeicher des CD-Spaltenelektrodentreibers 20 eingegeben werden.

Während der achten Zeilenperiode der Abtastzeilen erscheint die achte Abtastzeile der Videodaten zuerst in dem digitalen Videosignal SD3, und die siebte Abtastzeile der Videodaten erscheint danach. In diesem Zeitpunkt wird das Zeilenspeicher-Schreibtaktsignal CPab erzeugt, so daß die siebte und die achte Abtastzeile der Videodaten dem Zeilenspeicher des Aß-Spaltenelektrodentreibers 10 eingeschrieben werden.

Wenn die fünften bis achten Abtastzeilen der Videodaten in die Zeilenspeicher eingeschrieben worden sind, wird der Abtastimpuls STB erzeugt, so daß die Videodaten festgehalten werden, und die zweite Zeilenelektrode Xi wird während der neunten bis zwölften Zeilenperioden der Abtastzeilen gewählt. Die Videodaten werden durch den Modulator in Spaltenelektroden-Treibersignale Vy_Aj, Vybj, VVq und Vyuj moduliert, und die achte Abtastzeile der Videodaten wird den A-Spalteneiektroden Y_Aj zugeführt; die siebte Abtastzeile den B-Spaltenelektroden Yb₁, und die sechste und die fünfte Abtastzeile den C-Spaltenelektroden Yc₁ bzw. den D-Spaltenelektroden YDj. Somit werden die fünften bis achten Abtastzeilen der Videodaten in den fünften bis achten Zeilen von Bildzellen innerhalb der Darstellungsspalten Y₁ in der richtigen Reihenfolge dargestellt.

Bei den Darstellungsschritten für die Bildzellen der neunten und der weiteren Zeilen werden die vorstehend beschriebenen Schritte wiederholt.

Fig. 12 zeigt eine vierte Ausführungsform der Erfindung, wobei Elemente, die in Fig. 6 bis 10 dargestellten entsprechen, jeweils mit den gleichen Bezugszeichen versehen sind.

Bei der dritten Ausführungsform nach F i g. 10 und 11 sind die Spaltenelektroden an entgegengesetzten Seiten des ersten Substrats 9 der Matrixdarstellungsfläche 7 angeordnet. Dagegen sind bei der vierten Ausführungsform nach F i g. 12 sämtliche Spaltenelektroden Y^₁ bis Yd₁ an der gleichen Seite des ersten Substrats 9 als Teile einer Quadruplex-Mairixdarstellungsfläche angeordnet.

Gemäß F ig. 12 dient der Spaltenelektrodentreiber 10 zum Steuern von A) Spaltenelektroden Υ_Λι. Yb₁. Yc₁ und YDj. Der Pufferspeicher 11 hat ein Fassungsvermögen von drei Zeilen. Während der (4/^-ten Zeilenperioden der Abtastzeilen (7 = 1, 2 ... I)werden die (4;—3)-te bis (4/—l)-te Abtastzeilen der Videodaten aus den Pufferspeichern 111,112 und 113 sowie die (4/>ten Abtastzeilen aus dem A/D-Wandler 2 durch den Schalter 12 gewählt und dem Zeilenspeicher des Spaltenelektrodentreibers 10 eingeschrieben. Der Schalter 12 wird durch das Schalttaktsignal CP4 gesteuert, das während der (4i)-len Zeilenperioden erzeugt wird, so daß das digitale Videosignal SDi die (4/—3)-te, (4/—2)-te, (4/—l)-te und (4/^-te Abtastzeile der Videodaten dem Zeilenspeicher während der (4i)-ten Zeilenperiode eingibt. Die Videodaten werden dem Zeilenspeicher in der nachstehenden Reihenfolge eingegeben: (4/—3)-te Zeile, (4/—2)-te Zeile, (4/— l)-te Zeile, (4;>te Zeile, wenn i ungeradzahlig ist, ferner (4/>te Zeile, (4/— l)-te Zeile, (4/—2)-te Zeile und (4/—3)-te Zeile, wenn /geradzahlig ist. Der Abtastimpuls STB wird erzeugt, wenn die vier Abtastzeilen der Videodaten dem Zeilenspeicher eingeschrieben worden sind.

Wenn die ungeradzahligen Zeilenelektroden X-, gewählt werden, werden die (4/—3)-ten Abtastzeilen der Videodaten den A-Spaltenelektroden Yaj zugeführt, die (4/—2)-ten Abtastzeilen den ß-Spaltenelektroden Yb₁. die (4/— l)-ten Abtastzeilen den C-Spaltenelektroden Yq, und die (4/J-ten Abtastzeilen den D-Spaltenelektroden Ydj. Wenn die geradzahligen Zeilenelektroden X, gewählt werden, werden die (4/^ten Abtastzeilen der 'Videodaten der A-Spaltenelektrode Y_Aj zugeführt, die (4/—l)-ten Abtastzeilen den B-Spaltenelektroden Y_Bj, die (4/— 2)-ten Abtastzeilen den C-Spaltenelektroden Yq, und die (4/—3)-ten Abtastzeilen den D-Spaltenelektroden Yd₁-Auf diese Weise werden die Videodaten in der richtigen Reihenfolge dargestellt

Fig. 13 zeigt eine fünfte Ausführungsform mit einem Bildspeicher zum Aufnehmen der Videodaten einer Bildperiode.

Gemäß Fig. 13 gehören zu dem Videodatenkreis 100 ein Speichertreiber 300 und ein Bildspeicher 301. Der Speichertreiber 300 enthält einen A/D-Umsetzer 2, eine Zeitgeberschaltung 3, einen Schreibadressenzähler 60.

32 OO 122

einen Leseadressenzähler 61, Addierer 62 und 63 sowie einen Multiplexer 64. Elemente, die in F i g. S dargestellten ähneln oder entsprechen, sind jeweils mit den gleichen Bezugszeichen versehen. Die Matrixdarstellungsfläche 7 weist vier Zeilen und drei Spalten von Bildzellen (1.1), (1.2).. .(43) auf. Ein Arbeitsvorgang zum Zünden der in F i g. 13 schraffiert gezeichneten Bildzellen wird im folgenden anhand von Fig 14a und 14b beschrieben.
Fig. 14a ist ein Abiaufplan, anhand dessen die Eingabeoperation für den Bildspeicher beschrieben wird. Das Videosignal VD wird durch den A/D-Umsetzer 2 in das digitale Videosignal SA umgewandelt, und die Videodaten Ai ■·. £>43 innerhalb einer Bildperiode, die den Bildzellen (1.1) ... (43) entsprechen, werden in dem Bildspeicher 301 mit Hilfe des Ausgangssignals WA aus dem Schreibadressenzähler 60 gespeichert
F i g. 14b zeigt einen Ablaufplan zur Erläuterung des Auslesens aus dem Bildspeicher. Ein Ausgangssignal CR\ des Leseadressenzählers 61 wird mit einem Signal CR₂ des Addierers 62 kombiniert, um ein Signal CRz zu erzeugen. Ein Teil des Ausgangäsignals CR3 des Addierers 62 wird mit einem Signal CRa des Addierers 63 kombiniert, um ein Signal CRj zu erzeugen. Das Ausgangssignal CR3 des Addierers 22 und das Ausgangssignal Ο?, des Addierers 63 werden einem Multiplexer 64 zugeführt, wo sie abwechselnd durch einen Schaltimpuls CPr gewählt werden, um ein Leseadressensignal RA zu erzeugen. Die Videodaten Du, A21, A 2, A₂₂, D_i3 und D₂₃ an den durch RA angegebenen Adressen bilden das digitale Videosignal SA, das dann in dem Zeilenspeicher 101 gespeichert wird. Danach werden ähnliche Operationen durchgeführt wie bei der ersten Ausführungsform nadh F i g. 6 und 7.

In F i g. 15 ist eine sechste Ausführungsform dargestellt, bei der zu dem Videodatenkreis 100 ein Speichertreiber 300, ein Bildspeicher mit Speicherblöcken 301 und 302 sowie der Schalter 12 gehören. Der Speichertreiber 300 enthält den A/D-Umsetzer 2, die Zeitgeberschaltung 3, einen Schalter 13, einen Adressenwähler 200, einen Schreibadressenzähler 201 und einen Leseadressenzähler 202.

Gemäß F i g. 15 ist der Bildspeicher so in die Speicherblöcke 301 und 302 unterteilt, daß diese den Λ-Spaltenelektroden Y\,(j= 1,2,3) und den B-Spaltenelektroden Ye,der Matrixdarstellungsfläche 7zuzuordnen sind. Die erste und die dritte Abtastzeile der Videodaten Dw, D_u, D_[3, D₃₁, D₃₂, D₃₃ werden in dem Speicherblock 301 gespeichert, während die zweite und die vierte Abtastzeile der Videodaten Am. D22, Aa A41, Dta, Da₃ in dem Speicherblock 302 gespeichert werden. Die in den Speicherblöcken 301 ι id 302 gespeicherten Videodaten werden durch den Schalter 12 gewählt und in den Zeilenspeicher 101 überführt

Fig. 16a und 16b zeigen Ablaufpläne zur Erläuterung der Arbeitsweise der sechsten Ausführungsform nach Fig. 15. Wenn ein Biidspeicher-Schreib/Lese-Steuersignal IVEden logischen Wert H hat, werden die Daten eingeschrieben, und wenn das Signal den logischen Wert L hat, werden die Daten ausgelesen. Wenn ein Block-Wählsignal CSden logischen Wert H hat. wird ein Speicherblock gewählt, und die Daten werden an einer Vorderflanke eines Bildspeicher-Schreibtaktsignals CPfeingeschrieben.

Bei der Schreiboperation wird der Schalter 13 in die Η-Stellung gebracht, und der Adressenwähler 200 wählt das Schreibadressensignal WA am Ausgang des Schreibadressenzählers 201 mit Hilfe des Steuersignals CPa, um WA als Adressenausgangssignal A zu erzeugen. Das Schreibadressensignal WA wird mit Hilfe eines Rechners entsprechend der in F i g. J 6a dargestellten Folge erzeugt, um die Adressen in den Speicherblöcken 301 Und 302 synchron mit dem digitalen Videosignal 5A anzugeben. Das Blockwählsignal CS definiert einen gewählten Speicherblock in dem Bildspeicher, und es wird während des Schreibvorgangs gemäß Fig. 16a während der dargestellten Zeitspanne erzeugt. Somit werden an der Vorderflanke des Bildspeicher-Schreibtaktsignals DPr die ersten und dritten Zeilen der Videodaten Ai, A2, A3, Ai. A2, A13 im Speicherblock 301 gespeichert, während die zweiten und vierten Zeilen der Videodaten Ai, A2, A3. Au, A12, Da₃ im Speicherblock 302 gespeichert werden. Der Bildspeicher-Schreibimpuls CPf wird erzeugt, nachdem das Schreibadressensignal in einem hinreichenden Ausmaß angestiegen ist, um die Unterscheidung zu ermöglichen.

Während des Lesevorgangs wird das Schreib/Lese-Steuersignal WEnach F i g. 15 auf den Wert L eingestellt, und der Adressenwähler 200 wähl; ein Leseadressensignal RA am Ausgang des Leseadressenzählers 202 mit Hilfe des Steuersignals CPa, um das Signal RA am Adressenausgang A zu erzeugen. Das Leseadressensignal RA wird gemäß Fig. 16b innerhalb der Folge mit dem Zweifachen der Perioden des digitalen Videosignals SD gewählt, um die Adressen der Speicherblöcke 301 und 302 während des Lesevorgangs festzulegen.

Das Block wählsignal CS wird gemäß dem in Fig. 16b wiedergegebenen Ablauf plan erzeugt, und zwar mit einem Drittel der Periode für den Schreibvorgang, und es bildet einen Blockwählkreis zusammen i.iit einer Nein-Schaltung, um entweder den Speicherblock 301 oder den Speicherblock 302 zu wählen. Während der Periode des Leseadressensignals RA wird der Schalter 12 durch den Taktimpuls CPa umgestellt, so daß die Videodaten aus den Speicherblöcken 301 und 302 durch die digitalen Videosignale SD₂] und SA2 abwechselnd dem Zeilenspeicher 6 zugeführt werden. Somit enthält das digitale Bildsignal SD₃ die Glieder Ai, Ai. A2. A2.

A 3. Ai in dieser Reihenfolge.

Die Arbeitsschritte zwischen der parallelen Datenumwandlung durch den Zeilenspeicher 101 und der Zuführung der Spannungen an die Spaltenelektroden entsprechen dem vorausgehenden Ausführungsbeispiel und werden daher nicht erneut beschrieben.
Gemäß F i g. 15 werden die Ausgangssignale der Speicherblöcke 301 und 302 durch den Schalter 12 gewählt Werden Tri-State-Speicher 30Γ und 302' nach Fig. 17 verwendet, kann der Schalter 12 fortgelassen werden.

Bei den dargestellten Ausführungsformen wird das Videosignal VDdurch den A/D-Umsetzer 2 in das digitale Videosignal SD\ verwandelt. Bei einer Sdhrrftzeichen-Darstellungsvorrichtung, bei der keine Grautöne benötigt werden, kann das digitale Videosignal SA ein binäres Signal sein, bei dem nur zwischen Schwarz und Weiß unterschieden wird.

Die Speicher, z. B. die Zeitenspeicher und der Pufferspeicher, können auch als Analogspeicher ausgebildet seih, z. B. ladungsgekoppelte Speicher (CCD). Bbi den Eingangssignal für die Speicher kann es sich um digitale oder um analoge Signale handeln, soweit es Videodatensignale sind. Wird ein analoges Signal benutzt, kann man den A/D-Umsetzer weglassen.

OO 122

Zwar werden bei den dargestellten AusfOhrungsformen sämtliche Abiastzeilen des Videosignals VD zur
Darstellung verwendet, doch ist die Erfindung ebenso gut anwendbar, wenn für die Darstellung nur jede m-ie
Zeile verwendet wird.

Bei dem Schalter 12 kann es sich um eine beliebige elektronische Schaltung handeln, mittels der die Videodaten gewählt werden. Er kann z. B. aus logischen Gattern aufgebaut sein.

Die Erfindung ist nicht nur bei Flüssigkristall-Darsteliungsvorrichtungen anwendbar, sondern auch bei anderen Vorrichtungen, z. B. Elekti ülumineszenz-Vorrichtungen oder Plasmadarstellungsvorrichtungen.

Hierzu 15 Blatt Zeichnungen

Claims

32 OO 122

Patentansprüche:
1. Matrixdarstellungsvorrichtung

— mit einer aus einer Matrix von Bildzellen aufgebauten Darstellungsfläche (7) mit Zeilenelektroden (X_x

bis Xi), Spaltenelektroden (Y_x bis Yj) und einem dazwischen angeordneten Darstellungsmedium, wobei die Kreuzungspunkte der Zeilen- und der Spaltenelektroden die Bildzellen bilden, wobei die Spaltenelektroden elektrisch in Gruppen (Ya, Yb, Yc Yd) mit jeweils periodischer Zuordnung zu den Bildzeüen einer Spalte unterteilt sind und wobei die Anschlüsse mindestens zweier Gruppen an einer Seite der ίο Darstellungsfläche (7) angeordnet sind,

— mit einer Zeilenelektroden-Treiberschaltung (6), und

— mit wenigstens einer Spaltenelektroden-Treiberschaltung (4,5; 10) mit jeweils einem Zeilenspeicher (41,