DE3200122A1

DE3200122A1 - Matrixdarstellungsvorrichtung

Info

Publication number: DE3200122A1
Application number: DE19823200122
Authority: DE
Inventors: Hisao Hitachi Hanmura; Masahiro Hitachiota Takasaka
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1981-01-07
Filing date: 1982-01-05
Publication date: 1982-07-22
Also published as: US4481511A; DE3200122C2

Description

SCHIFF ν. FÜNER STREHL SCH ÜBEL-HOPF EBBINGHAUS FINCK

MARIAHILFPLATZ 2 & 3, MÜNCHEN 9O POSTADRESSE: POSTFACH 95 O1 6O, D-8OOO MÖNCHEN 96

ALSO PROFESSIONAL REPRESENTATIVES BEFORE THE EUROPEAN PATENT OFFICE

KARL LUDWIQ SCHIFF (1964-1978) DIPL. CHEM. DR. ALEXANDER V. FÜNER DIPL. INS. PETER STREHL DIPL. CHEM. DR. URSULA SCHÜBEL-HOPF DIPL. ING. DIETER EBBMSHAUS DR. ING. DIETER FINCK TELEFON (OBQ) 4S2OS4 TELEX 5 23 566 AURO D TELEGRAMME AUROMARCPAT MÜNCHEN Matrixdarstellungsvorrichtung

Die Erfindung bezieht sich auf eine Matrixdarstellungsvorrichtung, bei der von einem Multiplexmatrix-Anzeigefeld Gebrauch gemacht wird.

Es sind bereits verschiedene Arten von Darstellungszellen zur Verwendung bei Matrixdarstellungsvorrichtungen bekannt; hierzu gehören Zellen mit Flüssigkristallen, elektrochrome Zellen, eine mit einem Plasma arbeitende Darstellungsvorrichtung, Fluoreszenz-Darstellungsröhren, Leuchtdioden, PLZT-Zellen sowie Elektrolumineszenzzellen. Als Beispiel ist in Fig. 1 der grundsätzliche Aufbau einer Flüssigkristall-Dar-Stellungsvorrichtung gezeigt, bei der= ein Flüssigkristall 103 zwischen zwei Substrates 101 und 102 ortsfest angeordnet ist, wobei eines der Substrate transparent ist und wobei man eine vorbestimmte Spannung zwischen transparenten Elektroden 104 und 105 anlegen kann, die auf den einander zugewandten Flächen der Substrate 101 und 102 ausgebildet sind, so daß bei den Flüssigkristallmolekülen eine elektrooptische Veränderung hervorgerufen wird. Eine Beziehung zwischen einer an die transparenten Elektroden 104 und 105 angelegten Wirk-

spannung und der Menge des durchgelassenen Lichtes ist in Fig. 2 dargestellt, wo V_e und V™ Schwellenspannungen dar-

o JNo

stellen. Bei einer solchen Flüssigkristall-Matrixdarstellungsvorrichtung sind Bildzellen, die an den Kreuzungspunkten der transparenten Elektroden 104 und 105 definiert sind, im allgemeinen in Form einer Matrix angeordnet, und Schriftzeichen oder graphische Muster werden dadurch dargestellt, daß die an die betreffenden Bildzellen angelegten Effektivspannungen entsprechend gewählt werden.

Damit bei einer solchen Matrixdarstellungsvorrichtung eine Anzahl von Bildzellen mit hohem Kontrast gezündet werden kann, wurde bereits vorgeschlagen, ein Multiplex-Matrixsystem oder ein Multiplexmatrix-Wechselsystem zu benutzen.

Als Beispiel hierfür wird im folgenden anhand von Fig. 3 bis 5 ein Vielfachmatrix- oder Doppelmatrixsystem erläutert. Die in Fig. 3 und 5 dargestellten Anordnungen sind in den Japanischen offengelegten Patentanmeldungen 120230/78 und 106189/79 beschrieben.

In Fig. 3 bezeichnet die Bezugszahl 100 einen Bilddatenkreis mit einer Videosignaleingangsklemme 1, einem A-D-Umsetzer 2 und einer Zeitgeberschaltung 3. Ferner sind Spaltenelektroden Treiberschaltungen 4 und 5 vorhanden, zu denen Zeilenspeicher 41 und 51, Verriegelungsregister 42 und 52 sowie Modulatoren 43 und 53 gehören. Die Bezugszahl 6 bezeichnet eine Zeilenelektroden-Treiberschaltung. Weiterhin ist ein Matrixdarstellungsfeld 7 vorhanden, zu dem ein mit einem elektrooptischen Effekt arbeitendes Material, z.B. ein Flüssigkristall, oder ein elektrolumiszentes Material gehurt, das als Füllmaterial zwischen zwei Substraten 8 und 9 angeordnet ist. Das erste Substrat 8 besitzt eine Anzahl I von Zeilenelektroden X- bis X_T, und das zweite Substrat 9 weist eine Anzahl J von A-Spaltenelektroden Y,.- bis Y. , sowie eine Anzahl J von B-Spaltenelektroden Y_ßl bis Y_ßJ auf. Die Spaltenelektroden sind elek-

trisch in zwei Gruppen unterteilt, die J-Darstellungsspalten

Y₁ bis Y, bilden. Somit sind 21 Reihen durch die Anzahl J 1 J

von Spalten oder Bildzellen an den Kreuzungspunkten der Zeilenelektroden und der Spaltenelektroden definiert, wobei die i-te Reihenelektrode X. (i = 1, 2 ... I) mit der (2i-l)-ten Zeilenbildzelle und der (2i)-ten Reihenbildzelle verbunden ist. Die A-Spaltenelektrode Y. . der i-ten Spalte Y. (j = 1,

^Ά3 . 3

2... J) ist mit den Bildzellen innerhalb der ungeradzahligen Zeilen ((2i-l)-te Reihe) verbunden, während die B-Spaltelelektrode Y_R. an die Bildzellen der geradzahligen Zeilen
((2i)-te Reihe) angeschlossen ist.

In Fig. 4a bezeichnen die in Kreise eingeschlossenen Zahlen unter einem Videosignal VD Zeilennummern einer Abtastzeile des Videosignals.

Gemäß Fig. 4a wird das Videosignal VD über die Videosignal-Eingangsklemme 1 zugeführt. Der A-D-Umsetzer 2 empfängt das Videosignal VD sowie ein Abfragetaktsignal CP₁ und verwandelt das Videosignal VD synchron mit dem Abtasttaktsignal CP₁ in ein digitales Signal SD. Die Zeitgeberschaltung 3
entnimmt dem Videosignal VD ein Synchronisationssignal, um das Abfragetaktsignal CP₁, die Schreibtaktsignale CP_A und CPg sowie einen Abtastimpuls STg zum Steuern der Darstellungsvorrichtung zu erzeugen.

Der Zeilenspeicher 41 empfängt das digitale Videosignal SD und das Schreibtaktsignal CP., das während der Periode der Abtastzeile für ungeradzahlige Zeilen erzeugt wird, und er speichert seriell eine Abtastzeile von Videodaten synchron mit dem Taktsignal CP.. Der Zeilenspeicher 51 empfängt das digitale Videosignal SD und das Schreibtaktsignal CP_B, das während der Perlode der Abtastzeile für die geradzahlige
Zeile erzeugt wird, und speichert eine Abtastzeile der Videodaten synchron mit dem Taktsignal CP₁,. Somit werden die

ungeradzahligen Zeilen der Abtastzeile der Videodaten dem Zeilenspeicher 41 eingegeben, während die geradzahligen Zeilen der Abtastzeile der Videodaten von dem Zeilenspeicher 51 aufgenommen werden. Gemäß Fig. 4a wird die erste Zeile der Abtastlinie der Videodaten zuerst dem Zeilenspeicher 41 eingegeben, und dann wird die zweite Reihe der Abtastzeile der Videodaten dem Zeilenspeicher 51 zugeführt.

Der Abtastimpuls STB wird erzeugt, wenn geradzahlige Reihen der Abtastzeile der Videodaten dem Zeilenspeicher 51 eingegeben worden sind. Die Verriegelungsregister 42 und 52 empfangen die Videodaten, die in den Zeilenspeichern 41 und 51 gespeichert worden sind, sowie den Abtastimpuls STB, und sie verriegeln parallel die Videodaten aus den Zeilenspeichern 41 und 51 synchron mit dem Impuls STB.

Der Modulator 43 empfängt die ungeradzahligen Reihen der Abtastzeile der Videodaten, die in dem Verriegelungsregister 42 festgehalten werden, und führt Spaltenelektroden-Treibersignale ν_γΑ· (j = 1, 2 ... J) den Spaltenelektroden Ϋ_Α· zu, um die Helligkeit der Bildzellen zu modulieren. Entsprechend empfängt der Modulator 53 die geradzahligen Reihen der Abtastzeile der Videodaten, die in dem Verriegelungsregister 52 festgehalten werden, und er führt das Spaltenelektroden-Treibersignal V_vr>. den Spaltenelektroden Y_D . zu.

!•DJ BJ

Die Spaltenelektroden-Treiberschaltung 6 empfängt den Abtastimpuls STB und führt Reihenelektroden-Treibersignale V„. (i = 1, 2 .. I) den Reihenelektroden X₁ zu. Die Reihenelektroden-Treibersignale V„. werden in der Weise erzeugt, daß nur eine der Reihenelektroden X. gewählt wird und daß nicht gleichzeitig andere Reihenelektroden gewählt werden; hierbei werden die Reihenelektroden X. einzeln nacheinander synchron mit dem Abtastimpuls STB gewählt.

~ nto

Die jeweiligen Wellenformen des Reihenelektroden-Treibersignals V„. und der Spaltenelektroden-Treibersignale V,_r.., V_yR. variieren in Abhängigkeit von dem jeweils als Anzeigemedium verwendeten elektrooptischen Material. 5

Das Reihenelektroden-Treibersignal V_v und das Spaltenelektroden-Treibersignal ν_γ für das Flüssigkristall-Anzeigemedium sind in Fig. 4b dargestellt. Eine Konstante a wird so gewählt, daß sie gleich oder nahezu gleich ν I + 1 ist, wobei I die Anzahl der Reihenelektroden X. bezeichnet, während V eine

ι - . ο

maximale Amplitude einer Spannung V - V bezeichnet, die an die Bildzelle angelegt wird. Die Spannung V_Q wird so gewählt, daß sie der nachstehenden Beziehung entspricht:

is :

V_n

(a² - 1) ^TH ° I/ I + (a - 2)² - 1 ^TH

Hierin bezeichnet V™ eine Schwellenspannung des Flüssigkristalle.

Bei jedem I-ten Zyklus wird jede der Abtastelektroden X. gewählt. Die Helligkeit der Bildzelle wird durch das Verhältnis T_A/T des Spaltenelektroden-Treibersignals ν_γ bestimmt. Wenn T. = T, erreicht die Helligkeit der Bildzelle ein Maximum, und wenn T. = 0, geht die Helligkeit auf ihr Minimum zurück. Somit kanij man durch Regeln des Verhältnisses T./T den Farbton des dargestellten Bildes regeln.

Gemäß Fig. 4a werden die Videodaten, die den Zeilenspeichern 41,und 53 bei der ersten bzw. der zweiten Reihe der Abtastzeile des Videosignals VD eingeschrieben werden, in die Verriegelungsregister 42 und 52 in Abhängigkeit von dem Abtastimpuls STB überführt, der am Ende der zweiten Reihe der Abtastzeile erzeugt wird, wobei eine Modulation zu den Spalten-

O L U U I Z L elektroden-Treibersignalen V_v. . und V_v . durch die Modula-

YAj loj

toren 43 und 53 erfolgt, so daß die ersten und zweiten Reihen von Videodaten den Spaltenelektroden Y und Y_n. zuge-

"■3 "3 führt werden. Während dieser Periode werden die dritte und die vierte Reihe der Abtastzeile des Videosignals VD als die nächsten Videodaten den Zeilenspeichern 41 und 51 eingegeben. Hierbei erzeugt die Reihenelektroden-Treiberschaltung 6 das Reihenelektroden-Treibersignal V„., um die erste Reihenelektrode X₁ so zu wählen, daß die erste und die zweite Reihe der Bildzellen innerhalb der Spalte Y₁ gezündet werden.

Am Ende der vierten Spalte der Abtastzeile des Videosignals VD wird erneut der Abtastimpuls STB erzeugt, und die Spaltenelektroden-Treibersignale ν_γΑ· und V_yß. treiben die dritte und die vierte Reihe des Videosignals VD, und das Reihenelektroden-Treibersignal Vy. wählt die zweite Reihenelektrode X₂, so daß die dritte und die vierte Reihe der Bildzellen der Spalte Y. gezündet werden. Ähnliche Arbeitsschritte werden wiederholt, um andere Bildzellen zu zünden.

Fig. 5 zeigt eine bekannte Anordnung, bei der Zuleitungsklenunen der Spaltenelektroden Y. . und Y_n. sowie die Spalten-

AJ r$ J

elektrodenkreise 4 und 5 auf einer Seite des einen Substrats 9 des Matrixdarstellungsfeldes 7 zusammengefaßt sind, um die Abmessungen der in Fig. 3 dargestellten Vorrichtung zu verkleinern. In Fig. 5 sind die Elemente jeweils in Entsprechung zu Fig. 3 bezeichnet.

Bei der Anordnung nach Fig. 5, bei der die Klemmen der verschiedenen Spaltenelektroden Y. . und Y_n. auf der gleichen Seite der Matrixdarstellungstafel 7 angeordnet sind, kreuzen sich die Signalleitungen der Spaltenelektroden Y. . und Yg^j und die Spaltenelektroden-Treiberschaltungen 4 und 5 überkreuzen sich ebenfalls. Daher ist es nicht möglich, die Verdrahtung mit Hilfe eines flachen Kabels durchzuführen, sondern man benötigt eine gedruckte Leiterplatte mit mehreren

Schichten, woraus sich eine Erhöhung der Herstellungskoten ergibt.

Der Erfindung liegt die Aufgabe zugrunde, eine Matrixdar-Stellungsvorrichtung zu schaffen, bei der sich die Verbindungsleitungen der Spaltenelektroden und der Spaltenelektroden-Treiberschaltungen nicht überkreuzen, so daß sich die Verdrahtung leichter herstellen läßt.

Gemäß einem Merkmal der Erfindung sind die Spaltenelektroden, die einer Reihe der Bildzellenmatrix der Darstellungsvorrichtung gegenüberliegen, elektrisch in mehrere Gruppen mit einer vorbestimmten Regelmäßigkeit für jede Spalte unterteilt, und die Klemmen der Spaltenelektroden von mindestens zwei der verschiedenen Gruppen von Spaltenelektroden sind so angeordnet, daß sie sich zur gleichen Seite des Matrixdarstellungsfeldes erstrecken; die Spaltenelektrodenklemmen von mindestens zwei der Gruppen von Spaltenelektroden auf der gleichen Seite sind in der gleichen Ordnung oder Reihenfolge angeordnet wie diejenigen der Ausgangsklemmen der Spaltenelektroden-Treiberschaltungen.

Gemäß einem weiteren Merkmal der Erfindung sind bei der Matrixdarstellungsvorrichtung die Spaltenelektroden, welche · .

einer Zeile der Bildzellenmatrix der Matrixdarstellungsfläche gegenüberliegen, elektrisch in mehrere Gruppen unter Einhaltung einer vorbestimmten ,Regelmäßigkeit für jede Spalte unterteilt, wobei die Klemmen von mindestens zwei Gruppen von Spaltenelektroden auf der gleichen Seite des Matrixanzeigefeldes angeordnet sind, wobei die Spaltenelektroden von mindestens zwei der Gruppen auf der gleichen Seite angeordnet und mit den Spaltenelektroden-Treiberschaltungen verbunden sind und wobei die Reihenfolge der Videodatenanordnung, die von einem Videodatenkreis aus den Spaltenelektroden-Treiberschaltungen zugeführt werden, die gleiche ist wie die Anord-

'■■''■ 3203122

nung der Klemmen der genannten mindestens zwei Gruppen von auf der gleichen Seite des Matrixanzeigefeldes angeordneten Spaltenelektroden.

Die vorbestimmte Regelmäßigkeit, mit der die Spaltenelektroden elektrisch in mehrere Gruppen unterteilt sind, bedeutet, daß dann, wenn die Spaltenelektroden durch das Vierfache der Anzahl der Reihenelektroden geteilt werden, um vier Reihen von Bildzellen für jede Reihenelektrode zu definieren, und wenn die Spaltenelektroden in Gruppen a, b, c und d un-. terteilt werden, die Gruppen regelmäßig in der Reihenfolge a, b, c, d, a, b, c, d ... (Multiplexsystem) oder a, b, c, d, d, c-, b, a, a, b, c, d ... (alternatives Multiplexsystem) angeordnet sind.

Die Reihenfolge der Anordnung der Ausgänge der Spaltenelektroden-Treiberschaltung und die Reihenfolge der Anordnung der Videodaten, die von dem Videodatenkreis aus der Spaltenelektroden-Treiberschaltung zugeführt werden, sowie die Reihenfolge der Anordnung der Klemmen der Spaltenelektroden mindestens der beiden genannten Gruppen von Spaltenelektroden, die sich auf der gleichen Seite der Matrixdarstellungsfläche befinden, sind untereinander gleich. Dies bedeutet, daß dann, wenn die Spaltenelektroden in Quadruplexgruppen unterteilt sind und wenn alle Klemmen der Spaltenelektroden auf der gleichen Seite der Matrixdarstellungsfläche angeordnet sind, und zwar in der Reihenfolge a, b, c, d (für die erste Spalte), a, b, c, d (für die zweite Spalte) usw., die Reihenfolge der Anordnung der Ausgänge der Spaltenelektroden-Treiberschaltung und die Reihenfolge bei der Speicherung der Videodaten im Zeilenspeicher der Spaltenelektroden-Treiberschaltung wie folgt lautet: Ia, Ib, Ic, Id (für die erste Spalte) und Ia, Ib, Ic, Id (für die zweite Spalte) usw.

Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnungen näher erläutert. Es zeigt:

Fig. 1 den grundsätzlichen Aufbau einer Flüssigkristnll-DarsteIlungsvorrichtung;

Fig. 2 in einer graphischen Darstellung die Beziehung zwisehen einer angelegten Spannung und der Menge des durchgelassenen Lichtes beim Betrieb einer Flüssigkristall-Darstellungsvorrichtung;

Fig. 3 als Beispiel eine Flüssigkristall-Matrixdarstellungsvorrichtung bekannter Art;

Fig. 4a einen zeitlichen Ablaufplan für den Betrieb der Schaltung nach Fig. 3;

Fig. 4b eine Darstellung der bei der Schaltung nach Fig. 3 verwendeten Treibersignale;

Fig. 5 ein weiteres Beispiel einer Flüssigkristall-Matrix-

darstellurigsvorrichtung bekannter Art; ' ■ ' .

Fig. 6 eine erste Ausführungsform einer Flüssigkristall-Matrixdarstellungsvorrichtung nach der Erfindung;

Fig. 7 einen zeitlichen Ablaufplan für den Betrieb der ersten Ausführungsform nach Fig. 6;

Fig. 8 eine zweite Ausführungsform einer erfindungsgemäßen Kristallmatrix-Darstellungsvorrichtung;

Fig. 9 den zeitlichen Ablaufplan für den Betrieb der zweiten Ausführungsform;

Fig. 10 eine dritte Ausführungsform einer Flüssigkristall-Matrixdarstellungsvorrichtung nach der Erfindung;

Fig. 11 den zeitlichen Ablaufplan für den Betrieb der dritten Ausführungsform;

Fig. 12 eine vierte Ausführungsform einer erfindungsgemäßen Flüssigkristall-Matrixdarstellungsvorrichtung;

Fig. 13 eine fünfte Ausführungsform einer Flüssigkristall-Matrixdarstellungsvorrichtung nach der Erfindung;

Fig. 14a und 14b zeitliche Ablaufpläne zur Erläuterung der Arbeitsweise der fünften Ausführungsform;

Fig. 15 eine sechste Ausführungsform einer Flüssigkristall-Matrixdarstellungsvorrichtung nach der Erfindung; 15

Fig. 16a und 16b zeitliche Ablaufpläne für den Betrieb der sechsten Ausführungsform; und·

Fig. 17 in einem Blockschaltbild eine Weiterbildung der sechsten Ausführungsform.

Zu der in Fig. 6 dargestellten Videodaten-Verarbeitungsschaltung 100 gehören ein A-D-Umsetzer 2, eine Zeitgeberschaltung 3, ein Pufferspeicher 11 und ein Schalter 12. Ferner ist ein Spaltenelektrodentreiber 10 vorhanden, zu dem ein Zeilenspeicher 101 gehört, ferner ein Verriegelungsregister 102 und ein Modulator 103 mit 2J Ausgangsleitungen, so daß er sowohl A-Spaltenelektroden Y. . als auch B-Spaltenelektroden Yt₅ . steuern kann.

Die Zeitgeberschaltung 3 erzeugt ein Abtasttaktsignal CP-, ein Pufferspeicher-Schreibtaktsignal CP₂, ein Pufferspeicher-Lese taktsignal CP₃, ein Schalttaktsignal CP., ein Zeilenspeicher-Schreibtaktsignal CPc und einen Abtastimpuls STB.

-jar-·* '-" -" *-"*^:"3200r22

Der Pufferspeicher 11 empfängt ein digitales Videosignal SD-, das Pufferspeicher-Schreibtaktsignal CP₉ und das Pufferspeicher-Lesetaktsignal CPo und speichert nacheinander eine Abtastzeile von Videodaten synchron mit CP₀, woraufhin die gespeicherte Abtastzeile der Videodaten synchron mit CP₃ sequentiell ausgegeben wird. Das von dem Pufferspeicher 11 ausgegebene digitale Videosignal ist mit SDn bezeichnet.

Der Schalter 12 empfängt die digitalen Videosignale SD₁ und SD₉ sowie das Schalttaktsignal CP., und er gibt zwei Abtastzeilen der Videodaten SD- und SD₃ als digitales Videosignal SDo ab.

Gemäß Fig.7 wird das Pufferspeicher-Schreibsignal CPp bei jeder ungeradzahligen Reihenperiode der Abtastzeile erzeugt, so daß ungeradzahlige Reihen der Abtastzeile der Videodaten in dem Pufferspeicher 11 synchron mit CP₂ gespeichert werden. Das Pufferspeicher-Lesetaktsignal CPo wird bei jeder geradzahligen Reihenperiode der Abtastzeile erzeugt, so daß das digitale Videosignal SD₉ in der Weise ausgegeben wird, daß die erste Reihe von Videodaten während der zweiten Reihenperiode der Abtastzeile erzeugt wird, daß die dritte Reihe von Videodaten während der vierten Reihenperiode erzeugt wird und daß die (2i-l)-te Reihe von Videodaten während der (2i)-ten Reihenperiode erzeugt wird.

Der Schalter 12 empfängt die digitalen Videosignale SD- und SD₀ sowie das Schalttaktsignal CP₄, und er wählt abwechselnd SD₁ und SD₀ während der geradzahligen Reihenperiode der Abtastzeile, um das Signal SD« zu erzeugen. Somit enthält das digitale Videosignal SD₃ zwei Abtastzeilen von Videodaten während jeder geradzahligen Reihe der Abtastzeile. Der Schalter 12 wird durch das Schaltertaktsignal CP₄ gesteuert, und SD₉ wird, ihm als erstes Signal zugeführt. Somit liefert das digitale Videosignal SD₃ abwechselnd die ungeradzahligen

'· · "'-""320CI22 fr

Reihen und die geradzahligen Reihen der Videodaten, wobei die ungeradzahligen Reihen der Abtastzeile der Videodaten als erste abgegeben werden. Diese Reihenfolge entspricht der Reihenfolge der Verbindungen zwischen den Spaltenelektroden der Matrixdarstellungsfläche 7 und dem Spaltenelektrodentreiber 10, in dem die Spaltenelektroden der Anordnung Y.-., Y_ßl usw. entsprechen, wobei die Elektroden mit dem Index A als erste erscheinen.

Gemäß Fig. 6 empfängt der Zeilenspeicher 101 des Spaltenelektrodentreibers 10 das digitale Videosignal SD„ und das Zeilenspeicher-Schreibtaktsignal CP₅, wobei SD- sequentiell synchron mit CP₁- gespeichert wird. Gemäß Fig. 7 wird das Zeilenspeicher-Schreibtaktsignal CP₅ während der geradzahligen Reihenperiode der Abtastzeile des Videosignals VD erzeugt, und die zugehörige Frequenz ist doppelt so hoch wie diejenige des bekannten Systems, so daß zwei Zeilen von Videodaten dem Zeilenspeicher 101 während einer Abtastzeilenperiode eingegeben werden können.

Zu dem Verriegelungsregister 102 und dem Modulator 103 gehören jeweils 2J innere Schaltkreise, von denen doppelt so viele vorhanden sind wie bei den bekannten Systemen nach Fig. 3 und 5. Die übrigen Merkmale entsprechen denjenigen des bekannten Systems. Das Verriegelungsregister 102 verriegelt die Videodaten des Zeilenspeichers 101 synchron mit dem Abtastimpuls STB, um die Daten in die Spaltenelektroden-Treibersignale Vy.. und Vyg. zu verwandeln.

Bei der Matrixdarstellungsvorrichtung nach der Erfindung wird ein doppeltes Matrixsystem verwendet, bei dem sämtliche Spaltenelektroden von der gleichen Seite des Substrats aus gesteuert werden. Mit anderen Worten, die"Klemmen der A-Spaltenelektroden Y.- bis Y., und die B-Spaltenelektroden Y_ßl bis Ygj sind auf einer Seite des Substrats angeordnet,

wobei die A-Spaltenelektroden und die B-Spaltenelektroden miteinander abwechselnd in der Reihenfolge Y.. , Yg-,, Y,₉, Y__o ... Y._T, Y_DT angeordnet sind. Die 2J Spaltenelektroden-

ÖZ AJ UJ

Treibersignale an den Ausgängen des Modulators 103 des Spaltenelektrodentreibers 10 werden den 2J Spaltenelektroden zugeführt, ohne daß die Reihenfolge geändert wird.

Da gemäß der Erfindung die ungeradzahligen Reihen der Abtastzeile der Videodaten und die geradzahligen Reihen der Abtastzeile der Videodaten dem Zeilenspeicher 101 abwechselnd eingegeben werden, werden die Steuersignale V_VA . für die ungeradzahligen Reihen der Abtastzeile den zugehörigen A-Spaltenelektroden Y_A- zugeführt, während die Steuersignale ν_γβ. für die geradzahligen Reihen der Abtastzeile den B-Spaltenelektroden Y_. zugeführt werden, so daß sich die Verbindungsleitungen zwischen den Spaltenelektroden Y. . und Y₁-,. sowie des

AJ Uj

Spaltenelektrodentreibers 10 nicht überkreuzen.

Da bei dieser Ausführungsform die Spaltenelektroden, die mit den Bildzellen der ungeradzahligen Reihen der Darstellungsspalten verbunden sind, und die Spaltenelektroden, die an die Bildzellen der geradzahligen Reihen angeschlossen sind, miteinander abwechselnd angeordnet sind, wird die Reihenfolge der dem Zeilenspeicher eingegebenen Videodaten so gewählt, daß die ungeradzahligen Reihen der Abtastzeile der Videodaten mit den geradzahligen Reihen der Abtastzeile der Videodaten abwechseln.

Die in Fig. 8 dargestellte Ausführungsform ist mit derjenigen nach Fig. 6 identisch, abgesehen davon, daß die Matrixdarstellungsfläche 7 einen anderen Aufbau aufweist.

Zu den Bildzellen nach Fig. 8 gehören 21 Reihen und J Spalten, wie es bei der Anordnung nach Fig. 6 der Fall ist, und das erste Substrat 8 sowie die auf ihm angeordneten Reihen-

elektroden entsprechen den in Fig. 6 dargestellten. Es sind I Reihenelektroden vorhanden, die mit X-, X₂ ... X. ... X bezeichnet sind. Die Reihenelektrode X. ist entsprechend Fig. 6 an die Bildzellen der (2i-l)-ten Reihe und die BiIdzellen der (2i)-ten Reihe angeschlossen.

Auf dem zweiten Substrat 9 sind J A-Spaltenelektroden und J B-Spaltenelektroden angeordnet, die entsprechend Fig. 6 die nachstehenden Bezeichnungen tragen: Y.-, Y_Ao ·♦· Y« ■ ··· Y_AJ sowie Y_B1,.Y_B2 ... Y_Bj ... Y_BJ.

Die Verbindungen zwischen den Spaltenelektroden und den Bildzellen unterscheiden sich von der Anordnung nach Fig. 6. Die A-Spaltenelektroden Y_A . sind an die Bildzellen der ungeradzahligen Reihen der Darstellungsspalten Y. an den Kreuzungspunkten mit den ungeradzahligen Elektroden X₂ angeschlossen (m = 1, 2 ... 1/2), und mit den Bildzellen der geradzahligen Reihen an den Kreuzungspunkten mit den geradzahligen Reihenelektroden X₂ verbunden (m = 1, 2 ... 1/2).

Beispielsweise ist die A-Spaltenelektrode Y_A- an das Bildelement der ersten Reihe an der Kreuzung mit der Reihenelektrode X₁ angeschlossen, und es besteht eine Verbindung zu der Bildzelle der vierten Reihe an der Kreuzung mit der Reihenelektrode X₂.

Die B-Spaltenelektroden Y₀. sind mit den Bildzellen der geradzahligen Reihen der Darstellungsspalten Y. an den Kreuzungspunkten mit den ungeradzahligen Reihenelektroden X„ verbunden (m = 1, 2 ... 1/2) sowie mit den Bildzellen der ungeradzahligen Reihen der Darstellungsspalten Y. an den Kreuzungspunkten mit den geradzahligen Reihenelektroden X₂ (m = 1, 2 ... 1/2). Beispielsweise ist die B-Spaltenelektrode Yp- mit der Bildzelle der zweiten Reihe am Kreuzungspunkt mit der Reihenelektrode X^ sowie mit der Bildzelle der dritten Reihe am Kreuzungspunkt mit der Reihenelektrode X₉ verbunden.

Somit sind die A-Spaltenelektroden Y. . und die B-Spaltenelektroden Y„. mit den Bildzellen der ungeradzahligen Reihen der Darstellungsspalten Y. an bestimmter! Kreuzungspunkten sowie mit den Bildzellen der geradzahligen Reihen an anderen Kreuzungspunkten verbunden. Die Erfindung ist bei einem solchen System anwendbar. Bei dieser Vorrichtung ist es nicht erforderlich, eine andere Anordnung vorzusehen. Der Aufbau dieser Ausführungsform entspricht dem in Fig. 6 dargestellten, jedoch mit Ausnahme der in Fig. 8 dargestellten Matrixdarstellungsflache.

Ein Unterschied zwischen dem hier beschriebenen Ausführungsbeispiel und demjenigen nach Fig. 6 besteht darin, auf welche Weise der Schalter 12 betätigt wird. Die Wirkungsweise des hier behandelten Ausführungsbeispiels wird weiter unten anhand von Fig. 9 erläutert.

Bei dieser Ausführungsform werden der Abtastimpuls CP₁ und das digitale Videosignal SD- wie bei der Anordnung nach Fig. 7 während der Abtastzeilenperiode erzeugt; diese Impulse sind in Fig. 9 fortgelassen. Das Pufferspeicher-Schreibtaktsignal CPp, das Pufferspeicher-Lesetaktsignal CP₃ und das digitale Videosignal SD₂ entsprechen ebenfalls den in Fig. 7 dargestellten Signalen, und der Pufferspeicher 11 speichert die ungeradzahligen Reihen der Abtastzeile der Videodaten und gibt während der geradzahligen Reihenperioden der Abtastzeile das Signal SD„ ab.

Der Schalter 12 wird durch das Sehalttaktsignal CP₄ gesteuert. Während der zweiten Reihenperiode der Abtastzeile wählt der Schalter abwechselnd die digitalen Videosignale SD- und SD„ und liefert das digitale Videosignal SD₃, das doppelt so viele Daten enthält wie bei der Anordnung nach Fig. 7. Die Schaltreihenfolge entspricht derjenigen nach Fig. 7, d.h. die erste Reihe der Abtastzeile der Videodaten SD₀ wird am Beginn

von SD₃ erzeugt, und dann wird als nächstes die zweite Reihe der Abtastzeile der Videodaten, d.h. die Reihe SD,-,, erzeugt.

Die Signale, die dem Spaltenelektrodentreiber 10 und dem Reihenelektrodentreiber 6 zugeführt werden, sowie die Arbeitsweise der Schaltkreise entsprechen der Darstellung in Fig. 6 und 7. Gemäß Fig. 9 wird somit die Reihenelektrode X₁ zwischen der dritten und der vierten Reihenperiode der Abtastzeile gewählt, und die Spaltenelektroden-Treibersignale ^VYAj ^{und V}YBj' ^{die der ersten und d}^r zweiten Reihe der Ab₇ tastzeilen entsprechen, werden den Spaltenelektföden Υ_Δ. und Yg. zugeführt. Gleichzeitig werden die Spaltenelektroden-Treibersignale ν_γΑ- und ν_γΒ., die der ersten und der zweiten Reihe der Abtastzeile der Videodaten entsprechen, der A-Spaltenelektrode Y_A . bzw. der B-Spaltenelektrode Y_ß . zugeführt.

Andererseits unterscheidet sich bei der vierten Reihenperiode der Abtastzeile das Taktsignal CP₄ von demjenigen der zweiten Reihenperiode der Abtastzeile, so daß der Schalter 12 zuerst die vierte Reihe der Videodaten, d.h. die Reihe SD-, wählt, woraufhin die dritte Reihe SD₂ gewählt wird. Das so erhaltene digitale Videosignal SD₃ wird dem Zeilenspeicher eingegeben und zwischen der fünften und der sechsten Reihen-25periode der Abtastzeile in die Spaltenelektroden-Treibersignale ν_γ. . und Vy_R . umgewandelt; diese Signale werden dann den Spaltenelektroden Υ_Δ . und Y„ . zugeführt. In diesem Zeitpunkt befindet sich die zweite Reihenelektrode X₃ in einem gewählten Zustand, und die Spaltenelektroden-Treibersignale V_VA. und V™., welche der vierten bzw. der dritten Reihe der Video-

löj

daten entsprechen, werden der A-Spaltenelektrode Y.. bzw. der B-Spaltenelektr.ode Y„ . zugeführt. Bei der in Fig. 8 dargestellten Matrixdarstellungsfläche werden die der dritten Reihe der Abtastzeile entsprechenden Daten auf den Bildzellen der dritten Reihe der Darstellungsspalte Y. dargestellt,

Zl

während die zweite Roihcnelektrode X₀ gewählt wird, und die der vierten Reihe der Abtastzeile entsprechenden Daten werden auf den Bildzellen in der vierten Reihe der Darstellungsspalte Y. dargestellt. Die Darstellungsschritte für die fünfte Reihe und die nachfolgenden Reihen werden als Wiederholungen der entsprechenden Schritte für die vier ersten Reihen ausgeführt.

Das besondere Merkmal dieser Ausführungsform besteht darin, daß die Reihenfolge beim Eingeben der Videodaten in den Zeilenspeicher für jede Abtastzeile geändert wird, was sich jeweils nach dem entgegengesetzten Zustand der Reihenelektrode und der Spaltenelektrode richtet.

Da die Reihenfolge der Anordnung der Klemmen für die Spaltenelektroden der Matrixdarstellungsfläche mit der Reihenfolge der Anordnung der Ausgangssignale des Spaltenelektrodentreibers übereinstimmt, ergibt sich keine Überkreuzung der Signalverbindungslinien für die Spaltenelektroden und den Spaltenelektrodentreiber.

Fig. 10 und 11 zeigen eine dritte Ausführungsform, bei der die Erfindung bei einer weitergebildeten Quadruplex-Matrixdarstellungsvorrichtung angewendet ist; in Fig. 10 und 11 sind Elemente, die in Fig. 6 bis 9-dargestellten entsprechen, jeweils mit den gleichen Bezugszahlen bzw. Bezugszeichen bezeichnet.

Bei der alternativen Quadruplex-Matrixdarstellungsflache 7 sind jeder Reihenelektrode X^ (i = 1, 2 ... I) vier Reihen von ihnen gegenüberliegenden Bildzellen zugeordnet. Die Spaltenelektrode jeder Darstellungsspalte Y- (j = 1, 2 ...J) ist in vier Gruppen unterteilt, um A-Spaltenelektroden Y. ., B-Spaltenelektroden Y„., C-Spaltenelektroden Y_ . und D-Spal-

JDj · Oj

tenelektroden Y^. zu definieren. Gemäß Fig. 10 sind die Bild-

zellen, welche den benachbarten Reihenelektroden, z.B. X- und Y2, gegenüberliegen, so geschaltet, daß die Bildzellen, welche die erste Reihe gegenüber X- definieren (erste Reihe von Bildzellen) und die Bildzellen, welche die letzte Reihe gegenüber X₃ bilden (achte Reihe von Bildzellen), an die A-Spaltenelektroden Y.. (j = 3, 2 ... J) angeschlossen sind, daß die Bildzellen, welche die zweite Reihe gegenüber X-bilden (zweite Reihe von Bildzellen) und die Bildzellen, welche die vorletzte Reihe gegenüber X₀ bilden (siebte Reihe von Bildzellen) an die B-Spaltenelektroden Y_n . angeschlossen sind, daß die dritte und die sechste Reihe von Bildzellen mit den C-Spaltenelektroden Y_n. verbunden sind und daß die vierte und die fünfte Reihe von Bildzellen an die D-Spaltenelektroden Yjj. angeschlossen sind. Bei dieser Anordnung benötigt man keine dreidimensionale oder Umwege geleitete Verdrahtung, um die Bildzellen (Spaltenelektroden) bei der Quadruplex-Matrixdarstellungsvorrichtung anzuschließen.

Bei dieser Ausführungsform der Matrixdarstellungsfläche 7 sind 41 Reihen und J Spalten von Bildzellen definiert.

Die A-Spaltenelektroden Y-. und die B-Spaltenelektroden Y_ß. sind auf einer Seite des ersten Substrats 9 der Matrixdarstellungsfläche 7 angeordnet und mit dem AB-Spaltenelektrodentreiber 10 verbunden, und die C-Spaltenelektroden Yp. und die D-Spaltenelektroden Y~ . sind auf der anderen Seite des ersten Substrats 9 angeordnet und an einen CD-Spaltenelektrodentreiber 20 angeschlossen. Zu den Zeilenspeicher-Schreibtaktsignalen, die durch den Zeitgeber 3 erzeugt werden, gehören die Signale CP.g und CP_CD, die dem AB-Spaltenelektrodentreiber 10 bzw. dem CD-Spaltenelektrodentreiber zugeführt werden. Die übrigen aus Fig. 10 ersichtlichen Elemente entsprechen den in Fig. 6 dargestellten.

Fig. 11 veranschaulicht die Wirkungsweise der dritten Ausführungsform der Erfindung.

Das Abtasttaktsignal CP- und das digitale Videosignal SD werden ebenso wie die entsprechenden Signale bei der ersten und zweiten Ausführungsform während jeder Reihenperiode der Abtastzeile erzeugt; diese Signale sind in Fig. 11 fortgelassen. Wie bei der ersten und der zweiten Ausführungsform wird das Pufferspeicher-Schreibtaktsignal CP₂ bei jeder ungeradzahligen Reihe der Abtastzeile erzeugt ((2n-l)-te Reihe, wobei η " 1, 2 ... 21), und das Pufferspeicher-Lesetaktsignal CP₃ wird bei jeder geradzahligen Reihenperiode der Abtastzeile erzeugt ((2n)-te Reihe). Somit wird das digitale Videosignal SD₉ am Ausgang des Pufferspeichers 11 während der geradzahligen Reihenperioden ((2n)-te Reihen) erzeugt, und es umfaßt die ungeradzahligen Reihen ((2n-l)-te Reihen) der Abtastlinie der Videodaten. Das Signal SD₂ ist in Fig.

11 nicht dargestellt.

Der Schalter 12 empfängt die digitalen Videosignale SD* und SD₂ sowie das Schalttaktsignal CP₄; dieser Schalter wählt abwechselnd SD₃ und SD₂ während der geradzahligen Reihenperioden der Abtastzeile synchron mit dem Schalttaktsignal GP₄, um das digitale Videosignal SDo zu erzeugen.

Betrachtet man die achte ersten Reihen der Abtastzeile, erscheint in der zweiten Reihenperiode der Abtastzeile die erste Reihe der Abtastzeile der Videodaten zuerst in SD₃, und die zweite Reihe der Abtastzeile der Videodaten erscheint danach. In der vierten Reihenperiode der Abtastzeile erscheint die dritte Reihe der Abtastzeile der Videodateh zuerst in SD^, und die vierte Reihe der Abtastzeile der Videodaten erscheint danach. Während der sechsten und der achten Reihenperiode der Abtastzeile erscheinen dagegen die geradzahligen Reihen, d.h. die sechste und die achte Reihe der Abtastzeile der Videodaten, zuerst in SD₃, und die ungeradzahligen Reihen, d.h. die fünfte und die siebte Reihe der Abtastzeile der Videodaten, treten danach auf.

--^ ο ^ υ υ I ζ ζ

Das Zeilenspeicher-Schreibtaktsignal CP._R wird zuerst bei der zweiten Reihenperiode der Abtastzeile erzeugt, so daß die erste und die zweite Reihe von Videodaten, die während der zweiten Reihenperiode erzeugt werden, dem Zeilenspeicher des AB-Spaltenelektrodentreibers 10 durch das digitale Videosignal SDg eingeschrieben werden. Das Zeilenspeicher-Schreibtaktsignal CP_CD wird zuerst bei der vierten Reihenperiode der Abtastzeile erzeugt, so daß die dritte und die vierte Reihe von Videodaten, die während der vierten Reihenperiode erzeugt werden, dem Zeilenspeicher des CD-Spaltenelektrodentreibers 20 durch das digitale Videosignal SD₃ eingeschrieben werden.

Bei dem hier beschriebenen Ausführungsbeispiel wird der Abtastimpuls STB erzeugt, wenn die vier ersten Reihen der Abtastzeile der Videodaten den Zeilenspeichern eingegeben worden sind, so daß die Videodaten festgehalten werden und die erste Reihenelektrode X. während der fünften bis achten Reihenperioden der Abtastzeile gewählt wird. Die Videodaten werden durch den Modulator zu den Spaltenelektroden-Treibersignalen Vy.., ν_γΒ·, Vy_C. und Vy₀- moduliert, und die erste Reihe der Abtastzeile der Videodaten wird den A-Spaltenelektroden Y. . zugeführt; die zweite Reihe der Abtastzeile der Videodaten wird den B-Spaltenelektroden Y_ß. zugeführt, die dritte Reihe der Abtastzeile der Videodaten wird den C-Spaltenelektroden Y_c- zugeführt, und die vierte Reihe der Abtastzeile der Videodaten wird den D-Spaltenelektroden Y^. zugeführt. Somit werden richtige Videodaten mit Hilfe der vier ersten Reihen von Bildzellen innerhalb der Darstellungsspalten Y. so dargestellt, daß sie der Anordnung der Bildzellen der Matrixdarstellungsfläche 7 nach Fig. 10 entsprechen.

Während der fünften bis achten Reihenperioden der Abtastzeile, innerhalb welcher die erste Reihenelektrode X- gewählt wird, wobei die fünf ersten Reihen der Abtastzeile

der Videodaten für die Darstellungsspalten Y. dargestellt werden, worden die nächsten Videodaten, d.h. die fünften bis achten Reihen der Abtastzeile der Videodaten, den Spaltenelektrodentreibern 10 und 20 zugeführt. 5

Wie erwähnt, erscheint während der sechsten Reihenperiode der Abtastzeile die sechste Reihe der Abtastzeile der Videodaten zuerst in dem digitalen Videosignal SD.,, und die fünfte Reihe der Abtastzeile der Videodaten erscheint danach. In diesem Zeitpunkt wird das Zeilenspeicher-Schreibtaktsignal CP_CD erzeugt, so daß die fünfte und die sechste Reihe der Abtastzeile der Videodaten dem Zeilenspeicher des CD-Spaltenelektrodentreibers 20 eingegeben werden.

Während der achten Reihenperiode der Abtastzeile erscheint die achte Reihe der Abtastzeile der Videodaten zuerst in dem digitalen Videosignal SD₃, und die siebte Reihe der Abtastzeile der Videodaten erscheint danach. In diesem Zeitpunkt wird das Zeilenspeicher-Schreibtaktsignal CP._B erzeugt, so daß die siebte und die achte Reihe der Abtastzeile der Videodaten dem Zeilenspeicher des AB-Spaltenelektrodentreibers 3 0 eingeschrieben werden.

Wenn die fünften bis achten Reihen der Abtastzeile der Videodaten in die Zeilenspeicher eingeschrieben worden sind, wird der Abtastimpuls STB erzeugt, so daß die Videodaten festgehalten werden, und die zweite Reihenelektrode X₂ wird während der neunten bis zwölften Reihenperioden der Abtastzeile gewählt. Die Videodaten werden durch den Modulator zu den Spaltenelektroden-Treibersignalen ν_γ. ., V™., V_YC . und "Vy₀ . moduliert, und die achte Reihe der Abtastzeile der Videodaten wird den A-Spaltenelektroden Y. . zugeführt; die siebte Reihe der Abtastzeile der Videodaten wird den B-Spaltenelektroden Y_n . zugeführt, und die sechste und die fünfte Reihe der Abtastzeile der Videodaten werden den C-Spaltenelektroden Y„.

■"··* ■"· '■ - '2200122

bzw. den D-Spaltenelektroden Y_n . zugeführt. Somit werden die fünften bis achten Reihen der Abtastzeile der Videodaten in den fünten bis achten Reihen von Bildzellen innerhalb der Darstellungsspalten Y. in der richtigen Reihenfolge dargestellt.

Es liegt auf der Hand, daß es sich bei den Darstellungsschritten für die Bildzellen der neunten Reihe und der weiteren Reihen um Wiederholungen der vorstehend beschriebenen Schritte handelt.

Bei dem vorstehend beschriebenen Ausführungsbeispiel findet keine Überkreuzung der Signalverbindungslinien für die Spaltenelektroden Y. . bis Y_n. und die Spaltenelektrodentreiber 10 und 20 statt.

Fig. 12 zeigt eine vierte Ausführungsform der Erfindung, wobei Elemente, die in Fig. 6 bis 10 dargestellten entsprechen, jeweils mit den gleichen Bezeichnungen versehen sind.

'■''' Bei der dritten Ausführungsform nach Fig. 10 und 11 sind die Spaltenelektroden an entgegengesetzten Enden des ersten Substrats 9 der Matrixdarstellungsfläche 7 angeordnet. Dagegen sind bei der vierten Ausführungsform nach Fig. 12 sämtliehe Spaltenelektroden Y.. bis Y_n. am gleichen Ende des ersten Substrats 9 als Teile einer Quadruplex-Matrixdarstellungsflache angeordnet.

Gemäß Fig. 12 dient der Spaltenelektrodentreiber 10 zum Steuern von 4J Spaltenelektroden Y_A.,, Y_n^, Υ_Γλ und Y_n-. Der

AJ JjJ Oj JJj

Pufferspeicher 11 hat ein Fassungsvermögen von drei Reihen. Während der (4i)-ten Reihenperioden der Abtastzeile (i «= 1, . 2 ... I) werden die (4i-3)-te bis (4i-l)-te Reihe der Abtastzeile der Videddaten aus den Pufferspeichern 111, 112 und 113 sowie die (4i)-ten Reihen der Abtastzeile aus dem

A-D-Umsetzer 2 durch den Schalter 12 gewählt und dem Zeilenspeicher des Spaltenelektrodentreibers 10 eingeschrieben. Der Schalter 12 wird durch das Schalttaktsignal CP₄ gesteuert, das während der (4i)-ten Reihenperioden der Abtastzeile erzeugt wird, so daß das digitale Videosignal SD~ die (4i-3)-te, (4i-2)-te, (4i-l)-te und (4i)-te Reihe der Abtastzeile der Videodaten dem Zeilenspeicher während der (4i)-ten Reihenperiode der Abtastzeile eingibt. Die Videodaten werden dem Zeilenspeicher in der nachstehenden Reihenfolge eingegeben:

(4i-3)-te Reihe, (4i-2)-te Reihe, (4i-l)-te Reihe, (4i)-te Reihe, wenn i ungeradzahlig ist, ferner (4i)-te Reihe, (4i-l)-te Reihe, (4i-2)-te Reihe und (4i-3)-te Reihe, wenn i geradzahlig ist. Der Abtastimpuls STB wird erzeugt, wenn die vier Reihen der Abtastzeile der Videodaten dem Zeilenspeicher eingeschrieben worden sind.

Wenn die ungeradzahligen Reihenelektroden X. gewählt werden, werden die Öi-3)-ten Reihen der Abtastzeile der Videodaten den A-Spaltenelektroden Y. . zugeführt, die (4i-2)-ten Reihen der Abtastzeile der Videodaten werden den B-Spaltenelektroden Y_ß. zugeführt, die (4i-l)-ten Reihen der Abtastzeile der Videodaten werden den C-Spaltenelektroden Y_n. zügeln

führt, und die (4i)-ten Reihen der Abtastzeile der Videodaten werden den D-Spaltenelektroden Y„. zugeführt. Wenn die geradzahligen Reihenelektroden X. gewählt werden, werden die (4i)-ten Reihen der Abtastzeile der Videodaten der A-Spaltenelektrode Y-. zugeführt, die (4i-l)-ten Reihen der Abtastzeile der Videodaten werden den B-Spaltenelektroden Y-. zugeführt, die (4i-2)-ten Reihen der Abtastzeile werden den C-Spaltenelektroden Y„. zugeführt, und die (4i-3)-ten Reihen der Abtastzeile des Videosignals werden den D-Spaltenelektroden Y_ß. zugeführt. Auf diese Weise werden die Videodaten in der richtigen Reihenfolge dargestellt.

Bei dieser Ausführungsform findet kein Überkreuzen der

i9

Signalverbindungsleitungen für die Spaltenelektroden Y. . bis Y_D . und den Spaltenelektrodentreiber 10 statt.

Fig. 13 zeigt eine Ausführungsform mit einem Speicher zum Aufnehmen eines Halbbildes (frame) von Videodaten.

Gemäß Fig. 13 gehören zu dem Videodatenkreis 3 00 ein Speichertreiber 300 und ein Halbbildspeicher 301. Der Speichertreiber 300 enthält einen A-D-Umsetzer 2, eine Zeitsteuerschaltung 3, einen Schreibadressenzähler 60, einen Leseadressenzähler 61, Addierer 62 und 63 sowie einen Multiplexer 64. Elemente, die in Fig. 6 dargestellten ähneln oder entsprechen, sind jeweils mit den gleichen Bezeichnungen versehen. Die Matrixdarstellungsfläche 7 weist vier Reihen und drei Spalten von Bildzellen (1.1), (1.2) ... (4.3) auf. Ein Arbeitsvorgang zum Zünden der in Fig. 13 schraffiert gezeichneten Bildzellen wird im folgenden anhand von Fig. 14a und 14b beschrieben.

Fig. 14a ist ein Ablaufplan, anhand dessen im folgenden die Eingabeoperation bei dem Halbbildspeicher beschrieben wird. Das Videosignal VD wird durch den A-D-Umsetzer 2 in das digitale Videosignal SD- umgewandelt, und die Videodaten D₁₁ ... D₄₃ innerhalb einer Halbbildperiode, die den Bildzellen (1·1) ··· (4.3) entsprechen, werden in dem Halbbildspeicher 301 mit Hilfe des Ausgangssignals WA aus dem Schreibadressenzähler 60 gespeichert.

'Fig. 14b zeigt einen Ablaufplan zur Erläuterung des Ablesens des Halbbildspeichers. Ein Ausgangssignal CR₁ des Leseadressenzählers 61 wird mit einem Signal CR₂ des Addierers 62 kombiniert, um ein Signal CR₃ zu erzeugen. Ein Teil des Ausgangssignals CR₃ des Addierers 62 wird mit einem Signal CR₄ des Addierers 63 kombiniert, um ein Signal CR₅ zu erzeugen. Das Ausgangssignal CR₃ des Addierers 22 und das Ausgangs-

signal CR₅ des Addierers 63 werden einem Multiplexer 64 zugeführt, wo sie abwechselnd durch einen Schaltimpuls CP_R gewählt werden, um ein Leseadressensignal RA zu erzeugen. Die Videodaten D..-, D₂₁, ^Di2' ^D2°' ^D13 ^{unci D}23 ^{an den} durch RA angegebenen Adressen bilden das digitale Videosignal SD~, das dann in dem Zeilenspeicher 101 gespeichert wird. Danach werden ähnliche Operationen durchgeführt wie bei der ersten Ausführungsform nach Fig. 6 und 7.

Bei dieser Ausführungsform besteht keine Überkreuzung zwischen den Signalverbindungsleitungen für die Spaltenelektroden Y. . und Y'. (j = 1, 2, 3) und des Spaltenelektrodentrei-

AJ JdJ

bers 10.

In Fig. 15 ist eine sechste Ausführungsform der Erfindung dargestellt, bei der zu dem Videodatenkreis 100 ein Speichertreiber 300, die Halbbildspeicher 301 und 302 sowie der Schalter 12 gehören. Der Speichertreiber 300 enthält den A-D-Umsetzer 2, die Zeitgeberschaltung 3, einen Schalter 13, einen Adressenwähler 200, einen Schreibadressenzähler 201 und einen Leseadressenzähler 202. In Fig. 15 sind Elemente, die in Fig. 6 und 13 dargestellten ähneln oder entsprechen, mit den gleichen Bezeichnungen versehen.

Gemäß Fig. 15 sind.die Halbbildspeicher 301 und 302 so unterteilt, daß sie den A-Spaltenelektroden Y. . (j = 1, 2, 3) und

Aj

den B-Spaltenelektroden Y_n. der Matrixdarstellungsfläche 7 entsprechen. Die erste und die dritte Reihe der Abtastzeile der Videodaten D--, D-₂, D-«» D31> ^32' ^D33 ^werden *ⁿ ^^em Halbbildspeicher 301 gespeichert, während die zweite und die vierte Reihe der Abtastzeile der Videodaten Dg,, Dg₉, ^Do3* D₄₁, D₄₂' ^D43 *ⁿ ^^em Halbbildspeicher 302 gespeichert werden. Die in den Halbbildspeichern 301 und 302 gespeicherten Videodaten werden durch den Schalter 12 gewählt und in den Zeilenspeicher IQH überführt.

Fig. IGa und 16b zeigen Ablaufpläne zur Erläuterung der Arbeitsweise der Ausführungsform nach Fig. 15. Wenn ein Halbbildspeicher-Schreib/Lese-Steuersignal WE den logischen Wert H hat, werden die Daten geschrieben, und wenn das Signal den logischen Wert L hat, werden die Daten gelesen. Wenn ein Chip-Wählsignal CS den logischen Wert H hat, wird ein Chip gewählt, und die Daten werden an einer Vorderflanke eines Halbbildspeicher-Schreibtaktsignals CP-, geschrieben.

jf

Bei der Schreiboperation wird der Schalter 13 in die H-Stellung gebracht, und der Adressenwähler 200 wählt das Schreibadressensignal WA am Ausgang des Schreibadressenzählers 201 mit Hilfe des Steuersignals CP., um WA als Adres-

senausgangssignal A zu erzeugen. Das Schreibadressensignal WA wird mit Hilfe eines Rechners entsprechend der in Fig. 16a dargestellten Folge erzeugt, um die Adressen in den Halbbildspeichern 301 und 302 synchron mit dem digitalen Videosignal SD- anzugeben. Das Chipwählsignal CS definiert einen gewählten Block in dem Halbbildspeicher, und es wird während des Schreibvorgangs gemäß Fig. 16a während der dargestellten Zeitspanne erzeugt. Somit werden an der Vorderflanke des Halbbildspeicher-Schreibtaktsignals DP₁, die er-• sten und dritten Reihen der Videodaten D-j-j» ^Di2' ^D13' ^D31' D₃₂> D33 ⁱⁿ dem Halbbildspeicher 301 gespeichert, während die zweiten und vierten Reihen der Videodaten D„^, D₃₂, D₃₃, D₄₁, D₄Oj D40 in dem Halbbildspeicher 302 gespeichert werden. Der Halbbildspeicher-Schreibimpuls CP^, wird erzeugt, nachdem das Schreibadressensignal in einem hinreichenden Ausmaß angestiegen ist, um die Unterscheidung zu ermöglichen.

Während des Lesevorgangs wird das Schreib/Lese-Steuersignal WE nach Fig. 15 auf den Wert L eingestellt, und der Adressenwähler 200 wählt ein . Leseadressensignal RA am Ausgang des Leseadressenzählers 202 mit Hilfe des Steuersignals CP., um 35das Signal RA am Adressenausgang A zu erzeugen. Das Lese-

adressensignal RA wird gemäß Fig. 16b innerhalb der Folge mit dem Zweifachen der Perioden des digitalen Videosignals SD gewählt, um die Adressen der Halbbildspeicher 301 und 302 während des Lesevorgangs festzulegen. 5

Das Chipwählsignal CS wird gemäß dem in Fig. 16b wiedergegebenen Ablaufplan erzeugt, und zwar mit einem Drittel der Periode für den Schreibvorgang, und es bildet einen Chipwählkreis zusammen mit einer Nein-Schaltung, um entweder den Halbbildspeicher 301 oder den Halbbildspeicher 302 zu wählen. Während der Periode des Leseadressensignals RA wird der Schalter 12 durch den Taktimpuls CP₄ umgestellt, so daß die Videodaten aus den Halbbildspeichern 301 und 302 durch die digitalen Videosignale SDp.. und SD„₂ abwechselnd dem .15 Zeilenspeicher 6 zugeführt werden. Somit enthält das digitale Bildsignal SD₃ die Glieder D₁₁, ^D21' ^Dl2' ^D22' ^D13' D₂₃ in dieser Reihenfolge.

Die Arbeitsschritte zwischen der parallelen Datenumwandlung durch den Zeilenspeicher 101 und der Zuführung der Spannungen an die Spaltenelektroden entsprechen der Beschreibung für das vorausgehende Ausführungsbeispiel und werden daher nicht erneut beschrieben.

Gemäß Fig. 15 werden die Ausgangssignale der Halbbildspeicher 301 und 302 durch den Schalter 12 gewählt. Werden Tri-State-Halbbildspeicher 301· und 302· nach Fig. 17 verwendet, kann der Schalter 12 fortgelassen werden.

In Verbindung mit den vorstehend beschriebenen Ausführungsformen der Erfindung wurden Multimatrix- oder Duplex-Systeme, weitergebildete Duplexsysteme und weitergebildete Quadruplex-Matrixsysteme erläutert. Die Erfindung läßt sich auch bei anderen Multiplex-Matrixsystemen oder weitergebildeten Multiplex-Matrixsystemen oder sogar bei einem mehrstufigen Matrix-

-^m ···" "· '"·^:- 320C12: 33

system mit unterteilten Reihenelektroden anwenden, wenn die Spaltenelektroden jeder Darstellungsspalte elektrisch in mehrere Gruppen unterteilt sind und wenn die Klemmen von mindestens zwei Gruppen der unterteilten Spnl tenel eJitroden auf der gleichen Seite der Mn trixdarstol lunfjsf ] nc·he nngeordnet sind.

Bei den dargestellten Ausführungsformen wird das Videosignal VD durch den A-D-Umsetzer 2 in das digitale Videosignal SD-IQ verwandelt. Bei einer Schriftzeichen-Darstellungsvorrichtung, bei der keine Graupegel benötigt werden, kann das digitale Videosignal SD^ ein binäres Signal sein, bei dem zwischen Schwarz- und Weißpegeln unterschieden wird.

Die Speicher, z.B. die Zeilenspeicher und der Pufferspeicher, können als Analogspeicher ausgebildet sein, z.B. als mit Ladungskopplung arbeitende Speicher. Bei den Eingangssignalen für die Speicher kann es sich entweder um digitale Signale oder um analoge Signale handeln, soweit nicht Videodatensignale in Frage kommen. Wird ein analoges Signal benutzt, kann man den A-D-Umsetzer fortlassen.

Zwar werden bei den dargestellten Ausführungsformen sämtliche Abtastzeilen des Videosignals VD zur Darstellung verwendet, doch ist die Erfindung ebenso gut anwendbar, wenn für die Darstellung jede m-te Reihe verwendet wird.

Bei dem Schalter 12 kann es sich um eine beliebige elektronische Schaltung handeln, mittels welcher die Videodaten gewählt werden, und er kann aus logischen Gattern aufgebaut sein.

Die Erfindung ist nicht nur bei Flüssigkristall-Dprstellungsvorrichtungen anwendbar, sondern auch bei anderen Vorrichtungen, z.B. Elektrolumineszenz-Vorrichtungen oder Plasmadarstellungsvorrichtungen.

Wie vorstehend beschrieben, findet kein Überkreuzen der Signalverbindungsleitungen für die Spaltenelektroden und den Spaltentreiber statt, und die Ausgänge des Spaltenelektrodentreibers und der Spaltenelektroden können auf einfache Weise entsprechend einer 1:1-Entsprechung geschaltet werden. Auf diese Weise ist es möglich, eine Matrixdarstellungsvorrichtung zu schaffen, bei der sich die Verdrahtung besonders leicht durchführen läßt.

Claims

" : . ο 9 η η ι ο 9

PATENTANWÄLTE " JiVU I ^i

SCHIFF ν. FÜNER STREHL SCHÜBEL-HOPF EBBINQHAUS FINCK

MARIAHILFPLATZ 2 * 3, MÜNCHEN OO POSTADPE.SSF: POSTFACH WO Ot t>O, D-BOOO MONCHFN 9Β

ALSO PROFESSIONAL REPRESENTATIVES BEFORE THE EUROPEAN PATENT OFFICE

■ KARL LUDWIG SCHIFF (1964-1978)

DIPL. CHEM. DR. ALEXANDER V. FÜNER

DIPL. ΙΝΘ. PETER STREHL

DIPL. CHEM. DR. URSULA SCHÜBEL-HOPF

DIPL. INQ. DIETER EBBINQHAUS

DR. INS. DIETER FINCK

TELEFON (Ο8Θ) 48 2Ο64

TELEX B 23E65 AURO D

TELEeRAMME AUROMARCPAT MÜNCHEN

DEA-24069

Patentansprüche

f3.J Matrixdarstellungsvorrichtung, gekennzeichnet durch eine Matrixdarstellungsfläche (7) mit mehreren Reihen von Reihenelektroden (X₁ ... X_T ) , mehreren SDaltenelektroden (Y₁ ... Y₁.) und einem dazwischen angeordneten Darstellungsmedium, wobei die Kreuzungspunkte der Reihenelektroden und der Spaltenelektroden in Form einer Matrix angeordnete Bildzellen bilden, wobei jede Spalte der Spaltenelektroden, die gegenüber der betreffenden einen Spalte der Matrixbildzellen angeordnet ist, mit einer vorbestimmten Regelmäßigkeit in mehrere Gruppen unterteilt ist, wobei elektrische Verbindungen innerhalb jeder Gruppe bestehen und wobei Klemmen mindestens zweier Gruppen von Spaltenelektroden der verschiedenen Gruppen von Spaltenelektroden so angeordnet sind, daß sie sich zur gleichen Seite der Matrixdarstellungsfläche erstrekken, eine Reihenelektroden-Treiberschaltung (6) zum Erzeugen von Reihenelektroden-Treibersignalen, die den Reihenelektroden in Entsprechung zu Videodaten zugeführt

~y- - όζου Ιζζ

werden sollen, eine Spaltenelektroden-Treiberschnltunsj OO) zum Erzeugen von Spaltenelektroden-Treibersignalen, die mindestens zwei der Gruppen von Spaltenelektroden in Entsprechung zu den Videodaten zugeführt werden sollen, wobei die Ausgänge der Spaltenelektroden-Treiberschaltung in der gleichen Reihenfolge angeordnet sind wie die Klemmen ·der mindestens zwei Gruppen von Spaltenelektroden, sowie eine Videodatenschaltung (100) zum Zuführen der Videodaten zu der Reihenelektroden-Treiberschaltung und der Spaltenelektroden-Treiberschaltung.
2. Matrixdarstellungsvorrichtung, gekennzeichnet durch eine Matrixdnrstellungsflache (7) mit mehreren Reihenelektroden (X₁ ... X-), mehreren Spaltenelektroden (Y₁ ... Y.) und einem dazwischen angeordneten Darstellungsmedium, wobei die Kreuzungspunkte der'Reihenelektroden und der Spaltenelektroden in Form einer Matrix angeordnete Bildzellen definieren, wobei jede der Spaltenelektroden, die einer zugehörigen Spalte der Matrixbildzellen gegenüberliegen, mit einer vorbestimmten Regelmäßigkeit in mehrere Gruppen unterteilt ist, die innerhalb jeder Gruppe elektrisch miteinander verbunden sind, und wobei Klemmen mindestens zweier Gruppen von Spaltenelektroden der genannten Anzahl von Spaltenelektrodengruppen so angeordnet sind, daß sie sich zur gleichen Seite der Matrixr darstellungsflache erstrecken, eine Reihenelektroden-Treiberschaltung (6) zum Erzeugen von Reihenelektroden-Treibersignalen, die den Reihenelektroden in Entsprechung zu Videodaten zugeführt werden sollen, eine Spaltenelektroden-Treiberschaltung 30 zum Erzeugen von Spaltenelektroden-Treibersignalen, die mindestens den beiden genannten Gruppen von Spaltenelektroden in Entsprechung zu den Videodaten zugeführt werden sollen, sowie eine Videodaten-Hchfiltung (lOO) zum Zuführen der Videodaten zu dem Reihen-HS oloktrodentreiber und dem Spnltenelektrodentrexber, wobei

die der Spaltenelektroden-Treiberschaltung zugeführten Videodaten in der gleichen Reihenfolge angeordnet sind wie die Klemmen der mindestens zwei Gruppen von Spnltcnelektroden.
5
3. Matrixdarstellungsvorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß es sich bei dem Darstellungsmedium um einen Flüssigkristall handelt.
4. Matrixdarstellungsvorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zu der Videodatenschaltung mindestens ein Pufferspeicher (11, 111, 112, 113) zum zeitweiligen Speichern einer Reihe von Bildzellen von Videodaten gehört und daß ein Schalter (12) vorhanden ist, der dazu dient, mehrere Reihen von Bildzellen der Videodaten innerhalb einer Abtastzeilenperiode auf der Basis der genannten mindestens einen Reihe von Bildzellen der Fernsehdaten, die in dem einen Pufferspeicher gespeichert sind, und eine Reihe von Bildzellen der Fernsehdaten, die nicht in dem einen Pufferspeicher gespeichert sind, zu erzeugen.
5. Matrixdarstellungsvorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß zu der Videodatenschaltung ein Halbbildspeicher (301, 302) zum Speichern eines Halbbildes der Videodaten sowie eine Speichertreiberschaltung (200, 201, 202) zum Steuern des Halbbildspeichers gehören.
6. Matrixdarstellungsvorrichtung nach Anspruch 5, dadurch gekennzeichnet , daß der Halbbildspeicher in mehrere Blöcke unterteilt ist, deren Anzahl gleich der Anzahl der mit einer vorbestimmten Regelmäßigkeit unterteilten Gruppen von Spaltenelektroden ist.
7. Matrixdarstellungsvorrichtung nach Anspruch 6, dadurch gekennzeichnet , daß zu der Speichertreiberschaltung eine Einrichtung gehört, die dazu dient, sequentiell mindestens einen der verschiedenen Blöcke des HaIb-

ü bildspoichers zu benennen, sowie eine Einrichtung zum Benennen einer Adresse des mindestens einen vorhandenen Halbbildspeichers.
8. Matrixdarstellungsvorrichtung nach Anspruch 1 oder 2,

dadurch gekennzeichnet , daß die Matrixdarstellungsfläche η Reihen (n '= 2) Bildzellen gegenüber . jeder der verschiedenen Reihenelektroden definiert, wobei jede Reihe von Bildzellen, welche der gleichen Reihenelektrode gegenüberliegt, gegenüber η verschiedenen Gruppen von Spaltenelektroden angeordnet ist.
9. Matrixdarstellungsvorrichtung nach Anspruch 8, dadurch gekennzeichnet , daß die Reihenfolge der Anordnung von 2n Reihen auf eine Spalte von Bildzellen gegenüber zwei benachbarten Reihenelektroden auf die genannten η verschiedenen Gruppen von gegenüberliegenden Spaltenelektroden bei jeder Reihenelektrode umgekehrt ist..
10. Matrixdarstellungsvorrichtung, gekenn z- eic h -.

net durch eine Matrixdarstellungsfläche (7) mit mehreren Reihenelektroden (X- ... Xj), mehreren Spaltenelektroden (Y_n ... Y_T) und einem dazwischen angeordneten Darstellungsmedium, wobei die Kreuzungspunkte der Reihenelektroden und der Spaltenelektroden in Form einer Matrix angeordnete Bildzellen definieren, wobei jede der Spaltenelektroden, die gegenüber einer zugehörigen Spalte der Matrixbildzellen angeordnet ist, mit einer vorbestimmten Regelmäßigkeit in mehrere Gruppen mit elektrischen Verbindungen innerhalb jeder Gruppe unterteilt ist, einen HaIbbildspeicher (301, 302) zum Speichern eines Halbbildes

W (1 υ ν_ ! ,ί.

der Fernsehdaten, wobei der Halbbildspeicher in mehrere Blöcke unterteilt ist, deren Anzahl gleich der Anzahl der verschiedenen Gruppen von Spaltenelektroden ist, welche mit der genannten vorbestimmten Regelmäßigkeit unterteilt sind, eine Speichertreiberschaltung (200, 203, 202) zum Stenern des Halbbildspeichers, eine Reihenelektrodentreiberschaltung (6) zum Erzeugen von Reihenelektroden-Treibersignalen, die den Reihenelektroden in Entsprechung zu Videodaten zugeführt werden sollen, sowie eine Spaltenelektroden-Treiberschaltung (10) zum Erzeugen von Spaltenelektroden-Treibersignalen, die den Spaltenelektroden in Entsprechung zu den Videodaten zugeführt werden sollen.