DE10224736A1

DE10224736A1 - Vorrichtung und Verfahren zur Daten-Ansteuerung für eine Flüssigkristallanzeige

Info

Publication number: DE10224736A1
Application number: DE10224736A
Authority: DE
Inventors: Seok Woo Lee; Su Kyung Choi
Original assignee: LG Philips LCD Co Ltd
Current assignee: LG Display Co Ltd
Priority date: 2001-10-13
Filing date: 2002-06-04
Publication date: 2003-04-30
Anticipated expiration: 2022-06-05
Also published as: KR20030031281A; FR2830969A1; FR2830969B1; US7180499B2; JP2003122332A; GB2380848B; CN1412736A; US7916110B2; GB2380848A; KR100815897B1; US20070035506A1; CN1299252C; DE10224736B4; GB0211911D0; JP4104381B2; US20030071778A1

Abstract

Eine Daten-Ansteuerungsvorrichtung weist eine Mehrzahl integrierter Ausgangspuffer-Schaltkreise zum Zwischenspeichern einer Mehrzahl von Pixelsignalen und Ausgeben der Mehrzahl von Pixelsignalen an eine Mehrzahl von Datenleitungen, eine Mehrzahl integrierter Digital-Analog-Wandler-Schaltkreise, von denen jeder gemeinsam an Eingangs-Anschlüsse von wenigstens zwei der Mehrzahl von integrierten Ausgangspuffer-Schaltkreisen angeschlossen ist, um Eingangs-Pixeldaten in die Mehrzahl von Pixelsignalen umzuwandeln und die Mehrzahl von Pixelsignalen selektiv an die wenigstens zwei integrierten Ausgangspuffer-Schaltkreise auszugeben, und Zeitsteuerungs-Mittel zum Steuern der Mehrzahl integrierter Digital-Analog-Wandler-Schaltkreise und Erzeugen einer Zeitteilung der Pixeldaten in wenigstens zwei Bereiche, um die Pixeldaten an die Mehrzahl von Datenleitungen sequentiell anzulegen, auf.

Description

Die Erfindung betrifft eine Flüssigkristallanzeige.
Insbesondere betrifft die Erfindung eine Daten- Ansteuerungsvorrichtung und ein Verfahren zur Daten- Ansteuerung für eine Flüssigkristallanzeige, wobei ein Digital-Analog-Wandler und ein Ausgangspuffer separat integriert sind, um Verluste infolge eines schlechten TCP (TCP = "tape carrier package") dramatisch zu reduzieren. Ferner betrifft die vorliegende Erfindung eine Daten- Ansteuerungsvorrichtung und ein Verfahren zur Daten- Ansteuerung für eine Flüssigkristallanzeige, wobei ein Digital-Analog-Wandler auf Zeitteilungs-Basis angesteuert wird, um die Anzahl integrierter Schaltkreise zur Erzeugung einer Digital-Analog-Wandler-Funktion zu reduzieren.

Im allgemeinen steuert eine Flüssigkristallanzeige (LCD = "liquid crystal display") einen Licht-Transmissionsgrad eines Flüssigkristalls unter Verwendung eines elektrischen Feldes zum Anzeigen eines Bildes. Hierzu weist die LCD ein Flüssigkristallanzeigepaneel mit matrixartig angeordneten Flüssigkristallzellen auf, sowie einen Ansteuerungsschaltkreis zum Ansteuern des Flüssigkristallanzeigepaneels.

Im dem Flüssigkristallanzeigepaneel sind Gateleitungen und Datenleitungen so angeordnet, dass sie einander kreuzen. An jedem Schnittpunkt der Gateleitungen und Datenleitungen ist eine Flüssigkristallzelle angeordnet. Das Flüssigkristallanzeigepaneel ist mit einer Pixelelektrode und einer gemeinsamen Elektrode zum Anlegen eines elektrischen Feldes an jede der Flüssigkristallzellen versehen. Jede Pixelelektrode ist, mittels Source- und Drain-Elektroden eines Dünnschichttransistors als Schaltelement, an eine der Datenleitungen angeschlossen. Die Gate-Elektrode des Dünnschichttransistors ist an eine der Gateleitungen angeschlossen, so dass ein Pixelspannungssignal an die Pixelelektroden für jede Leitung angelegt werden kann.

Der Ansteuerungsschaltkreis enthält einen Gatetreiber zum Ansteuern der Gateleitungen, einen Datentreiber zum Ansteuern der Datenleitungen und einen gemeinsamen Spannungsgenerator zum Ansteuern der gemeinsamen Elektrode. Der Gatetreiber legt sequentiell ein Abtastsignal an die Gateleitungen an, um die Flüssigkristallzellen in dem Flüssigkristallanzeigepaneel sequentiell anzusteuern, wobei zu jedem Zeitpunkt eine Leitung angesteuert wird. Der Datentreiber legt immer dann ein Datenspannungssignal an jede der Datenleitungen an, wenn das Gatesignal an einer der Gateleitungen anliegt. Der gemeinsame Spannungsgenerator legt ein gemeinsames Spannungssignal an die gemeinsame Elektrode an. Dementsprechend steuert die LCD einen Licht-Transmissionsgrad mittels eines zwischen der Pixelelektrode und der gemeinsamen Elektrode angelegten elektrischen Feldes gemäß dem Datenspannungssignal für jede Flüssigkristallzelle, um so ein Bild anzuzeigen. Jeder der Datentreiber und Gatetreiber wird von einem integrierten Schaltkreis-Chip (IC = "integrated circuit") gebildet. Diese sind in einem tape carrier package (TCP) befestigt und an das Flüssigkristallanzeigepaneel hauptsächlich mittels eines "Tape Automated Bonding" (TAB) angeschlossen.

In Fig. 1 ist ein Datenansteuerungsblock in einer herkömmlichen Flüssigkristallanzeige schematisch dargestellt.

Gemäß Fig. 1 weist der Datenansteuerungsblock Daten- Ansteuerungs-IC's 4 auf, die mittels TCP's 6 an ein Flüssigkristallanzeigepaneel 2 angeschlossen sind, sowie eine gedruckte Datenleiterplatte (PCB = "printed circuit board") 8, die mittels der TCP's 6 an die Daten-Ansteuerungs-IC's 4 angeschlossen ist.

Die Daten-PCB 8 empfängt diverse Steuersignale von einem (nicht gezeigten) Zeitsteuerungs-Controller, und Datensignale und Ansteuerungsspannungssignale von einem (nicht gezeigten) Spannungsgenerator, um diese an die Daten-Ansteuerungs-IC's 4 anzukoppeln. Jedes der TCP's 6 ist elektrisch an eine in einem oberen Abschnitt des Flüssigkristallanzeigepaneels 2 vorgesehene Daten-Anschlussstelle und an eine an jedem Daten- PCB 8 vorgesehene Ausgangs-Anschlussstelle angeschlossen. Die Daten-Ansteuerung-IC's 4 wandeln digitale Pixeldaten in analoge Pixelsignale um, um diese an die Datenleitungen anzulegen.

Hierzu weist gemäß Fig. 2 jedes der Daten-Ansteuerungs-IC's einen Schieberegister-Abschnitt 14 zum Anlegen eines sequentiellen Abtastsignals auf. Ein Latch-Abschnitt 16 verriegelt Pixeldaten VD sequentiell in Reaktion auf das Abtastsignal und gibt die Pixeldaten VD zur selben Zeit aus. Ein Digital-Analog-Wandler (DAC) 18 dient zum Umwandeln der Pixeldaten VD aus dem Latch-Abschnitt 16 in ein Pixelsignal. Ein Ausgangspuffer-Abschnitt 26 zwischenspeichert das Pixelsignal von dem DAC 18, um es auszugeben. Ferner weist jedes der Daten-Ansteuerungs-IC's 4 einen Signal-Controller 10 zum Koppeln der diversen Steuersignale von einem (nicht gezeigten) Zeitsteuerungs-Controller und der Pixeldaten VD auf. Ein Gammaspannungs-Abschnitt 12 liefert positive und negative Gammaspannungen, die in dem DAC 18 erforderlich sind. Jedes der Daten-Ansteuerungs-IC's 4 steuert n Datenleitungen DL1 bis DLn an.

Der Signal-Controller 10 steuert diverse Steuersignale wie beispielsweise SSP, SSC, SOE, REV und POL sowie die Pixeldaten VD an, um sie an entsprechende Bauelemente auszugeben. Der Gammaspannungs-Abschnitt 12 unterteilt mehrere Gammareferenzspannungen von einem (nicht gezeigten) Gammareferenzspannungsgenerator für jeden Grau-Pegel und gibt die unterteilten Gammareferenzspannungen aus.

In dem Schieberegister-Abschnitt 14 enthaltene Schieberegister verschieben einen Source-Startimpuls SSP von dem Signal-Controller 10 sequentiell in Reaktion auf ein Source-Abtasttaktsignal SSC, um den Source-Startimpuls SSP als Abtastsignal auszugeben.

Eine Vielzahl n von in dem Latch-Abschnitt 16 enthaltenen Latch-Elementen tastet die Pixeldaten VD von dem Signal- Controller 10 in Reaktion auf das Abtastsignal von dem Schieberegister-Abschnitt 14 sequentiell ab, um diese zu verriegeln. Nachfolgend reagieren die n Latch-Elemente auf ein Source-Ausgangs-Freigabesignal SOE von dem Signal- Controller 10, um die gehaltenen Pixeldaten VD zur selben Zeit auszugeben. In diesem Falle speichert der Latch- Abschnitt 16 die zum Erreichen einer reduzierten Übergangs- Bitzahl modulierten Pixeldaten VD in Reaktion auf ein Dateninversionsauswahlsignal REV um und gibt dann die Pixeldaten VD aus. Dies ist deshalb der Fall, weil die Pixeldaten VD, welche eine Übergangs-Bitzahl unterhalb eines Referenzwertes aufweisen, so geliefert werden, dass sie zum Erreichen einer reduzierten Übergangs-Bitzahl moduliert werden, um eine elektromagnetische Interferenz (EMI) bei der Datenübertragung von dem Zeitsteuerungs-Controller zu minimieren.

Der DAC 18 wandelt die Pixeldaten VD von dem Latch-Abschnitt 16 in positive und negative Pixelsignale zur selben Zeit um und gibt die Signale aus. Hierzu weist der DAC 18 einen positiven (P) Dekodierungsabschnitt 20 und einen negativen (N) Dekodierungsabschnitt 22 auf, die beide gemeinsam an den Latch-Abschnitt 16 angeschlossen sind, und einen Multiplexer (MUX) 24 zum Auswählen von Ausgangssignalen der P- und N- Dekodierungsabschnitte 20 und 22.

Eine Mehrzahl n von P-Decodern, die in dem P- Dekodierungsabschnitt 20 enthalten sind, wandeln n gleichzeitig von dem Latch-Abschnitt 16 eingegebene Pixeldaten in positive Pixelsignale mit Hilfe positiver Gammaspannungen von dem Gammaspannungs-Abschnitt 12 um. Eine Vielzahl n von N-Decodern, die in dem N-Dekodierungsabschnitt 22 enthalten sind, wandeln n gleichzeitig von dem Latch- Abschnitt 16 eingegebene Pixeldaten in negative Pixelsignale mit Hilfe negativer Gammaspannungen von dem Gammaspannungs- Abschnitt 12 um. Der Multiplexer 24 reagiert auf ein Polaritätssteuerungssignal POL von dem Signal-Controller 10 derart, dass er die positiven Pixelsignale von dem P- Dekodierungsabschnitt 20 oder die negativen Pixelsignale von dem N-Dekodierungsabschnitt 22 selektiv ausgibt.

Eine Mehrzahl n von in dem Ausgangspuffer-Abschnitt 26 enthaltenen Ausgangspuffern besteht aus Spannungsfolgern, die an die n Datenleitungen DL1 bis DLn in Reihe angeschlossen sind. Diese Ausgangspuffer speichern kurzzeitig die Pixelsignale von dem DAC 18 und legen die Signale an die Datenleitungen DL1 bis DLn an.

Wie oben beschrieben wurde, sollte jedes der herkömmlichen Datentreiber-IC's 4 n Latch-Elemente und 2n Decoder aufweisen, so dass n Datenleitungen DL1 bis DLn angesteuert werden. Im Ergebnis hat das bekannte Datentreiber-IC 4 den Nachteil, dass es eine komplexe Konfiguration und relativ hohe Herstellungskosten aufweist.

Ferner ist jedes der herkömmlichen Datentreiber-IC's 4 an das TCP 6 in einem einzelnen Chip angebracht, um an dem Flüssigkristallanzeigepaneel 2 und dem Daten-PCB 8 gemäß Fig. 1 zu haften. Dementsprechend ist bei dem TCP die Wahrscheinlichkeit beispielsweise einer Unterbrechung oder eines Kurzschlusses groß. Infolgedessen resultiert auch ein großer Kostenaufwand daraus, dass die an dem TCP 6 befestigten Datentreiber-IC's nicht verwendet werden können, wenn bei dem TCP 6 ein Bruch oder ein Kurzschluss auftritt.

Dementsprechend ist es ein Ziel der vorliegenden Erfindung, eine Vorrichtung und ein Verfahren zur Daten-Ansteuerung für eine Flüssigkristallanzeige zu schaffen, wobei ein oder mehrere Nachteile gemäß dem Stand der Technik vermieden werden.

Gemäß der vorliegenden Erfindung wird eine Vorrichtung und ein Verfahren zur Daten-Ansteuerung für eine Flüssigkristallanzeige geschaffen, wobei ein Digital-Analog- Wandler und ein Ausgangspuffer separat integriert werden, um Verluste infolge eines schlechten TCP (tape carrier package) dramatisch zu reduzieren.

Ferner wird gemäß der vorliegenden Erfindung eine Vorrichtung und ein Verfahren zur Daten-Ansteuerung für eine Flüssigkristallanzeige geschaffen, wobei ein Digital-Analog- Wandler auf Zeitteilungs-Basis angesteuert wird, um die Anzahl integrierter Schaltkreise zum Erreichen einer Digital- Analog-Wandler-Funktion zu reduzieren.

Um diese und andere Wirkungen zu erzielen, weist eine Daten- Ansteuerungsvorrichtung gemäß der vorliegenden Erfindung eine Mehrzahl integrierter Ausgangspuffer-Schaltkreise zum Zwischenspeichern einer Mehrzahl von Pixelsignalen und Ausgeben der Mehrzahl von Pixelsignalen an eine Mehrzahl von Datenleitungen, eine Mehrzahl integrierter Digital-Analog- Wandler-Schaltkreise, von denen jeder gemeinsam an Eingangs- Anschlüsse von wenigstens zwei der Mehrzahl von integrierten Ausgangspuffer-Schaltkreisen angeschlossen ist, um Eingangs- Pixeldaten in die Mehrzahl von Pixelsignalen umzuwandeln und die Mehrzahl von Pixelsignalen selektiv an die wenigstens zwei integrierten Ausgangspuffer-Schaltkreise auszugeben, und Zeitsteuerungs-Mittel zum Steuern der Mehrzahl integrierter Digital-Analog-Wandler-Schaltkreise und Erzeugen einer Zeitteilung der Pixeldaten in wenigstens zwei Bereiche, um die Pixeldaten an die Mehrzahl von Datenleitungen sequentiell anzulegen, auf.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung weist eine Daten-Ansteuerungsvorrichtung für eine Flüssigkristallanzeige eine Mehrzahl integrierter Ausgangspuffer-Schaltkreise zum Zwischenspeichern einer Mehrzahl von Pixelsignalen und Ausgeben der Mehrzahl von Pixelsignalen an eine Mehrzahl von Datenleitungen, und eine Mehrzahl integrierter Digital-Analog-Wandler-Schaltkreise, die jeweils gemeinsam an Eingangs-Anschlüsse von wenigstens zwei der Mehrzahl integrierter Ausgangspuffer-Schaltkreise angeschlossen sind, zum Umwandeln von Eingangs-Pixeldaten in die Mehrzahl von Pixelsignalen und Ausgeben der Mehrzahl von Pixelsignalen an die wenigstens zwei integrierten Ausgangspuffer-Schaltkreise in einer Zeitteilung der Pixelsignale, auf.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung weist ein Verfahren zum Betreiben einer Daten- Ansteuerungsvorrichtung zum Ansteuern einer Mehrzahl von in einem Flüssigkristallanzeigepaneel angeordneten Datenleitungen, wobei die Daten-Ansteuerungsvorrichtung eine Mehrzahl von an die Mehrzahl von Datenleitungen angeschlossenen Ausgangspuffer-Schaltkreisen und eine Mehrzahl von integrierten Digital-Analog-Wandler- Schaltkreisen aufweist, die gemeinsam an die Eingangsanschlüsse von wenigstens zwei der Mehrzahl integrierter Ausgangspuffer-Schaltkreise angeschlossen sind, folgende Schritte auf: Erzeugen einer Zeitteilung der an jede der Mehrzahl integrierter Digital-Analog-Wandler-Schaltkreise zu liefernden Pixeldaten in wenigstens zwei Bereiche, Umwandeln der Pixeldaten in analoge Pixelsignale, und selektives Anlegen der umgewandelten Pixeldaten an die wenigstens zwei integrierten Ausgangspuffer-Schaltkreise und die Mehrzahl von Datenleitungen.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung weist ein Verfahren zum Betreiben einer Daten- Ansteuerungsvorrichtung für ein Flüssigkristallanzeigepaneel folgende Schritte auf: Umwandeln von wenigstens zwei Pixeldaten in analoge Pixeldaten, und Ausgeben der umgewandelten Pixelsignale in wenigstens zwei integrierte Ausgangspuffer-Schaltkreise in einer Zeitteilung der Pixelsignale.

Die beigefügten Abbildungen dienen zum besseren Verständnis der Erfindung und in Verbindung mit der Beschreibung zur Erläuterung der Erfindung anhand bevorzugter Ausführungsformen. Es zeigen:
Fig. 1 eine schematische Ansicht eines Daten- Ansteuerungsblocks in einer herkömmlichen Flüssigkristallanzeige;
Fig. 2 ein Blockdiagramm, in welchem eine Konfiguration des integrierten Datentreiber-Schaltkreises aus Fig. 1 dargestellt ist;
Fig. 3 ein Blockdiagramm, in welchem eine Konfiguration eines Datentreibers in einer Flüssigkristallanzeige gemäß einer Ausführungsform der vorliegenden Erfindung dargestellt ist;
Fig. 4A und Fig. 4B vergleichende Wellenform-Diagramme von Ansteuerungssignalen des in Fig. 2 gezeigten Latch-Abschnitts und des in Fig. 3 gezeigten Latch-Abschnitts, und Fig. 4C ein Wellenform-Diagramm eines Ansteuerungssignals des in Fig. 3 gezeigten Demultiplexers; und
Fig. 5 eine schematische Darstellung eines Daten- Ansteuerungsblocks in der Flüssigkristallanzeige, die in dem in Fig. 3 dargestellten Datentreiber enthalten ist.
Die Erfindung wird nachstehend anhand von in den beigefügten Abbildungen dargestellten bevorzugten Ausführungsformen näher erläutert.
Fig. 3 zeigt ein Blockdiagramm, in welchem eine Konfiguration einer Daten-Ansteuerungsvorrichtung für eine Flüssigkristallanzeige gemäß einer Ausführungsform der vorliegenden Erfindung dargestellt ist.
Gemäß Fig. 3 ist die Daten-Ansteuerungsvorrichtung im wesentlichen in DAC-Mittel mit Digital-Analog-Wandler- Funktion und Puffermittel mit einer Ausgangspuffer-Funktion unterteilt, welche auf einem separaten Chip integriert sind. Mit anderen Worten weist die Daten-Ansteuerungsvorrichtung ein DAC-IC 30 und wenigstens zwei Ausgangspuffer-IC's 50 auf, die separat konfiguriert sind. Insbesondere ist das DAC-IC 30 in wenigstens zwei Bereiche auf Zeitteilungs-Basis derart unterteilt, dass es die wenigstens zwei Ausgangspuffer-IC's 50 gemeinsam an ein einzelnes DAC-IC 30 zur Ansteuerung anschließt, um so eine DAC-Funktion zu schaffen.
Im folgenden wird beispielhaft ein Fall beschrieben, bei dem Ausgangspuffer-IC's gemeinsam an ein einziges DAC-IC 30 angeschlossen sind.
Das DAC-IC 30 weist einen Schieberegister-Abschnitt 36 zum Anlegen eines sequentiellen Abtastsignals auf. Ein Latch- Abschnitt 38 verriegelt sequentiell Pixeldaten VD in Reaktion auf das Abtastsignal und gibt die Pixeldaten VD gleichzeitig aus. Ein Digital-Analog-Wandler DAC-40 wandelt die Pixeldaten VD vom dem Latch-Abschnitt 38 in ein Pixelsignal um. Ein Demultiplexer 48 legt das Pixelsignal von dem DAC 40 an die beiden Ausgangspuffer-IC's 50 sequentiell an. Ferner weist das DAC-IC 30 einen Signal-Controller 32 zum Koppeln diverser Steuersignale von einem (nicht gezeigten) Zeitsteuerungs- Controller und der Pixeldaten VD auf. Ein Gammaspannungs- Abschnitt 34 liefert positive und negative Gammaspannungen, die in dem DAC 40 erforderlich sind. Jedes DAC-IC 30 wird auf Zeitteilungs-Basis angesteuert, um Pixelsignale, die an die 2n Datenleitungen DL11 bis DL1n und DL21 bis DL2n anzulegen sind, sequentiell n-nach-n auszugeben. Um zu ermöglichen, dass das DAC-IC 30 die doppelte Anzahl von Datenleitungen im Vergleich zur Anzahl von Datenleitungen in dem herkömmlichen Datentreiber-IC ansteuert, weisen die Ansteuerungssignale Frequenzen auf, die doppelt so groß wie die des bekannten Datentreiber-IC's sind.
Der Signal-Controller 32 steuert diverse Steuersignale wie beispielsweise SSP, SSC, SOE, REV und POL von einem Zeitsteuerungs-Controller und die Pixeldaten VD, um sie an die entsprechenden Bauelemente auszugeben. In diesem Falle ermöglicht es der Zeitsteuerungs-Controller, dass die diversen Steuersignale POL etc. und die Pixeldaten VD eine Frequenz aufweisen, die doppelt so groß wie die im Stand der Technik ist. Insbesondere erzeugt der Zeitsteuerungs- Controller eine Zeitteilung von 2n Pixeldaten VD entsprechend den 2n Datenleitungen DL11 bis DL1n und DL21 bis DL2n in zwei Bereiche, um sie n-nach-n sequentiell zu liefern.
Der Gammaspannungs-Abschnitt 34 unterteilt eine Vielzahl von Gammareferenzspannungen von einem nicht gezeigten) Gammareferenzspannungsgenerator für jeden Grau-Pegel und gibt die unterteilten Gammareferenzspannungen aus.
In dem Schieberegister-Abschnitt 36 enthaltene Schieberegister schieben einen Source-Startimpuls SSP von dem Signal-Controller 32 sequentiell in Reaktion auf ein Source- Abtasttaktsignal SSC, um den Source-Startimpuls SSP als Abtastsignal auszugeben. In diesem Falle reagiert der Schieberegister-Abschnitt 36 auf den Source-Startimpuls SSP und das Source-Abtasttaktsignal SSP, die jeweils eine doppelte Frequenz aufweisen, derart, dass ein Abtastsignal mit doppelter Geschwindigkeit im Vergleich zum Stand der Technik ausgegeben wird.
Eine Mehrzahl n von in dem Latch-Abschnitt 38 enthaltenen Latch-Elementen tastet die Pixeldaten VD von dem Signal- Controller 32 sequentiell in Reaktion auf das Abtastsignal von dem Schieberegister-Abschnitt 36 ab, um diese zu verriegeln. Nachfolgend reagieren die n Latch-Elemente auf ein Source-Ausgangs-Freigabesignal SOE von dem Signal- Controller 32 so, dass sie die verriegelten Pixeldaten VD zur selben Zeit ausgeben. In diesem Falle speichern die Latch- Elemente die zum Erreichen einer reduzierten Übergangs- Bitzahl modulierten Pixeldaten VD in Reaktion auf ein Dateninversionsauswahlsignal REV um und geben dann die Pixeldaten VD aus. Dies geschieht deshalb, weil die Pixeldaten VD, welche eine Übergangs-Bitzahl unterhalb eines Referenzwertes aufweisen, so geliefert werden, dass sie zum Erreichen einer reduzierten Übergangs-Bitzahl moduliert sind, um eine elektromagnetische Interferenz (EMI) bei der Datenübertragung von dem Zeitsteuerungs-Controller zu minimieren.
Hierbei weisen das Source-Abtasttaktsignal SSC und das Source-Ausgangs-Freigabesignal SOE, die an den Schieberegister-Abschnitt 36 und den Latch-Abschnitt 38 angelegt werden, die doppelte Frequenz verglichen zu den bei dem bekannten Schieberegister-Abschnitt 14 und dem Latch- Abschnitt 16 gemäß Fig. 2 angelegten "SSC" und "SOE"-Signalen auf, wie dies in Fig. 4A bzw. Fig. 4B mittels "NSSC" und "NSOE" bezeichnet ist.
Das DAC 40 wandelt die Pixeldaten von dem Latch-Abschnitt 38 in positive und negative Pixelsignale zur selben Zeit um und gibt die Signale aus. Hierzu weist das DAC 40 einen positiven (P) Dekodierungsabschnitt 42 und einen negativen (N) Dekodierungsabschnitt 44 auf, die jeweils gemeinsam an den Latch-Abschnitt 38 angeschlossen sind, und einen Multiplexer (MUX) 46 zum selektiven Ausgeben von Signalen an den P- und N-Dekodierungsabschnitt 42 und 44.
Eine Vielzahl n von P-Decodern, die in dem P- Dekodierungsabschnitt 42 enthalten sind, wandelt von dem Latch-Abschnitt 38 gleichzeitig eingegebene Pixeldaten in positive Pixelsignale mit Hilfe positiver Gammaspannungen von dem Gammaspannungs-Abschnitt 34 um. Eine Vielzahl n von N- Decodern, die in dem N-Dekodierungsabschnitt 44 enthalten sind, wandelt n gleichzeitig von dem Latch-Abschnitt 38 eingegebene Pixeldaten in negative Pixelsignale mittels negativer Gammaspannungen von dem Gammaspannungs-Abschnitt 34 um. Der Multiplexer 46 reagiert auf ein Polaritätssteuersignal POL von dem Signal-Controller 32, um die positiven Pixelsignale von dem P-Dekodierungsabschnitt 42 oder die negativen Pixelsignale von dem N- Dekodierungsabschnitt 44 selektiv auszugeben. Das DAC 40 wandelt die Pixeldaten in Pixelsignale n-nach-n bei einer Geschwindigkeit um, die doppelt so groß wie die eines bekannten DAC 18 ist, um so die 2n Pixeldaten in Pixelsignale umzuwandeln.
Der Demultiplexer 48 gibt n Pixelsignale von dem Multiplexer 46 an das erste Ausgangspuffer-IC SO oder das zweite Ausgangspuffer-IC 50 in Reaktion auf ein von dem Signal- Controller 32 eingegebenes Auswahlsteuersignal SEL aus, wie in Fig. 4C gezeigt ist. Das Auswahlsteuersignal SEL weist einen logischen Wert auf, der zu jeder Periode des an den Latch-Abschnitt 38 angelegten Source-Ausgangs-Freigabesignals SOE invertiert wird, wodurch ermöglicht wird, dass jedes der n Pixelsignale sequentiell an das erste Ausgangspuffer-IC 50 und das zweite Ausgangspuffer-IC 50 ausgegeben wird.
Das erste sowie das zweite Ausgangspuffer-IC 50 weisen einen Ausgangspuffer-Abschnitt 52 zum Zwischenspeichern von Pixelsignalen von dem DAC-IC 30 auf, um diese an die n Datenleitungen DL11 bis DL1n oder DL21 bis DL2n auszugeben. n Ausgangspuffer, die in jedem Ausgangspuffer-Abschnitt 52 enthalten sind, bestehen aus Spannungsfolgern, die an die n Datenleitungen DL11 bis DL1n oder DL21 bis DL2n in Reihe angeschlossen sind. Diese Ausgangspuffer erzeugen eine Pufferung der Pixelsignale von dem DAC 18 und legen sie an die Datenleitungen DL11 bis DL1n oder DL21 bis DL2n an.
Wie in Fig. 5 gezeigt ist, sind die DAC-IC's 30 in einem Daten-PCB 68 befestigt, während die Ausgangspuffer-IC's 50 in einem TCP 66 befestigt sind. Das Daten-PCB 68 sendet diverse Steuersignale von einem (nicht gezeigten) Zeitsteuerungs- Controller und Datensignale an die DAC-IC's 30, und sendet Pixelsignale von den DAC-IC's 30 an die Ausgangspuffer-IC's 50 über das TCP 66. Das TCP 66 ist elektrisch an in einem oberen Abschnitt des Flüssigkristallanzeigepaneels 62 vorgesehene Daten-Anschlussstellen und an dem PCB 68 vorgesehene Ausgangs-Anschlussstellen angeschlossen. Wie oben beschrieben wurde, sind die einfach konfigurierten Puffer- IC's 50, die nur eine Pufferfunktion aufweisen, in dem TCP 66 befestigt, so dass bei einer Beschädigung des TCP's 66 nur die Ausgangspuffer-IC's 50 beschädigt werden. Im Ergebnis können die großen Kostenaufwendungen, die aus einer fehlenden Verwendbarkeit der teuren Datentreiber-IC's infolge eines beschädigten TCP's 66 gemäß dem Stand der Technik verursacht werden, dramatisch reduziert werden. Ferner ist das DAC-IC 30auf Zeitbasis unterteilt, um sequentiell die Pixelsignale an wenigstens zwei Ausgangspuffer-IC's 50 n-nach-n zu anzulegen. Dementsprechend wird die Anzahl von DAC-IC's 30 im Vergleich zu Anordnungen gemäß dem Stand der Technik auf die Hälfte reduziert, so dass eine Verminderung der Herstellungskosten ermöglicht wird.
Wie oben beschrieben wurde, sind gemäß der vorliegenden Erfindung die DAC-Mittel und die Ausgangspuffer-Mittel auf einem separaten Chip integriert, um so nur die einfach konfigurierten Ausgangspuffer-IC's in dem TCP mit einer hohen Wahrscheinlichkeit eines Bruchs oder Kurzschlusses zu befestigen. Dementsprechend ist es möglich, Kostenaufwendungen aufgrund einer fehlenden Verwendbarkeit der teuren Datentreiber-IC's infolge eines beschädigten TCP's bei Anordnungen gemäß dem Stand der Technik zu vermeiden.
Darüber hinaus wird gemäß dem Stand der Technik das DAC-IC auf Zeitteilungs-Basis mit Hilfe von Ansteuerungssignalen mit höheren Frequenzen betrieben, um auf diese Weise ein einzelnes DAC-IC an wenigstens zwei Ausgangspuffer-IC's anzuschließen, so dass es möglich wird, die Anzahl von DAC- IC's und folglich die Herstellungskosten zu reduzieren.

Claims

1. Daten-Ansteuerungsvorrichtung für eine Flüssigkristallanzeige, mit:
einer Mehrzahl integrierter Ausgangspuffer-Schaltkreise zum Zwischenspeichern einer Mehrzahl von Pixelsignalen und Ausgeben der Mehrzahl von Pixelsignalen an eine Mehrzahl von Datenleitungen;
einer Mehrzahl integrierter Digital-Analog-Wandler- Schaltkreise, von denen jeder gemeinsam an Eingangs- Anschlüsse von wenigstens zwei der Mehrzahl von integrierten Ausgangspuffer-Schaltkreisen angeschlossen ist, um Eingangs- Pixeldaten in die Mehrzahl von Pixelsignalen umzuwandeln und die Mehrzahl von Pixelsignalen selektiv an die wenigstens zwei integrierten Ausgangspuffer-Schaltkreise auszugeben; und
Zeitsteuerungs-Mitteln zum Steuern der Mehrzahl integrierter Digital-Analog-Wandler-Schaltkreise und Erzeugen einer Zeitteilung der Pixeldaten in wenigstens zwei Bereiche, um die Pixeldaten an die Mehrzahl von Datenleitungen sequentiell anzulegen.

2. Daten-Ansteuerungsvorrichtung nach Anspruch 1, wobei die Mehrzahl integrierter Digital-Analog-Wandler-Schaltkreise in einer an Zeitsteuerungs-Mittel angeschlossenen gedruckten Leiterplatte angebracht ist, und wobei die Mehrzahl integrierter Ausgangspuffer-Schaltkreise in einem TCP (tape carrier package) befestigt ist, das zwischen der gedruckten Leiterplatte und einem Flüssigkristallanzeigepaneel, an dem die Mehrzahl von Datenleitungen angeordnet ist, elektrisch angeschlossen ist.

3. Daten-Ansteuerungsvorrichtung nach Anspruch 1 oder 2, wobei jeder der integrierten Digital-Analog-Wandler- Schaltkreise aufweist:
Schieberegister-Mittel zum sequentiellen Ausgeben eines Abtastsignals gemäß Steuerung durch die Zeitsteuerungs- Mittel;
Latch-Mittel zum Reagieren auf die Steuerung durch die Zeitsteuerungs-Mittel und das Abtastsignal zum sequentiellen Halten der von dem Zeitsteuerungs-Mittel eingegebenen Pixeldaten und zum Ausgeben der verriegelten Pixeldaten zu dem gleichen Zeitpunkt;
Digital-Analog-Wandler-Mittel zum Umwandeln der Pixeldaten in positive und negative Pixelsignale unter Verwendung von Eingangs-Gammaspannungen zum Ausgeben der Pixelsignale in Reaktion auf ein Polaritätssteuersignal von den Zeitsteuerungs-Mitteln; und
einen Demultiplexer zum Reagieren auf ein Auswahl- Steuersignal von den Zeitsteuerungs-Mitteln zum selektiven Ausgeben der Pixelsignale von den Digital-Analog-Wandler- Mitteln an wenigstens zwei integrierte Ausgangspuffer- Schaltkreise.

4. Daten-Ansteuerungsvorrichtung nach Anspruch 3, wobei jeder der Mehrzahl integrierter Digital-Analog-Wandler- Schaltkreise ferner aufweist:
einen Signal-Controller zum Ankoppeln diverser Steuersignale von den Zeitsteuerungs-Mitteln und der Pixelsignale zum Anlegen der Steuersignale an die Schieberegister-Mittel, die Latch-Mittel, die Digital-Analog- Wandler-Mittel und den Demultiplexer; und
Gammaspannungs-Mittel zum Unterteilen einer Eingangs- Gammareferenzspannung zur Erzeugung von Gammaspannungen.

5. Daten-Ansteuerungsvorrichtung nach einem der Ansprüche 1 bis 4, wobei jedes der von den Zeitsteuerungs-Mitteln an die integrierten Digital-Analog-Wandler-Schaltkreise angelegten Steuersignale und die Pixeldaten eine um wenigstens das Zweifache vergrößerte Frequenz aufweisen.

6. Daten-Ansteuerungsvorrichtung nach einem der Ansprüche 3 bis 5, wobei mittels der Zeitsteuerungs-Mittel ein logischer Zustand des Auswahlsteuersignals zu jeder Periode eines einen Ausgang der Latch-Mittel steuernden Ausgangs- Freigabesignals invertierbar ist, wodurch die Pixelsignale sequentiell an die wenigstens zwei integrierten Ausgangspuffer-Schaltkreise angelegt werden können.

7. Daten-Ansteuerungsvorrichtung für eine Flüssigkristallanzeige, mit:
einer Mehrzahl integrierter Ausgangspuffer-Schaltkreise zum Zwischenspeichern einer Mehrzahl von Pixelsignalen und Ausgeben der Mehrzahl von Pixelsignalen an eine Mehrzahl von Datenleitungen; und
einer Mehrzahl integrierter Digital-Analog-Wandler- Schaltkreise, die jeweils gemeinsam an Eingangs-Anschlüsse von wenigstens zwei der Mehrzahl integrierter Ausgangspuffer- Schaltkreise angeschlossen sind, zum Umwandeln von Eingangs- Pixeldaten in die Mehrzahl von Pixelsignalen und Ausgeben der Mehrzahl von Pixelsignalen an die wenigstens zwei integrierten Ausgangspuffer-Schaltkreise in einer Zeitteilung der Pixelsignale.

8. Daten-Ansteuerungsvorrichtung nach Anspruch 7, welche ferner Zeitsteuerungs-Mittel zum Steuern der Mehrzahl von integrierten Digital-Analog-Wandler-Schaltkreisen und Erzeugen einer Zeitteilung der Pixeldaten in wenigstens zwei Bereiche zum sequentiellen Liefern der Pixeldaten an die Mehrzahl von Datenleitungen aufweist.

9. Verfahren zum Betreiben einer Daten- Ansteuerungsvorrichtung zum Ansteuern einer Mehrzahl von in einem Flüssigkristallanzeigepaneel angeordneten Datenleitungen, wobei die Daten-Ansteuerungsvorrichtung eine Mehrzahl von an die Mehrzahl von Datenleitungen angeschlossenen Ausgangspuffer-Schaltkreisen und eine Mehrzahl von integrierten Digital-Analog-Wandler- Schaltkreisen aufweist, die gemeinsam an die Eingangsanschlüsse von wenigstens zwei der Mehrzahl integrierter Ausgangspuffer-Schaltkreise angeschlossen sind, wobei das Verfahren folgende Schritte aufweist:
Erzeugen einer Zeitteilung der an jede der Mehrzahl integrierter Digital-Analog-Wandler-Schaltkreise zu liefernden Pixeldaten in wenigstens zwei Bereiche;
Umwandeln der Pixeldaten in analoge Pixelsignale; und
selektives Anlegen der umgewandelten Pixeldaten an die wenigstens zwei integrierten Ausgangspuffer-Schaltkreise und die Mehrzahl von Datenleitungen.

10. Verfahren nach Anspruch 9, wobei der Schritt des Umwandelns der Pixeldaten in die Pixelsignale folgende Schritte aufweist:
Erzeugen eines sequentiellen Abtastsignals;
Antworten auf das Abtastsignal durch sequentielles Abtasten und Verriegeln der Pixeldaten;
Umwandeln der Pixeldaten in eine Mehrzahl positiver und negativer Pixelsignale unter Verwendung von Gammaspannungen; und
Auswählen irgendeines der Mehrzahl positiver und negativer Pixelsignale zum Ausgeben der Pixelsignale.

11. Verfahren nach Anspruch 9 oder 10, wobei eine Abtastgeschwindigkeit der Pixeldaten und eine Umwandlungsgeschwindigkeit der Pixeldaten in Pixelsignale um wenigstens das Zweifache vergrößert werden.

12. Verfahren zum Betreiben einer Daten- Ansteuerungsvorrichtung für ein Flüssigkristallanzeigepaneel, wobei das Verfahren folgende Schritte aufweist:
Umwandeln von wenigstens zwei Pixeldaten in analoge Pixeldaten; und
Ausgeben der umgewandelten Pixelsignale in wenigstens zwei integrierte Ausgangspuffer-Schaltkreise in einer Zeitteilung der Pixelsignale.