-
HINTERGRUND
DER ERFINDUNG
-
Gebiet der Erfindung
-
Die Erfindung betrifft ein Flachdisplay,
genauer gesagt eine bidirektionale Treiberschaltung eines Flachdisplays
sowie ein Verfahren zum Ansteuern desselben. Obwohl die Erfindung
für einen
weiten Bereich von Anwendungen anwendbar ist, ist sie besonders
dazu geeignet, bidirektionales Ansteuern ohne zusätzlichen
Eingangskontaktfleck und ein Eingangssignal zu ermöglichen.
-
Ein typisches Flüssigkristalldisplay (LCD) verfügt über eine
Treiberschaltung in einer LCD-Tafel, wie einen integrierten Gatetreiber-Schaltkreis
(IC) und einen Datentreiber-IC. Auch verfügt ein LCD über eine feste Ansteuerrichtung,
so dass Systemhersteller manchmal verschiedene Tafeln entsprechend
einer einschlägigen
Technik benötigen.
-
Die 1 ist
ein Schaltbild einer einschlägigen
Flüssigkristalldisplay(LCD)-Tafel.
-
Gemäß der 1 verfügt eine LCD-Tafel mit Dünnschichttransistoren
(TFT) über
ein Pixelarray mit einer Vielzahl von Gateleitungen G1 bis Gm, die so
angeordnet sind, dass sie eine Vielzahl von Datenleitungen D1 bis
Dn schneiden, eine Vielzahl erster Schieberegister 11 und
erster Puffer 12 zum Liefern von Scansignalen an jede Gateleitung,
eine Vielzahl zweiter Schieberegister 13 und zweiter Puffer
14 zum Ansteuern der Datenleitungen, die jeweils in einem jeweiligen
Block der durch jede Datenleitungen abgeteilten 'k' Blöcke liegt,
eine Vielzahl von Signalleitungen S1 bis Sn zum Übertragen von Videosignalen,
wie sie von einem Digital/Analog-Wandler 5 einer Datentreiberschaltung 2 ausgegeben
werden, an jede Datenleitung, und eine Vielzahl von Schaltelementen 16 zum
Anlegen der Videosignale der Signalleitungen S1 bis Sn an die Datenleitungen
pro Block unter Verwendung der von den zweiten Schieberegistern 13 und
zweiten Puffern 14 ausgegebenen Ansteuersignale.
-
Abweichend vom Fall der herkömmlichen Schaltung
aus amorphem Silicium werden bei der Treiberschaltung einer LCD-Tafel
mit Polysilicium-TFTs die Datenleitungen in 'm' Blöcke unterteilt, während die
Gateleitungen ausgewählt
werden, um dadurch die Anzahl der Kontaktleitungen zwischen einer
exter nen Schaltung und einer Tafel zu verringern, so dass eine Anzeigespannung
sequenziell an die Datenleitungen angelegt wird. Daher werden die Gateleitungen
und die Datenleitungen durch die Schieberegister sequenziell angesteuert,
um Bilder anzuzeigen. In diesem Fall ist, da die Schieberegister ein
Verschieben nur in einer festen Richtung realisieren, der von Systemherstellern
benötigte
Freiheitsgrad hinsichtlich der Ansteuerrichtung sehr beschränkt.
-
Nun wird ein Schieberegister der
einschlägigen
LCD-Tafel unter Bezugnahme auf die 2 beschrieben.
-
Die 2 ist
ein Schaltbild des Schieberegisters der einschlägigen LCD-Tafel.
-
An einem Eingangsanschluss des Schieberegisters
werden ein Gateimpuls oder ein Datenstartimpuls Vst, ein erstes
bis viertes Taktsignal CLK1, CLK2, CLK3 und CLK4 verschiedener Phasen
sowie eine erste und eine zweite Versorgungsspannung Vdd und Vss
eingegeben.
-
Die Schaltungsstruktur des Schieberegisters enthält acht
Blöcke
mit einander ähnlicher
Struktur, mit Ausnahme des Orts, an dem ein Taktsignal angelegt
wird.
-
Der erste Block enthält einen
ersten PMOS-Transistor TFT1, einen zweiten PMOS-Transistor TFT2,
einen dritten PMOS-Transistor TFT3, einen vierten PMOS-Transistor
TFT4, einen fünften PMOS-Transistor
TFTS, einen sechsten PMOS-Transistor TFT6 und einen siebten PMOS-Transistor
TFT7.
-
Der erste PMOS-Transistor TFT1 verfügt über Source-
und Gateanschlüsse,
an die der Startimpuls Vst angelegt wird. Der zweite PMOS-Transistor
TFT2 verfügt über einen
Sourceanschluss, der mit dem Drainanschluss des ersten PMOS-Transis tors TFT1
verbunden ist, und einen Gateanschluss, an den das vierte Taktsignal
CLK4 angelegt wird. Der dritte PMOS-Transistor TFT3 verfügt über einen Sourceanschluss,
der mit dem Drainanschluss des zweiten PMOS-Transistors TFT2 verbunden
ist, und einen Drainanschluss, der mit dem Anschluss Vss verbunden
ist. Der vierte PMOS-Transistor TFT4 verfügt über einen Sourceanschluss,
der mit dem Anschluss Vdd verbunden ist, einen Gateanschluss, der mit
dem dritten Taktsignal CLK3 verbunden ist, und einen Drainanschluss,
der mit dem Gateanschluss des dritten PMOS-Transistors TFT3 verbunden
ist. Der fünfte
PMOS-Transistor TFTS verfügt über einen Sourceanschluss,
der mit dem Drainanschluss des PMOS-Transistors TFT4 verbunden ist,
einen Gateanschluss, der mit dem Startimpuls Vcc verbunden ist,
und einen Drainanschluss, der mit dem Anschluss Vss verbunden ist.
Der sechste PMOS-Transistor TFTG verfügt über einen Sourceanschluss,
der mit dem ersten Taktsignal CLK1 verbunden ist, einen Gateanschluss,
der mit dem Drainanschluss des zweiten PMOS-Transistors TFT2 verbunden
ist, und einen Drainanschluss, der mit dem Ausgangsanschluss verbunden
ist. Der siebte PMOS-Transistor TFT7 verfügt über einen Sourceanschluss,
der mit dem Ausgangsanschluss verbunden ist, einen Gateanschluss,
der mit dem Drain des vierten PMOS-Transistors TFT4 verbunden ist,
und einen Drainanschluss, der mit dem Anschluss Vss verbunden ist.
-
Ein Kontaktknoten zwischen dem Drainanschluss
des ersten PMOS-Transistors TFT1 und dem Sourceanschluss des zweiten
PMOS-Transistors TFT2 ist über
einen ersten Kondensator C1 mit dem Anschluss Vss verbunden. Der
Gateanschluss des sechsten PMOS-Transistors TFTG ist über einen zweiten
Kondensator C6 mit dem Anschluss Vss verbunden. Der Gateanschluss
und der Drainanschluss des sechsten PMOS-Transistors TFTG sind über einen
dritten Kondensator C3 miteinander verbunden. Der Gateanschluss
des siebten PMOS-Transistors TFT7 ist über einen vierten Kondensator
C4 mit dem Anschluss Vss verbunden.
-
Die Taktsignale werden verschieden
an den jeweiligen Sourceanschluss des sechsten PMOS-Transistors
TFT6, den jeweiligen Gateanschluss des vierten PMOS-Transistors
TFT4 und den jeweiligen Gateanschluss des zweiten PMOS-Transistors
TFT2, entsprechend dem zweiten bis achten Block, angelegt. Auch
ist der Ausgangsanschluss eines vorigen Blocks mit dem Source- und
dem Gateanschluss des ersten PMOS-Transistors TFT1 verbunden.
-
Anders gesagt, werden die Taktsignale
so an den ersten bis achten Block angelegt, wie es in der folgenden
Beschreibung erläutert
ist.
-
Das erste Taktsignal CLK1 wird an
den Sourceanschluss jedes sechsten PMOS-Transistors TFT6 im ersten
und fünften
Block angelegt. Das zweite Taktsignal CLK2 wird an den Sourceanschluss
des sechsten PMOS-Transistors TFT6 sowohl im zweiten als auch sechsten
Block angelegt. Das dritte Taktsignal CLK3 wird an den Sourceanschluss
des TFT6 sowohl im dritten als auch im siebten Block angelegt. Das
vierte Schieberegister wird an den Sourceanschluss des sechsten
PMOS-Transistors TFT6 sowohl im vierten als auch achten Block angelegt.
-
Ferner wird im ersten und fünften Block
das dritte Taktsignal CLK3 an den Gateanschluss des vierten PMOS-Transistors
TFT4 angelegt. Sowohl im zweiten als auch sechsten Block wird das
vierte Taktsignal CLK4 an den Gateanschluss des vierten PMOS-Transistors
TFT4 angelegt. Sowohl im dritten als auch siebten Block wird das
erste Taktsignal CLK1 an den Gateanschluss des vierten PMOS-Transistors
TFT4 angelegt. Sowohl im vierten als auch achten Block wird das
zweite Taktsignal CLK2 an den Gateanschluss des vierten PMOS-Tran sistors
TFT4 angelegt.
-
Sowohl im ersten als auch fünften Block
wird das vierte Taktsignal CLK4 an den Gateanschluss des zweiten
PMOS-Transistors TFT2 angelegt. Sowohl im zweiten als auch sechsten
Block wird das erste Taktsignal CLK1 an den Gateanschluss des zweiten
PMOS-Transistors TFT2 angelegt. Sowohl im dritten als auch siebten
Block wird das zweite Taktsignal CLK2 an den Gateanschluss des zweiten PMOS-Transistors
TFT2 angelegt. Sowohl im vierten als auch achten Block wird das
dritte Taktsignal CLK3 an den Gateanschluss des zweiten PMOS-Transistors TFT2
angelegt.
-
Der Betrieb des oben genannten Schieberegisters
bei der einschlägigen
LCD-Tafel wird wie folgt beschrieben.
-
Die 3 veranschaulicht
Eingangs- und Ausgangssignalverläufe
des Schieberegisters der einschlägigen
LCD-Tafel.
-
Als Erstes wird der Betrieb des ersten
Blocks beschrieben.
-
Der erste PMOS-Transistor TFT1 wird
eingeschaltet, wenn in einem Einschaltzustand ein Startimpuls Vst
niedrigen Pegels eingegeben wird. Dabei wird auch der zweite PMOS-Transistor
TFT2 eingeschaltet, da das vierte Taktsignal CLK4 mit niedrigem Pegel
in einem Einschaltzustand eingegeben wird. Demgemäß nimmt
der Knoten Q im Einschaltzustand einen niedrigen Pegel ein, um dadurch
den sechsten PMOS-Transistor TFT6 einzuschalten und das erste Taktsignal
CLK1 dementsprechend an den Ausgangsanschluss auszugeben. Außerdem ist
der siebte PMOS-Transistor TFT7 ausgeschaltet, da sich ein Knoten
QB in einem Ausschaltzustand auf hohem Pegel befindet. So wird die
Spannung Vss nicht an den Ausgangsanschluss angelegt.
-
In ähnlicher Weise wird im zweiten
Block, da sich das Aus gangssignal des ersten Blocks auf niedrigem
Pegel befindet und sich das erste Taktsignal auf niedrigem Pegel
befindet, das zweite Taktsignal CLK2 an den Sourceanschluss des
sechsten PMOS-Transistors TFT6 angelegt.
-
Wie es in der 3 dargestellt ist, werden die Ausgangssignale
sequenziell vom ersten bis zum achten Block erzeugt.
-
Jedoch bestehen bei der einschlägigen LCD-Tafel
mit der genannten Treiberschaltung die folgenden Nachteile.
-
Zum Beispiel können Bilder nur in einer ursprünglich konzipierten
Richtung und nicht in der entgegengesetzten Richtung durchgescannt
werden. Anders gesagt, wird das Ausgangssignal in der Reihenfolge
vom letzten zum ersten Block erzeugt, und es kann nicht in der Reihenfolge
vom ersten zum letzten Block erzeugt werden. In diesem Fall ist
es schwierig, für
die LCD-Tafel eine beliebige Richtung einzustellen, z. B. mit Ausrichtung
im Quer- oder Hochformat. Daher benötigen die Systemhersteller verschiedene
Tafeln, was den Gebrauch der einschlägigen LCD-Tafeln beschränkt. Auch
kann ein von jeder Stufe ausgegebener Signalverlauf nicht den gewünschten
Pegel erreichen, was zu Problemen beim Ansteuern der einschlägigen LCD-Tafel führt.
-
ZUSAMMENFASSUNG
DER ERFINDUNG
-
Demgemäß ist die Erfindung auf eine
bidirektionale Treiberschaltung eines Flachdisplays und ein Verfahren
zum Ansteuern desselben gerichtet, die eines oder mehrere Probleme
aufgrund von Beschränkungen
und Nachteilen der einschlägigen
Technik im Wesentlichen überwinden.
-
Es ist eine andere Aufgabe der Erfindung, eine
bidirektionale Treiberschaltung eines Flachdisplays und ein Verfahren zum
Ansteuern desselben zu schaffen, die ohne zusätzlichen Eingangskontaktfleck
dadurch in der Vorwärts-
und der Rückwärtsrichtung
scannen können,
dass ein Schieberegister und ein Pegelschieber vorhanden sind, um
einen Ansteuerungs-Signalverlauf
zu erhalten.
-
Zusätzliche Merkmale und Vorteile
der Erfindung werden in der folgenden Beschreibung dargelegt, und
sie werden teilweise aus der Beschreibung ersichtlich oder ergeben
sich beim Ausführen
der Erfindung. Die Aufgaben sowie andere Vorteile der Erfindung
werden durch diejenige Struktur realisiert und erreicht, wie sie
speziell in der Beschreibung und den zugehörigen Ansprüchen sowie den beigefügten Zeichnungen
dargelegt ist.
-
Um diese und andere Vorteile zu erzielen, und
entsprechend dem Zweck der Erfindung, wie sie realisiert wurde und
umfassend beschrieben ist, weist bei einer bidirektionalen Treiberschaltung
für ein
Flachdisplay, mit einer Vielzahl von Blöcken, die durch einen Startimpuls
Vst, ein erstes bis viertes Taktsignal verschiedener Phasen CLK1,
CLK2, CLK3 und CLK4 sowie eine erste und eine zweite Versorgungsspannung
Vdd und Vss angesteuert werden, jeder Block Folgendes auf: ein Schieberegister,
mit einem ersten Steuerteil zum Laden entweder des Startimpulses
Vst oder eines Ausgangssignals eines vorigen Blocks in einen ersten
Knoten Q entsprechend einem der Taktsignale eins bis vier, oder
an einen zweiten Knoten QB; einem zweiten Steuerteil zum Steuern
des zweiten Knotens QB entsprechend dem Startimpuls Vst, entweder
dem Ausgangssignal des vorigen Blocks oder des Ausgangssignals des nächsten Blocks
und einem der Taktsignale eins bis vier; einem dritten Steuerteil
zum Laden entweder des Startimpulses Vst oder des Ausgangssignals
des nächsten
Blocks entsprechend einem der Taktsignale eins bis vier in den ersten
Knoten Q, oder zum Steuern des zweiten Knotens QB; und einem Puffer zum
Ausgeben eines der Taktsignale eins bis vier als Schiebeimpuls entsprechend
an den ersten und zweiten Knoten Q und QB; und einen Pegelschieber zum
Verschieben des Pegels des vom Schieberegister in jedem Block ausgegebenen
Schiebeimpulses und zum Ausgeben des verschobenen Pegels.
-
Der erste Steuerteil weist Folgendes
auf: ein erstes Schaltelement zum Empfangen und Ausgeben entweder
des Startimpulses Vst oder des Ausgangssignals des vorigen Blocks;
ein zweites Schaltelement zum Laden des Ausgangssignals des ersten
Schaltelements in den ersten Knoten Q entsprechend einem der Taktsignale
eins bis vier; und ein drittes Schaltelement zum Verbinden des ersten
Knotens Q mit dem Anschluss der zweiten Spannungsquelle Vss entsprechend
dem zweiten Knoten QB.
-
Der zweite Steuerteil weist Folgendes
auf: ein viertes Schaltelement zum Ausgeben der ersten Versorgungsspannung
Vdd an den zweiten Knoten QB entsprechend einem der Taktsignale
eins bis vier; ein fünftes
Schaltelement zum Verbinden des zweiten Knotens QB mit einem Anschluss
der zweiten Versorgungsspannung Vss entsprechend dem Startimpuls
Vst, dem Ausgangssignal des vorigen Blocks oder dem Ausgangssignal
des nächsten
Blocks; und ein achtzehntes Schaltelement zum Verbinden eines Gates
des fünften
Schaltelements mit dem Anschluss der zweiten Versorgungsspannung
Vss entsprechend einem der Taktsignale eins bis vier, das mit dem
Taktsignal des vierten Schaltelements identisch ist.
-
Der dritte Steuerteil weist Folgendes
auf ein sechzehntes Schaltelement zum Empfangen und Ausgeben entweder
des Startimpulses Vst oder des Ausgangssignals des nächsten Blocks;
und ein siebzehntes Schaltelement zum Laden eines vom sechzehnten
Schaltelement ausgegebenen Signals in den ersten Knoten Q entsprechend
einem der Taktsignale eins bis vier.
-
Der Puffer weist Folgendes auf: ein
sechstes Schaltelement zum Empfangen und Ausgeben eines der Taktsignale
eins bis vier an einen Ausgangsanschluss des Schieberegisters entsprechend
dem ersten Knoten Q; ein siebtes Schaltelement zum Ausgeben der
ersten Versorgungsspannung Vddan den Ausgangsanschluss des Schieberegisters
entsprechend dem zweiten Knoten QB; einen ersten Kondensator CB,
der zwischen ein Gate des sechsten Schaltelements und den Ausgangsanschluss
geschaltet ist, um den Pegel des ersten Knotens Q durch einen Kopplungseffekt
anzuheben; und einen zweiten Kondensator CQB, der zwischen den zweiten
Knoten QB und einen Anschluss der zweiten Versorgungsspannung Vss
geschaltet ist, um eine Spannungsverzerrung am zweiten Knoten QB
durch einen Leckstrom des fünften
Schaltelements zu verhindern.
-
Der Pegelschieber weist Folgendes
auf: einen vierten Steuerteil zum Ausgeben einer negativen Vneg
Spannung an einen dritten Knoten QL entsprechend dem ersten Knoten
Q des Schieberegisters; einen Ausgangsteil zum Verschieben eines
Ausgangspegels des Schieberegisters entsprechend einem der Taktsignale
eins bis vier, das mit einem Taktsignal des dritten Steuerteils
und des dritten Knotens identisch ist, und zum Ausgeben des verschobenen Pegels
an einen Ausgangsanschluss des Pegelschiebers; einen ersten Rücksetzteil
zum Verbinden des dritten Knotens QL mit einem Anschluss der zweiten
Versorgungsspannung entsprechend einem der Taktsignale eins bis
vier, das mit einem Taktsignal des ersten Steuerteils identisch
ist, oder einem der Taktsignale eins bis vier, das mit dem Taktsignal
des dritten Steuerteils identisch ist; einen zweiten Rücksetzteil,
um das Potenzial des dritten Knotens QL mit dem des Ausgangsanschlusses
des Pegelschiebers entsprechend einem der Taktsignale eins bis vier,
das mit dem Taktsignal des dritten Steuerteils des Schieberegisters
oder dem zweiten Knoten QB des Schiebere gisters identisch ist, gleich
zu machen; und einen dritten Rücksetzteil
zum Verbinden des Ausgangsanschlusses des Pegelschiebers mit dem
Anschluss der zweiten Versorgungsspannung Vss entsprechend dem ersten
Taktsignal des ersten Steuerteils des Schieberegisters oder des
zweiten Knotens QB des Schieberegisters.
-
Der vierte Steuerteil weist Folgendes
auf: ein achtes Schaltelement zum Ausgeben der negativen Spannung
Vneg in einer Vorwärtsrichtung;
ein neuntes Schaltelement zum Ausgeben der vom achten Schaltelement
ausgegebenen negativen Spannung Vneg an den dritten Knoten QL entsprechend
dem ersten Knoten Q.
-
Der Ausgangsteil weist Folgendes
auf: ein zehntes Schaltelement zum Ausgeben der negativen Spannung
Vneg an den Ausgangsanschluss des Pegelschiebers entsprechend dem
dritten Knoten QL; ein zwanzigstes Schaltelement zum Ausgeben der zweiten
Versorgungsspannung Vss an den Ausgangsanschluss des Pegelschiebers
entsprechend einem der Taktsignale eins bis vier, das mit dem Taktsignal
des dritten Steuerteils identisch ist; und einen Kondensator CL1
zum Einschalten des zehnten Schaltelements durch Anheben des Pegels
des dritten Knotens QL durch einen Kopplungseffekt.
-
Der erste Rücksetzteil weist Folgendes
auf: ein fünfzehntes
Schaltelement, das den dritten Knoten QL entsprechend einem der
Taktsignale eins bis vier, das mit dem Taktsignal des ersten Steuerteils
im Schieberegister identisch ist, mit einem Anschluss der zweiten
Versorgungsspannung Vss; und ein neunzehntes Schaltelement zum Verbinden
des dritten Knotens QL entsprechend einem der Taktsignale eins bis
vier, das mit dem Taktsignal des dritten Steuerteils im Schieberegister
identisch ist, mit dem Anschluss der zweiten Versorgungsspannung.
-
Der zweite Rücksetzteil weist Folgendes
auf: ein elftes Schaltelement, das das Potenzial am dritten Knoten
QL entsprechend einem der Taktsignale eins bis vier, das mit dem
Taktsignal des dritten Steuerteils im Schieberegister identisch
ist, mit dem am Ausgangsanschluss des Pegelschiebers gleich zu machen;
und ein zwölftes
Schaltelement, um das Potenzial des dritten Knotens QL entsprechend
dem zweiten Knoten QB im Schieberegister mit dem am Ausgangsanschluss
des Pegelschiebers gleich zu machen.
-
Der dritte Rücksetzteil weist Folgendes
auf: ein dreizehntes Schaltelement zum Verbinden des Ausgangsanschlusses
des Pegelschiebers entsprechend einem der Taktsignale eins bis vier,
das mit dem Taktsignal des ersten Steuerteils im Schieberegister
identisch ist, mit dem Anschluss der zweiten Versorgungsspannung
Vss; und ein vierzehntes Schaltelement zum Verbinden des Ausgangsanschlusses
des Pegelschiebers entsprechend dem zweiten Knoten QB im Schieberegister
mit dem Anschluss der zweiten Versorgungsspannung Vss.
-
Die mehreren Blöcke (4n) Blöcke (wobei 'n' eine natürliche Zahl ist) sind, mit:
einem Block (4n-3), an dessen ersten Steuerteil das vierte
Taktsignal CLK4 angelegt wird, an dessen zweiten Steuerteil das
dritte Taktsignal CLK3 angelegt wird, an dessen dritten Steuerteil
das zweite Taktsignal CLK2 angelegt wird und an dessen Puffer das
erste Taktsignal CLK1 angelegt wird; einem Block (4n-2),
an dessen ersten Steuerteil das erste Taktsignal CLK1 angelegt wird,
an dessen zweiten Steuerteil das vierte Taktsignal CLK4 angelegt
wird, an dessen dritten Steuerteil das dritte Taktsignal CLK3 angelegt
wird und an dessen Puffer das zweite Taktsignal CLK2 angelegt wird; einem
Block (4n-1), an dessen ersten Steuerteil das zweite Taktsignal
CLK2 angelegt wird, an dessen zweiten Steuerteil das erste Taktsignal
CLK1 angelegt wird, an dessen dritten Steuerteil das vierte Taktsignal
CLK4 angelegt wird und an dessen Puffer das dritte Taktsignal CLK3
angelegt wird; einem Block (4n), an dessen ersten Steuerteil
das dritte Taktsignal CLK3 angelegt wird, an dessen zweiten Steuerteil das
zweite Taktsignal CLK2 angelegt wird, an dessen dritten Steuerteil
das erste Taktsignal CLK1 angelegt wird und an dessen Puffer das
vierte Taktsignal CLK4 angelegt wird.
-
Gemäß einer anderen Erscheinungsform
der Erfindung umfasst ein Verfahren zum Ansteuern einer bidirektionalen
Treiberschaltung für
ein Flachdisplay, mit (4n) Blöcken
(wobei 'n' eine natürliche Zahl ist),
die durch einen Startimpuls Vst, ein erstes bis viertes Taktsignal
CLK1, CLK2, CLK3 und CLK4 verschiedener Phasen sowie eine erste
und eine zweite Versorgungsspannung Vdd und Vss angesteuert werden,
wobei jeder Block Folgendes aufweist: ein Schieberegister, mit einem
ersten Steuerteil zum Laden entweder des Startimpulses oder eines
Ausgangssignals eines vorigen Blocks in einen ersten Knoten Q entsprechend
einem der Taktsignale eins bis vier, oder an einen zweiten Knoten
QB; einem zweiten Steuerteil zum Steuern des zweiten Knotens QB
entsprechend dem Startimpuls Vst, entweder dem Ausgangssignal des
vorigen Blocks oder des Ausgangssignals des nächsten Blocks und einem der
Taktsignale eins bis vier; einem dritten Steuerteil zum Laden entweder
des Startimpulses Vst oder des Ausgangssignals des nächsten Blocks
entsprechend einem der Taktsignale eins bis vier in den ersten Knoten
Q, oder zum Steuern des zweiten Knotens QB; und einem Puffer zum
Ausgeben eines der Taktsignale eins bis vier als Schiebeimpuls entsprechend
an den ersten und zweiten Knoten Q und QB; und – einen Pegelschieber zum Verschieben
des Pegels des vom Schieberegister in jedem Block ausgegebenen Schiebeimpulses
und zum Ausgeben des verschobenen Pegels; Folgendes: Anlegen des
vierten Taktsignals an den ersten Steuerteil eines Blocks (4n-3), des dritten
Taktsignals an den zweiten Steuerteil des Blocks (4n-3),
des zweiten Taktsignals an den dritten Steuerteil des Blocks (4n-3)
und des ersten Taktsignals an den Puffer des Blocks (4n-3);
Anlegen des ersten Taktsignals an den ersten Steuerteil eines Blocks
(4n-2), des vierten Taktsignals an den zweiten Steuerteil
des Blocks (4n-2), des dritten Taktsignals an den dritten
Steuerteil des Blocks (4n-2) und des zweiten Taktsignals
an den Puffer des Blocks (4n-2); Anlegen des zweiten Taktsignals
an den ersten Steuerteil eines Blocks (4n-1), des ersten
Taktsignals an den zweiten Steuerteil des Blocks (4n-1),
des vierten Taktsignals an den dritten Steuerteil des Blocks (4n-1)
und des dritten Taktsignals an den Puffer des Blocks (4n-1);
Anlegen des dritten Taktsignals an den ersten Steuerteil eines Blocks
(4n), des zweiten Taktsignals an den zweiten Steuerteil
des Blocks (4n), des ersten Taktsignals an den dritten
Steuerteil des Blocks (4n) und des vierten Taktsignals
an den Puffer des Blocks (4n); wobei bei Vorwärtsansteuerung
das erste Taktsignal, das zweite Taktsignal, das dritte Taktsignal
und das vierte Taktsignal sequenziell eingegeben und wiederholt
werden, und das vierte Taktsignal dann eingegeben wird, wenn der
Startimpuls eingegeben wird.
-
Gemäß einer weiteren Erscheinungsform der
Erfindung umfasst ein Verfahren zum Ansteuern einer bidirektionalen
Treiberschaltung für
ein Flachdisplay, mit (4n) Blöcken
(wobei 'n' eine natürliche Zahl
ist), die durch einen Startimpuls Vst, ein erstes bis viertes Taktsignal
CLK1, CLK2, CLK3, CLK4 verschiedener Phasen sowie eine erste und
eine zweite Versorgungsspannung Vdd und Vss angesteuert werden,
wobei jeder Block Folgendes aufweist: ein Schieberegister, mit einem
ersten Steuerteil zum Laden entweder des Startimpulses Vst oder
eines Ausgangssignals eines vorigen Blocks in einen ersten Knoten
Q entsprechend einem der Taktsignale eins bis vier, oder an einen
zweiten Knoten QB; einem zweiten Steu erteil zum Steuern des zweiten
Knotens QB entsprechend dem Startimpuls Vst, entweder dem Ausgangssignal
des vorigen Blocks oder des Ausgangssignals des nächsten Blocks
und einem der Taktsignale eins bis vier; einem dritten Steuerteil zum
Laden entweder des Startimpulses Vst oder des Ausgangssignals des
nächsten
Blocks entsprechend einem der Taktsignale eins bis vier in den ersten
Knoten Q, oder zum Steuern des zweiten Knotens QB; und einem Puffer
zum Ausgeben eines der Taktsignale eins bis vier als Schiebeimpuls
entsprechend an den ersten und zweiten Knoten Q und QB; und einen Pegelschieber
zum Verschieben des Pegels des vom Schieberegister in jedem Block
ausgegebenen Schiebeimpulses und zum Ausgeben des verschobenen Pegels;
Folgendes: Anlegen des vierten Taktsignals CLK4 an den ersten Steuerteil
eines Blocks (4n-3),
des dritten Taktsignals CLK3 an den zweiten Steuerteil des Blocks
(4n-3), des zweiten Taktsignals CLK2 an den dritten Steuerteil
des Blocks (4n-3) und des ersten Taktsignals CLK1 an den
Puffer des Blocks (4n-3); Anlegen des ersten Taktsignals
CLK1 an den ersten Steuerteil eines Blocks (4n-2), des vierten Taktsignals CLK4 an
den zweiten Steuerteil des Blocks (4n-2), des dritten Taktsignals
CLK3 an den dritten Steuerteil des Blocks (4n-2) und des
zweiten Taktsignals CLK2 an den Puffer des Blocks (4n-2);
Anlegen des zweiten Taktsignals CLK2 an den ersten Steuerteil eines
Blocks (4n-1), des
ersten Taktsignals CLK1 an den zweiten Steuerteil des Blocks (4n-1),
des vierten Taktsignals CLK4 an den dritten Steuerteil des Blocks
(4n-1) und des dritten Taktsignals CLK3 an den Puffer des
Blocks (4n-1); Anlegen des dritten Taktsignals CLK3 an
den ersten Steuerteil eines Blocks (4n), des zweiten Taktsignals CLK2
an den zweiten Steuerteil des Blocks (4n), des ersten Taktsignals
CLK3 an den dritten Steuerteil des Blocks (4n) und des
vierten Taktsignals CLK4 an den Puffer des Blocks (4n);
wobei bei Rückwärtsansteuerung,
das erste Taktsignal CLK1 an den Steuerteil desselben und das vierte
Talctsignal CLK4 an den Puffer desselben ange legt werden und das
vierte Taktsignal CLK4, das dritte Taktsignal CLK3 und das zweite
Taktsignal CLK2 und das erste Taktsignal CLK1 sequenziell eingegeben
und wiederholt werden und das erste Taktsignal CLK1 dann eingegeben wird,
wenn der Startimpuls eingegeben wird.
-
Die beigefügten Zeichnungen, die vorhanden
sind, um für
ein weiteres Verständnis
der Erfindung zu sorgen, und die in diese Anmeldung eingeschlossen
sind und einen Teil derselben bilden, veranschaulichen Ausführungsformen
der Erfindung und dienen gemeinsam mit der Beschreibung dazu, das
Prinzip der Erfindung zu erläutern.
-
In den Zeichnungen ist Folgendes
dargestellt:
-
1 ist
ein Schaltbild einer einschlägigen Flüssigkristalldisplay(LCD)-Tafel;
-
2 ist
ein Schaltbild eines Schieberegisters der einschlägigen LCD-Tafel;
-
3 veranschaulicht
Eingangs- und Ausgangssignalverläufe
des Schieberegisters der einschlägigen
LCD-Tafel;
-
4 ist
ein Schaltbild einer bidirektionalen Treiberschaltung eines Flachdisplays
mit einem Schieberegister und einem Pegelschieber gemäß einer
ersten Ausführungsform
der Erfindung;
-
5 veranschaulicht
Spannungspegel von Eingangs-Taktsignalen, an einem ersten Knoten
Q, nahe einem zweiten Knoten QB und an einem dritten Knoten QL sowie
Ausgangssignalverläufe
von Pegelschiebern L/S und Schieberegistern S/R wäh rend einer
Vorwärtsansteuerung
in der bidirektionalen Treiberschaltung des Flachdisplays gemäß der Erfindung;
-
6 veranschaulicht
Eingangs-Taktsignale und Ausgangssignalverläufe eines Schieberegisters und
eines Pegelschiebers jedes Blocks während einer Vorwärtsansteuerung
in einer bidirektionalen Treiberschaltung des Flachdisplays gemäß der Erfindung;
und
-
7 veranschaulicht
Eingangs-Taktsignale und Ausgangssignalverläufe eines Schieberegisters und
eines Pegelschiebers jedes Blocks während einer Rückwärtsansteuerung
in einer bidirektionalen Treiberschaltung des Flachdisplays gemäß der Erfindung.
-
DETAILLIERTE
BESCHREIBUNG DER DARGESTELLTEN AUSFÜHRUNGSFORMEN
-
Nun wird detailliert auf die dargestellten
Ausführungsformen
der Erfindung Bezug genommen, zu denen Beispiele in den beigefügten Zeichnungen dargestellt
sind. Wo immer möglich,
werden dieselben Bezugszahlen in allen Zeichnungen verwendet, um
dieselben oder ähnliche
Teile zu kennzeichnen.
-
Nun werden eine bidirektionale Treiberschaltung
eines Flachdisplays und ein Verfahren zum Ansteuern desselben gemäß der Erfindung
unter Bezugnahme auf die beigefügten
Zeichnungen beschrieben.
-
Die 4 ist
ein Schaltbild einer bidirektionalen Treiberschaltung eines Flachdisplays
mit einem Flüssigkristalldisplay
mit einem Schieberegister und einem Pegelschieber gemäß einer
ersten Ausführungsform
der Erfindung.
-
Als Erstes werden ein Gate- oder
Datenstartimpuls Vst, ein erstes bis viertes Taktsignal CLK1, CLK2,
CLK3 und CLK4 verschiedener Phasen sowie eine erste und eine zweite
Versorgungsspannung Vdd und Vss an einem Eingangsanschluss eines Schieberegisters
eingegeben.
-
Die Schaltungsstruktur des Schieberegisters verfügt über (4n)
Blöcke
(wobei 'n' eine natürliche Zahl
ist und in der 4 beispielhaft
acht Blöcke
dargestellt sind) mit einander ähnlichen
Strukturen mit Ausnahme des Orts, an dem die Taktsignale angelegt werden.
-
Jeder Block wird wie folgt beschrieben.
-
Jeder Block verfügt über ein Schieberegister S/R
und einen Pegelschieber L/S.
-
Genauer gesagt, verfügt jedes
Schieberegister S/R über
einen ersten Steuerteil 21, einen zweiten Steuerteil 22,
einen dritten Steuerteil 23 und einen Puffer 24.
Hierbei gibt der erste Steuerteil 21 mit einem ersten PMOS-Transistor
bis dritten PMOS-Transistoren T1, T2, T3a und T3b einen Startimpuls
Vst oder ein Ausgangssignal des vorigen Blocks entsprechend einem
ersten bis vierten Taktsignal an einen ersten Knoten Q oder einen
zweiten Knoten QB aus. Der zweite Steuerteil 22 mit vierten
PMOS-Transistoren T4a und T4b, fünften
PMOS-Transistoren T5a und T5b sowie einem achtzehnten PMOS-Transistor T18 steuert
den zweiten Knoten QB entsprechend entweder dem Startimpuls Vst
oder dem Ausgangssignal des vorigen Blocks oder dem Ausgangssignal des
nächsten
Blocks und einem der Taktsignale 1 bis 4. Der
dritte Steuerteil 23 mit einem sechzehnten PMOS-Transistor
T16 und einem siebzehnten PMOS-Transistor T17 gibt den Startimpuls
Vst oder das Ausgangssignal des nächsten Blocks an den ersten
Knoten Q aus oder steuert den zweiten Knoten QB entsprechend einem
der Taktsignale 1 bis 4. Der Puffer 24 mit
einem sechsten PMOS- Transistor
T6, einem siebten PMOS-Transistor T7 und Kondensatoren CB und CQB
gibt eines der Taktsignale 1 bis 4 als Schiebeimpuls
entsprechend dem ersten Knoten Q und dem zweiten Knoten QB aus.
-
Der erste Steuerteil 21 verfügt über den
ersten PMOS-Transistor T1 zum Empfangen und Ausgeben des Startimpulses
Vst oder des Ausgangssignals des vorigen Blocks, den zweiten PMOS-Transistor
T2 zum Laden des Ausgangssignals des ersten PMOS-Transistors T1
als Steuersignal in den ersten Knoten QB entsprechend einem der
Taktsignale 1 bis 4, und die zwei dritten PMOS-Transistoren
T3a und Tab, die einen Ausgangsanschluss des zweiten PMOS-Transistors
T2 entsprechend dem zweiten Knoten QB mit dem Anschluss Vss verbinden.
Der dritte PMOS-Transistor T3 verfügt über Doppelgatestruktur mit
T3a und Tab, um ein Stromleck zu verhindern.
-
Der zweite Steuerteil 22 verfügt über die
vierten PMOS-Transistoren T4a und T4b mit jeweils einem Gate, an
das eines der Taktsignale 1 bis 4 angelegt wird,
und mit serieller Verbindung zum Ausgeben der Spannung Vdd an den
zweiten Knoten QB, die fünften
PMOS-Transistoren T5a und T5b, die den zweiten Knoten QB entsprechend
dem Ausgangssignal entweder des vorigen Blocks oder des nächsten Blocks
mit dem Anschluss Vss verbinden, und den achtzehnten PMOS-Transistor
T18, der die Ausgangssignale des ersten PMOS-Transistors T1 und des
sechsten PMOS-Transistors T6 entsprechend demjenigen Taktsignal,
das identisch mit denen für die
vierten PMOS-Transistoren
T4a und Tob ist, mit dem Anschluss Vss verbindet. Die vierten PMOS-Transistoren
T4a und T4b sowie die fünften PMOS-Transistoren
T5a und T5b verfügen über Doppelgatestrukturen,
um ein Stromleck zu verhindern.
-
Der dritte Steuerteil 23 verfügt über den sechzehnten
PMOS-Transistor
T16 zum Empfangen und Ausgeben des Startimpulses Vst oder des Ausgangssignals
des nächsten
Blocks sowie den siebzehnten PMOS-Transistor T17 zum Laden eines
vom sechzehnten PMOS-Transistor T16 ausgegebenen Signals in den
ersten Knoten QB entsprechend einem der Taktsignale 1 bis 4.
-
Der Puffer 24 verfügt über den
sechsten PMOS-Transistor T6 zum Empfangen und Ausgeben eines der
Taktsignale 1 bis 4 an den Ausgangsanschluss entsprechend
dem ersten Knoten Q, den siebten PMOS-Transistor T7 zum Ausgeben
der Versorgungsspannung Vss an den Ausgangsanschluss des Schieberegisters
(Output1, Output2,...) entsprechend dem zweiten Knoten QB, den Kondensator CB,
der zwischen das Gate des sechsten PMOS-Transistor ST6 und den Ausgangsanschluss geschaltet
ist, um den ersten Knoten Q entsprechend einem Kopplungseffekt anzuheben,
und den Kondensator CQB zwischen den zweiten Knoten QB und den Anschluss
Vss geschaltet ist, um eine Spannungsverzerrung am zweiten Knoten
QB zu verhindern, die durch ein Stromleck im fünften PMOS-Transistor T5 verursacht
wird.
-
Auch verfügt der Pegelschieber L/S über einen
vierten Steuerteil 25 mit einem achten PMOS-Transistor
T8 und neunten PMOS-Transistoren T9a und T9b zum Ausgeben einer
negativen Spannung Vneg an einen dritten Knoten QL entsprechend
dem ersten Knoten Q des Schieberegisters S/R, einen Ausgangsteil 26 mit
einem zehnten PMOS-Transistor T10, einem dreizehnten PMOS-Transistor
T13 und einem Kondensator CL1 zum Verschieben des Ausgangspegels
des Schieberegisters S/R entsprechend dem dritten Knoten QL und
demjenigen Taktsignal, das mit dem für den ersten Steuerteil 21 identisch
ist, und zum Ausgeben des verschobenen Ausgangspegels an einen Ausgangsanschluss
OUT, einen ersten Rücksetzteil 27 mit
einem fünfzehnten
PMOS-Transistor T15 und einem neunzehnten PMOS-Transistor T19 zum
Verbinden des dritten Knotens QL entsprechend dem PMOS-Transistor,
das mit denen für
den ersten Steuerteil 21 und den dritten Steuerteil 23 des
Schieberegisters S/R iden tisch ist, mit dem Anschluss Vss, einen
zweiten Rücksetzteil 29 mit
einem elften PMOS-Transistor T11 und einem zwölften PMOS-Transistor T12,
um das Potenzial des dritten Knotens QL mit dem des Ausgangsanschlusses
OUT des Pegelschiebers entsprechend demjenigen Taktsignal, das identisch
mit dem an den dritten Steuerteil 23 des Schieberegisters
S/R ist, oder dem zweiten Knoten QB des Schieberegisters S/R gleich
zu machen, und einem dritten Rücksetzteil 29 mit
einem dreizehnten PMOS-Transistor T13 und einem vierzehnten PMOS-Transistor
T14 zum Verbinden des Ausgangsanschlusses OUT des Pegelschiebers
L/S mit dem Anschluss Vss entsprechend dem Taktsignal, das identisch
mit dem des ersten Steuerteils 21 des Schieberegisters
S/R ist, oder dem zweiten Knoten QB des Schieberegisters S/R.
-
Der vierte Steuerteil 25 verfügt über den
achten PMOS-Transistor T8 zum Ausgeben der negativen Spannung Vneg
in einer Vorwärtsrichtung
sowie die zwei neunten PMOS-Transistoren T9a und T9b zum Ausgeben
der vom achten PMOS-Transistor T8 ausgegebenen negativen Spannung
Vneg an den dritten Knoten QL entsprechend dem ersten Knoten Q des
Schieberegisters S/R. Der neunte PMOS-Transistor T9 verfügt über Doppelgatestruktur mit
T9a und T9b, um ein Stromleck zu verhindern.
-
Der Ausgangsteil 2G verfügt über den
zehnten PMOS-Transistor T10 zum Ausgeben der negativen Spannung
Vneg an den Ausgangsanschluss OUT des Pegelschiebers L/S entsprechend
dem dritten Knoten QL, den zwanzigsten PMOS-Transistor T20 zum Ausgeben
der Versorgungsspannung Vss an den Ausgangsanschluss des Pegelschiebers
L/S entsprechend demjenigen Taktsignal, das mit dem des dritten
Steuerteils 34 im Schieberegister S/R identisch ist, und dem Kondensator
CL1 zum Einschalten des zehnten PMOS-Transistors T10 durch Anheben
des dritten Knotens QL durch einen Kopplungseffekt.
-
Ein erster Rücksetzteil 27 verfügt über den fünfzehnten
PMOS-Transistor T15 zum Verbinden des dritten Knotens QL entsprechend
demjenigen Taktsignal, das mit dem des ersten Steuerteils 21 im Schieberegister
S/R identisch ist, mit dem Anschluss Vss, und den neunzehnten PMOS-Transistor
T19 zum Verbinden des dritten Knotens QL entsprechend demjenigen
Taktsignal, das mit dem des dritten Steuerteils 23 im Schieberegister
S/R identisch ist, mit dem Anschluss Vss.
-
Ein zweiter Rücksetzteil 29 verfügt über den elften
PMOS-Transistor
T11, um das Potenzial des dritten Knotens QL mit dem des Ausgangsanschlusses
OUT des Pegelschiebers L/S entsprechend demjenigen Taktsignal, das
mit dem des dritten Steuerteils 23 im Schieberegister S/R identisch
ist, gleich zu machen, und den zwölften PMOS-Transistor T12,
um das Potenzial des dritten Knotens QL mit dem des Ausgangsanschlusses
OUT des Pegelschiebers entsprechend dem zweiten Knoten QB im Schieberegister
S/R gleich zu machen.
-
Ein dritter Rücksetzteil 29 verfügt über den dreizehnten
PMOS-Transistor T13 zum Verbinden des Ausgangsanschlusses OUT des
Pegelschiebers L/S mit dem Anschluss Vss entsprechend demjenigen
Taktsignal, das mit dem des ersten Steuerteils 21 im Schieberegister
S/R identisch ist, mit dem Anschluss Vss, und dem vierzehnten PMOS-Transistor T14
zum Verbinden des Ausgangsanschlusses OUT des Pegelschiebers L/S
entsprechend dem zweiten Knoten QB im Schieberegister S/R mit dem
Anschluss Vss. Bei dieser Struktur werden verschiedene Taktsignale
an die jeweiligen Blöcke
angelegt.
-
Für
den Fall, dass die bidirektionale Treiberschaltung des Flachdisplays
gemäß der Erfindung aus
(4n) Blöcken
besteht, wird die Struktur derselben wie folgt beschrieben.
-
Im Block (4n-3) (wobei 'n' eine natürliche Zahl ist) wird das vierte
Taktsignal CLK4 an den ersten Steuerteil 21 angelegt, das
dritte Taktsignal CLK3 wird an den zweiten Steuerteil 22 angelegt,
das zweite Taktsignal CLK2 wird an den dritten Steuerteil 23 angelegt,
und das erste Taktsignal CLK1 wird an den Puffer 24 angelegt.
Im Block (4n-2) (wobei 'n' eine natürliche Zahl
ist) wird das erste Taktsignal CLK1 an den ersten Steuerteil 21 angelegt,
das vierte Taktsignal CLK4 wird an den zweiten Steuerteil 22 angelegt, das
dritte Taktsignal CLK3 wird an den dritten Steuerteil 23 angelegt,
und das zweite Taktsignal CLK2 wird an den Puffer 24 angelegt.
Im Block (4n-1) (wobei 'n' eine natürliche Zahl
ist) wird das zweite Taktsignal CLK2 an den ersten Steuerteil 21 angelegt,
das erste Taktsignal CLK1 wird an den zweiten Steuerteil 22 angelegt,
das vierte Taktsignal CLK4 wird an den dritten Steuerteil 23 angelegt,
und das dritte Taktsignal CLK3 wird an den Puffer 24 angelegt.
Im Block (4n) (wobei 'n' eine natürliche Zahl
ist) wird das dritte Taktsignal CLK3 an den ersten Steuerteil 21 angelegt, das
zweite Taktsignal CLK2 wird an den zweiten Steuerteil 22 angelegt,
das erste Taktsignal CLK1 wird an den dritten Steuerteil 23 angelegt,
und das vierte Taktsignal CLK4 wird an den Puffer 24 angelegt.
-
Die bidirektionale Treiberschaltung
des Flachdisplays gemäß der Erfindung
wird wie folgt betrieben.
-
Die 5 veranschaulicht
Spannungspegel von Eingangs-Taktsignalen, eines ersten Knotens Q, eines
zweiten Knotens QB und eines dritten Knotens QL sowie Signalverläufe des
Schieberegisters und des Pegelschiebers während der Vorwärtsansteuerung
in der bidirektionalen Treiberschaltung des Flachdisplays gemäß der Erfindung.
Bei der Erfindung werden das erste bis vierte Taktsignal CLK1, CLK2,
CLK3 und CLK4 mit einem Hub von 10 V (z. B. 10 V – 0 V) eingegeben,
um das Schieberegister S/R zu betreiben. Wenn das Ausgangssignal des
Schieberegisters S/R den Pegelschieber L/S durchläuft, wird
es auf die Hubspannung von 10 V oder mehr (z. B. 10 V – -8 V)
verschoben und dann ausgegeben, um dadurch Gate- und Datentreiber
bidirektional anzusteuern.
-
Im Fall der Vorwärtsansteuerung werden, wie
es in der 5 dargestellt
ist, das erste Taktsignal CLK1, das zweite Taktsignal CLK2, das
dritte Taktsignal CLK3 und das vierte Taktsignal CLK4 sequenziell
eingegeben und wiederholt. Wenn der Startimpuls Vst eingegeben wird,
wird das vierte Taktsignal CLK4 eingegeben.
-
Nun wird der Vorwärtsbetrieb des ersten Blocks
wie folgt beschrieben.
-
Der erste PMOS-Transistor TFG1 wird
eingeschaltet, wenn der Startimpuls Vst in einem Einschaltzustand
(niedriger Pegel, 0 V) eingegeben wird. Dabei wird, da das vierte
Taktsignal CLK4 in einem Einschaltzustand (niedriger Pegel, 0 V)
eingegeben wird, der zweite PMOS-Transistor TFT2 eingeschaltet.
So erreicht der erste Knoten Q in einem Einschaltzustand (niedriger
Pegel, 0 V) einen niedrigen Pegel. Dadurch wird der sechste PMOS-Transistor TFT6
eingeschaltet. Im Ergebnis wird das erste Taktsignal CLK1 an den
Ausgangsanschluss Output1 ausgegeben. Als Nächstes befindet sich das erste Taktsignal
CLK1 in einem Einschaltzustand (niedriger Pegel, 0 V), und das vierte
Taktsignal CLK4 befindet sich in einem Ausschaltzustand (hoher Pegel, 10
V), so dass der erste Knoten Q in den potenzialfreien Zustand gelangt,
wodurch für
ein Anheben entsprechend einem Kopplungseffekt durch den Kondensator
CB gesorgt wird. So wird der erste Knoten Q höher. Im Ergebnis werden die
neunten PMOS-Transistoren T9a und T9b des Pegelschiebers L/S eingeschaltet,
so dass der Kondensator CL1 und die Gateelektrode des zehnten PMOS-Transistors
T10 mit der negativen Spannung Vneg geladen werden.
-
So wird der Ausgangsanschluss OUT
des Pegelschiebers L/S mit der negativen Spannung Vneg geladen.
Bei dieser Struktur werden der neunte und der zehnte PMOS-Transistor
T9 und T10 durch das Anheben schnell eingeschaltet, obwohl der erste Knoten
verloren ist, da die Dünnschichttransistoren so
ausgebildet sind, dass sie über
eine hohe Schwellenspannung verfügen.
-
Demgemäß wird das Schieberegister
S/R des ersten Blocks mit dem Taktsignal CLK1 synchronisiert, um
dadurch die Hubspannung (z. B. 10 V – 0 V) von 10 V oder weniger
auszugeben. Auch verschiebt der Pegelschieber L/S des ersten Blocks
den Pegel des Ausgangssignals des Schieberegisters S/Rl auf die
Hubspannung (z. B. 10 V – -8
V) und gibt dann die Spannung vom verschobenen Pegel aus.
-
In ähnlicher Weise werden im zweiten
Block das Schieberegister S/R2 und der Pegelschieber L/S2 mit dem
zweiten Taktsignal CLK2 synchronisiert, um dadurch die Hubspannung
von 10 V oder weniger (z. B. 10 V – 0 V) bzw. die Hubspannung
von 10 V oder mehr (z. B. 10 V – -8
V) auszugeben.
-
Für
die bidirektionale Treiberschaltung des Flachdisplays gemäß der Erfindung
werden Eingangs- und Ausgangssignalverläufe für Vorwärts- und Rückwärtsansteuerung in den jeweiligen
Blöcken
detailliert beschrieben.
-
Die 6 veranschaulicht
Eingangs-Taktsignale und Ausgangssignalverläufe des Schieberegisters und
des Pegelschiebers jedes Blocks für Vorwärtsansteuerung in der bidirektionalen
Treiberschaltung des Flachdisplays gemäß der Erfindung. Die 7 veranschaulicht Eingangs-Taktsignale
und Ausgangssignalverläufe
des Schieberegisters und des Pegelschiebers jedes Blocks für die Rückwärtsansteuerung
in der bidirektionalen Treiberschaltung des Flachdisplays gemäß der Erfindung.
-
Wie es in der 6 dargestellt ist, werden im Fall der
Vorwärtsansteuerung
das erste Taktsignal CLK1, das zweite Taktsignal CLK2, das dritte
Taktsignal CLK3 und das vierte Taktsignal CLK4 sequenziell eingegeben
und wiederholt. Wenn der Startimpuls Vst eingegeben wird, wird das
vierte Taktsignal CLK4 eingegeben. Indessen werden, wie es in der 7 dargestellt ist, im Fall
der Rückwärtsansteuerung
das vierte Taktsignal CLK4, das dritte Taktsignal CLK3, das zweite
Taktsignal CLK2 und das erste Taktsignal CLK1 sequenziell eingegeben
und wiederholt. Wenn der Startimpuls Vst eingegeben wird, wird ebenfalls das
erste Taktsignal CLK1 eingegeben.
-
Die Vorwärtsansteuerung wird wie folgt
beschrieben.
-
Wenn der Startimpuls Vst im Einschaltzustand
(niedriger Pegel, 0 V) an den ersten PMOS-Transistor T1 des ersten
Steuerteils 21 im ersten Block und den sechzehnten PMOS-Transistor T16
des Steuerteils 23 im letzten Block angelegt wird, werden der erste
PMOS-Transistor T1 und der sechzehnte PMOS-Transistor T16 eingeschaltet. Dabei wird
das vierte Taktsignal CLK4 in einem Einschaltzustand (0 V) eingegeben,
und der zweite PMOS-Transistor T2 des ersten Blocks wird eingeschaltet.
Jedoch wird der siebzehnte PMOS-Transistor T17 des letzten Blocks
ausgeschaltet, da das vierte Taktsignal CLK4 nicht an ihn angelegt
wird. Im Ergebnis befindet sich der erste Knoten Q im ersten Block
in einem Einschaltzustand (0 V), so dass der sechste PMOS-Transistor
T6 eingeschaltet wird, um dadurch das erste Taktsignal CLK1 an den
Ausgangsanschluss Output1 auszugeben. Indessen wird der sechste
PMOS-Transistor TG des letzten Blocks ausgeschaltet, so dass das
vierte Taktsignal CLK4 nicht an den Ausgangsanschluss Output 1 angelegt
wird. Anders gesagt, werden der Startim puls Vst und das vierte Taktsignal
CLK4 gleichzeitig eingegeben, und Impulse werden sequenziell vom
ersten bis zum letzten Block ausgegeben, um dadurch für die Vorwärtsansteuerung
zu sorgen.
-
Demgemäß wird die Vorwärtsansteuerung des
ersten Blocks wie folgt beschrieben.
-
Der erste PMOS-Transistor TFT1 des
ersten Steuerteils 21 wird eingeschaltet, wenn der Startimpuls
Vst in einem Einschaltzustand (0 V) eingegeben wird. Dabei wird,
da das vierte Taktsignal CLK4 in einem Einschaltzustand (niedriger
Pegel, 0 V) eingegeben wird, der zweite PMOS-Transistor TFT2 eingeschaltet.
So erlangt der erste Knoten Q einen niedrigen Pegel in einem Einschaltzustand
(0 V). Dadurch wird der sechste PMOS-Transistor TFTG eingeschaltet.
Im Ergebnis wird das erste Taktsignal CLK1 an den Ausgangsanschluss
Ouput1 ausgegeben. In diesem Zustand wird der Startimpuls Vst in
einem Einschaltzustand (niedriger Pegel, 0 V) eingegeben, so dass
die zwei fünften
PMOS-Transistoren T5a und T5b des zweiten Steuerteils 22 eingeschaltet
werden, und der zweite Knoten QB mit der Quellenspannung Vss geladen
wird. So werden die zwei dritten PMOS-Transistoren T3a und Tab sowie
der siebte PMOS-Transistor T7, deren jeweilige Gateelektroden mit
dem zweiten Knoten QB verbunden sind, ausgeschaltet. Im Ergebnis
befindet sich der zweite Knoten QB in einem Ausschaltzustand (10
V), so dass der siebte PMOS-Transistor T7 ausgeschaltet ist, und
die Quellenspannung Vss nicht an den Ausgangsanschluss Output1 ausgibt.
Auch wird das Ausgangssignal des nächsten Anschlusses an den sechzehnten PMOS-Transistor T16 des
dritten Steuerteils 23 gelegt, und das zweite Taktsignal
CLK2 wird an den siebzehnten PMOS-Transistor T17 gelegt, so dass der
sechzehnte PMOS-Transistor T16 und der siebzehnte PMOS-Transistor
T17 ausgeschaltet werden.
-
Als Nächstes befindet sich, wenn
sich das erste Taktsignal CLK1 in einem Einschaltzustand (niedriger
Pegel, 0 V) befindet und sich das vierte Taktsignal CLK4 in einem
Ausschaltzustand (hoher Pegel, 10 V) befindet, der erste Knoten
Q im potenzialfreien Zustand, und durch den Kopplungseffekt durch
den Kondensator CB kommt es zu einem Anheben. So wird die Gatespannung
des sechsten PMOS-Transistors T6 höher. Gemäß der oben genannten Gatespannung
werden die neunten PMOS-Transistoren
T9a und T9b des Pegelschiebers L/S eingeschaltet. Im Ergebnis werden
die Gateelektrode des zehnten PMOS-Transistors T10 und der Kondensator
CL1 mit der negativen Spannung Vneg geladen, und der Ausgangsanschluss
OUT des Pegelschiebers L/S wird mit der negativen Spannung Vneg
geladen.
-
In ähnlicher Weise werden im zweiten
Block, wenn sich das Ausgangssignal des Schieberegisters S/R1 im
ersten Block in einem Einschaltzustand (0 V) befindet und sich das
erste Taktsignal CLK1 in einem Einschaltzustand (0 V) befindet,
der erste und der zweite PMOS-Transistor T1 und T2 eingeschaltet,
so dass sich der erste Knoten Q in einem Einschaltzustand (0 V)
befindet. So wird der sechste PMOS-Transistor T6 eingeschaltet,
um dadurch das zweite Taktsignal CLK2 an den Ausgangsanschluss Output1
auszugeben.
-
Wie oben beschrieben, wird im Pegelschieber
L/S2 des zweiten Blocks die negative Spannung an den Ausgangsanschluss
ausgegeben. Auf dieselbe Weise werden, wie es in der 6 dargestellt ist, die Ausgangssignale
sequenziell vom ersten bis zum achten Block erzeugt.
-
Die Rückwärtsansteuerung wird wie folgt
beschrieben.
-
Wenn der Startimpuls Vst als Einschaltzustand
(niedriger Pegel, 0 V) in den ersten PMOS-Transistor T1 des ersten
Steu erteils 21 im ersten Block und den sechzehnten PMOS-Transistor T16
im dritten Steuerteil im letzten Block eingegeben wird, werden der
erste PMOS-Transistor T1 und der sechzehnte PMOS-Transistor T16
eingeschaltet. Dabei wird das erste Taktsignal CLK1 in einem Einschaltzustand
(0V) eingegeben, der zweite PMOS-Transistor T2 des ersten
Blocks wird ausgeschaltet und der siebzehnte PMOS-Transistor T17 des
letzten Blocks wird eingeschaltet. Demgemäß befindet sich, im ersten
Block, der erste Knoten Q in einem Ausschaltzustand (10V),
so dass der sechste PMOS-Transistor T6 ausgeschaltet wird und das
erste Taktsignal CLK1 nicht an den Ausgangsanschluss ausgibt. Indessen
wird der sechste PMOS-Transistor T6 im letzten Block eingeschaltet,
um dadurch das in ihn eingegebene vierte Taktsignal CLK4 an den
Ausgangsanschluss Output1 auszugeben. Wie oben beschrieben, werden
der Startimpuls Vst und das erste Taktsignal CLK1 gleichzeitig eingegeben,
so dass die Impulse sequenziell vom letzten bis zum ersten Block ausgegeben
werden, um dadurch die Rückwärtsansteuerung
zu erzeugen. D. h., dass der Betrieb des letzten Blocks wie folgt
beschrieben wird.
-
Wenn der Startimpuls Vst und das
erste Taktsignal CLK1 in einem Einschaltzustand (0 V) eingegeben
werden, wird der zweite PMOS-Transistor T2 des ersten Steuerteils 21 ausgeschaltet.
Jedoch sind der sechzehnte PMOS-Transistor T16 und der siebzehnte
PMOS-Transistor T17 des dritten Steuerteils 23 eingeschaltet,
so dass sich der erste Knoten Q in einem Einschaltzustand (0 V)
befindet. Demgemäß wird der
sechste PMOS-Transistor T6 eingeschaltet, und das vierte Taktsignal
CLK4 wird an den Ausgangsanschluss Output1 ausgegeben. Dabei wird der
Startimpuls Vst als Einschaltzustand (niedriger Pegel, 0 V) über den
sechzehnten PMOS-Transistor T16 eingegeben, so dass die zwei fünften PMOS-Transistoren
T5a und T5b des zweiten Steuerteils 22 eingeschaltet werden
und der zweite Knoten QB mit der Versorgungsspannung Vss geladen wird.
Demgemäß werden
die zwei dritten PMOS-Transistoren T3a und Tab sowie der siebte PMOS-Transistor
T7, deren jeweilige Gateelektroden mit dem zweiten QB verbunden
sind, ausgeschaltet. Im Ergebnis befindet sich der zweite QB in
einem Ausschaltzustand (10 V), und der siebte PMOS-Transistor T7
wird ausgeschaltet und gibt die Versorgungsspannung Vss nicht an
den Ausgangsanschluss Output1 aus.
-
Als Nächstes befindet sich, wenn
sich das vierte Taktsignal CLK4 in einem Einschaltzustand (niedriger
Pegel, 0 V) befindet und sich das erste Taktsignal CLK1 in einem
Ausschaltzustand (hoher Pegel, 10 V) befindet, der erste Knoten
Q im potenzialfreien Zustand, und durch den Kopplungseffekt durch
den Kondensator CB kommt es zur Anhebung. So wird die Gatespannung
des sechsten PMOS-Transistors T6 höher. Entsprechend der Gatespannung
werden die neunten PMOS-Transistoren T9a und T9b des Pegelschiebers
L/Sn eingeschaltet, und die Gateelektrode des zehnten PMOS-Transistors
T10 und der Kondensator CL1 werden mit der negativen Spannung Vneg
geladen, so dass der Ausgangsanschluss OUT des Pegelschiebers L/S
mit der negativen Spannung Vneg geladen wird.
-
In ähnlicher Weise werden im Block
vor dem letzten Block, wenn sich das Schieberegister S/R des letzten
Blocks in einem Einschaltzustand (0 V) befindet und sich das vierte
Taktsignal CLK4 in einem Einschaltzustand (0 V) befindet, der sechzehnte PMOS-Transistor
T16 und der siebzehnte PMOS-Transistor
T17 eingeschaltet, so dass sich der erste Knoten Q in einem Einschaltzustand
(0 V) befindet. So wird der sechste PMOS-Transistor T6 eingeschaltet,
um dadurch das dritte Taktsignal CLK3 an den Ausgangsanschluss Output1
auszugeben.
-
Wie oben beschrieben, wird im Pegelschieber
L/S2 die negative Spannung an den Ausgangsanschluss ausgegeben.
-
Auf diese Weise werden, wie es in
der 7 dargestellt ist,
die Ausgangssignale in der Rückwärtsrichtung
vom letzten bis zum ersten Block erzeugt.
-
Demgemäß kann, da nämlich Scanvorgänge in der
Vorwärts-
und der Rückwärtsrichtung
ohne ein gesondertes Signal oder Anschlussstift realisiert werden
können,
eine entsprechend den Systemoptionen spezifische Tafel bereitgestellt
werden. D. h., dass eine derartige Tafel für Anzeigeausrichtungen sowohl im
Quer- als auch im Hochformat anwendbar ist. Auch kann die erfindungsgemäße bidirektionale
Treiberschaltung nicht nur bei einem LCD sondern auch bei einem
EL-Display und einem PDP-Display angewandt werden, die über ein ähnliches
Ansteuerverfahren wie ein LCD verfügen.
-
Demgemäß zeigt die bidirektionale
Treiberschaltung für
ein Flachdisplay die folgenden Vorteile. Das Schieberegister und
der Pegelschieber gemäß der Erfindung
können
bidirektional angesteuert werden, so dass auch die LCD-Tafel bidirektional
ohne zusätzlichen
Eingangsstift betrieben werden kann. Demgemäß können Systemhersteller eine
LCD-Tafel mit einer Treiberschaltung unabhängig von der Positionierung
und Richtung der Tafel herstellen.
-
Auch verfügt die Treiberschaltung über einen Pegelschieber,
so dass die Anzahl der Komponenten der externen Schaltung gesenkt
werden kann. Insbesondere wird im Fall einer PMOS-Tafel das externe Taktsignal
mit einer Spannung zwischen 0 V und 10 V eingegeben, und in der
internen Schaltung wird ein negatives Taktsignal erzeugt, um dadurch
den Energieverbrauch zu senken.
-
Der Fachmann erkennt, dass an der
bidirektionalen Treiberschaltung für ein Flachdisplay und am Verfahren
zum Ansteu ern desselben gemäß der Erfindung
verschiedene Modifizierungen und Variationen vorgenommen werden
können,
ohne vom Grundgedanken oder Schutzumfang der Erfindungen abzuweichen.
So soll die vorliegende Erfindung die Modifizierungen und Variationen
derselben abdecken, vorausgesetzt, dass sie in den Schutzumfang der
beigefügten
Ansprüche
und deren Äquivalente gelangen.