TWI550590B - 資料驅動器、資料驅動器之驅動方法及顯示面板之驅動方法 - Google Patents

Description

資料驅動器、資料驅動器之驅動方法及顯示面板之驅動方法

本發明係關於一種應用於顯示裝置中用於驅動顯示面板進行圖像顯示之資料驅動器(Data Driver)，以及該資料驅動器之驅動方法，以及該顯示面板之驅動方法。

近來，液晶顯示裝置以及有機發光二極體顯示裝置(Organic Light Emitting Diode,OLED)等有源矩陣顯示裝置(Active Matrix Display)廣泛應用於攜帶電話(行動電話、可擕式電話)、筆記本PC、監視器之外，作為大畫面液晶電視的需求也在增大。

以液晶顯示裝置為例，如圖1所示，液晶顯示裝置10具有顯示面板100以及驅動電路110。

其中，顯示面板100包括：複數沿第一方向(水平方向)X排列的掃描線(scan line)101(G1~Gm)與複數沿第二方向(豎直方向)Y排列的資料線(data line)102(D1-Dn)，該掃描線101與該資料線102絕緣相交並形成複數矩陣排列(m×n)的畫素單元Px。

每一個畫素單元Px中均設置有薄膜電晶體(TFT)103、畫素電極 104以及共通電極105。該薄膜電晶體103與該畫素電極104設置於玻璃或半導體基底上構成陣列基板(圖未示)。該共通電極105設置於一與該陣列基板相對的對向基板或彩膜基板(圖未示)上，液晶層則夾設於該陣列基板與該對向基板之間，當然，可變更地，共通電極105亦可設置於陣列基板上，僅需與該畫素電極104絕緣設置即可。該畫素電極104與該共通電極105構成液晶電容LC，液晶電容LC在該驅動電路110之驅動下使得液晶分子產生相應之偏轉，進而顯示圖像。

進一步，驅動電路110包括電源電路111、時序控制器112、掃描驅動器113與資料驅動器114。

該電源電路111用於為時序控制器112、掃描驅動器113、資料驅動器114以及顯示面板100提供驅動電壓。

時序控制器112用於接收圖像處理電路輸出之RGB圖像訊號、系統時鐘訊號CLKs以及同步訊號S_H/V，同時依據前述訊號輸出控制訊號控制該掃描驅動器113與資料驅動器114的工作時序，同時還將該RGB圖像訊號輸出至該資料驅動器114。

掃描驅動器113用於與該複數掃描線101電性連接，並且依次輸出對應的掃描訊號Sg加載至該掃描線101(G1~Gm)，從而對應開啟與該掃描線101(Gj)電性連接的薄膜電晶體103。

資料驅動器114用於與該複數資料線102電性連接，用於在掃描線101(Gj)加載該掃描訊號Sg並使得對應之一列薄膜電晶體103處於開啟狀態時，將待顯示之圖像訊號進行處理後Data同時加載至該資料線D1-Dn，掃描線Gj對應的一列的畫素電極104加載該資料 訊號Data。然而，在採用前述驅動電路110驅動顯示面板100時，顯示面板100所顯示之圖像會出現閃爍現象，甚至顯示面板100無法顯示圖像或者無法正確顯示圖像之現象。

有鑑於此，有必要提供一種用於有效提高顯示面板圖像顯示品質之資料驅動器。

進一步，提供一種前述資料驅動器之驅動方法。

進一步，提供一種顯示面板之驅動方法。

一種資料驅動器，用於為一顯示面板的複數資料線提供資料訊號，該資料驅動器包括與該複數資料線一一對應連接之複數資料輸出端，以將複數待顯示之資料訊號傳輸至該複數資料線，其中，該資料驅動器還包括一一訊號輸出時序控制電路，用於依據外部電路提供之資料輸出同步訊號控制該資料訊號的輸出時序，該複數資料輸出端劃分為複數區塊，每一區塊包括至少一資料輸出端，且同一區塊對應之資料輸出端同時輸出該資料訊號，不同區塊對應之資料輸出端不完全同時輸出該資料訊號。

一種資料驅動器之驅動方法，該資料驅動器用於為一顯示面板的複數資料線提供資料訊號，該資料驅動器包括複數資料輸出端與一訊號輸出時序控制電路，該複數資料輸出端與該複數資料線一一對應連接，且包括複數區塊，每一區塊包括至少一資料輸出端，該驅動方法包括：提供一資料輸出同步訊號至該訊號輸出時序控制電路；依據該資料輸出同步訊號，該訊號輸出時序控制電路控制同一區 塊對應之資料輸出端同時輸出該資料訊號至對應之資料線，不同區塊對應之資料輸出端不完全同時輸出該資料訊號至對應之該資料線。

一種顯示面板之驅動方法，該顯示面板包括複數掃描線、複數與該掃描線垂直絕緣相交之資料線、為該複數資料線提供資料訊號的資料驅動器以及為該複數掃描線提供掃描訊號的掃描驅動器，該複數掃描線與該複數資料線定義複數畫素單元，每一個畫素單元包括至少一顯示該資料訊號之顯示元件，該複數資料線劃分為複數區塊，每一區塊包括至少一條資料線，該驅動方法包括：在任意一掃描線加載該掃描訊號時，同一區塊對應之資料線同時加載該資料訊號，且不同區塊對應之資料線不完全同時加載該資料訊號。

相較於先前技術，該資料驅動器按照劃分為四個區塊的資料線分別延遲不同時間加載資料訊號，從而有效降低了資料線對接地端之寄生阻抗產生的擾動電壓，使得畫素電極所加載的資料訊號不易受到干擾，保證顯示畫面之品質。另外，擾動電壓亦難於對工作於較低電位範圍之數位電路之工作電壓產生影響，防止過大之擾動電壓干擾數位電路之工作或者損壞。

10、20‧‧‧液晶顯示裝置

100、200‧‧‧顯示面板

110、210‧‧‧驅動電路

X‧‧‧第一方向

101、201、G1~Gm，Gi‧‧‧掃描線

Y‧‧‧第二方向

102、202、D1~Dn‧‧‧資料線

Px‧‧‧畫素單元

103、203‧‧‧薄膜電晶體

104、204‧‧‧畫素電極

105、205‧‧‧共通電極

LC‧‧‧液晶電容

111、211‧‧‧電源電路

112、212‧‧‧時序控制器

113、213‧‧‧掃描驅動器

114、214‧‧‧資料驅動器

CLKs‧‧‧系統時鐘訊號

S_H/V‧‧‧同步訊號

Sg‧‧‧掃描訊號

Data‧‧‧資料訊號

STV‧‧‧掃描同步序號

STA‧‧‧資料輸入同步訊號

SR‧‧‧資料移位寄存器

DL‧‧‧資料鎖存器

LS‧‧‧電位移位器

DAC‧‧‧數位/類比轉化器

OP‧‧‧訊號運算放大跟隨電路

SC‧‧‧開關電路

TSC‧‧‧訊號輸出時序控制電路

SW1~SWn‧‧‧開關元件

PD1~PDn‧‧‧資料輸出端

De1~Dex‧‧‧延遲電路

Star1~Starx‧‧‧啟動電路

SD1‧‧‧第一延時控制訊號

SD2‧‧‧第二延時控制訊號

SD3‧‧‧第三延時控制訊號

SD4‧‧‧第一延時控制訊號

SS‧‧‧啟動訊號

圖1為先前技術中一液晶顯示裝置之結構框圖。

圖2為本發明一優選實施例中液晶顯示裝置之結構框圖。

圖3為圖2所示之資料驅動器之電路方框圖。

圖4為如圖3所示的一較佳實施例中訊號輸出時序控制電路與該複 數開關元件之電路結構示意圖。

圖5為圖2所示資料驅動器之工作時序圖。

圖6為如圖所示資料驅動器與顯示面板的驅動流程圖。

圖7為如圖3所示的一變更實施例中訊號輸出時序控制電路與該複數開關元件之電路結構示意圖。

就目前的有源矩陣顯示裝置，如圖1所示，尤其是對於大尺寸之有源矩陣顯示裝置，在進行圖像顯示時出現異常的原因進行仔細研究終於發現其原因。在資料驅動器114將資料訊號Data加載至所有資料線(D1~Dn)時，資料訊號Data對顯示面板100中的畫素電極進行充電、放電時會相應產生峰值電流(Peak Current)，資料驅動器114與顯示面板200之接地端均具有寄生阻抗Rp(Parasitic Resistance)，由此，該峰值電流在資料驅動器114對應的接地端上產生對應的峰值電壓(Peak Voltage)，該峰值電壓則會對接地端的電壓產生擾動而產生雜訊。當資料驅動器114將資料訊號Data同時加載至所有資料線(D1~Dn)時，資料驅動器114接地端上將產生較大之雜訊，而該雜訊將會對資料訊號產生影響，從而導致對應的畫素電極104無法正常顯示圖像而出現閃爍。另外，該雜訊甚至可能對驅動電路110中工作在較低電壓(1.8-3.3V)的類比電路造成損壞，從而導致類比電路無法正常工作，從而出現先前技術中所記載的顯示裝置10無法正常顯示圖像的現象。

請參閱圖2，其為本發明一優選實施例中液晶顯示裝置20的結構 框圖。需要說明的是，雖然本實施例以液晶顯示裝置20為例進行說明，可變更地，其亦可以為其他有源矩陣型顯示裝置，例如OLED顯示裝置，並不以此為限。

液晶顯示裝置20具有顯示面板200以及驅動電路210。

其中，顯示面板200包括：複數沿第一方向(水平方向)X排列的掃描線(scan line)201(G1~Gm)與複數沿第二方向(豎直方向)Y排列的資料線(data line)202(D1-Dn)，該掃描線201與該資料線202絕緣相交並形成複數矩陣排列(m×n)的畫素單元Px。

每一個畫素單元Px中均設置有薄膜電晶體(TFT)203、畫素電極204以及共通電極205。該薄膜電晶體203與該畫素電極204設置於玻璃或半導體基底上構成陣列基板(圖未示)。該共通電極205設置於一與該陣列基板相對的對向基板或彩膜基板(圖未示)上，液晶層則夾設於該陣列基板與該對向基板之間，當然，可變更地，共通電極205亦可設置於陣列基板上，僅需與該畫素電極204絕緣設置即可。該畫素電極204與該共通電極205構成液晶電容LC，液晶電容LC在該驅動電路210之驅動下使得液晶分子產生相應之偏轉，進而顯示圖像。

進一步，驅動電路210包括電源電路211、時序控制器212、掃描驅動器213與資料驅動器214。

該電源電路211用於為時序控制器212、掃描驅動器213、資料驅動器214以及顯示面板200提供驅動電壓。

時序控制器212用於接收圖像處理電路(圖未示)輸出之初始資料訊號Data’(如：RGB資料)、系統時鐘訊號CLKs以及同步訊號 _H/V，同時依據前述訊號輸出對應之掃描同步序號STV與資料輸出同步訊號STA控制該掃描驅動器213與資料驅動器214的同步工作時序，同時還將該資料訊號Data輸出至該資料驅動器214。

掃描驅動器213包括複數掃描輸出端Ps，該複數掃描輸出端Ps分別為掃描輸出端Ps1~Psm(圖未示)，用於分別與該複數掃描線201中的掃描線G1~Gm電性連接，對應其中任意一掃描線Gj之其中一掃描週期Tj，輸出對應的掃描訊號Sg至該掃描線201(G1~Gm)，從而對應開啟與該掃描線201(Gj)電性連接的薄膜電晶體203，其中，j為小於m之正整數。

資料驅動器214包括複數資料輸出端PD，該複數資料輸出端PD包括資料輸出端PD1~PDn，用於分別與該複數資料線202(D1~Dn)一一對應電性連接。

請參閱圖3，其為如圖2所示資料驅動器214之電路框圖。

資料驅動器214包括資料處理模組214a、開關電路SC以及訊號輸出時序控制電路TSC。其中，資料處理模組214a用於對自時序控制器212接收之初始資料訊號Data’進行處理，以獲得待顯示之資料訊號Data。該開關電路SC電性連接於資料處理模組214a與該複數資料輸出端PD1~PDn，並在訊號輸出時序控制電路TSC控制下，不同時將該待顯示之資料訊號Data傳輸至該複數資料輸出端PD1~PDn。

具體地，該資料處理模組214a包括資料移位寄存器(Data Shift Register)SR、資料鎖存器(Data Latch)DL、電位移位器(Level Shifter)LS、數位/類比轉化器(Data/Analogy Converter) DAC、訊號運算放大跟隨電路OP。

該資料移位寄存器SR用於將該初始之資料訊號Data’按照時鐘訊號CLK串行輸入該資料移位寄存器SR。當一列(row)的資料訊號Data存儲完成後，一鎖存訊號STB控制該資料鎖存器DL開啟，則資料鎖存器DL鎖存當前存儲之資料訊號Data，該數位/類比轉換器DAC則開始對該資料訊號Data進行數位/類比轉換。其中，當資料鎖存器DL完成一列資料訊號的鎖存後，該資料移位寄存器SR即可自時序控制器接收待顯示之下一列資料訊號Data。

由於進行數位/類比轉換之資料訊號Data不具備驅動能力，因此需藉由訊號運算放大跟隨電路對其進行放大跟隨處理而，以對大容性的畫素單元Px進行驅動。本實施例中，訊號運算放大跟隨電路OP包括第1~n個運算放大器，n為大於1的自然數，在本實施例中，n為1536。

開關電路SC包括第1~n開關元件SW1~SWn，該n個運算放大器，n個開關元件與n個資料輸出端PD1~PDn以及資料線D1-Dn按照一一對應的方式對應連接。

訊號輸出時序控制電路TSC電性連接該開關電路SC，用於在接收到該訊號輸出同步訊號STA時控制該開關電路SC不同時處於導通狀態，以使得待顯示之一列資料訊號Data不完全同時傳輸至資料輸出端PD1~-PDn。

請參閱圖4，為如3所示的一較佳實施例中訊號輸出時序控制電路TSC與該複數開關元件SW1~SWn電路結構示意圖。

訊號輸出時序控制電路TSC包括四個延遲電路De1~De4與四個啟動 電路Star1~Star4，該四個延遲電路De1~De4分別與該四個啟動電路Star1~Star4電性連接，該複數延遲電路De1~De4同時接收啟動訊號STA，且每一延遲電路DE輸出具有不同延遲時間之控制訊號SD1至對應的該啟動電路Star。本實施例中，該啟動訊號STA為低電位有效，該控制訊號SD高電位有效。

該四個延遲電路De1~De4按照位置順序依次定義為第一延遲電路De1、第二延遲電路De2、第三延遲電路De3與第四延遲電路De4。對應地，該四個啟動電路Star1~Star4按照位置順序依次定義為第一啟動電路Star1、第二啟動電路Star2、第三啟動電路Star3以及第四啟動電路Star4。該四個啟動電路Star1~Star4分別依次與該四個延遲電路De1~De4電性連接，如，第一延遲電路De1與第一啟動電路Star1，第二延遲電路De2與第二啟動電路Star2，第三延遲電路De3與第三啟動電路Star3，第四延遲電路De4與第四啟動電路Star4分別電性連接。

該四啟動電路Star1~Star4分別連接不同組之開關元件SW，該啟動電路Star1~Star4依據接收到的延時控制訊號SD對應輸出複數啟動訊號SS控制該複數開關元件SW處於導通狀態，進而使得經處理後之資料訊號Data不同時輸出至資料輸出端PD1~PDn，以實現不同時將該資料訊號Data將加載至資料線D1~Dn。

具體地，該第一啟動電路Star1與第一組開關元件SW，如SW2i+1~SW3i電性連接，該第二啟動電路Star2與第二組開關元件SW，如SWi+1~SW2i電性連接，該第三啟動電路Star3與第三組開關元件SW，如SW3i+1~SW4i(SWn)電性連接，該第四啟動電路Star4與第四組開關元件SW，如SW1~SWi電性連接。其中，n=4i， i為大於1之正整數。

相應地，該資料線亦劃分為四個區塊，例如與第一組開關元件SW2i+1~SW3i電性連接之資料線D2i+1~D3i為第一區塊資料線202；與第二組開關元件SWi+1~SW2i電性連接之資料線Di+1~D2i為第二區塊資料線202；與第三組開關元件SW3i+1~SW4i電性連接之資料線D3i+1~D4i為第三區塊資料線202；與第四組開關元件SW1~SWi電性連接之資料線D1~Di為第四區塊資料線202。其中，每一區塊之資料線202及其開關元件SW的數量相等，均為i。

可變更地，各區塊資料線202的數量亦可以不相等，例如，第一組開關元件SW與第一區塊資料線202的數量為i-1，而第二組開關元件SW與第一區塊資料線202的數量為i+1，甚至，其中任意一組開關元件SW與第一區塊資料線202的數量可為1，並不以此為限。

該第一延遲電路De1在接收到該資料輸出同步訊號STA開始延遲第一延遲時間t1(見圖5)後輸出該延時控制訊號SD。該第二延遲電路De2在接收到該資料輸出同步訊號STA開始延遲第二延遲時間t2後輸出該延時控制訊號SD。該第三延遲電路De3在接收到該資料輸出同步訊號STA開始延遲第三延遲時間t3後輸出該延時控制訊號SD。該第四延遲電路De4在接收到該資料輸出同步訊號STA開始延遲第四延遲時間t4後輸出該延時控制訊號SD。

其中，該第二延遲時間t2大於第一延遲時間t1，該第三延遲時間t3大於該第二延遲時間t2，該第四延遲時間t4大於該第三延遲時間t3。在本實施例中，該第一~第四延遲時間t1~t4依次成倍增加。其中，第一延遲時間t1為0.5微秒(μs)。在其他實施例中，該第一至第四延遲時間也可不規律的增加，如，第三延遲時間t3 為第一延遲時間t1的三倍，第二延遲時間t2為第一延遲時間的四倍，第四延遲時間t4為第一延遲時間t1的二倍，滿足第一至第四延遲時間t1~t4互不相同即可。

由此，第一組開關元件SW2i+1~SW3i在訊號放大跟隨電路OP完成轉後之延遲第一延遲時間t1後將資料訊號Data加載至對應之資料線D2i+1~D3i；第二組開關元件SWi+1~SW2i在訊號放大跟隨電路OP完成轉後之延遲第二延遲時間t2後將資料訊號Data加載至對應之資料線Di+1~D2i；第三組開關元件SW3i+1~SW4i在訊號放大跟隨電路OP完成轉後之延遲第三延遲時間t3後將資料訊號Data加載至對應之資料線D3i+1~D4i；第四組開關元件SW1~SWi在訊號放大跟隨電路OP完成轉後之延遲第四延遲時間t4後將資料訊號Data加載至對應之資料線D1~Di。

可見，相較於先前技術，該資料線202分為四個區塊分別延遲不同時間加載資料訊號Data，從而有效降低了資料線202對接地端之寄生阻抗產生的擾動電流與擾動電壓，使得畫素電極204所加載的資料訊號不易受到干擾，保證顯示畫面之品質。另外，擾動電壓亦難於對工作於較低電位範圍之數位電路之工作電壓產生影響，防止過大之擾動電壓干擾數位電路之工作或者損壞。

雖本實施例中該延遲電路與啟動電路的數量為四，對應地，該資料輸出端PD1~PDn亦劃分為四個區塊，可變更地，該延遲電路與啟動電路的數量亦可為二、三、五、六等，並不以此為限。

可變更地，該第一組開關元件SW與對應之資料輸出端PD亦可以與第二啟動電路Star2、第三啟動電路Star3或者第四啟動電路Star4連接，並在不同延遲後輸出之啟動訊號SS控制下輸出對應 之資料訊號Data至對應的資料線202，同理，其他組之開關元件與其對應之區塊內的資料輸出端PD與啟動電路Star亦可做前述調整，並不以此為限。

請參閱圖5-6，圖5為圖3-4所示資料驅動器之工作時序圖，圖6為資料驅動器的驅動流程示意圖。現結合圖3-6具體說明資料驅動器214之工作原理。其中，圖5僅輸出了其中任意一條掃描線Gj在其中一掃描週期Tj加載掃描訊號Sg時，資料線D1~Dn加載該待顯示之資料訊號Data之時序圖。所述的一個掃描週期Tj指的是其中一個掃描線Gj加載掃描訊號Sg而被掃描的時間，由此，完成一幀圖像顯示之掃描需要m個掃描週期，在緊接著之下一幀圖像顯示，繼續重複進行第1~m個掃描週期。

步驟S101，提供一資料輸出同步訊號STA至該訊號輸出時序控制電路TSC。該資料輸出同步訊號STA由時序控制器TCON輸出。可以理解，該資料輸出同步訊號STA與掃描訊號Sg同步，該掃描訊號Sg用於開啟與掃描線Gj電性連接之薄膜電晶體203。

步驟S103，依據該資料輸出同步訊號STA，該訊號輸出時序控制電路TSC控制同一區塊的資料輸出端同時輸出該資料訊號至對應之資料線，不同區塊的資料輸出端不同時輸出該資料訊號至對應之資料線。

具體地，該第一延遲電路De1在接收到該資料輸出同步訊號STA之起始時刻Ts延遲第一延遲時間t1後輸出第一延時控制訊號SD1，該第一啟動電路Star1則在接收到該第一延時控制訊號SD1後輸出啟動訊號SS至對應的第一組開關元件SW2i+1~SW3i，並控制該開關元件SW2i+1~SW3i均處於導通狀態，由此，資料訊號Data對應 加載至第一組資料輸出端PD2i+1~PD3i及第一區塊資料線D2i+1~D3i。

該第二延遲電路De2在接收到該資料輸出同步訊號STA之起始時刻Ts延遲第二延遲時間t2後輸出第二延時控制訊號SD2，該第二啟動電路Star2則在接收到該第二延時控制訊號SD2後輸出啟動訊號SS至對應的第二組開關元件SWi+1~SW2i，並控制該開關元件SWi+1~SW2i均處於導通狀態，由此，則資料訊號Data對應加載至第二組資料輸出端PDi+1~PD2i以及第二區塊資料線Di+1~D2i。

該第三延遲電路De3在接收到該資料輸出同步訊號STA之起始時刻Ts延遲第三延遲時間t3後輸出第三延時控制訊號SD3，該第三啟動電路Star3則在接收到該第三延時控制訊號SD3後輸出啟動訊號SS至第3組開關元件SW3i+1~SW4i，並控制該開關元件SW3i+1~SW4i均處於導通狀態，由此，則資料訊號Data對應加載至第三組資料輸出端PD3i+1~PD4i以及第三區塊資料線D3i+1~D4i。

該第四延遲電路De4在接收到該資料輸出同步訊號STA之起始時刻Ts延遲第四延遲時間t4後輸出第四延時控制訊號SD4，該第四啟動電路Star4則在接收到該第四延時控制訊號SD4後輸出啟動訊號SS至第一組開關元件SW1~SWi，並控制該開關元件SW1~SWi均處於導通狀態，由此，則資料訊號Data對應加載至第四組資料輸出端PD1~PDi以及第四區塊資料線D1~Di。

至此，對應該掃描線Gj，待顯示之一列資料訊號Data全部完成加載至資料線D1~Dn。可以理解，當掃描線G1~Gm均依次加載完成該掃描訊號Sg後，則進行下一個循環之掃描訊號Sg加載，本實施例 不再贅述。

可變更地，位於同一區塊的複數資料輸出端PD可連接同一開關元件SW。

請參閱圖7，其為本發明如圖3所示的一變更實施例中訊號輸出時序控制電路TSC與該複數開關元件SW1~SWn之電路結構圖。

本實施例中，該訊號輸出時序控制電路TSC的結構相同，區別僅在於與開關元件SW1~SWn之連接方式。在該變更實施例中，每一啟動電路Star對應連接的每一區塊的複數資料輸出端PD的其中一部分之間還設置有其他區塊的資料輸出端PD，換句話說，每一啟動電路Star對應連接的同一區塊的複數資料線202的其中一部分之間還設置有屬於其他區塊對應之資料線202。

如圖7所示，與每一啟動電路Star對應連接的每一組開關元件SW與每一區塊的複數資料輸出端PD按照以下方式排列成區：以相鄰的一對開關元件SW’以及對應之資料輸出端PD為首，每間隔3對資料輸出端PD後的一對資料輸出端PD共同構成位於同一區塊的資料輸出端，由此，將該複數資料輸出端PD1-PDn劃分為四個區塊。

具體地，與第一啟動電路Star1連接的第一組開關元件為SW2k-1、SW2k、SW2k+7、SW2k+8、SW2k+15、SW2k+16，……，SWn-7、SWn-6，第一區塊之資料輸出端PD可為PD2k-1、PD2k、PD2k+7、PD2k+8、PD2k+15、PD2k+16，……，PDn-7、PDn-6，對應之第一區塊之資料線202為D2k-1、D2k、D2k+7、D2k+8、D2k+15、D2k+16，……，Dn-7、Dn-6。其中，k為1。

與第二啟動電路Star2連接的第二組開關元件為SW2k+1、SW2k+2、SW2k+9、SW2k+10、SW2k+17、SWk+18，……，SWn-5、SWn-4在，第二區塊之資料輸出端PD為PD2k+1、PD2k+2、PD2k+9、PD2k+10、PD2k+17、PDk+18，……，PDn-5、PDn-4；對應之第二區塊之資料線202為D2k+1、D2k+2、D2k+9、D2k+10、D2k+17、Dk+18，……，Dn-5、Dn-4。

與第三啟動電路Sta3連接的第三組開關元件為SW2k+3、SW2k+4、SW2k+11、SW2k+12、SW2k+19、SWk+20，……，SWn-3、SWn-2，第三區塊之資料輸出端PD為PD2k+3、PD2k+4、PD2k+11、PD2k+12、PD2k+19、PDk+20，……，PDn-3、PDn-2，對應之第三區塊之資料線D2k+3、D2k+4、D2k+11、D2k+12、D2k+19、Dk+20，……，Dn-3、Dn-2。

與第三啟動電路Sta3連接的第四組開關元件SW2k+5、SW2k+6、SW2k+13、SW2k+14、SW2k+21、SWk+22，……，SWn-1、SWn，第四區塊之資料輸出端PD為PD2k+5、PD2k+6、PD2k+13、PD2k+14、PD2k+21、PDk+22，……，PDn-1、PDn，對應值第四區塊之資料線D2k+5、D2k+6、D2k+13、D2k+14、D2k+21、Dk+22，……，Dn-1、Dn。

包括前述該變更實施例之訊號輸出時序控制電路TSC與該複數開關元件SW1~SWn之資料驅動器214的工作原理與較佳實施例記載之資料驅動器相同，本實施例不再贅述。

可變更地，該延遲電路的數量為五或者六，啟動電路的數量亦未五或者六，對應地，則資料輸出端PD1~PDn與資料線D1~Dn則分為五個區塊或者六個區塊，並不以此為限。

綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，本發明之範圍並不以上述實施方式為限，舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。

D1~Dn‧‧‧資料線

114、214‧‧‧資料驅動器

STA‧‧‧資料輸入同步訊號

SR‧‧‧資料移位寄存器

DL‧‧‧資料鎖存器

LS‧‧‧電位移位器

DAC‧‧‧數位/類比轉化器

OP‧‧‧訊號運算放大跟隨電路

SC‧‧‧開關電路

TSC‧‧‧訊號輸出時序控制電路

SW1~SWn‧‧‧開關元件

PD1~PDn‧‧‧資料輸出端

Claims (22)

1. 一種資料驅動器，用於為一顯示面板的複數資料線提供資料訊號，該資料驅動器包括與該複數資料線一一對應連接之複數資料輸出端，以將複數待顯示之資料訊號傳輸至該複數資料線，其中，該資料驅動器還包括一訊號輸出時序控制電路，用於依據外部電路提供之資料輸出同步訊號控制該資料訊號的輸出時序，該複數資料輸出端劃分為複數區塊，每一區塊包括至少一資料輸出端，且同一區塊對應之資料輸出端同時輸出該資料訊號，不同區塊對應之資料輸出端不完全同時輸出該資料訊號；該訊號輸出時序控制電路用於控制所述複數區塊以遞次時序輸出該資料訊號給對應的該資料線；該區塊以及位於該區塊之前接收到該訊號輸出時序控制電路輸出時序的區塊同時處於輸出該資料訊號狀態。
2. 如請求項1所述之資料驅動器，其中，該複數區塊間隔一延遲時間依次輸出該資料訊號。
3. 如請求2所述之資料驅動器，其中，每一區塊間隔之該延遲時間相同。
4. 如請求項1所述之資料驅動器，其中，該訊號輸出時序控制電路包括複數延遲電路與複數啟動電路，該複數延遲電路分別與該複數啟動電路電性連接，該複數延遲電路在同時接收到一資料輸出同步訊號後開始延遲不同之延遲時間，並在完成延遲時間後分別輸出複數具有不同延遲時間之延時控制訊號至對應的該啟動電路，按照一個啟動電路對應其中一個區塊之資料輸出端的方式，該複數啟動電路分別與連接至不同區塊之資料輸出端，該啟動電路在接收到該延時控制訊號時控制對應之資料輸出端輸出該資料訊號。
5. 如請求項4所述之資料驅動器，其中，該複數延遲電路之數量為四，且該 四個延遲電路為第一延遲電路、第二延遲電路、第三延遲電路與第四延遲電路，該第一延遲電路用於在接收待該資料輸出同步訊號延遲第一延遲時間後輸出第一延時控制訊號，該第二延遲電路用於在接收待該資料輸出同步訊號延遲第二延遲時間後輸出第二延時控制訊號，該第三延遲電路用於在接收待該資料輸出同步訊號延遲第三延遲時間後輸出第三延時控制訊號，該第四延遲電路用於在接收待該資料輸出同步訊號延遲第四延遲時間後輸出第四延時控制訊號，該第二延遲時間大於該第一延遲時間，該第三延遲時間大於該第二延遲時間，該第四延遲時間大於該第三延遲時間，該複數啟動電路之數量為四，且該四個啟動電路為第一啟動電路、第二啟動電路、第三啟動電路以及第四啟動電路，且該四個啟動電路分別依次與該四個延遲電路電性連接。
6. 如請求項5所述之資料驅動器，其中，該第二延遲時間為第一延遲時間的兩倍，該第三延遲時間為第一延遲時間的三倍，該第四延遲時間為第一延遲時間的四倍。
7. 如請求項5所述之資料驅動器，其中，該資料驅動器還包括一資料處理模組與開關電路，該資料處理模組用於對自外部接收之初始資料訊號進行處理獲得該複數待顯示之資料訊號，該開關電路電性連接於該資料處理模組、該複數資料輸出端以及該訊號輸出時序控制電路，用於在該訊號輸出時序控制電路控制下在不同時間將該複數待顯示之資料訊號傳輸至不同區塊對應之資料輸出端。
8. 如請求項7所述之資料驅動器，其中，該開關電路包括複數開關元件，該複數資料輸出端分別與該複數開關元件對應地電性連接，該開關元件劃分為四組，對應地該資料輸出端劃分為四個區塊，該每一個組開關元件與該一個區塊對應之資料輸出端電性連接，其中，該資料輸出端按照位置順序依次定義為第1~n資料輸出端。
9. 如請求項8所述之資料驅動器，其中，第一組開關元件與第一區塊對應之資料輸出端連接於第一啟動電路，第二組開關元件與第二區塊對應之資料輸出端連接於第二啟動電路，第三組開關元件與第三區塊對應之資料輸出端連接於第三啟動電路，第四組開關元件與第四區塊對應之資料輸出端連接於第四啟動電路。
10. 如請求項9所述之資料驅動器，其中，該第一區塊對應之資料輸出端為第2i+1~3i資料輸出端，第二區塊對應之資料輸出端為第i+1~2i資料輸出端，第三區塊對應之資料輸出端為第3i+1~4i資料輸出端，第四區塊對應之資料輸出端為第1~i資料輸出端，其中n=4i。
11. 如請求項9所述的資料驅動器，其中，以相鄰的2個開關電路為一對，該第一區塊對應之資料輸出端為第k、k+4、k+8，……，n/2-3對資料輸出端，該第二區塊對應之資料輸出端為第k+1、k+5、k+9，……，n/2-2對資料輸出端，第三區塊對應之資料輸出端為第k+2、k+6、k+10，……，n/2-1對資料輸出端，第四區塊對應之資料輸出端為k+3、i+7、i+11，……，n/2對資料輸出端，k等於1。
12. 一種資料驅動器之驅動方法，該資料驅動器用於為一顯示面板的複數資料線提供資料訊號，該資料驅動器包括複數資料輸出端與一訊號輸出時序控制電路，該複數資料輸出端與該複數資料線一一對應連接，且包括複數區塊，每一區塊包括至少一資料輸出端，該驅動方法包括：提供一資料輸出同步訊號至該訊號輸出時序控制電路；依據該資料輸出同步訊號，該訊號輸出時序控制電路控制同一區塊對應之資料輸出端同時輸出該資料訊號至對應之資料線，不同區塊對應之資料輸出端不完全同時輸出該資料訊號至對應之該資料線；控制該複數區塊以遞次時序輸出該資料訊號給對應的該資料線；其中，該區塊以及位於該區塊之前接收到該訊號輸出時序控制電路輸出 時序的區塊同時處於輸出該資料訊號狀態。
13. 如請求項12所述之資料驅動器之驅動方法，其中，該複數區塊間隔相同之延遲時間依次輸出該資料訊號；該資料輸出端的數量均為n，按照其位置關係依次定義為第1~n資料輸出端，該資料輸出端劃分為四個區塊，該四個區塊間隔第一延遲時間依次輸出該資料訊號至對應之資料線；自接收到該資料輸出同步訊號開始延遲第一延遲時間後，該第一區塊對應之資料輸出端輸出該資料訊號至對應之該資料線，自接收到該資料輸出同步訊號開始延遲第二延遲時間後，該第二區塊對應之資料輸出端輸出該資料訊號至對應之該資料線，自接收到該資料輸出同步訊號開始延遲第三延遲時間後，該第三區塊對應之資料輸出端輸出該資料訊號至對應之該資料線，自接收到該資料輸出同步訊號開始延遲第四延遲時間後，該第四區塊對應之資料輸出端輸出該料訊號至對應之該資料線。
14. 如請求項13所述之資料驅動器之驅動方法，其中，該第一區塊對應之資料輸出端為第2i+1~3i資料輸出端，第二區塊對應之資料輸出端為第i+1~2i資料輸出端，第三區塊對應之資料輸出端為第3i+1~4i資料輸出端，第四區塊對應之資料輸出端為第1~i資料輸出端，其中n=4i。
15. 如請求項13所述之資料驅動器之驅動方法，其中，以相鄰的2個開關電路為一對，該第一區塊對應之資料輸出端為第k、k+4、k+8，……，n/2-3對資料輸出端，該第二區塊對應之資料輸出端為第k+1、k+5、k+9，……，n/2-2對資料輸出端，第三區塊對應之資料輸出端為第k+2、k+6、k+10，……，n/2-1對資料輸出端，第四區塊對應之資料輸出端為k+3、i+7、i+11，……，n/2對資料輸出端，k等於1。
16. 如請求項13所述之資料驅動器之驅動方法，其中，該第二延遲時間為第一延遲時間的兩倍，該第三延遲時間為第三延遲時間的三倍，該第四延遲時間為第一延遲時間的四倍。
17. 一種顯示面板之驅動方法，該顯示面板包括複數掃描線、複數與該掃描線垂直絕緣相交之資料線、為該複數資料線提供資料訊號的資料驅動器以及為該複數掃描線提供掃描訊號的掃描驅動器，該複數掃描線與該複數資料線定義複數畫素單元，每一個畫素單元包括至少一顯示該資料訊號之顯示元件，該複數資料線劃分為複數區塊，每一區塊包括至少一條資料線，該驅動方法包括：在任意一掃描線加載該掃描訊號時，同一區塊對應之資料線同時加載該資料訊號，且不同區塊對應之資料線不完全加載該資料訊號；控制該複數區塊以遞次時序輸出該資料訊號給對應的該資料線；其中，該區塊以及位於該區塊之前接收到該訊號輸出時序控制電路輸出時序的區塊同時處於輸出該資料訊號狀態。
18. 如請求項17所述之顯示面板之驅動方法，其中，該複數區塊間隔相同之延遲時間依次輸出該資料訊號。
19. 如請求項18所述之顯示面板之驅動方法，其中，該資料輸出端的數量均為n，按照其位置關係依次定義為第1~n資料輸出端，該資料輸出端劃分為四個區塊，該四個區塊間隔相同之第一延遲時間依次輸出該資料訊號至對應之該資料線。
20. 如請求項17所述之顯示面板之驅動方法，其中，自接收到該資料輸出同步訊號開始延遲第一延遲時間後，該第一區塊對應之資料輸出端輸出該資料訊號至對應之該資料線，自接收到該資料輸出同步訊號開始延遲第二延遲時間後，該第二區塊對應之資料輸出端輸出該資料訊號至對應之該資料線，自接收到該資料輸出同步訊號開始延遲第三延遲時間後，該第三區塊對應之資料輸出端輸出該資料訊號至對應之該資料線，自接收到該資料輸出同步訊號開始延遲第四延遲時間後，該第四區塊對應之資料輸出端輸出該料訊號至對應之該資料線。
21. 如請求項17所述之資料驅動器之驅動方法，其中，該第一區塊對應之資料輸出端為第2i+1~3i資料輸出端，第二區塊對應之資料輸出端為第i+1~2i資料輸出端，第三區塊對應之資料輸出端為第3i+1~4i資料輸出端，第四區塊對應之資料輸出端為第1~i資料輸出端，其中n=4i。
22. 如請求項17所述之資料驅動器之驅動方法，其中，以相鄰的2個開關電路為一對，該第一區塊對應之資料輸出端為第k、k+4、k+8，……，n/2-3對資料輸出端，該第二區塊對應之資料輸出端為第k+1、k+5、k+9，……，n/2-2對資料輸出端，第三區塊對應之資料輸出端為第k+2、k+6、k+10，……，n/2-1對資料輸出端，第四區塊對應之資料輸出端為k+3、i+7、i+11，……，n/2對資料輸出端，k等於1。