DE19540146B4

DE19540146B4 - Flüssigkristallanzeige vom aktiven Matrixtyp mit Treibern für Multimedia-Anwendungen und Ansteuerverfahren dafür

Info

Publication number: DE19540146B4
Application number: DE19540146A
Authority: DE
Inventors: Hideki Asada; Kazunori Ozawa; Hiroyuki Fukumori
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1994-10-27
Filing date: 1995-10-27
Publication date: 2012-06-21
Anticipated expiration: 2015-10-28
Also published as: DE19540146A1; US5883609A

Abstract

Flüssigkristallanzeige (10), die folgendes aufweist: eine aktive Matrixanordnung (101), deren Schaltelemente an Kreuzungsstellen zwischen Abtastleitungen (GP-i) und Datenleitungen (DS-j) angeordnet sind; eine vertikale Treiberschaltung (12) zum Ansteuern der Abtastleitungen; und eine horizontale Treiberschaltung (103) zum Ansteuern der Datenleitungen; wobei die vertikale Treiberschaltung (12) folgendes aufweist: eine N-stufige Abtastschaltung (17) zum Bereitstellen von N Ausgaben eines Impulssignals, die um die Hälfte einer Periode eines Taktsignals sequentiell verschoben sind, wobei N eine positive ganze Zahl ist; N × M Logikgatterschaltungen (15-i) mit jeweils ersten und zweiten Steueranschlüssen, wobei die ersten Steueranschlüsse von jeweils M Logikgatterschaltungen miteinander und gleichzeitig mit einem der N Ausgangsanschlüsse der Abtastschaltung (25) verbunden sind, wobei M eine ganze Zahl größer zwei ist, und wobei die zweiten Steueranschlüsse jeder 2 × M-ten Logikgatterschaltung miteinander und gleichzeitig mit einem von 2 × M Steueranschlüssen (G-1...G-(2 × M))...

Description

Die vorliegende Erfindung betrifft allgemein eine Flüssigkristallanzeige (nachfolgend ”LCD” genannt) und ein Ansteuerverfahren dafür, und insbesondere eine LCD vom aktiven Matrixtyp mit vertikalen und horizontalen Treibern, die in einem Multimedia-Netzwerk betrieben werden kann, z. B. geeignet für viele Abtast-Betriebsarten ist, wie beispielsweise bei einer großflächigen oder präsentationsorientierten Anzeige oder bei einem Projektor (die nachfolgend gemeinsam ”PROJEKTOR” genannt werden) und einem heutigen oder hochwertigen Fernsehen oder einem hochauflösenden Fernsehen (die nachfolgend gemeinsam ”TV” genannt werden). Die Erfindung betrifft auch ein Ansteuerverfahren für diese LCD.
In bezug auf den Eintritt in das Multimedia-Zeitalter ist in den letzten Jahren eine gestiegene Nachfrage nach einer LCD beobachtet worden, die für verschiedene Medien geeignet ist, wie beispielsweise für einen Personalcomputer, eine Workstation und eine Mannigfaltigkeit von Rechenmaschinen (die hierin nachfolgend gemeinsam ”Computer” genannt werden), einen PROJEKTOR und einen TV, deren wichtigsten Anzeigespezifikationen sich voneinander unterscheiden, wie beispielsweise bezüglich der Signalbandbreite, der Pixelanzahl und der Abtastbetriebsarten.
Es wird eine solche LCD benötigt, die mit verschiedenen Signalquellen zusammenarbeiten kann.
Beispielsweise muß die LCD, damit sie für einen typischen COMPUTER geeignet ist, eine zeitliche Folge von Einzelfeld-Vollbildern in Antwort auf ein Signal anzeigen, das nicht für einen Halbbildbetrieb formatiert ist, wobei eine vorbestimmte Anzahl von Abtastzeilen in sequentieller Reihenfolge sequentiell abgetastet wird, d. h in einer Reihenfolge von ihnen in jedem Feld, gleichgültig, ob die Reihenfolge ungeradzahlig oder geradzahlig ist.
Andererseits muß die LCD, damit sie für einen PROJEKTOR oder einen TV geeignet ist, eine zeitliche Folge von Doppelfeld-Vollbildern in Antwort auf ein Signal anzeigen, das für einen Halbbildbetrieb formatiert ist, wobei eine vorbestimmte Anzahl von Abtastzeilen in sequentieller Reihenfolge nach einem Zeilensprungverfahren abgetastet wird, so daß in jedem ungeradzahligen Feld ungeradzahlige Zeilen sequentiell abgetastet werden und in jedem geradzahligen Feld geradzahlige Zeilen sequentiell abgetastet werden.
Insbesondere wird zum Erreichen einiger für einen Flüssigkristall typischer Eigenschaften, wie beispielsweise einer Nachleucht-Charakteristik, eine typische LCD für einen PROJEKTOR oder ein TV benötigt, die derart implementiert ist, daß sie eine gleichzeitige Abtastung zweier Zeilen in einem derartigen Betrieb durchführt, daß in jedem ungeradzahligen Feld beim Abtasten einer ungeradzahligen Zeile zum Schreiben von Bilddaten dort hinein gleichzeitig eine nachfolgende geradzahlige Zeile abgetastet wird, um diese Daten zu schreiben, und daß in jedem geradzahligen Feld beim Abtasten einer geradzahligen Zeile zum Schreiben von Bilddaten dort hinein gleichzeitig eine nachfolgende ungeradzahlige Zeile abgetastet wird, um diese Daten zu schreiben.
Darüber hinaus ist es für eine Anwendung in einem Multimedia-Netzwerk für eine LCD mit einer vorbestimmten Anzahl von in einer Matrix angeordneten Pixeln wünschenswert, daß sie auf ein Bildsignal antworten kann, das für eine kleinere Anzahl von Pixeln als der vorbestimmten Anzahl formatiert ist, um ein Bild anzuzeigen, das sowohl in der vertikalen als auch der horizontalen Richtung auf das Doppelte vergrößert ist.
Es kann beispielsweise bemerkenswert und effizient sein, daß eine LCD mit 1024 Abtastzeilen bei 1280 Datenzeilen auf ein Signal antwortet, das für 480 Abtastzeilen mal 640 Datenzeilen formatiert ist, um ein Bild anzuzeigen, um das Bild sowohl in vertikaler als auch horizontaler Richtung auf das Doppelte derart zu vergrößern, daß 960 Abtastzeilen mal 1.280 Datenzeilen der LCD verwendet werden, um das vergrößerte Bild anzuzeigen.
Es kann für eine solche LCD nötig sein, auf ein für 600 Abtastzeilen mal 800 Datenzeilen formatiertes Signal zu antworten, um ein dargestelltes Bild sowohl in vertikaler als auch horizontaler Richtung auf das 1,6-fache zu vergrößern, so daß 960 Abtastzeilen mal 1280 Datenzeilen der LCD verwendet werden, um das vergrößerte Bild anzuzeigen.
Eine typische LCD ein Flüssigkristallanzeigeelement oder eine Schalttafel auf, die aus einer von hinten beleuchteten transparenten Pixelschicht aufgebaut ist, die aus einer vorbestimmten Anzahl von in einer Matrix angeordneten aktiven Pixeln besteht, die einen rechteckigen Anzeigebereich definieren, wobei die Pixel mittels einer Matrix aus Dünnfilmtransistoren (nachfolgend ”TFT” genannt) gebildet werden, die auf einem Glas- oder Quarzsubstrat integriert ausgebildet sind, und aus einer peripheren Treiberschaltung, die aufgebaut ist aus vertikalen Treibern zum Abtasten jeweiliger Gateanschlüsse der TFTs und horizontalen Treibern zum Zuführen oder Schreiben von Bilddaten zu den Pixeln, um ein Bild in Übereinstimmung mit einem Bildsignal auf dem Anzeigebereich anzuzeigen.
Wenn das Bildsignal für eine kleinere Anzahl von Pixeln als der vorbeschriebenen Anzahl formatiert ist, zeigt das Anzeigeelement ein vergrößertes oder nicht vergrößertes Bild in einem entsprechenden rechteckigen Bereich (nachfolgend ”Bildbereich” genannt) an und läßt darum vertikale und/oder horizontale leere Bereiche (im nachfolgenden gemeinsam ”Leerbereich” genannt).
Bei einem PROJEKTOR oder einem TV wird ein solcher Leerbereich in sogenannter ”schwarzer” Farbe angezeigt, so daß man sich gut vorstellen kann, daß der Leerbereich kein Anzeigebereich ist.
Es ist daher für eine LCD nötig, daß sie während einer Austastperiode Daten für eine schwarze Farbe zu Pixeln in ihrem Leerbereich schreiben kann.
Darüber hinaus ist es wünschenswert, daß eine LCD einen Bildbereich auf ihrem Anzeigebereich auf flexible Weise versetzt.
Weiterhin ist bei einer Anwendung auf einen Farb-PROJEKTOR ein Anzeigeelement einer LCD aus drei Pixelschichten aufgebaut, und zwar einer für ein rotes Bild, einer weiteren für ein grünes Bild und der übrigen für ein blaues Bild. Die drei Schichten sind so übereinandergeschichtet, daß unter den durch sie hindurch gesendeten Lichtstrahlen jene, die für eine der drei Primärfarben verantwortlich sind, unterschiedlich von jenen für die anderen bezüglich der Anzahl von Brechungen und Reflexionen sind, denen sie unterzogen werden. Es ist somit nötig, daß eine Farb-LCD eine der drei Pixelschichten derart ansteuern kann, daß ein Bild in einem Spiegelbild angezeigt wird. Weiterhin ist es für einen einzelnen PROJEKTOR wünschenswert, daß er an verschiedene Projektionsarten flexibler angepaßt werden kann, wie z. B. an eine vordere Projektion, einer hintere Projektion und eine Schrägprojektion, wie beispielsweise für einen Aufbau am Boden oder an der Decke.
Daher ist es nötig, daß eine LCD vertikale und horizontale Treiber hat, die für einen Zweiwege-Abtastbetrieb geeignet sind.
Demgemäß gibt es bezüglich des Eintritts in das Multimedia-Zeitalter ein starkes potentielles Bedürfnis nach einer multimedia-orientierten universellen vielseitigen LCD (nachfolgend ”Mehrzweck-LCD” genannt), die geeignet ist für einen Mehrfach-Abtastbetrieb, eine Vergrößerung der Anzeige, einen Bildbereich-Versatz, ein Schreiben von schwarzen Daten und eine Zweiwege-Abtastung, wie es beschrieben ist.
Unter solchen Umständen sind wiederholt Untersuchungen und Entwicklungen gemacht worden, um eine Mehrzweck-LCD zu entwickeln, bei der eine periphere Treiberschaltung einer TFT-Matrix auf demselben Substrat wie die TFT-Matrix integriert ausgebildet ist, um eine reduzierte Größe und eine verbesserte Wirtschaftlichkeit zu erreichen.
Bei einigen herkömmlichen Fällen ist ein vertikaler Treiber und/oder ein horizontaler Treiber der peripheren Treiberschaltung aus einer Schieberegisterschaltung aufgebaut, die in einem bestimmten Abtastbetrieb in Antwort auf ein Bildsignal, das für eine bestimmte Anzahl von Pixeln formatiert ist, unter Verwendung von nicht mehr als etwa drei Steuersignalen arbeitet.
Jedoch legt in den herkömmlichen Fällen die Verwendung einer Schieberegisterschaltung Aktionen der Schaltung eine unerwünschte Geschwindigkeitsbegrenzung und einer Schreiboperation eine unerwünschte Frequenzbegrenzung auf, so daß es schwierig ist, innerhalb einer Austastperiode schwarze Daten in Pixel eines Leerbereichs zu schreiben.
Daher wäre es in jenen Fällen schwierig, eine praktische Mehrzweck-LCD zu implementieren.
Bei einigen herkömmlichen Fällen ist ein vertikaler Treiber und/oder ein horizontaler Treiber der peripheren Treiberschaltung aus einem Adressendecodierer aufgebaut.
1 zeigt ein Schaltungsdiagramm einer herkömmlichen Mehrzweck-LCD mit einer vertikalen Treiberschaltung, die aus einem Adressendecodierer aufgebaut ist, und
2 zeigt Zeitdiagramme von Signalen, die zu einem sequentiellen Betrieb und keinem Halbbildbetrieb der Mehrzweck-LCD gehören. Signalleitungen und Signale darauf sind mit denselben Bezugszeichen bezeichnet.
In 1 ist die herkömmliche LCD mit dem Bezugszeichen 100 bezeichnet. Die LCD 100 besteht aus einem Flüssigkristallanzeigeelement 101, das aus einer von hinten beleuchteten transparenten Pixelschicht aufgebaut ist, die aus 1.024 × 1.280 in einer Matrix angeordneten aktiven Pixeln Px(i, j) besteht, die gemeinsam ein rechteckiges Anzeigefeld definieren, und aus einer peripheren Treiberschaltung 102, 103, die eine vertikale Treiberschaltung 102 enthält, die aus einem Adressendecodierer 104 gebildet ist, der mit den Pixeln Px(i, j) über 1.024 parallele Abtastzeilen GP-1 GP-1024 verbunden ist, und einer horizontalen Treiberschaltung 103, die mit den Pixeln Px(i, j) über 1.280 parallele Datenleitungen verbunden ist.
Jedes Pixel Px(i, j) ist als kleines rechteckiges Stück (in der Figur gestrichelt) erkennbar, das in der Nähe einer Kreuzungsstelle Cr(i, j) zwischen einer i-ten Abtastzeile und einer j-ten Datenzeile angeordnet ist und durch und zwischen der i-ten und einer i + 1-ten Abtastzeile und der j-ten und einer j + 1-ten Datenzeile definiert ist, oder als Bildelement, das bei einer j-ten Spalte einer i-ten Reihe in einer Pixelmatrix angeordnet ist, wobei i und j beliebige ganze Zahlen sind, so daß folgendes gilt: 1 ≤ i ≤ 1.024 und 1 ≤ j ≤ 1.280.
Jedes Pixel Px(i, j) besteht aus einem Schalt-TFT Tr(i, j), der an seinem Gate-Anschluß mit der i-ten Abtastzeile und an seinem Source-Anschluß oder Drain-Anschluß mit der j-ten Datenzeile verbunden ist, einem gemeinsamen Kondensator Ec(i, j), der mit einer seiner Elektroden mit der noch freien Elektrode des TFT Tr(i, j) und mit seiner anderen Elektrode mit einer geerdeten gemeinsamen Elektrode verbunden ist, und einem Flüssigkristallvolumen, das über den Kondensator Ec(i, j) derart aufgefüllt wird, daß es in Abhängigkeit von einem elektrischen Potential eine optische Anisotropie aufweist, das durch eine Menge von Ladungen entwickelt wird, die in den Kondensator Ec(i, j) geschrieben werden, um als Bilddaten gespeichert zu werden.
Der Adressendecodierer 104 ist mit zwanzig Eingangsanschlüssen 107-1~107-20 zum Empfangen von zwanzig vertikalen Abtast-Steuersignalen AV-0, AV-0- (das Suffix ”–” bedeutet einen negativen Logikpegel, der in der Figur durch ein hochgestelltes ”Minus”-Zeichen dargestellt ist), AV-1, AV-1-, ..., AV-k (k ist eine beliebige ganze Zahl, so daß folgendes gilt: 0 ≤ k ≤ 9), AV-k-, ..., AV-9 und AV-9-versehen.
Wie es in 2 gezeigt ist, hat jedes Steuersignal AV-k oder AV-k- ein Taktsignal mit einer Dauer von T × 2k, wobei T eine Dauer des Steuersignals AV-0 oder AV-0- ist, so daß die 1.024 (= 210 = 2 × 29) Abtastzeilen beliebig wählbar sind, und zwar einzeln oder kombiniert durch eine Kombination von Logikpegeln der Steuersignale.
Daher ist die herkömmliche LCD 100 im sequentiellen Nicht-Halbbildbetrieb, der in 2 gezeigt ist, wie auch im Halbbildbetrieb und im Betrieb zum gleichzeitigen Abtasten zweier Zeilen betreibbar.
Darüber hinaus ist die herkömmliche LCD 100 für eine Bildvergrößerungsanzeige, einen Bildbereichs-Versatz und einen Zweiwege-Abtastbetrieb geeignet.
Weiterhin ist die herkömmliche LCD 100 für eine gleichzeitige Auswahl von Abtastzeilen GP-i geeignet, die mit jenen Pixeln Px(i, j) verbunden sind, die während einer vertikalen Austastperiode mit Daten für eine schwarze Farbe beschrieben werden müssen, was zuläßt, daß ein relativ langes Zeitintervall für das Schreiben vertikaler Schwarzdaten vorgesehen ist.
Demgemäß ist die herkömmliche LCD 100 als praktische Mehrzweck-LCD verwendbar.
3 zeigt ein Schaltungsdiagramm einer herkömmlichen Mehrzweck-LCD mit einer horizontalen Treiberschaltung, die aus einem Adressendecodierer aufgebaut ist, und 4 zeigt Zeitdiagramme von Signalen, die zu einer sequentiellen horizontalen Abtastung der Mehrzweck-LCD gehören. Gleiche Teile oder Stellen wie in den 1 und 2 sind in den 3 und 4 mit denselben Bezugszeichen bezeichnet. Signalleitungen und Signale darauf sind mit gemeinsamen Bezugszeichen bezeichnet, wenn es nicht anders angegeben ist.
In 3 ist die herkömmliche LCD mit dem Bezugszeichen 200 bezeichnet. Die LCD 200 besteht aus einem Flüssigkristallanzeigeelement 101, das aus einer von hinten beleuchteten transparenten Pixelschicht aufgebaut ist, die aus 1.024 × 1.280 in einer Matrix angeordneten aktiven Pixeln Px(i, j) besteht, die gemeinsam einen rechteckigen Anzeigebereich definieren, und aus einer peripheren Treiberschaltung 102–103.
Die periphere Treiberschaltung 102–103 enthält eine vertikale Treiberschaltung 102, die mit den Pixeln Px(i, j) über 1.024 parallele Abtastzeilen GP-1~GP-1024 verbunden ist, und eine horizontale Treiberschaltung 103, die mit den Pixeln Px(i, j) über 1.280 (= 16 × 80) parallelen Daten-Zuführleitungen DS-1~DS-1280 verbunden ist.
Die horizontale Treiberschaltung 103 ist aus einer horizontalen Abtastschaltung 204 aufgebaut, die durch einen Adressendecodierer 205, sechzehn parallele Datenbusleitungen 207-1~207-16 zum jeweiligen Zuführen von sechzehn mehrphasigen Bilddaten S-1~S-16 und achtzig parallelen Blöcken von Daten-Abtast-Halte-Schaltungen (nachfolgend ”SH” genannt) gebildet ist.
Sind p und q willkürliche ganze Zahlen, so daß 1 ≤ p ≤ 16 bzw. 1 ≤ q ≤ 80 gilt, besteht ein q-ter SH-Schaltungsblock aus 16 SH-Schaltungen, von denen eine p-te an ihrem Dateneingangsende mit einer p-ten 207-p der 16 Datenbusleitungen 207-1~207-16 und an ihrem Datenausgangsende mit einer p-ten DS-j (j = 16q + p – 16) der entsprechenden 16 Datenzuführleitungen DS-(16q – 15)~DS-16q verbunden ist.
Eine p-te SH-Schaltung eines q-ten Schaltungsblocks ist aus einem SH-Schalter 208-j (j = 16q + p – 16) als FET aufgebaut, der an seinem Gate-Anschluß mit dem Adressendecodierer 205 verbunden ist, um von ihm einen q-ten SP-q von achtzig parallelen Abtastimpulsen SP-1~SP-80 zu empfangen, und entweder mit seinem Source-Anschluß oder seinem Drain-Anschluß mit beiden Eingangs- und Ausgangsenden der SH-Schaltung, und einem SH-Kondensator 209-j (j = 16q + p – 16), der zwischen dem Datenausgangsende der SH-Schaltung und einer geerdeten gemeinsamen Elektrode angeschlossen ist, um darin Daten S-p zu halten, die von einer entsprechenden Datenbusleitung 207-p abgetastet werden, damit sie während einer Bildschreibperiode in vertikal abgetastete Pixel Px(i, j) geschrieben werden.
Jedes Pixel Px(i, j) ist, genauso wie bei der LCD 100 der 1, als kleines quadratisches Stück (in der Figur gestrichelt) erkennbar, das in der Nähe einer Kreuzungsstelle Cr(i, j) zwischen einer i-ten Abtastzeile und einer j-ten Datenzeile angeordnet ist.
Der Adressendecodierer 204 ist mit vierzehn Eingangsanschlüssen 206-1 '' 206-14 versehen, um vierzehn horizontale Abtast-Steuersignale AH-0, AH-0-, AH-1, AH-1-, ..., AH-r (r ist eine beliebige ganze Zahl, so daß 0 ≤ r ≤ 6 gilt), AH-r-, ..., AH-6 und AH-6- zu empfangen.
Wie es in 4 gezeigt ist, umfaßt jedes Steuersignal AH-r oder AH-r- ein Taktsignal mit einer Dauer von T × 2r, wobei T eine Dauer des Steuersignals AH-0- oder AH-0- ist, so daß die 80 (= zwischen 26 und 27) SH-Schaltungsblöcke beliebig, einzeln oder in Kombination durch eine Kombination von Logikpegeln der Steuersignale, wählbar sind. In 4 ist eine sequentielle vertikale Abtastung als eine Reihe von Ereignissen einer Bilddatenschreibaktion dargestellt, die durch eine Abtastendzeit t0 (= t0 + T × q) gezeigt ist.
Daher ist die herkömmliche LCD 200 in jedem Betrieb betreibbar, den die vertikale Treiberschaltung 102 zuläßt.
Insbesondere ist die herkömmliche LCD 200 für eine gleichzeitige Auswahl aller 80 SH-Schaltungsblöcke zum Schreiben von Schwarzdaten in obere und untere Leerbereiche während einer horizontalen Austastperiode geeignet, was zuläßt, daß ein relativ langes Zeitintervall für das Schreiben von Schwarzdaten in obere und untere Leerbereiche vorgesehen wird.
Darüber hinaus ist die herkömmliche LCD 200 für eine gleichzeitige Auswahl jeweiliger SH-Blöcke jener SH-Schaltungen geeignet, die den linken und rechten Leerbereichen entsprechen, die während einer horizontalen Austastperiode in schwarz anzuzeigen sind, was zuläßt, daß auch für das Schreiben von Schwarzdaten in linke und rechte Leerbereiche ein relativ langes Zeitintervall vorgesehen ist.
Demgemäß ist die herkömmliche LCD 200 als praktische Mehrzweck-LCD verwendbar.
Jedoch gibt es bei den herkömmlichen LCDs 100 und 200 aufgrund der Verwendung eines Adressendecodierers 104 oder 204 Probleme.
Im Fall der LCD 100 muß dann, wenn sich die Anzahl der Abtastzeilen GP-i erhöht, jene der Steuersignalanschlüsse 107-1~107-20 wie auch jene der Paare von Steuerleitungen AV-k und AV-k- erhöht werden, was dazu führt, daß die Größe eines LCD-Moduls erhöht wird, was in erhöhten Produktionskosten resultiert.
Beispielsweise benötigen selbst die 1.024 Abtastzeilen die 20 Steuersignalanschlüsse 107-1~107-20. Wenn die Anzahl von Abtastzeilen 1.024 übersteigt, sind wenigstens 22 Anschlüsse erforderlich.
Im Fall der LCD 200 muß dann, wenn sich die Anzahl von Datenzuführleitungen DS-j erhöht und/oder jene der Datenbusleitungen 207-1~207-16 oder Phasen von Bilddaten sich erniedrigt, die Anzahl der Steuersignalanschlüsse 206-1~206-14 wie auch jene der Paare von Steuerleitungen AH-r und AH-r- erhöht werden, was dazu führt, daß die Größe eines LCD-Moduls erhöht wird, was in erhöhten Produktionskosten resultiert.
Beispielsweise benötigen selbst die 1.280 Datenzuführleitungen, die mit den Datenbusleitungen 207-p von anzahlmäßig nicht weniger als 16 verbunden sind, die 14 Steuersignalanschlüsse 206-1~206-14. Wenn sich die Anzahl von Busleitungen für die 1.280 Datenzuführleitungen auf 8 erniedrigt, sind 16 Steuersignalanschlüsse erforderlich.
Somit führt die Verwendung eines Adressendecodierers zu einer erhöhten Anzahl von Steuersignalen, von denen eine Kombination von Logikpegeln für eine Adressenauswahl verantwortlich ist, so daß eine Erhöhung eines Rauschens und/oder von Zeitunterschieden zwischen den Steuersignalen dazu neigt, ein Signal-zu-Rausch-(nachfolgend ”SN” genannt)-Verhältnis eines Ausgangssignals zu verschlechtern.
Die EP 0574920 A2 beschreibt eine Aktivmatrix-Anzeigevorrichtung mit einer Vielzahl von in einer Matrix angeordneten Anzeigeelementen, von denen jedes ein Bildelement bildet, wobei gegenüberliegende Elektroden mit einem dazwischen befindlichen elektrooptischen Material und einem Transistor mit einer Gateelektrode zur Ansteuerung des Bildelements aufweisen und mit Mitteln zum Liefern von Gatepulsen in aufeinanderfolgender Weise an die Gateelektrode während einer ausgewählten Zeitperiode, um an jedem Bildelement Videosignale anzulegen, und mit Mitteln zum Beenden der Gatepulse während einer nicht-ausgewählten Zeitperiode, um die angelegten Videosignale zu halten und Mittel zum Unterdrücken einer Spannungsverschiebung der angelegten Videosignale.
Die US 5 298 913 A beschreibt eine ferroelektrische Flüssigkristallanzeige, welche während einer bestimmten Periode zum Wiederbeschreiben der Bildelemente in einer horizontalen Abtastperiode erfordert und M Abtastzeilen aufgeteilt in mehrere Gruppen von K Abtastzeilen aufweist, wobei Elemente zur Zuführung der Abtastsignale zu den M Abtastzeilen zur Wiederbeschreibung des Bildes vorhanden sind. Die Abtastsignal-Versorgungselemente liefern Abtastsignale zur ersten Abtastzeile jeder Gruppe des ersten Rahmens zur zweiten Abtastzeile jeder Gruppe des zweiten Rahmens und zur K-ten Abtastzeile jeder Gruppe im harten Rahmen, so dass die M Abtastzeilen durch K-faches Abtasten wiederbeschrieben werden.
Die EP 0553823 A2 beschreibt eine Horizontalansteuerschaltung mit einem Schieberegister zur Erzeugung von Horizontalabtastpulsen der Horizontalabtastpulse der m-ten Stufe hat eine ansteigende Flanke in Phase mit einer abfallenden Flanke des Horizontalabtastpulses der N-ten Stufe. Die Horizontalansteuerschaltung ist anwendbar auf eine zweidimensionale Adressiereinrichtung und eine Flüssigkristallanzeige, um fehlerhafte vertikale Streifen auf dem angezeigten Bild zu vermeiden.
Die US 4 870 399 A beschreibt eine Eingangsschaltung für eine aktiv adressierte Anzeige, die aufeinanderfolgend Pixel von Videoinformation in hoher Geschwindigkeit schaltet. Die Pixel mit Videoinformation befinden sich auf Signalleitungen für einen vollständigen Schaltzyklus und werden in vertikale Versorgungsleitungen der Anzeige während eines Zeitintervalls entsprechend dem Umschaltzyklus umgesetzt.
Die DE 3817967 A1 beschreibt eine Dünnfilmtransistor-Matrix-adressierbare Flüssigkristallanzeige, welche eine konstante Effektivspannungskurve auf den Datenleitungen aufweist. Dadurch wird die Unbestimmtheit in den Spannungspegeln auf ein Pixelelement, die durch parasitäre Kapazitätseffekte zwischen den Datenleitungen und den Pixelelektroden hervorgerufen wird, eliminiert.
Die DE 3508979 C2 beschreibt ein Bildwiedergabegerät mit einem Bildschirm aus untereinander gleichen und in Form einer Punktmatrix angeordneten Bildelementen mit einer Horizontalabtastschaltung, einer Vertikalabtastschaltung und einer Bildbereichsauswahlschaltung zur wahlweisen Ansteuerung ungeradzahliger oder geradzahliger Bildschirmzeilen, und mit einer Bildbereichsunterscheidungsschaltung, die an ihrem Eingang Vertikalsynchronisierungssignale und nachfolgende untereinander äquivalente Pulse empfängt und in Abhängigkeit davon, ob die Anzahl der äquivalenten Pulse ungeradzahlig oder geradzahlig ist, den Signalzustand an dem Ausgang ändert.
Die vorliegende Erfindung ist unter Berücksichtigung solcher Punkte gemacht worden.
Es ist daher eine erste Aufgabe der vorliegenden Erfindung, eine praktische Mehrzweck-LCD zu schaffen, deren periphere Treiberschaltung mit einer relativ kleinen Anzahl von Steuersignalanschlüssen arbeitet, was ein verbessertes SN-Verhältnis (Rauschabstand), eine effektive Größenreduktion und einen verbesserten Kosteneffekt zuläßt.
Die Aufgabe wird gelöst durch eine Flüssigkristallanzeige gemäß Ansprüchen 1, 5, und 8 sowie ein Ansteuerverfahren zum Ansteuern einer Flüssigkristallanzeige gemäß Ansprüchen 9, 13, und 17.
Gemäß einer besonderen Ausgestaltung der Erfindung sind die Logikgatterschaltungen jeweils NAND-Schaltungen mit 2 Eingängen.
Gemäß einer weiteren besonderen Ausgestaltung der Erfindung weist die Abtastschaltung Schaltungseinrichtungen zum Verschieben des Impulssignals in einem Zweiwege-Betrieb auf.
Gemäß einer weiteren besonderen Ausgestaltung der Erfindung ist die ganze Zahl M größer als drei.
Die Aufgabe, Merkmale und Vorteile der vorliegenden Erfindung werden bei Betrachtung der folgenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen klarer, wobei:
1 ein Schaltungsdiagramm einer herkömmlichen Mehrzweck-LCD mit einer vertikalen Treiberschaltung ist, die aus einem Adressendecodierer aufgebaut ist;
2 Zeitdiagramme von Signalen zeigt, die zu einem sequentiellen Abtastbetrieb ohne Zeilensprungverfahren bei der herkömmlichen Mehrzweck-LCD der 1 gehören;
3 ein Schaltungsdiagramm einer herkömmlichen Mehrzweck-LCD mit einer horizontalen Treiberschaltung ist, die aus einem Adressendecodierer aufgebaut ist;
4 Zeitdiagramme von Signalen zeigt, die zu einer horizontalen sequentiellen Abtastung in der herkömmlichen Mehrzweck-LCD der 3 gehören;
5 ein Schaltungsdiagramm einer Mehrzweck-LCD mit einer vertikalen Treiberschaltung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist;
6 Zeitdiagramme der Signale zeigt, die zu einem Ansteuern für eine sequentielle Abtastung nach unten der LCD der 5 gehören, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
7 Zeitdiagramme von Signalen zeigt, die zu einem Ansteuern der LCD der 5 gehören, und zwar für ein sequentielles Abtasten nach oben, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
8 Zeitdiagramme von Signalen zeigt, die zu einer Ansteuerung der LCD der 5 gehören, und zwar für eine Bildvergrößerung auf ein Doppeltes in der vertikalen und horizontalen Richtung, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
9 Zeitdiagramme von Signalen zeigt, die zu einer Ansteuerung der LCD der 5 gehören, und zwar für eine Bildvergrößerung auf ein Vierfaches in der vertikalen und horizontalen Richtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
10 Zeitdiagramme von Signalen zeigt, die zu einem Ansteuern der LCD der 5 gehören, und zwar für ein Zeilensprungabtasten gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
11 Zeitdiagramme von Signalen zeigt, die zu einer Ansteuerung der LCD der 5 gehören, und zwar für eine Bildvergrößerung auf ein 1,6-faches in einer vertikalen Richtung, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
12 Diagramme von Signalen zeigt, die zu einer Ansteuerung der LCD der 5 gehören, und zwar zum Schreiben von schwarzen Daten in obere und untere Leerbereiche, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
13 Zeitdiagramme von Signalen zeigt, die zu einer Ansteuerung der LCD der 5 gehören, und zwar zum Schreiben von schwarzen Daten in obere und untere Leerbereiche, um einen Versatz eines Bildes nach oben durchzuführen, das für eine kleinere Anzahl von Pixeln formatiert ist, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
14 Zeitdiagramme von Signalen zeigt, die zu einer Ansteuerung der LCD der 5 gehören, und zwar zum Schreiben von schwarzen Daten in obere und untere Leerbereiche auf eine abgeänderte Weise, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
15 ein Schaltungsdiagramm einer Mehrzweck-LCD mit einer horizontalen Treiberschaltung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist;
16 Zeitdiagramme von Signalen zeigt, die zu einer Ansteuerung der LCD der 15 gehören, und zwar für eine sequentielle Abtastung nach rechts mit einer normalen Genauigkeit, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
17 Zeitdiagramme von Signalen zeigt, die zu einer Ansteuerung der LCD der 15 gehören, und zwar für eine sequentielle Abtastung nach rechts mit einer verbesserten Genauigkeit, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
18 Zeitdiagramme von Signalen zeigt, die zu einer Ansteuerung der LCD der 15 gehören, für eine sequentielle Abtastung nach rechts mit einer weiter verbesserten Genauigkeit, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
19 Zeitdiagramme von Signalen zeigt, die zu einer Ansteuerung der LCD der 15 gehören, und zwar für eine sequentielle Abtastung nach links, gemäß einem Ausführugnsbeispiel der vorliegenden Erfindung;
20 Zeitdiagramme von Signalen zeigt, die zu einer Ansteuerung der LCD der 15 gehören, und zwar zum Schreiben von schwarzen Daten in obere und untere Leerbereiche, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
21 und 22 zusammengehörend Zeitdiagramme von Signalen zeigen, die zu einer Ansteuerung der LCD der 15 gehören, und zwar zum Schreiben von schwarzen Daten in linke und rechte Leerbereiche, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
23 ein Schaltungsdiagramm einer Mehrzweck-LCD mit einer abgeänderten horizontalen Treiberschaltung, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist; und
24 Zeitdiagramme von Signalen zeigt, die zu einer Ansteuerung der LCD der 24 gehören, und zwar zum Schreiben von schwarzen Daten in obere und untere Leerbereiche, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
Nachfolgend werden bevorzugte Ausführungsbeispiele der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen detailliert gezeigt. Gleiche Teile oder Elemente sind mit gleichen Bezugszeichen bezeichnet. Signalleitungen und Signale darauf sind mit gemeinsamen Bezugszeichen bezeichnet, wenn nichts anderes angegeben ist.
Nimmt man nun Bezug auf 5 ist eine LCD gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung mit einem Bezugszeichen 10 bezeichnet. Die LCD 10 weist ein Flüssigkristallanzeigeelement 101 auf, das aufgebaut ist aus einer von hinten beleuchteten transparenten Pixelschicht, die aus einer Matrix von 1.024 × 1.280 aktiven Pixeln Px(i, j) besteht, die gemeinsam einen rechteckigen Anzeigebereich definieren, und aus einer peripheren Treiberschaltung 12-103 mit einer vertikalen Treiberschaltung 12, die mit 1.024 Reihen der Matrix von Pixeln Px(i, j) über 1.024 (= 4 × 256) parallele Abtastleitungen GP-1~GP-1024 verbunden ist, und mit einer horizontalen Treiberschaltung 103, die mit 1.280 Spalten der Matrix von Pixeln Px(i, j) über 1.280 parallele Datenleitungen verbunden ist.
Die vertikale Treiberschaltung 12 weist 257 (= 256 + 1) Halbbit-Abtastschaltungen 14-1~14-257 auf, von denen jeweilige Verbindungen über 1.024 parallele NAND-Gatterschaltungen 15-1~15-1024 und 1.024 parallele invertierende Ausgangspufferschaltungen 16-1~16-1024 mit den Abtastleitungen GP-1~GP-1024 verbunden sind.
Die Halbbit-Abtastschaltungen 14-1~14-257 sind dazwischen seriell angeschlossen, um eine Impulssignal-Schiebeschaltung 17 zu bilden. Die Schiebeschaltung 17 ist mit einem ersten Anschluß 17-1 versehen zum Empfangen eines Impulssignals VSTa, das ihm als Treibersignal für eine vertikale Abtastung nach unten eingegeben wird, und einem zweiten Anschluß 17-2 zum Empfangen eines Impulssignals VSTb, das ihm als Treibersignal für eine vertikale Abtastung nach oben eingegeben wird, wodurch eine Zweiwegeabtastung ermöglicht wird. In der Schiebeschaltung 17 wird das eingegebene Impulssignal VSTa oder VSTb synchron mit einem der paarweisen zweiphasigen Taktsignale CLK in eine zweier Richtungen verschoben (6 und 7), das als Treibersignal für das Verschieben in eine der beiden Richtungen gewählt wird, so daß 256 Abtastsignale P-1~P-256 von den 256 Verbindungsstellen zwischen den 257 Halbbit-Abtastschaltungen mit einer Verzögerung verfügbar sind, die gleich der Hälfte eines Impulszyklus des ausgewählten Taktsignals CLK ist. Die Schiebeschaltung 17 verwendet somit insgesamt selektiv vier Treibersignale.
Die 1.024 NAND-Gatterschaltungen 15-i und die 1.024 Ausgangspufferschaltungen 16-i sind in 256 Schaltungsblöcke gruppiert, von denen ein s-ter (s ist eine beliebige ganze Zahl, so daß 1 ≤ s ≤ 256 gilt), aus aufeinanderfolgenden vier 15-(4s – 3)~15-4s der NAND-Gatterschaltungen 15-i und aufeinanderfolgenden vier 16-(4s – 3}~16-4s der Pufferschaltungen 16-i besteht, wovon Ausgangsanschlüsse mit entsprechenden vier GP-(4s – 3)~GP-4s der Abtastleitungen GP-i verbunden sind. Die vier Gatterschaltungen 15-(4s – 3)~15-4s sind an ihren ersten Eingangsanschlüssen über einen gemeinsamen Anschluß mit der Anschlußstelle zwischen benachbarten zwei 14-s und 14-(s + 1) der 257 Halbbit-Schaltungen 14-1~14-257 verbunden, um davon ein entsprechendes P-s der Abtastsignale P-1~P-256 zu empfangen, und an ihren Ausgangsanschlüssen parallel zu Eingangsanschlüssen der vier Pufferschaltungen 16-(4s – 3)~16-4s.
Läßt man s eine willkürliche ungerade Zahl s0 sein, enthält somit jedes Paar von s0-ten und s0 + 1-ten der 256 Schaltungsblöcke aufeinanderfolgende acht 15-(4s0 – 3)~15-4(s0 + 1) der NAND-Gatterschaltungen 15-i, wobei die zweiten Eingangsanschlüsse der acht Schaltungen 15-(4s0 – 3)~15-(4s0 + 4) parallel mit nicht gezeigten Eingangsanschlüssen von acht unterschiedlichen Treibersignalen als Steuersignale G-1~G-8 der NAND-Gatter verbunden sind.
Läßt man N (= 256) eine Anzahl von Blockschaltungen und M (= 4) eine Anzahl von Logikgatterschaltungen (15-i) in jeder Blockschaltung sein, hat somit eine jeweilige (s-te) von N Kombinationen von aufeinanderfolgenden M einer Gesamtheit von M × N (= 1.024) Logikgatterschaltungen jeweilige erste Eingangsanschlüsse der aufeinanderfolgenden M Logikgatterschaltungen über einen gemeinsamen Anschluß mit einer entsprechenden (s-ten) von N Verbindungsstellen zwischen N + 1 (= 257) hintereinandergeschalteten Halbbit-Abtastschaltungen (14-s) verbunden, d. h. mit einem Ausgangsanschluß einer entsprechenden (s-ten) von N Halbbit-Abtastschaltungen einer Schiebeschaltung (17), die in einem Zweiwegebetrieb mit ausgewählten zwei von vier Abtasttreibersignalen arbeitet.
Eine jeweilige von 2M (= 8) Kombinationen solcher N/2 = (128) der M × N (= 1.024) Logikgatterschaltungen, die an jeder 2M-ten (= 8-ten) Stelle oder in Intervallen von 2M – 1 (= 7) der M × N Logikgatterschaltungen auftreten, hat jeweilige zweite Eingangsanschlüsse der N/2 Logikgatterschaltungen mit jeweiligen gemeinsamen Anschlüssen von 2M Gattertreibersignalen verbunden.
Demgemäß übersteigt eine Gesamtheit der Treibersignale, die zu einer vertikalen Treiberschaltung 12 einzugeben sind, 2M (= 8) + 4 nicht, was beim vorliegenden Ausführungsbeispiel gleich 12 ist, was verglichen mit der herkömmlichen LCD 100, bei der die Anzahl erforderlicher Steuersignalanschlüsse für einen Adressendecodierer sich auf 20 beläuft, 3/5 entspricht.
Wenn die Anzahl von Abtastleitungen 1.024 übersteigt, sind in einem herkömmlichen Fall, bei dem ein Adressendecodierer verwendet wird, wenigstens 22 Steuersignale erforderlich. Jedoch wird bei einer LCD gemäß dem Ausführungsbeispiel die Anzahl von Treibersignalanschlüssen für eine vertikale Treiberschaltung auf etwa die Hälfte einer herkömmlichen Zahl gedrückt.
Beim vorliegenden Ausführungsbeispiel ist die Impulssignal-Schiebeschaltung 17 aus hintereinandergeschalteten 256 Halbbit-Abtastschaltungen 14-s aufgebaut, von denen Ausgaben P-s zu 256 Kombinationen von vier NAND-Gatterschaltungen 15-i eingegeben werden, um 1.024 Abtastleitungen GP-i anzusteuern.
Bei einer Abänderung des Ausführungsbeispiels kann eine Impulssignal-Schiebeschaltung vorzugsweise aus hintereinandergeschalteten 512 Halbbit-Abtastschaltungen aufgebaut sein, von denen Ausgaben zu 512 Kombinationen von zwei NAND-Gatterschaltungen eingegeben werden, um 1.024 Abtastleitungen anzusteuern.
Bei einer Abänderung kann eine Anzahl der Steuersignale der NAND-Gatterschaltungen so gelassen werden, wie sie ist, nämlich acht, oder auf vier reduziert werden.
Das vorliegende Ausführungsbeispiel verwendet die 1.024 NAND-Gatterschaltungen 15-i, die bei einer Abänderung durch 1.024 NOR-Gatterschaltungen ersetzt werden können. In diesem Fall können die NOR-Gatterschaltungen Eingangssignale empfangen, die bezüglich des logischen Pegels zu den Ausgangssignalen P-s der Halbbit-Abtastschaltungen 14-s des Ausführungsbeispiels entgegengesetzt sind, und die invertierenden Ausgangspufferschaltungen 16-i können durch nicht invertierende Pufferschaltungen ersetzt werden.
6 zeigt Zeitdiagramme von Signalen, die zu einem sequentiellen Abtastbetrieb nach unten der Mehrzweck-LCD 10 der 5 gehören.
Wie es in 6 gezeigt ist, wird, läßt man T ein Abtastleitungs-Auswahlintervall sein, ein Taktsignal CLK mit einer Taktperiode von 8 × T zu 257 Halbbit-Abtastschaltungen 14-s eingegeben, und ein Impulssignal VSTa mit einer Impulsdauer von 8 × T wird zu der Schiebeschaltung 17 von dem Eingangsanschluß 17-1 eingegeben, und zwar zu in der Figur gezeigten Zeiten. Das Impulssignal VSTa wird synchron zu dem Taktsignal CLK sequentiell verschoben, so daß die 256 Halbbit-Abtastschaltungen 14-1~14-256 als ihre Ausgangssignale P-1~P-256 256 Impulssignale mit einer Impulsdauer von 8 × T und einer um eine Periode um 4 × T sequentiell verschobenen Phase ausgeben.
Die Schiebeschaltung 17, die für ein Ansteuern mit einem Paar selektiver zweiphasiger Taktsignale geeignet ist, kann ein externes Taktsignal aufweisen, das ihr mit einer zu dem obigen Taktsignal CLK umgekehrten Phase eingegeben wird.
Darüber hinaus werden, wie es in 6 gezeigt ist, acht Impulssignale G-1~G-8 mit einer Impulsdauer von T, einer Impulsperiode von 8 × T und ihren um eine Periode von T sequentiell verschobenen Phasen als Steuersignale der 1.024 NAND-Gatterschaltungen 15-i eingegeben.
Als Ergebnis geben die 1.024 Ausgangspufferschaltungen 16-i als Abtastsignale GP-i darauf 1.024 Impulssignale mit einer Impulsdauer von T und ihren um eine Periode von T sequentiell verschobenen Phasen aus.
Gleichermaßen gibt es Ausgangssignale für einen sequentiellen Abtastbetrieb nach unten.
Bei dem vorliegenden Ausführungsbeispiel hat, läßt man n eine willkürliche positive ganze Zahl sein, die nicht größer als 128 ist, das Steuersignal G-1, das einer NAND-Gatterschaltung 15-(1 + 8(n – 1)) (d. h. 15-(8n – 7)) eingegeben wird, eine Anstiegszeit, die ausgehend von einer Anstiegszeit eines Ausgangssignals P-(2n – 1) einer (2n – 1)-ten Halbbit-Abtastschaltung 14-(2n – 1) um 2 × T verzögert ist. Gleichermaßen wird jedes der anderen Steuersignalen G-2~G-8 verzögert, um dadurch ein Übersprech-Rauschen in einem Ausgangssignal vollständig auszulöschen.
Wenn das Ausgangssignal P-(2n – 1) der Halbbit-Abtastschaltung 14-(2n – 1) dieselbe Anstiegszeit wie das Steuersignal G-1 hat, das zu der NAND-Gatterschaltung 15-(1 + 8(n – 1)) eingegeben wird, können die zugehörigen Ausgangssignale der vertikalen Treiberschaltung 12 ein Rauschen aufweisen, das darin mit einer Zeitverzögerung von 7 × T verursacht wird, nachdem sie abgefallen sind.
7 zeigt Zeitdiagramme von Signalen, die zu einem sequentiellen Abtastbetrieb nach oben der Mehrzweck-LCD 10 der 5 gehören.
Wie es in 7 gezeigt ist, wird, läßt man T ein Abtastleitungs-Auswahlintervall sein, ein Taktsignal CLK mit einer Taktperiode von 8 × T zu den 257 Halbbit-Abtastschaltungen 14-s eingegeben, und ein Impulssignal VSTb mit einer Impulsdauer von 8 × T wird zu der Schiebeschaltung 17 von dem Eingangsanschluß 17-2 eingegeben, und zwar zu einer in der Figur gezeigten Zeit. Das Impulssignal VSTb wird synchron zu dem Taktsignal CLK in einer umgekehrten Richtung zu 6 sequentiell verschoben, so daß 256 Halbbit-Abtastschaltungen 14-257~14-2 als ihre Ausgangssignale P-256~P-1 256 Impulssignale mit einer Impulsdauer von 8 × T und einer um eine Periode von 4 × T in einer umgekehrten Richtung sequentiell verschobenen Phase ausgeben.
Wie beim Fall der 6 kann die Schiebeschaltung 17 ein externes Taktsignal aufweisen, das ihr von dem Eingangsanschluß 17-2 eingegeben wird und gegenüber dem obigen Taktsignal CLK eine umgekehrte Phase hat.
Darüber hinaus werden, wie es in 7 gezeigt ist, acht Impuissignale G-1~G-8 mit einer Impulsdauer von T, einer Impulsperiode von 8 × T und ihren um eine Periode von T sequentiell verschobenen Phasen in einer umgekehrten Richtung als Steuersignale der 1.024 NAND-Gatterschaltungen 15-i eingegeben.
Als Ergebnis geben die 1.024 Ausgangspufferschaltungen 16-i als Abtastsignale GP-i daraus 1.024 Impulssignale mit einer Impulsdauer von T und ihren um eine Periode von T in umgekehrter Richtung sequentiell verschobenen Phasen aus.
Gleichermaßen gibt es Ausgangssignale für einen sequentiellen Abtastbetrieb nach oben.
Bei dem vorliegenden Ausführungsbeispiel hat unter der Annahme, daß n eine willkürliche positive ganze Zahl ist, die nicht größer als 128 ist, das Steuersignal G-8, das zu einer NAND-Gatterschaltung 15-8n eingegeben wird, eine Anstiegszeit, die gegenüber einer Anstiegszeit eines Ausgangssignals P-2n einer 2n-ten Halbbit-Abtastschaltung 14-2n um 2 × T verzögert ist. Gleichermaßen wird jedes andere Steuersignal G-7~G-1 verzögert, um dadurch ein Übersprech-Rauschen in einem Ausgangssignal vollständig auszulöschen.
Wenn das Ausgangssignal P-2n der Halbbit-Abtastschaltung 14-2n dieselbe Anstiegszeit wie das Steuersignal G-8 hat, das zu der NAND-Gatterschaltung 14-8n eingegeben wird, können zugehörige Ausgangssignale der vertikalen Treiberschaltung 12 ein Rauschen aufweisen, das darin mit einer Zeitverzögerung von 7 × T verursacht wird, nachdem sie abgefallen sind.
8 zeigt Zeitdiagramme von Signalen, die zu einem Ansteuern für eine Bildvergrößerung auf das Doppelte sowohl in vertikaler als auch in horizontaler Richtung der Mehrzweck-LCD 10 der 5 gehören. Die Vergrößerung auf das Doppelte benötigt eine gleichzeitige zweizeilige Abtastung und eine Aufteilung von Bilddaten auf ein Paar benachbarter Datenleitungen.
Wie es in 8 gezeigt ist, wird unter der Annahme, daß T ein Abtastleitungs-Auswahlintervall ist, ein Taktsignal CLK mit einer Taktperiode von 4 × T zu den 257 Halbbit-Abtastschaltungen 14-s eingegeben, und ein Impulssignal VSTa mit einer Impulsdauer von 4 × T wird zu der Schiebeschaltung 17 von dem Eingangsanschluß 17-1 eingegeben, und zwar zu in der Figur gezeigten Zeiten. Das Impulssignal VSTa wird synchron zu dem Taktsignal CLK sequentiell verschoben, so daß 256 Halbbit-Abtastschaltungen 14-1~14-256 als ihre Ausgangssignale P-1~P-256 256 Impulssignale ausgeben, die eine Impulsdauer von 4 × T haben und bezüglich der Phase um eine Periode von 2 × T sequentiell verschoben sind.
Die Schiebeschaltung 17, die für ein Ansteuern mit einem Paar von selektiven zweiphasigen Taktsignalen geeignet ist, kann ein ihr eingegebenes externes Taktsignal mit einer zu dem obigen Taktsignal CLK umgekehrten Phase haben.
Darüber hinaus sind, wie es in 8 gezeigt ist, die Steuerimpulse G-1 und G-2, G-3 und G-4, G-5 und G-6, und G-7 und G-8 miteinander verbunden, um vier Impulssignale zu erzeugen, die eine Impulsdauer von T und eine Impulsperiode von 4 × T haben, und deren Phasen um eine Periode von T sequentiell verschoben sind, und die als Steuersignale der 1.024 NAND-Gatterschaltungen 15-i eingegeben werden.
Als Ergebnis geben die 1.024 Ausgangspufferschaltungen 16-i als Abtastsignale GP-i daraus 512 Paare von Impulssignalen aus, die für die gleichzeitige zweizeilige Abtastung geeignet sind.
Die horizontale Treiberschaltung 103 kann für die Aufteilung von Bilddaten auf ein Paar benachbarter Datenleitungen geeignet sein.
Somit ist die LCD 10 für die Bildvergrößerung auf das Doppelte sowohl in vertikaler als auch horizontaler Richtung geeignet.
Das vorliegende Ausführungsbeispiel kann auf eine gleichzeitige zweizeilige Abtastung in einem solchen Betrieb angewendet werden, daß in jedem ungeradzahligen Feld beim Abtasten einer ungeradzahligen Leitung bzw. Zeile zum Schreiben von Bilddaten dorthinein eine nachfolgende geradzahlige Leitung bzw. Zeile gleichzeitig abgetastet wird, um jene Daten zu schreiben, und daß in jedem ungeradzahligen Feld beim Abtasten einer geradzahligen Leitung zum Schreiben von Bilddaten dorthinein eine nachfolgende ungeradzahlige Leitung gleichzeitig abgetastet wird, um diese Daten zu schreiben.
Bei dem vorliegenden Ausführungsbeispiel hat unter der Annahme, daß n eine willkürliche positive ganze Zahl ist, die nicht größer als 128 ist, das Steuersignal G-1, das zu einer NAND-Gatterschaltung 15-(1 + 8(n – 1)) eingegeben wird, eine Anstiegszeit, die gegenüber einer Anstiegszeit eines Ausgangssignals P-(2n – 1) einer (2n – 1)-ten Halbbit-Abtastschaltung 14-(2n – 1) um T verzögert ist.
Gleichermaßen wird jedes andere Steuersignal G-2~G-8 verzögert, um dadurch ein Übersprech-Rauschen in einem Ausgangssignal vollständig auszulöschen.
Wenn das Ausgangssignai P-(2n – 1) der Halbbit-Abtastschaltung 14-(2n – 1) dieselbe Anstiegszeit wie das Steuersignal G-1 hat, das zu der NAND-Gatterschaltung 15-(1 + 8(n – 1)) eingegeben wird, können zugehörige Ausgangssignale der vertikalen Treiberschaltung 12 ein Rauschen aufweisen, das darin mit einer Zeitverzögerung von 3 × T verursacht wird, nachdem sie abgefallen sind.
9 zeigt Zeitdiagramme von Signalen, die zu einer Ansteuerung für eine Bildvergrößerung auf ein 4-faches sowohl in vertikaler als auch in horizontaler Richtung der Mehrzweck-LCD 10 der 5 gehören. Die 4-fache Vergrößerung benötigt eine gleichzeitige Abtastung von 4 Leitungen und eine Aufteilung von Bilddaten auf vier benachbarte Datenleitungen.
Wie es in 9 gezeigt ist, wird unter der Annahme, daß T ein Abtastleitungs-Auswahlintervall ist, ein Taktsignal CLK mit einer Taktperiode von 2 × T zu den 257 Halbbit-Abtastschaltungen 14-s eingegeben, und ein Impulssignal VSTa mit einer Impulsdauer von 2 × T wird zu der Schiebeschaltung 17 von dem Eingangsanschluß 17-1 eingegeben, und zwar zu in der Figur gezeigten Zeiten. Das Impulssignal VSTa wird synchron zu dem Taktsignal CLK sequentiell verschoben, so daß 256 Halbbit-Abtastschaltungen 14-1~14-256 als ihre Ausgangssignale P-1~P-256 256 Impulssignale mit einer Impulsdauer von 2 × T und bezüglich der Phase um eine Periode von T sequentiell verschoben ausgeben.
Die Schiebeschaltung 17, die für ein Ansteuern mit einem Paar selektiver zweiphasiger Taktsignale geeignet ist, kann ein ihr eingegebenes externes Taktsignal mit einer gegenüber dem obigen Signal CLK umgekehrten Phase aufweisen.
Darüber hinaus sind, wie es in 9 gezeigt ist, die Steuerimpulse G-1~ G-4 und G-5~G-8 miteinander verbunden, um zwei Impulssignale mit einer Impulsdauer T, einer Impulsperiode von 2 × T und ihren um eine Periode von T verschobenen Phasen zu erzeugen, die als Steuersignale der 1.024 NAND-Gatterschaltungen 15-i eingegeben werden.
Als Ergebnis geben die 1.024 Ausgangspufferschaltungen 16-i als Abtastsignale GP-i davon 256 Vierfache von Impulssignalen aus, die für die gleichzeitige Abtastung von 4 Leitungen geeignet sind.
Die horizontale Treiberschaltung 103 kann für die Aufteilung von Bilddaten auf vier benachbarte Datenleitungen geeignet sein.
Somit ist die LCD 10 für die Bildvergrößerung auf ein 4-faches sowohl in vertikaler als auch horizontaler Richtung geeignet.
Bei dem vorliegenden Ausführungsbeispiel hat, unter der Annahme, daß n eine willkürliche positive ganze Zahl ist, die nicht größer als 128 ist, das Steuersignal G-1, das zu einer NAND-Gatterschaltung 15-(1 + 8(n – 1)) eingegeben wird, eine Anstiegszeit, die gegenüber einer Anstiegszeit eines Ausgangssignals P-(2n – 1) einer (2n – 1)-ten Halbbit-Abtastschaltung 14-(2n – 1) um T/2 verzögert ist. Gleichermaßen wird jedes andere Steuersignal G-2~G-8 verzögert, um dadurch ein Übersprech-Rauschen in einem Ausgangssignal vollständig auszulöschen.
Wenn das Ausgangssignal P-(2n – 1) der Halbbit-Abtastschaltung 14-(2n – 1) dieselbe Anstiegszeit wie das Steuersignal G-1 hat, das zu der NAND-Gatterschaltung 15-(1 + 8(n – 1)) eingegeben wird, können zugehörige Ausgangssignale der vertikalen Treiberschaltung 12 ein Rauschen haben, das mit einer Zeitverzögerung von T verursacht wird, nachdem sie abgefallen sind.
10 zeigt Zeitdiagramme von Signalen, die zu einem Halbbildbetrieb bzw. einem Zeilensprungbetrieb der Mehrzweck-LCD 10 der 5 gehören, wobei eine vorbestimmte Anzahl sequentiell angeordneter Abtastleitungen in einem Zeilensprungverfahren abgetastet werden, so daß in jedem ungeradzahligen Feld ungeradzahlige Leitungen sequentiell abgetastet werden, und in jedem geradzahligen Feld geradzahlige Leitungen sequentiell abgetastet werden.
Wie es in 10 gezeigt ist, wird in einem ungeradzahligen Feld, unter der Annahme, daß T ein Abtastleitungs-Auswahlintervall ist, ein Taktsignal CLK mit einer Taktperiode von 4 × T zu den 257 Halbbit-Abtastschaltungen 14-s eingegeben, und ein Impulssignal VSTa mit einer Impulsdauer 4 × T wird zu der Schiebeschaltung 17 von dem Eingangsanschluß 17-1 eingegeben, und zwar zu in der Figur gezeigten Zeiten. Das Impulssignal VSTa wird synchron zu dem Taktsignal CLK sequentiell verschoben, wo daß 256 Halbbit-Abtastschaltungen 14-1~14-256 als ihre Ausgangssignale P-1~P-256 256 Impulssignale ausgeben, die eine Impulsdauer von 4 × T haben und bezüglich der Phase um eine Periode von 2 × T sequentiell verschoben sind.
Die Schiebeschaltung 17, die für ein Ansteuern mit einem Paar selektiver zweiphasiger Taktsignale geeignet ist, kann ein ihr eingegebenes externes Taktsignal mit einer zu dem obigen Taktsignal CLK umgekehrten Phase aufweisen.
Darüber hinaus werden, wie es in 10 gezeigt ist, die vier Steuerimpulse G-1, G-3, G-5 und G-7 mit einer Impulsdauer von T, einer Impulsperiode von 4 × T und ihren um eine Periode von T sequentiell verschobenen Phasen als Steuersignale der 1.024 NAND-Gatterschaltungen 15-i eingegeben.
Als Ergebnis geben die 1.024 Ausgangspufferschaltungen 16-i als Abtastsignale GP-i davon Impulssignale aus, die für eine sequentielle Abtastung ungeradzahliger Abtastleitungen geeignet sind.
Dann wird in einem geradzahligen Feld, unter der Annahme, daß T ein Abtastleitungs-Auswahlintervall ist, ein Taktsignal CLK mit einer Taktperiode von 4 × T zu den 257 Halbbit-Abtastschaltungen 14-s eingegeben, und ein Impulssignal VSTa mit einer Impulsdauer von 4 × T wird zu der Schiebeschaltung 17 von dem Eingangsanschluß 17-1 eingegeben, und zwar zu in der Figur gezeigten Zeiten. Das Impulssignal VSTa wird synchron zu dem Taktsignal CLK sequentiell verschoben, so daß 256 Halbbit-Abtastschaltungen 14-1~14-256 als ihre Ausgangssignale P-1~P-256 256 Impulssignale mit einer Impulsdauer von 4 × T und einer um eine Periode von 2 × T sequentiell verschobenen Phase ausgeben.
Die Schiebeschaltung 17, die für ein Ansteuern mit einem Paar von selektiven zweiphasigen Taktsignalen geeignet ist, kann ein ihr eingegebenes externes Taktsignal mit einer gegenüber dem obigen Taktsignal CLK umgekehrten Phase aufweisen.
Darüber hinaus werden, wie es in 10 gezeigt ist, die vier Steuerimpulse G-2, G-4, G-6 und G-8 mit einer Impulsdauer von T, einer Impulsperiode von 4 × T und ihren um eine Periode von T sequentiell verschobenen Phasen als Steuersignale der 1.024 NAND-Gatterschaltungen 15-i eingegeben.
Als Ergebnis geben die 1.024 Ausgansgpufferschaltungen 16-i als Abtastsignale GP-i daraus Impulssignale aus, die für eine sequentielle Abtastung geradzahliger Abtastleitungen geeignet sind.
Bei dem vorliegenden Ausführungsbeispiel hat, unter der Annahme, daß n eine willkürliche positive ganze Zahl ist, die nicht größer als 128 ist, das Steuersignal G-1, das zu einer NAND-Gatterschaltungen 15-(1 + 8(n – 1)) eingegeben wird, eine Anstiegszeit, die gegenüber einer Anstiegszeit eines Ausgangssignals P-(2n – 1) einer (2n – 1)-ten Halbbit-Abtastschaltung 14-(2n – 1) um T verzögert ist, oder das Steuersignal G-5, das zu einer NAND-Gatterschaltung 15-(5 + 8(n – 1)) eingegeben wird, hat eine Anstiegszeit, die gegenüber einer Anstiegszeit eines Ausgangssignals P-2n einer 2n-ten Halbbit-Abtastschaltung 14-2 um T verzögert ist. Gleichermaßen wird jedes andere Steuersignal verzögert, um dadurch ein Übersprech-Rauschen in einem Ausgangssignal vollständig auszulöschen.
Wenn das Ausgangssignal P-(2n – 1) der Halbbit-Abtastschaltung 14-(2n – 1) dieselbe Anstiegszeit wie das Steuersignal G-1 hat, das zu der NAND-Gatterschaltung 15-(1 + 8(n – 1)) eingegeben wird, oder wenn das Ausgangssignal P-2n der Halbbit-Abtastschaltung 14-2n dieselbe Anstiegszeit wie das Steuersignal G-5 hat, das zu der NAND-Gatterschaltung 15-(5 + 8(n – 1)) eingegeben wird, können zugehörige Ausgangssignale der vertikalen Treiberschaltung 12 ein Rauschen aufweisen, das darin mit einer Zeitverzögerung von 3 × T verursacht wird, nachdem sie abgefallen sind.
11 zeigt Zeitdiagramme von Signalen, die zu einem Ansteuern für eine flexible Bildvergrößerung, wie beispielsweise auf ein 1,6-faches in vertikaler Richtung, der Mehrzweck-LCD 10 der 5 gehören. Die flexible Vergrößerung benötigt eine gleichzeitige zweizeilige Abtastung, um teilweise in einer sequentiellen einzeiligen Abtastung bewirkt zu werden.
Zuerst werden, wie es in 11 gezeigt ist, unter der Annahme, daß T ein Abtastleitungs-Auswahlintervall ist, ein Taktsignal CLK mit einem Tastverhältnis von 3/7 und einer Taktperiode von 7 × T und ein Impulssignal VSTa mit einer Impulsdauer von 7 × T eingegeben, und zwar zu in der Figur gezeigten Zeiten. Das Impulssignal VSTa wird synchron zu dem Taktsignal CLK verschoben, so daß eine Halbbit-Abtastschaltung 14-1 als ihr Ausgangssignal P-1 ein Impulssignal mit einer Impulsdauer von 7 × T ausgibt, das verschoben ist, wie es gezeigt ist.
Die Schiebeschaltung 17, die für ein Ansteuern mit einem Paar selektiver zweiphasiger Taktsignale geeignet ist, kann ein ihr eingegebenes externes Taktsignal mit einer zu dem obigen Taktsignal CLK umgekehrten Phase aufweisen.
Darüber hinaus werden, während das Impulssignal P-1 gerade ausgegeben wird, vier Impulse G-1~G-4 mit einer Impulsdauer T und ihren um eine Periode von T sequentiell verschobenen Phasen außer einer dritten als Steuersignale der 1.024 NAND-Gatterschaltungen 15-i eingegeben, und zwar bei gezeigten Zeiten.
Als Ergebnis geben die Ausgangspufferschaltungen 16-i als Abtastsignale GP-1~GP-4 daraus Impulssignale mit einer Impulsdauer T und ihren um eine Periode von T sequentiell verschobenen Phasen aus, außer einem dritten.
Gleichermaßen können eine zweite Abtastleitung GP-2 und eine dritte Abtastleitung GP-3 gleichzeitig ausgewählt werden.
Dann wird, wie es in 11 gezeigt ist, das zu den Halbbit-Abtastschaltungen 14-s einzugebende Taktsignal zu einem Taktsignal mit einem Tastverhältnis von 4/7 und einer Taktperiode von 7 × T moduliert, so daß eine Halbbit-Abtastschaltung 14-2 als ihr Ausgangssignal P-2 ein Impulssignal mit einer Impulsdauer von 8 × T ausgibt, das verschoben ist, wie es gezeigt ist, und eine Halbbit-Abtastschaltung 14-3 als ihr Ausgangssignal P-3 ein Impulssignal mit einer Impulsdauer von 7 × T ausgibt, das verschoben ist, wie es gezeigt ist.
Darüber hinaus werden, während das Impulssignal P-2 gerade ausgegeben wird, vier Impulse G-5~G-8 mit einer Impulsdauer von T und ihren um eine Periode von T sequentiell verschobenen Phasen als Steuersignale der NAND-Gatterschaltungen 15-i eingegeben, und zwar zu gezeigten Zeiten.
Als Ergebnis geben die Ausgangspufferschaltungen 16-i als Abtastsignale GP-5 GP-8 daraus Impulssignale mit einer Impulsdauer von T und ihren um eine Periode von T sequentiell verschobenen Phasen aus.
Weiterhin werden, während das Impulssignal P-3 gerade ausgegeben wird, vier Impulse G-1~G-4 mit einer Impulsdauer T und ihren um eine Periode von T sequentiell verschobenen Phasen als Steuersignale der NAND-Gatterschaltungen 15-i eingegeben, und zwar zu gezeigten Zeiten.
Als Ergebnis geben die Ausgangspufferschaltungen 16-i als Abtastsignale GP-9 GP-12 daraus Impulssignale mit einer Impulsdauer von T und ihren um eine Periode von T sequentiell verschobenen Phasen aus.
Dann wird, wie es in 11 gezeigt ist, das zu den Halbbit-Abtastschaltungen 14-s einzugebende Taktsignal zu einem Taktsignal mit einem Tastverhältnis von 1/2 und einer Taktperiode von 8 × T moduliert, so daß eine Halbbit-Abtastschaltung 14-4 als ihr Ausgangssignal P-4 ein Impulssignal mit einer Impulsdauer von 7 × T ausgibt, das verschoben ist, wie es gezeigt ist.
Darüber hinaus werden, während das Impulssignal P-4 gerade ausgegeben wird, vier Impulse G-5~G-8 mit einer Impulsdauer von T und ihren um eine Periode von T sequentiell verschobenen Phasen als Steuersignale der NAND-Gatterschaltungen 15-i eingegeben, und zwar auf eine Weise, bei der Steuersignale G-4 und G-5 eine übereinstimmende Phase zueinander haben, wie es gezeigt ist.
Als Ergebnis geben die Ausgangspufferschaltungen 16-i als Abtastsignale GP-13 GP-16 darauf Impulssignale mit einer Impulsdauer von T und ihren um eine Periode von T sequentiell verschobenen Phasen in einer solchen Zeit aus, daß die Ausgangssignale P-12 und P-13 eine übereinstimmende Phase zueinander haben.
Gleichermaßen können eine 12-te Abtastleitung GP-12 und eine 13-te Abtastleitung GP-13 gleichzeitig ausgewählt werden.
Somit wird eine doppelzeilige gleichzeitige Abtastung teilweise in einer einzeiligen sequentiellen Abtastung bewirkt.
Das vorliegende Ausführungsbeispiel kann auf eine doppelzeilige gleichzeitige Abtastung in einem derartigen Betrieb angewendet werden, daß in jedem ungeradzahligen Feld beim Abtasten einer ungeradzahligen Leitung zum Schreiben von Bilddaten dorthinein eine nachfolgende geradzahlige Leitung gleichzeitig abgetastet wird, um jene Daten zu schreiben, und daß in jedem geradzahligen Feld beim Abtasten einer geradzahligen Leitung zum Schreiben von Bilddaten dorthinein eine nachfolgende ungeradzahlige Leitung gleichzeitig abgetastet wird, um diese Daten zu schreiben.
Bei dem vorliegenden Ausführungsbeispiel hat, unter der Annahme, daß n eine willkürliche positive ganze Zahl ist, die nicht größer als 128 ist, das Steuersignal G-1, das zu einer NAND-Gatterschaltung 15-(1 + 8(n – 1)) eingegeben wird, eine Anstiegszeit, die gegenüber einer Anstiegszeit eines Ausgangssignals P-(2n – 1) einer (2n – 1)-ten Halbbit-Abtastschaltung 14-(2n – 1) um T oder 2 × T verzögert ist, und ein Ausgangssignal P-(2n – 1) einer (2n – 1)-ten Halbbit-Abtastschaltung 14-(2n – 1) hat eine Abfallzeit, die gegenüber einer Abfallzeit des Steuersignals G-4, das zu einer NAND-Gatterschaltung 15-(4 + 8(n – 1)) eingegeben wird, um T oder 2 × T verzögert ist.
Darüber hinaus hat das Steuersignal G-5, das zu einer NAND-Gatterschaltung 15-(5 + 8(n – 1)) eingegeben wird, eine Anstiegszeit, die gegenüber einer Anstiegszeit eines Ausgangssignals P-2n einer 2n-ten Halbbit-Abtastschaltung 14-2n um T oder 2 × T verzögert ist, und ein Ausgangssignal P-2n einer 2n-ten Halbbit-Abtastschaltung 14-2n hat eine Abfallzeit, die gegenüber einer Abfallzeit des Steuersignals G-8, das zu einer NAND-Gatterschaltung 15-8n eingegeben wird, um T oder 2 × T verzögert ist.
Gleichermaßen wird jedes Steuersignal G-1~G-8 verschoben, um dadurch ein Übersprech-Rauschen in Ausgangssignalen vollständig auszulöschen.
12 zeigt Zeitdiagramme von Signalen, die zu einem Ansteuern zum Schreiben von schwarzen Daten in oberen und unteren Leerbereichen eines Anzeigebereichs gehören, wenn die Mehrzweck-LCD 10 der 5 auf ein Bildsignal reagiert bzw. antwortet, das für eine kleinere Anzahl von Pixeln als 1.024 × 1.280 formatiert ist. Es ist angenommen, daß die oberen und unteren Leerbereiche beide gleich 16 Abtastleitungen sind.
Zuerst wird, wie es in 12 gezeigt ist, in einer Austastperiode ein Taktsignal CLK mit einer Taktperiode von TH zu den 257 Halbbit-Abtastschaltungen 14-s eingegeben, und ein Paar von Impulssignalen A und B mit einer Impulsdauer von 2 × TH wird zu der Schiebeschaltung 17 als das Eingangssignal VSTa von dem Eingangsanschluß 17-1 eingegeben, und zwar zu in der Figur gezeigten Zeiten. Das Intervall zwischen einer Abfallflanke des Impulssignals A und einer Anstiegsflanke des Impulssignals B ist gleich 124 × TH.
Ist das Taktsignal CLK und das Eingangssignal VSTa (= A + B) eingegeben, verschiebt die Schiebeschaltung 17 die Impulssignale A und B, so daß die Halbbit-Abtastschaltungen 14-s als die Ausgangssignale P-s Paare von Impulssignalen mit Phasen ausgeben, die um eine Periode von TH/2 sequentiell verschoben sind, wie es gezeigt ist.
Während einer solchen Periode werden die Steuersignale G-1 G-8 der NAND-Gatterschaltungen 15-i mit einem niedrigen Pegel eingegeben.
Als Ergebnis werden Ausgangssignale GP-i der vertikalen Treiberschaltung 12 auf einem niedrigen Pegel gehalten, und zwar ungeachtet der logischen Pegel der Ausgangssignale P-s der Halbbit-Abtastschaltungen 14-s.
Während jener Periode hat das Taktsignal CLK eine Frequenz (1/TH), die um etwa drei Stufen höher als jene in einer Bildschreibperiode ist, so daß die Impulssignale A und B mit einer hohen Geschwindigkeit verschoben werden.
Dann wird nach einem Verstreichen von 128 × TH seit der Eingabe des Impulses A das Taktsignal CLK auf einem Pegel gehalten, so daß Ausgangssignale P-1~P-4 und P-253~P-256 der Halbbit-Abtastschaltungen 14-s auf einem hohen Pegel gehalten werden, wie es gezeigt ist.
In jener Periode werden die Steuersignale G-1~G-8 der NAND-Gatterschaltungen 15-i mit hohem Pegel eingegeben.
Somit haben, während die Steuersignale G-1- G-8 auf dem hohen Pegel gehalten werden, Ausgangssignale GP-1~GP-16 und GP-1009~GP-1024 der vertikalen Treiberschaltung 12 einen hohen Pegel.
Während dieser Periode werden schwarze Daten zu Pixeln Px(i, j) geschrieben, die mit einer der oberen 16 Abtastleitungen und der unteren 16 Abtastleitungen verbunden sind.
Die Periode zum Schreiben von schwarzen Daten wird derart eingestellt, daß sie lang genug ist, um die Daten zu allen zugehörigen Pixeln Px(i, j) zu schreiben.
Die Anzahl der für das Schreiben von schwarzen Daten auszuwählenden Abtastleitungen ist durch Steuern der Impulsdauern der Signale A und B einstellbar.
Nach der Periode zum Schreiben von schwarzen Daten wird das Taktsignal CLK der Taktperiode von TH wieder zu den Halbbit-Abtastschaltungen 14-s eingegeben, so daß jene darin gehaltenen Daten schnell nach außen gebracht bzw. gewobbelt werden.
In dieser Periode werden die Steuersignale G-1~G-8 der NAND-Gatterschaltungen 15-i mit niedrigem Pegel eingegeben.
Als Ergebnis werden Ausgangssignale GP-i der vertikalen Treiberschaltung 12 ungeachtet der logischen Pegel der Ausgangssignale P-s der Halbbit-Abtastschaitungen 14-s auf einem niedrigen Pegel gehalten.
Weiterhin wird während jener Periode ein Impulssignal C mit einer Impulsdauer von TH eingegeben, um zu einer 4-ten Stufe übertragen zu werden, um dadurch ein Abtast-Impulssignal für eine nachfolgende Bildschreibperiode zu erzeugen.
Somit beginnt in der Bildschreibperiode eine Übertragung bei einer 5-ten Stufe, so daß eine Abtastung bei einer 17-ten Abtastleitung beginnt, die in einem Bildbereich des Anzeigebereichs der LCD 10 vorhanden ist.
13 zeigt auch Zeitdiagramme von Signalen, die zu einem Ansteuern zum Schreiben von schwarzen Daten in oberen und unteren Leerbereichen eines Anzeigebereichs gehören, wenn die Mehrzweck-LCD 10 der 5 auf ein Bildsignal antwortet, das für eine kleinere Anzahl von Pixeln als 1.024 × 1.280 formatiert ist. In diesem Fall ist jedoch angenommen, daß die oberen und unteren Leerbereiche jeweils gleich 15 und 17 Abtastleitungen sind, was einen Versatz einer Einzelzeile nach oben eines Bildbereichs bedeutet, so daß die vorliegende Erfindung auf einen flexiblen Bildversatz anwendbar ist.
Zuerst wird, wie es in 13 gezeigt ist, in einer Austastperiode ein Taktsignal CLK mit einer Taktperiode von TH zu den 257 Halbbit-Abtastschaltungen 14-s eingegeben, und ein Paar von Impulssignalen A und B wird zu der Schiebeschaltung 17 als das Eingangssignal VSTa von dem Eingangsanschluß 17-1 eingegeben, und zwar zu in der Figur gezeigten Zeiten. Das Intervall zwischen einer Abfallflanke des Impulssignals A und einer Anstiegsflanke des Impulssignals B ist gleich 124 × TH.
Sind das Taktsignal CLK und das Eingangssignal VSTa (= A + B) eingegeben, verschiebt die Schiebeschaltung 17 die Impulssignale A und B, so daß die Halbbit-Abtastschaltungen 14-s als Ausgangssignale P-s Paare von Impulssignalen mit um eine Periode von TH/2 sequentiell verschobenen Phasen ausgeben, wie es gezeigt ist.
Während einer solchen Periode werden die Steuersignale G-1~G-8 der NAND-Gatterschaltungen 15-i mit niedrigem Pegel eingegeben.
Als Ergebnis werden Ausgangssignale GP-i der vertikalen Treiberschaltung 12 ungeachtet der logischen Pegel der Ausgangssignale P-s der Halbbit-Abtastschaltungen 14-s auf einem niedrigen Pegel gehalten.
Während jener Periode hat das Taktsignal CLK eine Frequenz (1/TH), die um etwa drei Stellen höher als jene in einer Beschreibperiode ist, so daß die Impulssignale A und B mit einer hohen Geschwindigkeit verschoben werden.
Dann wird nach einem Verstreichen von 127 × TH seit der Eingabe des Impulses A das Taktsignal CLK bei einem Pegel gehalten, so daß Ausgangssignale P-1–P-3 und P-252~P-256 der Halbbit-Abtastschaltungen 14-s auf einem hohen Pegel gehalten werden, wie es gezeigt ist. Diese Periode wird ”erste Periode zum Schreiben von Schwarz” genannt.
In der ersten Periode zum Schreiben von Schwarz werden Steuersignale G-1~ G-4 und G-8 der NAND-Gatterschaltungen 15-i bei einem hohen Pegel eingegeben, und Steuersignale G-5~G-7 der NAND-Gatterschaltungen 15-i werden mit einem niedrigen Pegel eingegeben. Somit haben Ausgangssignale GP-1~GP-4, GP-8, GP-9 GP-12, GP-1008, GP-1009~GP-1012, GP-1016, GP-1017~GP-1020 und GP-1024 der vertikalen Treiberschaltung 12 einen hohen Pegel.
Während dieser Periode werden schwarze Daten zu Pixeln Px(i, j) in einem Teil der schwarzen Anzeigebereichs geschrieben.
Danach hat, wie es in 13 gezeigt ist, das Taktsignal CLK einen geänderten Pegel, so daß ein Ausgangssignal P-4 der Halbbit-Abtastschaltung 14-4 von einem niedrigen Pegel zu einem hohen Pegel geändert wird, und ein Ausgangssignal P-252 der Halbbit-Abtastschaltung 14-252 wird von einem hohen Pegel zu einem niedrigen Pegel geändert, und somit haben Ausgangssignale P-1~P-4 und P-253~P-256 einen hohen Pegel.
Während dieser Periode werden die Steuersignale G-1~G-8 der NAND-Gatterschaltungen 15-i mit einem niedrigen Pegel eingegeben, und Ausgangssignale GP-i der vertikalen Treiberschaltung 12 werden ungeachtet der logischen Pegel der Ausgangssignale P-s der Halbbit-Abtastschaltungen 14-s auf einem niedrigen Pegel gehalten.
Dann werden bei gehaltenem Taktsignalpegel die Steuersignale G-1~G-7, die zu den NAND-Gatterschaltungen 15-i einzugeben sind, auf einen hohen Pegel eingestellt, und das Steuersignal G-8 wird auf einen niedrigen Pegel eingestellt.
Als Ergebnis haben Ausgangssignale GP-1~GP-7, GP-9~GP-15, GP-1009~GP-1015, und GP-1017~GP-1023 der vertikalen Treiberschaltung 12 einen hohen Pegel.
Während dieser Periode werden schwarze Daten zu Pixeln Px(i, j) in einem Teil des schwarzen Anzeigebereichs geschrieben. Diese Periode wird ”zweite Periode zum Schreiben von Schwarz” genannt.
Nach der ersten und der zweiten Periode zum Schreiben von Schwarz wird das Taktsignal CLK der Taktperiode von TH wieder zu den Halbbit-Abtastschaltungen 14-s eingegeben, so daß jene Daten, die darin gehalten werden, schnell nach außen gebracht werden.
In dieser Periode werden die Steuersignale G-1~G-8 der NAND-Gatterschaltungen 15-i mit einem niedrigen Pegel eingegeben.
Als Ergebnis werden Ausgangssignale GP-i der vertikalen Treiberschaltung 12 ungeachtet der logischen Pegel der Ausgangssignale P-s der Halbbit-Abtastschaltungen 14-s auf einem niedrigen Pegel gehalten.
Weiterhin wird während jener Periode ein Impulssignal C mit einer Impulsdauer von TH eingegeben, um zu einer 4-ten Stufe übertragen zu werden, um dadurch ein Abtastimpulssignal für eine nachfolgende Bildschreibperiode zu erzeugen.
Danach wird die Taktfrequenz moduliert und sequentiell verschobene Impulse werden als Steuersignale der logischen Gatterschaltungen in einer Reihenfolge G-8, G-1, G-2, ..., G-7 eingegeben.
Somit beginnt in der Bildschreibperiode eine vertikale Abtastung durch Ausgangssignale der vertikalen Treiberschaltung 12 bei einer 16-ten Abtastleitung, die in dem Bildbereich der LCD 10 vorhanden ist.
Daher kann ein Einzelleitungsversatz auf eine flexible Weise bewirkt werden.
14 zeigt Zeitdiagramme von Signalen, die zu einem weiteren Ansteuerverfahren zum Schreiben von schwarzen Daten in obere und untere Leerbereiche eines Anzeigebereichs gehören, wenn die Mehrzweck-LCD 10 der 5 auf ein Bildsignal antwortet, das für eine kleinere Anzahl von Pixeln als 1.024 × 1.280 formatiert ist. Es ist angenommen, daß die oberen und unteren Leerbereiche beide gleich 16 Abtastleitungen sind.
Zuerst wird, wie es in 14 gezeigt ist, in einer Austastperiode ein Taktsignal CLK mit einer Taktperiode von TL zu den 256 Halbbit-Abtastschaltungen 14-s eingegeben, und ein Impulssignal VSTa mit einer Impulsdauer von 2 × TL wird zu der Schiebeschaltung 17 von dem Eingangsanschluß 17-1 eingegeben, und zwar zu in der Figur gezeigten Zeiten.
Die Schiebeschaltung 17 verschiebt das Impulssignal VSTa, so daß die Halbbit-Abtastschaltungen 14-s als ihre Ausgangssignale P-s Impulssignale mit um eine Periode von TL/2 verschoben Phasen ausgeben, wie es gezeigt ist.
Die Periode TL wird derart eingestellt, daß sie im wesentlichen gleich einer Abtastleitungs-Auswahlperiode T ist. Das Taktsignal CLK hält seinen Pegel bei einer um drei Takte weitergeschalteten Position wie er ist, so daß Ausgangssignale P-5 und P-6 der Halbbit-Abtastschaltungen 14-s auf einem hohen Pegel gehalten werden.
Während dieser Periode werden Signale mit hohem Pegel als Steuersignale G-1 G-4 der NAND-Gatterschaltungen 15-i eingegeben, um die Periode zu überdecken, in der Impulssignale P-1 und P-3 der Halbbit-Abtastschaltungen 14-s ausgegeben werden, wie es gezeigt ist. Darüber hinaus werden Signale hohen Pegels als Steuersignale G-5~G-8 der NAND-Gatterschaltungen 15-i eingegeben, um die Periode zu überdecken, in der Impulssignale P-2 und P-4 der Halbbit-Abtastschaltungen 14-s ausgegeben werden.
Als Ergebnis gibt die vertikale Treiberschaltung 12 als ihre Ausgangssignale GP-1 GP-16 Impulssignale mit einer Impulsdauer von TL und ihren um eine Periode von TL/2 sequentiell verschobenen Phasen in Intervallen von drei Abtastzeilen aus.
Während dieser Periode weist ein oberer Leerbereich zu einer Zeit in vier Zeilen sequentiell geschriebene schwarze Daten auf.
Nach einer Periode zum Schreiben von Schwarz in den oberen Bereich hat das den Halbbit-Abtastschaltungen 14-s einzugebende Taktsignal CLK eine Taktperiode, die zu 8 × T moduliert ist, so daß die Datenverschiebung, die gerade bei Abtastschaltungen 14-5 und 14-6 gehalten worden ist, neu beginnt.
Als Ergebnis geben, für s ≥ 7, Halbbit-Abtastschaltungen 14-s Impulssignale P-s mit einer Impulsdauer von 8 × T und ihren um eine Periode von 4 × T sequentiell verschobenen Phasen aus.
Während dieser Periode werden Impulssignale mit einer Impulsdauer von 8 × T und ihren um eine Periode von T sequentiell verschobenen Phasen als Steuersignale G-1 G-8 der NAND-Gatterschaltungen 15-i eingegeben, und zwar zu gezeigten Zeiten.
Als Ergebnis werden Impulssignale mit einer Impulsdauer von T, einer Impulsperiode von 8 × T und ihren um eine Periode von T sequentiell verschobenen Phasen als Signale GP-7~GP-1008 von Ausgangspufferschaltungen 16-i ausgegeben, wenn Bilddaten geschrieben werden.
Nach der Bildschreibperiode wird, wenn ein Impulssignal als Ausgangssignal P-253 der Halbbit-Abtastschaltung 14-253 übertragen wird, das Taktsignal CLK auf einem Pegel gehalten, bevor ein Taktsignal einer Taktperiode von TL eingegeben wird.
Die Datenverschiebung, die gerade bei Abtastschaltungen 14-252 und 14-253 gehalten wird, beginnt dann neu, was dazu führt, daß Abtastschaltungen 14-254~14-256 als ihre Ausgangssignale P-254~P-256 Impulssignale mit einer Impulsdauer von T und ihren um eine Periode von TL/2 sequentiell verschobenen Phasen ausgeben.
Während dieser Periode werden Signale hohen Pegels als Steuersignale G-1~G-4 und G-5~G-8 der NAND-Gatterschaltungen 15-i eingegeben, wie es gezeigt ist, was als Ausgangssignale GP-1009~GP-1024 von Ausgangspufferschaltungen 16-i Impulssignale mit einer Impulsdauer von TL und ihren um eine Periode von TL/2 sequentiell verschobenen Phasen bei Intervallen von drei Abtastzeilen erzeugt bzw. bereitstellt.
Während dieser Periode hat ein unterer Leerbereich in vier Zeilen zu einer Zeit sequentiell geschriebene schwarze Daten.
Das Schreiben von vier Zeilen erlaubt, daß ein Schreiben von schwarzen Daten innerhalb einer auf ein Vierfaches verlängerten Periode bewirkt wird.
Übrigens können die Pixel Px(i, j) der LCD 10 eine Matrix aus polykristallinen Silizium-TFTs sein, die auf einem Glassubstrat integriert sind. Die periphere Treiberschaltung 12-103 kann eine statische CMOS-Schaltung oder eine dynamische CMOS-Schaltung sein. Die TFTs können aus amorphem Silizium, aus Cds, etc. hergestellt sein. Es kann ein monokristalliner Silizum-MOS-Transistor verwendet werden.
Wie es aus der vorangehenden Beschreibung verstanden wird, kann gemäß einem Ausführungsbeispiel der vorliegenden Erfindung eine praktische Mehrzweck-LCD mit einer Anzahl von Steuersignalanschlüssen innerhalb eines reduzierten Bereichs implementiert sein, der zwischen 3/5 bis halb so groß wie beim herkömmlichen Fall ist.
Nimmt man nun Bezug auf 15, ist eine LCD gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung mit dem Bezugszeichen 20 bezeichnet. Die LCD 20 weist ein Flüssigkristallanzeigeelement 101 auf, das aus einer von hinten beleuchteten transparenten Pixelschicht aufgebaut ist, die aus einer Matrix von 1.024 × 1.280 aktiven Pixeln Px(i, j) besteht, die miteinander einen rechteckigen Anzeigebereich definieren, und eine periphere Treiberschaltung 12-23, die eine mit 1.024 Reihen der Matrix der Pixel Px(i, j) über 1.024 parallele Abtastleitungen GP-1~GP-1024 verbundene vertikale Treiberschaltung 12 und eine mit 1.280 (= 16 × 80) Spalten der Matrix von Pixeln Px(i, j) über 1.280 parallele Datenleitungen verbundene horizontale Treiberschaltung 23 enthält.
Die horizontale Treiberschaltung 23 ist aus einer horizontalen Abtastschaltung 24, sechzehn parallelen Datenbusleitungen 207-1~207-16 zum jeweiligen Zuführen von sechzehn mehrphasigen Bilddaten S-1~S-16 und achtzig parallelen Blöcken von Daten-Abtast-Halte-(nachfolgend ”SH” genannt)-Schaltungen aufgebaut.
Läßt man p und q beliebige ganze Zahlen sein, so daß 15 p ≤ 16 bzw. 1 ≤ q ≤ 80 gilt, besteht ein q-ter SH-Schaltungsblock aus 16 SH-Schaltungen, von denen eine p-te an ihrem Dateneingangsende mit einer p-ten 207-p der 16 Datenbusleitungen 207-1~207-16 und an ihrem Datenausgangsende mit einer p-ten DS-j (j = 16q + p – 16) entsprechender 16 Datenzuführleitungen DS-(16q – 15)~DS-16q verbunden ist.
Eine p-te SH-Schaltung eines q-ten Schaltungsblocks ist aus einem SH-Schalter 208-j (j = 16q + p – 16) als FET aufgebaut, der an seinem Gate-Anschluß mit der Abtastschaltung 24 verbunden ist, um davon einen q-ten SP-q von achtzig parallelen Abtastimpulsen SP-1~SP-80 zu empfangen, und an entweder seinem Source-Anschluß oder seinem Drain-Anschluß mit sowohl dem Eingangs- als auch dem Ausgangsende der SH-Schaltung, und aus einem SH-Kondensator 200-j (j – 16q + p – 16), der zwischen dem Datenausgangsende der SH-Schaltung und einer geerdeten gemeinsamen Elektrode angeschlossen ist, zum Halten von Daten S-p darin, die von einer entsprechenden Datenbusleitung 207-p abgetastet werden, um während einer Bildschreibperiode und einer Schwarzdaten-Schreibperiode in vertikal abgetastete Pixel Px(i, j) geschrieben zu werden.
Die horizontale Abtastschaltung 24 weist 41 (= 80/2 + 1) Halbbit-Abtastschaltungen 25-1~25-41, achtzig erste NAND-Gatterschaltungen 26-1~26-80 und achtzig zweite NAND-Gatterschaltungen 27-1~27-80 auf.
Die Halbbit-Abtastschaltungen 25-1~25-41 sind dazwischen in Reihe geschaltet, um eine Impulssignal-Schiebeschaltung 25 zu bilden. Die Schiebeschaltung 25 ist mit einem ersten Anschluß 28-1 zum Empfangen eines Impulssignals VSTa versehen, das ihr als Treibersignal für eine horizontale Abtastung nach rechts eingegeben wird, und einem zweiten Anschluß 28-3 zum Empfangen eines Impulssignals VSTb, das ihr als Treibersignal für eine horizontale Abtastung nach links eingegeben wird, um so eine Zweiwege-Abtastung zuzulassen. In der Schiebeschaltung 25 wird das eingegebene Impulssignal VSTa oder VSTb in eine von zwei Richtungen synchron zu einem von paarweisen zweiphasigen Taktsignalen CLK verschoben (16 und 17), das als Treibersignal für das Verschieben in eine der Richtungen ausgewählt wird, so daß 40 Abtastsignale P-1~P-40 von 40 Verbindungsstellen zwischen den 41 Halbbit-Abtastschaltungen mit einer Verzögerung, die gleich der Hälfte eines Impulszyklus des ausgewählten Taktsignals CLK ist, verfügbar sind. Die Schiebeschaltung 25 verwendet somit insgesamt selektiv vier Treibersignale.
Die 80 ersten NAND-Gatterschaltungen 26-q sind paarweise in 40 Gruppen aufgeteilt, von denen eine u-te (u ist eine beliebige ganze Zahl, so daß 1 ≤ u ≤ 40 gilt) erste Eingangsanschlüsse zugehöriger NAND-Gatterschaltungen 26-q hat, die mit einer Verbindungsstelle zwischen entsprechenden Halbbit-Abtastschaltungen 25-u und 25-(u + 1) verbunden sind, um davon ein Ausgangssignal P-u einer der Halbbit-Abtastschaltungen 25-u und 25-(u + 1) zu empfangen. Ein Ausgangsanschluß jeder ersten NAND-Gatterschaltung 26-q ist mit einem ersten Eingangsanschluß einer entsprechenden zweiten NAND-Gatterschaltung 27-q verbunden. Jede zweite NAND-Gatterschaltung ist an ihrem zweiten Eingangsanschluß mit einem gemeinsamen Zuführanschluß 28-2 verbunden, um davon ein Freigabesignal EN als Treibersignal zu empfangen, und an ihrem Ausgangsanschluß mit jeweiligen Gate-Anschlüssen der entsprechenden 16 SH-Schalter 208-j.
Läßt man u0 u einer beliebigen ungeraden Zahl sein, enthält jedes Paar des u0-ten und u0 + 1-ten der 40 Paare der ersten NAND-Gatterschaltungen 26-q fortlaufende vier 26-(2u0 – 1)~26-2(u0 + 1) der ersten NAND-Gatterschaltungen 26-q, welche vier Schaltungen 26-(2u0 – 1)~26-(2u0 + 2) ihre zweiten Eingangsanschlüsse parallel mit nicht gezeigten Eingangsanschlüssen von vier unterschiedlichen Treibersignalen als Steuersignale D-1~D-4 der ersten NAND-Gatterschaltungen 26-q verbunden haben.
Demgemäß ist die Gesamtheit der Treibersignale, die der horizontalen Treiberschaltung 23 einzugeben sind, nicht größer als 9, was verglichen mit der herkömmlichen LCD 200, bei der die Anzahl erforderlicher Steuersignalanschlüsse für einen Adressendecodierer sich auf 14 für ein 16-phasiges Datensignal beläuft, 9/14 ist.
Im Fall eines 8-phasigen Datensignals sind bei einem herkömmlichen Fall unter Verwendung eines Adressendecodierers 16 Steuersignale erforderlich. Jedoch wird bei einer LCD gemäß dem Ausführungsbeispiel die Anzahl von Treibersignalanschlüssen für eine horizontale Treiberschaltung auf 9 gehalten, d. h. 9/16 gegenüber dem herkömmlichen Fall. Die Zahl 9 wird selbst dann nicht erhöht, wenn die Anzahl von Datenleitungen DS-j 1.280 übersteigt.
Bei dem vorliegenden Ausführungsbeispiel ist die Impulssignal-Schiebeschaltung 25 aus hintereinandergeschalteten 41 Halbbit-Abtastschaltungen 24-u aufgebaut, deren Ausgaben P-u 40 Paaren der ersten NAND-Gatterschaltungen 26-q eingegeben werden, um 80 SH-Schaltungsblöcke anzusteuern.
Bei einer Abänderung des Ausführungsbeispiels kann eine Impulssignal-Schiebeschaltung vorzugsweise aus hintereinandergeschalteten 41 Halbbit-Abtastschaltungen aufgebaut sein, deren Ausgaben zu 20 Kombinationen von vier ersten NAND-Gatterschaltungen eingegeben werden, um 80 SH-Schaltungsblöcke anzusteuern.
Das vorliegende Ausführungsbeispiel verwendet die 80 ersten NAND-Gatterschaltungen und die 80 zweiten NAND-Gatterschaltungen, die durch 80 erste NOR-Gatterschaltungen und 80 zweite NOR-Gatterschaltungen bei einer Abänderung ersetzt werden können. In diesem Fall können die ersten NOR-Gatterschaltungen Eingangssignale empfangen, die bezüglich des logischen Pegels entgegengesetzt zu den Ausgangssignalen P-s der Halbbit-Abtastschaltungen 25-u des Ausführungsbeispiels sind. Die zweiten NOR-Gatterschaltungen können Eingangssignale empfangen, die bezüglich des logischen Pegels entgegengesetzt zu Freigabesignalen EN sind, und Ausgangspufferschaltungen können zum Invertieren von Ausgaben der zweiten NOR-Gatterschaltungen vorgesehen sein.
16 zeigt Zeitdiagramme von Signalen, die zu einem sequentiellen Abtastbetrieb nach rechts der Mehrzweck-LCD der 15 gehören.
Wie es in 16 gezeigt ist, wird, läßt man T eine Abtastperiode des SH-Schalters sein, ein Taktsignal CLK mit einer Taktperiode von 4 × T zu den 41 Halbbit-Abtastschaltungen 25-u eingegeben, und ein Impulssignal VSTa mit einer Impulsdauer von 4 × T wird zu der Schiebeschaltung 25 von dem Eingangsanschluß 28-1 eingegeben, und zwar zu in der Figur gezeigten Zeiten. Das Impulssignal VSTa wird synchron zu dem Taktsignal CLK sequentiell verschoben, so daß 40 Halbbit-Abtastschaltungen 25-1~25-40 als Ausgangssignale P-1~P-40 40 Impulssignale mit einer Impulsdauer von 4 × T und einer um eine Periode von 2 × T sequentiell verschobenen Phase ausgeben.
Die Schiebeschaltung 25, die für ein Ansteuern mit einem Paar selektiver zweiphasiger Taktsignale geeignet ist, kann ein ihr eingegebenes externes Taktsignal haben, das eine gegenüber dem obigen Taktsignal CLK umgekehrte Phase hat.
Darüber hinaus werden, wie es in 16 gezeigt ist, vier Impulssignale D-1~D-4 mit einer Impulsdauer von 3 × T, einer Impulsperiode von 4 × T und ihren um eine Periode von T sequentiell verschobenen Phasen als Steuersignale der 80 ersten NAND-Gatterschaltungen 26-q eingegeben. Weiterhin wird ein Signal mit einem hohen logischen Pegel als das Freigabesignal EN für die zweiten NAND-Gatterschaltungen 27-q eingegeben.
Als Ergebnis geben die zweiten NAND-Gatterschaltungen 27-q als Ausgangssignale SP-q davon 80 Abtastimpulssignale mit einer Impulsdauer von 3 × T und ihren um eine Periode von T sequentiell verschobenen Phasen aus.
Wenn die Abtastimpulse zu den Zeiten t1, t2, ..., t80 ansteigen, tasten die SH-Schalter 208-i 16-phasige parallele Datensignale S-p ab, damit sie als Bilddaten in den Datenbusleitungen 207-p geschrieben werden.
Gleichermaßen gibt es Ausgangssignale für einen sequentiellen Abtastbetrieb nach rechts.
17 zeigt Zeitdiagramme von Signalen, die zu einem sequentiellen Abtastbetrieb nach rechts der Mehrzweck-LCD 20 der 15 gehören, und zwar mit einer verbesserten Abtastgenauigkeit.
Wie es in 17 gezeigt ist, wird, läßt man T eine Abtastperiode des SH-Schalters sein, ein Taktsignal CLK mit einer Taktperiode von 4 × T zu den 41 Halbbit-Abtastschaltungen 25-u eingegeben, und ein Impulssignal VSTa mit einer Impulsdauer von 4 × T wird zu der Schiebeschaltung 25 von dem Eingangsanschluß 28-1 eingegeben, und zwar zu in der Figur gezeigten Zeiten. Das Impulssignal VSTa wird synchron zu dem Taktsignal CLK sequentiell verschoben, so daß die 40 Halbbit-Abtastschaltungen 25-1~25-40 als ihre Ausgangssignale P-1~P-40 40 Impulssignale mit einer Impulsdauer von 4 × T und bezüglich der Phase um eine Periode von 2 × T sequentiell verschoben ausgeben, wie es der Fall in 16 ist.
Darüber hinaus werden, wie es in 17 gezeigt ist, vier Impulssignale D-1~D-4 mit einer Impulsdauer von 5/2 × T, einer Impulsperiode von 4 × T und ihren um eine Periode von T sequentiell verschobenen Phasen als Steuersignale der 80 ersten NAND-Gatterschaitungen 26-q eingegeben, so daß das Steuerimpulssignal D4 mit einer Verzögerung von T/2 seit einem Abfall des Steuerimpulssignals D1 ansteigt. Weiterhin wird ein Signal mit einem hohen logischen Pegel als das Freigabesignal EN für die zweiten NAND-Gatterschaltungen 27-q eingegeben.
Als Ergebnis geben die zweiten NAND-Gatterschaltungen 27-q als Ausgangssignale SP-q davon 80 Abtastimpulssignale mit einer Impulsdauer von 5/2 × T und ihren um eine Periode von T sequentiell verschobenen Phasen aus.
Da die Abtastimpulse zu Zeitpunkten t1, t2, ..., t80 ansteigen, tasten die SH-Schalter 208-i 16-phasige parallele Datensignale S-p ab, damit sie als Bilddaten in den Datenbusleitungen 207-p geschrieben werden.
Im Fall der 16 stimmt die Abtastzeit der Bilddaten bei einem Abtastimpuls mit der Zeit überein, zu der andere Abtastimpulse ansteigen.
Im Fall der 17 sind dann, wenn ein Bildsignal abgetastet wird, andere Abtastimpulse nicht aktiv.
Im allgemeinen neigt ein Bildsignal dazu, ein Rauschen zu haben, wenn ein Abtastimpuls ansteigt oder abfällt.
Daher neigen abgetastete Daten im Fall der 16, bei dem eine Abtastzeit nicht mit Anstiegs- oder Abfallaktionen anderer Abtastimpulse übereinstimmt, ein Rauschen zu haben, was in einer ungenauen Abtastung resultiert.
Jedoch wird im Fall der 17 eine Abtastzeit von einem Ansteigen oder einem Abfallen anderer Abtastimpulse verschoben, so daß abgetastete Daten frei von Rauschen aufgrund anderer Abtastimpulse sind, was in einer genauen Abtastung resultiert.
Gleichermaßen werden zugehörige Bilddaten abgetastet, um mit einer verbesserten Genauigkeit in Datenbusleitungen geschrieben zu werden.
18 zeigt Zeitdiagramme von Signalen, die zu einem sequentiellen Abtastbetrieb nach rechts der Mehrzweck-LCD 20 der 15 gehören, und zwar mit einer weiter verbesserten Abtastgenauigkeit.
Wie es in 18 gezeigt ist, wird, läßt man T eine Abtastperiode des SH-Schalters sein, ein Taktsignal CLK mit einer Taktperiode von 4 × T zu den 41 Halbbit-Abtastschaltungen 25-u eingegeben, und ein Impulssignal VSTa mit einer Impulsdauer von 4 × T wird zu der Schiebeschaltung 25 von dem Eingangsanschluß 28-1 eingegeben, und zwar zu in der Figur gezeigten Zeiten. Das Impulssignal VSTa wird synchron zu dem Taktsignal CLK sequentiell verschoben, so daß 40 Halbbit-Abtastschaltungen 25-1~25-40 als Ausgangssignale P-1~P-40 davon 40 Impulssignale mit einer Impulsdauer von 4 × T und bezüglich der Phase um eine Periode von 2 × T sequentiell verschoben ausgeben, wie es der Fall in den 16 und 17 ist.
Darüber hinaus werden, wie es in 18 gezeigt ist, vier Impulssignale D-1~D-4 mit einer Impulsdauer von T/2, einer Impulsperiode von 4 × T und ihren um eine Periode von T sequentiell verschobenen Phasen als Steuersignale der 80 ersten NAND-Gatterschaltungen 26-q eingegeben, so daß das Steuerimpulssignal D1 mit einer Verzögerung von 3 × T/2 von einem Anstieg eines Ausgangsimpulssignals P-1 einer Halbbit-Abtastschaltung 25-1 ansteigt. Weiterhin wird ein Signal mit einem hohen logischen Pegel als das Freigabesignal EN für die zweiten NAND-Gatterschaltungen 27-q eingegeben.
Als Ergebnis geben die zweiten NAND-Gatterschaltungen 27-q als Ausgangssignale SP-q davon 80 Abtastimpulssignale mit einer Impulsdauer von T/2 und ihren um eine Periode von T sequentiell verschobenen Phasen aus.
Wenn die Abtastimpulse zu Zeitpunkten t1, t2, ..., t80 ansteigen, tasten die SH-Schalter 208-i 16-phasige parallele Datensignale S-p ab, damit sie als Bilddaten in den Datenbusleitungen 207-p geschrieben werden.
Im Fall der 16 stimmt eine Abtastzeit von Bilddaten durch einen Abtastimpuls mit der Zeit überein, zu der andere Abtastimpulse ansteigen.
Im Fall der 18 wird eine Abtastzeit von einem Anstieg oder einem Abfall anderer Abtastimpulse verschoben, wie es der Fall in 17 ist, was in einem gegenüber dem Fall der 16 verbesserten Abtasten resultiert.
Zu diesem Punkt ist zu sagen, daß im Fall der 17 drei benachbarte Abtastsignale verschoben werden, und zwar noch auf eine überlappende Weise.
Jedoch sind die Abtastimpulse im Fall der 18, wie auch immer, nicht überlappt, so daß dann, wenn ein zugehöriger SH-Schalter eingeschaltet wird, abgetastete Daten völlig frei von Rauschen aufgrund anderer Abtastimpulse sind, was eine weiter verbesserte Abtastgenauigkeit gegenüber dem Fall der 17 zuläßt.
Im Fall der 18 ist die Dauer eines Abtastimpulses kürzer als eine Abtastperiode T. Dies ist ein effektives Ansteuerverfahren, wenn ein Spielraum bezüglich der Abtastfrequenz eines SH-Schalters gelassen wird.
Weiterhin sind bei 18 die Anstiegs- und Abfallaktionen der Steuerimpulssignale D-1~D-4 relativ zu Ausgangsimpulssignalen der Halbbit-Abtastschaltungen verschoben, die zu den ersten NAND-Gatterschaltungen eingegeben werden. Somit wird beim Ausführungsbeispiel der 18 ein Rauschen aufgrund von Übersprechen und von Störeffekten vollständig ausgelöscht.
19 zeigt Zeitdiagramme von Signalen, die zu einem sequentiellen Abtastbetrieb nach links der Mehrzweck-LCD 20 der 15 gehören.
Wie es in 19 gezeigt ist, wird, läßt man T eine Abtastperiode des SH-Schalters sein, ein Taktsignal CLK mit einer Taktperiode von 4 × T zu den 41 Halbbit-Abtastschaltungen 25-u eingegeben, und ein Impulssignal VSTb mit einer Impulsdauer von 4 × T wird zu der Schiebeschaltung 25 von dem Eingangsanschluß 28-3 eingegeben, und zwar zu in der Figur gezeigten Zeiten. Das Impulssignal VSTb wird in einer umgekehrten Richtung wie in der 16 synchron zu dem Taktsignal CLK sequentiell verschoben, so daß 40 Halbbit-Abtastschaltungen 25-1~25-40 als Ausgangssignale P-1~P-40 davon 40 Impulssignale mit einer Impulsdauer von 4 × T und bezüglich der Phase um eine Periode von 2 × T sequentiell umgekehrt verschoben ausgeben.
Die Schiebeschaltung 25, die für ein Ansteuern mit einem Paar selektiver zweiphasiger Taktsignale geeignet ist, kann ein ihr eingegebenes externes Taktsignal mit einer gegenüber dem obigen Taktsignal CLK umgekehrten Phase haben.
Darüber hinaus werden, wie es in 19 gezeigt ist, vier Impulssignale D-1~D-4 mit einer Impulsdauer von 3 × T, einer Impulsperiode von 4 × T und ihren um eine Periode von T umgekehrt sequentiell verschobenen Phasen als Steuersignale der 80 ersten NAND-Gatterschaltungen 26-q eingegeben. Weiterhin wird ein Signal mit einem hohen logischen Pegel als das Freigabesignal EN für die zweiten NAND-Gatterschaltungen 27-q eingegeben.
Als Ergebnis geben die zweiten NAND-Gatterschaltungen 27-q als Ausgangssignale SP-q davon 80 Abtastimpulssignale mit einer Impulsdauer von 3 × T und ihren um eine Periode von T umgekehrt sequentiell verschobenen Phasen aus.
Wenn die Abtastimpulse zu den Zeiten t1, t2, ..., t80 ansteigen, tasten die SH-Schalter 208-i 16-phasige parallele Datensignale S-p ab, damit sie als Bilddaten in den Datenbusleitungen 207-p geschrieben werden.
Gleichermaßen gibt es Ausgangssignale für einen sequentiellen Abtastbetrieb nach links.
20 zeigt Zeitdiagramme von Signalen, die zu einer Ansteuerung zum Schreiben von schwarzen Daten in oberen und unteren Leerbereichen eines Anzeigebereichs gehören, wenn die Mehrzweck-LCD 20 der 15 auf ein Bildsignal antwortet, das für eine kleinere Anzahl von Pixeln als 1.024 × 1.280 formatiert ist. Von den oberen und unteren Leerbereichen wird angenommen, daß sie 128 Abtastzeilen entsprechen.
Zuerst werden, wie es in 20 gezeigt ist, in einer vertikalen Austastperiode das Taktsignal CLK, das zu den 41 Halbbit-Abtastschaltungen 25-1~25-41 einzugeben ist, und das Signal VSTa, das vom Anschluß 28-1 einzugeben ist, auf einen niedrigen Pegel gesetzt. Von den Abtastschaltungen 25-1~25-41 wird angenommen, daß sie darin keine Daten gelassen haben, d. h. alle Daten sind nach außen gebracht worden, so daß ihre Ausgangssignale P-u einen niedrigen Pegel haben, wie es gezeigt ist.
Unter dieser Bedingung werden Impulssignale mit einem niedrigen logischen Pegel als Steuersignale D-1~D-4 der ersten NAND-Gatterschaltungen 26-q eingegeben.
Wie es zur Zeit t1 gezeigt ist, wird das Freigabesignal EN zu den zweiten NAND-Gatterschaltungen 27-q von einem hohen logischen Pegel auf einen niedrigen logischen Pegel geändert.
Danach wird zu einer Zeit t4 das Freigabesignal EN vom niedrigen Pegel auf den hohen Pegel geändert.
Während des Intervalls zwischen t1 und t4 werden Signale mit hohem logischen Pegel als die Ausgangssignale SP-q der zweiten NAND-Gatterschaltungen 27-q ausgegeben, so daß alle SH-Schalter 208-j zwischen t1 und t4 eingeschaltet werden.
Andererseits werden in einem Intervall zwischen t2 und t3 Gatterimpulssignale GP-1 GP-128 und GP-899~GP-1024 der Abtastzeilen, die den oberen und unteren Leerbereichen entsprechen, die in Schwarz anzuzeigen sind, auf einen hohen Pegel gesetzt. Weiterhin werden Daten für schwarze Farbe eingegeben.
Durch ein solches Ansteuern werden 1.280 SH-Schalter 208-j wie auch jeweilige Pixelschalter an oberen und unteren 128 Abtastzeilen alle zwischen t2 und t3 eingeschaltet, so daß die schwarzen Daten, die dann eingegeben sind, in jeweiligen Pixeln Px(i, j) auf den 256 (= 128 × 2) Abtastzeilen geschrieben werden, die somit in Schwarz angezeigt werden. Das Intervall zwischen t2 und t3 wird derart eingestellt, daß es lang genug ist, um das Schreiben zu den 256 Leitungen bzw. Zeilen zu beenden.
Gleichermaßen wird ein vertikales Schreiben von Schwarz während einer vertikalen Austastperiode bewirkt.
Die 21 und 22 zeigen gemeinsam Zeitdiagramme von Signalen, die zu einem Ansteuern zum Schreiben von schwarzen Daten in linke und rechte Leerbereiche eines Anzeigebereichs gehören, wenn die Mehrzweck-LCD 20 der 15 auf ein Bildsignal antwortet, das für eine kleinere Anzahl von Pixeln als 1.024 × 1.280 formatiert ist. Von den linken und rechten Leerbereichen wird angenommen, daß sie beide gleich 128 Datenleitungen sind.
Zuerst wird, wie es gezeigt ist, in einer horizontalen Austastperiode, läßt man T eine Abtastperiode des SH-Schalters sein, ein Taktsignal CLK mit einer Taktperiode von 2 × T zu den 41 Halbbit-Abtastschaltungen 25-u eingegeben, und ein Impulssignal VSTa mit einer Impulsdauer von 2 × T wird zu der Schiebeschaltung 25 von dem Eingangsanschluß 28-1 eingegeben, und zwar zu in 21 gezeigten Zeiten. Das Impulssignal VSTa wird synchron zu dem Taktsignal CLK sequentiell verschoben, so daß 40 Halbbit-Abtastschaltungen 25-1~25-40 als Ausgangssignale P-1~P-40 davon 40 Impulssignale mit einer Impulsdauer von 2 × T und bezüglich der Phase um eine Periode von T sequentiell verschoben ausgeben.
Die Schiebeschaltung 25, die für ein Ansteuern mit einem Paar selektiver zweiphasiger Taktsignale geeignet ist, kann ein ihr eingegebenes externes Taktsignal mit einer gegenüber dem obigen Taktsignal CLK umgekehrten Phase haben.
Darüber hinaus werden, wie es in 21 gezeigt ist, vier Impulssignale mit hohem logischen Pegel als Steuersignale D-1~D-4 der 80 ersten NAND-Gatterschaltungen 26-q eingegeben. Weiterhin wird ein Signal mit einem hohen logischen Pegel als das Freigabesignal EN für die zweiten NAND-Gatterschaltungen 27-q eingegeben.
Als Ergebnis geben die zweiten NAND-Gatterschaltungen 27-q als Ausgangssignale SP-q davon 80 Abtastimpulssignale mit einer Impulsdauer von 2 × T und ihren um eine Periode von T sequentiell verschobenen Phasen aus.
Während der horizontalen Austastperiode wird ein Schwarzanzeigesignalpegel als Bilddaten S-1~S-16 eingegeben, so daß Paare von Abtastimpulssignalen SP-1 und SP-2, SP-3 und SP-4, SP-5 und SP-6 und SP-7 und SP-8 ansteigen, und zu Zeiten t1, t2, t3 und t4 wird ein Schwarzanzeigesignal abgetastet und sequentiell in Datenleitungen DS-1~DS-32, DS-33~DS-64, DS-65~DS-96 und DS-97~DS-128 geschrieben.
Gleichermaßen werden Pixel auf den linken 128 Datenzeilen in der horizontalen Austastperiode in Schwarz angezeigt.
In einer Bildschreibperiode, die der horizontalen Austastperiode folgt, wird ein ähnliches Ansteuern wie im Fall der 16 durchgeführt. Zuerst wird die Periode des Taktsignals CLK von 2 × T auf 4 × T moduliert, was als Ausgangssignale P-u der Halbbit-Abtastschaltungen 25-u Impulssignale erzeugt, die eine Dauer von 4 × T und eine um eine Periode von 2 × T sequentiell verschobene Phasen haben. Ein Impulssignal P-6 hat eine Dauer von 5 × T, was nicht zu der betrachteten Schaltungsaktion ausgegeben wird.
Andererseits werden vier Impulssignale mit einer Dauer von 3 × T, einer Periode von 4 × T und um eine Periode von T sequentiell verschobenen Phasen als Steuersignale D-1~D-4 der 80 ersten NAND-Gatterschaltungen 26-q eingegeben, und zwar zu einer gezeigten Zeit. Weiterhin wird ein Signal mit einem hohen logischen Pegel als das Freigabesignal EN für die zweiten NAND-Gatterschaltungen 27-q eingegeben.
Als Ergebnis geben die zweiten NAND-Gatterschaltungen 27-q als Ausgangssignale SP-9~SP-72 davon Abtastimpulssignale mit einer Impulsdauer von 3 × T und ihren um eine Periode von T sequentiell verschobenen Phasen aus.
Die Abtastimpulssignale wählen entsprechende SH-Schalter 208-j, was 16-phasige parallele Bilddaten S-p abtastet, wenn die Abtastimpulse ansteigen. Die abgetasteten Daten werden in eine Datenbusleitung DS-129~DS-1152 geschrieben.
Der Bilddatenschreibperiode folgt eine nachfolgende horizontale Austastperiode, in der schwarze Daten in Pixel Px(i, j) in rechten 128 Spalten geschrieben werden, d. h. Pixel Px(i, j), die mit rechten 128 Datenzeilen verbunden sind.
In dieser Austastperiode wird zuerst das Taktsignal CLK für Halbbit-Abtastschaltungen 25-u von der Periode von 4 × T zu einer Periode von 2 × T moduliert, so daß die Halbbit-Abtastschaltungen 25-37~25-40 als ihre Ausgangssignale P-37~P-40 Impulssignale mit einer Dauer von 2 × T und um eine Periode von T sequentiell verschobenen Phasen ausgeben. Die Impulssignale P-37 und P-38 haben eine Dauer von 4 × T bzw. eine Dauer von 3 × T, die keine Ausgaben zu der betrachteten Schaltungsaktion sind.
Darüber hinaus gibt es als Steuersignale D-1~D-4 der 80 ersten NAND-Gatterschaltungen 26-q Eingangssignale mit einem hohen logischen Pegel. Weiterhin wird ein Signal mit einem hohen logischen Pegel als das Freigabesignal EN zu den zweiten NAND-Gatterschaltungen 27-q eingegeben.
Als Ergebnis geben die zweiten NAND-Gatterschaltungen 27-q als Ausgangssignale SP-q davon Abtastimpulssignale mit einer Impulsdauer von 2 × T und ihren um eine Periode von T zueinander sequentiell verschobenen Phasen aus. Paarweise Abtastimpulssignale SP-73 und SP-74 und SP-75 und SP-76 haben jeweilige Impulsdauern von 4 × T und 3 × T.
In dieser horizontalen Austastperiode wird ein Schwarzanzeige-Signalpegel als Bilddaten S-p eingegeben. Da die paarweisen Abtastimpulssignale SP-73 und SP-74, SP-75 und SP-76, SP-77 und SP-78 und SP-79 und SP-80 zu Zeiten t5, t6, t7 und t8 ansteigen, werden die Schwarzanzeigedaten abgetastet, die sequentiell in Datenbusleitungen DS-1153~DS-1184, DS-1185~DS-1216, DS-1217~DS-1248, DS-1249~DS-1280 geschrieben werden.
Gleichermaßen werden Pixel auf den rechten 128 Datenzeilen in der horizontalen Austastperiode in Schwarz angezeigt.
Als Ergebnis werden linke und rechte Austastungen in Schwarz angezeigt.
Nimmt man nun Bezug auf 23 ist eine LCD gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung mit dem Bezugszeichen 30 bezeichnet. Wie die LCD 20 weist die LCD 30 ein Flüssigkristallanzeigeelement 101 auf, das aus einer von hinten beleuchteten transparenten Pixelschicht aufgebaut ist, die aus einer Matrix von 1.024 × 1.280 aktiven Pixeln Px(i, j) besteht, die gemeinsam einen rechteckigen Anzeigebereich definieren, und aus einer peripheren Treiberschaltung 12-23, die eine vertikale Treiberschaltung 12 enthält, die mit 1.024 Reihen der Matrix von Pixeln Px(i, j) über 1.024 parallele Abtastleitungen GP-1 GP-1024 verbunden ist, und eine horizontale Treiberschaltung 23 enthält, die mit 1.280 Spalten der Matrix von Pixeln Px(i, j) über 1.280 parallele Datenleitungen verbunden ist.
Die horizontale Treiberschaltung 23 ist wie bei der LCD 20 aus einer horizontalen Abtastschaltung 24, sechzehn parallelen Datenbusleitungen 207-1~207-16 zum jeweiligen Zuführen von sechzehn mehrphasigen, parallelen Bilddaten S-1~S-18 und achtzig parallelen Blöcken von SH-Schaltungen aufgebaut.
Ein q-ter SH-Schaltungsblock besteht aus 16 SH-Schaltungen, von denen eine p-te an ihrem Dateneingangsende mit einer p-ten 207-p der 16 Datenbusleitungen 207-1~207-16 und an ihrem Datenausgangsende mit einer p-ten DS-j (j = 16q + p – 16) entsprechender 16 Datenzuführleitungen DS-(16q – 15)~DS-16q verbunden ist, und eine p-te SH-Schaltung eines q-ten Schaltungsblocks ist, wie bei der LCD 20, aus einem SH-Schalter 208-j (j = 16q + p – 16) und einem SH-Kondensator 209-j (j = 16q + p – 16) aufgebaut.
Die horizontale Abtastschaltung 24 weist 41 Halbbit-Abtastschaltungen 25-1~25-41, achtzig NAND-Gatterschaltungen 26-1~26-80 und achtzig Ausgangspufferschaltungen 37-1~37-80 auf.
Die Halbbit-Abtastschaltungen 25-1~25-41 sind dazwischen in Reihe geschaltet, um eine Impulssignal-Schiebeschaltung 25 zu bilden. Die Schiebeschaltung 25 ist mit einem ersten Anschluß 38-1 zum Empfangen eines Impulssignals VSTa, das ihr als Treibersignal für eine horizontale Abtastung nach rechts eingegeben wird, und einem zweiten Anschluß 28-2 zum Empfangen eines Impulssignals, das ihr als Treibersignal für eine horizontale Abtastung nach links eingegeben wird, versehen, wodurch eine Zweiwege-Abtastung ermöglicht wird. In der Schiebeschaltung 25 wird das eingegebene Impulssignal synchron zu einem von paarweisen zweiphasigen eingegebenen Taktsignalen CLK verschoben, das als Treibersignal für die Verschiebung in eine der Richtungen ausgewählt wird, so daß 40 Abtastsignale P-1~P-40 mit einer Verzögerung verfügbar sind, die gleich einer Hälfte eines Impulszyklus des ausgewählten Taktsignals CLK ist. Die Schiebeschaltung 25 verwendet somit insgesamt selektiv vier Treibersignale.
Die 80 NAND-Gatterschaltungen 26-q sind paarweise in 40 Gruppen aufgeteilt, von denen eine u-te erste Eingangsanschlüsse zugehöriger NAND-Gatterschaltungen 26-q mit einer Verbindungsstelle zwischen entsprechenden Halbbit-Abtastschaltungen 25-u und 25-(u + 1) verbunden hat, um davon ein Ausgangssignal P-u einer der Halbbit-Abtastschaltungen 25-u und 25-(u + 1) zu empfangen. Ein Ausgangsanschluß jeder NAND-Gatterschaltung 26-q ist mit einem Eingangsanschluß einer entsprechenden Ausgangspufferschaltung 37-q als Inverter verbunden, von der ein Ausgangsanschluß mit jeweiligen Gate-Anschlüssen der entsprechenden 16 SH-Schalter 208-j verbunden ist.
Läßt man u0 ein u einer beliebigen ungeraden Zahl sein, enthält jedes Paar von u0-ten und u0 + 1-ten der 40 Paare von NAND-Gatterschaltungen 26-q fortlaufende vier 26-(2u0 – 1)~26-2(u0 + 1) der NAND-Gatterschaltungen 26-q, welche vier Schaltungen 26-(2u0 – 1)~26-(2u0 + 2) ihre zweiten Eingangsanschlüsse parallel mit nicht gezeigten Eingangsanschlüssen von vier unterschiedlichen Treibersignalen als Steuersignale D-1~D-4 der NAND-Gatterschaltungen 26-q verbunden haben.
Demgemäß übersteigt eine Gesamtheit von Treibersignalen, die zu der horizontalen Treiberschaltung 23 einzugeben sind, 8 nicht, was verglichen mit der herkömmlichen LCD 200, bei der die Anzahl erforderlicher Steuersignalanschlüsse für einen Adressendecodierer sich für ein 16-phasiges Datensignal auf 14 beläuft, 4/7 ist.
Im Fall eines 8-phasigen Datensignals sind in einem herkömmlichen Fall unter Verwendung eines Adressendecodierers 16 Steuersignale erforderlich. Jedoch wird bei einer LCD gemäß dem Ausführungsbeispiel die Anzahl von Treibersignalanschlüssen für eine horizontale Treiberschaltung auf 8 gehalten, d. h. 1/2 gegenüber dem herkömmlichen Fall. Die Zahl 8 wird selbst dann nicht erhöht, wenn die Anzahl von Datenleitungen DS-j 1.280 übersteigt.
Bei dem vorliegenden Ausführungsbeispiel ist die Impulssignal-Schiebeschaltung 25 aus hintereinandergeschalteten 41 Halbbit-Abtastschaltungen 25-u aufgebaut, von der Ausgaben P-u zu 40 Paaren von NAND-Gatterschaltungen 26-q eingegeben werden, um 80 SH-Schaltungsblöcke anzusteuern.
Bei einer Abänderung des Ausführungsbeispiels kann eine Impulssignal-Schiebeschaltung vorzugsweise aus hintereinandergeschalteten 21 Halbbit-Abtastschaltungen aufgebaut sein, von denen Ausgaben zu 20 Kombinationen von vier NAND-Gatterschaltungen eingegeben werden, um 80 SH-Schaltungsblöcke anzusteuern.
Das vorliegende Ausführungsbeispiel verwendet die 80 NAND-Gatterschaltungen 26-q, die bei einer Abänderung durch 80 NOR-Gatterschaltungen ersetzt werden können. In diesem Fall können die NOR-Gatterschaltungen Eingangssignale empfangen, die bezüglich des logischen Pegels entgegengesetzt zu den Ausgangssignalen P-s der Halbbit-Abtastschaltungen 25-u des Ausführungsbeispiel sind, und die invertierenden Ausgangspufferschaltungen 37-q des Ausführungsbeispiels können durch nichtinvertierende Ausgangspufferschaltungen ersetzt werden.
24 zeigt Zeitdiagramme von Signalen, die zu einer Ansteuerung zum Schreiben von schwarzen Daten in oberen und unteren Leerbereichen eines Anzeigebereichs gehören, wenn die Mehrzweck-LCD 30 der 23 auf ein Bildsignal antwortet, das für eine kleinere Anzahl von Pixeln als 1.024 × 1.280 formatiert ist. Von den oberen und unteren Leerbereichen wird angenommen, daß sie 128 Abtastleitungen bzw. -zeilen entsprechen.
Zuerst wird in einer vertikalen Austastperiode das Taktsignal CLK mit einer voreingestellten Periode TB zu den 41 Halbbit-Abtastschaltungen 25-1~25-41 eingegeben, und das Impulssignal VSTa mit einer Dauer von TB wird in einer gezeigten Zeitgabe vom Anschluß 38-1 zu der Schiebeschaltung 25 eingegeben, wo es synchron zu dem Taktsignal CLK sequentiell verschoben wird, so daß die Halbbit-Abtastschaltungen 25-1~25-40 als Ausgangssignale P-1~P-40 davon Impulssignale mit einer Impulsdauer von TB und ihren um eine Periode von TB/2 sequentiell verschobenen Phasen ausgeben.
Die Schiebeschaltung 25, die für ein Ansteuern mit einem Paar selektiver zweiphasiger Taktsignale geeignet ist, kann ein ihr eingegebenes externes Taktsignal mit einer gegenüber dem obigen Taktsignal CLK umgekehrten Phase haben.
Andererseits werden Signale mit einem hohen logischen Pegel als Steuersignale D-1~D-4 zu den NAND-Gatterschaltungen 26-q eingegeben.
Als Ergebnis geben die Ausgangspufferschaltungen 37-1~37-80 als Ausgangssignale SP-q davon Abtastimpulssignale mit einer Impulsdauer von TB und ihrem zueinander um eine Periode von TB/2 sequentiell verschobenen Phasen aus.
In der vertikalen Austastperiode wird ein mehrphasiges Signal mit einem Schwarzanzeigepegel als Bilddaten S-p eingegeben. Da paarweise Abtastimpulssignale SP-1 und SP-2, SP-3 und SP-4, SP-5 und SP-6, ..., SP-79 und SP-80 zu Zeiten t1, t2, t3, ..., t40 ansteigen, werden die Schwarzanzeigedaten abgetastet, die sequentiell in Datenbusleitungen DS-1~DS-32, DS-33~DS-64, DS-65~DS-96, DS-1249~DS-1280 geschrieben sind.
Da Gate-Impulssignale GP-1~GP-128 und GP-899~GP-1024 auf Abtastleitungen des oberen und des unteren Leerbereichs auf einen hohen logischen Pegel eingestellt werden, werden die abgetasteten Schwarzanzeigedaten von den Datenbusleitungen DS-j zu Pixeln Px(i, j) in den oberen und den unteren Leerbereich geschrieben.
Gleichermaßen werden die oberen und unteren Leerbereiche in der vertikalen Austastperiode in Schwarz angezeigt.
Bei dem Ausführungsbeispiel hat das in die Schiebeschaltung 25 eingegebene Impulssignal eine voreingestellte Dauer von TB, was auf eine Dauer von L × TB abgeändert werden kann, wobei L eine positive ganze Zahl größer als eins ist.
Bei dieser Abänderung haben von den Pufferschaltungen 37-q ausgegebene Abtastimpulse eine Dauer von L × TB, was eine verlängerte Schreibperiode zum Schreiben von Schwarzanzeigedaten in Datenbusleitungen bietet.
Das Ansteuern der 24 kann auf die LCD 20 der 15 angewendet werden. In diesem Fall kann ein Impulssignal mit einem hohen logischen Pegel als das Freigabesignal EN verwendet werden, das an die zweiten NAND-Gatterschaltungen 27-q anzulegen ist.
Übrigens können die Pixel Px(i, j) der LCDs 20 und 30 eine Matrix aus polykristallinen Silizium-TFTs aufweisen, die auf einem Glassubstrat integriert sind. Die periphere Treiberschaltung 12-23 kann eine statische CMOS-Schaltung oder eine aktive CMOS-Schaltung sein. Die TFTs können aus amorphem Silizium, CdS, etc. hergestellt sein. Es kann ein monokristalliner Silizium-MOS-Transistor verwendet werden.
Wie es aus der vorangehenden Beschreibung verstanden wird, kann gemäß einem Ausführungsbeispiel der vorliegenden Erfindung eine praktische Mehrzweck-LCD mit einer Anzahl von Steuersignalanschlüssen innerhalb eines reduzierten Bereichs implementiert werden, der verglichen mit dem Bereich eines herkömmlichen Falls zwischen 9/14 bis halb so groß wie dieser ist.
Ein solcher Effekt kann mit einer erhöhten Anzahl von Pixeln und/oder einer reduzierten Anzahl von Bilddaten-Vervielfältigungsphasen bemerkenswert sein.
Darüber hinaus läßt eine vollständige Auslöschung von Rauschen aufgrund von Übersprechen einen stabilen Anzeigedienst zu.
Während die vorliegende Erfindung unter Bezugnahme auf die bestimmten veranschaulichenden Ausführungsbeispiele beschrieben worden ist, ist sie durch jene Ausführungsbeispiele nicht beschränkt. Es ist klar, daß Fachleute auf dem Gebiet die Ausführungsbeispiele verändern oder abändern können, ohne vom Schutzbereich der vorliegenden Erfindung abzuweichen.

Claims

Flüssigkristallanzeige (10), die folgendes aufweist: eine aktive Matrixanordnung (101), deren Schaltelemente an Kreuzungsstellen zwischen Abtastleitungen (GP-i) und Datenleitungen (DS-j) angeordnet sind; eine vertikale Treiberschaltung (12) zum Ansteuern der Abtastleitungen; und eine horizontale Treiberschaltung (103) zum Ansteuern der Datenleitungen; wobei die vertikale Treiberschaltung (12) folgendes aufweist: eine N-stufige Abtastschaltung (17) zum Bereitstellen von N Ausgaben eines Impulssignals, die um die Hälfte einer Periode eines Taktsignals sequentiell verschoben sind, wobei N eine positive ganze Zahl ist; N × M Logikgatterschaltungen (15-i) mit jeweils ersten und zweiten Steueranschlüssen, wobei die ersten Steueranschlüsse von jeweils M Logikgatterschaltungen miteinander und gleichzeitig mit einem der N Ausgangsanschlüsse der Abtastschaltung (25) verbunden sind, wobei M eine ganze Zahl größer zwei ist, und wobei die zweiten Steueranschlüsse jeder 2 × M-ten Logikgatterschaltung miteinander und gleichzeitig mit einem von 2 × M Steueranschlüssen (G-1...G-(2 × M)) verbunden sind, und Ausgangspufferschaltungen (16-i), deren Eingangssignale die Ausgangssignale der Logikgatterschaltungen sind.
Flüssigkristallanzeige (10) nach Anspruch 1, wobei die Logikgatterschaltungen jeweils eine NAND-Schaltung (15-i) mit 2 Eingängen sind.
Flüssigkristallanzeige (10) nach Anspruch 1, wobei die Abtastschaltung eine Schaltungseinrichtung (17) zum Verschieben des Impulssignals in einem Zweiwege-Betrieb ist.
Flüssigkristallanzeige (10) nach Anspruch 1, wobei die ganze Zahl M größer als drei ist.
Flüssigkristallanzeige (20), die folgendes aufweist: eine aktive Matrixanordnung (101), deren Schaltelemente an Kreuzungsstellen zwischen Abtastleitungen (GP-i) und Datenleitungen (DS-j) angeordnet sind; eine vertikale Treiberschaltung (12) zum Ansteuern der Abtastleitungen; und eine horizontale Treiberschaltung (23) zum Ansteuern der Datenleitungen; wobei die horizontale Treiberschaltung (23) folgendes aufweist: eine N-stufige Abtastschaltung (25) zum Bereitstellen von N Ausgaben eines Impulssignals, die um die Hälfte einer Periode eines Taktsignals sequentiell verschoben sind, wobei N eine positive ganze Zahl ist, N × M erste Logikgatterschaltungen (26-q) mit jeweils ersten und zweiten Steueranschlüssen, wobei die ersten Steueranschlüsse von jeweils M ersten Logikgatterschaltungen miteinander und gleichzeitig mit einem der N Ausgangsanschlüsse der Abtastschaltung (25) verbunden sind, wobei M eine ganze Zahl größer eins ist, und wobei die zweiten Steueranschlüsse jeder 2 × M-ten ersten Logikgatterschaltung miteinander und gleichzeitig mit einem von 2 × M Steueranschlüssen (D-1...D-(2 × M)) verbunden sind, und N × M zweite Logikgatterschaltungen (27-q) mit jeweils ersten und zweiten Steueranschlüssen, deren erste Steueranschlüsse mit Ausgangsanschlüssen der ersten Logikgatterschaltungen verbunden sind und deren zweite Steueranschlüsse miteinander und gleichzeitig mit einem gemeinsamen Zuführanschluss (28-2) verbunden sind, und N × M Daten-Abtast-Halte-Schalter (208-j) mit jeweils einem Steueranschluss, einem Eingangsanschluss und einem mit der Datenleitung (DS-j) verbundenen Ausgangsanschluss, wobei die Steueranschlüsse von jeweils J Daten-Abtast-Halte-Schaltern miteinander und gleichzeitig mit einem der Ausgangsanschlüsse (SP1...SP80) der zweiten Logikgatterschaltungen verbunden sind, wobei J eine positive ganze Zahl ist, wobei die Eingangsanschlüsse jedes J-ten Daten-Abtast-Halte-Schalters miteinander und gleichzeitig mit einer von Datenbusleitungen (207-1...207-16) verbunden sind.
Flüssigkristallanzeige (20) nach Anspruch 5, wobei die ersten und zweiten Logikgatterschaitungen jeweils NAND-Schaltungen (26-q, 27-q) mit 2 Eingängen sind.
Flüssigkristallanzeige (20) nach Anspruch 5, wobei die Abtastschaltung eine Schaltungseinrichtung (25) zum Verschieben des Impulssignals in einem Zweiwege-Betrieb ist.
Flüssigkristallanzeige (30), die folgendes aufweist: eine aktive Matrixanordnung (101), deren Schaltelemente an Kreuzungsstellen zwischen Abtastleitungen (GP-i) und Datenleitungen (DS-j) angeordnet sind; eine vertikale Treiberschaltung (12) zum Ansteuern der Abtastleitungen; und eine horizontale Treiberschaltung (23) zum Ansteuern der Datenleitungen; wobei die horizontale Treiberschaltung (23) folgendes aufweist: eine N-stufige Abtastschaltung (25) zum Bereitstellen von N Ausgaben eines Impulssignals, die um die Hälfte einer Periode eines Taktsignals sequentiell verschoben sind, wobei N eine positive ganze Zahl ist, N × M Logikgatterschaltungen (26-q) mit jeweils ersten und zweiten Steueranschlüssen, wobei die ersten Steueranschlüsse von jeweils M Logikgatterschaltungen miteinander und gleichzeitig mit einem der N Ausgangsanschlüsse der Abtastschaltung (25) verbunden sind, wobei M eine ganze Zahl größer eins ist, und wobei die zweiten Steueranschlüsse jeder 2 × M-ten Logikgatterschaltung miteinander und gleichzeitig mit einem von 2 × M Steueranschlüssen (D-1...D-(2 × M)) verbunden sind, und Ausgangspufferschaltungen (37-q) zum Eingeben von Ausgangssignalen der Logikgatterschaltungen, und N × M Daten-Abtast-Halte-Schalter (208-j) mit jeweils einem Steueranschluss, einem Eingangsanschluss und einem mit der Datenleitung (DS-j) verbundenen Ausgangsanschluss, wobei die Steueranschlüsse von jeweils J Daten-Abtast-Halte-Schaltern miteinander und gleichzeitig mit einem der Ausgangsanschlüsse (SP1...SP80) der Ausgangspufferschaltungen (37-1....37-80) verbunden sind, wobei J eine positive ganze Zahl ist, wobei die Eingangsanschlüsse jedes J-ten Daten-Abtast-Halte-Schalters miteinander und gleichzeitig mit einer von Datenbusleitungen (207-1...207-16) verbunden sind.
Ansteuerverfahren zum Ansteuern einer Flüssigkristallanzeige (10), die folgendes enthält: eine aktive Matrixanordnung (101), deren Schaltelemente an Kreuzungsstellen zwischen Abtastleitungen (GP-i) und Datenleitungen (DS-j) angeordnet sind, eine vertikale Treiberschaltung (12) zum Ansteuern der Abtastleitungen, und eine horizontale Treiberschaltung (103) zum Ansteuern der Datenleitungen, eine N-stufige Abtastschaltung (17) in der vertikalen Treiberschaltung zum Bereitstellen von N Ausgaben eines Impulssignals, die um die Hälfte einer Periode eines Taktsignals sequentiell verschoben werden, wobei N eine positive ganze Zahl ist; N × M Logikgatterschaltungen (15-i) in der vertikalen Treiberschaltung mit jeweils ersten und zweiten Steueranschlüssen, wobei die ersten Steueranschlüsse von jeweils M Logikgatterschaltungen miteinander und gleichzeitig mit einem der N Ausgangsanschlüsse der Abtastschaltung (17) verbunden sind, wobei M eine ganze Zahl größer eins ist, und wobei die zweiten Steueranschlüsse jeder 2 × M-ten Logikgatterschaltung miteinander und gleichzeitig mit einem von 2 × M Steueranschlüssen (G-1...G-(2 × M)) verbunden sind, und Ausgangspufferschaltungen (16-i) in der vertikalen Treiberschaltung, wobei das Ansteuerverfahren folgende Schritte aufweist: Eingeben eines Taktsignals (CLK) mit einer Periode von 2 × M × T zu der Abtastschaltung (17), wobei T ein Abtastleitungs-Auswahlintervall ist; sequentielles Eingeben von 2 × M unterschiedlichen Impulssignalen (A-1...A(2 × M)) zu 2 × M zweiten Steueranschlüssen (G-1...G-(2 × M)) der miteinander verbundenen N × M Logikgatterschaltungen (15-i), wobei die 2 × M Impulssignale eine Impulsdauer von T, eine Impulsperiode von 2 × M × T und um eine Periode von T sequentiell verschobene Phasen haben; und Eingeben der 2 × M Impulssignale in einer Zeit, in der folgendes gilt: 0 < (t1 – t0) < {(2 × M × T)/2}, wobei t0 eine Zeit ist, zu der ein logischer Pegel eines K-ten Ausgangssignals der Abtastschaltung (P-1...P-N) geändert wird, wobei K eine positive ganze Zahl ist, und wobei t1 eine Zeit nach der Zeit t0 ist, zu der ein logischer Pegel eines Impulssignals (A-1...A(2 × M)), das zu einem zweiten Steueranschluss einer {1 + M × (K – 1)}-ten Logikgatterschaltung einzugeben ist, geändert wird, und Ausgeben von Ausgangssignalen der Logikschaltungen an die Ausgangspufferschaltungen.
Ansteuerverfahren nach Anspruch 9, wobei die Flüssigkristallanzeige (10) eine Austastperiode hat, die folgendes aufweist: eine erste Periode zum Eingeben eines Taktsignals (CLK) einer vorbestimmten Periode zu der Abtastschaltung, um ein Impulssignal (VSTa) sequentiell zu verschieben; eine zweite Periode, die der ersten Periode folgt, zum Fixieren eines Pegels des Taktsignals (CLK), um Pegel der Ausgangssignale der Abtastschaltung konstant zu halten; und eine dritte Periode, die der zweiten Periode folgt, zum Eingeben eines Taktsignals (CLK) einer vorbestimmten Periode zu der Abtastschaltung, um das Impulssignal sequentiell zu verschieben, wobei das Ansteuerverfahren weiterhin folgende Schritte aufweist: Eingeben eines Steuersignals (G-1~G-8), das in der ersten und dritten Periode unabhängig von den Ausgangssignalen der Logikgatterschaltungen und in der zweiten Periode abhängig von ihnen ist, zu den zweiten Steueranschlüssen der Logikgatterschaltungen (15-i) für eine Ansteuerung.
Ansteuerverfahren nach Anspruch 9, wobei die Flüssigkristallanzeige (10) eine Austastperiode hat, die folgendes aufweist: eine erste Periode zum Eingeben eines Taktsignals (CLK) einer vorbestimmten Periode zu der Abtastschaltung, um ein Impulssignal (VSTa) sequentiell zu verschieben; eine zweite Periode, die der ersten Periode folgt, zum Fixieren eines Pegels des Taktsignals (CLK), um Pegel der Ausgangssignale der Abtastschaltung konstant zu halten; eine dritte Periode, die der zweiten Periode folgt, zum Ändern des fixierten Pegels des Taktsignals (CLK), um eine erste Verschiebung des Impulssignals zu bewirken; eine vierte Periode, die der dritten Periode folgt, zum Fixieren eines Pegels des Taktsignals (CLK), um Pegel der Ausgangssignale der Abtastschaltung konstant zu halten; und eine fünfte Periode, die der vierten Periode folgt, zum Eingeben eines Taktsignals (CLK) einer ersten Periode zu der Abtastschaltung, um das Impulssignal sequentiell zu verschieben, wobei das Ansteuerverfahren weiterhin folgende Schritte aufweist: Eingeben eines Steuersignals (G-1~G-8), das in der ersten, der dritten und der fünften Periode unabhängig von den Ausgangssignalen der Logikgatterschaltungen und in wenigstens einer der zweiten und der vierten Periode abhängig von ihnen ist, zu den zweiten Steueranschlüssen der Logikgatterschaltungen (15-i) für eine Ansteuerung.
Ansteuerverfahren nach Anspruch 9, wobei in einer Austastperiode ein Taktsignal (CLK), das zu der Abtastschaltung (17) einzugeben ist, zu einer höheren Frequenz als in einer Bildschreibperiode moduliert wird, um ein Impulssignal (VSTa) zu übertragen; und in der Übertragungsperiode eine Ausgabe (P-k) der Abtastschaltung dazu führt, dass ein Signal (G-1~G-8) für eine Ansteuerung zu den zweiten Steueranschlüssen der Logikgatterschaltungen eingegeben wird.
Ansteuerverfahren zum Ansteuern einer Flüssigkristallanzeige (20), die folgendes enthält: eine aktive Matrixanordnung (101), deren Schaltelemente an Kreuzungsstellen zwischen Abtastleitungen (GP-i) und Datenleitungen (DS-j) angeordnet sind, eine vertikale Treiberschaltung (12) zum Ansteuern der Abtastleitungen und eine horizontale Treiberschaltung (23) zum Ansteuern der Datenleitungen, eine N-stufige Abtastschaltung (25) in der horizontalen Treiberschaltung zum Bereitstellen von N Ausgaben eines Impulssignals, die um die Hälfte einer Periode eines Taktsignals sequentiell verschoben sind, wobei N eine positive ganze Zahl ist; N × M Logikgatterschaltungen (26-q) in der horizontalen Treiberschaltung mit jeweils ersten und zweiten Steueranschlüssen, wobei die ersten Steueranschlüsse von jeweils M ersten Logikgatterschaltungen miteinander und gleichzeitig mit einem der N Ausgangsanschlüsse der Abtastschaltung (25) verbunden sind, wobei M eine ganze Zahl größer eins ist, und wobei die zweiten Steueranschlüsse jeder 2 × M-ten ersten Logikgatterschaltung miteinander und gleichzeitig mit einem von 2 × M Steueranschlüssen (D-1...D-(2 × M)) verbunden sind, und N × M zweite Logikgatterschaltungen (27-q) in der horizontalen Treiberschaltung, deren erste Steueranschlüsse mit Ausgangsanschlüssen der ersten Logikgatterschaltungen verbunden sind, und deren zweite Steueranschlüsse miteinander und gleichzeitig mit einem gemeinsamen Zuführanschluss (28-2) verbunden sind; und N × M Daten-Abtast-Halte-Schalter (208-j) in der horizontalen Treiberschaltung mit jeweils einem Steueranschluss und einem Eingangsanschluss, wobei die Steueranschlüsse von jeweils J Daten-Abtast-Halte-Schaltern miteinander und gleichzeitig mit einem der Ausgangsanschlüsse (SP1...SP80) der zweiten Logikgatterschaltungen verbunden sind, wobei J eine positive ganze Zahl ist, wobei die Eingangsanschlüsse jedes J-ten Daten-Abtast-Halte-Schalters miteinander und gleichzeitig mit einer von Datenbusleitungen (207-1...207-16) verbunden sind, wobei das Ansteuerverfahren folgende Schritte aufweist: Eingeben eines Taktsignals (CLK) mit einer Periode von 2 × M × T zu der Abtastschaltung (17), wobei T ein Abtastleitungs-Auswahlintervall ist; sequentielles Eingeben von 2 × M unterschiedlichen Impulssignalen (A-1~A(2 × M)) zu 2 × M zweiten Steueranschlüssen (D-1...D-(2 × M)) der miteinander verbundenen N × M ersten Logikgatterschaltungen (26-q), wobei die 2 × M Impulssignale eine Impulsdauer zwischen 0 und {(M + 1) × T}, eine Impulsperiode von 2 × M × T und um eine Periode von T sequentiell verschobene Phasen haben; und wobei ein Signal (EN) für ein Ansteuern zu den zweiten Steueranschlüssen der zweiten Logikgatterschaltungen eingegeben wird.
Ansteuerverfahren nach Anspruch 13, das weiterhin folgende Schritte aufweist: Eingeben der 2 × M unterschiedlichen Impulssignale (A-1, A-2, ..., A-(2 × M)) in einer umgekehrten Reihenfolge zu den zweiten Steueranschlüssen (D-1, D-2, ..., D-(2 × M)) der miteinander verbundenen N × M ersten Logikgatterschaltungen; wobei Ausgaben der ersten Logikschaltungen dazu führen, dass das Signal (EN) für ein Ansteuern zu den zweiten Steueranschlüssen der zweiten Logikgatterschaltungen eingegeben wird.
Ansteuerverfahren nach Anspruch 13, wobei in einer vertikalen Austastperiode Ausgaben der ersten Logikgatterschaltungen (26-q) dazu führen, dass ein Signal (EN) auf Ausgaben der zweiten Logikgatterschaltungen (27-q) zu den zweiten Steueranschlüssen der zweiten Logikgatterschaltungen (27-q) eingegeben wird, und dass ein Signalpegel (S-p), der eine Schwarzanzeige darstellt, zu J Eingangsanschlüssen der Abtast-Halte-Schalter (208-j) eingegeben wird.
Ansteuerverfahren nach Anspruch 13, wobei in einer horizontalen Austastperiode ein Taktsignal (CLK), das zu der Abtastschaltung (25) einzugeben ist, zu einer höheren Frequenz als in einer Bildschreibperiode moduliert wird, um ein Impulssignal (VSTa) zu übertragen; und in der Übertragungsperiode Ausgaben (P-u) der Abtastschaltung dazu führen, dass ein Signal (D-1~D-4) auf Ausgaben der ersten Logikgatterschaltungen (26-q) zu den zweiten Steueranschlüssen der ersten Logikgatterschaltungen (26-q) eingegeben wird, und Ausgaben der ersten Logikgatterschaltungen dazu führen, dass ein Signal (EN) auf Ausgaben der zweiten Logikgatterschaltungen (27-q) zu den zweiten Steueranschlüssen der zweiten Logikgatterschaltungen (27-q) eingegeben wird, und dass ein Signalpegel (S-p), der eine Schwarzanzeige darstellt, zu J Eingangsanschlüssen der Abtast-Halte-Schalter (208-j) für eine Ansteuerung eingegeben wird.
Ansteuerverfahren zum Ansteuern für eine Flüssigkristallanzeige (30), die folgendes enthält: eine aktive Matrixanordnung (101), deren Schaltelemente an Kreuzungsstellen zwischen Abtastleitungen (GP-i) und Datenleitungen (DS-j) angeordnet sind, eine vertikale Treiberschaltung (12) zum Ansteuern der Abtastleitungen, und eine horizontale Treiberschaltung (23) zum Ansteuern der Datenleitungen, eine N-stufige Abtastschaltung (25) in der horizontalen Treiberschaltung zum Bereitstellen von N Ausgaben eines Impulssignals, die um die Hälfte einer Periode eines Taktsignals sequentiell verschoben sind, wobei N eine positive ganze Zahl ist; N × M Logikgatterschaltungen (26-q) in der horizontalen Treiberschaltung mit jeweils ersten und zweiten Steueranschlüssen, wobei die ersten Steueranschlüsse von jeweils M Logikgatterschaltungen miteinander und gleichzeitig mit einem der N Ausgangsanschlüsse der Abtastschaltung (25) verbunden sind, wobei M eine ganze Zahl größer eins ist, und wobei die zweiten Steueranschlüsse jeder 2 × M-ten Logikgatterschaltung miteinander und gleichzeitig mit einem von 2 × M Steueranschlüssen (D-1...D-(2 × M)) verbunden sind, und Ausgangspufferschaltungen (37-q) in der horizontalen Treiberschaltung, und N × M Daten-Abtast-Halte-Schalter (208-j) in der horizontalen Treiberschaltung mit jeweils einem Steueranschluss, einem Eingangsanschluss und einem mit der Datenleitung (DS-j) verbundenen Ausgangsanschluss, wobei die Steueranschlüsse von jeweils J Daten-Abtast-Halte-Schaltern (208-j) miteinander und gleichzeitig mit einem der Ausgangsanschlüsse (SP1...SP80) der Ausgangspufferschaltungen (37-q) verbunden sind, wobei J eine positive ganze Zahl ist, wobei die Eingangsanschlüsse jedes J-ten Daten-Abtast-Halte-Schalters miteinander und gleichzeitig mit einer von Datenbusleitungen (207-1...207-16) verbunden sind, wobei das Ansteuerverfahren folgende Schritte aufweist: in der vertikalen Austastperiode, Eingeben eines Taktsignals (CLK) einer vorbestimmten Periode zu der Abtastschaltung (25-u), wobei Ausgaben (P-u) der Abtastschaltung (25-u) bewirken, dass ein Steuersignal (D-1~D-4) den zweiten Steueranschlüssen der Logikgatterschaltungen (26-q) eingegeben wird, Eingeben eines Signalpegels (S-p), der eine Schwarzanzeige darstellt, zu J Eingangsanschlüssen der Daten-Abtast-Halte-Schalter (208-j) zur Ansteuerung, Ausgeben von Ausgangssignalen der Logikschaltungen an die Ausgangspufferschaltungen.