JP4396814B2 - 静電容量検出装置及び電子機器 - Google Patents

Description

本発明は、マトリクス状に配置された静電容量検出素子などのアクティブ素子を駆動するためのアクティブマトリクス駆動装置、これを利用した静電容量検出装置および電子機器に関する。

静電容量式指紋センサは、例えば特開平１１−１１８４１５号公報、特開２０００−３４６６０８号公報、特開２００１−５６２０４号公報、特開２００１−１３３２１３号公報に開示されるように、基板上に形成されたセンサ電極の表面を誘電体膜で被覆し、指先の電位を基準電位として、指先とセンサ電極間に形成される静電容量を検出する静電容量検出回路を備えることで、指紋の凹凸を認識する。

このような静電容量検出回路をアクティブ素子で構成してマトリクス状に配置し、走査線およびデータ線の組み合わせによって個々の静電容量検出回路を選択可能にすることで、指紋の凹凸パターンを２値画像データとして取得することができる。
特開平１１−１１８４１５号公報 特開２０００−３４６６０８号公報 特開２００１−５６２０４号公報 特開２００１−１３３２１３号公報

しかし、このようなアクティブマトリクスは、たとえば電源投入時に、データ線および走査線の電位にバラツキがある場合がある。そのような場合には、意図せずに選択されたデータ線または走査線に不要な電流が初期状態として流れ続けることになるという不都合が生じる。また、そのようなバラツキがあると、信頼性の高い安定した読み取りも困難となる。

そこで、本発明は上述の問題点を解決し、アクティブマトリクスの初期状態を安定化し、不要な電力消費の低減および動作の安定化を図ることを課題とする。

上記の課題を解決するため、本発明のアクティブマトリクス駆動装置は、複数の行方向線と複数の列方向線とが互いに交差するように配置され、１つの行方向線と１つの列方向線とによって選択可能に構成されたアクティブ素子が各交差部に配置されることでマトリクスを形成したアクティブマトリクスを駆動する。この駆動装置は、前記複数の行方向線のうち何れかまたは前記複数の列方向線のうち何れかにそれぞれ接続され、当該行方向線または列方向線の選択状態／非選択状態が切り替わる選択手段と、前記行方向線に接続された選択手段または前記列方向線に接続された選択手段を、複数同時に非選択状態に切り替わらせる非選択化手段と、を備えている。そして、前記非選択化手段により前記選択手段を非選択状態とした後で、前記選択手段による選択を行うものである。

上記駆動装置において、前記選択手段は、各行方向線または列方向線と外部回路との導通状態／非導通状態が切り替わるスイッチ手段と、このスイッチ手段に対して導通状態／非導通状態の切り替え信号を供給する信号供給手段と、を備え、前記非選択化手段は、前記信号供給手段から、前記スイッチ手段を非導通状態とする信号が発生するように制御し、当該スイッチ手段を非導通状態にすることが望ましい。特に、前記非選択化手段は、前記信号供給手段から前記スイッチ手段を非導通状態にする信号を発生させたときに、当該複数の行方向線または列方向線と、所定電位の電位供給線とを導通状態とする信号を供給することが望ましい。

上記駆動装置において、前記選択手段は、各行方向線または列方向線に対する選択信号または非選択信号を供給する信号供給手段を備え、前記非選択化手段は、前記信号供給手段から、前記非選択信号が発生するように制御することが望ましい。

また、上記駆動装置において、前記信号供給手段は、前記複数の行方向線のうち何れかまたは前記複数の列方向線のうち何れかを順次選択状態とするシフトレジスタにより構成され、前記非選択化手段は、前記シフトレジスタのデータを消去させるのが好ましい。特に、前記非選択化手段は、前記シフトレジスタの各段にリセット信号を供給することで、前記データを消去させるのが好ましい。

また、上記駆動装置において、前記非選択化手段は、前記行方向線に接続された選択手段および前記列方向線に接続された選択手段の両者を非選択状態とすることが望ましい。

本発明の静電容量検出装置は、被験物表面との間に形成される静電容量に対応した検出信号により、前記被験物表面の凹凸情報を読み取る。この静電容量検出装置は、複数の行方向線と複数の列方向線とが互いに交差するように配置され、１つの行方向線と１つの列方向線とによって選択可能に構成され前記検出信号を出力する静電容量検出回路が、各交差部に配置されることでマトリクスを形成している。そして、前記複数の行方向線のうち何れかまたは前記複数の列方向線のうち何れかにそれぞれ接続され、当該行方向線または列方向線の選択／非選択状態が切り替わる選択手段と、前記行方向線に接続された選択手段または前記列方向線に接続された選択手段を、複数同時に非選択状態に切り替わらせる非選択化手段とを備え、前記非選択化手段により前記選択手段を非選択状態とした後で、前記選択手段による選択を行う。

本発明の電子機器は、複数の行方向線と複数の列方向線とが互いに交差するように配置され、１つの行方向線と１つの列方向線とによって選択可能に構成されたアクティブ素子が各交差部に配置されることでマトリクスを形成したアクティブマトリクスを備える。そして、前記複数の行方向線のうち何れかまたは前記複数の列方向線のうち何れかにそれぞれ接続され、当該行方向線または列方向線の選択／非選択状態が切り替わる選択手段と、前記行方向線に接続された選択手段または前記列方向線に接続された選択手段を、複数同時に非選択状態に切り替わらせる非選択化手段とを備え、前記非選択化手段により前記選択手段を非選択状態とした後で、前記選択手段による選択を行う。

本発明の電子機器は、アクティブマトリクスとこれを駆動し情報処理する処理装置とを備えた機器一般をいい、例えばＩＣカード、キャッシュカード、クレジットカード、身分証明書などの各種カード媒体の他に、電子商取引の本人認証装置、入退室管理装置、コンピュータ端末装置の認証装置などが含まれる。

［発明の実施形態１．］
以下、各図を参照して本発明の好適な第１実施形態について説明する。

図１は静電容量検出回路３１をマトリクス状に配列した静電容量検出装置である静電容量式指紋センサ１のブロック図である。同図に示すように、同指紋センサ１は、データ線３７を選択するためのデータドライバ１０と、走査線３６を選択するための走査ドライバ２０と、指紋検出部として機能するアクティブマトリクス部３０と、検出信号を増幅するための増幅回路４０とを備えて構成されている。

データドライバ１０は、データ線３７を順次選択するタイミングを決定するシフトレジスタ１１と、アナログスイッチ１２を備えて構成されている。データドライバ１０は本発明の選択手段の１態様であり、シフトレジスタ１１は本発明の信号供給手段、アナログスイッチ１２は本発明のスイッチ手段に相当する。シフトレジスタ１１には、非選択化手段であるリセット信号発生回路（図示せず）が接続されている。

走査ドライバ２０は、走査線３６を順次選択するタイミングを決定するシフトレジスタ２１を備えて構成されている。走査ドライバ２０は本発明の選択手段の１態様であり、シフトレジスタ２１は本発明の信号供給手段に相当する。シフトレジスタ２１には、非選択化手段であるリセット信号発生回路（図示せず）が接続されている。

アクティブマトリクス部３０には静電容量検出回路３１がマトリクス状（Ｍ行×Ｎ列）に配列されており、Ｍ本の走査線３６とＭ本の低電位電源線Ｖ_ＳＳは行方向に沿って配線され、Ｎ本のデータ線３７は列方向に沿って配線されている。

上記の構成において、Ｍ本の走査線３６が１ライン毎にアクティブになると、ある時点においてアクティブになっている走査線３６上に並ぶＮ本のデータ線３７がアナログスイッチ１２により順次選択されて増幅回路４０に接続するように点順次駆動される。

本実施形態のデータドライバ１０及び走査ドライバ２０はそれぞれシフトレジスタ１１、２１を備え、その動作によりデータ線３７及び走査線３６の順次選択を高速に行うことができる。しかし、電源投入時の電位のバラツキを消去する場合、通常のシフトレジスタでは全スキャンをかける必要があり、電源投入後の立ち上げに余計な時間がかかってしまう。本実施形態はこれを解決するため、シフトレジスタ１１、２１にリセット信号ＲＳＴをかけるだけでシフトレジスタのデータを一括消去できるようにするものである。

図２は上記静電容量式指紋センサに用いられるデータドライバ１０の回路図、図３は走査ドライバ２０の回路図である。

図２のデータドライバに備えられたシフトレジスタ１１は、前段からのデータの受け入れを制御するクロックドインバータ１４と、このクロックドインバータの出力を反転するインバータ１５と、このインバータ１５の出力すなわちシフトレジスタ後段への出力を反転制御するためのクロックドＮＡＮＤ１６との組み合わせを複数段にわたって接続することで構成されている。

クロックドＮＡＮＤ１６は、その回路構成に示すように、クロックドインバータ１６ａと、リセット信号入力トランジスタＴｒ１及びＴｒ２とを備えている。クロックドＮＡＮＤ１６への入力信号として、図示しないリセット信号発生回路からのＲＳＴ信号と、インバータ１５からのＩＮ信号が入力される。

クロックドＮＡＮＤ１６に対する入力信号ＲＳＴがレベルＬのときは、トランジスタＴｒ２が非アクティブとなり、反転入力されたトランジスタＴｒ１がアクティブとなるので、出力電圧は高電位Ｖ_ＤＤに近くなる。よってクロックドＮＡＮＤ１６は、入力信号ＩＮの如何に関わらず、レベルＨを出力する。このとき、クロックドＮＡＮＤ１６の出力Ｈはインバータ１５で反転されるので、シフトレジスタ各段のデータはすべてレベルＬとなる。

クロックドＮＡＮＤ１６に対する入力信号ＲＳＴがレベルＨのときは、トランジスタＴｒ２がアクティブとなり、反転入力されたトランジスタＴｒ１が非アクティブとなる。よってクロックドＮＡＮＤ１６は、この場合にはクロックドインバータ１６ａのみの回路と等価になる。従って、シフトレジスタ１１は通常のシフトレジスタの動作を行う。

図３の走査ドライバに備えられたシフトレジスタ２１は、前段からのデータの受け入れを制御するクロックドインバータ２３と、このクロックドインバータの出力を反転するインバータ２４と、このインバータ２４の出力すなわちシフトレジスタ後段への出力を反転制御するためのクロックドＮＡＮＤ２５との組み合わせを複数段にわたって接続することで構成されている。

シフトレジスタ２１の機能は図２のデータドライバに設けられたシフトレジスタ１１と同様である。

図４は被験者の指紋の凹凸情報を電気信号に変換する静電容量検出回路３１の回路構成図である。同検出回路３１は、同検出回路３１を選択するための選択トランジスタ３２と、被験者の指先とセンサ電極との間に形成される静電容量３３と、静電容量３３の微小な容量変化を基に指紋の凹凸情報を担う検出信号を出力する信号出力素子３４と、選択トランジスタ３２の開閉制御を行うための信号を伝達する走査線３６と、検出信号を伝達するためのデータ線３７と、検出信号の出力経路を構成する低電位電源線Ｖ_ＳＳと、容量値一定の基準容量Ｃｓを備えて構成されている。静電容量３３の容量値をＣｄとすると、検出容量Ｃｄは被験者の指紋の凹凸とセンサ電極（図６参照）との間の距離に応じて定まる。信号出力素子３４としては、検出容量Ｃｄに対応した検出信号を出力する素子であれば特に限定されるものではないが、検出容量Ｃｄの大小に応じて電流増幅作用を行う信号増幅素子（電流増幅素子）などが好適である。このような信号増幅素子として、本実施形態においては、ゲート端子（電流制御端子）、ソース端子（電流出力端子）、及びドレイン端子（電流入力端子）から成る三端子トランジスタを例示するが、これに限られるものではない。

上述の構成において、走査線３６上に論理レベルＨの信号が出力され、選択トランジスタ３２が開状態になると、データ線３７には信号出力素子３４のゲート電位で定まる検出電流が流れる。この検出電流は検出容量Ｃｄに対応する検出信号として処理される。検出信号には指紋の凹凸情報が含まれている。信号出力素子３４のゲート電位は、信号出力素子３４自体の寄生容量Ｃｔ（図示せず）と、基準容量Ｃｓと、検出容量Ｃｄとのそれぞれの容量比によって定まる。

例えば、被験者の指先をセンサ電極に近づけた場合に、指紋の凸部がセンサ電極に近接すると、検出容量Ｃｄは寄生容量Ｃｔ、基準容量Ｃｓに対して十分に大きくなり、信号出力素子３４のゲート電位はグランド電位に近づく。この結果、信号出力素子３４は略オフ状態となり、信号出力素子３４のソース／ドレイン間には極めて微弱な電流が流れる。一方、指紋の凹部がセンサ電極に近接すると、検出容量Ｃｄは寄生容量Ｃｔ、基準容量Ｃｓに対して十分に小さくなり、信号出力素子３４のゲート電位は走査線３６の電位に近づく。走査線３６がアクティブとなっている状態では、走査線３６の電位は高電位Ｖ_ＤＤである。この結果、信号出力素子３４は略オン状態となり、信号出力素子３４のソース／ドレイン間には上述の微弱電流よりも大きな電流が流れる。ここで、信号出力素子３４のソース端子は低電位電源線Ｖ_ＳＳに接続しているため、信号出力素子３４を流れる検出電流の向きはデータ線３７から低電位電源線Ｖ_ＳＳへ流れ込む向きとなる。つまり、被験者の指紋の凹凸情報を担う検出信号は外部回路から静電容量検出回路３１へ流れ込むように出力される。なお、信号出力素子３４のソース端子を高電位電源線に接続することにより、静電容量検出回路３１からデータ線３７に流れ出す向きに電流が流れるようにしてもよい。

図５は静電容量検出回路３１の検出信号を増幅する増幅回路４０の回路構成図である。増幅回路４０は、前段のカレントミラー回路４１と、後段のカレントミラー回路４２を備えて構成されている。前段のカレントミラー回路４１では、ゲート電位が参照電圧ＶＲに保持されたＭＯＳトランジスタ４１ａが出力する一定の参照電流Ｉ_refと、信号出力素子３４が出力する検出電流Ｉ_datとを比較し、後段のカレントミラー回路４２では、参照電流Ｉ_refと検出電流Ｉ_datとの差分を増幅した信号ＯＵＴを出力する。参照電流Ｉ_refは検出電流Ｉ_datの最大値と最小値のほぼ中間となるように予め設定されている。予め定められた所定の閾値と信号ＯＵＴの信号レベルを比較することによって、２値データから成る指紋情報を得ることが可能となる。

尚、同図において、ＣＬＫ信号はシフトレジスタ１１に入力するパルス信号と同一であり、アナログスイッチ１２の切換タイミングに同期している。

図６はセンサ電極を中心とする静電容量検出回路３１の断面構造図である。同図に示すように、静電容量検出回路３１には、指紋の凹凸情報を担う検出信号を出力する信号出力素子３４と、被験者の指先Ｆとの間に静電容量３３を形成するためのセンサ電極（検出電極）７１とが形成されている。信号出力素子３４は、ゲート電極７０、ゲート絶縁膜６８、多結晶シリコン層６３、ソース／ドレイン電極６９を含んで構成されるＭＯＳトランジスタである。静電容量３３は指紋の凹凸パターンに応じてその容量値が変化する可変容量である。指先Ｆの電位は基準電位に設定されている。センサ電極７１はゲート電極７０に接続しており、指紋の凹凸による検出容量Ｃｄの変化を信号出力素子３４に伝達し、チャネルを流れるドレイン電流の増幅作用によって静電容量変化をセンシングできるように構成されている。

同図に示す静電容量検出回路３１を製造するには、絶縁性基板６１上に酸化シリコンなどの下地絶縁膜６２を積層し、その上にアモルファスシリコンを成膜して結晶化させ、多結晶シリコン層６３を形成する。次いで、多結晶シリコン層６３上にゲート絶縁膜６８とゲート電極７０を形成し、自己整合的に多結晶シリコン層６３に不純物を注入・拡散し、ソース／ドレイン領域を形成する。次いで、第１層間絶縁膜６４を形成した後、コンタクトホールを開口してソース／ドレイン電極６９を形成する。さらに、第２層間絶縁膜６５、６６を積層してコンタクトホールを開口し、センサ電極７１を形成する。最後に、表面全体をパッシベーション膜６７で被覆する。ここで、第２層間絶縁膜６５、６６が二層構造となっているのは、下層の第２層間絶縁膜６５で平坦性を確保し、上層の第２層間絶縁膜６６で所望の膜厚を得るためであるが、単層構造としてもよい。

尚、絶縁性基板６１上にトランジスタ等の半導体素子を形成するには、上述の製法に限らず、例えば、特開平１１−３１２８１１号公報やS.Utsunomiya et. al. Society for Information Display p. 916(2000)に開示された剥離転写技術を適用することで、トランジスタ等の半導体素子を絶縁性基板６１上に形成してもよい。剥離転写技術を適用すれば、絶縁性基板６１として、プラスチック基板やガラス基板などの適度な強度を有する安価な基板を採用できるため、静電容量式指紋センサ１の機械的強度を高めることができる。

次に、この指紋センサ１において、電源投入直後の未動作時の駆動について説明する。図７は走査ドライバ２０のタイミングチャートである。この走査ドライバにおいては、電源投入直後、リセット信号ＲＳＴをレベルＬにセットする。これにより、走査ドライバ２０を構成するシフトレジスタ２１に含まれるすべてのクロックドＮＡＮＤ２５の出力はレベルＨとなる。その結果、シフトレジスタ各段の出力はすべてレベルＬとなる。これにより、走査線３６の電位はすべてレベルＬとなる。よって、データ線３７と各静電容量検出回路３１との接続を制御する選択トランジスタ３２はすべて非アクティブとなる。このリセット動作が完了することにより不要な初期電流が抑制され、以後の安定した動作が可能になる。

リセット信号ＲＳＴをレベルＨにセットすると、走査ドライバ２０を構成するシフトレジスタ２１は通常の動作を行う。すなわち、クロック信号ＣＬＫＹに基づき、スタートパルスＳＰＹの信号を順次転送する。その結果、走査線３６が１本ずつ選択され、指紋検出動作を行う。

同様に、データドライバ１０においても、電源投入直後、リセット信号ＲＳＴをレベルＬにセットする。これにより、データドライバ１０を構成するシフトレジスタ１１に含まれるすべてのクロックドＮＡＮＤ１６の出力はレベルＨとなる。その結果、シフトレジスタ各段の出力はすべてレベルＬとなる。これにより、グローバルデータ線７０と各データ線３７との接続を制御するアナログスイッチ１３はすべて非導通となる。このリセット動作が完了することにより不要な初期電流が抑制され、以後の安定した動作が可能になる。

リセット信号ＲＳＴをレベルＨにセットすると、データドライバ１０を構成するシフトレジスタ１１は通常の動作を行い、データ線３７に接続するアナログスイッチ１３を順次ＯＮにして各静電容量検出回路３１のデータを取得し、指紋検出動作を行う。

次に、静電容量式指紋センサ１の応用例について説明する。図８はスマートカード８１のブロック図を示しており、上述した静電容量式指紋センサ１と、ＣＰＵやメモリ素子などを実装したＩＣチップ８２と、液晶ディスプレイなどの表示装置８３を備えて構成されている。ＩＣチップ８２にはバイオメトリクス情報として、カード所有者の指紋情報が登録されている。

図９はこのスマートカード８１の認証手順を示している。カード使用者が指先を指紋センサ１に接触させることによって、スマートカード８１に指紋情報が入力されると（ステップＳ１）、この指紋情報は予め登録された指紋情報と照合される（ステップＳ２）。ここで、指紋が一致すると（ステップＳ２；ＹＥＳ）、暗証番号が発行される（ステップＳ３）。次いで、カード所有者によって暗証番号が入力される（ステップＳ４）。ステップＳ３で発行された暗証番号と、ステップＳ４で入力された暗証番号が一致しているか否かがチェックされ（ステップＳ５）、一致している場合には（ステップＳ５；ＹＥＳ）、カードの使用が許可される（ステップＳ６）。

このように、暗証番号に加えて指紋情報によって本人の認証を行うことによって、セキュリティの高いスマートカードを提供できる。バイオメトリクス認証機能を実装したスマートカードはキャッシュカード、クレジットカード、身分証明書などに利用できる。本実施形態の指紋センサは、本人認証を行うためのあらゆるバイオメトリクス認証装置に応用できる。例えば、室内への入退室管理を行うセキュリティシステムとして、本実施形態の指紋センサをドアに取り付けておき、当該指紋センサに入力された入室者の指紋情報と予め登録された指紋情報を照合し、両者が一致する場合には入室を許可する一方で、両者が一致しない場合には入室を不許可とし、必要に応じて警備会社等に通報するシステムにも応用できる。また、インターネットなどのオープンネットワークを通じた電子商取引においても、本人確認のためのバイオメトリクス認証装置として本実施形態の指紋センサは有効に応用できる。さらに、コンピュータ端末装置のユーザ認証装置や、複写機の複写機使用者の管理装置などにも広く応用できる。

尚、上記の説明においては、本発明の静電容量検出装置の実施形態として、指紋センサを例示したが、本発明はこれに限られるものではなく、あらゆる被験物の微小凹凸パターンを静電容量変化として読み取る装置に応用できる。例えば、動物の鼻紋の認識などにも応用できる。
［発明の実施形態２．］
図１０は本発明の第２実施形態に係わる静電容量式指紋センサ１のブロック図である。同図に示すように同指紋センサ１は、データ線３７を選択するためのデータドライバ１０と、走査線３６を選択するための走査ドライバ２０と、指紋検出領域としてのアクティブマトリクス部３０と、検出信号を増幅するための増幅回路４０とを備えて構成されている。データドライバ１０は、データ線３７を順次選択するタイミングを決定するシフトレジスタ１１を備えて構成されている。

データ線３７は増幅回路４０に接続するためのグローバルデータ線７０に集約され、このグローバルデータ（ＧＤ）線７０には、高電位Ｖ_ＤＤとの接続を制御するＧＤ線プリチャージスイッチ７１が設けられている。また、各データ線３７には、高電位Ｖ_ＤＤとの接続を制御するデータ線プリチャージスイッチ７２がそれぞれ設けられている。

走査ドライバ２０は、走査線３６を順次選択するタイミングを決定するシフトレジスタ２１を備えて構成されている。アクティブマトリクス部３０には静電容量検出回路３１がマトリクス状（Ｍ行×Ｎ列）に配列されており、Ｍ本の走査線３６とＭ本の低電位電源線Ｖ_ＳＳは行方向に沿って配線され、Ｎ本のデータ線３７は列方向に沿って配線されている。

データドライバ１０、走査ドライバ２０、静電容量検出回路３１、増幅回路４０の回路構成は上記第１の実施形態と同様である。

次に、本実施形態による指紋センサの動作を説明する。電源投入直後の未動作時には、上記第１の実施形態において述べた通り、電源投入直後にリセット信号ＲＳＴをレベルＬとすることにより、データドライバ１０、走査ドライバ２０を構成するシフトレジスタの各段の出力はレベルＬとなり、走査線、データ線ともに非選択の状態となる。

このリセット時において、グローバルデータ線７０とＶＤＤレベルとの接続を制御するＧＤ線プリチャージスイッチ７１に対して、リセット信号ＲＳＴが反転入力される。このため、ＧＤ線プリチャージスイッチ７１がＯＮ状態となり、グローバルデータ線７０がＶＤＤレベルにプリチャージされる。

同様に、各データ線３７とＶＤＤレベルとの接続を制御するデータ線プリチャージスイッチ７２に対してもリセット信号ＲＳＴが反転入力される。このため、データ線プリチャージスイッチ７２がＯＮ状態となり、すべてのデータ線３７がＶＤＤレベルにプリチャージされる。

なお、本実施形態ではリセット動作時にすべての走査線３６が非選択となっているので、各静電容量検出回路３１の選択トランジスタ３２はＯＦＦ状態であるから、信号出力素子３４とデータ線３７とは遮断されている。

このようにセンシングの前段階でデータ線３７のプリチャージ動作を行うことにより、センシング時のデータ線３７の電位を安定させ、動作マージンを広げることができる。さらに、データ線３７の電位が安定しているため、より高速な指紋情報の検出が可能となる。

この第２の実施形態における通常の指紋検出動作は、上記第１の実施形態と同様である。なお、通常の指紋検出動作時にはリセット信号ＲＳＴがレベルＨとなっているので、ＧＤ線プリチャージスイッチ７１、データ線プリチャージスイッチ７２はともにＯＦＦ状態となっている。

また、プリチャージ用の電源電圧についても、上述のＶ_ＤＤに限らず、任意の電圧を用いることも可能である。

第１実施形態の静電容量式指紋センサのブロック図である。 上記指紋センサのデータドライバの回路構成図である。 上記指紋センサの走査ドライバの回路構成図である。 第１実施形態の静電容量検出回路の断面図である。 上記指紋センサの増幅回路の回路構成図である。 静電容量検出回路３１の断面構造図である。 上記指紋センサの走査ドライバのタイミングチャートである。 第１実施形態の静電容量式指紋センサを実装した応用例である。 第１実施形態の認証手順を示すフローチャートである。 第２実施形態の静電容量式指紋センサのブロック図である。

符号の説明

１…静電容量式指紋センサ １０…データドライバ（選択手段） １３…アナログスイッチ（スイッチ手段） １１・２１… シフトレジスタ（信号供給手段） ２０…走査ドライバ（選択手段） ３０…アクティブマトリクス部 ３１…静電容量検出回路 ３２…選択トランジスタ ３３…静電容量 ３４…信号出力素子 ３６…走査線 ３７…データ線 Ｃｓ…基準容量 Ｃｄ…検出容量 Ｖ_ＳＳ…低電位電源線

Claims (8)

1. 被験物表面との間に形成される静電容量に対応した検出信号により、前記被験物表面の凹凸情報を読み取る静電容量検出装置であって、
   複数の行方向線と複数の列方向線とが互いに交差するように配置され、１つの行方向線と１つの列方向線とによって選択可能に構成され前記検出信号を出力する静電容量検出回路が、各交差部に配置されることでマトリクスを形成しており、
   前記静電容量検出回路は、
   容量値一定の基準容量と、
   前記被験物表面との間で静電容量を形成するためのセンサ電極と、
   前記基準容量と前記静電容量との容量比に応じた検出信号を出力する信号出力素子と、
   前記信号出力素子に一端が接続された選択トランジスタを有する選択手段と、を有し、
   前記複数の行方向線のうち何れかまたは前記複数の列方向線のうち何れかにそれぞれ接続され、当該行方向線または列方向線の選択／非選択状態を切り替える前記選択手段と、
   前記行方向線に接続された前記選択手段または前記列方向線に接続された前記選択手段を、複数同時に非選択状態に切り替わらせる非選択化手段とを備え、
   前記非選択化手段により前記選択手段を非選択状態とした後で、前記選択手段による選択を行う静電容量検出装置。
2. 請求項１において、
   前記選択手段は、各行方向線または列方向線と外部回路との導通状態／非導通状態を切り替える前記選択トランジスタと、前記選択トランジスタに対して導通状態／非導通状態の切り替え信号を供給する信号供給手段と、を備え、
   前記非選択化手段は、前記信号供給手段から、前記選択トランジスタを非導通状態とする信号が発生するように制御し、前記選択トランジスタを非導通状態にする、静電容量検出装置。
3. 請求項１において、
   前記選択手段は、各行方向線または列方向線に対する選択信号または非選択信号を供給する信号供給手段を備え、
   前記非選択化手段は、前記信号供給手段から、前記非選択信号が発生するように制御する、静電容量検出装置。
4. 請求項２において、
   前記非選択化手段は、前記信号供給手段から前記選択トランジスタを非導通状態にする信号を発生させたときに、当該複数の行方向線または列方向線と、所定電位の電位供給線とを導通状態とする信号を供給する、静電容量検出装置。
5. 請求項２乃至請求項４の何れか一項において、
   前記信号供給手段は、前記複数の行方向線のうち何れかまたは前記複数の列方向線のうち何れかを順次選択状態とするシフトレジスタにより構成され、
   前記非選択化手段は、前記シフトレジスタのデータを消去させる、静電容量検出装置。
6. 請求項５において、
   前記非選択化手段は、前記シフトレジスタの各段にリセット信号を供給することで、前記データを消去させる、静電容量検出装置。
7. 請求項１乃至請求項６の何れか一項において、
   前記非選択化手段は、前記行方向線に接続された選択手段および前記列方向線に接続された選択手段の両者を非選択状態とする、静電容量検出装置。
8. 請求項１記載の静電容量検出装置を有する電子機器。