JP3874217B2 - 指紋読取り装置及びその方法 - Google Patents

指紋読取り装置及びその方法 Download PDF

Info

Publication number
JP3874217B2
JP3874217B2 JP27918997A JP27918997A JP3874217B2 JP 3874217 B2 JP3874217 B2 JP 3874217B2 JP 27918997 A JP27918997 A JP 27918997A JP 27918997 A JP27918997 A JP 27918997A JP 3874217 B2 JP3874217 B2 JP 3874217B2
Authority
JP
Japan
Prior art keywords
sensor electrodes
capacitors
line
circuit
differential amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27918997A
Other languages
English (en)
Other versions
JPH11118415A (ja
Inventor
重久 丸山
善弘 塚村
武志 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP27918997A priority Critical patent/JP3874217B2/ja
Publication of JPH11118415A publication Critical patent/JPH11118415A/ja
Application granted granted Critical
Publication of JP3874217B2 publication Critical patent/JP3874217B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
  • Collating Specific Patterns (AREA)
  • Image Input (AREA)

Description

【0001】
【目次】
以下の順序で本発明を説明する。
【0002】
発明の属する技術分野
従来の技術(図12及び図13)
発明が解決しようとする課題
課題を解決するための手段
発明の実施の形態
(1)第1の実施の形態(図1〜図8)
(2)ライン読取り回路の構成(図2〜図8)
(3)実施の形態の動作及び効果
(4)第2の実施の形態(図9)
(5)第3の実施の形態(図10及び図11)
(6)他の実施の形態
発明の効果
【0003】
【発明の属する技術分野】
本発明は指紋読取り装置及びその方法に関し、特に指先表面と電極との間に生じる静電容量によつて指紋の凹凸形状を読み取る指紋読取り装置及びその方法に適用して好適なものである。
【0004】
【従来の技術】
従来、指紋を検出する指紋読取り装置として電極と当該電極上に設けられた誘電体層を介して接触される指紋との間に生じる静電容量が指紋の凹凸に応じて異なることを利用して指紋形状を検出する静電容量型の指紋読取り装置(特開平4-231803)等が提案されている。
【0005】
図12に示すように、静電容量型の指紋読取り装置1はシリコン半導体基板2上に指先表面Fの指紋検出の面積に応じてセンサ電極群3を形成し、さらにその電極群の表面をポリイミド等の誘電体層4によつてコーテイングすることによつて形成される。
【0006】
指紋読取り装置1は誘電体層4をセンサ面として、このセンサ面上に指先表面Fを押し当て接触させることによつて汗等により導電体となつている指先表面Fとセンサ電極3との間に誘電体を介してコンデンサを形成させる。
【0007】
この場合、図13に示すように指紋の凹凸形状に対して誘電体層4に直接接触する隆起部とセンサ電極3間で形成されるコンデンサCsの静電容量と指紋の溝部において空気層を介した誘電体層4によつて形成されるコンデンサCs´の静電容量とが異なる。このことを利用して指紋の凹凸に応じた静電容量の差を検出することによつて指紋の凹凸形状を識別するようになされている。
【0008】
【発明が解決しようとする課題】
ところでかかる指紋読取り装置1においては、センサの解像度を高めて精細な指紋画像を得るためにセンサ電極個々の面積を小さくすると、これに従つてコンデンサも小さくなる。この結果、センサから検出する信号が微小となり、従つてそのような微小信号をノイズの影響を抑えて信号対雑音比を高くし、精度良く検出するのに回路構成を複雑かつ大きくしなければならないという問題がある。
【0009】
本発明は以上の点を考慮してなされたもので、簡易な回路構成によつて高い精度で指紋の凹凸形状を読み取ることができる指紋読取り装置及びその方法を提案しようとするものである。
【0010】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、マトリクス状に二次元配列するように半導体基板上に複数形成されると共に表面に一様な薄膜でなる誘電体層が設けられ、当該誘電体層に検体が接触したときに当該検体との間に形成コンデンサが形成されて電荷を蓄えるセンサ電極と、複数のセンサ電極と検体との間に形成される複数の形成コンデンサのうち、隣合う一対の形成コンデンサがそれぞれ蓄える電荷に応じて、それぞれのセンサ電極が出力する電圧の差を増幅する差動増幅回路と、複数のセンサ電極のうち、隣合う一対のセンサ電極を順次切り換えて差動増幅回路に接続するライン読取り回路とを設け、差動増幅回路は、ライン読取り回路が順次切り換えて接続する隣合う一対のセンサ電極が出力する電圧の差を順次増幅して出力するようにした。
【0011】
【発明の実施の形態】
以下図面について、本発明の一実施の形態を詳述する。
【0012】
(1)第1の実施の形態
図12との対応する部分に同一符号を付して示す図1において、10は全体として指紋読取り装置を示し、半導体基板上に形成された複数のセンサ電極3(3A1〜3An)をマトリクス状に2次元配列してそのセンサ電極3の表面に一様な膜厚の薄膜でなる誘電体層を積層させることによつてセンサ面12を形成する。
【0013】
この場合、指紋読取り装置10においては、指紋の凹凸形状をセンサ面12上において2次元的に読み取るために、まずマトリクスの各列方向にライン状に配列されるセンサ電極3A1〜3Anによつてライン単位で指紋を読み取る。その際、指紋読取り装置10は1ラインの指紋読取りを実行するときに、行駆動回路13によつてFET(Field Effect Transistor) 等で形成されるスイツチング素子14を切り換え制御することによつて複数センサ電極3A1〜3Anの内、ライン上において隣合う一対のセンサ電極3An及び3A(n+1)を順次、切換え選択して当該一対のセンサ電極3An及び3A(n+1)から検出される出力電圧の情報を検出部15に送出することにより指紋の凹凸形状に関するライン毎の情報を得るようになされている。
【0014】
(2)ライン読取り回路の構成
指紋読取り装置10は図2に示すように、センサ面12において指紋の凹凸形状を複数のラインによつて2次元的に読み取るために全ライン読取り回路20を設けている。この全ライン読取り回路20を説明するにあたり、まずセンサ面12上の1ライン分の出力を検出する図3に示すライン読取り回路22について説明する。
【0015】
すなわち図3に示すように、1ライン分の出力を検出するライン読取り回路22はデータ線23及び24を有し、当該データ線23及び24をそれぞれ入力切換スイツチ25及び26を介して検出部15内に設けられた差動増幅回路27の正入力28及び負入力29に接続するようになされている。従つて差動増幅回路27によつて各データ線23及び24を介して正入力28及び負入力29に入力される信号の差動信号SO を出力端子30より得ることができる。
【0016】
ライン読取り回路22はセンサ面12においてライン上に配列するセンサ電極3A1〜3Anをデータ線23及び24によつて奇数番及び偶数番で互い違いに接続する。すなわち対をなす2本の一方のデータ線23において既知容量をもつ電荷分配用のコンデンサCl1と、ライン上の奇数位置のセンサ電極3A1、3A3、……3A2(n−1)を並列接続している(ここでnは自然数である)。またライン読取り回路22は対をなすもう一方のデータ線24において同じく既知容量をもつ電荷分配用のコンデンサCl2と、ライン上の偶数位置のセンサ電極3A2、3A4、……3A(2n)を並列接続している。
【0017】
因に電荷分配用のコンデンサCl1及びC12はライン読取り回路22のセンサ電極3A1〜3Anを半導体製造プロセスによつて形成する際に各データ線毎に生じる寄生容量によつて形成することができる。データ線23及び24はいずれも寄生容量をもち、半導体プロセスでは相対的に同じ性質のものをつくりだすのは容易であるため、どのラインの寄生容量も同一チツプ内であればほぼ等しくすることができる。これにより既知容量のコンデンサを新たにつくる手間が省けるので、ライン読取り回路22を容易に形成し得る。
【0018】
またデータ線23及び24はそれぞれスイツチSWP1及びSWP2を介して電源Vccに接続すると共に、スイツチSWG1及びSWG2を介してグランドに接続している。
【0019】
ライン読取り回路22は電圧読み出し時、行駆動回路13のスイツチング切換えにより隣合う所定のセンサ電極3An及び3A(n+1)の対を選択する。この結果、ライン読取り回路22は電圧読み出し時、差動増幅回路27とセンサ電極3An及び3A(n+1)とによつて図4(A)に示すような差動入力回路の構成をなす。
【0020】
すなわちライン読取り回路22は電圧読み出し時、センサ面12の各ライン上に配列されるセンサ電極3A1〜3Anのなかから隣合うセンサ電極3An及び3A(n+1)を選択してスイツチSWSn及びSWS(n+1)によつて各センサ電極3An及び3A(n+1)をデータ線23及び24に接続して、ライン読取り回路22の差動増幅回路27の正入力28及び負入力29に入力し、これによりセンサ電極3An及び3A(n+1)による差動信号出力を得るようになされている。
【0021】
ここで図4(A)に示されたライン読取り回路22の動作を図4(B)に示すライン読取り回路22の等価回路40を用いて説明する。
【0022】
等価回路40において示すように、差動増幅回路27の正入力側では正入力28をデータ線23及びスイツチSWP1を介して電源Vccに接続すると共に、差動増幅回路27の正入力28に接続されるデータ線23にライン上の奇数番目のセンサ電極3A2(n−1)及び当該センサ電極3A2(n−1)上に指先表面Fが押し当てられるとき形成される形成コンデンサCs1並びに当該形成コンデンサCs1に蓄えられる電荷を分配する分配コンデンサCl1を並列接続する。さらに等価回路40では、形成コンデンサCs1はスイツチSWS1によつてデータ線23と接続又は非接続に切換え、またスイツチSWG1によつてデータ線23をグランドに切り換え接続するようになされている。
【0023】
同様にして等価回路40の負入力側では、差動増幅回路27の負入力29をデータ線24及びスイツチSWP2を介して電源Vccに接続すると共に、差動増幅回路27の正入力28に接続されるデータ線24にライン上の奇数番目のセンサ電極3A2(n−1)に対して隣合うように配列されるライン上の偶数番目のセンサ電極3A(2n)並びに当該センサ電極3A2n及び指先表面Fによつて形成される形成コンデンサCs2並びに当該形成コンデンサCs2に蓄えられた電荷を分配する分配コンデンサCl2を並列接続する。さらに等価回路40において示すように、形成コンデンサCs2はスイツチSWS2によつてデータ線24に接続又は非接続に切換えると共に、データ線23をスイツチSWG2によつてグランドに切り換え接続するようになされている。
【0024】
ここで図5に示すフローチヤート及び図6に示すタイミングチヤートによつてライン読取り回路22において分配コンデンサCl1から形成コンデンサCs1に電荷を分配したときの分配電圧Va及び分配コンデンサCl2から形成コンデンサCs2電荷を分配したときの分配電圧Vbによる差動信号SO の出力を読み取る手順を説明する。
【0025】
すなわち電位読み出し手順RT1はステツプSP1においてセンサ面12上に指先表面Fを置くことによつて形成コンデンサCs1及びCs2を形成させると、次にステツプSP2においてスイツチSWP1及びSWP2並びにSWS1及びSWS2をオン(図6(a))にすることによつて形成コンデンサCs1及びCs2並びに分配コンデンサCl1及びCl2を電源Vccによつて印加する電圧によつて充電する。この結果、形成コンデンサCs1及びCs2並びに分配コンデンサCl1及びCl2にはそれぞれの静電容量Cs1及びCs2並びにCl1及びCl2応じてそれぞれ次式、
【0026】
【数1】
Figure 0003874217
【0027】
【数2】
Figure 0003874217
【0028】
【数3】
Figure 0003874217
【0029】
【数4】
Figure 0003874217
【0030】
で表される電荷Qs2及びQs2並びにQl1及びQl2がそれぞれ蓄えられる。
【0031】
次に形成コンデンサCs1及びCs2並びに分配コンデンサCl1及びCl2の充電後、ステツプSP3においてスイツチSWP1及びSWP2並びにSWS1及びSWS2をオフ(図6(b))にすることによつて形成コンデンサCs1及びCs2並びに分配コンデンサCl1及びCl2をそれぞれフローテイング状態に設定する。
【0032】
次にステツプSP4においてスイツチSWG1及びSWG2をオン(図6(c))にすることにより分配コンデンサCl1及びCl2に蓄えられた電荷Ql1及びQl2のみを放電する。そしてステツプSP5においてスイツチSWG1及びSWG2をオフ(図6(d))にして出力端子30の電位を0〔V〕に設定した後、続くステツプSP6においてスイツチSWS1及びSWS2をオン(図6(e))にすることにより次式
【0033】
【数5】
Figure 0003874217
【0034】
【数6】
Figure 0003874217
【0035】
【数7】
Figure 0003874217
【0036】
【数8】
Figure 0003874217
【0037】
によつて表される正入力側の形成コンデンサCs1及び分配コンデンサCl1に再分配された電荷Qs1による電圧Vaをa点において読み出す。
【0038】
さらに次式、
【0039】
【数9】
Figure 0003874217
【0040】
【数10】
Figure 0003874217
【0041】
【数11】
Figure 0003874217
【0042】
【数12】
Figure 0003874217
【0043】
によつて表される負入力側の形成コンデンサCs2及び分配コンデンサCl2に再分配された電荷Qs2による電圧Vbをb点において読み出す。従つて式(8)及び式(12)より出力電圧Va及びVbによつてそれぞれ形成コンデンサCs1及びCs2の静電容量Cs1及びCs2を求めることができる。
【0044】
次にステツプSP7においてa点及びb点の出力電圧Va及びVbの差動増幅出力を出力端子30より読み取る。これにより出力電圧読取り手順RT1を終了する。
【0045】
このようにしてセンサ面12のライン上において隣合うセンサ電極3An及び3A(n+1)で検出される形成コンデンサCs1及びCs2の分配電圧による出力電圧の差動増幅出力を得ることができ、かくして形成コンデンサCs1及びCs2の静電容量に応じた差動出力SO を得ることができる。
【0046】
次にライン読取り回路22によるセンサ面12の1ライン分の読み取りの制御を図7に示すタイミングチヤートによつて説明する。
【0047】
この場合、ライン読取り回路22においては順次、隣合うセンサ電極3An及び3A(n+1)の差動増幅による出力を検出することによつて1ライン分の情報読取りを行うようになされており、まず最初に隣合うセンサ電極3A1及び2A2について差動増幅による出力を検出する。
【0048】
すなわち検体となる指先表面Fが指紋読取り装置1のセンサ面12上に置かれると、次のタイミング(a)でデータ線23及び24を電源Vccに接続するようにスイツチSWP1及びSWP2をオンにすると共に、センサ電極3A1〜3Anをデータ線23及び24に接続する全てのスイツチSWS1〜SWSnをオンにしてセンサ電極3A1〜3Anを電源Vccによつて充電する。
【0049】
次にタイミング(b)でスイツチSWP1及びSWP2並びにスイツチSWS1〜SWSnをオフにすることにより、センサ電極3A1〜3Anをフローテイング状態に設定する。次にタイミング(c)でスイツチSWG1及びSWG2をオンにすることによりデータ線23及び24をグランド接地して、これにより分配コンデンサClA及びClBを放電する。
【0050】
次にスイツチSWG1及びSWG2をオフにして、再びタイミング(d)でスイツチSWS1及びSWS2をオンすると共に、差動増幅回路27の入力切換えスイツチ25及び26をそれぞれデータ線23が正入力28に接続するように、またデータ線24が負入力29に接続するようにそれぞれ設定する。この結果、隣り合うセンサ電極3A1及び3A2による出力電位を差動増幅した信号出力So を差動増幅回路27の出力端子30より取り出すことができる。
【0051】
次にセンサ電極3A2及び3A3についてその電圧の差動増幅による出力を検出する。すなわちセンサ電極3A1及び3A2の差分出力SO を検出した後、タイミング(e)でスイツチSWS1をオフにしてセンサ電極3A1をデータ線23から切り離すと共に、、差動増幅回路27の入力切換えスイツチ25及び26を共にオフ状態にする。次にタイミング(f)でデータ線23のスイツチSWG1をオンとすることにより、一旦データ線23をグランド電位にし、分配コンデンサCl1を放電する。
【0052】
次に再びスイツチSWG1をオフにした後、次のタイミング(g)で差動増幅回路27の入力切換えスイツチ25を負入力29に接続するように、またスイツチ26を正入力28に接続するように切り換え接続すると共に、センサ電極3A3に接続するスイツチSWS3をオンにしてセンサ電極3A3をデータ線23に接続する。これによりセンサ電極3A2における出力電圧が差動増幅回路27の正入力28に入力され、センサ電極3A3における出力電圧が負入力29に入力され、かくしてセンサ電極3A2及び3A3における差動増幅出力を得ることができる。
【0053】
以下同様にしてライン上においてセンサ電極3A3及び3A4の差動増幅出力を検出するには、次のタイミング(h)でスイツチSWS2をオフにしてセンサ電極3A2をデータ線24から切り離す。そして次のタイミング(j)でスイツチSWG2をオンにしてデータ線24をグランド電位にすることによつて、分配コンデンサCl2を放電した後、再びスイツチSWG2をオフにする。これによりデータ線24に接続する容量成分を取り除く。そして次のタイミング(k)でスイツチSWS4をオンにしてセンサ電極3A4をデータ線24に接続すると共に、差動増幅回路27の入力切換えスイツチ25を正入力28に接続するように、またスイツチ26を負入力29に接続するように切り換え接続する。これによりライン読取り回路22のライン上に設けられたセンサ電極3A3及び3A4の差動対による差動増幅出力を検出することができる。
【0054】
このようにしてライン上に番号順に並べて配列されているセンサ電極3A1〜3Anから、隣合うセンサ電極の差動対を順次切り換えて選択し、差動増幅回路27の正入力28及び負入力29にそれぞれ接続するようにしたことによつて、隣合う各センサ電極3A1〜3An間の形成コンデンサCsに生じる分配電圧による差動増幅出力を得ることができる。
【0055】
また隣合うセンサ電極の差動対選択する際に差動対を形成するセンサ電極3An及び3A(n+1)の内、番号の若いセンサ電極3Anの方を常に差動増幅回路27の正入力28に接続するようにしたことによつて、図8(A)に示すように隣合う各センサ電極3A〜3A(n+1)間で±極性を同じくして連続した差分出力を得ることができる。
【0056】
さらに差分出力を積分することにより図8(B)に示すようなグレースケールデータやあるいは、さらにグレースケールデータを2値化することによつて図8(C)に示すような2値データを得ることもできる。
【0057】
(3)実施の形態の動作及び効果
以上の構成において、指紋の読取りを行う場合、指紋読取り装置10においては検者がセンサ面12上に指先を押し当て接触させると、全ライン読取り回路20によりセンサ面12上に押し当てられた指先表面Fによるセンサ電極3間の静電容量の変化を各ライン毎に検出する。ここで指紋読取り装置10においては、行駆動回路13によつて、所定ラインにおいて配列されるセンサ電極3A1〜3Anから順次、隣合う一対のセンサ電極3An及び3A(n+1)が切り換え選択される。そして当該選択された隣合う一対のセンサ電極3An及び3A(n+1)と指先表面Fとによつて形成される形成コンデンサCs1及びCs2に電源Vccから電圧を印加することにより電荷を蓄えさせる。
【0058】
この形成コンデンサCs1及びCs2に蓄えられた電荷をそれぞれ分配コンデンサCl1及びCl2に分配してこのとき出力される電圧の差動増幅出力をライン読取り回路22を介して検出部15において読み取る。これを1ラインにおいて、順次隣合う一対のセンサ電極3An及び3A(n+1)について1ライン分について行うことにより、1ライン分の差分出力の分布を得ることができる。
【0059】
さらに同様の読取り動作を残りの全てのラインに対して繰り返し実行することにより、センサ面12から差分出力の2次元分布を得、これによりセンサ面12上において差分出力の2次元分布による指紋形状の情報を得ることができる。
【0060】
この際、入力切換えスイツチ25及び26によつて差動増幅回路27の正入力28及び負入力29に入力するデータ線を切り換え接続して、順次センサ電極3Anに対して隣合う次のセンサ電極3A(n+1)が常に負入力29になるようにしたことにより、隣合うセンサ電極3An及び3A(n+1)の内、センサ電極3Anを基準として次のセンサ電極3A(n+1)の出力変化が常に負側となるようにして連続した変化をもつ差分出力を読み取ることができる。
【0061】
このようにセンサ面12上にマトリクス状に配列されるセンサ電極3と指先表面Fとの間に生じるコンデンサCsに蓄積される電荷に応じた電圧を各ラインにおいて順次選択された隣合うセンサ電極3An及び3A(n+1)の差動増幅出力として読み取るようにしたことにより、差動増幅によつてセンサ電極3An及び3A(n+1)間の温度変化や電源電圧変動等による出力電圧のばらつきや微小信号を検出する際のノイズ等の影響を同相成分として除去し得、かくして高い精度で出力電圧を検出することができる。
【0062】
以上の構成によれば、センサ面12上に置いた指先表面Fとの間に生じる形成コンデンサCsに蓄積される電荷に応じた電圧を各ラインにおいて順次選択された隣合うセンサ電極3An及び3A(n+1)からの出力電圧を差動増幅して読み取るようにしたことにより、各センサ電極3A1〜3Anの面積を微小にして指紋形状を高い解像度で検出しようとする場合にも、センサ電極3A1〜3Anからの出力電圧からノイズやばらつきの同相成分を除去し得、かくして高い精度で出力電圧を検出することができる。
【0063】
またセンサ電極3Anと指先表面Fとの間に生じる形成コンデンサCsに電圧印加により蓄えられる電荷を既知容量をもつた分配コンデンサClに分配して、そのときの形成コンデンサCs及び分配コンデンサClの分配電圧を検出することによつて形成コンデンサCsの静電容量を求めるような構成としたことにより、静電容量を検出するための回路構成を簡易なものとすることができる。
【0064】
さらにライン状に配列されたセンサ電極3A1〜3Anから各ラインの隣合うセンサ電極3An及び3A(n+1)を選択して差動増幅出力を検出するときに、ライン上に番号順に並べられたセンサ電極3A1〜3Anのうち若い番号のセンサ電極3nが常に差動増幅回路27の正入力28(又は負入力29のいずれか一方)に接続するようにしたことにより、各センサ電極3A1〜3An間で連続した差分出力を得ることができる。
【0065】
(4)第2の実施の形態
図2との対応部分において同一符号を付して示す図9において、第2の全ライン読取り回路50を示し、第1の全ライン読取り回路20が全ラインについて、センサ電極3と指先表面Fとの間に生じるコンデンサCsに蓄積される電荷に応じた電圧を1つの差動増幅回路27によつて順次、読み取るようにしたのに対して3本のデータ線毎に1つの差動増幅回路27(27A、27C、……)が切り換え接続されるようになされている。
【0066】
従つて例えば第1の読取りタイミングにおいて、差動増幅回路27Aには入力切換えスイツチ51A及び52Aを切り換えることによつてデータ線L1及びL2を接続し、差動増幅回路27AによつてラインLN1の出力電圧をライン読取り回路22の読取り動作により読み取る。
【0067】
このとき差動増幅回路27Bは入力切換えスイツチ51A及び52Aを切り換えることによつてデータ線L3及びL4を接続し、これにより差動増幅回路27AによるラインLN1の出力電圧の読み取りに同期してラインLN3の出力電圧をライン読取り回路22の読取り動作により読み取る。以下同様にして差動増幅回路27C、……に対してデータ線L5及びL6、……がそれぞれ接続され、これにより第1の読取りタイミングにおいてセンサ面12を形成するラインLN1、LN2、……LNnのうち奇数ラインLN1、LN3、……の出力電圧が読み取られる。
【0068】
奇数ラインLN1、3LN、……の出力電圧の読み取りが終了すると、次の第2のタイミングにおいて、今度は差動増幅回路27Aには入力切換えスイツチ51A及び52Aを切り換えることによつてデータ線L2及びL3を接続し、差動増幅回路27Aによつてライン読取り回路22の読取り動作によりラインLN2の出力電圧を読み取る。
【0069】
このとき差動増幅回路27Bは入力切換えスイツチ51A及び52Aを切り換えることによつてデータ線L4及びL5を接続し、これにより差動増幅回路27AによるラインLN2の出力電圧の読み取りに同期してラインLN4の出力電圧を読み取る。以下同様にして差動増幅回路27C、……に対してデータ線L6及びL7、……がそれぞれ接続され、これにより第2の読取りタイミングにおいてセンサ面12を形成するラインLN1、LN2、……LNnのうち偶数ラインLN2、LN4、……の出力電圧が読み取られる。
【0070】
これにより第1の読取りタイミングによつてセンサ面12を形成するラインLN1、LN2、……LNnのうち奇数ラインLN1、LN3、……の出力電圧を読み取ることができ、次の第2の読取りタイミングによつてラインLN1、LN2、……LNnのうち偶数ラインLN2、LN4、……の出力電圧が読み取ることができる。
【0071】
かくして第1及び第2の読取りタイミングによる2ライン分の読取り時間によつてマトリクス状の2次元のセンサ面12を形成する全ラインの出力電圧の情報を読み取ることができる。
【0072】
従つて以上の構成によれば、3本のデータ線毎に1つの差動増幅回路27(27A、27C、……)が切り換え接続されるように全ライン読取り回路50を構成したことによつて、2ライン分の読取り時間によつてセンサ面12の全ラインの出力電圧の情報を読み取ることができ、かくして指紋読み取りに要する時間を大幅に短縮し得る。
【0073】
(5)第3の実施の形態
図4(B)との対応部分に同一符号を付して示す図10において、60は第2の実施例によるライン読取り回路路を示し、形成コンデンサCs1及びCs2をそれぞれデータ線23及び34に接続するスイツチSWS1及びSWS2がない代わりに分配コンデンサCl1及びCl2をそれぞれスイツチSWL1及びSWL2を介してデータ線23及び24に接続する。
【0074】
ここで図11に示すフローチヤートによつてライン読取り回路60の出力端子30において形成コンデンサCs1に蓄えられる電荷Qs1及び形成コンデンサCs2に蓄わえられる電荷Qs2を分配したときの分配電圧を読み取る電圧読取り手順について説明する。
【0075】
すなわち電圧読み出し手順RT2はステツプSP11においてスイツチSWP1及びSWP2並びにSWL1及びSWL2をオンにすることによつて分配コンデンサCl1及びCl2を電源Vccによつて印加する電圧によつて充電する。この結果、分配コンデンサCl1及びCl2には静電容量Cl1及びCl2応じてそれぞれ次式、
【0076】
【数13】
Figure 0003874217
【0077】
【数14】
Figure 0003874217
【0078】
で表される電荷Ql10及びQl20がそれぞれ蓄えられる。
【0079】
分配コンデンサCl1及びCl2の充電後、ステツプSP12においてスイツチSWP1及びSWP2並びにSWL1及びSWL2をオフにすることによつてコンデンサCs1及びCs2並びにCl1及びCl2をそれぞれフローテイング状態に設定する。
【0080】
次にステツプSP13においてセンサ面12上に指先表面Fを置くことによつて形成コンデンサCs1及びCs2を形成させると、当該形成コンデンサCs1及びCs2には次式、
【0081】
【数15】
Figure 0003874217
【0082】
【数16】
Figure 0003874217
【0083】
によつて表される電荷Qs10及びQs20が蓄えられる。
【0084】
次にステツプSP14においてスイツチSWG1及びSWG2をオンにすることによりコンデンサCs1及びCs2に蓄えられた電荷Qs1及びQs2のみを放電する。そしてステツプSP15においてスイツチSWG1及びSWG2をオフにして出力端子30の電位を0〔V〕に設定した後、続くステツプSP16においてスイツチSWL1及びSWL2をオンにすることにより次式
【0085】
【数17】
Figure 0003874217
【0086】
【数18】
Figure 0003874217
【0087】
【数19】
Figure 0003874217
【0088】
【数20】
Figure 0003874217
【0089】
によつて表される正入力側の形成コンデンサCs1及び分配コンデンサCl1に再分配された電荷Qs10による電圧Va2 をa点において読み出す。
【0090】
さらに次式、
【0091】
【数21】
Figure 0003874217
【0092】
【数22】
Figure 0003874217
【0093】
【数23】
Figure 0003874217
【0094】
【数24】
Figure 0003874217
【0095】
によつて表される負入力側の形成コンデンサCs2及び分配コンデンサCl2に再分配された電荷Qs20による電圧Vb2 をb点において読み出す。これにより(20)式及び(24)式より形成コンデンサCs1及びCs2の静電容量に応じた出力電圧Va2 及びVb2 を得ることができ、かくして形成コンデンサCs1及びCs2の静電容量に応じた指紋の凹凸情報を読み取ることができる。
【0096】
次にステツプSP17において出力電圧Va2 及びVb2 の差動増幅出力を出力端子30より取り出し、かくしてセンサ電極3An及び3A(n+1)の差分情報を得ることができる。これにより出力電圧読取り手順RT1を終了する。
【0097】
従つて以上の構成によれば、分配コンデンサCl1及びCl2に充電される電荷Ql10及びQl20をそれぞれ形成コンデンサCs1及びCs2によつて再分配することにより得られる再分配電圧によつても出力電圧を検出することができ、これにより上述の第1の実施例と同様の効果を得ることができる。
【0098】
(6)他の実施の形態
なお上述の第2の実施の形態においては、第2の全ライン読取り回路50として3本のデータ線毎に1つの差動増幅回路27(27A、27C、……)が切り換え接続されるような回路構成とした場合について述べたが、本発明はこれに限らず、組にするデータ線の数は3本に限ることなく、4本以上のデータ線を1組として、これに対して差動増幅回路を設けるようにしても良く、これにより指紋検出時間を短縮し得る。さらにライン読取り回路22を複数段接続するようにしても良く、これにより1回のライン読取り時間でセンサ面12上の全ラインの情報を読み取ることができる。
【0099】
また上述の実施の形態においては、入力切換えスイツチ25及び26並びに51A及び52Aによつて差動増幅回路27の正入力28及び負入力29に入力するデータ線を順次センサ電極3Anに対して次のセンサ電極3A(n+1)が常に負入力29になるようにした場合について述べたが、本発明はこれに限らず、データ線23及び24の接続を正入力28又は29のいずれかに固定して、差動増幅回路27からの出力の極性を反転するようにしても良く、これにより上述の場合と同様の効果を得ることができる。
【0100】
また上述の実施の形態においては、分配コンデンサを用いて検体によつて形成される形成コンデンサCsの静電容量を検出した場合について述べたが本発明はこれに限らず、交流電圧を形成コンデンサCsにかけてその振幅の変化によつて形成コンデンサCsの静電容量を検出するようにしても良い。
【0101】
さらに上述の実施の形態においては、スイツチング素子6(スイツチSWS1〜SWSn並びにSWP1、SWP2、SWG1及びSWG2)をFETトランジスタによつて形成した場合について述べたが、本発明はこれに限らず、例えばバイポーラトランジスタを用いても上述の場合と同様の効果を得ることができる。
【0102】
【発明の効果】
上述のように本発明によれば、マトリクス状に二次元配列するように半導体基板上に複数形成されると共に表面に一様な薄膜でなる誘電体層が設けられ、当該誘電体層に検体が接触したときに当該検体との間に形成コンデンサが形成されて電荷を蓄えるセンサ電極と、複数のセンサ電極と検体との間に形成される複数の形成コンデンサのうち、隣合う一対の形成コンデンサがそれぞれ蓄える電荷に応じて、それぞれのセンサ電極が出力する電圧の差を増幅する差動増幅回路と、複数のセンサ電極のうち、隣合う一対のセンサ電極を順次切り換えて差動増幅回路に接続するライン読取り回路とを設け、差動増幅回路は、ライン読取り回路が順次切り換えて接続する隣合う一対のセンサ電極が出力する電圧の差を順次増幅して出力するようにしたことにより、雑音の同相成分を除去して信号対雑音比の高い信号検出ができ、かくして簡易な構成により高精度で指紋の形状を読み取ることできる指紋読取り装置及びその方法を実現し得る。
【図面の簡単な説明】
【図1】本発明による指紋読取り装置システムの全体構成を示す略線図である。
【図2】全ライン読取り回路の構成を示すブロツク図である。
【図3】ライン読取り回路の構成を示すブロツク図である。
【図4】等価回路による差動増幅出力の説明に供する略線図である。
【図5】出力電圧読取り手順を示すフローチヤートである。
【図6】センサ電極による差動出力読取りのタイミングチヤートである。
【図7】ライン読取り回路による差動出力読取りのタイミングチヤートである。
【図8】ライン読取り回路の出力の説明に供するグラフである。
【図9】全ライン読取り回路の構成を示すブロツク図である。
【図10】等価回路による差動増幅出力の説明に供する略線図である。
【図11】出力電圧読取り手順を示すフローチヤートである。
【図12】指紋読取り装置の説明に供する略線図である。
【図13】指紋読取りの原理の説明に供する略線図である。
【符号の説明】
1、10……指紋読取り装置、3、3A1〜3An……センサ電極、13……行駆動回路、15……検出部、25、26……入力切換えスイツチ、27……差動増幅回路。

Claims (5)

  1. マトリクス状に二次元配列するように半導体基板上に複数形成されると共に表面に一様な薄膜でなる誘電体層が設けられ、当該誘電体層に検体が接触したときに当該検体との間に形成コンデンサが形成されて電荷を蓄えるセンサ電極と、
    上記複数のセンサ電極と上記検体との間に形成される複数の上記形成コンデンサのうち、隣合う一対の上記形成コンデンサがそれぞれ蓄える上記電荷に応じて、それぞれの上記センサ電極が出力する電圧の差を増幅する差動増幅回路と、
    上記複数のセンサ電極のうち、上記隣合う一対のセンサ電極を順次切り換えて上記差動増幅回路に接続するライン読取り回路と
    を具え、
    上記差動増幅回路は、
    上記ライン読取り回路が順次切り換えて接続する上記隣合う一対のセンサ電極が出力する上記電圧の差を順次増幅して出力する
    ことを特徴とする指紋読取り装置。
  2. 既知容量でなると共に、上記複数の形成コンデンサにそれぞれ蓄えられた上記電荷が分配される複数の分配コンデンサを具え、
    上記ライン読取り回路は、
    上記隣合う一対の上記形成コンデンサがそれぞれ蓄える上記電荷を、それぞれ異なる上記分配コンデンサに分配するように順次切り換えて接続すると共に、上記電荷を分配した後の上記隣合う一対のセンサ電極を上記差動増幅回路に順次切り換えて接続する
    ことを特徴とする請求項1に記載の指紋読取り装置。
  3. 上記ライン読取り回路は、
    上記差動増幅回路が連続した差分出力を出力できるように上記隣合う一対のセンサ電極を順次切り換えて上記差動増幅回路に接続する
    ことを特徴とする請求項1に記載の指紋読取り装置。
  4. 複数の上記差動増幅回路及び複数の上記ライン読取り回路からなると共に、上記複数のライン読取り回路が順次切り換えて接続する複数の上記隣合う一対のセンサ電極が出力する上記電圧の差を、上記複数の差動増幅回路で並行に順次増幅して出力する全ライン読取り回路を具える
    ことを特徴とする請求項1に記載の指紋読取り装置。
  5. マトリクス状に二次元配列するように半導体基板上に複数形成されると共に表面に一様な薄膜でなる誘電体層が設けられたセンサ電極に、当該誘電体層を介して検体が接触したときに当該検体との間に複数の形成コンデンサが形成されるコンデンサ形成ステツプと
    上記複数の形成コンデンサのうち、隣合う一対の上記形成コンデンサがそれぞれ蓄える上記電荷に応じて、それぞれの上記センサ電極が出力する電圧の差を順次増幅する差動増幅ステツプと
    を具えることを特徴とする指紋読取り方法。
JP27918997A 1997-10-13 1997-10-13 指紋読取り装置及びその方法 Expired - Fee Related JP3874217B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27918997A JP3874217B2 (ja) 1997-10-13 1997-10-13 指紋読取り装置及びその方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27918997A JP3874217B2 (ja) 1997-10-13 1997-10-13 指紋読取り装置及びその方法

Publications (2)

Publication Number Publication Date
JPH11118415A JPH11118415A (ja) 1999-04-30
JP3874217B2 true JP3874217B2 (ja) 2007-01-31

Family

ID=17607684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27918997A Expired - Fee Related JP3874217B2 (ja) 1997-10-13 1997-10-13 指紋読取り装置及びその方法

Country Status (1)

Country Link
JP (1) JP3874217B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69933339T8 (de) 1998-07-02 2007-09-13 Nippon Telegraph And Telephone Corp. Nachweisvorrichtung für kleine Kapazitätsänderungen
JP3620391B2 (ja) 2000-02-23 2005-02-16 日本電気株式会社 指紋入力装置及びそれに用いる画像判定方法並びにその制御プログラムを記録した記録媒体
JP4511064B2 (ja) * 2001-03-05 2010-07-28 三菱電機株式会社 凹凸検出センサ
JP3858728B2 (ja) 2002-03-04 2006-12-20 セイコーエプソン株式会社 静電容量検出装置
JP4366921B2 (ja) 2002-07-12 2009-11-18 セイコーエプソン株式会社 本人照合装置、カード型情報記録媒体及びそれを用いた情報処理システム
JP4003750B2 (ja) 2003-04-17 2007-11-07 セイコーエプソン株式会社 静電容量検出装置
JP3775601B2 (ja) 2003-04-17 2006-05-17 セイコーエプソン株式会社 静電容量検出装置及びその駆動方法、指紋センサ並びにバイオメトリクス認証装置
JP2005069869A (ja) 2003-08-25 2005-03-17 Seiko Epson Corp 静電容量検出装置及びその駆動方法、指紋センサ並びにバイオメトリクス認証装置
JP3858864B2 (ja) 2003-08-29 2006-12-20 セイコーエプソン株式会社 静電容量検出装置
JP3858865B2 (ja) 2003-08-29 2006-12-20 セイコーエプソン株式会社 静電容量検出装置
JP4396814B2 (ja) 2003-09-01 2010-01-13 セイコーエプソン株式会社 静電容量検出装置及び電子機器
JP4432625B2 (ja) 2003-09-05 2010-03-17 セイコーエプソン株式会社 静電容量検出装置
JP3909712B2 (ja) 2003-10-10 2007-04-25 セイコーエプソン株式会社 静電容量検出装置
JP4440603B2 (ja) 2003-11-06 2010-03-24 アルプス電気株式会社 容量検出回路及び検出方法並びにそれを用いた指紋センサ
JP2005233688A (ja) 2004-02-17 2005-09-02 Seiko Epson Corp 静電容量検出装置、指紋センサ、バイオメトリクス認証装置、及び静電容量検出条件の探索方法
JP4447952B2 (ja) * 2004-04-07 2010-04-07 アルプス電気株式会社 電荷検出回路及びそれを用いた指紋センサ
JP4556577B2 (ja) * 2004-09-14 2010-10-06 セイコーエプソン株式会社 電子装置の駆動方法
JP3931898B2 (ja) 2004-09-30 2007-06-20 セイコーエプソン株式会社 個人認証装置
JP2006133217A (ja) 2004-10-05 2006-05-25 Seiko Epson Corp 静電容量検出装置及びスマートカード
JP4441927B2 (ja) 2004-10-12 2010-03-31 セイコーエプソン株式会社 静電容量検出装置
JP5163673B2 (ja) * 2010-03-11 2013-03-13 オムロン株式会社 制御回路、この制御回路を備えるパワーコンディショナ、ならびに太陽光発電システム
AU2011311818B2 (en) * 2010-10-08 2015-07-02 Apple Inc. Finger sensing device including differential measurement circuitry and related methods
CN103530609B (zh) 2013-10-11 2017-07-04 北京京东方光电科技有限公司 一种指纹识别元件、显示屏及显示装置

Also Published As

Publication number Publication date
JPH11118415A (ja) 1999-04-30

Similar Documents

Publication Publication Date Title
JP3874217B2 (ja) 指紋読取り装置及びその方法
JP4440603B2 (ja) 容量検出回路及び検出方法並びにそれを用いた指紋センサ
CN107402657B (zh) 感知触摸和指纹的触摸屏
US5907627A (en) Contact imaging device
US5778089A (en) Driver circuit for a contact imaging array
US6333989B1 (en) Contact imaging device
US7078918B2 (en) Capacitance detecting circuit and method, and fingerprint sensor using the same
JPH11508806A (ja) 指紋検知装置及びこれを組み込んだシステム
JP3007714B2 (ja) 指紋検出装置
JP2006071579A (ja) 容量検出回路及び容量検出方法
EP1406058A1 (en) Electrostatic capacity detection apparatus and fingerprint crosscheck apparatus using the same
CN109739379B (zh) 显示面板及其驱动方法、显示装置
EP1308878A2 (en) Capacitive sensor element for fingerprint sensor
JP2000514227A (ja) 指紋感知装置及びこれを組み込んだシステム
WO2006043384A1 (ja) 赤外線センサ及び赤外線センサアレイ
JP2004534217A (ja) 改善されたキャパシタンス測定感度を持つ容量性のセンサシステム
TW201706908A (zh) 指紋感測器、具有該指紋感測器的電子裝置、以及操作指紋感測器的方法
JP2008026249A (ja) 可変容量値検出回路およびその駆動方法
JPH0561966A (ja) 指紋センサ
US7259573B2 (en) Surface capacitance sensor system using buried stimulus electrode
EP4047460A1 (en) Touch display apparatus and method for touch display panel
US10482307B2 (en) Fingerprint sensing system and method utilizing edge-compensating structure
JP4528150B2 (ja) 凹凸パターン検出装置および方法
JPH0588552B2 (ja)
KR20160109258A (ko) 지문 검출 장치 및 이의 구동 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061019

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees