CN104851391B - 一种驱动电路 - Google Patents

一种驱动电路 Download PDF

Info

Publication number
CN104851391B
CN104851391B CN201510261214.9A CN201510261214A CN104851391B CN 104851391 B CN104851391 B CN 104851391B CN 201510261214 A CN201510261214 A CN 201510261214A CN 104851391 B CN104851391 B CN 104851391B
Authority
CN
China
Prior art keywords
logic circuit
input
mrow
drive circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510261214.9A
Other languages
English (en)
Other versions
CN104851391A (zh
Inventor
曾玉超
黄泰钧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201510261214.9A priority Critical patent/CN104851391B/zh
Priority to PCT/CN2015/080877 priority patent/WO2016183883A1/zh
Priority to US14/761,409 priority patent/US9621164B2/en
Publication of CN104851391A publication Critical patent/CN104851391A/zh
Application granted granted Critical
Publication of CN104851391B publication Critical patent/CN104851391B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种驱动电路。该驱动电路包括扫描驱动电路以及至少一组组合逻辑电路，扫描驱动电路的输出端输出第一组扫描信号，至少一组组合逻辑电路的输入端与扫描驱动电路的输出端或者前一组组合逻辑电路的输出端连接，至少一组组合逻辑电路的输出端用于输出至少一组第二组扫描信号，以使驱动电路能够输出多组扫描信号。通过以上方式，本发明能够避免采用多组独立的扫描驱动电路，实现多组扫描信号的输出，降低成本。

Description

一种驱动电路
技术领域
本发明涉及液晶显示技术领域，特别是涉及一种应用于AMOLED的驱动电路。
背景技术
现有的AMOLED(Active-matrix organic light emitting diode，主动矩阵有机发光二极体)的内部补偿电路通常会使用多个扫描信号，而多个扫描信号的电位可能相反，多个扫描信号的相对相位或宽度不相同。
为了获取多个扫描信号，现有技术通过使用两组独立的扫描驱动电路，如图1所示。扫描驱动电路101输出一组扫描信号E1，……，En；扫描驱动电路102输出一组扫描信号F1，……，Fn；进而增加了扫描驱动电路的成本。
发明内容
本发明实施例提供了一种驱动电路，能够避免采用多组独立的扫描驱动电路，降低成本。
第一方面提供一种驱动电路，其包括扫描驱动电路以及至少一组组合逻辑电路，扫描驱动电路的输出端输出第一组扫描信号，至少一组组合逻辑电路的输入端与扫描驱动电路的输出端或者前一组组合逻辑电路的输出端连接，至少一组组合逻辑电路的输出端用于输出至少一组第二组扫描信号，以使驱动电路能够输出多组扫描信号。
其中，至少一组组合逻辑电路包括第一组组合逻辑电路，第一组组合逻辑电路包括至少一个逻辑电路，逻辑电路的第一输入端、第二输入端以及第三输入端分别从扫描驱动电路输出的第一组扫描信号中获取连续三个扫描信号，逻辑电路根据连续三个扫描信号产生一个扫描信号。
其中，逻辑电路还包括选择器、反相器、第一与非门、第二与非门以及与门，选择器的输入端包括逻辑电路的第一输入端和第三输入端，选择器的输出端与第一与非门的一个输入端连接，第一与非门的另一个输入端与反相器的输出端连接，第二与非门的一个输入端为第二输入端，第一与非门的输出端和第二与非门的输出端与与门的输入端连接，与门的输出端输出扫描信号。
其中，选择器的信号端与第一控制信号连接，反相器的输入端与第二控制信号连接，第二与非门的另一个输入端与第三控制信号连接。
其中，扫描信号满足以下逻辑关系：
其中，Bn为扫描信号，n为大于0的整数，Cn为选择器输出的信号；phase为第一控制信号；C为第三控制信号；D为第二控制信号；An-1、An以及An+1为连续三个扫描信号。
其中，逻辑电路通过第一控制信号的高低电平控制扫描信号的相位滞后或提前；并通过第二控制信号和第三控制信号调整扫描信号的相位宽度。
其中，选择器的信号端与第一控制信号连接，反相器的输入端和第二与非门的另一个输入端均与第三控制信号连接。
其中，扫描信号满足以下逻辑关系：
其中，Bn为扫描信号，n为大于0的整数，Cn为选择器输出的信号；phase为第一控制信号；C为第三控制信号；An-1、An以及An+1为连续三个扫描信号。
其中，逻辑电路通过第一控制信号的高低电平控制扫描信号的相位滞后或提前。
其中，至少一组组合逻辑电路还包括第二组组合逻辑电路，第二组组合逻辑电路的输入端与第一组组合逻辑电路的输出端连接。
通过上述方案，本发明的有益效果是：本发明的驱动电路包括扫描驱动电路以及至少一组组合逻辑电路，扫描驱动电路的输出端输出第一组扫描信号，至少一组组合逻辑电路的输入端与扫描驱动电路的输出端或者前一组组合逻辑电路的输出端连接，至少一组组合逻辑电路的输出端用于输出至少一组第二组扫描信号，以使驱动电路能够输出多组扫描信号，能够避免采用多组独立的扫描驱动电路，实现多组扫描信号的输出，降低成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是现有技术中两组独立的扫描驱动电路的结构示意图；
图2是本发明第一实施例的驱动电路的结构示意图；
图3是图2中所示的逻辑电路的电路图；
图4是图3中逻辑电路在第一控制信号为高电平时的时序图；
图5是图3中逻辑电路在第一控制信号为低电平时的时序图；
图6是本发明第二实施例的逻辑电路的电路图；
图7是图6中逻辑电路在第一控制信号为高电平时的时序图；
图8是图6中逻辑电路在第一控制信号为低电平时的时序图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参见图2所示，图2是本发明第一实施例的驱动电路的结构示意图。如图2所示，本实施例所揭示的驱动电路应用于AMOLED，以向AMOLED的内部补偿电路提供多组扫描信号，该驱动电路包括：扫描驱动电路21以及至少一组组合逻辑电路22。其中，扫描驱动电路21的输出端输出第一组扫描信号A1，……，An，n为大于0的整数。
至少一组组合逻辑电路22的输入端与扫描驱动电路21的输出端或者前一组组合逻辑电路22的输出端连接，至少一组组合逻辑电路22的输出端用于输出至少一组第二组扫描信号B1，……，Bn，以使驱动电路能够输出多组扫描信号，即驱动电路输出第一组扫描信号A1，……，An和至少一组第二组扫描信号B1，……，Bn。
至少一组组合逻辑电路22包括第一组组合逻辑电路22，第一组组合逻辑电路22包括至少一个逻辑电路221，逻辑电路221包括第一输入端1、第二输入端2、第三输入端3、输出端4、选择器222、反相器223、第一与非门224、第二与非门225以及与门226，如图3所示。逻辑电路221的第一输入端1、第二输入端2以及第三输入端3分别从扫描驱动电路21输出的第一组扫描信号中获取连续三个扫描信号An-1、An以及An+1，即第一输入端1、第二输入端2以及第三输入端3分别与扫描驱动电路21的连续三个输出端连接。逻辑电路221根据连续三个扫描信号An-1、An以及An+1产生一个扫描信号Bn。
选择器222的输入端包括逻辑电路211的第一输入端1和第三输入端3，选择器222的信号端与第一控制信号phase连接，选择器222的输出端与第一与非门224的一个输入端连接，第一与非门224的另一个输入端与反相器223的输出端连接，反相器223的输入端与第二控制信号D连接；第二与非门225的一个输入端为逻辑电路211的第二输入端2，第二与非门225的另一个输入端与第三控制信号C连接，第一与非门224的输出端和第二与非门225的输出端与与门226的输入端连接，与门226的输出端输出扫描信号Bn。
其中，扫描信号Bn满足以下逻辑关系：
其中，Cn为选择器222输出的信号。
逻辑电路221通过第一控制信号phase的高低电平控制扫描信号Bn的相位滞后或提前；并通过第二控制信号D和第三控制信号C调整扫描信号Bn的相位宽度。
请参见图4，图4是图3中逻辑电路在第一控制信号为高电平时的时序图。如图4所示，在第一控制信号phase＝1，即高电平时，选择器222输出的信号Cn＝An-1，第二控制信号D和第三控制信号C的时序图如图4所示，因此扫描信号Bn的电位与信号An的电位相反，扫描信号Bn的相位相对于信号An的相位滞后，并且第二控制信号D和第三控制信号C调整扫描信号Bn的相位宽度。
请参见图5，图5是图3中逻辑电路在第一控制信号为低电平时的时序图。如图5所示，在第一控制信号phase＝0，即低电平时，选择器222输出的信号Cn＝An+1，第二控制信号D和第三控制信号C的时序图如图5所示，因此扫描信号Bn的电位与信号An的电位相反，扫描信号Bn的相位相对于信号An的相位提前，并且第二控制信号D和第三控制信号C调整扫描信号Bn的相位宽度。
此外，至少一组组合逻辑电路22还包括第二组组合逻辑电路22，第二组组合逻辑电路22的输入端与第一组组合逻辑电路22的输出端连接，即第二组组合逻辑电路22的输入端与前一组组合逻辑电路22的输出端连接。第二组组合逻辑电路22与第一组组合逻辑电路22完全相同，在此不再赘述。
值得注意的是，至少一组组合逻辑电路22可以集成在扫描驱动电路21的芯片上，或者至少一组组合逻辑电路22可以集成在液晶显示控制面板上。
本实施例通过在驱动电路设置至少一组组合逻辑电路22，至少一组组合逻辑电路22的输入端与扫描驱动电路21的输出端或者前一组组合逻辑电路22的输出端连接，至少一组组合逻辑电路22的输出端用于输出至少一组第二组扫描信号，以使驱动电路能够输出多组扫描信号，能够避免采用多组独立的扫描驱动电路，实现多组扫描信号的输出，降低成本；此外，扫描驱动电路21配合多组组合逻辑电路22，更容易实现GOA(Gate Driver onArray)电路。
请参见图6所示，图6是本发明第二实施例的逻辑电路的结构示意图。如图6所示，本实施例所揭示的逻辑电路621与第一实施例所揭示的逻辑电路221的不同之处在于：选择器622的信号端与第一控制信号phase连接，反相器623的输入端和第二与非门625的另一个输入端均与第三控制信号C连接。
其中，扫描信号Bn满足以下逻辑关系：
其中，Cn为选择器622输出的信号。
逻辑电路621通过第一控制信号phase的高低电平控制扫描信号Bn的相位滞后或提前；并通过第三控制信号C调整扫描信号Bn的相位宽度。
请参见图7，图7是图6中逻辑电路在第一控制信号为高电平时的时序图。如图6所示，在第一控制信号phase＝1，即高电平时，选择器622输出的信号Cn＝An-1，第三控制信号C的时序图如图7所示，因此扫描信号Bn的电位与信号An的电位相反，扫描信号Bn的相位相对于信号An的相位滞后，扫描信号Bn的相位宽度与信号An的相位宽度相等，并且不可调。
请参见图8，图8是图6中逻辑电路在第一控制信号为低电平时的时序图。如图8所示，在第一控制信号phase＝0，即低电平时，选择器622输出的信号Cn＝An+1，第三控制信号C的时序图如图8所示，因此扫描信号Bn的电位与信号An的电位相反，扫描信号Bn的相位相对于信号An的相位提前，扫描信号Bn的相位宽度与信号An的相位宽度相等，并且不可调。
综上所述，本发明的驱动电路包括扫描驱动电路以及至少一组组合逻辑电路，扫描驱动电路的输出端输出第一组扫描信号，至少一组组合逻辑电路的输入端与扫描驱动电路的输出端或者前一组组合逻辑电路的输出端连接，至少一组组合逻辑电路的输出端用于输出至少一组第二组扫描信号，以使驱动电路能够输出多组扫描信号，能够避免采用多组独立的扫描驱动电路，实现多组扫描信号的输出，降低成本。此外，扫描驱动电路配合多组组合逻辑电路，更容易实现GOA电路。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (8)

1.一种驱动电路，其特征在于，其包括扫描驱动电路以及至少一组组合逻辑电路，所述扫描驱动电路的输出端输出第一组扫描信号，所述至少一组组合逻辑电路的输入端与所述扫描驱动电路的输出端或者前一组所述组合逻辑电路的输出端连接，所述至少一组组合逻辑电路的输出端用于输出至少一组第二组扫描信号，以使所述驱动电路能够输出多组扫描信号；
所述至少一组组合逻辑电路包括第一组组合逻辑电路，所述第一组组合逻辑电路包括至少一个逻辑电路，所述逻辑电路的第一输入端、第二输入端以及第三输入端分别从所述扫描驱动电路输出的第一组扫描信号中获取连续三个扫描信号，所述逻辑电路根据所述连续三个扫描信号产生一个扫描信号；
所述逻辑电路还包括选择器、反相器、第一与非门、第二与非门以及与门，所述选择器的输入端包括所述逻辑电路的第一输入端和第三输入端，所述选择器的输出端与所述第一与非门的一个输入端连接，所述第一与非门的另一个输入端与所述反相器的输出端连接，所述第二与非门的一个输入端为所述第二输入端，所述第一与非门的输出端和第二与非门的输出端与所述与门的输入端连接，所述与门的输出端输出所述扫描信号。
2.根据权利要求1所述的驱动电路，其特征在于，所述选择器的信号端与第一控制信号连接，所述反相器的输入端与第二控制信号连接，所述第二与非门的另一个输入端与第三控制信号连接。
3.根据权利要求2所述的驱动电路，其特征在于，所述扫描信号满足以下逻辑关系：
<mrow> <mi>C</mi> <mi>n</mi> <mo>=</mo> <mi>A</mi> <mi>n</mi> <mo>-</mo> <mn>1</mn> <mo>*</mo> <mi>p</mi> <mi>h</mi> <mi>a</mi> <mi>s</mi> <mi>e</mi> <mo>+</mo> <mi>A</mi> <mi>n</mi> <mo>+</mo> <mn>1</mn> <mo>*</mo> <mover> <mrow> <mi>p</mi> <mi>h</mi> <mi>a</mi> <mi>s</mi> <mi>e</mi> </mrow> <mo>&amp;OverBar;</mo> </mover> <mo>;</mo> </mrow>
<mrow> <mi>B</mi> <mi>n</mi> <mo>=</mo> <mover> <mrow> <mi>A</mi> <mi>n</mi> <mo>*</mo> <mi>C</mi> </mrow> <mo>&amp;OverBar;</mo> </mover> <mo>*</mo> <mover> <mrow> <mi>C</mi> <mi>n</mi> <mo>*</mo> <mover> <mi>D</mi> <mo>&amp;OverBar;</mo> </mover> </mrow> <mo>&amp;OverBar;</mo> </mover> <mo>;</mo> </mrow>
其中，Bn为所述扫描信号，n为大于0的整数，Cn为所述选择器输出的信号；phase为所述第一控制信号；C为所述第三控制信号；D为所述第二控制信号；An-1、An以及An+1为所述连续三个扫描信号。
4.根据权利要求3所述的驱动电路，其特征在于，所述逻辑电路通过所述第一控制信号的高低电平控制所述扫描信号的相位滞后或提前；并通过所述第二控制信号和所述第三控制信号调整所述扫描信号的相位宽度。
5.根据权利要求1所述的驱动电路，其特征在于，所述选择器的信号端与第一控制信号连接，所述反相器的输入端和所述第二与非门的另一个输入端均与第三控制信号连接。
6.根据权利要求5所述的驱动电路，其特征在于，所述扫描信号满足以下逻辑关系：
<mrow> <mi>C</mi> <mi>n</mi> <mo>=</mo> <mi>A</mi> <mi>n</mi> <mo>-</mo> <mn>1</mn> <mo>*</mo> <mi>p</mi> <mi>h</mi> <mi>a</mi> <mi>s</mi> <mi>e</mi> <mo>+</mo> <mi>A</mi> <mi>n</mi> <mo>+</mo> <mn>1</mn> <mo>*</mo> <mover> <mrow> <mi>p</mi> <mi>h</mi> <mi>a</mi> <mi>s</mi> <mi>e</mi> </mrow> <mo>&amp;OverBar;</mo> </mover> <mo>;</mo> </mrow>
<mrow> <mi>B</mi> <mi>n</mi> <mo>=</mo> <mover> <mrow> <mi>A</mi> <mi>n</mi> <mo>*</mo> <mi>C</mi> </mrow> <mo>&amp;OverBar;</mo> </mover> <mo>*</mo> <mover> <mrow> <mi>C</mi> <mi>n</mi> <mo>*</mo> <mover> <mi>C</mi> <mo>&amp;OverBar;</mo> </mover> </mrow> <mo>&amp;OverBar;</mo> </mover> <mo>;</mo> </mrow>
其中，Bn为所述扫描信号，n为大于0的整数，Cn为所述选择器输出的信号；phase为所述第一控制信号；C为所述第三控制信号；An-1、An以及An+1为所述连续三个扫描信号。
7.根据权利要求6所述的驱动电路，其特征在于，所述逻辑电路通过所述第一控制信号的高低电平控制所述扫描信号的相位滞后或提前。
8.根据权利要求1所述的驱动电路，其特征在于，所述至少一组组合逻辑电路还包括第二组组合逻辑电路，所述第二组组合逻辑电路的输入端与所述第一组组合逻辑电路的输出端连接。
CN201510261214.9A 2015-05-20 2015-05-20 一种驱动电路 Active CN104851391B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510261214.9A CN104851391B (zh) 2015-05-20 2015-05-20 一种驱动电路
PCT/CN2015/080877 WO2016183883A1 (zh) 2015-05-20 2015-06-05 一种驱动电路
US14/761,409 US9621164B2 (en) 2015-05-20 2015-06-05 Driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510261214.9A CN104851391B (zh) 2015-05-20 2015-05-20 一种驱动电路

Publications (2)

Publication Number Publication Date
CN104851391A CN104851391A (zh) 2015-08-19
CN104851391B true CN104851391B (zh) 2017-10-17

Family

ID=53851000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510261214.9A Active CN104851391B (zh) 2015-05-20 2015-05-20 一种驱动电路

Country Status (3)

Country Link
US (1) US9621164B2 (zh)
CN (1) CN104851391B (zh)
WO (1) WO2016183883A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105206225B (zh) * 2015-10-12 2017-09-01 深圳市华星光电技术有限公司 Oled栅极驱动电路架构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883609A (en) * 1994-10-27 1999-03-16 Nec Corporation Active matrix type liquid crystal display with multi-media oriented drivers and driving method for same
US6437766B1 (en) * 1998-03-30 2002-08-20 Sharp Kabushiki Kaisha LCD driving circuitry with reduced number of control signals
JP3882678B2 (ja) * 2002-05-21 2007-02-21 ソニー株式会社 表示装置
KR100624317B1 (ko) * 2004-12-24 2006-09-19 삼성에스디아이 주식회사 주사 구동부 및 이를 이용한 발광 표시장치와 그의 구동방법
JP4207986B2 (ja) * 2006-06-28 2009-01-14 双葉電子工業株式会社 蛍光表示装置とその駆動方法
US7675498B2 (en) * 2006-07-20 2010-03-09 Tpo Displays Corp. Dot-inversion display devices and driving method thereof with low power consumption
CN101577102B (zh) * 2008-05-08 2011-09-28 联咏科技股份有限公司 扫描驱动器
CN101592831B (zh) * 2008-05-28 2012-11-28 群康科技(深圳)有限公司 液晶显示器及其驱动方法
JP4844598B2 (ja) * 2008-07-14 2011-12-28 ソニー株式会社 走査駆動回路
CN101923833B (zh) * 2009-06-09 2012-08-22 华映视讯（吴江）有限公司 具有输出致能控制电路的栅极驱动器
CN101937655B (zh) * 2009-07-01 2012-10-10 瑞鼎科技股份有限公司 分频器电路及其方法与应用其的栅极驱动器
JP2011017869A (ja) * 2009-07-08 2011-01-27 Renesas Electronics Corp 表示パネル駆動装置、表示装置、及び、表示パネル駆動方法

Also Published As

Publication number Publication date
US20160344388A1 (en) 2016-11-24
WO2016183883A1 (zh) 2016-11-24
CN104851391A (zh) 2015-08-19
US9621164B2 (en) 2017-04-11

Similar Documents

Publication Publication Date Title
CN104464628B (zh) 移位寄存器单元及驱动方法、栅极驱动电路及显示装置
CN102682715B (zh) 灰阶电压产生电路和方法、源极驱动芯片、液晶显示装置
CN100550106C (zh) 用于液晶显示器的背光组件驱动装置
CN105355179A (zh) 一种扫描驱动电路及其显示装置
CN107863061A (zh) 显示面板及其控制方法、显示装置
CN105893992A (zh) 指纹识别结构和方法、显示装置
CN106292096A (zh) 一种De‑mux液晶显示设备及其驱动方法
CN105225651B (zh) 显示调节装置、电源电路、显示装置和显示调节方法
CN104680984A (zh) 背光单元和使用该背光单元的液晶显示器
CN104966505B (zh) 削角电路、具有该电路的液晶显示装置及驱动方法
CN109461411A (zh) 栅极驱动电路及显示面板
CN105448226A (zh) 一种栅极驱动电路和显示装置
CN109192146A (zh) 一种背光模组及显示装置
CN108133685A (zh) 幅值控制单元、电压提供模组，显示装置和幅值控制方法
CN107481693B (zh) 一种显示驱动电路及其控制方法、显示装置
CN105513552A (zh) 驱动电路、驱动方法及显示装置
CN1854828B (zh) 液晶显示装置及采用该液晶显示装置的大型液晶显示装置
CN105931591A (zh) 一种显示面板的调试方法
US11741888B2 (en) LED display device, driving method and chip thereof
CN100580754C (zh) 光学检测装置以及采用该装置的液晶显示器及其驱动方法
CN104347047B (zh) 阵列基板、显示设备及其驱动方法
CN103165081B (zh) Led背光模组及其动态调光方法
CN104851391B (zh) 一种驱动电路
CN109493803A (zh) 一种显示面板的驱动方法、其驱动装置和显示装置
CN106023932B (zh) 逻辑运算电路、显示驱动电路及液晶显示器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant