JP4871533B2 - 表示駆動回路 - Google Patents

表示駆動回路 Download PDF

Info

Publication number
JP4871533B2
JP4871533B2 JP2005176512A JP2005176512A JP4871533B2 JP 4871533 B2 JP4871533 B2 JP 4871533B2 JP 2005176512 A JP2005176512 A JP 2005176512A JP 2005176512 A JP2005176512 A JP 2005176512A JP 4871533 B2 JP4871533 B2 JP 4871533B2
Authority
JP
Japan
Prior art keywords
signal
output
delay
circuit
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005176512A
Other languages
English (en)
Other versions
JP2006352554A (ja
Inventor
崇博 今吉
恒宇 石政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2005176512A priority Critical patent/JP4871533B2/ja
Priority to KR1020060032211A priority patent/KR101277552B1/ko
Priority to CN2006100752189A priority patent/CN1904981B/zh
Priority to US11/451,297 priority patent/US8203545B2/en
Publication of JP2006352554A publication Critical patent/JP2006352554A/ja
Application granted granted Critical
Publication of JP4871533B2 publication Critical patent/JP4871533B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Electronic Switches (AREA)

Description

本発明は、蛍光表示管や液晶表示器等を駆動する表示駆動回路、特にブランク制御機能を有する表示駆動回路におけるピーク電流の抑制技術に関するものである。
特開平５−１１０２６６号公報
図２は前記特許文献１に記載された従来のドライバ回路の構成図である。
このドライバ回路は、ＬＥＤ（発光ダイオード）や蛍光表示管等を点灯駆動するもので、４ビットのシフトレジスタ１、４ビットのデータラッチ２、４個のＡＮＤ（論理積）ゲート３、ＦＦ（フリップ・フロップ）４、及び出力端子Ｑ０〜Ｑ３で構成されている。シフトレジスタ１は、クロック信号ＣＬＫに同期してデータ信号ＤＡＴＡを直列に入力し、並列に変換して４ビットの出力信号として出力するものである。データラッチ２はラッチ信号ＬＡＴがレベル“Ｈ”のときに、シフトレジスタ１の４ビットの出力信号を取り込んで出力し、このラッチ信号ＬＡＴがレベル“Ｌ”になったときにも、その取り込んだ信号をそのまま出力し続けるものである。
ＦＦ４は、ブランク信号ＢＬＫをクロック信号ＣＬＫに同期して入力し、制御信号ＣＯＮとして出力するものである。４個のＡＮＤゲート３は、データラッチ２から出力される４ビットの信号と制御信号ＣＯＮとの論理積をとって、出力端子Ｑ０〜Ｑ３から出力するものである。
このドライバ回路では、直列に入力されるデータ信号ＤＡＴＡはクロック信号ＣＬＫの立ち上がりでシフトレジスタ１に取り込まれ、このシフトレジスタ１の全ビットから並列に出力される。シフトレジスタ１の出力信号は、ラッチ信号ＬＡＴが“Ｈ”の期間にデータラッチ２にラッチされ、各ＡＮＤゲート３に供給される。一方、出力を制御するために供給されるブランク信号ＢＬＫは、クロック信号ＣＬＫとは無関係に任意の時点で変化するが、ＦＦ４によってクロック信号ＣＬＫと同期した制御信号ＣＯＮに変換される。
制御信号ＣＯＮが“Ｌ”のときは、ＡＮＤゲート３がオフ状態であるので、出力端子Ｑ０〜Ｑ３の出力信号は常に“Ｌ”になる。制御信号ＣＯＮが“Ｈ”になると、ＡＮＤゲート３がオン状態となるので、データラッチ２の出力信号はこのＡＮＤゲート３を介して出力端子Ｑ０〜Ｑ３に伝達される。
制御信号ＣＯＮは、クロック信号ＣＬＫに同期して変化するので、出力端子Ｑ０〜Ｑ３の出力信号は、実際には回路遅延分だけクロック信号ＣＬＫのタイミングから遅れて変化する。このため、出力端子Ｑ０〜Ｑ３の出力信号が変化する過渡状態においてスイッチング電流が流れ、信号ラインにノイズが発生しても、このノイズとクロック信号ＣＬＫのタイミングが重なることがなくなる。従って、出力が変化するときのスイッチング電流によって誤動作が生じることを防止でき、クロック信号ＣＬＫの立ち上がり時にシフトレジスタ１に誤ったデータ信号ＤＡＴＡが取り込まれることを防止できる。
しかしながら、前記ドライバ回路では、制御信号ＣＯＮの変化に従って出力端子Ｑ０〜Ｑ３の出力信号が一斉に変化する。このため、出力端子Ｑ０〜Ｑ３に接続されるＬＥＤや蛍光表示管等の負荷が大きいと、各負荷回路におけるスイッチング電流が重畳し、スイッチング時に電源から流れる電流のピークが非常に大きくなり、電源電圧の一時的な低下を引き起こす。これにより、誤動作が発生するおそれがあった。
本発明は、ブランク制御機能を有する表示駆動回路のピーク電流を抑制することを目的としている。
本発明の表示駆動回路は、複数の保持回路より出力される表示データに対応して設けられ、表示を一時的に停止させるためのブランク信号に従って対応する該表示データの出力を制御する複数のゲート回路と、前記ゲート回路の出力信号に応じて表示器を駆動するための駆動信号を出力するドライバ回路と、隣り合う前記駆動信号において、一方の駆動信号に対する他方の駆動信号の遅延量を前記表示データが前記保持回路より出力されてから前記駆動信号として出力されるまでの配線遅延以上に遅延させる遅延回路とを備えている。
前記遅延回路は、制御信号によって動作が制御されるＣＭＯＳインバーを含む複数のインバータを並列に接続して構成され、前記隣り合う駆動信号の一方に対応する前記ゲート回路に接続され、入力される信号を反転して出力する前段インバータ及び該隣り合う駆動信号の他方に対応する前記ゲート回路に接続され、該前段インバータの出力信号を更に反転して出力する後段インバータを有している。
本発明では、前段インバータ及び後段インバータを有する遅延回路が、隣り合うゲート回路にそれぞれ接続され、その前段インバータには、制御信号によって動作が制御されるCMOSインバータが含まれ、その制御信号によって遅延回路の遅延時間を制御可能な構成になっているので、回路動作時に動的に遅延時間を制御することが可能になり、ピーク電流を抑制したノイズ発生の少ない表示駆動回路を得ることができる。
この表示駆動回路に設ける遅延回路を、制御信号によって動作が制御される複数のＣＭＯＳインバータを並列接続して構成されて入力される信号を反転して出力する前段のインバータと、前段のインバータの出力信号を更に反転して出力する後段のインバータとで構成する。
この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。
図１は、本発明の実施例１を示す表示駆動回路の構成図である。
この表示駆動回路は、蛍光表示管や液晶表示器等を駆動する表示駆動回路で、並列に与えられるｎ個の表示データＤ１，Ｄ２，…，Ｄｎをラッチ信号ＬＡＴに従って取り込む保持回路（例えば、データラッチ）１１を有している。データラッチ１１は、ラッチ信号ＬＡＴが“Ｈ”のときに、表示データＤ１〜Ｄｎを並列に取り込んで出力し、このラッチ信号ＬＡＴが“Ｌ”になったときには、“Ｈ”の期間に取り込んだ信号をそのまま保持して出力し続けるものである。
データラッチ１１の出力側は、共通のブランク信号／ＢＬＫでゲート制御されるＡＮＤゲート１２１，１２２，…，１２ｎに接続されている。即ち、ＡＮＤゲート１２１〜１２ｎは、ブランク信号／ＢＬＫが“Ｌ”のときには、データラッチ１１の出力にかかわらず常に“Ｌ”を出力し、このブランク信号／ＢＬＫが“Ｈ”のときには、データラッチ１１の出力信号をそのまま出力するものである。
ＡＮＤゲート１２１〜１２ｎの出力側には、それぞれ異なる遅延時間τ１，τ２，…，τｎを有する遅延回路１３１，１３２，…，１３ｎが接続されている。ここで、遅延時間τ１〜τｎは、例えば、τ１＜τ２＜…＜τｎの関係を有し、一番短い遅延時間τ１は、ＡＮＤゲート１２やその周辺の配線による信号の伝搬遅延よりも大きいものとする。
遅延回路１３１，１３２，…，１３ｎからそれぞれ出力される信号Ｓ１，Ｓ２，…，Ｓｎは、ドライバ１４１，１４２，…，１４ｎに与えられ、これらのドライバ１４１〜１４ｎから、図示しない表示器に対する駆動信号Ｑ１，Ｑ２，…，Ｑｎが出力されるようになっている。
図３は、図１の動作を示す信号波形図である。以下、この図３を参照しつつ、図１の動作を説明する。
図３の時刻ｔ０において、データラッチ１１にｎ個の表示データＤａ（“Ｄａ１”，“Ｄａ２”，…，“Ｄａｎ”）が保持され、ラッチ信号ＬＡＴが“Ｌ”、ブランク信号／ＢＬＫが“Ｈ”となり、各遅延回路１３１〜１３ｎの遅延動作は停止しているとする。この状態では、ＡＮＤゲート１２１〜１２ｎが開き、データラッチ１１から出力される表示データ“Ｄａ１”〜“Ｄａｎ”は、遅延回路１３１〜１３ｎから、それぞれ信号Ｓ１〜Ｓｎとして出力されている。更に、信号Ｓ１〜Ｓｎは、ドライバ１４１〜１４ｎに与えられ、駆動信号Ｑ１〜Ｑｎとして表示器に供給されている。
時刻ｔ１において、ブランク信号／ＢＬＫが“Ｈ”から“Ｌ”に変化し、その後、表示データがＤａからＤｂ（“Ｄｂ１”，“Ｄｂ２”，…，“Ｄｂｎ”）に切り替えられる。この時点では、ラッチ信号ＬＡＴは“Ｌ”のままであるので、データラッチ１１に保持されている表示データは変化しない。一方、ＡＮＤゲート１２１〜１２ｎはブランク信号／ＢＬＫによって閉じられるので、これらのＡＮＤゲート１２１〜１２ｎから出力される信号は、すべて“Ｌ”となる。
時刻ｔ１から時間τ１だけ遅れて、遅延回路１３１から出力される信号Ｓ１が“Ｌ”となる。以後同様に、時刻ｔ１からそれぞれ時間τ２，τ３，…，τｎだけ遅れて、遅延回路１３２，１３３，…，１３ｎから出力される信号Ｓ２，Ｓ３，…，Ｓｎが、順次“Ｌ”となる。
データラッチ１１に与えられるｎ個の表示データＤａが完全にＤｂに切り替わり、かつ最後の信号Ｓｎが“Ｌ”になった後、即ち、時刻ｔ２において、ラッチ信号ＬＡＴが“Ｈ”となる。これにより、データラッチ１１に保持されている表示データがＤａからＤｂに変化する。但し、この時点では、ブランク信号／ＢＬＫは“Ｌ”であるので、ＡＮＤゲート１２１〜１２ｎは閉じられたままである。
時刻ｔ３において、ブランク信号／ＢＬＫが“Ｈ”となり、ラッチ信号ＬＡＴは“Ｌ”となる。これにより、データラッチ１１から出力される表示データＤｂが固定されると共に、ＡＮＤゲート１２１〜１２ｎが開く。
時刻ｔ３から時間τ１だけ遅れて、遅延回路１３１から出力される信号Ｓ１が“Ｄｂ１”となる。以後同様に、時刻ｔ１からそれぞれ時間τ２，τ３，…，τｎだけ遅れて、遅延回路１３２，１３３，…，１３ｎから出力される信号Ｓ２，Ｓ３，…，Ｓｎが、順次“Ｄｂ２”，“Ｄｂ３”，…，“Ｄｂｎ”となる。
その後、一定期間この状態が継続し、時刻ｔ４において表示データがＤｃに変化し、時刻ｔ１と同様の動作が行われる。
ここで、各ドライバ１４１〜１４ｎに与えられる信号Ｓ１〜Ｓｎの変化タイミングは、それぞれ異なる遅延時間τ１〜τｎを有する遅延回路１３１〜１３ｎによって分散させられる。これにより、各ドライバ１４１〜１４ｎのスイッチング電流のピーク位置は遅延時間τ１〜τｎによってシフトされる。従って、ドライバ１４１〜１４ｎに流れる電流ｉ１〜ｉｎの総和Σｉは、なだらかな時間的変化を示し、ピーク電流値は減少する。
以上のように、この実施例１の表示駆動回路は、表示データＤ１〜Ｄｎが一斉に変化したときに、これらの表示データＤ１〜Ｄｎに基づく表示用の信号Ｓ１〜Ｓｎを、それぞれ異なるタイミングでドライバ１４１〜１４ｎに与えるための遅延回路１３１〜１３ｎを有している。これにより、スイッチング時に電源から流れる電流のピークを分散させることができ、ピーク電流を抑制して電源電圧の一時的な低下を緩和し、誤動作をなくすことができるという利点がある。
なお、本発明は、上記実施例１に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（１） ＡＮＤゲート１２１〜１２ｎに代えて、ＮＯＲゲートやその他の論理ゲートを用いることができる。
（２） 遅延回路１３１の遅延時間τ１はゼロでも良い。即ち、この遅延回路１３１は省略することができる。
（３） 遅延回路１３１〜１３ｎの遅延時間τ１〜τｎは、τ１＜τ２＜…＜τｎの関係である必要はない。ドライバ１４１〜１４ｎが同時にスイッチング動作を起こさないようにタイミングをずらすことができれば良い。
（４） 遅延時間τ１〜τｎは、すべて異なる値である必要はない。ドライバ１４１〜１４ｎのスイッチング電流を、誤動作を引き起こさない程度に分散できれば良い。
図４は、本発明の実施例２を示す表示駆動回路の構成図であり、図１中の要素と共通の要素には共通の符号が付されている。
この表示駆動回路は、図１中の遅延回路１３１〜１３ｎを削除してＡＮＤゲート１２１〜１２ｎの出力側にドライバ１４１〜１４ｎを接続すると共に、このＡＮＤゲート１２１〜１２ｎに与えるブランク信号／ＢＬＫを、同じ回路構成の遅延バッファ１５１，１５２，…１５n-1 を縦続接続して構成した遅延回路によって、順次遅延させて与えるようにしたものである。即ち、ＡＮＤゲート１２１には、ブランク信号／ＢＬＫが与えられる。ＡＮＤゲート１２２には、ブランク信号／ＢＬＫが遅延バッファ１５１で時間τだけ遅延されて与えられる。ＡＮＤゲート１２３には、ブランク信号／ＢＬＫが遅延バッファ１５１，１５２で時間２τだけ遅延されて与えられる。以下同様で、最後のＡＮＤゲート１２ｎには、ブランク信号／ＢＬＫが遅延バッファ１５１〜１５n-1 で時間（ｎ−１）τだけ遅延されて与えられる。その他の構成は、図１と同様である。
この表示駆動回路の動作は、図１とほぼ同様である。
表示データＤ１〜Ｄｎが変化しないときは、ラッチ信号ＬＡＴが“Ｌ”、ブランク信号／ＢＬＫが“Ｈ”となり、各遅延バッファ１５１〜１５n-1の出力信号はすべて“Ｈ”でＡＮＤゲート１２１〜１２ｎは開いている。従って、データラッチ１１から出力される表示データＤ１〜Ｄｎは、ＡＮＤゲート１２１〜１２ｎを介して、それぞれ信号Ｓ１〜Ｓｎとして出力される。信号Ｓ１〜Ｓｎは、ドライバ１４１〜１４ｎに与えられ、駆動信号Ｑ１〜Ｑｎが表示器に供給される。
表示データＤ１〜Ｄｎが変化する時は、その変化に先立ってブランク信号／ＢＬＫが“Ｈ”から“Ｌ”に変化し、その後、表示データＤ１〜Ｄｎの変化が開始される。但し、この時点では、ラッチ信号ＬＡＴは“Ｌ”のままであるので、データラッチ１１に保持されている表示データは変化しない。一方、ブランク信号／ＢＬＫが“Ｌ”となってＡＮＤゲート１２１が閉じられ、このＡＮＤゲート１２１から出力される信号Ｓ１は“Ｌ”となる。
ブランク信号／ＢＬＫが“Ｌ”となった後、時間τだけ遅れて遅延バッファ１５１の出力信号が“Ｌ”となる。これにより、ＡＮＤゲート１２２から出力される信号Ｓ２は“Ｌ”となる。以下同様に、時間τの経過毎に、遅延バッファ１５２，１５３，…，１５n-1 の出力信号が順位“Ｌ”となる。これにより、時間（ｎ−１）τ後には、ＡＮＤゲート１２３〜１２ｎから出力される信号Ｓ３〜Ｓｎは、すべて“Ｌ”となる。
データラッチ１１に与えられる表示データＤ１〜Ｄｎが完全に切り替わり、かつ最後の信号Ｓｎが“Ｌ”になった後、ラッチ信号ＬＡＴが“Ｈ”となる。これにより、データラッチ１１に保持されている表示データＤ１〜Ｄｎが変化する。但し、この時点では、ブランク信号／ＢＬＫは“Ｌ”であるので、ＡＮＤゲート１２１〜１２ｎは閉じられたままである。
次に、ブランク信号／ＢＬＫが“Ｈ”となり、ラッチ信号ＬＡＴは“Ｌ”となる。これにより、データラッチ１１から出力される表示データＤ１〜Ｄｎが固定されると共に、ＡＮＤゲート１２１が開く。そして、ＡＮＤゲート１２１から変化後の表示データＤ１に対応した信号Ｓ１が出力され、ドライバ１４１に与えられる。
ブランク信号／ＢＬＫが“Ｈ”となった後、時間τだけ遅れて遅延バッファ１５１の出力信号が“Ｈ”となる。これにより、ＡＮＤゲート１２２から、変化後の表示データＤ２に対応した信号Ｓ２が出力される。以下同様に、時間τの経過毎に、遅延バッファ１５２，１５３，…，１５n-1 の出力信号が順次“Ｈ”となる。これにより、ＡＮＤゲート１２３〜１２ｎから変化後の表示データに対応した信号Ｓ３〜Ｓｎが、順次出力される。
ここで、各ドライバ１４１〜１４ｎに与えられる信号Ｓ１〜Ｓｎの変化タイミングは、遅延バッファ１５１〜１５n-1 によって時間τずつ遅延させられて分散する。これにより、各ドライバ１４１〜１４ｎのスイッチング電流のピーク位置は分散し、これらのドライバ１４１〜１４ｎに流れる電流ｉ１〜ｉｎの総和Σｉは、なだらかな時間的変化を示し、ピーク電流値は減少する。
以上のように、この実施例２の表示駆動回路は、表示データＤ１〜Ｄｎが一斉に変化したときに、これらの表示データＤ１〜Ｄｎに基づく表示用の信号Ｓ１〜Ｓｎを、それぞれ異なるタイミングでドライバ１４１〜１４ｎに与えるための遅延バッファ１５ １ 〜１５ n-1 を有している。これにより、実施例１と同様の利点が得られる。また、各遅延バッファ１５ １ 〜１５ n-1 は同一の遅延時間となっているので、実施例１のように異なる遅延時間を有する遅延回路１３１〜１３ｎよりも設計が容易であるという利点がある。
なお、本発明は、上記実施例２に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（５） ドライバ１４１〜１４ｎ毎に遅延バッファ１５を設けているが、スイッチング電流のピークが小さい場合には、２出力単位、または３出力単位に遅延バッファ１５を設けるようにしても良い。
図５は、本発明の実施例３を示す遅延バッファの構成図である。
この遅延バッファは、図４中の遅延バッファ１５１〜１５n-1に代えて設けられるもので、基本的にはインバータを２段、縦続接続したものである。前段のインバータは、２つのインバータを並列に接続し、制御信号で一方を電気的に切り離すことができるように構成することによって、遅延時間を制御できるようにしたものである。
即ち、この遅延バッファは、電源電位ＶＤＤとノードＮ１の間に直列接続されたＰＭＯＳ（ＰチャネルＭＯＳトランジスタ）２１，２２と、このノードＮ１と接地電位ＧＮＤの間に直列接続されたＮＭＯＳ（ＮチャネルＭＯＳトランジスタ）２３，２４による第１のＣＭＯＳインバータを有している。スイッチ用のＮＭＯＳ２４とＰＭＯＳ２１のゲートには、制御信号ＣＯＮとこの制御信号ＣＯＮをインバータ２５で反転した制御信号／ＣＯＮが、それぞれ与えられるようになっている。また、ＰＭＯＳ２２とＮＭＯＳ２３のゲートには、ブランク信号／ＢＬＫｉが与えられるようになっている。
この第１のＣＭＯＳインバータと並列に、ＰＭＯＳ２６とＮＭＯＳ２７による第２のインバータが接続されている。ＰＭＯＳ２６のソースは電源電位ＶＤＤに接続され、ドレインはノードＮ１に接続されている。ＮＭＯＳ２７のドレインはノードＮ１に接続され、ソースは接地電位ＧＮＤに接続されている。そして、ＰＭＯＳ２６とＮＭＯＳ２７のゲートに、ブランク信号／ＢＬＫｉが与えられるようになっている。
更に、ノードＮ１には、ＰＭＯＳ２８とＮＭＯＳ２９による後段のインバータが接続されている。ＰＭＯＳ２８のソースは電源電位ＶＤＤに接続され、ドレインはノードＮ２に接続されている。ＮＭＯＳ２９のドレインはノードＮ２に接続され、ソースは接地電位ＧＮＤに接続されている。ＰＭＯＳ２８とＮＭＯＳ２９のゲートは、前段のインバータの出力側であるノードＮ１に接続されている。そして、ノードＮ２からブランク信号／ＢＬＫi+1 が出力されるようになっている。
この遅延バッファでは、制御信号ＣＯＮが“Ｌ”の場合、ＰＭＯＳ２１とＮＭＯＳ２４はオフ状態となり、第１のインバータは電源電位ＶＤＤ及び接地電位ＧＮＤから切り離される。これにより、ブランク信号／ＢＬＫｉは第２のインバータで反転され、更に後段のインバータで反転されることにより、ブランク信号／ＢＬＫi+1 として出力される。この時の遅延時間は、第２のインバータと後段のインバータの遅延時間の合計となる。
制御信号ＣＯＮが“Ｈ”の場合、ＰＭＯＳ２１とＮＭＯＳ２４はオン状態となり、第１のインバータが、第２のインバータに並列に接続される。これにより、並列接続された前段のインバータの駆動能力が大きくなり、遅延時間の合計は短くなる。
以上のように、この実施例３の遅延バッファは、制御信号ＣＯＮによって遅延時間を制御することができるので、この遅延バッファを図４中の遅延バッファ１５に代えることにより、回路動作時に動的に遅延時間を制御することができるという利点がある。
なお、本発明は、上記実施例３に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（６） 制御信号ＣＯＮで第１のインバータの動作を制御しているが、第２のインバータに並列に複数のインバータを設け、これらの複数のインバータの動作をそれぞれに対応する複数の制御信号で制御することにより、複数の遅延時間の中から所望の遅延時間を選択することが可能になる。
本発明の実施例１を示す表示駆動回路の構成図である。 従来のドライバ回路の構成図である。 図１の動作を示す信号波形図である。 本発明の実施例２を示す表示駆動回路の構成図である。 本発明の実施例３を示す遅延バッファの構成図である。
符号の説明
１１ データラッチ
１２ ＡＮＤゲート
１３ 遅延回路
１４ ドライバ
１５ 遅延バッファ

Claims (1)

  1. 複数の保持回路より出力される表示データに対応して設けられ、表示を一時的に停止させるためのブランク信号に従って対応する該表示データの出力を制御する枚数のゲート回路と、
    前記ゲート回路の出力信号に応じて表示器を駆動するための駆動信号を出力するドライバ回路と、
    隣り合う前記駆動信号において、一方の駆動信号に対する他方の駆動信号の遅延量を前記表示データが前記保持回路より出力されてから前記駆動信号として出力されるまでの配線遅延以上に遅延させる遅延回路であって、制御信号によって動作が制御されるＣＭＯＳインバーを含む複数のインバータを並列に接続して構成され、前記隣り合う駆動信号の一方に対応する前記ゲート回路に接続され、入力される信号を反転して出力する前段インバータ及び該隣り合う駆動信号の他方に対応する前記ゲート回路に接続され、該前段インバータの出力信号を更に反転して出力する後段インバータを有する当該遅延回路とを、
    備えたことを特徴とする表示駆動回路。
JP2005176512A 2005-06-16 2005-06-16 表示駆動回路 Expired - Fee Related JP4871533B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005176512A JP4871533B2 (ja) 2005-06-16 2005-06-16 表示駆動回路
KR1020060032211A KR101277552B1 (ko) 2005-06-16 2006-04-10 표시 구동 회로
CN2006100752189A CN1904981B (zh) 2005-06-16 2006-04-14 显示驱动电路
US11/451,297 US8203545B2 (en) 2005-06-16 2006-06-13 Display driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005176512A JP4871533B2 (ja) 2005-06-16 2005-06-16 表示駆動回路

Publications (2)

Publication Number Publication Date
JP2006352554A JP2006352554A (ja) 2006-12-28
JP4871533B2 true JP4871533B2 (ja) 2012-02-08

Family

ID=37572897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005176512A Expired - Fee Related JP4871533B2 (ja) 2005-06-16 2005-06-16 表示駆動回路

Country Status (4)

Country Link
US (1) US8203545B2 (ja)
JP (1) JP4871533B2 (ja)
KR (1) KR101277552B1 (ja)
CN (1) CN1904981B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7907110B2 (en) * 2007-04-04 2011-03-15 Atmel Corporation Display controller blinking mode circuitry for LCD panel of twisted nematic type
KR101422081B1 (ko) * 2007-08-28 2014-07-23 삼성전자주식회사 소스 드라이버, 그것을 포함함 디스플레이 장치, 그것을포함한 디스플레이 시스템 및 그것의 출력 방법
JP5457286B2 (ja) * 2010-06-23 2014-04-02 シャープ株式会社 駆動回路、液晶表示装置、および電子情報機器
CN106782316B (zh) * 2017-02-22 2019-05-24 芯颖科技有限公司 驱动装置及数据输出方法
JP6718996B2 (ja) * 2019-01-17 2020-07-08 ラピスセミコンダクタ株式会社 表示デバイスのドライバ
CN112687223B (zh) * 2020-12-28 2022-06-03 北京奕斯伟计算技术有限公司 源极驱动电路、源极驱动方法和显示装置
CN112687224B (zh) * 2020-12-28 2022-06-03 北京奕斯伟计算技术有限公司 源极驱动电路、源极驱动方法和显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61255395A (ja) * 1985-05-08 1986-11-13 沖電気工業株式会社 Ｅｃｄドライブ回路
JPH05110266A (ja) * 1990-12-19 1993-04-30 Nec Corp ドライバ回路
US5397942A (en) 1991-08-23 1995-03-14 Nec Corporation Driver circuit for a plurality of outputs
JPH05346770A (ja) * 1992-06-15 1993-12-27 Rohm Co Ltd 液晶ドライブ回路
JPH0822267A (ja) * 1994-07-04 1996-01-23 Hitachi Ltd 液晶駆動回路と液晶表示装置
DE19540146B4 (de) * 1994-10-27 2012-06-21 Nec Corp. Flüssigkristallanzeige vom aktiven Matrixtyp mit Treibern für Multimedia-Anwendungen und Ansteuerverfahren dafür
JPH08321773A (ja) * 1995-05-26 1996-12-03 Hitachi Ltd 半導体集積回路
US6437766B1 (en) * 1998-03-30 2002-08-20 Sharp Kabushiki Kaisha LCD driving circuitry with reduced number of control signals
JP3426520B2 (ja) * 1998-12-08 2003-07-14 富士通株式会社 表示パネルの駆動方法及び表示装置
JP3049050B1 (ja) * 1999-03-31 2000-06-05 日本電気アイシーマイコンシステム株式会社 ディジタルｐｌｌ回路とその制御方法
JP3437489B2 (ja) * 1999-05-14 2003-08-18 シャープ株式会社 信号線駆動回路および画像表示装置
US6868504B1 (en) * 2000-08-31 2005-03-15 Micron Technology, Inc. Interleaved delay line for phase locked and delay locked loops
JP2003008424A (ja) * 2001-06-25 2003-01-10 Matsushita Electric Ind Co Ltd 半導体装置のノイズ低減回路
JP3882678B2 (ja) * 2002-05-21 2007-02-21 ソニー株式会社 表示装置
TW200401261A (en) * 2002-06-12 2004-01-16 Koninkl Philips Electronics Nv Image display system having an analog display for displaying matrix signals
CN100431038C (zh) * 2002-07-02 2008-11-05 旺宏电子股份有限公司 用于高速感测放大器的时脉产生器及控制时脉产生方法
JP4425556B2 (ja) * 2003-03-28 2010-03-03 シャープ株式会社 駆動装置およびそれを備えた表示モジュール
KR100646940B1 (ko) * 2003-12-15 2006-11-17 주식회사 하이닉스반도체 낮은 첨두 전류치를 가지는 리프레시 제어기
JP2005338421A (ja) * 2004-05-27 2005-12-08 Renesas Technology Corp 液晶表示駆動装置および液晶表示システム

Also Published As

Publication number Publication date
JP2006352554A (ja) 2006-12-28
KR101277552B1 (ko) 2013-06-21
CN1904981B (zh) 2010-10-06
US8203545B2 (en) 2012-06-19
US20060284863A1 (en) 2006-12-21
CN1904981A (zh) 2007-01-31
KR20060131615A (ko) 2006-12-20

Similar Documents

Publication Publication Date Title
JP4871533B2 (ja) 表示駆動回路
US9007294B2 (en) Shifting register, gate driving apparatus and display apparatus
JP6700854B2 (ja) 半導体装置
US7872499B2 (en) Level shift circuit, and driver and display system using the same
US8598934B2 (en) Level shifter circuit and display driver circuit
US9755621B1 (en) Single stage cascoded voltage level shifting circuit
JP2018085559A (ja) 出力回路及び液晶表示装置のデータドライバ
US7973560B2 (en) Level shifter
US8441279B2 (en) Scan flip-flop circuits and scan test circuits including the same
KR20140105932A (ko) 전압 레벨 변환 회로 및 이를 포함하는 디스플레이 장치
US10089945B2 (en) Display driving circuit and display device
KR101468897B1 (ko) 도미도 로직 회로 및 파이프라인 도미노 로직 회로
WO2013018217A1 (ja) 半導体集積回路及びラッチ回路の駆動方法
US7348806B2 (en) Accelerated N-channel dynamic register
WO2017183275A1 (ja) 半導体集積回路
US20140021999A1 (en) Level shifting circuitry
JP4630782B2 (ja) レベルシフト回路
US6192005B1 (en) Clock control signal and output enable signal generator in semiconductor memory device
JP2006287699A (ja) レベル変換回路
US20130329850A1 (en) Shift register and one-of-many shift register
US7898287B2 (en) Input buffer capable of reducing delay skew
JP2013004998A (ja) Ｃｍｏｓインバータを用いたマルチプレクサ、デマルチプレクサ、ルックアップテーブルおよび集積回路
JP2005274306A (ja) 半導体集積回路、半導体記憶装置及び半導体記憶装置のテスト方法
JP2014230134A (ja) 遅延調整回路
JP2005129121A (ja) 駆動電圧供給回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080304

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101021

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110810

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111121

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4871533

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees