JP3312423B2 - 平面表示装置、アクティブマトリクス基板および検査方法 - Google Patents

平面表示装置、アクティブマトリクス基板および検査方法

Info

Publication number
JP3312423B2
JP3312423B2 JP14956093A JP14956093A JP3312423B2 JP 3312423 B2 JP3312423 B2 JP 3312423B2 JP 14956093 A JP14956093 A JP 14956093A JP 14956093 A JP14956093 A JP 14956093A JP 3312423 B2 JP3312423 B2 JP 3312423B2
Authority
JP
Japan
Prior art keywords
circuit
scanning
scanning circuit
horizontal scanning
vertical scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14956093A
Other languages
English (en)
Other versions
JPH0713515A (ja
Inventor
快和 間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP14956093A priority Critical patent/JP3312423B2/ja
Priority to KR1019940013791A priority patent/KR100319062B1/ko
Priority to US08/262,691 priority patent/US5644331A/en
Priority to DE69428163T priority patent/DE69428163T2/de
Priority to EP94109588A priority patent/EP0629868B1/en
Publication of JPH0713515A publication Critical patent/JPH0713515A/ja
Application granted granted Critical
Publication of JP3312423B2 publication Critical patent/JP3312423B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S345/00—Computer graphics processing and selective visual display systems
    • Y10S345/904—Display with fail/safe testing feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、平面表示装置およびそ
の検査方法に係り、さらに詳しくは、たとえば液晶表示
装置の駆動基板上に形成された水平走査回路および垂直
走査回路の検査に用いる出力端子の数を削減すると共
に、検査時間の短縮を図ることができる平面表示装置、
アクティブマトリクス駆動基板およびこれらの検査方法
に関する。
【０００２】
【従来の技術】代表的な平面表示装置として、液晶表示
装置（ＬＣＤ）がある。ＬＣＤは、一般に、水平走査回
路と垂直走査回路と画素駆動回路とが形成された駆動基
板と、対向電極が形成された対向基板との間に、液晶が
封入してあり、水平走査回路および垂直走査回路とで選
択された画素毎の画素駆動回路を駆動し、画素毎の液晶
部分に光学変化を引き起こし、画像表示を行なってい
る。
【０００３】前記水平走査回路および垂直走査回路は、
画素駆動回路が形成された駆動基板とは別個の基板に形
成することもできるが、装置のコンパクト化などの要請
から、同一の駆動基板上に形成される傾向にある。ＬＣ
Ｄの製造工程においては、各製造段階において、種々の
検査工程を必要とする。たとえば、水平走査回路および
垂直走査回路の動作検査も、その一つである。これら回
路が双方共に正常に動作しなければ、完成品としてのＬ
ＣＤも正常に動作しない。
【０００４】そこで、従来では、水平走査回路および垂
直走査回路に対し、検査用の出力端子をそれぞれ一つ設
け（合計二つの検査用出力端子）、駆動基板の製造後ま
たは駆動基板と対向基板との組立後であって液晶の封入
後に、これら回路をそれぞれ独立に動作させ、これらの
出力波形をそれぞれの出力端子から取り出し、検査を行
なっていた。すなわち、従来の検査方法では、水平走査
回路および垂直走査回路の検査のために少なくとも二つ
の検査用出力端子を必要としていた。
【０００５】
【発明が解決しようとする課題】ところが、これら二つ
の検査用出力端子は、検査用としてのみ使用され、ＬＣ
Ｄの通常使用状態では、何等必要なものではなく、静電
気などによる外乱の防止の観点からは不必要な出力端子
を極力低減したいという要請があった。
【０００６】しかも、従来では、水平走査回路および垂
直走査回路の検査は、それぞれ独立に行なっていたの
で、これら検査に要する時間が長いという課題も有して
いた。本発明は、このような実状に鑑みてなされ、水平
走査回路および垂直走査回路の検査に用いる出力端子の
数を削減し、静電気などの外乱の影響が少ない平面表示
装置、アクティブマトリクス駆動基板およびこれらの検
査方法を提供することを第１の目的とする。
【０００７】また、本発明は、検査時間の短縮を図るこ
とができる平面表示装置、アクティブマトリクス駆動基
板およびこれらの検査方法を提供することを第２の目的
とする。
【０００８】
【課題を解決するための手段】上記第１および第２の目
的を達成するための本発明に係る第１の平面表示装置
は、２次元状に配列された複数の表示素子と、上記複数
の表示素子を駆動する複数のゲート回路と、上記複数の
ゲート回路に接続された複数の信号線と、映像信号の入
力線との間に挿入された複数の走査用スイッチと、水平
走査開始信号の入力に応じて、上記複数の走査用スイッ
チを順次駆動し、１水平周期の走査を示す水平走査パル
ス信号を出力する水平走査回路と、垂直走査開始信号の
入力に応じて、上記複数のゲート回路に接続された制御
線を順次駆動し、１フィールド周期の走査を示す垂直走
査パルス信号を出力する垂直走査回路と、上記水平走査
パルス信号と上記垂直走査パルス信号とを論理的に複合
した複合検査信号を出力する論理回路とを有する。
【０００９】上記第１および第２の目的を達成するため
の本発明に係る第１のアクティブマトリクス駆動基板
は、２次元状に配列された複数の表示素子をアクティブ
マトリクス方式で駆動するアクティブマトリクス駆動基
板であって、上記複数の表示素子を駆動する複数のゲー
ト回路と、上記複数のゲート回路に接続された複数の信
号線と、映像信号の入力線との間に挿入された複数の走
査用スイッチと、水平走査開始信号の入力に応じて、上
記複数の走査用スイッチを順次駆動し、１水平周期の走
査を示す水平走査パルス信号を出力する水平走査回路
と、垂直走査開始信号の入力に応じて、上記複数のゲー
ト回路に接続された制御線を順次駆動し、１フィールド
周期の走査を示す垂直走査パルス信号を出力する垂直走
査回路と、上記水平走査パルス信号と上記垂直走査パル
ス信号とを論理的に複合した複合検査信号を出力する論
理回路とを有する。
【００１０】上記第２の目的を達成するための本発明に
係る第１の平面表示装置の検査方法は、２次元状に配列
された複数の表示素子と、上記複数の表示素子を駆動す
る複数のゲート回路と、上記複数のゲート回路に接続さ
れた複数の信号線と、映像信号の入力線との間に挿入さ
れた複数の走査用スイッチと、水平走査開始信号の入力
に応じて、上記複数の走査用スイッチを順次駆動し、１
水平周期の走査を示す水平走査パルス信号を出力する水
平走査回路と、垂直走査開始信号の入力に応じて、上記
複数のゲート回路に接続された制御線を順次駆動し、１
フィールド周期の走査を示す垂直走査パルス信号を出力
する垂直走査回路とを有する平面表示装置の検査方法で
あって、上記水平走査パルス信号と上記垂直走査パルス
信号とを論理的に複合した複合検査信号を生成するステ
ップと、上記複合検査信号の波形に基づいて、上記水平
走査回路および上記垂直走査回路の異常を検出するステ
ップとを有する。
【００１１】上記第２の目的を達成するための本発明に
係る第１のアクティブマトリクス駆動基板の検査方法
は、２次元状に配列された複数の表示素子を駆動する複
数のゲート回路と、上記複数のゲート回路に接続された
複数の信号線と、映像信号の入力線との間に挿入された
複数の走査用スイッチと、水平走査開始信号の入力に応
じて、上記複数の走査用スイッチを順次駆動し、１水平
周期の走査を示す水平走査パルス信号を出力する水平走
査回路と、垂直走査開始信号の入力に応じて、上記複数
のゲート回路に接続された制御線を順次駆動し、１フィ
ールド周期の走査を示す垂直走査パルス信号を出力する
垂直走査回路とを有するアクティブマトリクス駆動基板
の検査方法であって、上記水平走査パルス信号と上記垂
直走査パルス信号とを論理的に複合した複合検査信号を
生成するステップと、上記複合検査信号の波形に基づい
て、上記水平走査回路および上記垂直走査回路の異常を
検出するステップとを有する。
【００１２】上記第１の目的を達成するための本発明に
係る第２の平面表示装置は、２次元状に配列された複数
の表示素子と、上記複数の表示素子を駆動する複数のゲ
ート回路と、上記複数のゲート回路に接続された複数の
信号線と、映像信号の入力線との間に挿入された複数の
走査用スイッチと、水平走査開始信号の入力に応じて、
上記複数の走査用スイッチを順次駆動し、１水平周期の
走査を示す水平走査パルス信号を出力する水平走査回路
と、垂直走査開始信号の入力に応じて、上記複数のゲー
ト回路に接続された制御線を順次駆動し、１フィールド
周期の走査を示す垂直走査パルス信号を出力する垂直走
査回路と、第１の入力端子および第２の入力端子と、上
記第１の入力端子と上記水平走査回路の水平走査開始信
号の入力端子との間に挿入され、通常の動作時および上
記水平走査回路の動作検査時において閉成し、上記垂直
走査回路の動作検査時において開成する第１のスイッチ
回路と、上記第２の入力端子と上記垂直走査回路の垂直
走査開始信号の入力端子との間に挿入され、通常の動作
時および上記垂直走査回路の動作検査時において閉成
し、上記水平走査回路の動作検査時において開成する第
２のスイッチ回路と、上記第２の入力端子と上記水平走
査回路の水平走査パルス信号の出力端子との間に挿入さ
れ、上記水平走査回路の動作検査時において閉成し、通
常の動作時および上記垂直走査回路の動作検査時におい
て開成する第３のスイッチ回路と、上記第１の入力端子
と上記垂直走査回路の垂直走査パルス信号の出力端子と
の間に挿入され、上記垂直走査回路の動作検査時におい
て閉成し、通常の動作時および上記水平走査回路の動作
検査時において開成する第４のスイッチ回路とを有す
る。
【００１３】上記第１の目的を達成するための本発明に
係る第２のアクティブマトリクス駆動基板は、２次元状
に配列された複数の表示素子をアクティブマトリクス方
式で駆動するアクティブマトリクス駆動基板であって、
上記複数の表示素子を駆動する複数のゲート回路と、上
記複数のゲート回路に接続された複数の信号線と、映像
信号の入力線との間に挿入された複数の走査用スイッチ
と、水平走査開始信号の入力に応じて、上記複数の走査
用スイッチを順次駆動し、１水平周期の走査を示す水平
走査パルス信号を出力する水平走査回路と、垂直走査開
始信号の入力に応じて、上記複数のゲート回路に接続さ
れた制御線を順次駆動し、１フィールド周期の走査を示
す垂直走査パルス信号を出力する垂直走査回路と、第１
の入力端子および第２の入力端子と、上記第１の入力端
子と上記水平走査回路の水平走査開始信号の入力端子と
の間に挿入され、通常の動作時および上記水平走査回路
の動作検査時において閉成し、上記垂直走査回路の動作
検査時において開成する第１のスイッチ回路と、上記第
２の入力端子と上記垂直走査回路の垂直走査開始信号の
入力端子との間に挿入され、通常の動作時および上記垂
直走査回路の動作検査時において閉成し、上記水平走査
回路の動作検査時において開成する第２のスイッチ回路
と、上記第２の入力端子と上記水平走査回路の水平走査
パルス信号の出力端子との間に挿入され、上記水平走査
回路の動作検査時において閉成し、通常の動作時および
上記垂直走査回路の動作検査時において開成する第３の
スイッチ回路と、上記第１の入力端子と上記垂直走査回
路の垂直走査パルス信号の出力端子との間に挿入され、
上記垂直走査回路の動作検査時において閉成し、通常の
動作時および上記水平走査回路の動作検査時において開
成する第４のスイッチ回路とを有する。
【００１４】
【作用】本発明に係る第１のアクティブマトリクス駆動
基板およびそれを有する第１の平面表示装置によれば、
水平走査回路から出力されるパルス信号と、垂直走査回
路から出力されるパルス信号とが論理回路において論理
的に複合され、複合検査信号として出力されるので、従
来２つ必要とされていた検査用出力端子が１つで済み、
静電気などの外乱の影響を受け難くなる。
【００１５】また、本発明に係る第１のアクティブマト
リクス駆動基板および第１の平面表示装置の検査方法に
よれば、水平走査回路から出力される水平走査パルス信
号と、上記垂直走査回路から出力される垂直走査パルス
信号とが論理的に複合され、この複合された信号の波形
に基づいて、水平走査回路および垂直走査回路の異常が
検出されるので、水平走査回路および垂直走査回路の検
査が同時にされ、検査時間が短縮される。
【００１６】本発明の第２の平面表示装置および第２の
アクティブマトリクス駆動基板によれば、通常の動作時
において、第１および第２のスイッチ回路が閉成され
て、水平走査回路に水平走査開始信号が、垂直走査回路
に垂直走査開始信号がそれぞれ入力される。また、第３
および第４のスイッチ回路が開成されて、水平走査回路
および垂直走査回路のパルス信号出力端子が第１および
第２の入力端子から切り離される。水平走査回路の動作
検査時において、第１および第３のスイッチ回路が閉成
されて、第１の入力端子から水平走査回路に水平走査開
始信号が入力されるとともに、その水平走査パルス信号
が第２の入力端子から出力される。また、第２および第
４のスイッチ回路が開成されて、垂直走査回路の入力端
子および出力端子が第１および第２の入力端子から切り
離される。垂直走査回路の動作検査時においては、第２
および第４のスイッチ回路が閉成されて、第２の入力端
子から垂直走査回路に垂直走査開始信号が入力されると
ともに、その垂直走査パルス信号が第１の入力端子から
出力される。また、第１および第３のスイッチ回路が開
成されて、水平走査回路の入力端子および出力端子が第
１および第２の入力端子から切り離される。したがっ
て、検査用出力端子を全く設ける必要がなくなり、検査
用出力端子から静電気などの外乱の影響を受ける恐れが
なくなる。
【００１７】
【実施例】以下、本発明に係る平面表示装置、駆動基板
およびこれらの検査方法を、図面に示す実施例に基づ
き、詳細に説明する。図１は本発明の一実施例に係る液
晶表示装置に用いる複合検査端子を有する液晶駆動回路
の概略図、図２（Ａ）〜（Ｄ）は検査用出力波形を示す
グラフ、図３は本発明の他の実施例に係る液晶表示装置
に用いる液晶駆動回路に検査回路を付加した概略図、図
４は本発明の他の実施例に係る水平走査回路および垂直
走査回路の検査用端子構造の概略説明図、図５は図４に
示す回路をさらに具体化した回路図である。
【００１８】以下に示す実施例では、本発明を、液晶表
示装置に対して適用した例を示すが、本発明は、液晶表
示装置以外に、アクティブマトリクス駆動基板などを用
いて平面表示を行なう平面表示装置全てに対して、同様
に適用することができる。図１に示すように、本実施例
のＬＣＤは、いわゆるスキャナーオンチップ型のＬＣＤ
であり、アクティブマトリクス駆動基板１０を有する。
駆動基板１０の表面には、図示しない対向基板が所定の
間隙を持って配置され、これら基板間に液晶が封入され
ることにより、液晶表示装置が構成される。
【００１９】本実施例の駆動基板１０には、ゲート線Ｇ
1，Ｇ2…Ｇnと、このゲート線に実質的に直交するよう
に配置された信号線Ｓ1，Ｓ2…Ｓnとが形成してある。
なお、ゲート線Ｇ1，Ｇ2…Ｇnと信号線Ｓ1，Ｓ2…Ｓnと
は、全体的にみて実質的に直交すれば良く、微視的にみ
て、信号線Ｓ1，Ｓ2…Ｓnあるいはゲート線Ｇ1，Ｇ2…
Ｇnが蛇行することもある。たとえば、デルタ配列など
では、信号線Ｓ1，Ｓ2…Ｓnが蛇行する。
【００２０】ゲート線Ｇ1，Ｇ2…Ｇnと信号線Ｓ1，Ｓ2
…Ｓnとの交点部分が一画素に対応し、この部分に、た
とえばＴＦＴなどで構成されるスイッチ素子１２と、容
量素子８とが作り込まれる。アクティブマトリクス駆動
基板には、液晶層を介して共通電極が形成された対向基
板が配置される。その結果、図１に示すように、容量素
子８に対して並列に各画素毎の液晶６が接続される。各
画素毎の液晶６に対して、選択的に電圧を印可すること
で、液晶部の分子配列を各画素毎に部分的に変化させ、
映像表示を可能としている。なお、対向基板の共通電極
に対して入力される共通電位は、共通電極端子ＶCOMか
ら入力される。
【００２１】ゲート線Ｇ1，Ｇ2…Ｇnには、垂直走査回
路２が接続してあり、ゲート線Ｇ1，Ｇ2…Ｇnを順次走
査することが可能になっている。また、信号線Ｓ1，Ｓ2
…Ｓnには、走査用スイッチ１６を介して映像入力線１
４Ｒ，１４Ｇ，１４Ｂに接続してある。映像入力線１４
Ｒ，１４Ｇ，１４Ｂから信号線Ｓ1，Ｓ2…Ｓnに向けて
映像信号が入力するようになっている。本実施例では、
映像入力線として、それぞれＲ，Ｇ，Ｂ用の三種類の入
力線を用いたが、カラー画像を必要としない場合には、
単線の入力線を用いることができる。
【００２２】走査用スイッチ１６は、出力論理回路を通
して、水平走査回路４に接続してあり、水平走査回路４
からの走査信号に応じて、走査用スイッチ１６が順次開
き、ゲート線Ｇ1，Ｇ2…Ｇnの走査に同期して、映像信
号を信号線Ｓ1，Ｓ2…Ｓnに送信する。
【００２３】本実施例では、水平走査回路４の出力端子
に、ノット回路２０の入力端子を接続し、ノット回路の
出力端子と垂直走査回路２の出力端子とをアンド回路２
２の入力端子に接続してある。アンド回路２２の出力端
子が、複合検査出力端子ＣOUTに接続してある。これら
の論理回路２０，２２および複合検査出力端子ＣOUT
は、アクティブマトリクス駆動基板１０に対して、水平
走査回路４および垂直走査回路２と共に一体的に形成し
てある。
【００２４】すなわち、本実施例のアクティブマトリク
ス駆動基板１０を有するＬＣＤでは、入力端子として
は、水平走査回路４への入力端子Ｈinと、垂直走査回路
２への入力端子Ｖinと、映像入力線１４Ｒ，１４Ｇ，１
４Ｂと、共通電極端子ＶCOMとを有し、出力端子として
は、単一の複合検査出力端子ＣOUTを有するのみであ
る。
【００２５】本実施例のアクティブマトリクス駆動基板
１０またはこの基板１０を有するＬＣＤにおいて、水平
走査回路４および垂直走査回路２の動作確認のための検
査を行なうには、入力端子Ｈin，Ｖinからクロック信号
を入力させ、これら走査回路２，４を同時に駆動し、こ
れらの複合検査信号を複合検査出力端子ＣOUTから取り
出し、その波形を検出することにより検査を行なう。
【００２６】水平走査回路４からの出力波形を図２
（Ａ）に示す。水平走査回路４が正常であれば、図２
（Ａ）に示すように、１Ｈ周期のパルス波形が得られ
る。図２（Ｂ）は、図１に示すノット回路２０を通過し
た後の出力波形であり、図２（Ａ）に示す波形が反転さ
れている。
【００２７】図２（Ｃ）は、図１に示す垂直走査回路２
が正常な場合における出力波形を示す。同図（Ｃ）に示
すように、１フィールド周期で、最低１Ｈ以上の幅（通
常、約２Ｈ幅）のパルス信号が出力される。したがっ
て、水平走査回路４および垂直走査回路２が正常である
場合には、図１に示すアンド回路２２を通過した後の複
合検査出力端子ＣOUTでの出力波形は、図２（Ｄ）に示
すように、同図２（Ｂ）および（Ｃ）の波形を重ね合わ
せた波形となる。
【００２８】本実施例の検査方法では、複合検査出力端
子ＣOUTからの出力波形を検出し、この出力波形を正常
時の出力波形と比較することで、水平走査回路４および
／または垂直走査回路２の異常を検出することができ
る。たとえば、水平走査回路４に異常があり、その出力
波形が、パルスのない０出力であれば、複合検査出力端
子ＣOUTからの出力波形は、垂直走査回路２からの出力
波形（図２（Ｃ））と全く同一の出力波形となる。この
出力波形を検出することにより、水平走査回路４の異常
を検出できる。
【００２９】また、水平走査回路４に異常があり、その
出力波形が、パルスのない１出力であれば、複合検査出
力端子ＣOUTからの出力波形は、パルスのないフラット
な出力波形となる。この出力波形を検出することによ
り、水平走査回路４の異常を検出できる。
【００３０】さらに、垂直走査回路２に異常があり、そ
の出力波形が、パルスのない０出力であれば、複合検査
出力端子ＣOUTからの出力波形は、パルスのないフラッ
トな出力波形となる。この出力波形を検出することによ
り、垂直走査回路２の異常を検出できる。
【００３１】さらにまた、水平走査回路４に異常があ
り、その出力波形において、１Ｈ毎に正規のタイミング
ではない異常なタイミングでパルスが生じる場合などに
は、複合検査出力端子ＣOUTからの出力波形を観察し、
その波形を正常波形と比較することにより、水平走査回
路４の異常を検出できる。
【００３２】本発明では、これら以外の異常も、複合検
査出力端子ＣOUTからの出力波形を観察し、その波形を
正常波形と比較することにより、検出することができ
る。検出に際しては、その自動化を図るために、画像処
理技術を用いることができる。すなわち、検出波形と正
常波形とを画像処理技術を用いて自動的に判別するので
ある。
【００３３】本実施例では、従来二つ必要としていた検
査用出力端子を、複合検査用出力端子ＣOUTとして一つ
にしてある。このため、本実施例のアクティブマトリク
ス駆動基板およびそれを有するＬＣＤでは、出力端子の
削減により、静電気などの外乱の影響を受け難くなる。
また、本実施例の検査方法では、水平走査回路４および
垂直走査回路２の検査を同時に行なうので、検査時間の
短縮を図ることができる。
【００３４】なお、上記実施例において、水平走査回路
４の出力がノット回路２０へ入力するように構成した
が、垂直走査回路２の出力がノット回路２０へ入力する
ように構成することもでき。ただし、その実施例の場合
には、最低限１フィールドの間、出力波形を測定するこ
とが好ましい。
【００３５】次に、本発明の他の実施例について、図３
に基づき説明する。図３に示す実施例に係るＬＣＤに用
いるアクティブマトリクス駆動基板１０ａでは、水平走
査回路４の出力端子ＨOUTと、垂直走査回路２の出力端
子ＶOUTとの二つの出力端子を基板１０ａに設け、これ
ら出力端子に、ノット回路２０ａとアンド回路２２ａと
から成る論理回路を接続する。
【００３６】本実施例では、図１に示す実施例と異な
り、論理回路２０ａ，２２ａは、基板１０ａの外部に形
成される。本実施例では、アクティブマトリクス駆動基
板１０ａは、従来の基板と同様に、二つの検査用出力端
子ＨOUT，ＶOUTを有するが、水平走査回路４および垂直
走査回路２の検査時に、これら二つの検査用出力端子Ｈ
OUT，ＶOUTに、論理回路２０ａ，２２ａを接続し、水平
走査回路４および垂直走査回路２を同時に駆動し、アン
ド回路２２ａの出力を判定することにより、図１，２に
示す実施例と同様にして、水平走査回路４および垂直走
査回路２の動作確認検査を同時に行なうことができる。
したがって、本実施例では、一回の判定で、水平走査回
路４および垂直走査回路２を同時に検査することがで
き、検査時間の短縮を図ることができる。
【００３７】次に、本発明のさらにその他の実施例につ
いて説明する。図４に示すように、本実施例のスキャナ
一体型アクティブマトリクス駆動基板には、水平走査回
路４および垂直走査回路２が形成される駆動基板上に、
たとえばＴＦＴ（薄膜トランジスタ）で構成されるスイ
ッチ回路３４，３６，３８，４０が図示の配線構造で形
成される。図４中、符号３０は、水平走査回路４への入
力端子であるが、垂直走査回路２からの検査用出力の出
力端子を兼ねている。また、符号３２は、垂直走査回路
２への入力端子であるが、水平走査回路４からの検査用
出力の出力端子を兼ねている。なお、液晶駆動回路は図
示上省略してある。
【００３８】本実施例では、水平走査回路４の駆動検査
と垂直走査回路２の駆動検査とを別々に行なう。たとえ
ば水平走査回路４の検査を行なう場合には、入力端子３
２を水平走査回路の検査用出力端子として用い、入力端
子３２からは垂直走査回路２のための駆動信号を入力せ
ず、スイッチ回路３８，４０を開成し、スイッチ回路３
４，３６を閉成する。そして、入力端子３０から、水平
走査回路４を駆動するための駆動信号を入力する。
【００３９】スイッチ回路３８，４０を開成し、スイッ
チ回路３４，３６を閉成するので、入力端子からの駆動
信号または水平走査回路４からの出力信号により、垂直
走査回路２が誤動作することはない。水平走査回路４か
らの出力信号は、入力端子兼検査用出力端子３２から出
力され、この端子からの出力を検出することにより、水
平走査回路４の動作確認検査を行なうことができる。
【００４０】垂直走査回路２の動作検査を行なうには、
入力端子３０を垂直走査回路２の検査用出力端子として
用い、入力端子３０からは水平走査回路４のための駆動
信号を入力せず、スイッチ回路３８，４０を閉成し、ス
イッチ回路３４，３６を開成する。そして、入力端子３
２から、垂直走査回路２を駆動するための駆動信号を入
力する。
【００４１】スイッチ回路３８，４０を閉成し、スイッ
チ回路３４，３６を開成するので、入力端子３２からの
駆動信号または垂直走査回路２からの出力信号により、
水平走査回路４が誤動作することはない。垂直走査回路
２からの出力信号は、入力端子兼検査用出力端子３０か
ら出力され、この端子からの出力を検出することによ
り、垂直走査回路２の動作確認検査を行なうことができ
る。
【００４２】検査時でなく、実際の駆動時には、スイッ
チ回路３４，３８を閉成し、スイッチ回路３６，４０を
開成し、それぞれの入力端子３０，３２から駆動信号を
入力させる。その結果、水平走査回路４および垂直走査
回路２は、同期して駆動し、液晶表示を行なう。その際
に、スイッチ回路３６，４０が開成しているので、両走
査回路２，４の出力が相互に悪影響を及ぼすことはな
い。
【００４３】本実施例では、検査用出力専用の出力端子
を設けることなく、入力端子の一部を検査用出力端子と
して用いるので、検査用出力端子による静電気などの外
乱の影響をなくすことができる。次に、図４に示す実施
例をさらに具体化した実施例を、図５に基づき説明す
る。
【００４４】図５に示す実施例では、水平走査回路４の
入力端子３０ａと水平走査回路４との接続配線３１に分
岐配線３３を設け、その分岐配線３３をＣＭＯＳを構成
するＰ型ＭＯＳトランジスタ５８とＮ型ＭＯＳトランジ
スタ６０とのソース・ドレインに接続する。水平走査回
路４の入力端子３０ａは、垂直走査回路２の検査用反転
出力端子を兼用している。
【００４５】また、垂直走査回路２の入力端子３２ａと
垂直走査回路２との接続配線３５に分岐配線３７を設
け、その分岐配線３７をＣＭＯＳを構成するＰ型ＭＯＳ
トランジスタ４６とＮ型ＭＯＳトランジスタ４８とのソ
ース・ドレインに接続する。垂直走査回路２の入力端子
３２ａは、水平走査回路４の検査用反転出力端子を兼用
している。
【００４６】水平走査回路４の出力配線３９は、ＣＭＯ
Ｓを構成するＰ型ＭＯＳトランジスタ４６とＮ型ＭＯＳ
トランジスタ４８とのゲートに接続してある。ＣＭＯＳ
を構成するＰ型ＭＯＳトランジスタ４６とＮ型ＭＯＳト
ランジスタ４８との両側には、それぞれＰ型ＭＯＳトラ
ンジスタ５０とＮ型ＭＯＳトランジスタ５２とが接続し
てあり、Ｐ型ＭＯＳトランジスタ５０のドレインには、
水平走査回路４を駆動するための電源電圧Ｈ・ＶDDが印
加するようになっている。Ｎ型ＭＯＳトランジスタ５２
のソースは接地してある。
【００４７】トランジスタ５０のゲートには、垂直走査
回路２を駆動させるための電源電圧Ｖ・ＶDDが印加し、
トランジスタ５２のゲートには、Ｐ型ＭＯＳトランジス
タ４２およびＮ型ＭＯＳトランジスタ４４で構成される
ＣＭＯＳにより電源電圧Ｖ・ＶDDの反転信号が印加する
ようになっている。Ｐ型ＭＯＳトランジスタ４２および
Ｎ型ＭＯＳトランジスタ４４で構成されるＣＭＯＳは、
水平走査回路４の電源電圧Ｈ・ＶDDで動作するようにな
っている。
【００４８】垂直走査回路２の出力配線４１は、ＣＭＯ
Ｓを構成するＰ型ＭＯＳトランジスタ５８とＮ型ＭＯＳ
トランジスタ６０とのゲートに接続してある。ＣＭＯＳ
を構成するＰ型ＭＯＳトランジスタ５８とＮ型ＭＯＳト
ランジスタ６０との両側には、それぞれＰ型ＭＯＳトラ
ンジスタ６２とＮ型ＭＯＳトランジスタ６４とが接続し
てあり、Ｐ型ＭＯＳトランジスタ６２のドレインには、
垂直走査回路２を駆動するための電源電圧Ｖ・ＶDDが印
加するようになっている。Ｎ型ＭＯＳトランジスタ６４
のソースは接地してある。
【００４９】トランジスタ６２のゲートには、水平走査
回路４を駆動させるための電源電圧Ｈ・ＶDDが印加し、
トランジスタ６４のゲートには、Ｐ型ＭＯＳトランジス
タ５４およびＮ型ＭＯＳトランジスタ５６で構成される
ＣＭＯＳにより電源電圧Ｈ・ＶDDの反転信号が印加する
ようになっている。Ｐ型ＭＯＳトランジスタ５４および
Ｎ型ＭＯＳトランジスタ５６で構成されるＣＭＯＳは、
垂直走査回路２の電源電圧Ｖ・ＶDDで動作するようにな
っている。
【００５０】なお、トランジスタ４２，４４，４６，４
８，５０，５２，５４，５６，５８，６０，６２，６４
は、アクティブマトリクス駆動基板上に形成されるＴＦ
Ｔなどで構成される。本実施例において、水平走査回路
４の検査を行なう場合には、入力端子３２ａを水平走査
回路４の検査用反転出力端子として用い、入力端子３２
ａからは垂直走査回路２のための駆動信号を入力しな
い。そして、水平走査回路４を駆動するための電源電圧
Ｈ・ＶDDを高レベル（１）とし、垂直走査回路２を駆動
するための電源電圧Ｖ・ＶDDを低レベル（０）とし、入
力端子３０ａから、水平走査回路４を駆動するための駆
動信号を入力する。
【００５１】電源電圧Ｈ・ＶDDを高レベル（１）とし、
垂直走査回路２を駆動するための電源電圧Ｖ・ＶDDを低
レベル（０）とするので、水平走査回路４からの出力
は、出力配線３９を通り、ＣＭＯＳを構成するトランジ
スタ４６，４８で反転され、入力端子兼用の検査用出力
端子３２ａから出力される。その際に、分岐配線３３
は、高インピーダンスになるので、垂直走査回路２から
の影響あるいは垂直走査回路２への影響はない。
【００５２】垂直走査回路２の検査を行なう場合には、
入力端子３０ａを垂直走査回路２の検査用反転出力端子
として用い、入力端子３０ａからは水平走査回路４のた
めの駆動信号を入力しない。そして、垂直走査回路２を
駆動するための電源電圧Ｖ・ＶDDを高レベル（１）と
し、水平走査回路４を駆動するための電源電圧Ｈ・ＶDD
を低レベル（０）とし、入力端子３２ａから、垂直走査
回路２を駆動するための駆動信号を入力する。
【００５３】電源電圧Ｖ・ＶDDを高レベル（１）とし、
水平走査回路４を駆動するための電源電圧Ｈ・ＶDDを低
レベル（０）とするので、垂直走査回路２からの出力
は、出力配線４１を通り、ＣＭＯＳを構成するトランジ
スタ５８，６０で反転され、入力端子兼用の検査用出力
端子３０ａから出力される。その際に、分岐配線３７
は、高インピーダンスになるので、水平走査回路４から
の影響あるいは水平走査回路４への影響はない。
【００５４】また、通常の液晶駆動時には、電源電圧Ｖ
・ＶDDおよび電源電圧Ｈ・ＶDDを高レベル（１）とする
ので、分岐配線３３，３７は、双方共に高インピーダン
スになり、走査回路２，４からの出力が相互に悪影響を
与えることはない。なお、本発明は、上述した実施例に
限定されるものではなく、本発明の範囲内で種々に改変
することができる。
【００５５】
【発明の効果】以上説明してきたように、本発明によれ
ば、水平走査回路および垂直走査回路の検査に用いる出
力端子の数を削減することができ、静電気などの外乱の
影響が少ない平面表示装置およびアクティブマトリクス
駆動基板を実現することができる。また、本発明の検査
方法によれば、検査時間の短縮を図ることができる。
【図面の簡単な説明】
【図１】図１は本発明の一実施例に係る液晶表示装置に
用いる複合検査端子を有する液晶駆動回路の概略図であ
る。
【図２】図２（Ａ）〜（Ｄ）は検査用出力波形を示すグ
ラフである。
【図３】図３は本発明の他の実施例に係る液晶表示装置
に用いる液晶駆動回路に検査回路を付加した概略図であ
る。
【図４】図４は本発明の他の実施例に係る水平走査回路
および垂直走査回路の検査用端子構造の概略説明図であ
る。
【図５】図５は図４に示す回路をさらに具体化した回路
図である。
【符号の説明】
２… 垂直走査回路 ４… 水平走査回路 ６… 液晶 ８… 容量素子 １０… アクティブマトリクス駆動基板 ２０，２０ａ… ノット回路（論理回路） ２２，２２ａ… アンド回路（論理回路） ３０，３０ａ… 入力端子兼検査用出力端子 ３２，３２ａ… 入力端子兼検査用出力端子 ３４，３６，３８，４０… スイッチ回路 ４２，４４，４６，４８，５０，５２，５４，５６，５
８，６０，６２，６４… トランジスタ ＣOUT… 複合検査用出力端子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/00 - 3/38 G01R 31/00 G01R 31/28

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 ２次元状に配列された複数の表示素子
    と、 上記複数の表示素子を駆動する複数のゲート回路と、 上記複数のゲート回路に接続された複数の信号線と、映
    像信号の入力線との間に挿入された複数の走査用スイッ
    チと、 水平走査開始信号の入力に応じて、上記複数の走査用ス
    イッチを順次駆動し、１水平周期の走査を示す水平走査
    パルス信号を出力する水平走査回路と、 垂直走査開始信号の入力に応じて、上記複数のゲート回
    路に接続された制御線を順次駆動し、１フィールド周期
    の走査を示す垂直走査パルス信号を出力する垂直走査回
    路と、 上記水平走査パルス信号と上記垂直走査パルス信号とを
    論理的に複合した複合検査信号を出力する論理回路とを
    有する平面表示装置。
  2. 【請求項２】 ２次元状に配列された複数の表示素子を
    アクティブマトリクス方式で駆動するアクティブマトリ
    クス駆動基板であって、 上記複数の表示素子を駆動する複数のゲート回路と、 上記複数のゲート回路に接続された複数の信号線と、映
    像信号の入力線との間に挿入された複数の走査用スイッ
    チと、 水平走査開始信号の入力に応じて、上記複数の走査用ス
    イッチを順次駆動し、 １水平周期の走査を示す水平走査パルス信号を出力する
    水平走査回路と、 垂直走査開始信号の入力に応じて、上記複数のゲート回
    路に接続された制御線を順次駆動し、１フィールド周期
    の走査を示す垂直走査パルス信号を出力する垂直走査回
    路と、 上記水平走査パルス信号と上記垂直走査パルス信号とを
    論理的に複合した複合検査信号を出力する論理回路とを
    有するアクティブマトリクス駆動基板。
  3. 【請求項３】 ２次元状に配列された複数の表示素子
    と、上記複数の表示素子を駆動する複数のゲート回路
    と、上記複数のゲート回路に接続された複数の信号線
    と、映像信号の入力線との間に挿入された複数の走査用
    スイッチと、水平走査開始信号の入力に応じて、上記複
    数の走査用スイッチを順次駆動し、１水平周期の走査を
    示す水平走査パルス信号を出力する水平走査回路と、垂
    直走査開始信号の入力に応じて、上記複数のゲート回路
    に接続された制御線を順次駆動し、１フィールド周期の
    走査を示す垂直走査パルス信号を出力する垂直走査回路
    とを有する平面表示装置の検査方法であって、 上記水平走査パルス信号と上記垂直走査パルス信号とを
    論理的に複合した複合検査信号を生成するステップと、 上記複合検査信号の波形に基づいて、上記水平走査回路
    および上記垂直走査回路の異常を検出するステップとを
    有する平面表示装置の検査方法。
  4. 【請求項４】 ２次元状に配列された複数の表示素子を
    駆動する複数のゲート回路と、上記複数のゲート回路に
    接続された複数の信号線と、映像信号の入力線との間に
    挿入された複数の走査用スイッチと、水平走査開始信号
    の入力に応じて、上記複数の走査用スイッチを順次駆動
    し、１水平周期の走査を示す水平走査パルス信号を出力
    する水平走査回路と、垂直走査開始信号の入力に応じ
    て、上記複数のゲート回路に接続された制御線を順次駆
    動し、１フィールド周期の走査を示す垂直走査パルス信
    号を出力する垂直走査回路とを有するアクティブマトリ
    クス駆動基板の検査方法であって、 上記水平走査パルス信号と上記垂直走査パルス信号とを
    論理的に複合した複合検査信号を生成するステップと、 上記複合検査信号の波形に基づいて、上記水平走査回路
    および上記垂直走査回路の異常を検出するステップとを
    有するアクティブマトリクス駆動基板の検査方法。
  5. 【請求項５】 ２次元状に配列された複数の表示素子
    と、 上記複数の表示素子を駆動する複数のゲート回路と、 上記複数のゲート回路に接続された複数の信号線と、映
    像信号の入力線との間に挿入された複数の走査用スイッ
    チと、 水平走査開始信号の入力に応じて、上記複数の走査用ス
    イッチを順次駆動し、１水平周期の走査を示す水平走査
    パルス信号を出力する水平走査回路と、 垂直走査開始信号の入力に応じて、上記複数のゲート回
    路に接続された制御線を順次駆動し、１フィールド周期
    の走査を示す垂直走査パルス信号を出力する垂直走査回
    路と、 第１の入力端子および第２の入力端子と、 上記第１の入力端子と上記水平走査回路の水平走査開始
    信号の入力端子との間に挿入され、通常の動作時および
    上記水平走査回路の動作検査時において閉成し、上記垂
    直走査回路の動作検査時において開成する第１のスイッ
    チ回路と、 上記第２の入力端子と上記垂直走査回路の垂直走査開始
    信号の入力端子との間に挿入され、通常の動作時および
    上記垂直走査回路の動作検査時において閉成し、上記水
    平走査回路の動作検査時において開成する第２のスイッ
    チ回路と、 上記第２の入力端子と上記水平走査回路の水平走査パル
    ス信号の出力端子との間に挿入され、上記水平走査回路
    の動作検査時において閉成し、通常の動作時および上記
    垂直走査回路の動作検査時において開成する第３のスイ
    ッチ回路と、 上記第１の入力端子と上記垂直走査回路の垂直走査パル
    ス信号の出力端子との間に挿入され、上記垂直走査回路
    の動作検査時において閉成し、通常の動作時および上記
    水平走査回路の動作検査時において開成する第４のスイ
    ッチ回路とを有する平面表示装置。
  6. 【請求項６】 ２次元状に配列された複数の表示素子を
    アクティブマトリクス方式で駆動するアクティブマトリ
    クス駆動基板であって、 上記複数の表示素子を駆動する複数のゲート回路と、 上記複数のゲート回路に接続された複数の信号線と、映
    像信号の入力線との間に挿入された複数の走査用スイッ
    チと、 水平走査開始信号の入力に応じて、上記複数の走査用ス
    イッチを順次駆動し、１水平周期の走査を示す水平走査
    パルス信号を出力する水平走査回路と、 垂直走査開始信号の入力に応じて、上記複数のゲート回
    路に接続された制御線を順次駆動し、１フィールド周期
    の走査を示す垂直走査パルス信号を出力する垂直走査回
    路と、 第１の入力端子および第２の入力端子と、 上記第１の入力端子と上記水平走査回路の水平走査開始
    信号の入力端子との間に挿入され、通常の動作時および
    上記水平走査回路の動作検査時において閉成し、上記垂
    直走査回路の動作検査時において開成する第１のスイッ
    チ回路と、 上記第２の入力端子と上記垂直走査回路の垂直走査開始
    信号の入力端子との間に挿入され、通常の動作時および
    上記垂直走査回路の動作検査時において閉成し、上記水
    平走査回路の動作検査時において開成する第２のスイッ
    チ回路と、 上記第２の入力端子と上記水平走査回路の水平走査パル
    ス信号の出力端子との間に挿入され、上記水平走査回路
    の動作検査時において閉成し、通常の動作時および上記
    垂直走査回路の動作検査時において開成する第３のスイ
    ッチ回路と、 上記第１の入力端子と上記垂直走査回路の垂直走査パル
    ス信号の出力端子との間に挿入され、上記垂直走査回路
    の動作検査時において閉成し、通常の動作時および上記
    水平走査回路の動作検査時において開成する第４のスイ
    ッチ回路とを有するアクティブマトリクス駆動基板。
JP14956093A 1993-06-21 1993-06-21 平面表示装置、アクティブマトリクス基板および検査方法 Expired - Lifetime JP3312423B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP14956093A JP3312423B2 (ja) 1993-06-21 1993-06-21 平面表示装置、アクティブマトリクス基板および検査方法
KR1019940013791A KR100319062B1 (ko) 1993-06-21 1994-06-18 평면표시장치및그검사방법
US08/262,691 US5644331A (en) 1993-06-21 1994-06-20 Flat panel display device and method of inspection of same
DE69428163T DE69428163T2 (de) 1993-06-21 1994-06-21 Flache Anzeigevorrichtung und Verfahren zu ihrer Inspektion
EP94109588A EP0629868B1 (en) 1993-06-21 1994-06-21 Flat panel display device and method of inspection of same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14956093A JP3312423B2 (ja) 1993-06-21 1993-06-21 平面表示装置、アクティブマトリクス基板および検査方法

Publications (2)

Publication Number Publication Date
JPH0713515A JPH0713515A (ja) 1995-01-17
JP3312423B2 true JP3312423B2 (ja) 2002-08-05

Family

ID=15477850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14956093A Expired - Lifetime JP3312423B2 (ja) 1993-06-21 1993-06-21 平面表示装置、アクティブマトリクス基板および検査方法

Country Status (5)

Country Link
US (1) US5644331A (ja)
EP (1) EP0629868B1 (ja)
JP (1) JP3312423B2 (ja)
KR (1) KR100319062B1 (ja)
DE (1) DE69428163T2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5883609A (en) * 1994-10-27 1999-03-16 Nec Corporation Active matrix type liquid crystal display with multi-media oriented drivers and driving method for same
TW374852B (en) * 1996-06-10 1999-11-21 Toshiba Corp Display device
US6009187A (en) * 1996-12-02 1999-12-28 Motorola, Inc. Wafer prober having an emissive display inspection system and method of use
US6177955B1 (en) 1997-10-09 2001-01-23 Westar Corporation Visual display inspection system
US6072274A (en) * 1997-10-22 2000-06-06 Hewlett-Packard Company Molded plastic panel for flat panel displays
US6191770B1 (en) * 1997-12-11 2001-02-20 Lg. Philips Lcd Co., Ltd. Apparatus and method for testing driving circuit in liquid crystal display
US6140993A (en) * 1998-06-16 2000-10-31 Atmel Corporation Circuit for transferring high voltage video signal without signal loss
JP2000315058A (ja) * 1999-04-30 2000-11-14 Toshiba Corp 表示装置用アレイ基板
JP3309839B2 (ja) * 1999-10-21 2002-07-29 日本電気株式会社 液晶表示装置
KR100596965B1 (ko) * 2000-03-17 2006-07-04 삼성전자주식회사 구동신호 인가모듈, 이를 적용한 액정표시패널 어셈블리 및 이 액정표시패널 어셈블리의 구동신호 검사 방법
KR100865542B1 (ko) 2000-12-06 2008-10-27 소니 가부시끼 가이샤 표시장치용 타이밍 발생회로 및 이것을 탑재한 표시장치
DE10100569A1 (de) * 2001-01-09 2002-07-11 Koninkl Philips Electronics Nv Treiberschaltung für Anzeigevorrichtung
JP3643808B2 (ja) * 2001-11-14 2005-04-27 三洋電機株式会社 半導体装置
JP3989756B2 (ja) * 2002-03-18 2007-10-10 シャープ株式会社 表示装置およびその走査回路検査方法
US8502812B2 (en) * 2006-07-10 2013-08-06 Samsung Electronics Co., Ltd. Liquid crystal display device and driving method thereof, and mobile terminal having the same, for preventing white or black effect
JP5286818B2 (ja) 2008-02-21 2013-09-11 セイコーエプソン株式会社 電気光学装置及び電子機器
US9164131B2 (en) * 2010-05-13 2015-10-20 Tektronix, Inc. Signal recognition and triggering using computer vision techniques
TWI547933B (zh) * 2014-11-27 2016-09-01 友達光電股份有限公司 液晶顯示器及其測試電路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2849221C2 (de) * 1978-11-13 1983-01-27 Günter Dipl.-Phys. 3303 Vechelde Kramer Anzeigeeinrichtung mit Flüssigkristallelementen
JPS56104387A (en) * 1980-01-22 1981-08-20 Citizen Watch Co Ltd Display unit
JPH02106795A (ja) * 1988-10-14 1990-04-18 Mitsubishi Electric Corp 液晶駆動回路
US5093654A (en) * 1989-05-17 1992-03-03 Eldec Corporation Thin-film electroluminescent display power supply system for providing regulated write voltages
US5179345A (en) * 1989-12-13 1993-01-12 International Business Machines Corporation Method and apparatus for analog testing
EP0494610A3 (en) * 1991-01-08 1993-02-03 Kabushiki Kaisha Toshiba Tft lcd control method for setting display controller in sleep state when no access to vram is made
JP2792634B2 (ja) * 1991-06-28 1998-09-03 シャープ株式会社 アクティブマトリクス基板の検査方法
US5206633A (en) * 1991-08-19 1993-04-27 International Business Machines Corp. Self calibrating brightness controls for digitally operated liquid crystal display system
US5184082A (en) * 1991-09-18 1993-02-02 Honeywell Inc. Apparatus and method for testing an active matrix pixel display

Also Published As

Publication number Publication date
US5644331A (en) 1997-07-01
JPH0713515A (ja) 1995-01-17
DE69428163D1 (de) 2001-10-11
KR950001585A (ko) 1995-01-03
DE69428163T2 (de) 2002-06-20
KR100319062B1 (ko) 2002-04-06
EP0629868B1 (en) 2001-09-05
EP0629868A1 (en) 1994-12-21

Similar Documents

Publication Publication Date Title
JP3312423B2 (ja) 平面表示装置、アクティブマトリクス基板および検査方法
JP4562938B2 (ja) 液晶表示装置
JP2758103B2 (ja) アクティブマトリクス基板及びその製造方法
US6064222A (en) Liquid-crystal display device having checkout circuit
KR101282401B1 (ko) 액정 표시 장치
JP2618042B2 (ja) 画像表示装置の検査方法
JP2003043945A (ja) 検査方法、半導体装置、及び表示装置
KR101502366B1 (ko) 액정 표시 장치 및 그 검사 방법
JPWO2008047677A1 (ja) 表示装置
JPH055866A (ja) アクテイブマトリクス基板の検査方法
JP2003043980A (ja) 表示装置の基板、アレイ基板、検査用回路、検査方法および液晶セルの製造方法
JP3203971B2 (ja) 表示素子
JP3424302B2 (ja) 液晶表示装置
JP4624109B2 (ja) 半導体装置の検査回路
JP2001235725A (ja) 液晶表示装置
JP3444028B2 (ja) 表示用半導体装置及び表示装置
JPH07294952A (ja) 液晶表示パネル
JP3230393B2 (ja) 液晶パネルの検査方法
JPH06201516A (ja) 液晶パネル用疑似欠陥発生装置
JPH04288588A (ja) アクティブマトリクス型液晶表示装置
KR100206568B1 (ko) 게이트 라인 결함 감지 수단을 구비한 액정 표시 장치
JPH0962232A (ja) 液晶表示装置
JPH02154292A (ja) アクティブマトリックスアレイとその検査方法
JPH11149092A (ja) 液晶表示装置及びその検査方法
JP3062552B2 (ja) 液晶表示装置及びその検査方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090531

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100531

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100531

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110531

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120531

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130531

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term