KR100865542B1 - 표시장치용 타이밍 발생회로 및 이것을 탑재한 표시장치 - Google Patents

표시장치용 타이밍 발생회로 및 이것을 탑재한 표시장치 Download PDF

Info

Publication number
KR100865542B1
KR100865542B1 KR1020027010025A KR20027010025A KR100865542B1 KR 100865542 B1 KR100865542 B1 KR 100865542B1 KR 1020027010025 A KR1020027010025 A KR 1020027010025A KR 20027010025 A KR20027010025 A KR 20027010025A KR 100865542 B1 KR100865542 B1 KR 100865542B1
Authority
KR
South Korea
Prior art keywords
circuit
voltage
timing
generating
reference voltage
Prior art date
Application number
KR1020027010025A
Other languages
English (en)
Other versions
KR20030011068A (ko
Inventor
나카지마요시하루
마키야수히토
마에카와도시카주
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000371047A external-priority patent/JP4062877B2/ja
Priority claimed from JP2000371043A external-priority patent/JP4288849B2/ja
Priority claimed from JP2000371044A external-priority patent/JP2002174823A/ja
Priority claimed from JP2000372354A external-priority patent/JP4106865B2/ja
Priority claimed from JP2000372350A external-priority patent/JP2002175026A/ja
Priority claimed from JP2000372355A external-priority patent/JP2002175053A/ja
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20030011068A publication Critical patent/KR20030011068A/ko
Application granted granted Critical
Publication of KR100865542B1 publication Critical patent/KR100865542B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels

Abstract

타이밍 발생회로(15)를, H드라이버(13U)나 V드라이버(14)와 동일하게 표시영역부(12)와 함께 동일 유리기판(11) 상에 일체적으로 형성되는 동시에, H드라이버(13U)의 시프트 레지스터(25U)나 V드라이버(14)의 시프트 레지스터(29)에서 생성되는 타이밍 데이터를 기초로, H드라이버(13U)나 V드라이버(14)에서 이용하는 타이밍펄스를 생성한다. 이것에 의해, 세트의 소형화, 저코스트화에 기여 가능한 타이밍 발생회로 및 이 타이밍 발생회로를 탑재한 액티브매트릭스형의 표시장치를 제공한다.

Description

표시장치용 타이밍 발생회로 및 이것을 탑재한 표시장치{Timing generating circuit for display and display having the same}
본 발명은, 표시장치용 타이밍 발생회로 및 이것을 탑재한 표시장치에 관한 하여, 특히 액티브 매트릭스형의 표시장치의 구동계를 제어하기 위한 각종 타이밍 펄스를 발생하는 타이밍 발생회로 및 이 타이밍 발생회로를 탑재한 액티브 매트릭스형의 표시장치에 관한 것이다.
근래, 휴대전화기나 PDA(Personal Digital Assistant) 등의 휴대단말의 보급이 눈부시다. 이들 휴대단말의 급속한 보급요인의 하나로서, 그 출력표시부로서 탑재되어 있는 액정표시장치가 예로 들 수 있다. 그 이유는, 액정표시장치가 원리적으로 구동하기 위한 전력을 그다지 필요로 하지 않는 특성을 지니며, 저소비 전력의 표시장치이기 때문이다.
이 액정표시장치 등, 화소가 행렬형(매트릭스형)으로 배치되고, 이들 화소의 각각을 구동하는 구성의 표시장치에는, 각 화소를 행 단위로 선택하는 수직구동계와, 이 수직구동계에 의해 선택된 행의 각 화소에 정보를 기입하는 수평구동계가 설치되어 있다. 그리고, 이들 구동계에서는, 그 구동제어를 위해 각종의 타이밍 펄스가 이용되게 된다.
이들의 타이밍 펄스는, 타이밍 발생회로에 있어서, 전용의 타이밍신호작성용 카운터 회로 등을 이용해서, 수평동기신호(HD), 수직동기신호(VD) 및 마스터클럭신호(MCK)에 의거해서 적당한 타이밍에서 발생된다. 이들 타이밍 펄스를 발생하는 타이밍 발생회로는, 종래, 표시영역부가 형성되는 기판과는 다른 기판인 단결정 실리콘기판 상에 형성되어 있었다.
상술한 바와 같이, 액정표시장치로 대표되는 표시장치에 있어서, 표시구동을 위한 여러 가지의 타이밍신호를 발생하는 타이밍 발생회로를 표시영역부가 형성되는 기판과는 다른 기판상에 형성한 것에서는, 세트를 구성하는 부품수가 증가되는 동시에, 각각 개개의 프로세스로 작성하지 않으면 안되기 때문에, 세트의 소형화, 저코스화의 방해가 된다는 문제가 있었다.
그래서, 본 발명은, 세트의 소형화 , 저코스화에 기여할 수 있는 표시장치용 타이밍 발생회로 및 이 타이밍 발생회로를 탑재한 표시장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명에서는, 전기광학소자를 가지는 화소가 행렬로 배치되어서 이루는 표시영역부와, 이 표시영역부의 각 화소를 행단위로 선택하는 수직구동회로와, 이 수직구동회로에 의해 선택된 행의 각 화소에 대해서 화상신호를 공급하는 수평구동회로를 갖춘 표시장치에 있어서, 타이밍 발생회로가, 수직구동회로 및 수평구동회로의 적어도 한편에서 생성되는 타이밍정보를 기초로 이들 구동회로의 적어도 한편에서 이용하는 타이밍신호를 생성하는 구성으로 되어 있다.
상기 구성의 타이밍 발생회로 혹은 이들을 탑재한 표시장치에 있어서, 수직구동회로 및 수평구동회로의 적어도 한편에서 생성되는 타이밍정보를 기초로 타이밍신호를 생성한다는 것은, 수직구동회로 및 수평구동회로의 적어도 한편의 회로 일부를 타이밍신호의 생성에 겸용하는 것이다. 따라서, 그 겸용하는 회로분만큼 타이밍 발생회로의 회로구성을 간소화 할 수 있다.
도 1은, 본 발명에 관계되는 표시장치의 구성예를 나타내는 개략구성도이다.
도 2는, 액정표시장치의 표시영역부의 구성예를 나타내는 회로도이다.
도 3은, H드라이버의 구체적인 구성의 일예를 나타내는 블록도이다.
도 4는, 본 발명의 제 1실시형태에 관계되는 액티브 매트릭스형의 표시장치의 구성예를 나타내는 블록도이다.
도 5는, 타이밍 발생회로의 구체적인 구성예를 나타내는 블록도이다.
도 6은, 타이밍 발생회로의 회로동작을 설명하기 위한 타이밍차트이다.
도 7은, 본 발명의 제 2실시형태에 관계되는 액티브 매트릭스형의 표시장치의 구성예를 나타내는 블록도이다.
도 8은, 부전압 발생타입 차지펌프(charge pump)형 DD컨버터의 구성예를 나타내는 회로도이다.
도 9는, 부전압 발생타입 차지펌프형 DD컨버터의 회로동작을 설명하기 위한 타이밍차트이다.
도 10은, 승압타입 차지펌프형 DD컨버터의 구성예를 나타내는 회로도이다.
도 11은, 승압타입 차지펌프형 DD컨버터의 회로동작을 설명하기 위한 타이밍차트이다.
도 12는, 본 발명의 제 3실시형태에 관계되는 액티브 매트릭스형의 액정표시장치의 구성예를 나타내는 블록도이며, H드라이버를 표시영역부 상측에만 배치한 경우를 나타내고 있다.
도 13은, 시프트레지스터(shift register)의 구체적인 회로구성예를 나타내는 블록도이다.
도 14는, 시프트레지스터의 회로동작을 설명하기 위한 타이밍차트이다.
도 15는, 본 발명의 제 3실시형태에 관계되는 액티브 매트릭스형의 액정표시장치의 구성예를 나타내는 블록도이며, H드라이버를 표시영역부의 상하 양측에 배치한 경우를 나타내고 있다.
도 16은, 제 3실시형태에 관계되는 액티브 매트릭스형의 액정표시장치의 동작을 설명하기 위한 타이밍차트이다.
도 17은, 대향전극전압 발생회로의 구체적인 구성예를 나타내는 블록도이다.
도 18은, 대향전극전압 발생회로의 회로동작을 설명하기 위한 타이밍차트이다.
도 19은, DC레벨 변환회로의 구성예를 나타내는 블록도이다.
도 20은, DC전압 발생회로구성의 제 1구체예를 나타내는 회로도이다.
도 21은, DC전압 발생회로 구성의 제 2구체예를 나타내는 회로도이다.
도 22는, DC전압 발생회로 구성의 제 3구체예를 나타내는 회로도이다.
도 23은, DC전압 발생회로 구성의 제 4구체예를 나타내는 회로도이다.
도 24는, DC전압 발생회로 구성의 제 5구체예를 나타내는 회로도이다.
도 25는, 기준전압 선택형 DA변환회로의 단위회로의 구성예를 나타내는 회로도이다.
도 26은, 기준전압 발생회로의 일반적인 구성예를 나타내는 회로도이다.
도 27은, 기준전압 발생회로의 배치예를 나타내는 블록도이다.
도 28은, 기준전압 발생회로의 구체적인 구성예를 나타내는 회로도이다.
도 29는, 기준전압 발생회로의 회로동작을 설명하기 위한 타이밍차트이다.
도 30은, 대향전극전압 발생회로의 적용예를 나타내는 블록도이다.
도 31은, 듀얼게이트(dual gate)구조의 TFT의 수평 패턴도이다.
도 32는, 보텀게이트(bottom gate)구조의 TFT의 단면 구조도이다.
도 33은, 톱게이트(top gate)구조의 TFT의 단면 구조도이다.
도 34는, 듀얼게이트구조의 TFT의 단면 구조도이다.
도 35는, 샘플링 래치회로의 구체적인 구성예를 나타내는 회로도이다.
도 36은, 본 발명의 관계되는 표시장치의 다른 구성예를 나타내는 개략 구성도이다.
도 37은, 본 발명이 적용되는 휴대단말인 휴대전화기 구성의 개략을 나타내는 외관도이다.
이하, 본 발명의 실시형태에 대해서 도면을 참조하여 상세히 설명한다.
도 1은, 본 발명에 관계되는 표시장치의 구성예를 나타내는 개략 구성도이다. 여기서는, 예를 들면, 각 화소의 전기광학소자로서 액정셀을 이용한 액티브 매트릭스형의 액정표시장치에 적용한 경우를 예로 채택하여 설명하는 것으로 한다.
도 1에 있어서, 투명절연기판, 예를 들면 유리기판(11)상에는, 액정셀을 포함하는 화소가 매트릭스형으로 다수 배치되어서 이루는 표시영역부(12)가 형성되어 있다. 유리기판(11)은, 능동소자(예를 들면, 트랜지스터)를 포함하는 다수의 화소회로가 행렬형태로 배치형성되는 제 1기판과, 이 제 1기판과 소정의 간극을 갖고 대향하여 배치되는 제 2기판에 의해 구성된다. 그리고, 이들 제 1, 제 2기판 사이에 액정재료가 봉입됨으로써 액정표시패널이 형성된다.
도 2에, 표시영역부(12)의 구체적인 구성의 일예를 나타낸다. 여기서는,도면의 간략화를 위해, 3행(n-1행 ∼ n+1행) 4열(m-2열 ∼ m+1)의 화소배열의 경우를 예로 채택해서 나타내고 있다. 도 2에 있어서, 표시영역부(12)에는, 수직주사라인..., 21n-1, 21n, 21n+1,....과, 데이터라인...., 22m-2, 22m-1, 22m, 22m +1,... 이 매트릭스형으로 배선되고, 그들의 교점부분에 단위화소(23)가 배치되어 있다.
단위화소(23)는, 화소트랜지스터인 박막트랜지스터(Thin Film Transistor; FTT)(24), 전기광학소자인 액정셀(25) 및 유지용량(26)을 가지는 구성으로 되어 있다. 여기서, 액정셀(25)은, 박막트랜지스터(이하, TFT로 기술한다)(24)에서 형성되는 화소전극과 이것에 대향하여 형성되는 대향전극과의 사이에서 발생하는 액정용량을 의미한다.
TFT(24)는, 게이트전극이 수직주사라인..., 21n-1, 21n, 21n+1,...에 접속되고, 소스전극이 데이터라인..., 22m-2, 22m-1, 22m, 22m+1,...에 접속되어 있다. 액정셀(25)은, 화소전극이 TFT(24)의 드레인전극에 접속되고, 대향전극이 공통라인(27)에 접속되어 있다. 유지용량(26)은, TFT(24)의 드레인전극과 공통라인(27)과의 사이에 접속되어 있다. 공통라인(27)에는, 대향전극전압(공통전압) Vcom이 부여된다. 이것에 의해, 이 공통전압 Vcom은 액정셀(LC)의 대향전극에 대해서 각 화소 공통으로 인가되게 된다.
유리기판(11) 상에는, 상하 한 쌍의 H드라이버(수평구동회로)(13U, 13D) 및 V드라이버(수직구동회로)(14)가 표시영역부(12)와 함께 일체적으로 형성되어 있다. 그리고, 표시영역부(12)의 수직주사라인...., 21n-1, 21n, 21n+1, ...의 각 일단은, V드라이버(14)의 대응하는 행의 각 출력단에 각각 접속된다.
V드라이버(14)는, 예를 들면 시프트레지스터에 의해 구성되고, 수직전송클럭(VCK)(도시생략)에 동기하여 순차 수직선택펄스를 발생하고, 수직주사라인..., 21n-1, 21n, 21n+1,....에 부여함으로써 수직주사를 행한다. 한편, 표시영역부(12)에 있어서, 예를 들면 기수번째의 데이터라인..., 22m-1, 22m+1,...의 각 일단이 H드라이버(13U)의 대응하는 열의 각 출력단에, 우수번째의 데이터라인..., 22m-2, 22m,...의 각 타단이 H드라이버(13D)의 대응하는 예의 각 출력단에 각각 접속된다.
이 액티브 매트릭스형의 액정표시장치에 있어서, 수직주사라인..., 21n-1, 21n, 21n + 1,..에 대해서 V드라이버(14)에서 주사신호가 부여되면, 이들 수직주사라인에 접속되어 있는 각 화소의 TFT(24)의 드레인전극과 소스전극과의 사이가 저저항이 되고, H드라이버(13U, 13D)에서 데이터라인..., 22m-2, 22m-1, 22m, 22m+ 1, ...을 통해서 공급되는 화소신호에 따른 전압이 액정셀의 화소전극에 인가된다. 그리고, 이 전압에 의해, 화소전극과 대향전극과의 사이에 봉지(封止)되어 있는 액정재료의 광학적 특성의 변조가 행해지고, 화상이 표시되게 된다.
H드라이버(13U, 13D)의 구체적인 구성의 일예를 도 3에 나타낸다. 동 도면에서 명백한 바와 같이, H드라이버(13U)는, 시프트레지스터(31U), 샘플링 래치회로(데이터신호 입력회로)(32U), 선순차화 래치회로(33U) 및 DA변환회로(34U)를 가지는 구성으로 되어 있다. 시프트레지스터(31U)는, 수평전송클럭(HCK)(도시생략)에 동기하여 각 전송단에서 순차 이동펄스를 출력함으로써 수평주사를 행한다. 샘플링 래치회로(32U)는, 시프트레지스터(31U)에서 부여되는 이동펄스에 응답하여, 입력되는 소정 비트의 디지털 화상데이터를 점 순차로 샘플링하여 래치한다.
선순차화 래치회로(33U)는, 샘플링 래치회로(32U)에서 점순차로 래치된 디지털 화상데이터를 1라인 단위로 재차 래치함으로써 선순차화하고, 이 1라인분의 디지털 화상데이터를 일제히 출력한다. DA변환회로(34U)는 예를 들면 기준전압 선택형의 회로구성을 취하며, 선순차화 래치회로(33U)에서 출력되는 1라인분의 디지털 화상데이터를 아날로그 화상신호로 변환하여 상술한 화소영역부(12)의 데이터 라인..., 22m-2, 22m-1, 22m, 22m+1, ,,,에 부여된다.
하측의 H드라이버(13D)에 대해서도, 상측의 H드라이버(13U)와 모두 동일하게, 시프트레지스터(31D), 샘플링 래치회로(32D), 선순차화 래치회로(33D) 및 기준전압 선택형의 DA변환회로(34D)를 가지는 구성으로 되어 있다. 또한, 본 예에 관계되는 액티브 매트릭스의 액정표시장치에서는, 표시영역부(12)의 상하에 H드라이버(13U, 13D)를 배치하는 구성을 채택하였으나, 이것에 한정되는 것은 아니고, 상하의 어느 한 쪽에만 배치하는 구성만을 채택하는 것도 가능하다.
유리기판(11) 상에는 또한, 타이밍 발생회로(15), 전원회로(16), 대향전극전압 발생회로(17) 및 기준전압 발생회로(18) 등의 주변회로도, H드라이버(13U, 13D) 및 V드라이버(14)와 동일하게, 표시영역부(12)와 함께 일체적으로 형성(집적)되어 있다. 일체 형성에 있어서는, 이들의 회로를 구성하는 회로소자의 전부, 혹은 적어도 능동소자(혹은 능동/수동소자)를 유리기판(11) 상에 작성하도록 한다. 이것에 의해, 유리기판(11) 밖에는 능동소자(혹은 능동/수동소자)가 한 개도 존재하지 않게 되기 때문에, 기판 주변부의 구성을 간략화 할 수 있고, 장치의 소형화, 저코스트화가 가능하게 된다.
여기서, 예를 들면 표시영역부(12)의 상하에 H드라이버(13U, 13D)를 배치하는 구성을 채용하는 액정표시장치의 경우에는, H드라이버(13U, 13D)가 탑재되어 있지 않은 주변의 액자영역(표시영역부(12)의 주변영역)에, 타이밍 발생회로(15), 전원회로(16), 대향전극 발생회로(17) 및 기준전압 발생회로(18) 등의 주변회로를 배치하는 것이 바람직하다.
왜냐 하면, H드라이버(13U, 13D)는 상술한 바와 같이 V드라이버(14)에 비해서 구성요소가 많고, 그 회로면적이 상당히 크게 되는 경우가 많기 때문에, H드라이버(13U, 13D)가 탑재되어 있지 않은 변의 액자영역에 배치하는 것으로, 유효화면율(유리기판(11)에 대한 유효영역부(12)의 면적율)을 저하시키는 일 없이, 타이밍 발생회로(15), 전원회로(16), 대향전극전압 발생회로(17) 및 기준전압 발생회로(18) 등의 주변회로를 표시영역부(12)와 동일한 유리기판(11) 상에 집적할 수 있기 때문이다.
본 예에 관계되는 액티브 매트릭스형의 액정표시장치에서는, H드라이버(13U, 13D)가 탑재되어 있지 않은 변의 액자영역의 한편측에는 V드라이버(14)가 실장되어 있는 것에서, 그 반대측의 변의 액자영역에 타이밍 발생회로(15), 전원회로(16), 대향전극전압 발생회로(17) 및 기준전압 발생회로(18) 등의 주변회로를 실장하는 구성을 채택하고 있다.
[제 1실시형태]
도 4는, 본 발명의 제 1실시형태에 관계되는 액티브 매트릭스형의 표시장치의 구성예를 나타내는 블록도이다. 여기서는, 도면의 개략화를 위해, 상측의 H드라이버(13U)만을 표시하고 있지만, 하측의 H드라이버(13D)와의 관계에 대해서도 상측의 H드라이버(13U)와 동일하다.
타이밍 발생회로(15)는, 외부에서 부여되는 수평동기신호(HD), 수직동기신호(VD) 및 마스터클럭(MCK)을 입력하고, 이들을 기준으로 하여, 우선, H드라이버(13U)의 시프트레지스터(31U)에 부여하는 수평개시펄스(HST) 및 수평전송펄스(HCK) 및 V드라이버(14)의 시프트레지스터(14A)에 부여하는 수직개시펄스(VST) 및 수직전송펄스(VCK)를 발생한다.
여기서, 수평개시펄스(HST)는 수평동기신호(HD)의 발생후 소정시간 경과 후에 발생하는 펄스신호이며, 수평전송펄스(HCK)는 마스터클럭(MCK)을 예를 들면 분주함으로써 얻어지는 펄스신호이다. 또, 수직개시펄스(VST)는, 수직동기신호(VD)의 발생후 소정시간 경과 후에 발생하는 펄스신호이며, 수직전송펄스(VCK)는 수평전송펄스(HCK)를 예를 들면 분주함으로써 얻어지는 펄스신호이다.
따라서, 타이밍 발생회로(15)에 있어서, 수평동기신호(HD), 수직동기신호(VD) 및 마스터클럭(MCK)을 기준으로 하여, 수평개시펄스(HST), 수평전송펄스(HCK), 수직개시펄스(VSK) 및 수직전송펄스(VCK)를 생성하기 위한 회로로서는, 수단이 간단한 카운터회로로 실현할 수 있게 된다.
타이밍 발생회로(15)는 또한, H드라이버(13U)의 시프트레지스터(31U)의 적당한 전송단에서 얻어지는 타이밍 테이터 및 V드라이버(14)의 시프트레지스터(14A)의 적당한 전송단에서 얻어지는 타이밍 테이터(타이밍 정보)를 입력하고, 이들 타이밍 데이터를 기초로 하여, H드라이버(13U)에서 이용하는 타이밍펄스나, V드라이버(14)에서 이용하는 타이밍 펄스를 발생하는 구성으로 되어 있다.
여기서, H드라이버(13U)에서 이용하는 타이밍 펄스로서는, 일예로서, 도 3에 나타내는 선순차화 래치회로(33U)에서 이용하는 래치제어펄스를 예로 든다. 단, 이것에 한정되는 것은 아니다. 한편, V드라이버(14)에서 이용하는 타이밍펄스로서는, 일예로서, 표시영역부(12)의 수직방향인 기간만 표시를 행하는 부분표시모드일 때 그 표시기간을 특정하기 위한 표시기간 제어펄스를 예로 든다. 단, 이것에 한정되는 것은 아니다.
도 5는, 타이밍 발생회로(15)의 구체적인 구성예를 나타내는 블록도이다. 여기서는, 타이밍 발생회로(15)가 H드라이버(13U)의 시프트레지스터(31U)에서 부여되는 타이밍 데이터에 의거해서, 선순차화 래치회로(33U)에서 이용하는 래치제어펄스를 발생하는 경우를 예로 채택해서 설명하는 것으로 한다.
도 5에 있어서, H드라이버(13U)의 시프트레지스터(31U)는, 표시영역(12)에 있어서의 수평방향의 화소수 N이상의 M단의 D형 플립플롭(이하, DFF로 기록한다)(41-1∼41-M)에 의해 구성되어 있다. 이러한 구성의 시프트레지스터(31U)는, 수평개시펄스(HST)가 부여되면, 수평전송펄스(HCK)에 동기하여 이동동작을 행한다. 그 결과, DFF(41-1∼41-M)의 각 Q출력단에서는, 수평전송펄스(HCK)에 동기하여 순차 펄스(타이밍정보)가 출력된다.
이들 DFF(41-1∼41-M)의 각 Q출력펄스는, 샘플링 펄스로서 샘플링 래치회로(32U)에 순차 부여된다. 또, DFF(41-1∼41-M)의 각 Q출력펄스 중, 적당한 전송단의 Q출력펄스, 여기서는 일예로서, 1단째의 DFF(44-1)의 Q출력펄스(A)와, M-1단째의 DFF(41-M-1)의 Q출력펄스(B)가 타이밍 발생회로(15)에 공급된다.
타이밍 발생회로(15)에 있어서, 래치제어펄스를 발생하기 위한 래치제어펄스 발생회로(42)는, 예를 들면 DFF(43) 및 버퍼(44)로 이루는 구성으로 되어 있다. DFF(43)는, 시프트레지스터(31U)에서 공급되는 1단째의 DFF(41-1)의 Q출력펄스(A)를 클럭(CK)입력하고, M-1단째의 DFF(41-M-1)의 Q출력펄스(B)를 클리어(CLR)입력으로 하여, 자신의 반전 Q출력을 데이터(D) 입력으로 하고 있다.
이것에 의해, 도 6의 타이밍차트에서 명백한 바와 같이, DFF(41-Q)의 Q출력 펄스(A)의 상승 타이밍에서 DFF(41-M-1)의 Q출력펄스(B)의 상승 타이밍까지의 기간에 있어서 "H"레벨(고레벨)이 되는 펄스가, DFF(43)의 Q출력단에서 버퍼(44)를 거쳐서 래치제어펄스(C)로서 얻어진다.
상술한 바와 같이, 표시장치용의 타이밍 발생회로(15)에 있어서, H드라이버(13U, 13D)나 V드라이버(14)에서 이용하는 타이밍펄스의 생성에, H드라이버(13U, 13D)의 시프트레지스터(31U, 31D)나 V드라이버(14)의 시프트레지스터(14A)를 겸용하고, 이들 시프트레지스터에서 얻어지는 타이밍 데이터를 기초로 타이밍펄스를 생성함으로써, 카운터회로 등의 전용회로가 불필요하게 되며, 회로구성을 간략화 할 수 있기 때문에, 세트의 소형화, 저코스트화, 또는 저소비전력화가 가능하게 된다.
특히, 타이밍 발생회로(15)를 H드라이버(13U, 13D)나 V드라이버(14)와 동일하게, 표시영역부(12)와 함께 동일한 유리기판(11) 상에 일체적으로 형성한 경우에는, 타이밍 발생회로(15)의 회로구성이 극히 간단하며, 소비전력도 낮기 때문에, 디스플레이의 협액자화, 저코스트화, 또는 저소비전력화가 가능하게 된다.
또한, 본 실시형태에서는, 수평동기신호(HD), 수직동기신호(VD) 및 마스터클럭(MCK)를 기초로 수평개시펄스(HST), 수평전송펄스(HCK), 수직개시펄스(VST) 및 수직전송펄스(VCK)를 발생하기 위한 회로부분에 대해서도 유리기판(11) 상에 일체형성하는 것으로 하였으나, 이 회로부분에 대해서는 유리기판(11)과는 다른 기판상에 형성하도록 하여도 좋다. 왜냐하면, 상술한 바와 같이, 상기의 회로부분에 대해서는 간단한 카운터회로로 실현할 수 있기 때문에, 다른 기판 상에 형성하였다고 하여도, 주변회로의 구성이 그 만큼 복잡화 하는 일이 없기 때문이다.
또, 본 실시형태에서는, H드라이버(13U, 13D)나 V드라이버(14)가 시프트레지스터를 이용한 구성의 경우를 전제로 한 설명이었으나, 시프트레지스터를 이용한 경우에 한정되는 것은 아니고, H드라이버(13U, 13D)나 V드라이버(14)에 있어서의 어드레스 제어를 행하고, 또한, 타이밍 데이터를 생성하기 위한 카운터 동작을 행하는 것이면, 각각 다른 타입의 카운터회로를 이용한 구성의 경우에도 동일하게 적용 가능하다.
[제 2실시형태]
도 7은, 본 발명의 제 2실시형태에 관계되는 액티브 매트릭스형의 표시장치의 구성예를 나타내는 블록도이며, 도면 중, 도 4와 동등부분에는 동일부호를 붙여서 나타내고 있다. 여기서도, 도면의 간략화를 위해, 상측의 H드라이버(13U)만을 나타내고 있으나, 하측의 H드라이버(13D)와의 관계에 대해서도 상측의 H드라이버(13U)와 동일하다.
본 실시형태에 관계되는 액티브 매트릭스형의 표시장치에서는, 전원회로(16)에서 이용하는 타이밍펄스에 대해서도 타이밍 발생회로(15)에서 생성하는 구성을 채택하고 있다. 전원회로(16)는, 예를 들면 차지펌프형의 전원전압 변환회로(DC-DC컨버터)로 이루어지며, 외부에서 부여되는 단일 직류전원전압(VCC)을 전압치가 다른 복수 종류의 직류전압으로 변환하고, 이들 직류전압을 H드라이버(13U, 13D)나 V드라이버(14) 등의 내부회로에 전원전압으로서 부여한다.
전원회로(16)의 구체적인 구성에 대해서 설명한다. 여기서는, 전원회로(16)로서 예를 들면 차지펌프형의 전원전압 변환회로(이하, 차지펌프형의 DD컨버터로 기술한다)를 이용하는 경우를 예로 채택해서 설명하는 것으로 한다.
도 8은, 부전압 발생타입의 차지펌프형 DD컨버터를 나타내는 회로도이다. 이 차지펌프형 DD컨버터에 대해서는 타이밍 발생회로(15)에서, 스위칭동작을 행하기 위한 클럭펄스나 클램프동작을 행하기 위한 클램프용 펄스가 타이밍펄스로서 부여되게 된다.
도 8에 있어서, 단일의 직류 전원전압(VCC)을 부여하는 전원과 그랜드(GND)와의 사이에는, PchMOS트랜지스터(Qp11)와 NchMOS트랜지스터(Qn11)가 직렬로 접속되고, 또한, 각 게이트가 공통으로 접속되어서 CMOS인버터(45)를 구성하고 있다. 이 CMOS인버터(45)의 게이트 공통접점에는, 타이밍 발생회로(15)에서 공급되는 타이밍펄스가 스위칭펄스로서 인가된다.
CMOS인버터(45)의 드레인 공통접점(노드B)에는, 콘덴서(C 11)의 일단이 접속되어 있다. 콘덴서(C11)의 타단에는, NchMOS트랜지스터(Qn12)의 드레인 및 PMOS트랜지스터(Qp12)의 소스가 각각 접속되어 있다. NchMOS트랜지스터(Qn12)의 소스와 그랜드와의 사이에서는 부하콘텐서(C12)가 접속되어 있다.
CMOS인버터(45)의 게이트 공통접점에는, 콘덴서(13)의 일단이 접속되어 있다. 콘덴서(C13)의 타단에는, 다이오드(D11)의 애노드가 접속되어 있다. 콘덴서(C13)의 타단에는 또한, NchMOS트랜지스터(Qn12) 및 PchMOS트랜지스터(Qp12)의 각 게이트가 각각 접속되어 있다. PchMOS트랜지스터(Qp12)의 드레인은 접지되어 있다.
콘덴서(C13)의 타단과 그랜드와의 사이에는, PchMOS트랜지스터(Qp13)가 접속되어 있다. 이 PchMOS트랜지스터(Qp13)의 게이트에는, 게이트 발생회로(15)에서 공급되는 타이밍펄스, 즉, 그랜드용 펄스가 레벨시프트회로(46)에서 레벨이동되어 부여된다. 이들 PchMOS트랜지스터(Qp13) 및 레벨시프트회로(46)는, 스위칭 트랜지스터(NchMOS트랜지스터(Qn12) 및 PchMOS트랜지스터(Qp12))의 스위칭 펄스전압을 클램프하는 클램프회로를 구성하고 있다.
이 클램프회로에 있어서, 레벨시프트회로(46)는, 본 DD컨버터에 입력되는 전원전압(VCC)을 정측회로전원, 부하콘텐서(C12)의 양단에서 도출되는 본 DD컨버터의 출력전압(Vout)을 부하회로전원으로 하고, 타이밍 발생회로(15)에서 공급되는 진폭 VCC-0[V]의 클램프용 펄스를, 진폭 VCC-Vout[V]의 클램프용 펄스에 레벨이동하여 PchMOS트랜지스터(Qp13)의 게이트에 부여된다. 이것에 의해, PchMOS트랜지스터(QP13)의 스위칭 동작이 보다 확실히 행해지게 된다.
다음에, 상기 구성의 부전압 발생타입의 차지펌프형 DD컨버터의 회로동작에 대해서, 도 9의 타이밍차트를 이용해서 설명한다.
이 타이밍차트에 있어서, 파형(A∼G)은 도 8의 회로에 있어서의 노드(A∼G)의 각 신호파형을 각각 나타내고 있다.
전원투입시(기동시)에는, 타이밍 발생회로(15)에서 공급되는 스위칭펄스에 의거해 콘덴서(C13)의 출력전위, 즉 노드(D)의 전위는, 우선 다이오드(D11)에 의해, 부측의 회로전원전위인 그랜드(GND)레벨에서 다이오드(D11)의 임계치 전압(Vth)분 만큼 레벨이동한 전위로 "H"레벨 클램프된다.
그리고, 스위칭펄스가 "L"레벨(0V)일 때는, PchMOS트랜지스터(Qp11, Qp12)가 온상태가 되기 때문에, 콘덴서(C11)가 충전된다. 이 때, NchMOS트랜지스터(Qn11)가 오프상태로 되기 때문에, 노드(B)의 전위가 VCC레벨이 된다. 이어서, 스위칭 펄스가 "H"레벨(VCC)이 되면, NchMOS트랜지스터(Qn11, Qn12)가 온상태가 되며, 노드(B)의 전위가 그랜드레벨(OV)로 되기 때문에, 노드(C)의 전위가 -VCC레벨이 된다. 이 노드의 전위가 그대로 NchMOS트랜지스터(Qn12)를 통해서 출력전압(Vout)(=-VCC)이 된다.
다음에, 출력전압(Vout)이 어느 정도 상승하면(기동처리종료시), 그랜드펄스용의 레벨시프트회로(46)가 동작을 시작한다. 이 레벨시프트회로(46)가 동작하기 시작하면, 타이밍 발생회로(15)에서 공급되는 진폭 VCC-0[V]의 클램프용 펄스는, 당해 레벨시프트회로(37)에 있어서, 진폭 VCC-Vout[V]의 클램프용 펄스로 레벨이동되고, 그런 연후 PchMOS트랜지스터(Qp13)의 게이트에 인가된다.
이 때, 클램프용 펄스의 "L"레벨이 출력전압(Vout), 즉 -VCC이기 때문에, PchMOS트랜지스터(Qp13)가 확실히 온상태가 된다. 이것에 의해, 노드(D)의 전위는, 그랜드레벨에서 다이오드(D11)의 임계치 전압(Vt)분 만큼 레벨이동한 전위는 아니고, 그랜드레벨(부측의 회로전원전위)로 클램프된다. 이것에 의해, 차지펌프회로에서의 이후의 펌핑동작에 있어서, 특히 PchMOS트랜지스터(Qp12)에 대해서 충분한 구동전압이 얻어진다.
상기 구성의 차지펌프형 DD컨버터에서는, 그 출력부에 설치된 스위치소자(NchMOS트랜지스터(Qn12) 및 PchMOS트랜지스터(Qp12))에 대한 제어펄스(스위칭펄스)전압을, 기동시에는 우선 다이오드(D11)에 의한 클램프, 기동처리 종료후는 PchMOS트랜지스터(Qp13) 및 레벨시프트회로(46)로 이루어지는 클램프회로에 의한 클램프와 같이 2단계로 구분되어서 클램프하는 동작이 행해지기 때문에, 특히 PchMOS트랜지스터(Qp12)에 대해서 충분한 구동전압을 취할 수 있다.
이것에 의해, PchMOS트랜지스터(Qp12)에 있어서 충분한 스위칭전류가 얻어지도록 되기 때문에, 안정한 DC-DC변환동작이 행해지도록 되는 동시에, 변환효율을 향상시킬 수 있다. 특히, PchMOS트랜지스터(Qp12)의 트랜지스터 사이즈를 크게하지 않아도, 충분한 스위칭 전류가 얻어지기 때문에, 소면적의 회로규모로 전류용량이 큰 전원전압 변환회로를 실현할 수 있다. 그 효과는, 임계치(Vth)가 큰 트랜지스터, 예를 들면 박막트랜지스터를 이용한 경우에 특히 크다.
도 10에, 승압 타입의 차지펌프형의 DD컨버터의 구성을 나타낸다. 이 승압 타입의 DD컨버터에 있어서도, 기본적인 회로구성 및 회로동작에 대해서는, 부전압 발생타입의 DD컨버터와 동일하다.
즉, 도 10에 있어서, 스위칭 트랜스터와 클램프용 트랜지스터(MOS트랜지스터 Qp14, Qn14, Qn13)가, 도 8의 회로의 MOS트랜지스터(Qn12, Qp12, Qp13)와 역도전형이 되는 동시에, 다이오드(D11)가 콘덴서(C11)의 타단과 전원(VCC)와의 사이에 접속되고, 또한 레벨시프트회로(46)가 본 회로의 출력전압(Vout)을 정측 회로전원으로 하고, 그랜드레벨을 부측 회로전원으로 한 구성으로 되고 있고, 이 점이 도 8의 회로와 구성상 상위할 뿐이다.
회로동작상에 있어서도, 기본적으로는, 도 8의 회로와 전부 동일하다. 다 른 것은, 스위칭 펄스전압(제어 펄스전압)이 기동시에 우선 다이오드 클램프되고, 기동처리 종료시에 VCC레벨(정측의 회로전원전위)에 클램프되고, 또 전력전압(Vout)로서 전원전압(VCC)의 2배의 전압치(2×VCC)가 도출되는 점 뿐이다. 도 1에, 도 10의 회로에 있어서의 노드(A∼G)의 각 신호파형(A∼G)의 타이밍차트를 나타낸다.
이상 서술한 차지펌프형 DD컨버터의 회로구성은 일예에 불과하며, 차지펌프회로의 회로구성으로서는 여러가지의 개변이 가능하며, 상기의 회로구성예에 한정되는 것은 아니다.
또한, 상기 제 1, 제 2실시형태에서는, 타이밍 발생회로(15)에서 발생하는 타이밍펄스로서, H드라이버(13U, 13D)의 래치회로(27U, 27D)에서 이용하는 래치제어펄스와, 차치펌프형 전원전압 변환회로로 이루어지는 전원회로(16)에서 이용하는 스위칭펄스 및 클램프용 펄스를 예로 들었으나, 이들에 한정되는 것은 아니다.
일 예로서, V드라이버(14)가, 출력인에이블펄스가 가해짐으로써 주사펄스를 출력하는 출력인에이블회로를 가지는 구성을 취하는 경우에는, 그 출력인에이블회로에서 이용하는 출력인에이블펄스나, 혹은 표시장치가 전력절약모드의 한 양태인 표시영역부의 일부의 영역에만 정보를 표시하는 일부화면 표시모드를 선택적으로 취하는 구성의 경우에는, 그 일부화면 표시모드의 제어신호(제어펄스) 등이라도 좋다.
그런데, H드라이버(13U, 13D)나 V드라이버(14)를 구성하는 시프트레지스터는 각 전송단에 대해서 서로 역상인 2상의 전송클럭이 부여되는 것이 일반적이다. 그렇지만, 2상의 전송클럭을 2개의 클럭선으로 전송하고, 시프트레지스터의 각 전송단에 공급하는 구성을 채택한 경우, 시프트레지스터의 각 전송단에 2상의 전송클럭을 전송하는 과정에서 2개의 클럭선이 반드시 교차하게 되기 때문에, 그 배선 교차부분에 기인하는 부하용량에 의해 소비전력이 증가하고, 또 위상의 지연이 생길 염려가 있다.
더구나, H드라이버(13U, 13D)에 있어서는, 예를 들면 디지털 인터페이스 구동회로의 경우, 상술한 바와 같이, 시프트레지스터(31U, 31D)의 다른 샘플링 래치회로(32U, 32D), 선순차화 래치회로(33U, 33D) 및 DA변환회로(34U, 34D)를 가지는 구성으로 되어 있기 때문에, 2상의 전송클럭을 각각 전송하는 2개의 클럭선이 다른 배선과 교차하는 개소가 많게 되며, 그 교차부분에서도 부하용량에 의해 소비전력이 증가하고, 또 위상의 지연이 생길 염려가 있다. 이들은, H드라이버(13U, 13D)에는, 전송주파수가 높기 때문에 특히 현저하게 나타난다.
[제 3실시예]
이와 같은 점을 감안하여 행해진 것이, 이하에 설명하는 제 3실시형태에 관계되는 표시장치, 예를 들면 액티브 매트릭스형의 액정표시장치이다. 도 12는, 본 발명의 제 3실시형태에 관계되는 액티브 매트릭스형의 액정표시장치의 구성예를 나타내는 블록도이며, 도면 중, 도 4와 동등 부분에는 동일부호를 붙여서 나타내고 있다.
본 실시 형태에 관계되는 액티브 매트릭스형의 액정표시장치에서는, H드라이버(13)에 있어서, 시프트레지스터(31)가 표시영역부(12)에 대해서 가장 외측에 배치된 구성을 전제로 한다. 또, 타이밍 발생회로(15)에서 발생되는 각종 타이밍신호 중, 수평전송클럭(HCK)은, 마스터클럭(MCK)를 2분주함으로써 얻어지는 단상 클럭이다. 여기서, 마스터클럭(MCK)은, 표시영역부(12)의 수평방향의 화소(도트)수로 결정되는 주파수의 클럭(도트클럭)이다.
이 단상의 수평전송클럭(HCK)은, 표시영역부(12)에 대해서 시프트레지스터(31)보다도 또한 외측에 배선된 클럭선(51)에 대해서 버퍼회로(52)를 통해서 부여된다. 클럭선(51)은, 시프트레지스터(31)의 전송(시프트) 방향에 따라서 배선되고, 단상의 수평전송클럭(HCK)을 시프트레지스터(31)의 각 전송단에 공급한다.
이와 같이, 시프트레지스터(31)를 표시영역부(12)에 대해서 가장 외측에 배치하는 동시에, 그 위에 외측에 단상의 수평전송클럭(HCK)을 전송하는 클럭선(51)을 배선하는 구성을 채택하는 것으로, 시프트레지스터(31)에서 그 후단의 샘플링 래치회로(32)에 이르는 출력배선과 교차시키지 않고, 클럭선(51)을 배선할 수 있다. 이것에 의해, 클럭선(51)의 배선용량을 작게 억제할 수 있기 때문에, 수평전송클럭(HCK)의 고속화가 가능하게 되는 동시에, 저소비 전력화가 도모된다.
특히, 단상의 수평전송클럭(HCK)은, 도트클럭을 2분주하여 얻어지는 클럭신호이기 때문에, 수평전송클럭(HCK)의 주파수가 도트클럭의 절반으로 되기 때문에, 클럭주파수의 저감에 수반하여 한층 더 저소비전력화가 가능하게 된다. 또, 고속의 회로동작이 가능한 것에 의해, 더 한 층 고해상도화를 고려한 경우에, H드라이버를 복수개 배치하여 병렬처리하지 않아도, 단일의 H드라이버로 대응할 수 있기 때문에, 인터페이스의 단자수를 늘리거나, 병렬처리를 행하지 않아도 고해상도의 디스플레이를 실현할 수 있다.
(시프트레지스터(31)의 구체예)
도 13은, 레지스터(31)의 구체적인 회로구성의 일 예를 나타내는 블록도이다. 여기서는, 도면의 간소화를 위해, n단째의 전송단(31n) 및 n+1단째의 전송단(31n+1)만을 나타내고 있지만, 타단의 전송단도 전부 동일한 구성으로 되어 있다. 또, 구체적인 구성의 설명에 대해서는 n단째의 전송단(31n)을 예로서 설명하는 것으로 한다.
도 13에 있어서, 우선, 클럭선(51)과 n번째의 전송단(31n)과의 사이에는 스위치(53)가 접속되어 있다. 이 스위치(53)는, 후술하는 클럭선택 제어회로에 의한 제어에 의해 온(폐)/오프(개)동작을 행함으로써, 클럭선(51)에 의해 전송되는 수평전송클럭(HCK)를 n단째의 전송단(31n)에 대해서 선택적으로 공급하는 동작을 이룬다.
n단째의 전송단(31n)은, 스위치(53)를 통해서 선택적으로 공급되는 수평전송클럭(HCK)를 래치하는 래치회로(54)와, 이 래치회로(54)의 래치펄스를 다음단의 샘플링 래치회로(32U)에 공급하는 버퍼회로(55)와, 전단의 래치펄스(Ain)와 자기단의 래치펄스(Aout)에 의거해서 스위치(53)를 온/오프제어하는 클럭선택 제어회로, 예를 들면 OR회로(56)를 가지는 구성으로 되어 있다.
다음에, 상기 구성의 시프트 레지스터(31)의 회로동작에 대해서, 도 14의 타이밍차트를 이용해서 설명한다.
전단(n-1번째)의 전송단에서 래치펄스(Ain)가 입력되면, 이 래치펄스(Ain)는 OR회로(56)를 통과하여 스위치(53)에 공급되고, 이 스위치(53)를 온동작시킨다. 이것에 의해, 클럭선(51)에 의해 전송되는 수평전송클럭(HCK)은, 스위치(53)를 통하여 n단째의 전송단(31n)에 공급되고, 래치회로(54)에서 래치된다.
래치펄스(Ain)의 소멸 후는, 자기단의 래치회로(64)의 래치펄스(Aout)가 OR회로(56)를 통해서 스위치(53)에 공급되어서, 이 스위치(53)의 온상태를 유지한다. 그리고, 자기단의 래치펄스(Aout)도 소멸하는 것으로, 스위치(53)가 오프상태가 된다. 또한, 도 14의 타이밍차트에서 명백한 바와 같이, 수평전송클럭(HCK)과 각 단의 래치펄스(Aout, Bout)와의 사이에는, 스위치(53) 및 래치회로(54)를 통하는 만큼 약간의 지연(△t)이 생기게 된다.
이와 같이, 단상의 수평전송클럭(HCK)을 전송하는 클럭선(51)과 시프트레지스터(31)의 각 전송단과의 사이에 스위치(53)를 접속하고, 수평전송클럭(HCK)을 필요로 하는 전송단의 스위치(53)만을 온동작시키도록함으로써, 개개의 전송단에 대해서 클럭선(51)이 필요한 때만 선택적으로 접속되게 되기 때문에, 전송단의 각각에 대해서 클럭선(51)의 더 한층 배선용량의 저감이 가능하게 된다. 그 결과, 시프트레지스터(31)의 더 한층 고속의 회로동작이 가능하게 되는 동시에 더 한층 저소비전력화가 도모된다.
또한, n단째의 전송단(31n)에서는, 수평전송클럭(HCK)의 정극성의 펄스를 래치하기 때문에, 래치회로의 래치출력은 직접 래치펄스(Aout)가 되지만, 이웃의 전송단(31n+1)에서는, 수평전송클럭(HCK)의 부극성의 펄스를 래치하는 것에서, 래치 회로의 래치펄스는 인버터회로(57)에서 극성 반전되어서 래치펄스(Bout)가 된다. 본 회로예에 있어서도, 단상의 수평전송클럭(HCK)으로서, 도트클럭을 2분주로 한 것이 이용된다.
또, 본 회로예에 관계되는 시프트레지스터에서는, 각 전송단을 래치회로 및 클럭선택제어회로에 의해 구성하는 경우를 예로 취해서 설명하였으나, 래치회로에 대신하여 클럭인버터를 이용해서 구성하는 것도 가능하다. 단, 래치회로는 일단에 인버터를 2개 역방향으로 병렬접속한 회로구성인데 대해서, 클럭인버터는 당해 래치회로의 전원측/그랜드측에 스위칭 트랜지스터를 배치한 구성으로 이루어지기 때문에, 전자의 회로구성 쪽이 트랜지스터수가 적은 만큼 보다 고속의 회로를 실현할 수 있다는 이점이 있다.
또한, 본 실시형태에서는, H드라이버(13)를 표시영역부(12)에 대해서 상측에만 배치하여서 이루는 액정표시장치에 적용한 경우를 예로 채택해서 설명하였으나, 제 1, 제 2실시형태와 동일하게, 표시영역부(12)에 대해서 상하에 H드라이버(13U, 13D)를 배치하여 이루는 액정표시장치에도 적용 가능하다. 그 경우의 구성예를 도 15에 나타낸다.
이와 같이, 표시영역부(12)에 대해서 상하 한 쌍의 H드라이버(13U, 13D)를 배치하는 구성을 채택함으로써, 일반적으로 액자영역을 작게할 수 있는 이점이 있다. 그것은, 액자영역은 반드시 필요한 것이어서, 동일한 회로면적을 필요로 하는 H드라이버를 한편 측에만 배치하는 것보다도, 양측에 분산하여 배치한 쪽이 최저한 필요로 하는 액자영역을 유효하게 이용할 수 있기 때문에, 양측의 액자영역의 전체로서 작게할 수 있는 것이다.
또, 표시영역(12)의 데이터라인..., 22m-2, 22m-1, 22m, 22m+1,...에 대한 구동을 한 쌍의 H드라이버(13U, 13D)로 분담할 수 있는 것에서, H드라이버(13U, 13D)가 각각 가지는 시프트레지스터(31U, 31D)의 전송주파수를 낮게 억제할 수 있기 때문에, 동작마진의 확대나 고해상도 디스플레이에의 대응이 가능하게 된다.
여기서, 한 쌍의 H드라이버(13U, 13D)에 있어서, 시프트 레지스터(31U, 31D)는 표시영역부(12)에 대해서 가장 외측에 배치되고, 그들의 또한 외측에 2종류의 수평전송클럭(HCK1, 2)을 전송하는 클럭선(51U, 51D)이 배선되게 된다. 2종류의 수평전송클럭(HCK1, 2)은 함께 단상의 클럭이며, 타이밍 발생회로(15)에 있어서, 도트클럭을 4분주함으로써 생성되고, 또한 H드라이버(13U, 13D)가 데이터라인..., 22m-2, 22m-1, 22m, 22m+1,...를 교대로 구동하는 것에서, 한 쪽의 클럭이 또 한쪽의 클럭에 대해서 위상이 90。어긋난 관계가 된다.
도 16에, 도트클럭, 데이터신호, 2종류의 전송클럭(HCK1, HCK2), 개시펄스(HST1, HST2), 시프트레지스터1(31U)의 1단째, 2단째, 3단째의 각 출력펄스 및 시프트레지스터2(31D)의 1단째, 2단째, 3단째의 각 출력펄스의 타이밍 관계를 나타낸다.
상술한 바와 같이, 표시영역부(12)에 대해서 그 상하에 H드라이버(13U, 13D)를 한 쌍 배치한 구성의 액티브 매트릭스형의 액정표시장치에 있어서, 시프트레지스터(31U, 31D)를 표시영역부(12)에 대해서 가장 외측에 배치하고, 그들의 또한 외측에 2종류의 수평전송클럭(HCK1, 2)을 전송하는 클럭선(51U, 51D)를 배선하는 것 으로, 다음과 같은 작용효과를 얻을 수 있다. 즉, H드라이버(13U, 13D)를 한 쌍 배치한 것에 수반하여 시프트레지스터(31U, 31D)의 전송주파수를 낮게 억제할 수 있는 것에 더해서, 상술한 바와 같이, 클럭선(51U, 51D)의 배선용량을 작게 억제할 수 있기 때문에, 수평전송클럭(HCK1, 2)의 고속화가 가능하게 되는 동시에, 저소비전력화가 도모된다.
또한, 본 실시형태에서는, H드라이버(13, 13U, 13U)로서, 시프트레지스터, 샘플링 래치회로, 선순차화 래치회로 및 DA변환회로로 구성되는 디지털 인터페이스 드라이브구성의 경우를 예로서 설명하였으나, 시프트레지스터와 아날로그 샘플링회로로 구성되는 아날로그 인터페이스 드라이브구성의 경우도 동일하게 적용 가능하다.
그런데, 액티브 매트릭스형의 액정표시장치의 구동법의 하나로서, 공통반전구동법이 알려져 있다. 여기에, 공통반전 구동법이란, 각 화소의 액정셀의 대향전극에 각 화소공통으로 인가하는 대향전극전압(공통전압)(Vcom)을 1H(H는 수평주사시간)마다 반전시키는 구동방법이다. 이 공통반전 구동법은, 예를 들면, 각 화소에 부여되는 화상신호의 극성을 1H마다 반전시키는 1H반전구동법과의 겸용에 의해, 화상신호의 1H마다의 극성반전에 대해서 대향전극전압(Vcom)의 극성도 1H마다 반전하게 되기 때문에, 수평구동계(H드라이버 13U, 13D)의 전원전압의 저전력화를 도모할 수 있다.
대향전극전압(Vcom)은, 대향전극전압 발생회로(17)(도 1참조)에서 생성되게 된다. 이 대향전극전압 발생회로(17)는, 종래, 표시영역부(12)가 형성되는 유리 기판(11)과는 별개로, 단결정 실리콘(IC)에 의해 별개 칩상 혹은 디스크리트부품에 의해 인쇄기판 상에 작성되어 있었다.
그러나, 별개 칩상 혹은 인쇄기판 상에 작성한 것으로는, 세트를 구성하는 부품수가 증가하는 동시에, 각각 별개의 프로세스로 작성하지 않으면 안되기 때문에, 세트의 소형화, 저코스화의 방해가 된다. 이와 같은 관점에서, 본 발명에서는, 상술한 바와 같이, 대향전극전압 발생회로(17)에 대해서도, H드라이버(13U, 13D) 및 V드라이버(14)와 동일하게, 표시영역부(12)와 같은 유리기판(11) 상에 집적한 구성을 채택하고 있다.
(대향전극전압 발생회로의 구성예)
도 17은, 대향전극전압 발생회로(17)의 구체적인 구성예를 나타내는 블록이다. 본 예에 관계되는 대향전극전압 발생회로(17)는, 정측 전원전압(VCC)과 부측 전원전압(VSS)을 일정한 주기로 스위칭하여 출력하는 스위치회로(61)와, 이 스위치회로(61)의 출력전압(VA)의 DC레벨을 변환하여 대향전극전압(Vcom)으로서 출력하는 DC레벨 변환회로(62)로 이루는 구성으로 되어 있다.
스위치회로(61)는, 정측 전원전압(VCC)을 입력하는 스위치(SW1)와, 부측 전원전압(VSS)을 입력하는 스위치(SW2)로 이루며, 이들 스위치(SW1, SW2)가 서로 역상의 제어펄스(ψ1, ψ2)에 의해 스위칭됨으로써, 정측 전원전압(VCC)과 부측 전원전압(VSS)을 일정한 주기, 예를 들면 1H주기로 교대로 출력하는 구성으로 되어있다. 이것에 의해, 스위치회로(61)에서는 진폭(VSS∼VCC)의 전압(VA)이 출력된다.
DC레벨 변환회로(62)는, 스위치회로(61)의 진폭(VSS∼VCC)의 출력전압(VA)을, 예를 들면, 진폭(VSS-△V∼VCC-△V)의 직류전압으로 레벨변환아여 대향전극전압(Vcom)으로서 출력한다. 이 1H주기로 극성이 반전하는 대향전극전압(Vcom)을, 도 2의 공통라인(27)에 부여함으로써 공통반전구동이 행해진다. 도 18에, 제어펄스(ψ1, ψ2), 출력전압(VA) 및 대향전극전압(Vcom)의 타이밍관계를 나타낸다. 또한, 제어펄스(ψ1, ψ2)와 출력전압(VA)과의 사이에는 약간의 지연(△t)이 생긴다.
DC레벨 변환회로(62)로서는, 여러 가지의 회로구성의 것이 고려된다. 그 구체적인 구성의 일 예를 도 19에 나타낸다. 본 예에 관계되는 DC레벨 변환회로(62)는, 스위치회로(61)에서 공급되는 전압(VA)의 직류성분을 차단하는 콘센서(621)와 이 콘텐서(621)를 거친 전압(VA)에 대해서 부여하는 소정의 DC전압을 발생하는 DC전압 발생회로(622)로 이루는 심플(simple)한 구성으로 되어 있다.
이 콘텐서(621)를 이용한 DC레벨 변환회로(62)를 가지는 대향전극전압 발생회로(17)를 상술한 바와 같이, 표시영역부(12)와 동일한 유리기판(11) 상에 집적하는 경우에, 콘덴서(621)는 대 면적을 필요로 하는 것에서, 이 콘텐서(621)에 대해서는 표시영역부(12)와 일체화되지 않고, 디스크리트 부품으로 작성하는 편이 유리한 경우가 많다. 따라서, 콘덴서(621)만을 유리기판(11) 외에서 작성하고, 나머지의 회로부분, 즉 스위치회로(61) 및 DC전압 발생회로(622)에 대해서만 표시영역부(12)와 동일한 유리기판(11) 상에 일체적으로 작성하도록 하면 좋다.
이 때, 표시영역부(12)의 각 화소트랜지스터로서 TFT를 이용하고 있는 것에 서, 대향전극전압 발생회로(17)의 스위치회로(61)를 구성하는 트랜지스터로서도 TFT를 이용하도록 하면 좋다. 그리고, TFT에 대해서는 근래의 성능향상이나 소비전력의 저하에 수반하여 집적화가 용이하게 되어 있는 것에서, 대향전극전압 발생회로(17), 특히 적어도 트랜지스터회로를 표시영역부(12)와 함께 동일한 유리기판(11) 상에 동일 프로세스를 이용해서 작성함으로써, 제조처리의 간략화에 수반하는 저코스트화, 또는 집적화에 수반하는 박형화, 콤팩트화를 도모할 수 있다.
도 20∼도 24에, DC전압 발생회로(622)의 구체적인 회로예를 5개 나타낸다. 도 20에 나타내는 회로예는, 정측전원(VCC)과 부측전원(VSS)(본 예에서는, 그라운드)와의 사이에 직렬로 접속된 분할저항(R11, R12)에 의해 그 접속점의 분할전압을 얻어서 당해 분할전압을 DC레벨로 하는 구성으로 되어 있다. 도 21에 나타내는 회로예로는, 분할저항(R11, R12)의 사이에 가변저항(VR)을 접속하고, 이 가변저항(VR)에 의해 DC레벨을 조정할 수 있는 구성으로 되어 있다. 도 22에 나타내는 회로예는, 저항(R13) 및 직류전압원(623)으로 이루며, 직류전압원(623)에 의해 결정되는 전압을 DC레벨로 하는 구성으로 되어 있다. 이 직류전압원(623)을 가변전압원으로 하는 것으로, DC레벨을 조정 가능하게 하는 것도 가능하다.
도 23에 나타내는 회로예는, 도 22의 직류전압원(623) 대신에 DA변환회로(624)를 이용한 구성으로 되어 있다. 이 회로예의 경우는, 디지털의 DC전압 설정데이터를 DA변환회로(624)에 입력하여 DC레벨을 결정하게 된다. 이것에 의해, 디지털신호를 이용해서 DC레벨의 조정이 가능하게 된다. 도 24에 나타내는 회로예는, 도 23의 구성에 더해서, DC전압 설정데이터를 보존하는 메모리(625)를 부가한 구성으로 되어 있다. 이것에 의해, DC전압 설정데이터를 입력을 계속하지 않아도 DC레벨을 결정할 수 있다.
이상 설명한 대향전극전압 발생회로(17)에 대해서는, H드라이버(13U, 13D)의 DA변환회로(34U, 34D)로서 기준전압 선택형 DA변환회로를 이용한 경우에 있어서, 대향전극전압 발생회로(17)에서 발생하는 출력전압(VA) 혹은 대향전극전압(Vcom) 그 자체를, 기준전압의 하나, 즉 백신호용 혹은 흑신호용의 기준전압으로서 이용하는 적용도 가능하다.
(기준전압 선택형 DA변환회로의 구성예)
계속하여, 기준전압 선택형 DA변환회로(28U, 28D)에 대해서 설명한다. 도 25는, 기준전압 선택형 DA변환회로(28U, 28D)의 단위회로의 구성예를 나타내는 회로도이다. 여기서는, 입력되는 디지털화상데이터가 예를 들면 3비트(b2, b1, b0)의 경우를 예로 채택해서 나타내고 있고, 이 3비트의 화상데이터에 대해서 8(=23)개의 기준전압(V0 ∼ V7)이 준비되게 된다. 그리고, 이 단위회로가 화소영역부(12)의 데이터라인...., 22m-2, 22m-1, 22m, 22m+1, ....마다 1개씩 배치된다.
기준전압(V0 ∼ V7)을 발생하는 기준전압 발생회로의 일반적인 구성예를 도 26에 나타낸다. 본 구성예에 관계되는 기준전압 발생회로는, 정전원전압(VCC)와 부전원전압(VSS)을 일정한 주기로 서로 역상으로 스위칭하는 2개의 스위치회로(63, 64)와, 이들 스위치회로(63, 64)의 각 출력단 사이에 직렬로 접속된 n+1개의 저항(RO∼Rn)으로 이루며, 이들 저항(RO∼Rn)에 의해 전압(VCC-VSS)를 분압함으로써, 각 저항의 공통접속점에서 n개의 기준전압(V0∼Vn-1)을 도출하고, 버퍼회로(65-1∼65-n)를 거쳐서 출력하는 구성으로 되어 있다.
상기 구성한 기준전압 발생회로에 있어서, 버퍼회로(65-1∼65-n)는, 임피던스변환의 기능을 가지고 있다. 그리고, 기준전압 발생회로를 유리기판(11)과는 별개의 기판상에 형성하고, 유리기판(11) 상의 DA변환회로까지 기준전압을 전송하는 형태를 채택한 경우에, 기준전압 발생회로에서 DA변환회로(34U, 34D)까지의 배선길이가 길게 됨으로써 배선임피던스가 크게 되었다고 하여도, 상하의 H드라이버(13U, 13D) 사이에서 기입 특성에 흐트러짐이 생기지 않도록 하는 작용을 한다.
한편, 본 실시형태에 관계되는 액티브 매트릭스형의 액정표시장치에서는, 기준전압 발생회로(18)를 H드라이버(13U, 13D)와 함께 동일한 유리기판(11) 상에 집적한 구성을 채택하고 있는 것에서, 기준전압 발생회로(18)와 H드라이버(13U, 13D)와의 사이의 배선길이를 극히 짧게 설정할 수 있다. 특히, 도 27에 나타내는 바와 같이, 기준전압 발생회로(18)의 집적에 있어서, 기준전압 발생회로(18)를 표시영역부(12)의 수직방향의 거의 중간위치 즉 상하의 H드라이버(13U, 13D)로부터 대략 같은 거리의 위치에 배치함으로써, H드라이버(13U, 13D)와의 사이의 배선길이를 거의 동일하게 설정할 수 있다.
이것에 의해, 기준전압 발생회로(18)를 구성하는데 있어어, 도 28의 회로도에 나타내는 바와 같이, 도 26에 나타내는 일반적인 회로예에서 이용되고 있던 버퍼회로(65-1∼65-n)가 불필요하게 된다. 즉, 도 28도에 나타내는 회로구성에서 명백한 바와 같이, 저항(R0∼Rn)의 공통접속점에서 도출되는 n개의 기준전압(V0∼Vn-1)을 상하의 H드라이버(13U, 13D)에 대해서 직접 공급할 수 있게 된다. 그 결과, 버퍼회로(65-1∼65-n)를 생략할 수 있는 분만큼 기준전압 발생회로(18)의 회로구성을 간략화 할 수 있게 된다.
또한, 도 28 중, 도 26과 동등부분에는 동일 부호를 붙여서 나타내고 있다. 또, 도 28도에 있어서, 스위치회로(63, 64)를 구성하는 스위치(SW3∼SW6)는 예를 들면 트랜지스터에 의해 구성된다. 도 29에, 제어펄스(ψ1, ψ2), 상한, 하한 전압(VA), 전압(VB) 및 기준전압(V0, Vn-1)의 파형을 나타낸다.
스위치회로(63, 64)에 있어서, 스위치(SW3와 SW6)가 제어펄스(ψ1)에 의해 스위칭되고, 스위치(SW4와 SW5)가 제어펄스(ψ1)와 역상의 제어펄스(ψ2)에 의해 스위칭된다. 이와 같이, 정전원전압(VCC)과 부전원전압(VSS)를 일정한 주기, 예를 들면 1H주기에서 서로 역상으로 스위칭하는 것은, 액정의 열화방지를 목적으로 하여, 액정을 교류구동(본 예에서는, 1H반전구동)하기 때문이다.
또, 기준전압 발생회로(18)의 집적에 있어서는, 표시영역부(12)의 각 화소트랜지스터로서 TFT를 이용하고 있는 것에서, 기준전압 발생회로(18)의 스위치회로(63, 64)를 구성하는 트랜지스터로서도 TFT를 이용하고, 적어도 이들 트랜지스터회로를 표시영역부(12)와 함께 동일 유리기판(11) 상에 작성함으로써, 그 제조가 용이하게 되는 동시에, 저코스트로서 실현할 수 있다. 더구나, 기준전압 발생회로(18), 특히 적어도 트랜지스터회로를 표시영역부(12)의 화소트랜지스터와 같은 TFT를 이용해서 동일한 유리기판(11) 상에 동일 프로세스로 일체적으로 형성하는 것으로, 제조처리의 간소화에 따른 저코스트화, 더욱이는 집적화에 따른 박형 화, 콤팩트화를 도모할 수 있다.
상기 구성의 기준전압 발생회로에 있어서 스위치회로(63)의 출력전압(VA)이 그대로 노멀화이트에서의 백신호용의 기준전압(V7)으로서, 스위치회로(64)의 출력전압(VB)이 그대로 노멀화이트에서의 흑신호용의 기준전압(VO)으로서 이용된다. 또, 흑신호용의 기준전압(V0)과 백신호용의 기준전압(V7)과의 차전압을 분할저항(R1∼R7)에 의해 저항 분할함으로써, 중간조용(調用)의 기준전압(V1∼V6)이 작성된다. 노멀블랙의 경우에는, 출력전압(VA)이 흑신호용의 기준전압(V7)으로서,출력전압(VB)이 백신호용의 기준전압(V0)으로서 이용되게 된다.
H드라이버(13U, 13D)의 DA변환회로(34U,34D)로서, 상기 구성의 기준전압 발생회로를 포함하는 기준전압 선택형 DA변환회로를 이용한 액티브 매트릭스형의 액정표시장치에 있어서, 대향전극전압 발생회로(17)에서 발생하는 출력전압(VA)에 대해서는, 도 30에 나타내는 바와 같이, 기준전압 발생회로(18)로부터 DA변환회로(34U, 34D)에 부여하는 기준전압 중의 하나로서 이용할 수 있다.
구체적으로는, 상술한 바와 같이, 기준전압 선택형 DA변환회로에서 이용하는 노멀화이트의 경우의 백신호용의 기준전압(또는, 노멀블랙의 경우의 흑신호용 기준전압)은, 정전원전압(VCC)과 부전원전압(VSS)을 일정한 주기로 스위칭하여 얻어지는 전압이다. 대향전극전압 발생회로(17)에 있어서, 출력전압(VA)은, 정전원전압(VCC)과 부전원전압(VSS)을 이들과 같은 주기, 위상으로 스위칭하여 얻어지는 것이며, 백신호용 기준전압(또는, 흑신호용 기준전압)으로서 이용할 수 있는 것이다.
이와 같이, 대향전극전압 발생회로(17)에서 발생하는 출력전압(VA)을, 기준 전압 발생회로(18)에서 DA변환회로(34U, 34D)에 부여하는 기준전압 중의 하나로서 이용하는 것으로, 기준전압 발생회로(18)의 일부의 기능을 대향전극전압 발생회로(17)에서 대용할 수 있기 때문에, 도 28도에 나타낸 기준전압 발생회로의 한편의 스위치회로(63)를 생략할 수 있다. 따라서, 그 만큼 회로규모가 축소화할 수 있기 때문에, 액정표시장치의 한층 더 소형화, 저코스트화가 가능하다. 본 예에서는, 출력전압(VA)을 백신호용 기준전압(또는, 흑신호용 기준전압)으로서 이용하는 것으로 하였으나, 대향전극전압(Vcom) 그 자체를 이용하는 것도 가능하다.
그런데, 화소의 스위칭소자로서 폴리실리콘 TFT을 이용하여 되는 액티브 매트릭스형의 표시장치에서는, 상술한 바와 같이, 표시영역부(12)와 동일한 유리기판(11)상에, 폴리실리콘 TFT를 이용한 구동회로를 일체적으로 형성하는 경향이 있다. 이 폴리실리콘 TFT를 이용한 구동회로 일체형의 액티브 매트릭스형의 표시장치는, 소형, 고정세(高精細), 고신뢰성을 가능하게 하는 기술로서 상당히 유망한 것이다. 폴리실리콘 TFT는, 어모포스실리콘 TFT와 비교해서 2자리 전후 큰 이동도를 갖기 때문에, 표시영역부와 동일 기판 상에의 구동회로의 일체형성을 가능하게 하고 있다.
한편, 폴리실리콘 TFT는, 단결정실리콘 트랜지스터에 비하면, 이동도가 작고, 또한 임계치전압(Vth)이 크고, 더구나 그 흐트러짐이 크기 때문에, 스피드가 빠른 회로나 저전압의 회로를 구성할 수 없다는 문제점을 갖고 있다. 임계치전압(Vth)의 흐트러짐의 크기는, 특히 특성이 일치한 트랜지스터 쌍을 필요로하는 차 동회로의 구성을 곤란하게 하기 때문에, 회로설계상, 상당히 큰 문제가 된다.
임계치전압(Vth)의 흐트러짐은, TFT의 백게이트전위가 하이인피던스인 것에 관계하고 있다. 즉, 종래의 TFT는, 보텀게이트구조가 톱게이트구조의 어느 게이트구조로 되어 있기 때문에, 트랜지스터의 백게이트가 하이인피던스가 되며, 임계치전압(Vth)의 흐트러짐을 크게하고 있다. 따라서, 이와 같은 특성을 가진 TFT를 이용해서 저전압회로나 소신호 진폭회로 등을 작성하는 것은 상당히 어렵게 된다.
이것에 대해서, 트랜지스터의 백게이트 측에도 게이트전극을 설치하고, 이것을 전면측의 게이트전극에 접속한 구조, 즉 도 31도에 나타내는 바와 같이, 소스영역(71)과 드레인영역(72)과의 사이의 채널영역(73)을 끼워서 한 쌍의 게이트전극, 즉 프런트게이트전극(74) 및 백게이트전극(75)을 배치하고, 이들 게이트전극(74, 75)을 콘택트부(76)에서 상호 접속한 구조(이하, 이 구조를 듀얼게이트구조라고 칭한다)가 제안되고 있다. 이 듀얼게이트구조의 TFT는, 임계치전압(Vth)의 흐트러짐을 작게 억제할 수 있는 이점을 가지고 있다.
그러나, 듀얼게이트구조의 TFT에서는, 도 31에서 명백한 바와 같이, 한 쌍의 게이트전극(74, 75)을 접속하기 위한 콘택트부(76)를 포함하는 콘택트영역을 설치할 필요가 있기 때문에, 소자를 구성하기 위한 필요면적이 크게 된다. 따라서, 듀얼게이트구조의 TFT를 이용해서 구동회로를 작성한 경우에, 상당히 큰 회로면적이 필요하게 되고, 결과로서, 표시장치의 액자(표시영역부(12)의 주변영역)가 크게된다.
여기서, 도 1에 나타낸 표시장치에 있어서, H드라이버(13U, 13D), V드라이버(14) 및 타이밍 발생회로(15)는, 소진폭의 신호를 취급하는 회로이다. 또한, 도 1에는 도시하고 있지 않았지만, 타이밍 발생회로(15)의 입력단에는, 기판외부에서 부여되는 마스터클럭(MCK)이나 수평동기신호(HD) 및 수직동기신호(VD)를 거둬드리는 클럭 I/F회로나 동기신호 I/F회로가 설치되어 있고, 이들 I/F회로도 소진폭의 신호를 취급하는 회로이다. 또한, CPU I/F회로 등도 소진폭의 신호를 취급하는 회로로서 들 수 있다. 이들 소진폭의 신호를 취급하는 회로는, 트랜지스터의 임계치전압(Vth)의 흐트러짐을 가능한 한 억제하고자 하는 회로이다.
한편, 전원회로(16), 대향전극전압 발생회로(17) 및 기준전압 발생회로(18)는 전원전압을 취급하는 회로이다. 이들 전원전압을 취급하는 회로는, 트랜지스터의 전류능력을 가능한 한 높이고자 하는 회로이다.
그래서, 본 실시형태에 관계되는 액티브 매트릭스형의 액정표시장치에서는, 소진폭의 신호를 취급하는 회로 및 전원전압을 취급하는 회로의 적어도 한 쪽의 회로, 혹은 소진폭의 신호를 취급하는 회로 중의 일부의 회로 혹은 전원전압을 취급하는 회로 중의 일부의 회로에 대해서는 듀얼게이트구조의 TFT를 이용해서 작성하고, 그 이외의 회로에 대해서는 톱게이트구조 혹은 보텀게이트구조의 TFT를 이용해서 작성하도록 한다.
듀얼게이트구조의 TFT는, 임계치전압(Vth)의 흐트러짐이 작다는 우수한 특성을 지니고 있는 것에서, 이 듀얼게이트 TFT를 이용해서 트랜지스터회로를 형성하는 것으로, 당해 회로의 신뢰성을 높일 수 있기 때문에, 소진폭의 신호를 취급하는 회 로, 특히 쌍으로 동작하는 트랜지스터, 즉 특성이 거의 동일한 한 쌍의 트랜지스터를 포함하는 회로, 예를 들면 차동회로나 커렌트 미러회로의 작성에 사용하여 유용한 것이 된다.
단, 듀얼게이트구조의 TFT의 경우에는, 전면게이트전극과 버퍼게이트전극을 접속하기 위한 콘택트영역을 설치할 필요가 있고, 소자를 형성하기 위해 필요한 면적이 크게됨으로써, 듀얼게이트 TFT를 이용해서 전체의 회로를 작성한 것에서는, 회로규모가 팽대(膨大)한 것으로 되게 된다. 따라서, 소진폭의 신호를 취급하는 회로 중, 쌍으로 동작하는 트랜지스터를 포함하는 회로 등, 필요 최소한의 회로에 대해서는 듀얼게이트 TFT를 이용해서 작성하고, 다른 회로에 대해서는 필요면적이 작아도 되는 톱게이트구조 혹은 보텀게이트구조의 TFT를 이용해서 작성하도록 한다. 이것에 의해, 회로규모를 크게 하지 않고, 임계치전압(Vth)의 흐트러짐이 작고, 신뢰성이 높은 회로를 구성할 수 있다.
또, 듀얼게이트구조의 TFT는, 평면적으로는 소면적이면서, 보다 큰 사이즈의 트랜지스터를 구성하고 있는 것과 등가이며, 전류능력이 크다는 장점을 가지고 있기 때문에, 이 듀얼게이트 TFT를 이용해서 전원전압을 취급하는 회로를 작성하는 것으로, 당해 회로의 전류능력을 높일 수 있다. 단, 상술한 경우와 동일하게, 듀얼게이트 TFT를 이용해서 전체 회로를 작성한 것으로는, 회로규모가 팽대한 것으로 되기 때문에, 필요 최소한의 회로에 대해서는 듀얼게이트 TFT를 이용해서 작성하고, 다른 회로에 대해서는 톱게이트구조 혹은 보텀게이트구조의 TFT를 이용해서 작성함으로써, 회로규모를 크게하지 않고, 전력능력이 높은 회로를 구성할 수 있다.
여기서, 보텀게이트구조의 TFT, 톱게이트구조의 TFT 및 듀얼게이트구조의 TFT의 각 구체적인 구조에 대해서, 도 32 ∼ 도 34를 이용해서 설명한다. 도 32는 보텀게이트구조의 TFT의 단면구조를, 도 33은 톱게이트구조의 TFT의 단면구조를, 도 34는 듀얼게이트구조의 TFT의 단면구조를 각각 나타내고 있다.
우선, 보텀게이트구조의 TFT에서는, 도 32에 나타내는 바와 같이, 유리기판(81)의 위에 게이트전극(82)이 형성되고, 그 위에 게이트절연막(83)을 거쳐서 채널영역(폴리실리콘층)(84)이 형성되고, 그 위에 다시 층간 절연막(85)이 형성되어 있다. 그리고, 게이트전극(82)의 측편의 게이트 절연막(83) 상에는, 소스영역(86) 및 드레인영역(87)이 형성되고, 이들 영역(86, 87)에는 소스전극(88) 및 드레인전극(89)이 각각 층간절연막(85)을 통해서 접속되고, 그들의 위에 절연막(90)이 형성된 구조로 되어 있다.
다음에, 톱게이트구조의 TFT에서는, 도 33에 나타내는 바와 같이, 유리기판(91)의 위에 채널영역(폴리실리콘층)(92)이 형성되고, 그 위에 게이트절연막(93)을 거쳐서 게이트전극(94)이 형성되고, 다시 그 위에 층간절연막(95)이 형성되어 있다. 그리고, 채널영역(92)의 측편의 유리기판(91) 상에는, 소스영역(96) 및 드레인영역(97)이 형성되고, 이들 영역(96, 97)에는 소스전극(98) 및 드레인전극(99)이 각각 층간절연막(95)을 통해서 접속되고, 그들의 위에 절연막(100)이 형성된 구조로 되어 있다.
최후에, 듀얼게이트구조의 TFT에서는, 도 34에 나타내는 바와 같이, 유리기판(101)상에 전면게이트전극(102)이 형성되고, 그 위에 게이트 절연막(103)을 거쳐서 채널영역(폴리실리콘층)(104)이 형성되고, 그 위에 다시 층간전연막(105)이 형성되어 있다. 또한, 전면게이트전극(102) 상에는, 채널층(104) 및 층간 절연막(105)을 끼우고 백게이트전극(106)이 형성되어 있다. 그리고, 전면게이트전극(102)의 측편의 게이트 절연막(103) 상에는, 소스영역(107) 및 드레인영역(108)이 형성되고, 이들 영역(107, 108)에는 소스전극(109) 및 드레인전극(110)이 각각 층간절연막(105)을 통해서 접속되고, 그들의 위에 절연막(111)이 형성된 구조로 되어 있다.
(샘플링 래치회로의 구성예)
여기서, 소진폭의 신호를 취급하는 회로의 구체예로서, 예를 들면 차동회로를 이용하는 샘플링 래치회로(도 3의 샘플링 래치회로(32U, 32D)에 상당)를 든다. 도 35는, 샘플링 래치회로의 구체적인 구성예를 나타내는 회로도이다.
본 예에 관계되는 샘플링 래치회로는, 각각의 게이트 및 드레인이 각각 공통으로 접속된 NchMOS트랜지스터(Qn11) 및 PchMOS트랜지스터(Qp11)로 이루는 CMOS인버터(121)와, 각각의 게이트 및 드레인이 각각 공통으로 접속된 NchMOS트랜지스터(Qn12) 및 PchMOS트랜지스터(Qp12)로 이루는 CMOS인버터(122)가 병렬로 접속되어서 이루는 비교구성으로 되어 있다.
여기서, CMO인버터(121)의 입력단(MOS트랜지스터(Qn11, Qp11))의 게이트 공통접속점)과 CMOS인버터(122)의 출력단(MOS트랜지스터(Qn12, Qp12)의 드레인 공통접속점)이 접속되고, 또한 CMOS인버터(122)의 입력단(MOS트랜지스터(Qn12, Qp12)의 게이트 공통접속점)와 CMOS인버터(121)의 출력단(MOS트랜지스터(Qn11, Qp11)의 드레인 공통접점)이 접속되어 있다.
또, CMOS인버터(121)의 입력단에는 스위치(SW7)를 거쳐서 신호원(123)에서 데이터신호가 입력되고, CMOS인버터(122)의 입력단에 스위치(SW8)를 거쳐서 전압원(124)에서 비교전압이 부여된다. CMOS인버터(121, 122)의 전원측 공통접속점은, 스위치(SW3)를 거쳐서 전원(VDD)에 접속되어 있다. 스위치(SW7, SW8)는, 샘플링펄스(도 3의 시프트 레지스터(31U, 31D)에서 공급된다)에 의해 직접 스위칭 제어되고, 스위치(SW9)는, 인버터(145)를 거친 샘플링펄스의 반전펄스에 의해 스위칭 제어된다.
CMOS인버터(121)의 게이트접속점, 즉 노드(A)의 전위는, 인버터(126)로 반전되어서 다음단의 선순차화 래치회로(도 3의 선순차화 래치회로(33U, 33D)에 상당)에 공급된다. CMOS인버터(122)의 게이트 공통접속점, 즉 노드(B)의 전위는, 인버터(127)에서 반전되어서 다음단의 선순차화 래치회로에 공급된다.
상기 구성의 샘플링 래치회로에 있어서, CMOS인버터(121)와 CMOS인버터(122)가 차동회로에 의한 비교기를 구성하고 있고, 따라서 NchMOS트랜지스터(Qn11)와 NchMOS트랜지스터(Qn12)가 쌍으로 동작하고, PchMOS트랜지스터(Qp11)와 PchMOS트랜지스터(Qp12)가 쌍으로 동작한다.
이와 같이, 차동회로 등 쌍으로 동작하는 트랜지스터회로에서는, 트랜지스터 쌍으로서 특성이 동일한 것을 이용할 필요가 있다. 그래서, 차동회로구성의 비교기를 이용한 샘플링 래치회로에 있어서, CMOS인버터(121)의 MOS트랜지스터(Qn11, Qp11) 및 CMOS인버터(122)의 MOS트랜지스터(Qn12, Qp12)를, 임계치전압(Vth)의 흐트러짐이 작은 듀얼게이트구조의 TFT를 이용해서 구성하는 것으로, 회로의 신뢰성을 높일 수 있는 동시에, 안정한 동작을 시키는 것이 가능하게 된다.
또한, 본 예에서는, 샘플링 래치회로에 있어서, CMOS인버터(121)의 MOS트랜지스터(Qn11, Qp11) 및 CMOS인버터(122)의 MOS트랜지스터(Qn12, Qp12)를, 듀얼게이트구조의 TFT를 이용해서 구성하는 것으로 하였지만, 이것에 한정되는 것은 아니며, 스위치(SW7, SW8)로서 이용되는 트랜지스터에 대해서도, 듀얼게이트구조의 TFT를 이용해서 구성하는 것으로, 회로의 신뢰성을 높일 수 있는 동시에, 안정한 동작을 시키는 것이 가능하게 된다.
전원전압을 취급하는 회로, 즉 전원회로(16), 대향전극전압 발생회로(17) 및 기준전압 발생회로(18)의 구체적인 회로예로서는, 상술한 각 회로구성을 예로 들 수 있다.
여기서는, 소진폭의 신호를 취급하는 회로로서 샘플링 래치회로(32U, 32D)를, 전원전압을 취급하는 회로로서 전원회로(16), 대향전극전압 발생회로(17) 및 기준전압 발생회로(18)를 각각 예로 들었지만, 이들은 일 예에 불과하며, 다른 회로에 대해서도, 듀얼게이트구조의 TFT를 이용해서 구성하는 회로의 대상으로 하여도 좋은 것은 물론이다.
상술한 바와 같이, 구동회로 일체형의 폴리실리콘 TFT-액티브 매트릭스형의 액정표시장치에 있어서, 소진폭의 신호를 취급하는 회로 및 전원전압을 취급하는 회로의 적어도 한편, 혹은 소진폭의 신호를 취급하는 회로의 일부 혹은 전원전압을 취급하는 회로의 일부에 대해서는 듀얼게이트구조의 TFT를 이용해서 작성하고, 그 이외의 회로에 대해서는 톱게이트구조 혹은 보텀게이트구조의 TFT를 이용해서 작성함으로써, 임계치전압(Vth)의 흐트러짐을 억제한, 고신뢰성의 회로나, 전류능력을 높인 회로를 구성할 수 있다.
또, 소진폭의 신호를 취급하는 각 회로나 전원전압을 취급하는 회로에 대해서도, 표시영역부(12)와 함게 동일 기판 상에 일체 형성함으로써, 인터페이스 단자수가 적어도 되는, 세트의 소형화, 저코스트화, IC단자수의 삭감, 노이즈저감 등이 가능하게 되며, 더구나 듀얼게이트구조의 TFT와 톱게이트구조 혹은 보텀게이트구조의 TFT와의 겸용에 의해, 회로규모를 억제할 수 있기 때문에, 좁은 액자의 구동회로 일체형 표시장치를 실현할 수 있다.
또한, 본 발명에 관계되는 표시장치에 있어서는, 표시영역부(12)와 함께 동일한 유리기판(11) 상에 일체 형성하는 주변회로로서, 타이밍 발생회로(15), 전원회로(16), 대향전극전압 발생회로(17) 및 기준전압 발생회로(18)를 예로 들었지만, 이들의 회로 이외에도, 예를 들면 도 36에 나타내는 바와 같이, CPU 인터페이스회로(131), 화상메모리회로(132), 광센서회로(133) 및 광원구동회로(134) 등의 주변회로를 예로 들 수 있다.
여기서, CPU 인터페이스회로(131)는, 외부의 CPU와의 사이에서 데이터의 입출력을 행하기 위한 회로이다. 화상메모리회로(132)는, 외부에서 CPU 인터페이스회로(131)를 통해서 입력되는 화상데이터, 예를 들면 정지화상데이터를 격납하기 위한 메모리이다. 광센서회로(133)는, 예를 들면 본 액정표시장치를 이용하는 환경의 밝기 등, 외부광의 강도를 검지하는 센서이며, 그 검지정보를 광원구동회로(134)에 부여한다. 광원구동회로(134)는, 표시영역부(12)를 조명하는 백라이트 혹은 프런트라이트를 구동하는 회로이며, 센서회로(133)에서 부여되는 외부광의 강도정보에 의거해서 그들 광원의 밝기를 조정한다.
이들의 주변회로(131∼134)를 표시영역부(12)와 함께 동일한 유리기판(11) 상에 일체 형성하는데 있어서도, 그들의 회로를 구성하는 회로소자의 전부, 혹은 적어도 능동소자(혹은 능동/수동소자)를 유리기판(11) 상에 작성하도록 하는 것에서, 장치의 소형화, 저코스트화가 가능하게 된다.
또한, 상기 각 실시형태에서는, 액티브 매트릭스형의 액정표시장치에 적용한 경우를 예로 채택해서 설명하였으나, 이것에 한정되는 것은 아니며, 전계발광(elecrtoluminescence; EL)소자를 각 화소의 전기광학소자로서 이용한 EL표시장치 등의 다른 액티브 매트릭스형의 표시장치에도 동일하게 적용 가능하다.
또, 상기 각 실시형태에 관계되는 액티브 매트릭스형의 표시장치는, 개인용 컴퓨터, 워드프로세서 등의 OA기기나 텔레비전 수상기 등의 디스플레이로서 이용되는 외, 특히 장치 본체의 소형화, 콤팩트화가 진행되고 있는 휴대전화기나 PDA 등의 휴대단말의 출력표시부로서 이용하여 호적한 것이다.
도 37은, 본 발명이 적용되는 휴대단말, 예를 들면 휴대전화기의 구성의 개략을 나타내는 외관도이다.
본 예에 관계되는 휴대전화기는, 장치본체(141)의 전면측에, 스피커부(142), 출력표시부(143), 조작부(144) 및 마스크부(145)가 상측부에서 순서로 배치된 구성 으로 되어 있다. 이러한 구성의 휴대전화기에 있어서, 출력표시부(143)에는 예를 들면 액정표시장치가 이용되고, 이 액정표시장치로서, 상술한 각 실시형태에 관계되는 액티브 매트릭스형의 액정표시장치가 이용된다.
이와 같이, 휴대전화기 등의 휴대단말에 있어서, 상술한 각 실시형태에 관계되는 액티브 매트릭스형의 액정표시장치를 출력표시부(143)으로서 이용함으로써, 당해 액정표시장치에 탑재되는 타이밍 발생회로의 회로구성이 간단하고, 표시장치의 소형화, 저코스트화, 저소비전력화를 도모할 수 있고, 더욱이는 당해 액정표시장치가 좁은 액자로, 그 구성회로가 성능이 우수한 특성을 가지기 때문에, 단말본체의 소형화, 저코스트화, 저소비전력화, 더욱이는 성능향상이 가능하게 된다.
이상 설명한 바와 같이, 본 발명에 의하면, 타이밍 발생회로, 이것을 탑재한 액티브 매트릭스형의 표시장치 혹은 이것을 표시부로서 이용한 휴대단말에 있어서, 수직구동회로 및 수평구동회로의 적어도 한편에서 생성되는 타이밍 정보를 기초로, 수직구동회로 및 수평구동회로으 적어도 한편에서 이용하는 타이밍신호를 생성하도록 함으로써, 수직구동회로 및 수평구동회로의 적어도 한편의 회로의 일부를 타이밍신호의 생성에 겸용할 수 있는 분만큼 회로구성을 간략화 할 수 있기 때문에, 세트의 소형화, 저코스트화, 더욱이는 저소비전력화가 가능하게 된다.

Claims (54)

  1. 삭제
  2. 삭제
  3. 전기광학소자를 가지는 화소가 행렬형으로 배치되어서 이루는 표시영역부와, 상기 표시영역부의 각 화소를 행단위로 선택하는 수직구동회로와, 상기 수직구동회로에 의해 선택된 행의 각 화소에 대해서 화상신호를 공급하는 수평구동회로와, 상기 수직구동회로 및 상기 수평구동회로의 한편에서 생성되는 타이밍정보를 기초로 상기 수직구동회로 및 상기 수평구동회로의 한편에서 이용하는 타이밍신호를 발생하는 타이밍 발생회로를 갖춘 것을 특징으로 하는 표시장치에 있어서,
    상기 수직구동회로 및 상기 수평구동회로의 적어도 한편은, 어드레스 제어를 행하고 또한 타이밍 데이터를 생성하기 위한 카운트동작을 행하는 시프트레지스터 혹은 카운터회로를 가지며, 상기 타이밍 발생회로는, 상기 시프트레지스터 혹은 상기 카운터회로에서 생성되는 상기 타이밍테이터에 의거해서 상기 타이밍신호를 발생하는 것을 특징으로 하는 표시장치.
  4. 제 3항에 있어서,
    상기 수평구동회로는, 어드레스 제어를 행하고 또한 타이밍 데이터를 생성하기 위한 카운트동작을 행하는 시프트레지스터 혹은 카운터회로와, 상기 시프트레지스터 혹은 상기 카운터회로에서 순차 출력되는 타이밍 데이터에 의거해서 상기 표시영역부에 표시하는 영상신호를 래치하는 래치회로를 가지며, 상기 타이밍 발생회로는, 상기 시프트레지스터 혹은 상기 카운터회로에서 생성되는 상기 타이밍 데이터의 일부를 이용해서 상기 래치회로의 래치제어펄스를 발생하는 것을 특징으로 하는 표시장치.
  5. 제 3항에 있어서,
    상기 수직구동회로는, 출력인에이블 펄스가 부여됨으로써 주사펄스를 출력하는 출력인에이블회로를 가지며, 상기 타이밍 발생회로는, 상기 수평구동회로의 시프트레지스터 혹은 카운터회로에서 순차 출력되는 타이밍 데이터에 의거해서 상기 출력인에이블 펄스를 발생하는 것을 특징으로 하는 표시장치.
  6. 제 3항에 있어서,
    상기 표시영역부의 일부의 영역에만 정보를 표시하는 일부화면 표시모드를 선택적으로 취하고, 상기 타이밍 발생회로는, 상기 수평구동회로의 시프트레지스터 혹은 카운터회로에서 순차 출력되는 타이밍 데이터에 의거해서 상기 일부화면 표시모드의 제어신호를 발생하는 것을 특징으로 하는 표시장치.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 전기광학소자를 가지는 화소가 행렬형으로 배치되어서 이루는 표시영역부와 함께, 상기 표시영역부의 각 화소를 행단위로 선택하는 수직구동회로 및 상기 수직구동회로에 의해 선택된 행의 각 화소에 대해서 화상신호를 공급하는 수평구동회로가 동일 기판상에 일체 형성되어서 이루는 표시장치에 있어서, 상기 수평구동회로를 구성하는 시프트레지스터가 상기 표시영역부에 대해서 가장 외측에 배치되고, 상기 시프트레지스터의 또한 외측에 단상의 전송클럭을 상기 시프트레지스터의 각 전송단에 대해서 전송하는 클럭선이 배선되어 있는 것을 특징으로 하는 표시장치.
  13. 제 12항에 있어서,
    상기 시프트레지스터의 각 전송단과 상기 클럭선과의 사이에, 상기 시프트레지스터의 각 전송단에 대해서 상기 단상의 전송클럭을 선택적으로 공급하는 스위치가 설치되어 있는 것을 특징으로 하는 표시장치.
  14. 제 13항에 있어서,
    상기 시프트레지스터의 각 전송단은, 상기 스위치를 통해서 공급되는 상기 단상의 전송클럭을 래치하는 래치회로와, 전단의 전송단의 래치출력과 자기단의 전송단의 래치출력에 의거해서 상기 스위치를 제어하는 클럭선택 제어회로를 가지는 것을 특징으로 하는 표시장치.
  15. 제 12항에 있어서,
    상기 동일 기판상에 도트클럭을 2분주하여 상기 단상의 전송클럭을 생성하는 클럭생성회로가 설치되어 있는 것을 특징으로 하는 액티브 매트릭스형의 표시장치.
  16. 제 12항에 있어서,
    상기 수평구동회로는, 상기 표시영역부의 2변에 따라서 한 쌍 배치되어 있는 것을 특징으로 하는 표시장치.
  17. 제 16항에 있어서,
    상기 한 쌍의 수평구동회로 중의 각 시프트레지스터는, 서로 위상이 90。 다른 2종류의 전송클럭에 의거해서 동작하는 것을 특징으로 하는 표시장치.
  18. 제 17항에 있어서,
    상기 동일 기판상에 도트클럭을 4분주하여 상기 2종류의 전송클럭을 생성하 는 클럭생성회로가 설치되어 있는 것을 특징으로 하는 표시장치.
  19. 제 12항에 있어서,
    상기 전기광학소자가 액정셀인 것을 특징으로 하는 표시장치.
  20. 제 12항에 있어서,
    상기 전기광학소자가 전계발광소자인 것을 특징으로 하는 표시장치.
  21. 액정셀을 포함하는 화소가 행렬형으로 배치되어서 이루는 표시영역부와, 상기 액정셀의 대향전극에 대해서 각 화소 공통으로 부여하는 대향전극전압을 발생하는 대향전극전압 발생회로와, 상기 표시영역부의 각 화소를 행단위로 선택하는 수직구동회로와, 상기 수직구동회로에 의해 선택된 행의 각 화소에 대해서 화상신호를 공급하는 수평구동회로를 갖추고, 상기 대향전극전압 발생회로의 일부의 회로부분은, 상기 표시영역부와 함께 동일 기판상에 동일 프로세스를 이용해서 작성되어 있는 것을 특징으로 하는 표시장치.
  22. 제 21항에 있어서,
    상기 수직구동회로 및 상기 수평구동회로는, 상기 표시영역부와 함께 동일 기판상에 동일 프로세스를 이용해서 작성되어 있는 것을 특징으로 하는 표시장치.
  23. 제 22항에 있어서,
    상기 대향전극전압 발생회로의 일부의 회로부분은, 상기 기판상에 있어서 상기 수평구동회로가 배치되어 있지 않은 변의 어느 쪽에 배치되어 있는 것을 특징으로 하는 표시장치.
  24. 제 21항에 있어서,
    상기 대향전극전압 발생회로는, 정측 전원전압과 부측 전원전압을 일정한 주기로 스위칭하여 출력하는 스위치회로와, 이 스위치회로의 출력전압의 직류레벨을 변환하여 상기 대향전극 전압으로서 출력하는 레벨변환회로를 가지는 것을 특징으로 하는 표시장치.
  25. 제 24항에 있어서,
    상기 레벨변환회로는 그 변환레벨이 조정 가능한 것을 특징으로 하는 표시장치.
  26. 제 24항에 있어서,
    상기 스위치회로는 상기 표시영역부와 함께 동일 기판상에 동일 프로세스를 이용해서 작성되고, 상기 레벨변환회로의 일부의 회로부분은 상기 기판의 외부에서 작성되어 있는 것을 특징으로 하는 표시장치.
  27. 제 24항에 있어서,
    상기 레벨변환회로는, 상기 스위치회로의 출력전압의 직류성분을 차단하는 콘덴서와, 상기 콘덴서를 거친 상기 스위치회로의 출력전압에 대해서 부여하는 직류전압을 발생하는 직류전압 발생회로를 가지는 것을 특징으로 하는 표시장치.
  28. 제 27항에 있어서,
    상기 레벨변환회로 중의 상기 콘덴서는 상기 기판의 외부에서 작성되고, 나머지의 모든 회로부분은 상기 표시영역부와 함께 동일 기판상에 동일 프로세스를 이용해서 작성되어 있는 것을 특징으로 하는 표시장치.
  29. 제 24항에 있어서,
    상기 수평구동회로는, 복수의 기준전압 중에서 입력되는 디지털 화상데이터에 대응하는 기준전압을 선택하여 아날로그 화상신호로서 출력하는 기준전압 선택형 DA변환회로를 가지며, 상기 대향전극전압 발생회로의 상기 스위치회로의 출력전압 혹은 상기 레벨변환회로의 출력전압을 상기 복수의 기준전압 중의 백신호용 혹은 흑색호용의 기준전압으로서 이용하는 것을 특징으로 하는 표시장치.
  30. 전기광학소자를 가지는 화소가 행렬형으로 배치되어서 이루는 표시영역부와, 상기 표시영역부의 각 화소를 행단위로 선택하는 수직구동회로와, 복수의 기준전압 을 발생하는 기준전압 발생회로와, 상기 복수의 기준전압 중에서 디지털데이터에 대응한 기준전압을 선택하는 기준전압 선택형 DA변환회로를 가지며, 이 DA변환회로에서 선택된 기준전압을 화상신호로서 상기 수직구동회로에 의해 선택된 행의 각 화소에 대해서 공급하는 수평구동회로를 갖추고, 상기 기준전압 발생회로는, 상기 표시영역부, 상기 수직구동회로 및 상기 수평구동회로와 함께 동일 기판 상에 동일 프로세스를 이용해서 작성되어 있는 것을 특징으로 하는 표시장치.
  31. 제 30항에 있어서,
    상기 표시영역부의 각 화소에 있어서, 상기 전기발광소자를 구동하는 능동소자가 박막트랜지스터로 이루며, 상기 수직구동회로, 상기 수평구동회로 및 상기 기준전압 발생회로는 박막트랜지스터를 이용해서 구성되어 있는 것을 특징으로 하는 표시장치.
  32. 제 30항에 있어서,
    상기 기준전압 발생회로는, 상기 기판 상에 있어서 상기 수평구동회로가 배치되어 있지 않은 변의 어느 쪽에 배치되어 있는 것을 특징으로 하는 표시장치.
  33. 제 30항에 있어서,
    상기 수평구동회로는 상기 표시영역부에 대해서 그 상하에 한 쌍 배치되어 있고, 상기 기준전압 발생회로는, 그 한 쌍의 수평구동회로에서 등거리의 위치에 1개 배치되어 있는 것을 특징으로 표시장치.
  34. 제 30항에 있어서,
    상기 전기광학소자가 액정셀인 것을 특징으로 하는 표시장치.
  35. 제 30항에 있어서,
    상기 전기광학소자가 전계발광소자인 것을 특징으로 하는 표시장치.
  36. 전기광학소자를 가지는 화소가 행렬형으로 배치되어서 이루는 표시영역부와, 상기 표시영역부의 각 화소를 행단위로 선택하는 수직구동회로와, 복수의 기준전압을 발생하는 기준전압 발생회로와, 상기 복수의 기준전압 중에서 디지털 화상데이터에 대응한 기준전압을 선택하는 기준전압 선택형 DA변환회로를 가지며, 이 DA변환회로에서 선택된 기준전압을 화상신호로서 상기 수직구동회로에 의해 선택된 행의 각 화소에 대해서 공급하는 수평구동회로와, 각종 타이밍신호를 발생하여 각 회로부에 부여하는 타이밍 발생회로와, 단일의 직류전압을 전압치가 다른 복수 종류의 직류전압으로 변환하여 각 회로부에 부여하는 전원전압 변환회로를 갖추고, 상기 수직구동회로, 상기 기준전압 발생회로, 상기 수평구동회로, 상기 타이밍 발생회로 및 상기 전원전압 변환회로는, 상기 표시영역부와 함께 동일 기판상에 동일 프로세스를 이용해서 작성되어 있는 것을 특징으로 하는 표시장치.
  37. 제 36항에 있어서,
    화상데이터를 격납하는 화상메모리회로를 또한 갖추고, 이 화상메모리가 상기 표시영역부와 함께 동일 기판상에 동일 프로세스를 이용해서 작성되어 있는 것을 특징으로 하는 표시장치.
  38. 제 36항에 있어서,
    데이터의 입출력을 행하는 인터페이스회로를 또한 갖추고, 이 인터페이스회로가 상기 표시영역부와 함께 동일 기판상에 동일 프로세스를 이용해서 작성되어 있는 것을 특징으로 하는 표시장치.
  39. 제 36항에 있어서,
    외부광의 강도를 검지하는 광센서회로를 또한 갖추고, 이 광센서회로가 상기 표시영역부와 함께 동일 기판상에 동일 프로세스를 이용해서 작성되어 있는 것을 특징으로 하는 표시장치.
  40. 제 36항에 있어서,
    상기 전기광학소자 액정셀인 것을 특징으로 하는 표시장치.
  41. 제 40항에 있어서,
    상기 액정셀의 대향전극에 인가하는 전압을 발생하는 대향전극전압 발생회로 를 또한 갖추고, 이 대향전극 발생회로가 상기 표시영역부와 함께 동일 기판상에 동일 프로세스를 이용해서 작성되어 있는 것을 특징으로 하는 액티브 매트릭스형의 표시장치.
  42. 제 36항에 있어서,
    상기 전기광학소자가 전계발광소자인 것을 특징으로 하는 표시장치.
  43. 전기광학소자를 가지는 화소가 행렬형으로 배치되어서 이루는 표시영역부와 함께, 쌍으로 동작하는 트랜지스터를 포함하는 트랜지스터회로를 동일 기판상에 일체적으로 형성하여 이루고, 상기 트랜지스터회로는, 채널을 끼우고 배치되고 또한, 서로 접속된 한 쌍의 게이트를 가지는 듀얼게이트구조의 박막트랜지스터로 작성되어 있는 것을 특징으로 하는 표시장치.
  44. 제 43항에 있어서,
    상기 표시영역부와 함께 동일 기판상에 형성되고, 입력화상데이터를 순차 샘플링하여 래치하는 샘플링 래치회로를 포함하는 수평구동회로를 또한 구비하고, 상기 트랜지스터회로는, 상기 샘플링 래치회로를 구성하는 차동회로인 것을 특징으로 하는 표시장치.
  45. 제 43항에 있어서,
    상기 전기광학소자가 액정셀인 것을 특징으로 하는 표시장치.
  46. 제 43항에 있어서,
    상기 전기광학소자가 전계발광소자인 것을 특징으로 하는 표시장치.
  47. 전기광학소자를 가지는 화소가 행렬형으로 배치되어서 이루는 표시영역부와 함께, 소진폭의 신호를 취급하는 제 1회로와 전원전압을 취급하는 제 2회로를 동일 기판상에 일체적으로 형성하여 이루고, 상기 제 1, 제 2회로의 적어도 한편의 회로는, 채널을 끼워서 배치되고 또한 서로 접속된 한 쌍의 게이트를 가지는 듀얼게이트구조의 박막트랜지스터로 작성되어 있는 것을 특징으로 하는 표시장치.
  48. 제 47항에 있어서,
    상기 제 1회로는, 외부에서 데이터신호, 마스터클럭신호 혹은 동기신호를 거둬드리는 회로인 것을 특징으로 하는 표시장치.
  49. 제 47항에 있어서,
    상기 표시영역부와 함께 동일 기판상에 형성되고, 입력되는 화상데이터를 순차 샘플링하여 래치하는 샘플링 래치회로를 포함하는 수평구동회로를 또한 구비하고, 상기 제 1회로는, 상기 샘플링 래치회로를 구성하는 차동회로인 것을 특징으로 하는 표시장치.
  50. 제 47항에 있어서,
    상기 제 2회로는, 단일 직류전압을 전압치가 다른 복수의 직류전압으로 변환하는 전원전압 변환회로인 것을 특징으로 하는 표시장치.
  51. 제 47항에 있어서,
    상기 표시영역부와 함께 동일 기판상에 형성되고, 입력화상 데이터를 순차 샘플링하여 래치하는 샘플링 래치회로와, 상기 샘플링 래치회로의 각 래치데이터를 선순차화 하는 선순차화 래치회로와, 상기 선순차화 래치회로에서 선순차화된 디지털 화상데이터를 아날로그 화상신호로 변환하는 기준전압 선택형 DA변환회로를 포함하는 수평구동회로를 또한 구비하고, 상기 제 2회로는, 기준전압 선택형 DA변환회로에서 이용하는 복수의 기준전압을 발생하는 기준전압 발생회로인 것을 특징으로 하는 표시장치.
  52. 제 47항에 있어서,
    상기 전기광학소자가 액정셀인 것을 특징으로 하는 표시장치.
  53. 제 52항에 있어서,
    상기 제 2회로는, 상기 표시영역부와 함게 동일 기판상에 형성되고, 상기 액정셀의 대향전극에 인가하는 전압을 발생하는 대향전극전압 발생회로인 것을 특징 으로 하는 표시장치.
  54. 제 47항에 있어서,
    상기 전기발광소자가 전계발광소자인 것을 특징으로 하는 표시장치.
KR1020027010025A 2000-12-06 2001-12-06 표시장치용 타이밍 발생회로 및 이것을 탑재한 표시장치 KR100865542B1 (ko)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00371044 2000-12-06
JP2000371047A JP4062877B2 (ja) 2000-12-06 2000-12-06 アクティブマトリクス型表示装置およびこれを用いた携帯端末
JP2000371043A JP4288849B2 (ja) 2000-12-06 2000-12-06 アクティブマトリクス型表示装置およびこれを用いた携帯端末
JPJP-P-2000-00371043 2000-12-06
JP2000371044A JP2002174823A (ja) 2000-12-06 2000-12-06 アクティブマトリクス型液晶表示装置およびこれを用いた携帯端末
JPJP-P-2000-00371047 2000-12-06
JP2000372354A JP4106865B2 (ja) 2000-12-07 2000-12-07 アクティブマトリクス型表示装置および携帯端末
JP2000372350A JP2002175026A (ja) 2000-12-07 2000-12-07 アクティブマトリクス型表示装置およびこれを用いた携帯端末
JPJP-P-2000-00372350 2000-12-07
JPJP-P-2000-00372354 2000-12-07
JPJP-P-2000-00372355 2000-12-07
JP2000372355A JP2002175053A (ja) 2000-12-07 2000-12-07 アクティブマトリクス型表示装置およびこれを用いた携帯端末
PCT/JP2001/010687 WO2002047061A1 (fr) 2000-12-06 2001-12-06 Circuit generateur d'horloge destine a un affichage et affichage comprenant ce dernier

Publications (2)

Publication Number Publication Date
KR20030011068A KR20030011068A (ko) 2003-02-06
KR100865542B1 true KR100865542B1 (ko) 2008-10-27

Family

ID=27554876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027010025A KR100865542B1 (ko) 2000-12-06 2001-12-06 표시장치용 타이밍 발생회로 및 이것을 탑재한 표시장치

Country Status (5)

Country Link
US (2) US6894674B2 (ko)
EP (1) EP1343134A4 (ko)
KR (1) KR100865542B1 (ko)
CN (1) CN100433100C (ko)
WO (1) WO2002047061A1 (ko)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4011320B2 (ja) * 2001-10-01 2007-11-21 株式会社半導体エネルギー研究所 表示装置及びそれを用いた電子機器
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
JP4011344B2 (ja) * 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003204067A (ja) * 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
US6841797B2 (en) 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
JP4071502B2 (ja) * 2002-01-18 2008-04-02 東芝松下ディスプレイテクノロジー株式会社 平面表示装置
JP3636141B2 (ja) * 2002-02-06 2005-04-06 双葉電子工業株式会社 蛍光表示管用多重アノードドライバ回路及びそれを用いた蛍光表示管
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US6930326B2 (en) * 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
JP2003302648A (ja) * 2002-04-09 2003-10-24 Hitachi Displays Ltd 液晶表示装置
KR100616338B1 (ko) * 2002-10-09 2006-08-29 미쓰비시덴키 가부시키가이샤 구동회로 및 화상표시장치
JP2004138958A (ja) 2002-10-21 2004-05-13 Semiconductor Energy Lab Co Ltd 表示装置
US20040125283A1 (en) * 2002-12-30 2004-07-01 Samson Huang LCOS imaging device
TWI244061B (en) * 2003-05-22 2005-11-21 Toppoly Optoelectronics Corp Operation method for local display mode monitor
JP4082282B2 (ja) * 2003-06-06 2008-04-30 ソニー株式会社 液晶表示装置および携帯端末
JP3947848B2 (ja) * 2003-06-12 2007-07-25 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3726910B2 (ja) * 2003-07-18 2005-12-14 セイコーエプソン株式会社 表示ドライバ及び電気光学装置
JP4089546B2 (ja) * 2003-08-04 2008-05-28 ソニー株式会社 表示装置およびその駆動方法
US7710379B2 (en) * 2003-09-01 2010-05-04 Semiconductor Energy Laboratory Co., Ltd Display device and method thereof
JP2005208582A (ja) * 2003-12-24 2005-08-04 Sanyo Electric Co Ltd 光センサおよびディスプレイ
JP2005234241A (ja) * 2004-02-19 2005-09-02 Sharp Corp 液晶表示装置
JP2005295692A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 信号出力装置及び基板装置
CN100373443C (zh) * 2004-06-04 2008-03-05 联咏科技股份有限公司 源极驱动器、源极驱动器阵列、具有此阵列的驱动电路及显示器
CN101320754A (zh) * 2004-09-17 2008-12-10 日本电气株式会社 半导体器件
TWI265473B (en) * 2004-11-19 2006-11-01 Himax Tech Ltd Liquid crystal display and driving circuit
JP2008089619A (ja) * 2005-03-29 2008-04-17 Sharp Corp 表示装置および電子機器
WO2006118028A1 (ja) * 2005-04-28 2006-11-09 Sharp Kabushiki Kaisha 液晶表示装置
US20090122039A1 (en) * 2005-04-28 2009-05-14 Hiromi Katoh Display apparatus and electronic device provided with the same
US8085256B2 (en) * 2005-04-28 2011-12-27 Sharp Kabushiki Kaisha Electronic device
JPWO2006117956A1 (ja) * 2005-04-28 2008-12-18 シャープ株式会社 液晶表示装置
KR100688805B1 (ko) * 2005-05-04 2007-03-02 삼성에스디아이 주식회사 발광표시장치 및 그의 구동방법
US7863660B2 (en) * 2005-05-31 2011-01-04 Sharp Kabushiki Kaisha Photodiode and display device
JP2008203282A (ja) * 2005-06-03 2008-09-04 Sharp Corp 画像表示装置
KR101147836B1 (ko) * 2005-06-30 2012-05-18 엘지디스플레이 주식회사 유기발광다이오드 표시장치
JP4721140B2 (ja) * 2005-08-23 2011-07-13 セイコーエプソン株式会社 シフトレジスタ、走査線駆動回路、マトリクス型装置、電気光学装置、電子機器
JP5100993B2 (ja) * 2005-09-09 2012-12-19 ティーピーオー、ホンコン、ホールディング、リミテッド 液晶駆動回路およびこれを有する液晶表示装置
KR100619549B1 (ko) * 2005-09-13 2006-09-01 (주)한비젼 다층 기판을 이용한 이미지 센서의 포토 다이오드 제조방법및 그 콘택방법 및 그 구조
TW200725531A (en) * 2005-12-23 2007-07-01 Innolux Display Corp Liquid crystal display and method for adjusting brightness of backlight of the liquid crystal display
KR101263531B1 (ko) * 2006-06-21 2013-05-13 엘지디스플레이 주식회사 액정표시장치
KR101229019B1 (ko) * 2006-06-30 2013-02-15 엘지디스플레이 주식회사 액정표시장치 및 이의 구동회로
KR101330817B1 (ko) * 2006-06-30 2013-11-15 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법
KR101277975B1 (ko) * 2006-09-07 2013-06-27 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 구비한 데이터 드라이버,액정표시장치
JP5246726B2 (ja) * 2006-10-05 2013-07-24 株式会社ジャパンディスプレイウェスト シフトレジスタ回路および表示装置
KR101344835B1 (ko) * 2006-12-11 2013-12-26 삼성디스플레이 주식회사 게이트 구동 신호 지연을 감소시키는 방법 및 액정 표시장치
KR20080057501A (ko) * 2006-12-20 2008-06-25 삼성전자주식회사 액정표시장치 및 이의 구동방법
TWI336871B (en) 2007-02-02 2011-02-01 Au Optronics Corp Source driver circuit and display panel incorporating the same
JP5211591B2 (ja) * 2007-09-10 2013-06-12 セイコーエプソン株式会社 データ線駆動回路、電気光学装置及び電子機器
TWI382222B (zh) * 2008-05-14 2013-01-11 Au Optronics Corp 用於液晶顯示裝置之分時多工之資料驅動電路
US8421779B2 (en) * 2008-05-29 2013-04-16 Himax Technologies Limited Display and method thereof for signal transmission
JP5414213B2 (ja) * 2008-07-18 2014-02-12 株式会社ジャパンディスプレイ 画像表示装置およびその製造方法
JP2010091686A (ja) * 2008-10-06 2010-04-22 Rohm Co Ltd タイミングコントロール回路およびそれを用いた表示装置および電子機器
JP2010113274A (ja) * 2008-11-10 2010-05-20 Seiko Epson Corp ビデオ電圧供給回路、電気光学装置および電子機器
JP5203293B2 (ja) * 2009-05-21 2013-06-05 株式会社ジャパンディスプレイウェスト 表示装置および電子機器
CN101567173B (zh) * 2009-05-26 2011-11-09 重庆大学 光栅光调制器投影装置的控制扫描电路
TWI634642B (zh) 2009-08-07 2018-09-01 半導體能源研究所股份有限公司 半導體裝置和其製造方法
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101843558B1 (ko) 2009-10-09 2018-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 시프트 레지스터, 표시 장치, 및 그 구동 방법
US8395156B2 (en) * 2009-11-24 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
US8598586B2 (en) * 2009-12-21 2013-12-03 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
US8383434B2 (en) 2010-02-22 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
WO2011145738A1 (en) 2010-05-20 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
KR101757722B1 (ko) * 2010-08-09 2017-07-17 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
TWI538218B (zh) 2010-09-14 2016-06-11 半導體能源研究所股份有限公司 薄膜電晶體
TWI410921B (zh) * 2010-09-29 2013-10-01 Au Optronics Corp 顯示器驅動電路及顯示器驅動方法
KR102005485B1 (ko) 2011-11-04 2019-07-31 삼성디스플레이 주식회사 표시 패널
JP6076714B2 (ja) 2012-11-30 2017-02-08 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
CN102982780B (zh) * 2012-12-12 2015-09-30 中颖电子股份有限公司 液晶显示面板的内置高电平产生电路
JP6562638B2 (ja) * 2015-01-22 2019-08-21 イー インク コーポレイション 電気光学装置のデータ線駆動回路、電気光学装置、及び電子機器
TWI612508B (zh) * 2016-07-22 2018-01-21 友達光電股份有限公司 顯示裝置及其資料驅動器
KR102484504B1 (ko) * 2016-07-29 2023-01-04 엘지디스플레이 주식회사 타이밍 컨트롤러 및 이를 이용한 유기발광표시장치
CN107331358B (zh) * 2017-07-19 2019-11-15 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示面板栅极信号控制方法
CN108182903A (zh) * 2018-01-31 2018-06-19 深圳市华星光电技术有限公司 时序控制器及显示面板
CN109166518A (zh) * 2018-10-12 2019-01-08 中国科学院微电子研究所 列驱动器以及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0235492A (ja) * 1988-07-26 1990-02-06 Matsushita Electric Ind Co Ltd 液晶表示装置
JPH07287208A (ja) * 1994-04-18 1995-10-31 Sony Corp 表示装置用走査回路および平面表示装置
JPH07287553A (ja) * 1994-04-18 1995-10-31 Sony Corp 表示パネル
JP2000075842A (ja) * 1998-08-31 2000-03-14 Sony Corp 液晶表示装置およびそのデータ線駆動回路
JP2000227585A (ja) * 1999-02-05 2000-08-15 Hitachi Ltd 駆動回路一体型液晶表示装置
JP2000231124A (ja) * 1999-02-12 2000-08-22 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
JP2000305527A (ja) * 1999-04-20 2000-11-02 Seiko Epson Corp 電気光学装置の駆動回路、電気光学装置、および、電子機器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56104387A (en) 1980-01-22 1981-08-20 Citizen Watch Co Ltd Display unit
JP3312423B2 (ja) 1993-06-21 2002-08-05 ソニー株式会社 平面表示装置、アクティブマトリクス基板および検査方法
JP3207693B2 (ja) * 1994-12-13 2001-09-10 シャープ株式会社 画像表示装置
JP2903990B2 (ja) * 1994-02-28 1999-06-14 日本電気株式会社 走査回路
WO1996021880A1 (fr) * 1995-01-11 1996-07-18 Seiko Epson Corporation Circuit d'alimentation, affichage a cristaux liquides et dispositif electronique
JP3135810B2 (ja) 1995-01-31 2001-02-19 シャープ株式会社 画像表示装置
KR100272723B1 (ko) * 1996-06-06 2000-11-15 니시무로 타이죠 평면표시장치
TW455725B (en) * 1996-11-08 2001-09-21 Seiko Epson Corp Driver of liquid crystal panel, liquid crystal device, and electronic equipment
JPH1154268A (ja) * 1997-08-08 1999-02-26 Sanyo Electric Co Ltd 有機エレクトロルミネッセンスディスプレイ装置
US6580411B1 (en) * 1998-04-28 2003-06-17 Sharp Kabushiki Kaisha Latch circuit, shift register circuit and image display device operated with a low consumption of power
JP2000122616A (ja) * 1998-10-12 2000-04-28 Hitachi Ltd スイッチ回路を備えた液晶表示装置
JP4048627B2 (ja) * 1998-10-20 2008-02-20 カシオ計算機株式会社 表示装置
JP2000187470A (ja) * 1998-12-22 2000-07-04 Sharp Corp 液晶表示装置
JP2000227608A (ja) 1999-02-05 2000-08-15 Hitachi Ltd 液晶表示装置
JP2000333444A (ja) * 1999-05-21 2000-11-30 Seiko Epson Corp チャージポンプ回路、半導体装置、液晶表示装置及びそれを含む電子機器
JP2001109437A (ja) * 1999-10-12 2001-04-20 Fujitsu Ltd 液晶パネルの駆動回路及び液晶制御信号発生回路とそれらを備えた液晶表示装置及び液晶表示装置の制御方法
JP3622592B2 (ja) * 1999-10-13 2005-02-23 株式会社日立製作所 液晶表示装置
JP4612153B2 (ja) 2000-05-31 2011-01-12 東芝モバイルディスプレイ株式会社 平面表示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0235492A (ja) * 1988-07-26 1990-02-06 Matsushita Electric Ind Co Ltd 液晶表示装置
JPH07287208A (ja) * 1994-04-18 1995-10-31 Sony Corp 表示装置用走査回路および平面表示装置
JPH07287553A (ja) * 1994-04-18 1995-10-31 Sony Corp 表示パネル
JP2000075842A (ja) * 1998-08-31 2000-03-14 Sony Corp 液晶表示装置およびそのデータ線駆動回路
JP2000227585A (ja) * 1999-02-05 2000-08-15 Hitachi Ltd 駆動回路一体型液晶表示装置
JP2000231124A (ja) * 1999-02-12 2000-08-22 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
JP2000305527A (ja) * 1999-04-20 2000-11-02 Seiko Epson Corp 電気光学装置の駆動回路、電気光学装置、および、電子機器

Also Published As

Publication number Publication date
US20030001800A1 (en) 2003-01-02
US20050168428A1 (en) 2005-08-04
EP1343134A4 (en) 2008-07-09
US6894674B2 (en) 2005-05-17
CN100433100C (zh) 2008-11-12
KR20030011068A (ko) 2003-02-06
WO2002047061A1 (fr) 2002-06-13
EP1343134A1 (en) 2003-09-10
CN1422420A (zh) 2003-06-04
US7432906B2 (en) 2008-10-07

Similar Documents

Publication Publication Date Title
KR100865542B1 (ko) 표시장치용 타이밍 발생회로 및 이것을 탑재한 표시장치
US7911434B2 (en) Level converter circuit, display device and portable terminal device
KR100832252B1 (ko) 펄스 출력 회로
TWI386897B (zh) 源極驅動器、光電裝置、及電子機器
KR100687640B1 (ko) 신호처리회로 및 이를 포함하는 화상표시장치
TWI486695B (zh) 液晶顯示面板以及顯示驅動方法
JP2002175053A (ja) アクティブマトリクス型表示装置およびこれを用いた携帯端末
US7932901B2 (en) Timing generating circuit, display apparatus, and portable terminal
US8558852B2 (en) Source driver, electro-optical device, and electronic instrument
JP2002175026A (ja) アクティブマトリクス型表示装置およびこれを用いた携帯端末
JP4984337B2 (ja) 表示パネルの駆動回路及び表示装置
US11763770B2 (en) Array substrate and method for driving the same, display apparatus
US8339387B2 (en) Display device and electronic apparatus
CN108932935B (zh) 源极驱动电路和显示装置
JP2002174823A (ja) アクティブマトリクス型液晶表示装置およびこれを用いた携帯端末
JP2002175027A (ja) アクティブマトリクス型表示装置およびこれを用いた携帯端末
JP4288849B2 (ja) アクティブマトリクス型表示装置およびこれを用いた携帯端末
TW535136B (en) Clock generation circuit for display apparatus and display apparatus incorporating the same
JP2006173779A (ja) デジタルアナログ変換回路および表示装置
JP2002175050A (ja) アクティブマトリクス型表示装置およびこれを用いた携帯端末
US8547366B2 (en) Driving devices for providing driving signals to display arrays

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121015

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131011

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141010

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151012

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee