JP6076714B2

JP6076714B2 - 有機ｅｌ表示装置

Info

Publication number: JP6076714B2
Application number: JP2012261951A
Authority: JP
Inventors: 沼田　祐一; 祐一沼田
Original assignee: Japan Display Inc
Current assignee: Japan Display Inc
Priority date: 2012-11-30
Filing date: 2012-11-30
Publication date: 2017-02-08
Anticipated expiration: 2032-11-30
Also published as: US20140152707A1; JP2014106506A; US9536470B2

Description

本発明は有機EL（エレクトロルミネッセンス）表示装置に関する。

近年、有機エレクトロルミネッセンス材料を表示部の発光素子（有機EL素子）に用いた有機エレクトロルミネッセンス表示装置（Organic Electroluminescence Display：有機ＥＬ表示装置）の開発が盛んになってきている。有機ＥＬ表示装置は、液晶表示装置等とは異なり、有機ＥＬ材料を発光させることにより表示を実現するいわゆる自発光型の表示装置であり、スマートフォンなどの携帯端末機器などに使用され得る。

スマートフォンなどの携帯端末機器では、その高機能化に伴って、メイン画像表示領域外にマイク、カメラ、調光センサ、近接用センサなどの様々な部品が実装されている。メイン画像表示領域の拡大が要求されている一方、メイン画像表示領域を除く額縁周辺領域は縮小化されており、実装する様々な部品の高密度化が求められている。

スマートフォンなどの携帯端末機器において、メール受信などを使用者に通知したり、タッチボタンとして機能するアイコン部を、例えば、図１（ａ）に示すようなLEDを用いて点灯させる形態が知られている。この場合、図１（ｂ）に示すように、CPUからOLED制御ICに出力されるメイン画像表示のためのデータ信号とは別に、CPUからシリアルインターフェースを介してLED制御ICにアイコン部のLEDを駆動するための信号が出力されるが、OLED制御ICの他にLED制御ICの実装が必須となるため、高密度化の妨げとなっていた。

スマートフォンなどの携帯端末機器の回路部品の実装を高密度化するために、図２（ａ）に示すように、有機EL素子による表示領域をメイン画像表示領域だけでなく、アイコン部にまで拡大する形態がある。この場合、図２（ｂ）に示すように、データ信号とともにアイコン部用の信号がシリアルインターフェースを介してOLED制御ICに出力されるが、データを伝達するための信号線の数が増大するため信号線の負荷が増し、駆動周波数も上がり、消費電力が増大するという問題があった。

本発明は上述したような課題を鑑みてなされたものであり、回路部品を高密度で実装することができ、且つ消費電力を低減させることができる有機EL表示装置を提供することを課題とする。

本発明の一実施形態によると、複数の第１の画素を含む第１の表示領域と、複数の第２の画素を含む第２の表示領域とを含む表示部と、複数のトランジスタから構成され、前記第１の表示領域における表示と前記第２の表示領域における表示とを切り換えるスイッチ部と、前記複数の第１の画素を駆動するためのゲート信号と、前記スイッチ部のオン／オフを切り換えるスイッチ信号とを出力するゲート駆動回路と、前記ゲート駆動回路と前記前記複数の第１の画素とを接続して、前記ゲート信号を伝達する複数のゲート線と、前記ゲート駆動回路と前記スイッチ部とを接続して、前記スイッチ信号を前記スイッチ部に伝達するスイッチ制御信号線と、前記複数の第１の画素の輝度に対応する駆動電圧と、前記複数の第２の画素を駆動するための所定の電圧とを提供するソース駆動回路と、前記ソース駆動回路と前記複数の第１の画素及び前記複数の第２の画素とを接続して、前記駆動電圧を前記前記複数の第１の画素に伝達し、且つ前記所定の電圧を前記複数の第２の画素に伝達する複数のデータ線と、を含み、前記スイッチ部は、前記表示部において前記複数の第１の画素が駆動するフレーム期間の間は前記複数の第２の画素を駆動せず、前記表示部において前記複数の第１の画素が駆動しない垂直帰線期間の間に前記前記第２の複数の画素を駆動することを特徴とする有機EL表示装置が提供される。

前記複数の第１の画素及び前記複数の第２の画素の各々は、有機EL素子を含むようにしてもよい。

前記複数のデータ線のうち、所定のデータ線は、前記スイッチ部を介して前記複数の第１の画素及び前記複数の第２の画素に共通に接続されるようにしてもよい。

前記スイッチ部は、前記第１の表示領域と前記第２の表示領域との間に配置され、前記スイッチ部の前記複数のトランジスタの各ゲートは、前記スイッチ制御信号線に共通に接続され、前記複数のトランジスタの各ドレインは、前記第１の表示領域において前記第２の表示領域に対応する位置に配置された第１の画素に接続されたデータ線に接続され、前記複数のトランジスタの各ソースは、前記第２の表示領域における対応する第２の画素に接続するデータ線と接続されているようにしてもよい。

外部から画像データ及び画像データを出力するための複数の制御信号が供給され、供給された前記画像データ及び前記複数の制御信号を処理するCPUと、前記CPUから供給された前記画像データ及び前記複数の制御信号を受けて、画像データ信号を生成し、垂直同期信号、ゲートクロック信号及びゲートスタート信号を生成するタイミング信号生成回路と、表示階調に対応したリファレンス電圧を生成する駆動電圧生成回路と、さらに含み、前記ゲート駆動回路は、前記ゲートクロック信号及び前記ゲートスタート信号に応答して前記ゲート信号を出力し、前記ソース駆動回路は、前記画像データ信号に基づいて前記駆動電圧生成回路から供給されたリファレンス電圧を選択し、前記ゲート信号に応答して選択されたリファレンス電圧を駆動電圧として前記複数のデータ線に出力するようにしてもよい。また、前記CPUは、前記複数の第２の画素を駆動するための制御信号を生成し、前記CPUから供給された前記複数の第２の画素を駆動するための制御信号のレベルに応じて前記複数の第２の画素を駆動するための前記所定の電圧を出力するための出力制御信号を前記ソース駆動回路に出力するランプ制御回路をさらに含んでもよい。前記タイミング信号生成回路、前記駆動電圧生成回路、及び前記ランプ制御回路は、ドライバICに実装されてもよい。

前記ゲート駆動回路は、複数のシフトレジスタを含むシフトレジスタ部とセットリセット回路とを含み、前記シフトレジスタ部は、前記ゲートスタート信号の提供を受けて、前記フレーム期間に前記ゲート信号を順次出力し、前記セットリセット回路は、前記垂直帰線期間において前記スイッチ信号を出力するようにしてもよい。

本発明によれば、回路部品を高密度で実装することができ、且つ消費電力を低減させることができる有機EL表示装置を提供することができる。

（ａ）従来の携帯端末機器を示す概略図である。（ｂ）（ａ）に示した携帯端末機器の駆動法を説明するための図面である。（ａ）従来の携帯端末機器を示す概略図である。（ｂ）（ａ）に示した携帯端末機器の駆動法を説明するための図面である。本発明の一実施形態に係る有機EL表示装置の概略図である。図３に示した有機EL表示装置の内部構成を示す概略図である。図３に示した有機EL表示装置の第１の表示領域に配置された画素PXの構成の一例を示す等価回路図である。図３に示した有機EL表示装置の第２の表示領域に配置された画素PXaの構成の一例を示す等価回路図である。図３に示した有機EL表示装置のドライバICの構成の一例を示すブロック図である。図３に示した有機EL表示装置のゲート駆動部の構成の一例を示した概略図である。図３に示した有機EL表示装置のゲート駆動部及びソース駆動回路から出力される各信号のタイミング図である。本発明の別の実施形態に係る有機EL表示装置の概略図である。

以下、本発明の実施形態に係る有機EL表示装置について、図面を参照しながら詳細に説明する。以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定されるものではない。尚、本発明の有機EL表示装置について、以下の実施形態では、スマートフォンを例に説明するが、本発明の有機EL表示装置はスマートフォンに限定されるものではない。

図３は、本発明の一実施形態に係る有機EL表示装置300の概略図である。有機EL表示装置300は、表示部302を含み、表示部302は、メイン画像を表示する第１の表示領域304と、メール受信や電話の着信などを使用者に通知したり、タッチボタンとして機能するアイコンを表示する第２の表示領域306ａ、306b、306cを含む。ここでは、第２の表示領域306ａ、306b、306cを示したが、第２の表示領域の数は三つに限定されない。

図４は、本発明の有機EL表示装置300の内部構成を示す概略図である。有機EL表示装置300は、CPU401、ドライバIC403、ゲート駆動回路405、ゲート線GL1〜GLn、データ線DL1〜DLm、スイッチ制御信号線SWCL、電源供給部（図示せず）、電源供給部に接続された電源線VDD（図示せず）及びスイッチ部407を有し、第１の表示領域304にはゲート線GL1〜GLnとデータ線DL1〜DLnとが交差する位置に複数の画像表示用の第１の画素PXがマトリクス状に配置されており、各第２の表示領域306a〜306ｃにはアイコン表示用の複数の第２の画素PXaが配置されている。第１の表示領域304と第２の表示領域306a〜306ｃとの間には、スイッチ部407が配置されている。データ線DL1〜DLmのうち、第１の表示領域304において第２の表示領域306a〜306ｃに対応する位置に配置された第１の画素PXに接続されたデータ線は、スイッチ部407を介して第２の表示領域306a〜306ｃにおける対応する第２の画素PXaに共通に接続されている。スイッチ部407は、複数のスイッチングトランジスタを含み、複数のスイッチングトランジスタの各ゲートは、スイッチ制御信号線SWCLに共通に接続されている。複数のスイッチングトランジスタの各ドレインは、第１の表示領域304において第２の表示領域306a〜306ｃに対応する位置に配置された第１の画素PXに接続されたデータ線に接続され、複数のスイッチングトランジスタの各ソースは、第２の表示領域306a〜306ｃにおける対応する第２の画素PXaに接続するデータ線と接続されている。図４において、ゲート線GL1〜GLnは、各々三つのゲート信号線を含んでもよく、例えば、ゲート線GL1はゲート信号線g1a〜g1cを含んでもよく、ゲート線GLnはゲート信号線gna〜gncを含んでもよい。ゲート線に含まれるゲート信号線の数は、これに限定されず、第１の画素PXの構成に応じて適宜変更されてもよい。第１の画素PXは、データ線DL1〜DLmから供給される駆動電圧Dataに応じて各画素PXの輝度を制御するための駆動トランジスタ及びコンデンサを含む。図示してはいないが、有機EL表示装置300は、必要に応じて、タッチセンサなどを含んでもよい。

図５は、第１の表示領域304において、ゲート線GLnとデータ線DLmとが交差する位置に配置された第１の画素PXの構成の一例を示す。第１の画素PXは、四つの駆動トランジスタTR1〜TR4、二つのコンデンサC1、C2及び有機EL素子OLEDを含む。駆動トランジスタTR1は、ソースがデータ線DLmに接続され、ドレインがコンデンサC1に接続され、ゲートがゲート信号線gnaに接続される。コンデンサC1は、駆動トランジスタTR１のドレインと第１のノードN1との間に配置される。コンデンサC2は、電源線VDDと第１のノードN1との間に配置される。駆動トランジスタTR2は、ソースが電源線VDDに接続され、ドレインが第２のノードN2に接続され、ゲートが第１のノードN1に接続される。駆動トランジスタTR3は、ソースが第１のノードN1に接続され、ドレインが第２のノードN2に接続され、ゲートがゲート信号線gnbに接続される。駆動トランジスタTR4は、ソースが第２のノードN2に接続され、ドレインが有機EL素子OLEDのアノード側に接続され、ゲートがゲート信号線gncに接続される。有機EL素子OLEDは、アノードが駆動トランジスタTR4のドレインに接続され、カソードは接地される。尚、図５に示した第１の画素PXの構成は、一例であって、この構成に限定されるわけではない。

図６は、第２の表示領域306ａ、306b、306cに配置された第２の画素PXaの構成の一例を示す。第２の画素PXaは、駆動トランジスタTR5、コンデンサC3及び有機EL素子OLEDを含む。コンデンサC3は、データ線DLと駆動トランジスタTR5のゲートとの間に配置される。駆動トランジスタTR5は、ソースが電源線VDDに接続され、ドレインが有機EL素子OLEDのアノード側に接続され、ゲートがコンデンサC3に接続される。有機EL素子OLEDは、アノードが駆動トランジスタTR５のドレインに接続され、カソードは接地される。尚、図６に示した第２の画素PXaの構成は、一例であって、この構成に限定されるわけではない。

図７は、有機EL表示装置300のドライバIC403の構成の一例を示すブロック図である。ドライバIC403は、モバイル・インダストリ・プロセッサ・インターフェース/ディスプレイ・シリアル・インターフェース（MIPI/DSI）701、シリアルインターフェース702、タイミング発生回路703、駆動電圧生成回路705、ソース駆動回路707、ランプ制御回路708、及びゲート制御回路709を含む。

図７を参照すると、画像データ及び画像データを出力するための複数の制御信号は、外部からCPU401に入力され、CPU401において画像データの合成や拡大・縮小、データ変換などの処理が行われる。表示用に変換された画像データは、ドライバIC403のMIPI/DSI701を介してタイミング信号生成回路703に出力される。また、電源制御や表示制御に必要なレジスタ情報がCPU401からシリアルインターフェース702を介してタイミング信号生成回路703に出力される。タイミング信号生成回路703は、レジスタ情報を受けて、駆動電圧を制御する信号を駆動電圧生成回路705に出力するとともに、画像データを受けて、画像データ信号R、G、Bを生成してソース駆動回路707に出力する。また、タイミング信号生成回路703は、画像データを出力するための複数の制御信号を受けて垂直同期信号Vsyncなどの制御信号やゲートクロック信号及びゲートスタート信号を生成する。垂直同期信号Vsync、ゲートクロック信号、ゲートスタート信号は、タイミング信号生成回路703からゲート制御回路709を通じてゲート駆動回路405に出力される。駆動電圧生成回路705は、ゲート駆動又はソース駆動に必要な電源電圧を生成してソース駆動回路707及びゲート制御回路709に出力し、また、表示階調に対応したリファレンス電圧を生成して、ソース駆動回路707に出力する。ソース駆動回路707は、画像データ信号R、G、Bに対応するリファレンス電圧を選択し、後述するゲート信号に応答して、選択されたリファレンス電圧を駆動電圧Dataとして各データ線DL1〜DLmに出力する。また、図示していないが、タイミング信号生成回路703は、電源電圧の出力を制御するタイミング信号を電源供給部に出力する。

メールの受信などがあった場合や、使用者がタッチボタンとして第２の表示領域306a〜306ｃのいずれかをタッチした場合、CPU401からシリアルインターフェース702を介してメールの受信や使用者のタッチなどの有無を示すハイ（High）レベル又はロウ（Low）レベルの2値信号が出力され、ランプ制御回路708に提供される。ランプ制御回路708はレジスタを含む。ランプ制御回路708は、シリアルインターフェース702を介して受けた信号のレベルに応答して、第２の表示領域306a〜306ｃの第２の画素PXaを駆動するための所定の電圧を出力させる制御信号をソース駆動回路707に出力する。ソース駆動回路707は、前記所定の電圧をデータ線DL1〜DLmのうち、第２の表示領域306a〜306ｃの第２の画素PXaに接続されたデータ線に出力する。

ここでは、モバイル・インダストリ・プロセッサ・インターフェース/ディスプレイ・シリアル・インターフェース（MIPI/DSI）701、シリアルインターフェース702、タイミング発生回路703、駆動電圧生成回路705、ソース駆動回路707、ランプ制御回路708及びゲート制御回路709がドライバIC403に実装される構成を説明したが、本発明の有機EL表示装置300はこの構成に限定されず、それぞれのインターフェースや回路が個別に実装されていてもよい。

図８は、有機EL表示装置300のゲート駆動回路405の構成の一例を示した概略図である。ゲート駆動回路405は、シフトレジスタ部801及びセットリセット回路803を含む。シフトレジスタ部801は、複数段のシフトレジスタS/R1〜S/Rn+j（但し、jは2以上の整数）を含む。各シフトレジスタS/R1〜S/Rn+jのクロック端子ckには、ゲートクロック信号が入力される。1段目のシフトレジスタS/R1の入力端子iには、ゲートスタートパルスが入力される。シフトレジスタS/R1は、ゲートクロック信号に同期して出力端子oからゲート信号Gate1をゲート線GL1に出力する。2段目のシフトレジスタS/R2の入力端子iには、シフトレジスタS/R1の出力端子oから出力されたゲート信号Gate1が入力される。シフトレジスタS/R2は、ゲート信号Gate1の入力を受けると、ゲートクロック信号に同期して出力端子oからゲート信号Gate2をゲート線GL２に出力する。同様に、以降の3段目のシフトレジスタS/R3〜n段目のシフトレジスタS/Rnは、入力端子iに前段から出力されたゲート信号Gate2〜Gaten-1の入力を受けて、ゲートクロック信号に同期して出力端子oからゲート信号Gate3〜Gatenをゲート線GL3〜GLnにそれぞれ出力する。

n段目のシフトレジスタS/Rnの出力Gatenは、n+1段目のシフトレジスタS/Rn+1の入力端子iに入力される。シフトレジスタS/Rn+1は、Gatenの入力を受けて、ゲートクロック信号に同期して出力端子oから信号Gaten+1を出力する。シフトレジスタS/Rn+1からの出力Gaten+1は、シフトレジスタS/Rn+1の後段のシフトレジスタの入力端子iとセットリセット回路803のセット端子Sに入力される。セットリセット回路803は、ゲートクロック信号に同期して第２の表示領域用のスイッチ信号SWaをスイッチ制御信号線SWCLに出力する。セットリセット回路803は、セット端子SにGaten+1の入力を受けて、出力端子Qからハイ（High）レベルのスイッチ信号SWaを出力する。スイッチ信号SWaは、最終段のシフトレジスタS/Rn+jの出力端子oから出力された信号Gaten+jがセットリセット回路803のリセット端子Rに入力されるまで、ハイレベルを維持し続ける。シフトレジスタS/Rn+jからの出力された信号Gaten+jがセットリセット回路803のリセット端子Rに入力されると、出力端子Qから出力されるスイッチ信号SWaはロウ（Low）レベルに戻る。

ここで、n+1段目のシフトレジスタS/Rn+1と最終段のシフトレジスタS/Rn+jとの間には、所定の数のシフトレジスタが配置されていてもよい。シフトレジスタS/Rn+1〜シフトレジスタS/Rn+jにおいて、前段のシフトレジスタ出力端子oから出力された信号は、後段のシフトレジスタの入力端子iに入力される。但し、上述したように、n+1段目のシフトレジスタS/Rn+1からの出力信号Gaten+1はセットリセット回路703のセット端子Sにも入力され、最終段のシフトレジスタS/Rn+jの出力信号Gaten+jは、セットリセット回路803のリセット端子Rに入力される。n+1段目のシフトレジスタS/Rn+1と最終段のシフトレジスタS/Rn+jとの間に配置されたシフトレジスタの個数を適宜変更することにより、セットリセット回路703から出力されるスイッチ信号SWaのハイレベル期間を調節することが可能となる。

図９は、ゲート駆動回路405及びソース駆動回路707から出力される各信号のタイミングを示す図面である。図９を参照すると、一フレーム期間において、ゲートクロック信号に同期して、ゲート駆動回路405からゲート信号Gate1〜Gatenがゲート線GL1〜GLnに順次出力される。ゲート信号Gate1〜Gatenに応答して、第１の表示領域304に配置された第１の画素PXの駆動トランジスタTR1〜TR4が行毎に順次駆動されて、ソース駆動回路707からデータ線DL1〜DLmを通じて第１の画素PXの各々の輝度に対応する駆動電圧Dataが対応する第１の画素PXに行毎に印加される。第１の画素PXの有機EL素子OLEDには、第１の画素PXの各々に印加された駆動電圧Dataに応じた電流が流れ、有機EL発光素子OLEDは流れる電流量に応じた輝度で発光する。このようにして、フレーム期間には、有機EL表示装置300の第１の表示領域304においてメイン画像が表示される。フレーム期間の間、ゲート駆動回路405から出力されるアイコン表示用スイッチ信号SWaはロウレベルであり、スイッチ部407の複数のスイッチングトランジスタは全てオフ状態である。そのため、ソース駆動回路707からは所定の電圧Data’が出力されず、有機EL表示装置300の第２の表示領域306ａ、306b、306cの第２の画素PXaは駆動されない。

一方、垂直帰線期間においては、ゲートクロック信号に同期して、ゲート駆動回路405からハイレベルのスイッチ信号SWaがスイッチ制御信号線SWCLに出力される。スイッチ信号SWaに応答して、スイッチ部407の複数のスイッチングトランジスタがオンされる。ソース駆動回路707は、データ線DL1〜DLmのうち、第２の表示領域306ａ、306b、306cの第２の画素PXaに接続されたデータ線を通じて、所定の電圧Data’を第２の表示領域306ａ、306b、306cの第２の画素PXaに印加する。第２の画素PXaにおける有機EL素子OLEDには、第２の画素PXaの各々に印加された所定の電圧Data’に応じた電流が流れ、第２の画素PXaにおける有機EL発光素子OLEDは流れる電流量に応じた輝度で発光する。垂直帰線期間の間、ゲート駆動回路405からはゲート信号Gate1〜Gatenが出力されないため、ソース駆動回路707からは駆動電圧Dataが出力されず、有機EL表示装置300の第１の表示領域304における第１の画素PXは駆動されない。

尚、図９では、垂直帰線期間の一部の期間においてスイッチ信号SWaがハイレベルとなることを示しているが、これに限定されず、垂直帰線期間の全期間においてスイッチ信号SWaがハイレベルとなってもよい。上述したように、垂直帰線期間におけるスイッチ信号SWaのハイレベル期間は、シフトレジスタ部801におけるn+1段目のシフトレジスタS/Rn+1と最終段のシフトレジスタS/Rn+jとの間に配置されたシフトレジスタの個数によって決定される。

図４を参照して述べたように、データ線DL1〜DLmのうち、第１の表示領域304において第２の表示領域306a〜306ｃに対応する位置に配置された第１の画素PXに接続されたデータ線は、スイッチ部407を介して第２の表示領域306a〜306ｃにおける対応する第２の画素PXaに共通に接続されている。本発明の有機EL表示装置300は、第１の表示領域304の第１の画素PXの駆動と第２の表示領域306ａ、306b、306cの第２の画素PXaの駆動とをスイッチ部407によって切り換える。即ち、図９を参照して上述したように、フレーム期間においては、第１の表示領域304の第１の画素PXが駆動されてメイン画像が表示されるが、スイッチ部407がオフ状態であるため、第２の表示領域306ａ、306b、306cの画素PXaは駆動されない。一方、垂直帰線期間においては、スイッチ部407がオン状態となるため、第２の表示領域306ａ、306b、306cの画素PXaが駆動されて、第２の表示領域306ａ、306b、306cにおいてアイコンが表示されるが、第１の表示領域304の第１の画素PXは駆動されない。

したがって、本発明の有機EL表示装置300においては、第１の表示領域304の所定の第１の画素PXと第２の表示領域306a〜306ｃの第２の画素PXaとがスイッチ部407を介してデータ線を共有する、即ち、第１の表示領域304の第１の画素PXを駆動するための駆動電圧Dataと第２の表示領域306ａ、306b、306cの第２の画素PXaを駆動するための所定の電圧Data’とが共通のデータ線を用いて第１の画素PX及び第２の画素PXaに伝達されることにより、データ線DL1~DLmの他に、所定の電圧Data’を第２の表示領域306ａ、306b、306cの第２の画素PXaに伝達するための信号線を別途に設ける必要はない。信号線の数を増やす必要がないため、信号線の負荷も増えず、駆動周波数をあげる必要もない。

さらに、第１の表示領域304の第１の画素PXの駆動と第２の表示領域306ａ、306b、306cの第２の画素PXaの駆動とをスイッチ部407によって切り換えることにより、フレーム期間においては第２の表示領域306a〜306ｃの第２の画素PXaは駆動されず、垂直帰線期間においては第１の表示領域304の第１の画素PXは駆動されない。そのため、有機EL表示装置300の消費電力を低減することができる。

また、本発明の有機EL表示装置300においては、有機EL素子による表示領域をメイン画像を表示する第１の表示領域304だけでなく、メール受信や電話の着信などを使用者に通知したり、タッチボタンとして機能するアイコンを表示する第２の表示領域306a〜306ｃにまで拡大している。そのため、第１の表示領域304の第１の画素PXと第２の表示領域306a〜306ｃの第２の画素PXaとを駆動するための駆動IC又は駆動回路を第１の表示領域用と第２の表示領域用とで別々に設ける必要はなく、回路部品を高密度で実装することができる。

図１０は、本発明の別の実施形態の係る有機EL表示装置1000の概略図である。有機EL表示装置1000は、表示部1002と内蔵された駆動IC1005とを含み、表示部1002は、メイン画像を表示する第１の表示領域1004と、メール受信や電話の着信などを使用者に通知したり、タッチボタンとして機能するアイコンを表示する第２の表示領域1006ａ、1006b、1006cを含む。ここでは、三つの第２の表示領域1006ａ、1006b、1006cを示したが、第２の表示領域の数は三つに限定されない。有機EL表示装置1000の基本的な構成は、前述の有機EL表示装置300と同様であるため、ここでは重複する説明は省略する。

有機EL表示装置1000は、有機EL表示装置300とは異なり、二つの電源供給部1008a、1008bを含む。第１の電源供給部1008aは、第１のフレキシブルプリント回路基板FPC1に実装されて、有機EL表示装置1000の上部側に配置されて、有機EL表示装置1000の第１の表示領域1004の上部側を含む表示部1002の上側の第１の画素PXに電源を供給する。第２の電源供給部1008ｂは、第２のフレキシブルプリント回路基板FPC2に実装されて、有機EL表示装置1000の下部側に配置されて、有機EL表示装置1000の第１の表示領域1004の下部側の第１の画素PX及び第２の表示領域1006ａ、1006b、1006cにおける第２の画素PXaを含む表示部1002の下側の画素に電源を供給する。

有機EL表示装置1000は、有機EL表示装置300と同様に、第１の表示領域1004において第２の表示領域1006a〜1006ｃに対応する位置に配置された第１の画素PXに接続されたデータ線は、スイッチ部1007（図示せず）を介して第２の表示領域1006a〜1006ｃにおける対応する第２の画素PXaに共通に接続されており、第１の画素PXを駆動するための駆動電圧Dataと第２の画素PXaを駆動するための所定の電圧Data’とは共通のデータ線を通じて第１の画素PX及び第２の画素PXaの各々に伝達される。そのため、有機EL表示装置1000は、データ線の他に、所定の電圧Data’を第２の画素PXaに伝達するための信号線を別途に設けて、信号線の数を増やす必要がない。したがって、第２の表示領域1006ａ、1006b、1006cの各々の間にスペースを設けることができ、そのスペースを利用して第２の電源供給部1008bの接続部を設置することができる。

有機EL表示装置1000の上側部及び下側部に配置された二つの電源供給部1008a、1008bの両方から表示部1002の第１の画素PX及び／又は第２のPXaに給電することにより、第１の電源供給部1008a、又は第２の電源供給部1008bと表示部1002の第１の画素PX及び／又は第２の画素PXaとを接続する電源線VDD（図示せず）を短くして、電源線VDDの抵抗を低くすることができる。電源線VDDの抵抗を低くし、有機EL表示装置1000の上側部及び下側部の両側から表示部1002の第１の画素PX及び／又は第２の画素PXaに給電することにより、有機EL表示装置1000の表示部1002における輝度差が低減される。

300 有機ＥＬ表示装置
302 表示部
304 第１の表示領域
306a〜306ｃ第２の表示領域
401 CPU
403 駆動IC
405 ゲート駆動回路
407 スイッチ部
GL1〜GLn ゲート線
DL1〜DLm データ線
PX 第１の画素
PXa 第２の画素

Claims

複数の第１の画素を含む第１の表示領域と、複数の第２の画素を含む第２の表示領域とを含む表示部と、
複数のトランジスタから構成され、前記第１の表示領域における表示と前記第２の表示領域における表示とを切り換えるスイッチ部と、
前記複数の第１の画素を駆動するためのゲート信号と、前記スイッチ部のオン／オフを切り換えるスイッチ信号とを出力するゲート駆動回路と、
前記ゲート駆動回路と前記複数の第１の画素とを接続して、前記ゲート信号を伝達する複数のゲート線と、
前記ゲート駆動回路と前記スイッチ部とを接続して、前記スイッチ信号を前記スイッチ部に伝達するスイッチ制御信号線と、
前記複数の第１の画素の輝度に対応する駆動電圧と、前記複数の第２の画素を駆動するための所定の電圧とを提供するソース駆動回路と、
前記ソース駆動回路と前記複数の第１の画素及び前記複数の第２の画素とを接続して、前記駆動電圧を前記複数の第１の画素に伝達し、且つ前記所定の電圧を前記複数の第２の画素に伝達する複数のデータ線と、
を含み、
前記ゲート駆動回路は、直列に並んだn+j個（jは2以上の自然数）のシフトレジスタからなるシフトレジスタ部とセットリセット回路とを含み、
前記セットリセット回路のセット端子は、前記シフトレジスタ部のn+1番目のシフトレジスタの出力端子と接続し、
前記セットリセット回路のリセット端子は、
前記シフトレジスタ部の最端に位置するn+j番目のシフトレジスタの出力端子と接続し、前記スイッチ部は、前記表示部において前記複数の第１の画素が駆動するフレーム期間の間は前記複数の第２の画素を駆動せず、前記表示部において前記複数の第１の画素が駆動しない垂直帰線期間の間に前記第２の複数の画素を駆動し、
前記シフトレジスタ部は、ゲートスタート信号の提供を受けて、前記フレーム期間に前記ゲート信号を順次出力し、
前記セットリセット回路は、前記垂直帰線期間において前記スイッチ信号を出力し、
前記セットリセット回路の出力端子は、前記スイッチ制御信号線と接続することを特徴とする有機EL表示装置。
前記複数の第１の画素及び前記複数の第２の画素の各々は、有機EL素子を含むことを特徴とする請求項１に記載の有機EL表示装置。
前記複数のデータ線のうち、所定のデータ線は、前記スイッチ部を介して前記複数の第１の画素及び前記複数の第２の画素に共通に接続されることを特徴とする請求項１又は２に記載の有機EL表示装置。
前記スイッチ部は、前記第１の表示領域と前記第２の表示領域との間に配置され、
前記スイッチ部の前記複数のトランジスタの各ゲートは、前記スイッチ制御信号線に共通に接続され、
前記複数のトランジスタの各ドレインは、前記第１の表示領域において前記第２の表示領域に対応する位置に配置された第１の画素に接続されたデータ線に接続され、
前記複数のトランジスタの各ソースは、前記第２の表示領域における対応する第２の画素に接続するデータ線と接続されていることを特徴とする請求項３に記載の有機EL表示装置。
画像データ及び画像データを出力するための複数の制御信号が外部から供給され、供給された前記画像データ及び前記複数の制御信号を処理するCPUと、
前記CPUから供給された前記画像データ及び前記複数の制御信号を受けて、画像データ信号、垂直同期信号、ゲートクロック信号及び前記ゲートスタート信号を生成するタイミング信号生成回路と、
表示階調に対応したリファレンス電圧を生成する駆動電圧生成回路と、
をさらに含み、
前記ゲート駆動回路は、前記ゲートクロック信号及び前記ゲートスタート信号に応答して前記ゲート信号を出力し、
前記ソース駆動回路は、前記タイミング信号生成回路から供給された前記画像データ信号に基づいて前記駆動電圧生成回路から供給されたリファレンス電圧を選択し、前記ゲート信号に応答して選択されたリファレンス電圧を駆動電圧として前記複数のデータ線に出力することを特徴とする請求項１に記載の有機EL表示装置。
前記CPUは、前記複数の第２の画素を駆動するための制御信号を生成し、
前記CPUから供給された前記複数の第２の画素を駆動するための制御信号のレベルに応じて前記複数の第２の画素を駆動するための前記所定の電圧を出力するための出力制御信号を前記ソース駆動回路に出力するランプ制御回路をさらに含むことを特徴とする請求項５に記載の有機EL表示装置。
前記タイミング信号生成回路、前記駆動電圧生成回路、及び前記ランプ制御回路は、ドライバICに実装されることを特徴とする請求項６に記載の有機EL表示装置。