KR101073556B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR101073556B1
KR101073556B1 KR1020090070936A KR20090070936A KR101073556B1 KR 101073556 B1 KR101073556 B1 KR 101073556B1 KR 1020090070936 A KR1020090070936 A KR 1020090070936A KR 20090070936 A KR20090070936 A KR 20090070936A KR 101073556 B1 KR101073556 B1 KR 101073556B1
Authority
KR
South Korea
Prior art keywords
signal
emission
transistor
terminal
light emitting
Prior art date
Application number
KR1020090070936A
Other languages
English (en)
Other versions
KR20110012990A (ko
Inventor
박옥경
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020090070936A priority Critical patent/KR101073556B1/ko
Priority to US12/780,609 priority patent/US8497833B2/en
Publication of KR20110012990A publication Critical patent/KR20110012990A/ko
Application granted granted Critical
Publication of KR101073556B1 publication Critical patent/KR101073556B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 표시 장치에 관한 것으로, 발광 구동부를 P모스 트랜지스터로만 구현한 경우에도 발광 시간을 임의로 조절할 수 있는 기술을 개시한다. 이를 위해, 본 발명은 복수의 주사 신호를 전달하는 복수의 주사선, 복수의 데이터 신호를 전달하는 복수의 데이터선, 복수의 발광 신호를 전달하는 복수의 발광 신호선 및 복수의 주사선과 복수의 데이터선에 연결되고, 복수의 발광 신호에 따라 발광이 제어되는 복수의 화소를 포함하는 표시부와, 복수의 발광 신호의 펄스 폭을 조절하여, 복수의 발광 신호선 각각에 대응하는 발광 신호를 전달하는 발광 구동부를 포함한다.
Figure R1020090070936
발광 구동부, P모스 트랜지스터

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 특히 유기 전계 발광 표시 장치에 관한 기술이다.
표시장치는 기판 상에 매트릭스 형태로 복수의 화소를 배치하여 표시영역으로 하고, 각 화소에 주사선과 데이터선을 연결하여 화소에 데이터신호를 선택적으로 인가하여 디스플레이를 한다. 표시장치는 화소의 구동방식에 따라 패시브(Passive) 매트릭스형 발광 표시장치와 액티브(Active) 매트릭스형 발광 표시장치로 구분된다. 이 중 해상도, 콘트라스트, 동작속도의 관점에서 단위 화소 마다 선택하여 점등하는 액티브 매트릭스형이 주류가 되고 있다.
이러한 표시장치는 퍼스널 컴퓨터, 휴대전화기, PDA 등의 휴대 정보단말기 등의 표시장치나 각종 정보기기의 모니터로서 사용되고 있으며, 액정 패널을 이용한 LCD, 유기발광소자를 이용한 유기 전계 발광 표시장치, 플라즈마 패널을 이용한 PDP 등이 알려져 있다. 최근에 음극선관과 비교하여 무게와 부피가 작은 각종 발광 표시장치들이 개발되고 있으며 특히 발광효율, 휘도 및 시야각이 뛰어나며 응답속도가 빠른 유기 전계 발광 표시장치가 주목받고 있다.
이러한 유기 전계 발광 표시 장치는 소비전력을 절감하기 위해서, 한 프레임의 영상신호가 화면전체를 높은 휘도로 발광시킬 경우에는 전류를 제어(Automatic Current Limit, 이하 'ACL')하여 화면 전체의 휘도를 저하시키는 제어방법이 이용된다. 이러한 ACL 방법은 유기 전계 발광 표시 패널에 표시하기 위한 총 데이터 값을 합산해서 유기 전계 발광 표시 패널의 평균 휘도 값을 결정하게 된다. 이때 평균 휘도 값에 따라 발광 시간은 한 프레임 동안 유기 전계 발광 표시 패널에 동일하게 공급된다. 유기 전계 발광 표시 패널의 발광 시간을 제어하기 위한 구동부는 일반적으로 N모스 트랜지스터 및 P모스 트랜지스터를 이용하여 구현한다. 그런데, 구동부를 P모스 트랜지스터로만 구현하는 경우 발광 시간을 임의로 조절하기 어려운 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 발광 구동부를 P모스 트랜지스터로만 구현한 경우에도 발광 시간을 임의로 조절할 수 있는 표시 장치를 제공하는데 그 목적이 있다.
본 발명에 따른 표시 장치는 복수의 주사 신호를 전달하는 복수의 주사선, 복수의 데이터 신호를 전달하는 복수의 데이터선, 복수의 발광 신호를 전달하는 복수의 발광 신호선 및 상기 복수의 주사선과 상기 복수의 데이터선에 연결되고, 상기 복수의 발광 신호에 따라 발광이 제어되는 복수의 화소를 포함하는 표시부; 및 상기 복수의 발광 신호의 펄스 폭을 조절하여, 상기 복수의 발광 신호선 각각에 대응하는 발광 신호를 전달하는 발광 구동부를 포함하고, 상기 발광 구동부는, 상기 화소에 흐르는 구동 전류의 최고치를 제한하기 위한 동기 신호, 상기 동기 신호에 동기되어 발생하는 제1 발광 클럭 신호, 상기 동기 신호에 동기되어 발생하고 상기 제1 발광 클럭 신호와 동일한 주파수이며, 소정의 위상차를 가지는 제2 발광 클럭 신호, 상기 제1 발광 클럭 신호와 동일한 주파수를 가지는 클럭 신호, 및 상기 클럭 신호를 반전 시킨 반전 클럭 신호를 입력 받고, 상기 제1 발광 클럭 신호의 에지 타이밍에 동기 되어, 상기 제1 발광 클럭 신호의 한 주기인 제1 기간 동안 펄스 신호인 복수의 제1 발광 신호 및 상기 클럭 신호를 상기 제1 기간 단위로 샘플링하여 복수의 제1 반전 발광 신호를 순차적으로 생성하고, 상기 제2 발광 클럭 신호의 에지 타이밍에 동기 되어, 상기 제2 발광 클럭 신호의 한 주기인 제2 기간 동안 펄스 신호인 복수의 제2 발광 신호 및 상기 반전 클럭 신호를 상기 제2 기간 단위로 샘플링하여 복수의 제2 반전 발광 신호를 순차적으로 생성한다.
여기서, 상기 발광 구동부는, 상기 복수의 제1 발광 신호를 생성하는 복수의 제1 발광 신호 생성부 및 상기 복수의 제2 발광 신호를 생성하는 복수의 제2 발광 신호 생성부를 포함하고, 상기 복수의 제1 발광 신호 생성부 중 하나는, 상기 복수의 제2 발광 신호 중 대응하는 제2 발광 신호 및 상기 복수의 제2 반전 발광 신호 중 대응하는 제2 반전 발광 신호를 입력 받고, 상기 제1 발광 클럭 신호의 에지 타이밍에 상기 대응하는 제2 발광 신호 및 제2 반전 발광 신호에 따라 제1 전압 및 제2 전압 중 하나를 선택하여 제1 발광 신호를 생성하고, 상기 대응하는 제2 반전 발광 신호에 따라 상기 클럭 신호를 차단 또는 입력 받아 제1 반전 발광 신호로 생성한다. 상기 복수의 제1 발광 신호 생성부 각각은 상기 대응하는 제2 반전 발광 신호가 인가되는 소스 단자 및 상기 제1 발광 클럭 신호가 인가되는 게이트 단자를 포함하는 제1 트랜지스터; 상기 제1 트랜지스터의 드레인 단자와 연결된 게이트 단자, 상기 제1 전압이 인가되는 소스 단자 및 상기 제1 발광 신호의 출력단과 연결된 드레인 단자를 포함하는 제2 트랜지스터; 상기 제1 발광 신호의 출력단과 연결된 게이트 단자, 상기 제1 전압이 인가되는 소스 단자 및 상기 제1 반전 발광 신호의 출력단과 연결된 드레인 단자를 포함하는 제3 트랜지스터; 상기 대응하는 제2 발광 신호가 인가되는 소스 단자 및 상기 제1 발광 클럭 신호가 인가되는 게이트 단자를 포함하는 제4 트랜지스터; 상기 제4 트랜지스터의 드레인 단자와 연결된 게이트 단자, 상기 제1 발광 신호의 출력단과 연결된 소스 단자 및 상기 제2 전압이 인가되는 드레인 단자를 포함하는 제5 트랜지스터; 상기 제1 트랜지스터의 드레인 단자와 연결된 게이트 단자, 상기 제1 반전 발광 신호의 출력단과 연결된 소스 단자 및 상기 클럭 신호가 인가되는 드레인 단자를 포함하는 제6 트랜지스터; 상기 제1 트랜지스터의 드레인 단자와 상기 제2 트랜지스터의 소스 단자 사이에 연결된 제1 커패시터; 상기 제4 트랜지스터의 드레인 단자와 상기 제5 트랜지스터의 소스 단자 사이에 연결된 제2 커패시터; 및 상기 제6 트랜지스터의 게이트 단자와 소스 단자 사이에 연결된 제3 커패시터를 포함한다. 여기서, 상기 제1 내지 제6 트랜지스터는 P모스 트랜지스터이다. 그리고, 상기 복수의 제1 발광 신호 생성부 중 첫번째 제1 발광 신호를 생성하는 제1 발광 신호 생성부는 상기 동기 신호 및 상기 동 기 신호를 반전시킨 반전 동기 신호를 입력 받는다. 상기 복수의 제2 발광 신호 생성부 중 하나는, 복수의 제1 발광 신호 중 대응하는 제1 발광 신호 및 복수의 제1 반전 발광 신호 중 대응하는 제1 반전 발광 신호를 입력 받고, 상기 제2 발광 클럭 신호의 에지 타이밍에 상기 대응하는 제1 발광 신호 및 제1 반전 발광 신호에 따라 제3 전압 및 제4 전압 중 하나를 선택하여 제2 발광 신호를 생성하고, 상기 대응하는 제1 발광 신호 및 대응하는 제1 반전 발광 신호에 따라 상기 반전 클럭 신호를 차단 또는 입력 받아 제2 반전 발광 신호로 생성한다. 상기 복수의 제2 발광 신호 생성부 각각은 상기 대응하는 제1 반전 발광 신호가 인가되는 소스 단자 및 상기 제2 발광 클럭 신호가 인가되는 게이트 단자를 포함하는 제7 트랜지스터; 상기 제7 트랜지스터의 드레인 단자와 연결된 게이트 단자, 상기 제3 전압이 인가되는 소스 단자 및 상기 제2 발광 신호의 출력단과 연결된 드레인 단자를 포함하는 제8 트랜지스터; 상기 제2 발광 신호의 출력단과 연결된 게이트 단자, 상기 제3 전압이 인가되는 소스 단자 및 상기 제2 반전 발광 신호의 출력단과 연결된 드레인 단자를 포함하는 제9 트랜지스터; 상기 대응하는 제1 발광 신호가 인가되는 소스 단자 및 상기 제2 발광 클럭 신호가 인가되는 게이트 단자를 포함하는 제10 트랜지스터; 상기 제10 트랜지스터의 드레인 단자와 연결된 게이트 단자, 상기 제2 발광 신호의 출력단과 연결된 소스 단자 및 상기 제4 전압이 인가되는 드레인 단자를 포함하는 제11 트랜지스터; 상기 제7 트랜지스터의 드레인 단자와 연결된 게이트 단자, 상기 제2 반전 발광 신호의 출력단과 연결된 소스 단자 및 상기 반전 클럭 신호가 인가되는 드레인 단자를 포함하는 제12 트랜지스터; 상기 제7 트랜지스터의 드레인 단 자와 상기 제8 트랜지스터의 소스 단자 사이에 연결된 제4 커패시터; 상기 제10 트랜지스터의 드레인 단자와 상기 제11 트랜지스터의 소스 단자 사이에 연결된 제5 커패시터; 및 상기 제12 트랜지스터의 게이트 단자와 소스 단자 사이에 연결된 제6 커패시터를 포함한다. 상기 제7 내지 제12 트랜지스터는 P모스 트랜지스터이다.
그리고, 본 발명에 따른 표시 장치는 복수의 주사 신호를 전달하는 복수의 주사선, 복수의 데이터 신호를 전달하는 복수의 데이터선, 복수의 발광 신호를 전달하는 복수의 발광 신호선 및 상기 복수의 주사선과 상기 복수의 데이터선에 연결되고, 상기 복수의 발광 신호에 따라 발광이 제어되는 복수의 화소를 포함하는 표시부; 상기 복수의 발광 신호선 중 홀수번째 발광 신호선에 대응하는 복수의 제1 발광 신호를 생성하는 복수의 제1 발광 신호 생성부; 및 상기 복수의 발광 신호선 중 짝수번째 발광 신호선에 대응하는 복수의 제2 발광 신호를 생성하는 복수의 제2 발광 신호 생성부를 포함하고, 상기 복수의 제1 발광 신호 생성부 각각은 제1 발광 클럭 신호 및 상기 복수의 제2 발광 신호 생성부 중 대응하는 제2 발광 신호 생성부로부터 출력된 상기 제2 발광 신호를 이용하여 상기 제1 발광 신호의 펄스 폭을 조절하고, 복수의 제2 발광 신호 생성부 각각은 상기 제1 발광 클럭 신호와 동일한 주파수이고, 소정의 위상차를 가지는 제2 발광 클럭 신호 및 상기 복수의 제1 발광 신호 생성부 중 대응하는 제1 발광 신호 생성부로부터 출력된 상기 제1 발광 신호를 이용하여 상기 제2 발광 신호의 펄스 폭을 조절한다. 상기 복수의 제1 발광 신호 생성부는 상기 제1 발광 클럭 신호와 동일한 주파수를 가지는 클럭 신호를 입력 받고, 상기 클럭 신호를 상기 제1 발광 클럭 신호의 한 주기 동안 샘플링하여 순차적 으로 복수의 제1 반전 발광 신호를 생성한다. 상기 복수의 제2 발광 신호 생성부는 상기 클럭 신호를 반전시킨 반전 클럭 신호를 입력 받고, 상기 반전 클럭 신호를 상기 제2 발광 클럭 신호의 한 주기 동안 샘플링하여 순차적으로 복수의 제2 반전 발광 신호를 생성한다. 상기 복수의 제1 발광 신호 생성부 중 어느 하나는 상기 제1 발광 클럭 신호의 에지 타이밍에 동기되어 상기 복수의 제2 발광 신호 중 대응하는 제2 발광 신호 및 대응하는 상기 제2 반전 발광 신호에 따라 제1 전압 및 제2 전압 중 하나를 선택하여 제1 발광 신호로 생성한다. 상기 복수의 제1 발광 신호 생성부 각각은 상기 대응하는 제2 반전 발광 신호가 인가되는 소스 단자 및 상기 제1 발광 클럭 신호가 인가되는 게이트 단자를 포함하는 제1 트랜지스터; 상기 제1 트랜지스터의 드레인 단자와 연결된 게이트 단자, 상기 제1 전압이 인가되는 소스 단자 및 상기 제1 발광 신호의 출력단과 연결된 드레인 단자를 포함하는 제2 트랜지스터; 상기 제1 발광 신호의 출력단과 연결된 게이트 단자, 상기 제1 전압이 인가되는 소스 단자 및 상기 제1 반전 발광 신호의 출력단과 연결된 드레인 단자를 포함하는 제3 트랜지스터; 상기 대응하는 제2 발광 신호가 인가되는 소스 단자 및 상기 제1 발광 클럭 신호가 인가되는 게이트 단자를 포함하는 제4 트랜지스터; 상기 제4 트랜지스터의 드레인 단자와 연결된 게이트 단자, 상기 제1 발광 신호의 출력단과 연결된 소스 단자 및 상기 제2 전압이 인가되는 드레인 단자를 포함하는 제5 트랜지스터; 상기 제1 트랜지스터의 드레인 단자와 연결된 게이트 단자, 상기 제1 반전 발광 신호의 출력단과 연결된 소스 단자 및 상기 클럭 신호가 인가되는 드레인 단자를 포함하는 제6 트랜지스터; 상기 제1 트랜지스터의 드레인 단자와 상기 제2 트랜지스터의 소스 단자 사이에 연결된 제1 커패시터; 상기 제4 트랜지스터의 드레인 단자와 상기 제5 트랜지스터의 소스 단자 사이에 연결된 제2 커패시터; 및 상기 제6 트랜지스터의 게이트 단자와 소스 단자 사이에 연결된 제3 커패시터를 포함한다. 여기서, 상기 제1 내지 제6 트랜지스터는 P모스 트랜지스터이다. 상기 복수의 제2 발광 신호 생성부 중 어느 하나는 상기 제2 발광 클럭 신호의 에지 타이밍에 동기되어 상기 복수의 제1 발광 신호 중 대응하는 제1 발광 신호 및 대응하는 상기 제1 반전 발광 신호에 따라 제3 전압 및 제4 전압 중 하나를 선택하여 제2 발광 신호로 생성한다. 상기 복수의 제2 발광 신호 생성부 각각은 상기 대응하는 제1 반전 발광 신호가 인가되는 소스 단자 및 상기 제2 발광 클럭 신호가 인가되는 게이트 단자를 포함하는 제7 트랜지스터; 상기 제7 트랜지스터의 드레인 단자와 연결된 게이트 단자, 상기 제3 전압이 인가되는 소스 단자 및 상기 제2 발광 신호의 출력단과 연결된 드레인 단자를 포함하는 제8 트랜지스터; 상기 제2 발광 신호의 출력단과 연결된 게이트 단자, 상기 제3 전압이 인가되는 소스 단자 및 상기 제2 반전 발광 신호의 출력단과 연결된 드레인 단자를 포함하는 제9 트랜지스터; 상기 대응하는 제1 발광 신호가 인가되는 소스 단자 및 상기 제2 발광 클럭 신호가 인가되는 게이트 단자를 포함하는 제10 트랜지스터; 상기 제10 트랜지스터의 드레인 단자와 연결된 게이트 단자, 상기 제2 발광 신호의 출력단과 연결된 소스 단자 및 상기 제4 전압이 인가되는 드레인 단자를 포함하는 제11 트랜지스터; 상기 제7 트랜지스터의 드레인 단자와 연결된 게이트 단자, 상기 제2 반전 발광 신호의 출력단과 연결된 소스 단자 및 상기 반전 클럭 신호가 인가되는 드레인 단자를 포함하는 제12 트랜지스터; 상기 제7 트랜지스터의 드레인 단자와 상기 제8 트랜지스터의 소스 단자 사이에 연결된 제4 커패시터; 상기 제10 트랜지스터의 드레인 단자와 상기 제11 트랜지스터의 소스 단자 사이에 연결된 제5 커패시터; 및 상기 제12 트랜지스터의 게이트 단자와 소스 단자 사이에 연결된 제6 커패시터를 포함한다. 상기 제7 내지 제12 트랜지스터는 P모스 트랜지스터이다. 상기 복수의 제1 발광 신호 생성부 중 첫번째 제1 발광 신호를 생성하는 제1 발광 신호 생성부는 상기 화소에 흐르는 구동 전류의 최고치를 제한하기 위한 동기 신호 및 상기 동기 신호를 반전시킨 반전 동기 신호를 이용하여 상기 제1 발광 신호의 펄스 폭을 조절한다. 여기서, 상기 제1 및 제2 발광 클럭 신호는 상기 동기 신호에 동기되어 발생하는 신호이다.
이상에서 설명한 바와 같이 본 발명의 특징에 따르면, 발광 구동부를 P모스 트랜지스터로만 구현한 경우에도 발광 시간을 임의로 조절할 수 있는 효과를 제공한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 실시 예에 따른 표시 장치를 나타낸 블록도이고, 도 2는 도 1에 도시된 화소(PX)의 등가 회로도이다.
도 1을 참조하면, 본 발명의 표시 장치는 표시부(100), 주사 구동부(200), 데이터 구동부(300), 발광 구동부(400) 및 제어부(500)를 포함한다. 표시부(100)는 등가 회로로 볼 때 복수의 신호선(signal line)(S1~Sn, D1~Dm, E1~En)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다. 신호선(S1~Sn, D1~Dm, E1~En)은 주사 신호를 전달하는 복수의 주사선(S1~Sn)과 데이터 전압을 전달하는 복수의 데이터선(D1~Dm) 및 발광 신호를 전달하는 복수의 발광 신호선(E1~En)을 포함한다. 주사선(S1~Sn) 및 발광 신호선(E1~En)은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 데이터선(D1~Dm)은 대략 열 방향으로 뻗으며 서로가 거의 평행하다.
도 2를 참조하면, 각 화소(PX), 예를 들면 i번째(i=1, 2, … , n) 주사선(Si)과 j번째(j=1, 2, … , m) 데이터선(Dj)에 연결된 화소(PXij)는 유기 발광 다이오드(organic light emitting diode)(OLED), 구동 트랜지스터(M1), 커패시터(Cst), 스위칭 트랜지스터(M2) 및 발광 제어 트랜지스터(M3)를 포함한다.
구동 트랜지스터(M1)는 제어 단자, 입력 단자 및 출력 단자를 가진다. 제어 단자는 스위칭 트랜지스터(M2)와 연결되어 있고, 입력 단자는 구동 전압(VDD)과 연결되어 있으며, 출력 단자는 유기 발광 다이오드(OLED)와 연결되어 있다. 구동 트랜지스터(M1)는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라지는 전류(IOLED)를 흘린다.
스위칭 트랜지스터(M2)는 제어 단자, 입력 단자 및 출력 단자를 가진다. 제어 단자는 주사선(Si)과 연결되어 있고, 입력 단자는 데이터선(Dj)과 연결되어 있으며, 출력 단자는 구동 트랜지스터(M1)와 연결되어 있다. 스위칭 트랜지스터(M2)는 주사선(Si)에 인가되는 주사 신호에 응답하여 데이터선(Dj)에 인가되는 데이터 신호, 즉 데이터 전압을 전달한다.
커패시터(Cst)는 구동 트랜지스터(M1)의 제어 단자와 입력 단자 사이에 연결되어 있다. 커패시터(Cst)는 구동 트랜지스터(M1)의 제어 단자에 인가되는 데이터 전압을 충전하고 스위칭 트랜지스터(M2)가 턴오프된 뒤에도 이를 유지한다.
발광 제어 트랜지스터(M3)는 제어 단자, 입력 단자 및 출력 단자를 가진다. 제어 단자는 발광 신호선(Ei)과 연결되어 있고, 입력 단자는 구동 트랜지스터(M1)에 연결되어 있으며, 출력 단자는 유기 발광 다이오드(OLED)와 연결되어 있다. 발광 제어 트랜지스터(M3)는 발광 신호선(Ei)을 통해 발광 신호(EMn)를 인가받아 선택적으로 턴 온되어, 구동 트랜지스터(M1)에 흐르는 전류(IOLED)를 유기 발광 다이오드(OLED)에 공급하는 역할을 한다.
유기 발광 다이오드(OLED)는 유기 발광 다이오드(organic light emitting diode, OLED)일 수 있으며, 구동 트랜지스터(M1)의 출력 단자와 연결되어 있는 애노드(anode) 및 공통 전압(VSS)과 연결되어 있는 캐소드(cathode)를 가진다. 유기 발광 다이오드(OLED)는 발광 제어 트랜지스터(M3)를 통하여 구동 트랜지스터(M1)가 공급하는 전류(IOLED)에 따라 세기를 달리하여 발광함으로써 영상을 표시한다.
유기 발광 다이오드(OLED)는 기본색(primary color) 중 하나의 빛을 낼 수 있다. 기본색의 예로는 적색, 녹색, 청색의 삼원색을 들 수 있으며 이들 삼원색의 공간적 합 또는 시간적 합으로 원하는 색상을 표시한다. 이 경우에 일부 유기 발광 다이오드(OLED)는 백색의 빛을 낼 수 있으며 이렇게 하면 휘도가 높아진다. 이와는 달리, 모든 화소(PX)의 유기 발광 다이오드(OLED)가 백색의 빛을 낼 수 있으며, 일부 화소(PX)는 유기 발광 다이오드(OLED)에서 나오는 백색광을 기본색광 중 어느 하나로 바꿔주는 색필터(도시하지 않음)를 더 포함할 수 있다.
구동 트랜지스터(M1), 스위칭 트랜지스터(M2) 및 발광 제어 트랜지스터(M3)는 p-채널 전계 효과 트랜지스터(field effect transistor, FET)이다. 이 경우, 제어 단자, 입력 단자 및 출력 단자는 각각 게이트, 소스 및 드레인에 해당한다. 그러나 스위칭 트랜지스터(M2), 구동 트랜지스터(M1) 및 발광 제어 트랜지스터(M3) 중 적어도 하나는 n-채널 전계 효과 트랜지스터일 수 있다. 또한, 트랜지스터(M1, M2, M3), 커패시터(Cst) 및 유기 발광 다이오드(OLED)의 연결 관계가 바뀔 수 있다. 도 2에 도시한 화소(PXij)는 표시 장치의 한 화소의 한 예이며, 적어도 두 개 의 트랜지스터 또는 적어도 하나의 커패시터를 포함하는 다른 형태의 화소가 사용될 수 있다.
다시, 도 1을 참고하면, 주사 구동부(200)는 표시부(100)의 주사선(S1~Sn)에 연결되어 있으며, 주사 제어신호(CONT1)에 따라 주사선(S1~Sn)에 순차적으로 주사 신호를 인가한다. 주사 신호는 스위칭 트랜지스터(M2)를 턴온시킬 수 있는 게이트 온 전압(Von)과 스위칭 트랜지스터(M2)를 턴오프시킬 수 있는 게이트 오프 전압(Voff)의 조합으로 이루어진다. 스위칭 트랜지스터(M2)가 p-채널 전계 효과 트랜지스터인 경우 게이트 온 전압(Von)과 게이트 오프 전압(Voff)은 각각 저전압과 고전압이다.
데이터 구동부(300)는 표시부(100)의 데이터선(D1~Dm)에 연결되어 있으며, 데이터 제어신호(CONT2)에 따라 제어부(500)로부터 입력되는 데이터 신호(DR, DG, DB)를 데이터 전압으로 변환하여 데이터선(D1~Dm)에 인가한다.
발광 구동부(400)는 표시부(100)의 발광 신호선(E1~En)에 연결되어 있으며, 발광 제어신호(CONT3)에 따라 복수의 발광 신호(EM1~EMn)를 발광 신호선(E1~En)에 순차적으로 인가한다. 발광 구동부(400)는 발광 제어신호(CONT3)에 따라 복수의 발광 신호(EM1~EMn)의 펄스 폭을 조절하여 출력한다. 복수의 발광 신호(EM1~EMn)는 각각 발광 제어 트랜지스터(M3)를 턴온시킬 수 있는 게이트 온 전압(Von)과 발광 제어 트랜지스터(M3)를 턴오프시킬 수 있는 게이트 오프 전압(Voff)의 조합으로 이루어진다. 발광 제어 트랜지스터(M3)가 p-채널 전계 효과 트랜지스터인 경우 게이트 온 전압(Von)과 게이트 오프 전압(Voff)은 각각 저전압과 고전압이다. 발광 구 동부(400)는 P모스 트랜지스터로 구현되며, 구체적인 구성은 도 4을 참조하여 설명한다.
제어부(500)는 외부로부터 입력 신호(IS), 수평동기신호(Hsync), 수직동기신호(Vsync) 및 메인 클럭 신호(MCLK)를 입력받아 영상 데이터 신호(DR, DG, DB), 주사 제어신호(CONT1), 데이터 제어신호(CONT2), 발광 제어신호(CONT3)를 생성한다. 주사 제어신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력 주기를 제어하는 적어도 하나의 클럭 신호를 포함한다. 주사 제어신호(CONT1)는 또한 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 더 포함할 수 있다. 데이터 제어신호(CONT2)는 한 행의 화소(PX)에 대한 영상 데이터 신호(DR, DG, DB)를 데이터 구동부(300)로의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D1~Dm)에 데이터 전압을 인가하라는 로드 신호(LOAD)를 포함한다.
그리고, 본 발명의 실시 예에 따른 발광 제어신호(CONT3)는 동기 신호(FLM), 반전 동기신호(FLM_B), 제1 및 제2 발광 클럭 신호(EM_CLK1, EM_CLK2), 클럭 신호(CLK) 및 반전 클럭 신호(CLKB)를 포함한다. 동기 신호(FLM)는 하이 레벨을 소정 기간 동안만 가지는 펄스를 포함하며, 복수의 화소(PX)에 흐르는 구동 전류의 최고치를 제한하기 위한 신호이다. 제1 및 제2 발광 클럭 신호(EM_CLK1, EM_CLK2)는 동기 신호(FLM)에 동기되어 생성되며, 서로 동일한 주파수를 갖는다. 제2 발광 클럭 신호(EM_CLK2)는 제1 발광 클럭 신호(EM_CLK1)와 소정의 위상차를 갖고 생성된다. 클럭 신호(CLK)는 제1 발광 클럭 신호(EM_CLK1)와 동일한 주파수를 가지는 신호이 다.
도 3은 도 1에 도시된 발광 구동부(400)를 도시한 블록도이다.
도 3을 참조하면, 발광 구동부(400)는 복수의 제1 및 제2 발광 신호 생성부(410_1~410_k, 420_1~420_i)를 포함한다. 본 발명의 실시 예에 따른 발광 구동부(400)는 복수의 발광 신호(EM1~EMn) 중 복수의 홀수 번째 발광 신호를 생성하는 복수의 제1 발광 신호 생성부(410_1~410_k) 및 복수의 짝수 번째 발광 신호를 생성하는 제2 발광 신호 생성부(420_1~420_i)를 포함한다. 복수의 제1 발광 신호 생성부(410_1~410_k)에는 제1 발광 클럭 신호(EM_CLK1) 및 클럭 신호(CLK)가 입력되고, 복수의 제2 발광 신호 생성부(420_1~420_i)에는 제2 발광 클럭 신호(EM_CLK2) 및 반전 클럭 신호(CLKB)가 입력된다. 복수의 제1 발광 신호 생성부(410_1~410_k)는 제1 발광 클럭 신호(EM_CLK1)의 에지 타이밍에 동기되어, 제1 발광 클럭 신호(EM_CLK1)의 한 주기 동안 펄스 신호인 발광 신호를 순차적으로 생성하고, 제1 발광 클럭 신호(EM_CLK1)의 한 주기 단위로 클럭 신호(CLK)를 샘플링하여 반전 발광 신호를 순차적으로 생성한다. 마찬가지로, 복수의 제2 발광 신호 생성부(420_1~420_i)는 제2 발광 클럭 신호(EM_CLK2)의 에지 타이밍에 동기되어, 제2 발광 클럭 신호(EM_CLK2)의 한 주기 동안 펄스 신호인 발광 신호를 생성하고, 제2 발광 클럭 신호(EM_CLK2)의 한 주기 단위로 반전 클럭 신호(CLKB)를 샘플링하여 반전 발광 신호를 순차적으로 생성한다.
복수의 제1 발광 신호 생성부(410_1~410_k) 중 하나는 복수의 제2 발광 신호 생성부(420_1~420_i) 중 인접한 제2 발광 신호 생성부로 자신의 발광 신호 및 반전 발광 신호를 출력하고, 이를 입력받은 제2 발광 신호 생성부는 발광 신호 및 반전 발광 신호를 인접한 다른 제1 발광 신호 생성부로 출력한다. 여기서, 복수의 제1 발광 신호 생성부(410_1~410_k) 중 첫번째 제1 발광 신호 생성부(410_1)는 인접한 제2 발광 신호 생성부로부터 출력된 발광 신호 및 반전 발광 신호 대신에 동기 신호(FLM) 및 반전 동기 신호(FLM_B)를 인가받는다. 제1 발광 신호 생성부(410_1)는 제1 발광 클럭 신호(EM_CLK1)의 에지 타이밍에 동기 신호(FLM) 및 반전 동기 신호(FLM_B)에 따라 제1 전압(VGH) 및 제2 전압(VGL) 중 하나를 선택하여 발광 신호(EM1)를 생성하고, 반전 동기 신호(FLM_B)에 따라 클럭 신호(CLK)를 차단 또는 입력받아 반전 발광 신호(EM1_B)를 생성한다. 나머지 복수의 제1 발광 신호 생성부(410_2~410_k)는 인접한 제2 발광 신호 생성부로부터 출력된 발광 신호 및 반전 발광 신호에 따라 자신의 발광 신호를 생성하고, 인접한 제2 발광 신호 생성부로부터 출력된 반전 발광 신호에 따라 자신의 반전 발광 신호를 생성한다. 여기서, 제1 전압(VGH) 및 제2 전압(VGL)은 발광 제어 트랜지스터(M3)에 따라 전압 레벨이 결정되며, 본 발명의 실시 예에서는 제1 전압(VGH)이 고전압(이하, 하이 레벨)이고, 제2 전압(VGL)이 저전압(이하, 로우 레벨)인 경우를 예를 들어 설명한다. 복수의 제2 발광 신호 생성부(420_1~420_i)도 인접한 제1 발광 신호 생성부로부터 출력된 발광 신호 및 반전 발광 신호에 따라 자신의 발광 신호를 생성하고, 인접한 제1 발광 신호 생성부로부터 출력된 반전 발광 신호에 따라 자신의 반전 발광 신호를 생성한다. 복수의 제1 및 제2 발광 신호 생성부(410_1~410_k, 420_1~420_i)의 구체적인 동작은 도 5를 참조하여 설명한다.
도 4는 도 3에 도시된 제1 발광 신호 생성부(410_1) 및 제2 발광 신호 생성부(420_1)의 상세 회로도이다. 도 4는 설명의 편의를 위해 제1 발광 신호 생성부(410_1) 및 제2 발광 신호 생성부(420_1)만 도시하였으나, 나머지 제1 및 제2 발광 신호 생성부(410_2~410_k, 420_2~420_i)의 회로 구성도 이와 동일하다.
도 4를 참조하면, 제1 발광 신호 생성부(410_1)는 복수의 트랜지스터(M11~M16) 및 복수의 커패시터(C1~C3)를 포함한다. 본 발명의 실시 예에 따른 복수의 트랜지스터(M11~M16)는 P모스 트랜지스터로 구현된다. 트랜지스터(M11)는 소스 단자로 반전 동기 신호(FLM_B)를 인가받고, 게이트 단자로 제1 발광 클럭 신호(EM_CLK1)를 인가받는다. 트랜지스터(M12)는 소스 단자로 동기 신호(FLM)를 인가받고, 게이트 단자로 제1 발광 클럭 신호(EM_CLK1)를 인가받는다. 트랜지스터(M13)는 게이트 단자가 트랜지스터(M11)의 드레인 단자와 연결되어 있고, 소스 단자로 제1 전압(VGH)를 인가받으며, 드레인 단자는 발광 신호(EM1) 출력단과 연결되어 있다. 트랜지스터(M14)는 게이트 단자가 트랜지스터(M12)의 드레인 단자와 연결되어 있고, 드레인 단자로 제2 전압(VGL)을 인가받으며, 소스 단자가 발광 신호(EM1)의 출력단과 연결되어 있다. 트랜지스터(M15)는 게이트 단자가 발광 신호(EM1)의 출력단과 연결되어 있고, 소스 단자로 제1 전압(VGH)을 인가받으며, 드레인 단자가 반전 발광 신호(EM1_B)의 출력단과 연결되어 있다. 트랜지스터(M16)는 게이트 단자가 트랜지스터(M11)의 드레인 단자와 연결되어 있고, 소스 단자가 반전 발광 신호(EM1_B)의 출력단과 연결되어 있으며, 드레인 단자로 클럭 신호(CLK)를 인가받는다. 제1 커패시터(C1)는 트랜지스터(M11)의 드레인 단자와 트랜지스터(M13)의 소스 단자 사이에 연결되어 있다. 제2 커패시터(C2)는 트랜지스터(M12)의 드레인 단자와 트랜지스터(M14)의 소스 단자 사이에 연결되어 있다. 제3 커패시터(C3)는 트랜지스터(M16)의 게이트 단자와 소스 단자 사이에 연결되어 있다.
제2 발광 신호 생성부(420_1)는 복수의 트랜지스터(M21~M26) 및 복수의 커패시터(C4~C6)를 포함한다. 복수의 트랜지스터(M21~M26)는 P모스 트랜지스터로 구현된다. 여기서, 트랜지스터(M21)는 소스 단자로 반전 발광 신호(EM1_B)를 인가받고, 게이트 단자로 제2 발광 클럭 신호(EM_CLK2)를 인가받는다. 트랜지스터(M22)는 소스 단자로 발광 신호(EM1)를 인가받고, 게이트 단자로 제2 발광 클럭 신호(EM_CLK2)를 인가받는다. 트랜지스터(M23)는 게이트 단자가 트랜지스터(M21)의 드레인 단자와 연결되어 있고, 소스 단자로 제1 전압(VGH)를 인가받으며, 드레인 단자는 발광 신호(EM2) 출력단과 연결되어 있다. 트랜지스터(M24)는 게이트 단자가 트랜지스터(M22)의 드레인 단자와 연결되어 있고, 드레인 단자로 제2 전압(VGL)을 인가받으며, 소스 단자가 발광 신호(EM2)의 출력단과 연결되어 있다. 트랜지스터(M25)는 게이트 단자가 발광 신호(EM2)의 출력단과 연결되어 있고, 소스 단자로 제1 전압(VGH)을 인가받으며, 드레인 단자가 반전 발광 신호(EM2_B)의 출력단과 연결되어 있다. 트랜지스터(M26)는 게이트 단자가 트랜지스터(M21)의 드레인 단자와 연결되어 있고, 소스 단자가 반전 발광 신호(EM2_B)의 출력단과 연결되어 있으며, 드레인 단자로 반전 클럭 신호(CLKB)를 인가받는다. 제4 커패시터(C4)는 트랜지스터(M21)의 드레인 단자와 트랜지스터(M23)의 소스 단자 사이에 연결되어 있다. 제5 커패시터(C5)는 트랜지스터(M22)의 드레인 단자와 트랜지스터(M24)의 소스 단자 사 이에 연결되어 있다. 제6 커패시터(C6)는 트랜지스터(M26)의 게이트 단자와 소스 단자 사이에 연결되어 있다.
도 5는 본 발명의 실시 예에 따른 발광 구동부(400)의 동작을 설명하기 위한 타이밍도이다. 도 5에 있어서, 구간(T1)은 제1 발광 클럭 신호(EM_CLK1)가 로우 레벨로 된 시점으로부터 제2 발광 클럭 신호(EM_CLK2)가 로우 레벨이 되기 이전까지의 기간이다. 구간(T2)는 제2 발광 클럭 신호(EM_CLK2)가 로우 레벨로 된 시점부터 제1 발광 클럭 신호(EM_CLK1)가 로우 레벨이 되기 이전까지의 기간이다. 그리고, 구간(T3)은 제1 발광 클럭 신호(EM_CLK1)가 로우 레벨로 된 시점부터 제2 발광 클럭 신호(EM_CLK2)가 로우 레벨이 되기 이전까지의 기간이다.
도 5를 참조하면, 먼저 동기 신호(FLM)가 하이 레벨의 펄스로 생성되면, 제1 발광 클럭 신호(EM_CLK1) 및 제2 발광 클럭 신호(EM_CLK2)가 발생한다. 그 다음, 구간(T1) 동안, 제1 발광 클럭 신호(EM_CLK1)의 폴링 에지에 동기되어 트랜지스터(M11, M12)가 턴 온된다. 그러면, 반전 동기 신호(FLM_B)에 의해 트랜지스터(M13, M16)가 턴 온되고, 동기 신호(FLM)에 의해 트랜지스터(M14, M15)가 턴 오프된다. 그러면, 제1 전압(VGH)이 발광 신호(EM1)로 출력되고, 클럭 신호(CLK)가 반전 발광 신호(EM1_B)로 출력된다. 구간(T1)에서, 제1 발광 클럭 신호(EM_CLK1)가 하이 레벨인 기간 동안 트랜지스터(M11, M12)는 턴 오프된다. 이때, 제1 내지 제3 커패시터(C1~C3)에 의해 트랜지스터(M13, M14, M16)의 게이트 단자와 소스 단자 사이의 전압차가 유지된다. 따라서, 구간(T1, T2) 동안 발광 신호(EM1) 및 반전 발광 신호(EM1_B)가 계속해서 출력된다.
그 다음, 구간(T2) 동안, 제2 발광 클럭 신호(EM_CLK2)의 폴링 에지에 동기되어 트랜지스터(M21, M22)가 턴 온된다. 그러면, 반전 발광 신호(EM1_B)에 의해 트랜지스터(M23, M26)가 턴 온되고, 발광 신호(EM1)에 의해 트랜지스터(M24, M25)가 턴 오프된다. 그러면, 제1 전압(VGH)이 발광 신호(EM2)로 출력되고, 반전 클럭 신호(CLKB)가 반전 발광 신호(EM2_B)로 출력된다. 구간(T2)에서, 제1 발광 클럭 신호(EM_CLK2)가 하이 레벨인 기간 동안 트랜지스터(M21, M22)는 턴 오프된다. 이때, 제4 내지 제6 커패시터(C4~C6)에 의해 트랜지스터(M23, M24, M26)의 게이트 단자와 소스 단자 사이의 전압차가 유지된다. 따라서, 구간(T2, T3) 동안 발광 신호(EM2) 및 반전 발광 신호(EM2_B)가 계속해서 출력된다.
그 다음, 구간(T3) 동안, 제1 발광 클럭 신호(EM_CLK1)의 폴링 에지에 동기되어 트랜지스터(M11, M12)가 턴 온된다. 이때, 동기 신호(FLM)는 로우 레벨이고, 반전 동기 신호(FLM_B)는 하이 레벨이므로 트랜지스터(M14, M15)가 턴 온된다. 그러면, 제2 전압(VGL)이 발광 신호(EM1)로 출력되고, 제1 전압(VGH)이 반전 발광 신호(EM1_B)로 출력된다. 즉, 복수의 발광 신호(EM1~EMn) 중 홀수번째 발광 신호는 제1 발광 클럭 신호(EM_CLK1)의 한 주기를 단위로 하여 순차적으로 하이 펄스 신호로 출력된다. 또한, 복수의 발광 신호(EM1~EMn) 중 홀수번째 발광 신호에 대응하는 반전 발광 신호는 제1 발광 클럭 신호(EM_CLK1)의 한 주기 단위로 클럭 신호(CLK)가 샘플링되어 순차적으로 출력된다. 마찬가지로, 복수의 발광 신호(EM1~EMn) 중 짝수번째 발광 신호는 제2 발광 클럭 신호(EM_CLK2)의 한 주기를 단위로 하여 순차적으로 하이 펄스 신호로 출력된다. 또한, 복수의 발광 신호(EM1~EMn) 중 짝수번째 발광 신호에 대응하는 반전 발광 신호는 제1 발광 클럭 신호(EM_CLK1)의 한 주기 단위로 반전 클럭 신호(CLKB)가 샘플링되어 순차적으로 출력된다. 따라서, 제1 및 제2 발광 클럭 신호(EM_CLK1, EM_CLK2)의 한 주기를 제어하여 복수의 발광 신호(EM1~EMn)의 펄스 폭을 조절할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 실시 예에 따른 표시 장치를 나타낸 블록도.
도 2는 도 1에 도시된 화소(PX)의 등가 회로도.
도 3은 도 1에 도시된 발광 구동부(400)를 도시한 블록도.
도 4는 도 3에 도시된 제1 발광 신호 생성부(410_1) 및 제2 발광 신호 생성부(420_1)의 상세 회로도.
도 5는 본 발명의 실시 예에 따른 발광 구동부(400)의 동작을 설명하기 위한 타이밍도.

Claims (19)

  1. 복수의 주사 신호를 전달하는 복수의 주사선, 복수의 데이터 신호를 전달하는 복수의 데이터선, 복수의 발광 신호를 전달하는 복수의 발광 신호선 및 상기 복수의 주사선과 상기 복수의 데이터선에 연결되고, 상기 복수의 발광 신호에 따라 발광이 제어되는 복수의 화소를 포함하는 표시부; 및
    상기 복수의 발광 신호의 펄스 폭을 조절하여, 상기 복수의 발광 신호선 각각에 대응하는 발광 신호를 전달하는 발광 구동부를 포함하고,
    상기 발광 구동부는,
    상기 복수의 제1 발광 신호 및 복수의 제1 반전 발광 신호를 생성하는 복수의 제1 발광 신호 생성부 및 상기 복수의 제2 발광 신호 및 복수의 제2 반전 발광 신호를 생성하는 복수의 제2 발광 신호 생성부를 포함하고,
    상기 복수의 제1 발광 신호 생성부 각각은,
    상기 화소에 흐르는 구동 전류의 최고치를 제한하기 위한 동기 신호에 동기되어 발생하는 제1 발광 클럭 신호, 상기 제1 발광 클럭 신호와 동일한 주파수를 가지는 클럭 신호, 상기 복수의 제2 발광 신호 생성부 중 인접한 제2 발광 신호 생성부로부터 출력되는 제2 발광 신호 및 제2 반전 발광 신호를 입력받고,
    상기 제1 발광 클럭 신호에 의해 턴 온 되는 제1 트랜지스터,
    상기 제1 트랜지스터에 의해 상기 제2 발광 반전 신호를 입력받아 제1 레벨의 상기 제1 발광 신호를 생성하는 제2 트랜지스터를 포함하며,
    상기 복수의 제2 발광 신호 생성부 각각은,
    상기 제1 발광 클럭 신호와 동일한 주파수이며 소정의 위상차를 가지는 제2 발광 클럭 신호, 상기 클럭 신호가 반전된 클럭 반전 신호, 상기 복수의 제1 발광 신호 생성부 중 인접한 제1 발광 신호 생성부로부터 출력되는 제1 발광 신호 및 제1 반전 발광 신호를 입력받고,
    상기 제2 발광 클럭 신호에 의해 턴 온 되는 제7 트랜지스터,
    상기 제7 트랜지스터에 의해 상기 제1 발광 반전 신호를 입력받아 상기 제1 레벨의 상기 제2 발광 신호를 생성하는 제8 트랜지스터를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 복수의 제1 발광 신호 생성부 각각은,
    상기 제1 발광 클럭 신호에 의해 턴 온 되는 제4 트랜지스터,
    상기 제4 트랜지스터에 의해 상기 제2 발광 신호를 입력받아 제1 레벨의 상기 제1 발광 반전 신호를 생성하는 제3 트랜지스터,
    상기 제4 트랜지스터에 의해 상기 제2 발광 신호를 입력받아 제2 레벨의 상기 제1 발광 신호를 생성하는 제5 트랜지스터, 및
    상기 제1 트랜지스터에 의해 상기 제2 발광 반전 신호를 입력받아 상기 클럭 신호를 상기 제1 발광 반전 신호로 생성하는 제6 트랜지스터를 더 포함하는 표시 장치.
  3. 제2항에 있어서,
    상기 복수의 제2 발광 신호 생성부 각각은,
    상기 제2 발광 클럭 신호에 의해 턴 온 되는 제10 트랜지스터,
    상기 제10 트랜지스터에 의해 상기 제1 발광 신호를 입력받아 제1 레벨의 상기 제2 발광 반전 신호를 생성하는 제9 트랜지스터,
    상기 제10 트랜지스터에 의해 상기 제1 발광 신호를 입력받아 상기 제2 레벨의 상기 제2 발광 신호를 생성하는 제11 트랜지스터, 및
    상기 제7 트랜지스터에 의해 상기 제1 발광 반전 신호를 입력받아 상기 반전 클럭 신호를 상기 제2 발광 반전 신호로 생성하는 제12 트랜지스터를 더 포함하는 표시장치.
  4. 제3 항에 있어서,
    상기 제1 트랜지스터는 대응하는 제2 반전 발광 신호가 인가되는 소스 단자 및 상기 제1 발광 클럭 신호가 인가되는 게이트 단자를 포함하고,
    상기 제2 트랜지스터는 제1 트랜지스터의 드레인 단자와 연결된 게이트 단자, 상기 제1 전압이 인가되는 소스 단자 및 상기 제1 발광 신호의 출력단과 연결된 드레인 단자를 포함하고,
    상기 제3 트랜지스터는 제1 발광 신호의 출력단과 연결된 게이트 단자, 상기 제1 전압이 인가되는 소스 단자 및 상기 제1 반전 발광 신호의 출력단과 연결된 드레인 단자를 포함하고,
    상기 제4 트랜지스터는 대응하는 제2 발광 신호가 인가되는 소스 단자 및 상기 제1 발광 클럭 신호가 인가되는 게이트 단자를 포함하고,
    상기 제5 트랜지스터는 제4 트랜지스터의 드레인 단자와 연결된 게이트 단자, 상기 제1 발광 신호의 출력단과 연결된 소스 단자 및 상기 제2 전압이 인가되는 드레인 단자를 포함하고,
    상기 제 6 트랜지스터는 제1 트랜지스터의 드레인 단자와 연결된 게이트 단자, 상기 제1 반전 발광 신호의 출력단과 연결된 소스 단자 및 상기 클럭 신호가 인가되는 드레인 단자를 포함하는 표시 장치.
  5. 제4항에 있어서,
    상기 복수의 제1 발광 신호 생성부 각각은,
    상기 제1 트랜지스터의 드레인 단자와 상기 제2 트랜지스터의 소스 단자 사이에 연결된 제1 커패시터,
    상기 제4 트랜지스터의 드레인 단자와 상기 제5 트랜지스터의 소스 단자 사이에 연결된 제2 커패시터 및
    상기 제6 트랜지스터의 게이트 단자와 소스 단자 사이에 연결된 제3 커패시터를 더 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 복수의 제2 발광 신호 생성부 각각은
    상기 제7 트랜지스터는 대응하는 제1 반전 발광 신호가 인가되는 소스 단자 및 상기 제2 발광 클럭 신호가 인가되는 게이트 단자를 포함하고,
    상기 제8 트랜지스터는 제7 트랜지스터의 드레인 단자와 연결된 게이트 단자, 상기 제3 전압이 인가되는 소스 단자 및 상기 제2 발광 신호의 출력단과 연결된 드레인 단자를 포함하고,
    상기 제9 트랜지스터는 제2 발광 신호의 출력단과 연결된 게이트 단자, 상기 제3 전압이 인가되는 소스 단자 및 상기 제2 반전 발광 신호의 출력단과 연결된 드레인 단자를 포함하고,
    상기 제10 트랜지스터는 대응하는 제1 발광 신호가 인가되는 소스 단자 및 상기 제2 발광 클럭 신호가 인가되는 게이트 단자를 포함하고,
    상기 제11 트랜지스터는 제10 트랜지스터의 드레인 단자와 연결된 게이트 단자, 상기 제2 발광 신호의 출력단과 연결된 소스 단자 및 상기 제4 전압이 인가되는 드레인 단자를 포함하고,
    상기 제12 트랜지스터는 제7 트랜지스터의 드레인 단자와 연결된 게이트 단자, 상기 제2 반전 발광 신호의 출력단과 연결된 소스 단자 및 상기 반전 클럭 신호가 인가되는 드레인 단자를 포함하고,
    상기 제7 트랜지스터의 드레인 단자와 상기 제8 트랜지스터의 소스 단자 사이에 연결된 제4 커패시터,
    상기 제10 트랜지스터의 드레인 단자와 상기 제11 트랜지스터의 소스 단자 사이에 연결된 제5 커패시터 및
    상기 제12 트랜지스터의 게이트 단자와 소스 단자 사이에 연결된 제6 커패시터를 포함하는 표시 장치.
  7. 제3항 내지 제6 항 중 어느 한 항에 있어서, 상기 제1 내지 제12 트랜지스터는 P모스 트랜지스터인 표시 장치.
  8. 제2항에 있어서,
    상기 복수의 제1 발광 신호 생성부 중 첫번째 제1 발광 신호를 생성하는 제1 발광 신호 생성부는 상기 동기 신호 및 상기 동기 신호를 반전시킨 반전 동기 신호를 입력 받는 표시 장치.
  9. 복수의 주사 신호를 전달하는 복수의 주사선, 복수의 데이터 신호를 전달하는 복수의 데이터선, 복수의 발광 신호를 전달하는 복수의 발광 신호선 및 상기 복수의 주사선과 상기 복수의 데이터선에 연결되고, 상기 복수의 발광 신호에 따라 발광이 제어되는 복수의 화소를 포함하는 표시부,
    상기 복수의 발광 신호선 중 홀수번째 발광 신호선에 대응하는 복수의 제1 발광 신호를 생성하는 복수의 제1 발광 신호 생성부 및
    상기 복수의 발광 신호선 중 짝수번째 발광 신호선에 대응하는 복수의 제2 발광 신호를 생성하는 복수의 제2 발광 신호 생성부를 포함하고,
    상기 복수의 제1 발광 신호 생성부 각각은,
    제1 발광 클럭 신호, 상기 제1 발광 클럭 신호와 동일한 주파수를 가지는 클럭 신호, 상기 복수의 제2 발광 신호 생성부 중 인접한 제2 발광 신호 생성부로부터 출력되는 제2 발광 신호 및 제2 반전 발광 신호를 입력받고,
    상기 제1 발광 클럭 신호에 의해 턴 온 되는 제1 트랜지스터 및
    상기 제1 트랜지스터에 의해 상기 제2 발광 반전 신호를 입력받아 제1 레벨의 상기 제1 발광 신호를 생성하는 제2 트랜지스터를 포함하며,
    상기 복수의 제2 발광 신호 생성부 각각은,
    제2 발광 클럭 신호, 상기 제2 발광 클럭 신호와 동일한 주파수를 가지는 클럭 반전 신호, 상기 복수의 제1 발광 신호 생성부 중 인접한 제1 발광 신호 생성부로부터 출력되는 제1 발광 신호 및 제1 반전 발광 신호를 입력받고,
    상기 제2 발광 클럭 신호에 의해 턴 온 되는 제7 트랜지스터 및
    상기 제7 트랜지스터에 의해 상기 제1 발광 반전 신호를 입력받아 상기 제1 레벨의 상기 제2 발광 신호를 생성하는 제8 트랜지스터를 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 복수의 제1 발광 신호 생성부는 상기 제1 발광 클럭 신호와 동일한 주파수를 가지는 클럭 신호를 입력 받고, 상기 클럭 신호를 상기 제1 발광 클럭 신호의 한 주기 동안 샘플링하여 순차적으로 복수의 제1 반전 발광 신호를 생성하는 표시 장치.
  11. 제10 항에 있어서,
    상기 복수의 제2 발광 신호 생성부는 상기 클럭 신호를 반전시킨 반전 클럭 신호를 입력 받고, 상기 반전 클럭 신호를 상기 제2 발광 클럭 신호의 한 주기 동안 샘플링하여 순차적으로 복수의 제2 반전 발광 신호를 생성하는 표시 장치.
  12. 제11 항에 있어서,
    상기 복수의 제1 발광 신호 생성부 중 어느 하나는 상기 제1 발광 클럭 신호의 에지 타이밍에 동기되어 상기 복수의 제2 발광 신호 중 대응하는 제2 발광 신호 및 대응하는 상기 제2 반전 발광 신호에 따라 제1 전압 및 제2 전압 중 하나를 선택하여 제1 발광 신호로 생성하는 표시 장치.
  13. 제12 항에 있어서,
    상기 복수의 제1 발광 신호 생성부 각각은
    상기 제1 트랜지스터는 대응하는 제2 반전 발광 신호가 인가되는 소스 단자 및 상기 제1 발광 클럭 신호가 인가되는 게이트 단자를 포함하고,
    상기 제2 트랜지스터는 제1 트랜지스터의 드레인 단자와 연결된 게이트 단자, 상기 제1 전압이 인가되는 소스 단자 및 상기 제1 발광 신호의 출력단과 연결된 드레인 단자를 포함하고,
    상기 제1 발광 신호의 출력단과 연결된 게이트 단자, 상기 제1 전압이 인가되는 소스 단자 및 상기 제1 반전 발광 신호의 출력단과 연결된 드레인 단자를 포함하는 제3 트랜지스터,
    상기 대응하는 제2 발광 신호가 인가되는 소스 단자 및 상기 제1 발광 클럭 신호가 인가되는 게이트 단자를 포함하는 제4 트랜지스터,
    상기 제4 트랜지스터의 드레인 단자와 연결된 게이트 단자, 상기 제1 발광 신호의 출력단과 연결된 소스 단자 및 상기 제2 전압이 인가되는 드레인 단자를 포함하는 제5 트랜지스터,
    상기 제1 트랜지스터의 드레인 단자와 연결된 게이트 단자, 상기 제1 반전 발광 신호의 출력단과 연결된 소스 단자 및 상기 클럭 신호가 인가되는 드레인 단자를 포함하는 제6 트랜지스터,
    상기 제1 트랜지스터의 드레인 단자와 상기 제2 트랜지스터의 소스 단자 사이에 연결된 제1 커패시터,
    상기 제4 트랜지스터의 드레인 단자와 상기 제5 트랜지스터의 소스 단자 사이에 연결된 제2 커패시터 및
    상기 제6 트랜지스터의 게이트 단자와 소스 단자 사이에 연결된 제3 커패시터를 포함하는 표시 장치.
  14. 제13 항에 있어서, 상기 제1 내지 제6 트랜지스터는 P모스 트랜지스터인 표시 장치.
  15. 제12 항에 있어서,
    상기 복수의 제2 발광 신호 생성부 중 어느 하나는 상기 제2 발광 클럭 신호의 에지 타이밍에 동기되어 상기 복수의 제1 발광 신호 중 대응하는 제1 발광 신호 및 대응하는 상기 제1 반전 발광 신호에 따라 제3 전압 및 제4 전압 중 하나를 선택하여 제2 발광 신호로 생성하는 표시 장치.
  16. 제15 항에 있어서,
    상기 복수의 제2 발광 신호 생성부 각각은
    상기 제7 트랜지스터는 대응하는 제1 반전 발광 신호가 인가되는 소스 단자 및 상기 제2 발광 클럭 신호가 인가되는 게이트 단자를 포함하고,
    상기 제8 트랜지스터는 제7 트랜지스터의 드레인 단자와 연결된 게이트 단자, 상기 제3 전압이 인가되는 소스 단자 및 상기 제2 발광 신호의 출력단과 연결된 드레인 단자를 포함하고,
    상기 제2 발광 신호의 출력단과 연결된 게이트 단자, 상기 제3 전압이 인가되는 소스 단자 및 상기 제2 반전 발광 신호의 출력단과 연결된 드레인 단자를 포함하는 제9 트랜지스터,
    상기 대응하는 제1 발광 신호가 인가되는 소스 단자 및 상기 제2 발광 클럭 신호가 인가되는 게이트 단자를 포함하는 제10 트랜지스터,
    상기 제10 트랜지스터의 드레인 단자와 연결된 게이트 단자, 상기 제2 발광 신호의 출력단과 연결된 소스 단자 및 상기 제4 전압이 인가되는 드레인 단자를 포함하는 제11 트랜지스터,
    상기 제7 트랜지스터의 드레인 단자와 연결된 게이트 단자, 상기 제2 반전 발광 신호의 출력단과 연결된 소스 단자 및 상기 반전 클럭 신호가 인가되는 드레인 단자를 포함하는 제12 트랜지스터,
    상기 제7 트랜지스터의 드레인 단자와 상기 제8 트랜지스터의 소스 단자 사이에 연결된 제4 커패시터,
    상기 제10 트랜지스터의 드레인 단자와 상기 제11 트랜지스터의 소스 단자 사이에 연결된 제5 커패시터 및
    상기 제12 트랜지스터의 게이트 단자와 소스 단자 사이에 연결된 제6 커패시터를 포함하는 표시 장치.
  17. 제16 항에 있어서, 상기 제7 내지 제12 트랜지스터는 P모스 트랜지스터인 표시 장치.
  18. 제9 항에 있어서,
    상기 복수의 제1 발광 신호 생성부 중 첫번째 제1 발광 신호를 생성하는 제1 발광 신호 생성부는 상기 화소에 흐르는 구동 전류의 최고치를 제한하기 위한 동기 신호 및 상기 동기 신호를 반전시킨 반전 동기 신호를 이용하여 상기 제1 발광 신호의 펄스 폭을 조절하는 표시 장치.
  19. 제18 항에 있어서, 상기 제1 및 제2 발광 클럭 신호는 상기 동기 신호에 동기되어 발생하는 신호인 표시 장치.
KR1020090070936A 2009-07-31 2009-07-31 표시 장치 KR101073556B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090070936A KR101073556B1 (ko) 2009-07-31 2009-07-31 표시 장치
US12/780,609 US8497833B2 (en) 2009-07-31 2010-05-14 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090070936A KR101073556B1 (ko) 2009-07-31 2009-07-31 표시 장치

Publications (2)

Publication Number Publication Date
KR20110012990A KR20110012990A (ko) 2011-02-09
KR101073556B1 true KR101073556B1 (ko) 2011-10-17

Family

ID=43526559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090070936A KR101073556B1 (ko) 2009-07-31 2009-07-31 표시 장치

Country Status (2)

Country Link
US (1) US8497833B2 (ko)
KR (1) KR101073556B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2226938A4 (en) * 2007-12-28 2011-07-20 Sharp Kk SEMICONDUCTOR DEVICE AND DISPLAY DEVICE
US8675811B2 (en) * 2007-12-28 2014-03-18 Sharp Kabushiki Kaisha Semiconductor device and display device
RU2438194C1 (ru) * 2007-12-28 2011-12-27 Шарп Кабусики Кайся Схема управления линии запоминающего конденсатора и устройство отображения
US8547368B2 (en) * 2007-12-28 2013-10-01 Sharp Kabushiki Kaisha Display driving circuit having a memory circuit, display device, and display driving method
KR101966393B1 (ko) 2011-11-18 2019-04-08 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101881853B1 (ko) 2012-02-29 2018-07-26 삼성디스플레이 주식회사 에미션 구동 유닛, 에미션 구동부 및 이를 포함하는 유기 발광 표시 장치
KR102097633B1 (ko) * 2012-12-07 2020-04-07 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
KR102081910B1 (ko) 2013-06-12 2020-02-27 삼성디스플레이 주식회사 커패시터, 커패시터를 포함하는 구동 회로, 및 구동 회로를 포함하는 표시 장치
CN103680439B (zh) * 2013-11-27 2016-03-16 合肥京东方光电科技有限公司 一种栅极驱动电路和显示装置
US9940873B2 (en) 2014-11-07 2018-04-10 Apple Inc. Organic light-emitting diode display with luminance control
US10186187B2 (en) * 2015-03-16 2019-01-22 Apple Inc. Organic light-emitting diode display with pulse-width-modulated brightness control
KR102439225B1 (ko) * 2015-08-31 2022-09-01 엘지디스플레이 주식회사 유기 발광 표시장치와 그 구동 장치 및 방법
WO2017036430A2 (en) * 2016-11-28 2017-03-09 Viewtrix Technology Co., Ltd Distributive-driving of display panel
KR20180096843A (ko) * 2017-02-20 2018-08-30 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
US11005475B1 (en) * 2020-01-06 2021-05-11 Innolux Corporation Emission driver and pump unit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100624115B1 (ko) 2005-08-16 2006-09-15 삼성에스디아이 주식회사 유기전계발광장치의 발광제어 구동장치
KR100646992B1 (ko) 2005-09-13 2006-11-23 삼성에스디아이 주식회사 발광제어선 구동부 및 이를 이용한 유기 발광 표시장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858614B1 (ko) 2007-03-08 2008-09-17 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 구동방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100624115B1 (ko) 2005-08-16 2006-09-15 삼성에스디아이 주식회사 유기전계발광장치의 발광제어 구동장치
KR100646992B1 (ko) 2005-09-13 2006-11-23 삼성에스디아이 주식회사 발광제어선 구동부 및 이를 이용한 유기 발광 표시장치

Also Published As

Publication number Publication date
US20110025679A1 (en) 2011-02-03
US8497833B2 (en) 2013-07-30
KR20110012990A (ko) 2011-02-09

Similar Documents

Publication Publication Date Title
KR101073556B1 (ko) 표시 장치
KR101761794B1 (ko) 표시 장치 및 그의 구동 방법
KR102072201B1 (ko) 유기 발광 표시 장치 및 그 구동 방법
US9111490B2 (en) Gate driving circuit and organic electroluminescent display apparatus using the same
KR101295877B1 (ko) 유기발광다이오드 표시장치 및 그의 구동 방법
KR101739575B1 (ko) 주사 구동 장치 및 그 구동 방법
US8130183B2 (en) Scan driver and scan signal driving method and organic light emitting display using the same
KR101804315B1 (ko) 표시 장치, 표시 장치를 위한 주사 구동 장치 및 그 구동 방법
KR20120019227A (ko) 양방향 주사 구동 장치 및 이를 이용한 표시 장치
US20100188316A1 (en) Emission control driver and organic light emitting display device using the same
KR101360768B1 (ko) 유기 발광 다이오드 표시장치 및 그 구동 방법
KR101155899B1 (ko) 주사 구동 장치 및 그 구동 방법
US11417278B2 (en) Display device and driving method thereof
US20140355733A1 (en) Stage circuit and scan driver using the same
KR20120028006A (ko) 주사 구동부 및 그를 이용한 유기전계발광 표시장치
US9053669B2 (en) Apparatus for scan driving including scan driving units
KR101049809B1 (ko) 표시 장치 및 그 구동 방법
KR20150002323A (ko) 유기 발광 다이오드 표시장치와 그 구동방법
KR20110013806A (ko) 표시 장치의 구동 장치
KR20120028005A (ko) 발광제어 구동부 및 그를 이용한 유기전계발광 표시장치
US9159268B2 (en) Organic light emitting diode display and its driving method
GB2611153A (en) Gate driver and display device using the same
KR20120077792A (ko) 에미션 구동장치 및 이를 이용한 유기발광다이오드 표시장치
KR102462529B1 (ko) 유기발광표시장치
KR101936678B1 (ko) 유기전계발광표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 9