JP4721140B2 - シフトレジスタ、走査線駆動回路、マトリクス型装置、電気光学装置、電子機器 - Google Patents

Description

本発明は、シフトレジスタ回路及びシフトレジスタの制御方法、並びにこれらを用いる走査線駆動回路、アクティブマトリクス装置及び電子機器に関する。

特開平１１−１３４８９３号公報（特許文献１）には、シフト単位回路の各段に対応するクロック供給制御手段を備え、このクロック供給手段により、対応するシフト単位回路がアクティブとなる期間のみ、シフト単位回路にクロック信号が供給されるように構成されたシフトレジスタが開示されている。かかる構成によれば、消費電力の低減が可能となる。かかる文献に記載のシフトレジスタでは、クロック供給制御手段はシフトレジスタ１段につき１つ設けられており、クロック供給制御回路はシフトレジスタと等ピッチで配置されていた。このようなシフトレジスタは、主として液晶表示装置等のマトリクス型表示装置の駆動回路に用いられる。

近年では、表示装置にはより一層の高精細化が望まれている。ところが、かかる要望に沿って表示領域（画素領域）が高精細化されると、シフトレジスタの配置も狭ピッチとなるため、対応するクロック供給制御回路もこれに合わせて配置配線しなくてはならなかった。一般に、クロック制御回路は十数個のトランジスタから構成され、その回路構成は複雑である。携帯電話などに搭載される液晶パネル等の表示部は狭額縁であることが好まれるが、狭ピッチのシフトレジスタに合わせてクロック制御回路のレイアウト設計を行うと、ドライバ回路全体の幅が大きくなってしまい、額縁の広い表示装置となってしまうという不都合がある。

このような課題に対して、特開２００４−１２７５０９号公報（特許文献２）には、シフトレジスタ回路を段方向にＮ個の回路ブロックに分割し、分割された各回路ブロックのそれぞれに対してクロック信号制御回路を設け、これらクロック信号制御回路のうち所定のものを、これに対応する回路ブロックの前段側の回路ブロック及び後段側の回路ブロックのラッチ回路の出力信号によって、クロック信号の供給制御を行うように構成したシフトレジスタ回路が開示されている。この特許文献２に記載のシフトレジスタは、回路規模の増大を抑制し、消費電力の低減を図ることが可能であるという点で優れたものであるが、以下のような点で更に改良の余地がある。

ここで、ある回路ブロックに複数の連続したパルスを転送する場合を考える。この場合、Ｎ−１段目の回路ブロックの最終段にパルスが転送されたとき、この出力信号を検知してＮ段目のクロック信号制御回路がアクティブとなり、Ｎ段目の回路ブロックにクロックが供給される。先頭のパルスが、Ｎ段目の回路ブロックの２段目のラッチ回路に転送され、その出力がアクティブとなったとき、Ｎ−１段目のクロック信号制御回路にはリセット信号が供給され、Ｎ−１段目の回路ブロックへのクロック供給は停止する。すなわち、２つ目以降のパルスはＮ段目に転送されることなく、Ｎ−１段目の回路ブロック内部に留まってしまう。もちろん、一度に１つのパルスしか転送しない使い方であればこのような不都合は生じないが、駆動方式の多様化に伴い、例えば一つの回路ブロックに同時に複数のパルスを転送したいというような要望がある場合、特許文献２に記載のシフトレジスタではその要望に応じることが難しい。

特開平１１−１３４８９３号公報 特開２００４−１２７５０９号公報

そこで、本発明は、回路規模の抑制及び消費電力の低減の要望を満たし、かつ、転送されるデータの数やタイミングに関わらず、データの転送が必要なシフト回路を正確に判断し、クロックを供給することができるシフトレジスタを提供することを目的とする。

上述した課題を解決するため、本発明にかかるシフトレジスタは、第１段、第２段、および第３段のシフト回路ブロックを備える。
第１段〜第３段のシフト回路ブロックは、直列接続された奇数段のシフト単位回路と偶数段のシフト単位回路とを備え、最終段が偶数段のシフト単位回路となっている。
第１段〜第３段のシフト回路ブロックはさらに、クロック供給判定回路と、クロック供給制御回路と、を備える。
各クロック供給判定回路は、各シフト回路ブロックに含まれる偶数段のシフト単位回路の内部状態信号と各シフト回路ブロックの前段のシフト回路ブロックに含まれる最終段のシフト単位回路の内部状態信号と、を入力し、これら内部状態信号のいずれかが第１のレベルであるときに動作許可信号を出力する。
各クロック供給制御回路は、同じシフト回路ブロックに含まれるクロック供給判定回路から動作許可信号が供給されているときにクロック信号およびクロック反転信号を出力する。
奇数段のシフト単位回路は、クロック信号が供給される第１クロックドインバータと、第１クロックドインバータに直列接続される第１インバータと、クロック反転信号が供給され、かつ、第１インバータの出力を反転して第１クロックドインバータと第１インバータとの接続点へ帰還させる第２クロックドインバータと、を含んで構成される。
偶数段のシフト単位回路は、クロック反転信号が供給される第３クロックドインバータと、第３クロックドインバータに直列接続される第２インバータと、クロック信号が供給され、かつ、第２インバータの出力を反転して第３クロックドインバータと第２インバータとの接続点へ帰還させる第４クロックドインバータと、を含んで構成される。
そして、ハイレベルのスタートパルスに対応して第１クロック信号を、第１段のシフト回路ブロックにおける奇数段のシフト単位回路および偶数段のシフト単位回路へ供給し、第１クロック信号の１回目の立ち上がりに対応して、第１段のシフト回路ブロックにおける奇数段のシフト単位回路の第１出力信号をハイレベルとする。
第１クロック信号の１回目の立ち下がりに対応して、第１段のシフト回路ブロックにおける偶数段のシフト単位回路の第２出力信号をハイレベルとする。
ハイレベルの第２出力信号に対応して第２クロック信号を、第２段のシフト回路ブロックにおける奇数段のシフト単位回路および偶数段のシフト単位回路へ供給する。
第１クロック信号の２回目の立ち上がりであって、第２クロック信号の１回目の立ち上がりに対応して、第２段のシフト回路ブロックにおける奇数段のシフト単位回路の第３出力信号をハイレベルとするとともに、第１出力信号をローレベルとする。
第１クロック信号の２回目の立ち下がりであって、第２クロック信号の１回目の立ち下がりに対応して、第２段のシフト回路ブロックにおける偶数段のシフト単位回路の第４出力信号をハイレベルとするとともに、第２出力信号をローレベルとする。
ハイレベルの第４出力信号に対応して第３クロック信号を、第３段のシフト回路ブロックにおける奇数段のシフト単位回路および偶数段のシフト単位回路へ供給する。

上記構成によれば、各シフト単位回路のそれぞれに対して１つのクロック供給制御回路を設ける場合と比べ、クロック供給制御回路の数を減らすことができる為、回路規模の抑制及び消費電力の低減を達成することが可能となる。これにより、狭ピッチの回路レイアウトが可能となり、クロック供給制御回路を高精細の液晶パネルなどに適用することが可能となる。また、上記構成によれば、転送されるデータの数やタイミングに関わらず、データの転送が必要なシフト回路ブロックを正確に判断し、クロックを供給できる。従って、例えばハイレベルとローレベルが連続的に変化する入力信号であっても転送が可能であり、従来のシフトレジスタと同等の動作が可能である。

好ましくは、上記クロック供給判定回路は多入力ナンドゲートであり、上記内部状態信号として上記単位シフト回路の出力信号の反転信号が入力されるよう構成されている。また、上記クロック供給判定回路は多入力ノアゲートであり、上記内部状態信号として上記単位シフト回路の出力信号が入力されるよう構成されていることも好ましい。

クロック供給制御回路を一つの多入力ゲートによって構成できる為、回路レイアウトを単純な構成とすることができる。また、クロック供給判定回路のゲート段数が１段と短く、シフト単位回路の状態が変化してから第１の信号（クロック供給判定信号）が供給されるまでの応答が速いため、波形のなまりや遅延の少ないクロック信号を供給することができる。

他の本発明は、上述した本発明にかかるシフトレジスタを含んで構成される走査線駆動回路である。

これにより、良質なシフトレジスタが得られる。

他の本発明は、上記の本発明にかかる走査線駆動回路を備えるマトリクス型装置及びこれを備える電気光学装置等のデバイスである。ここで「マトリクス型装置」とは、走査線駆動回路及びデータ線駆動回路を備え、マトリクス状に配置された機能素子を順次選択して所定の機能を発揮させるように構成される装置一般をいう。このようなマトリクス装置は、例えば、電気泳動表示装置、液晶表示装置、エレクトロルミネッセンス表示装置等の電気光学装置を構成するために用いられたり、指紋センサ等の静電容量検出装置を構成するために用いられるなど、種々のデバイスに用いられている。

これにより、良質なマトリクス型装置及び電気光学装置が得られる。

他の本発明は、上記の本発明にかかる電気光学装置を表示部として備える電子機器である。ここで「電子機器」とは、一定の機能を奏する機器一般をいい、その構成に特に限定が無いが、例えば、電子ペーパ、電子ブック、携帯電話、ビデオカメラ、パーソナルコンピュータ、デジタルカメラ、ＰＤＡ、電子手帳等が含まれる。

これにより、良質な電子機器が得られる。

本発明の実施の形態について図面を参照しながら説明する。以下では、本発明が適用されたアクティブマトリクス型装置の一例として電気泳動表示装置を例示する。なお、図面中においては、ある信号の反転信号は上側に傍線を付して表記されるが、明細書中では、便宜上、ある信号の反転信号については先頭に「／」マークを付して表記するものとする。

図１は、一実施形態の電気泳動表示装置の構成を説明するブロック図である。図１に示す電気泳動表示装置１は、Ｍ本の走査線３２と、当該走査線３２を順次選択するための走査ドライバ（走査線駆動回路）２０と、走査線３２と交差して設けられるＮ本のデータ線３３と、当該データ線３３を順次選択するためのデータドライバ（データ線駆動回路）１０と、走査線３２とデータ線３３との各交点に設けられ、マトリクス状に配置される画素回路３１を含んでなるアクティブマトリクス部３０と、を含んで構成されている。画素回路３１は、電気泳動素子及びこれを制御するトランジスタ等の回路素子を含む。データドライバ１０は、データラッチ１２と、当該データラッチ１２を順次選択するためのデータシフトレジスタ１１と、データバッファ１３と、を含んで構成される。走査ドライバ２０は、走査線３２を順次走査するための走査シフトレジスタ２１と、走査バッファ２３と、を含んで構成されている。

図２は、走査シフトレジスタ２１の構成を説明するブロック図である。図２に示すように、走査シフトレジスタ２１は、複数のシフト回路ブロックＳＢ１〜ＳＢｎを含んで構成されている。各シフト回路ブロックＳＢ１〜ＳＢｎは、それぞれ偶数である所定数ずつのシフト単位回路を含んで構成されている。また、各シフト回路ブロックのそれぞれ毎に対応付けて、クロック供給制御回路及びクロック供給判定回路が１つずつ設けられている。各シフト回路ブロックＳＢ１〜ＳＢｎは、図示のように直列接続されている。初段のシフト回路ブロックＳＢ１には、スタートパルスＳＰ（ＹＳＰ）と、これをインバータ５０により反転した信号／ＳＰとが入力される。

図３は、各シフト回路ブロックの詳細構成を説明するブロック図である。なお、図３では１つのシフト回路ブロックＳＢｎを例にしてその詳細構成が示されているが、他のシフト回路ブロックについても構成は同様である。図３に示すように、シフト回路ブロックＳＢｎは、１つのクロック供給制御回路ＣＣＣｎと、クロック供給判定回路としての多入力ナンドゲートＮＡＮＤと、シフト単位回路ＳＵ_2m[n-1]+1〜ＳＵ_2mと、を含んで構成されている。

クロック供給制御回路ＣＣＣｎは、多入力ナンドゲートＮＡＮＤの出力信号ＲＥＦｎを参照し、各シフト単位回路へのクロック供給を制御する。具体的には、クロック供給制御回路ＣＣＣｎは、各シフト回路ブロックのそれぞれ毎に１つずつ対応づけて設けられており、共通のシフト回路ブロックに対応づけられた多入力ナンドゲートＮＡＮＤから所定の動作許可信号が供給されているときにクロック信号の出力動作を行う。

多入力ナンドゲートＮＡＮＤは、自己が対応付けられているシフト回路ブロックに属する偶数段のシフト単位回路の内部状態信号と、その前段（自己が対応付けられているシフト回路ブロックの前段）にあるシフト回路ブロックに属する最終段のシフト単位回路の内部状態信号と、が入力されており、これらの内部状態信号のいずれかがローレベル（第１のレベル）であるときに、ハイレベルの出力信号ＲＥＦｎ（動作許可信号）を出力する。すなわち、多入力ナンドゲートＮＡＮＤは、クロック供給の可否を判定する判定回路として機能する。図３の例では、多入力ナンドゲートＮＡＮＤは、シフト回路ブロックＳＢｎに含まれる偶数段のシフト単位回路ＳＵの内部状態信号／Ｑ_2m[n-1]+2、／Ｑ_2m[n-1]+4、・・・／Ｑ_2mnと、前段のシフト回路ブロックＳＢｎ−１の最終段のシフト単位回路ＳＵ_2mnの内部状態信号／Ｑ_2mnと、が入力されている。そして、いずれかの内部状態信号がローレベルのとき、多入力ナンドゲートＮＡＮＤの出力信号ＲＥＦｎはハイレベルとなる。このとき、クロック供給制御回路ＣＣＣｎは、シフト回路ブロックＳＢｎの各シフト単位回路に対してクロック信号ＣＬＫｎ及びクロック反転信号／ＣＬＫｎを供給する。また、各々のシフト単位回路から多入力ナンドゲートＮＡＮＤに入力される内部状態信号が全てハイレベルのとき、多入力ナンドゲートＮＡＮＤの出力信号ＲＥＦｎはローレベルとなる。このとき、クロック供給制御回路ＣＣＣｎは、シフト回路ブロックＳＢｎの各シフト単位回路に対するクロック信号ＣＬＫｎ及びクロック反転信号／ＣＬＫｎの供給を停止する。

なお、各シフト回路ブロックＳＢｎ等に含まれるシフト単位回路の個数は偶数個である限り任意に設定し得るものであり、例えば、２個又は４個程度とすることが好ましい。

図４は、シフト単位回路の構成例を説明する回路図である。図４に示すように、各シフト単位回路ＳＵ_2mn-1及びＳＵ_2mnは、それぞれ、直列接続されたクロックドインバータ５１及びインバータ５２と、インバータ５２の出力を反転し、クロックドインバータ５１とインバータ５２との接続点へ帰還させるクロックドインバータ５３と、を含んで構成されている。奇数段のシフト単位回路ＳＵ_2mn-1においては、クロックドインバータ５１にはクロック信号ＣＬＫが供給され、クロックドインバータ５３にはクロック反転信号／ＣＬＫが供給される。偶数段のシフト単位回路ＳＵ_2mnにおいては、クロックドインバータ５１にはクロック反転信号／ＣＬＫが供給され、クロックドインバータ５３にはクロック信号ＣＬＫが供給される。本例では、偶数段のシフト単位回路に含まれるクロックドインバータ５１の出力端とインバータ５２の入力端との接続点からシフト単位回路の出力信号Ｑの反転信号／Ｑを取り出し、これを多入力ナンドゲートＮＡＮＤに供給している。

図５は、クロック供給制御回路の構成例を説明する回路図である。図５に示すように、クロック供給制御回路ＣＣＣｎは、インバータ６１と、スイッチング素子６２〜６５を含んで構成されている。インバータ６１には、多入力ナンドゲートＮＡＮＤの出力信号ＲＥＦｎが入力される。各スイッチング素子６２、６３は、例えばトランジスタ等の回路素子を用いて構成されており、インバータ６１の出力信号／ＲＥＦｎに基づいて開閉する。スイッチング素子６２の一方端子には高電源電圧ＶＤＤ、スイッチング素子６３の一方端子には低電源電圧ＶＳＳがそれぞれ供給されている。各スイッチング素子６２、６３が閉状態となると、これらの各電圧ＶＤＤ、ＶＳＳが出力される。すなわち、クロック信号ＣＬＫは高電源電圧ＶＤＤ、クロック反転信号／ＣＬＫは低電源電圧ＶＳＳと等しい一定電位となって各シフト単位回路へ供給される。各スイッチング素子６４、６５は、例えばトランジスタ等の回路素子を用いて構成されており、多入力ナンドゲートＮＡＮＤの出力信号ＲＥＦｎに基づいて開閉する。すなわち、これら一対のスイッチング素子６４、６５は、上述した一対のスイッチング素子６２、６３とは互いに逆の動作（一方の対が開状態のとき、他方の対が閉状態）を行う。スイッチング素子６４の一方端子にはクロック信号ＣＬＫ、スイッチング素子６５の一方端子にはクロック反転信号／ＣＬＫがそれぞれ供給されている。各スイッチング素子６２、６３が閉状態となると、これらの各信号ＣＬＫ、／ＣＬＫが出力される。

本実施形態の走査シフトレジスタ２１は上記の構成を有しており、次にその動作について説明する。以下では、各シフト回路ブロックＳＢｎ等がそれぞれ２個のシフト単位回路を含んで構成されている場合の動作について例示する。

図６は、本実施形態の走査シフトレジスタ２１の動作を説明するためのタイミングチャートである。

タイミングａにおいてスタートパルスＳＰにハイレベルが入力されたとき、このスタートパルスＳＰがインバータ５０（図２参照）によって反転されたローレベルの信号（／ＳＰ）が１段目のシフト回路ブロックＳＢ１に含まれる多入力ナンドゲートＮＡＮＤに入力される。すると、多入力ナンドゲートＮＡＮＤがアクティブとなり、ハイレベルの出力信号ＲＥＦｎを出力するので、クロック制御回路ＣＣＣ１のクロックゲートがオープンとなって、クロック信号ＣＬＫ１及びその反転信号／ＣＬＫ１を、シフト回路ブロックＳＢ１に属する各シフト単位回路ＳＵ１、ＳＵ２に供給する。

シフト回路ブロックＳＢ１にクロック信号ＣＬＫ１が供給され始めてから最初のクロック信号ＣＬＫ１の立ち上がり時であるタイミングｂにおいて、シフト単位回路ＳＵ１にスタートパルスＳＰが転送され、その出力信号Ｑ１はハイレベルとなる。

次に、クロック信号ＣＬＫ１の立ち下がり時であるタイミングｃにおいては、シフト単位回路ＳＵ２にシフト単位回路ＳＵ１のデータが転送され、その出力信号Ｑ２はハイレベルとなる。これを受けて、次段のクロック制御回路ＣＣＣ２がアクティブとなり、シフト回路ブロックＳＢ２にクロック信号ＣＬＫ２が供給される。

次のクロック信号ＣＬＫ１の立ち上がり時であるタイミングｄにおいては、シフト単位回路ＳＵ２のデータが次段のシフト回路ブロックＳＢ２に含まれるシフト単位回路ＳＵ３に転送され、その出力信号Ｑ３がハイレベルとなる。このとき、スタートパルスＳＰはローレベルとなっているので、初段のシフト回路ブロックＳＢ１に含まれるシフト単位回路ＳＵ１の出力信号Ｑ１はローレベルとなる。

次のクロックの立ち下がり時であるタイミングｅにおいては、シフト単位回路ＳＵ３のデータがシフト単位回路ＳＵ４に転送され、その出力信号Ｑ４ががハイレベルとなる。これを受けて、３段目のクロック供給制御回路ＣＣＣ３がアクティブとなり、シフト回路ブロックＳＢ３にクロックが供給される。一方、シフト単位回路ＳＵ１のローレベルのデータがシフト単位回路ＳＵ２に転送されるので、シフト単位回路ＳＵ２の出力信号Ｑ２はローレベルとなる。これを受けて、１段目のシフト回路ブロックＳＢ１に含まれる多入力ナンドゲートＮＡＮＤは非アクティブとなり、クロック供給制御回路ＣＣＣ１はクロック信号ＣＬＫ１の供給を停止する。

なお、ここでは転送されるデータとして、スタートパルスＳＰを例に説明したが、ハイレベルとローレベルが連続的に変化するデータであっても転送が可能である。この場合、ハイレベルのデータが存在するシフト単位回路を含むシフト回路ブロックにのみクロック信号ＣＬＫが供給されるように動作する。

次に、他の実施形態について説明する。クロック供給判定回路がクロック供給の可否を判定する際には、シフト単位回路の出力信号を利用してもよい。このとき、クロック供給判定回路としては多入力ノアゲートを利用することが好ましい。以下、この場合について説明する。なお、上記実施形態と重複する内容については同一符号を用いることとし、詳細な説明を適宜省略する。

図７は、走査シフトレジスタ２１の他の構成例を説明するブロック図である。図７に示す構成例の走査シフトレジスタ２１は、上述した図２に示したものとほぼ同様の構成を有しており、インバータ５０が省略された点が異なっている。

図８は、各シフト回路ブロックの他の構成例を説明するブロック図である。なお、図８では１つのシフト回路ブロックＳＢｎを例にしてその詳細構成が示されているが、他のシフト回路ブロックについても構成は同様である。図８に示すシフト回路ブロックＳＢｎは、クロック供給判定回路としての多入力ノアゲートＮＯＲを用いる点以外は、上述した図３に示したシフト回路ブロックＳＢｎとほぼ同様の構成を有している。

クロック供給制御回路ＣＣＣｎは、多入力ノアゲートＮＯＲの出力信号ＲＥＦｎを参照して、各シフト単位回路へのクロック供給を制御する。多入力ノアゲートＮＯＲは、自己が対応付けられているシフト回路ブロックに属する偶数段のシフト単位回路の内部状態信号と、その前段（自己が対応付けられているシフト回路ブロックの前段）にあるシフト回路ブロックに属する最終段のシフト単位回路の内部状態信号と、が入力されており、これらの内部状態信号のいずれかがハイレベル（第１のレベル）であるときに、ローレベルの出力信号ＲＥＦｎ（動作許可信号）を出力する。多入力ノアゲートＮＯＲは、クロック供給の可否を判定する判定回路として機能する。図８の例では、多入力ノアゲートＮＯＲは、シフト回路ブロックＳＢｎに含まれる偶数段のシフト単位回路ＳＵの内部状態信号Ｑ_2m[n-1]+2、Ｑ_2m[n-1]+4、・・・Ｑ_2mnと、前段のシフト回路ブロックＳＢｎ−１の最終段のシフト単位回路ＳＵ_2mnの内部状態信号Ｑ_2mnと、が入力されている。そして、いずれかの内部状態信号がハイレベルのとき、多入力ノアゲートＮＯＲの出力信号ＲＥＦｎはローレベルとなる。このとき、ローアクティブに構成されているクロック供給制御回路ＣＣＣｎは、シフト回路ブロックＳＢｎの各シフト単位回路に対してクロック信号ＣＬＫｎ及びクロック反転信号／ＣＬＫｎを供給する。また、各々のシフト単位回路から多入力ノアゲートＮＯＲに入力される内部状態信号が全てローレベルのとき、多入力ノアゲートＮＯＲの出力信号ＲＥＦｎはハイレベルとなる。このとき、クロック供給制御回路ＣＣＣｎは、シフト回路ブロックＳＢｎの各シフト単位回路に対するクロック信号ＣＬＫｎ及びクロック反転信号／ＣＬＫｎの供給を停止する。

図９は、シフト単位回路の他の構成例を説明する回路図である。図９に示すシフト単位回路は、上記図５に示したシフト単位回路とほぼ同様の構成を有する。本例では、偶数段のシフト単位回路の出力信号Ｑが多入力ノアゲートＮＯＲに対しても供給される。

図１０は、クロック供給制御回路の他の構成例を説明する回路図である。図１０に示すクロック供給制御回路ＣＣＣｎは、上記図５に示したクロック供給制御回路ＣＣＣｎとほぼ同様の構成を有する。本例では、インバータ６１が省略され、代わってインバータ６１ａが追加されている。各スイッチング素子６２、６３は、例えばトランジスタ等の回路素子を用いて構成されており、多入力ノアゲートＮＯＲの出力信号ＲＥＦｎに基づいて開閉する。各スイッチング素子６４、６５は、例えばトランジスタ等の回路素子を用いて構成されており、多入力ノアゲートＮＯＲの出力信号ＲＥＦｎをインバータ６１ａによって反転して得られる信号／ＲＥＦｎに基づいて開閉する。

このように、クロック供給判定回路として多入力ノアゲートを利用しても、本発明を適用したシフトレジスタを構成し得る。この場合の動作内容は、上記した多入力ナンドゲートを用いる場合と同様である（図６参照）。

図１１は、本実施形態にかかる電気泳動表示装置を備える電子機器の例について説明する斜視図であり、電子機器の一例として、いわゆる電子ペーパが例示されている。図１０（Ａ）に示すように、本実施形態の電子ペーパ１００は、本実施形態にかかる電気泳動表示装置１を表示部１０１として備えている。また、図１０（Ｂ）は、電子ペーパ１００を２つ折りに構成した場合の例であり、電気泳動表示装置１を表示部１０１ａ及び１０１ｂとして備えている。なお、例示の電子ペーパの他にも、表示部を備える各種の電子機器（例えば、ＩＣカード、ＰＤＡ、電子手帳等）について電気泳動表示装置１を適用し得る。

このように本実施形態によれば、各シフト単位回路のそれぞれに対して１つのクロック供給制御回路を設ける場合と比べ、クロック供給制御回路の数を減らすことができる為、回路規模の抑制及び消費電力の低減を達成することが可能となる。これにより、狭ピッチの回路レイアウトが可能となり、クロック供給制御回路を高精細の液晶パネルなどに適用することが可能となる。また、上記構成によれば、転送されるデータの数やタイミングに関わらず、データの転送が必要なシフト回路ブロックを正確に判断し、クロックを供給できる。従って、例えばハイレベルとローレベルが連続的に変化する入力信号であっても転送が可能であり、従来のシフトレジスタと同等の動作が可能である。

なお、本発明は上述した実施形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では、本発明にかかるシフトレジスタ（及びこれを用いる走査線駆動回路）を含むマトリクス型装置を用いて構成される電気泳動表示装置について例示したが、マトリクス型装置の適用例はこれに限定されるものではない。本発明にかかるマトリクス型装置は、液晶表示装置やエレクトロルミネッセンス表示装置など種々の電気光学装置を構成するために用いることが可能であり、更に、指紋センサ等のマトリクス型検出装置を構成するために用いることも可能である。

一実施形態の電気泳動表示装置の構成を説明するブロック図である。 走査シフトレジスタの構成を説明するブロック図である。 各シフト回路ブロックの詳細構成を説明するブロック図である。 シフト単位回路の構成例を説明する回路図である。 クロック供給制御回路の構成例を説明する回路図である。 走査シフトレジスタの動作を説明するためのタイミングチャートである。 走査シフトレジスタの他の構成例を説明するブロック図である。 各シフト回路ブロックの他の構成例を説明するブロック図である。 シフト単位回路の他の構成例を説明する回路図である。 クロック供給制御回路の他の構成例を説明する回路図である。 電気泳動表示装置を備える電子機器の例について説明する斜視図である。

符号の説明

１０…データドライバ、１１…データシフトレジスタ、１２…データラッチ、１３…データバッファ、２０…走査ドライバ、２１…走査シフトレジスタ、２３…走査バッファ、３０…アクティブマトリクス部、３１…画素回路、３２…走査線、３３…データ線、ＣＣＣ１〜ＣＣＣｎ…クロック供給制御回路、ＮＡＮＤ…多入力ナンドゲート、ＮＯＲ…多入力ノアゲート、ＳＢ１〜ＳＢｎ…シフト回路ブロック、ＳＵ１〜ＳＵ２ｍｎ…シフト単位回路

Claims (7)

1. 第１段、第２段、および第３段のシフト回路ブロックを備え、
   前記第１段〜第３段のシフト回路ブロックは、直列接続された奇数段のシフト単位回路と偶数段のシフト単位回路とを備え、最終段が前記偶数段のシフト単位回路となっており、
   前記第１段〜前記第３段のシフト回路ブロックはさらに、クロック供給判定回路と、クロック供給制御回路と、を備え、
   各前記クロック供給判定回路は、
   各前記シフト回路ブロックに含まれる前記偶数段のシフト単位回路の内部状態信号と各前記シフト回路ブロックの前段の前記シフト回路ブロックに含まれる前記最終段のシフト単位回路の内部状態信号と、を入力し、これら内部状態信号のいずれかが第１のレベルであるときに動作許可信号を出力するものであり、
   各前記クロック供給制御回路は、
   同じシフト回路ブロックに含まれる前記クロック供給判定回路から前記動作許可信号が供給されているときにクロック信号およびクロック反転信号を出力するものであり、
   前記奇数段のシフト単位回路は、
   前記クロック信号が供給される第１クロックドインバータと、
   前記第１クロックドインバータに直列接続される第１インバータと、
   前記クロック反転信号が供給され、かつ、前記第１インバータの出力を反転して前記第１クロックドインバータと前記第１インバータとの接続点へ帰還させる第２クロックドインバータと、を含んで構成され、
   前記偶数段のシフト単位回路は、
   前記クロック反転信号が供給される第３クロックドインバータと、
   前記第３クロックドインバータに直列接続される第２インバータと、
   前記クロック信号が供給され、かつ、前記第２インバータの出力を反転して前記第３クロックドインバータと前記第２インバータとの接続点へ帰還させる第４クロックドインバータと、を含んで構成され、
   ハイレベルのスタートパルスに対応して第１クロック信号を、前記第１段のシフト回路ブロックにおける前記奇数段のシフト単位回路および前記偶数段のシフト単位回路へ供給し、前記第１クロック信号の１回目の立ち上がりに対応して、前記第１段のシフト回路ブロックにおける前記奇数段のシフト単位回路の第１出力信号をハイレベルとし、
   前記第１クロック信号の１回目の立ち下がりに対応して、前記第１段のシフト回路ブロックにおける前記偶数段のシフト単位回路の第２出力信号をハイレベルとし、
   ハイレベルの前記第２出力信号に対応して第２クロック信号を、前記第２段のシフト回路ブロックにおける前記奇数段のシフト単位回路および前記偶数段のシフト単位回路へ供給し、
   前記第１クロック信号の２回目の立ち上がりであって、前記第２クロック信号の１回目の立ち上がりに対応して、前記第２段のシフト回路ブロックにおける前記奇数段のシフト単位回路の第３出力信号をハイレベルとするとともに、前記第１出力信号をローレベルとし、
   前記第１クロック信号の２回目の立ち下がりであって、前記第２クロック信号の１回目の立ち下がりに対応して、前記第２段のシフト回路ブロックにおける前記偶数段のシフト単位回路の第４出力信号をハイレベルとするとともに、前記第２出力信号をローレベルとし、
   ハイレベルの前記第４出力信号に対応して第３クロック信号を、前記第３段のシフト回路ブロックにおける前記奇数段のシフト単位回路および前記偶数段のシフト単位回路へ供給する、シフトレジスタ。
2. 前記クロック供給判定回路は多入力ナンドゲートであり、前記内部状態信号として前記単位シフト回路の出力信号の反転信号が入力されるよう構成されている、請求項１に記載のシフトレジスタ。
3. 前記クロック供給判定回路は多入力ノアゲートであり、前記内部状態信号として前記単位シフト回路の出力信号が入力されるよう構成されている、請求項１に記載のシフトレジスタ。
4. 請求項１乃至３のいずれかに記載のシフトレジスタを含んで構成される走査線駆動回路。
5. 請求項４に記載の走査線駆動回路を備えるマトリクス型装置。
6. 請求項５に記載のマトリクス型装置を備える電気光学装置。
7. 請求項６に記載の電気光学装置を備える電子機器。

Images