JP2003084721A - 表示装置用駆動回路装置とそれを利用した表示装置 - Google Patents

表示装置用駆動回路装置とそれを利用した表示装置

Info

Publication number
JP2003084721A
JP2003084721A JP2001276090A JP2001276090A JP2003084721A JP 2003084721 A JP2003084721 A JP 2003084721A JP 2001276090 A JP2001276090 A JP 2001276090A JP 2001276090 A JP2001276090 A JP 2001276090A JP 2003084721 A JP2003084721 A JP 2003084721A
Authority
JP
Japan
Prior art keywords
signal
drive circuit
circuit device
gate
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001276090A
Other languages
English (en)
Inventor
Satoru Sekido
哲 関戸
Yasutake Furukoshi
靖武 古越
Shiyouichi Saiwai
章一 福徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Display Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Display Technologies Corp filed Critical Fujitsu Display Technologies Corp
Priority to JP2001276090A priority Critical patent/JP2003084721A/ja
Priority to TW091104610A priority patent/TW554328B/zh
Priority to US10/102,264 priority patent/US7245281B2/en
Priority to KR1020020018381A priority patent/KR100733435B1/ko
Publication of JP2003084721A publication Critical patent/JP2003084721A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Abstract

(57)【要約】 【課題】クロック信号，データ信号，制御信号などの複
数の駆動回路装置を伝播する伝播信号による電力消費及
び電磁波発生を少なくする。 【解決手段】表示基板に設けられた複数のバス線を駆動
する表示装置用駆動回路装置において，クロック信号と
制御信号のうち少なくとも一つを含む伝播信号Saを受信
し，伝播信号を入力してバス線の駆動信号を生成するド
ライバ部(20)と，伝播信号Saを，受信から所定時間経過
後に後段の駆動回路装置の受信開始タイミングに合わせ
て，当該後段の駆動回路装置に出力開始するゲート部(2
2)とを有することを特徴とする。伝播信号が，入力中の
駆動回路装置より後段には伝播されないので，電力と電
磁波を抑えることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は，液晶表示装置など
の表示装置用の駆動回路装置に関し，特に，消費電力を
削減し電磁波の発生を抑えることができる駆動回路装置
に関する。
【０００２】
【従来の技術】液晶表示装置は，省スペースでありコン
ピュータのモニタなどに広く普及している。近年では更
に大型化が望まれ，それに対応した構造の開発が盛んに
行われている。
【０００３】液晶表示装置のうち，アクティブマトリク
ス型の液晶表示装置は，ＴＦＴ（薄膜トランジスタ）な
どの能動素子を用いて，画素をマトリクス状に配置して
いる。この液晶表示装置は，液晶表示基板に画素電極と
共通電極と，その間の液晶層とを有する。更に，液晶表
示基板は，ソースバス線とそれに交差するゲートバス線
と，その交差位置に設けられたＴＦＴとを有する。そし
て，ゲートバス線を駆動して行方向の画素のＴＦＴを導
通状態にし，各ソースバス線に画素の階調に対応した電
圧を印加することで，画素電極と共通電極との間にその
画素の階調に対応した電圧を印加する。その結果，画素
電極と共通電極との間の液晶層が印加電圧に対応した透
過率になり，所望の階調を再現することができる。
【０００４】かかる表示動作を行うために，ゲートバス
線を順次駆動するゲートドライバと，ソースバス線を表
示データに応じた電圧で一斉に駆動するソースドライバ
とが，液晶表示基板に接続される。ゲートドライバ及び
ソースドライバは，集積回路装置により実現され，それ
ぞれのドライバが所定の複数本のゲートバス線及びソー
スバス線を駆動する。従って，表示基板上の多数のゲー
トバス線及びソースバス線を駆動するためには，複数の
ゲートドライバ及びソースドライバが，液晶表示基板の
周縁部に接続される。
【０００５】
【発明が解決しようとする課題】省スペース化の要請に
伴い液晶表示装置のサイズが小さくなる傾向にあり，逆
に表示サイズに増大化の要請に応えるために，ゲートド
ライバやソースドライバの実装スペースが制限されるよ
うになっている。それに伴い，複数のソースドライバや
ゲートドライバに供給するデータ信号，クロック，制御
信号の信号線が，液晶表示基板のＴＦＴ，ソースバス
線，ゲートバス線が設けられた基板上に形成される。
【０００６】液晶表示基板上に形成される信号線は，そ
の抵抗値，容量値がプリント基板などに比較すると高
く，プリント基板のようにグランド配線層により被覆す
ることができない。そのため，これらの信号線に高周波
で変化するパルス信号を印加すると，その信号線を駆動
するために多くの電力が消費され，また駆動に伴い強い
電磁波が送出される。特に，表示サイズの大型化に伴い
ドライバＩＣの数が増大して，データ信号，クロック，
制御信号が伝播する信号線が長くなると，電力消費と電
磁波発生が著しく大きくなる。
【０００７】そこで，本発明の目的は，消費電力と電磁
波の発生を抑えることができる表示装置用駆動回路装置
とそれを利用した表示装置を提供することにある。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに，本発明の一つの側面は，表示基板に設けられた複
数のソースバス線を駆動する表示装置用駆動回路装置に
おいて，クロック信号とデータ信号と制御信号とを受信
し，前記データ信号を順次取り込み，当該取り込んだデ
ータ信号に応じて前記ソースバス線の駆動信号を生成す
るドライバ部と，前記クロック信号とデータ信号と制御
信号のうち少なくとも一つを，前記ドライバ部の受信か
ら所定時間経過後に後段の駆動回路装置の受信開始タイ
ミングに合わせて，当該後段の駆動回路装置に出力開始
するゲート部とを有することを特徴とする。
【０００９】更に，上記の目的を達成するために，本発
明の別の側面は，表示基板に設けられた複数のゲートバ
ス線を順次駆動する表示装置用駆動回路装置において，
クロック信号と制御信号とを受信し，前記クロック信号
に同期して前記ゲートバス線の駆動信号を生成するドラ
イバ部と，前記クロック信号と制御信号のうち少なくと
も一つを，前記ドライバ部の受信から所定時間経過後に
後段の駆動回路装置の受信開始タイミングに合わせて，
当該後段の駆動回路装置に出力開始するゲート部とを有
することを特徴とする。
【００１０】上記の発明によれば，前段の駆動回路装置
が，駆動信号生成のためにクロック信号，データ信号，
制御信号を受信し，後段の駆動回路装置がそれらの信号
の受信を開始するタイミングに合わせて，それら信号の
うち少なくとも一つを出力開始する。従って，表示基板
に複数の駆動回路装置が縦列に配置されて，クロック信
号，データ信号，制御信号などがそれら複数の駆動回路
装置により順次受信される場合，受信中の駆動回路装置
より後段の駆動回路装置には，それらの信号の供給が行
われない。その結果，全ての駆動回路装置にそれらの信
号を供給する場合に比較して，それらの信号供給に必要
な電力消費とそれに伴う電磁波の発生量を抑えることが
できる。
【００１１】より好ましい実施例では，表示装置におい
て，上記の駆動回路装置が複数個縦列に接続され，当該
駆動回路装置が表示基板に接続される。表示基板が大型
化して，駆動回路装置の数が多くなっても，上記の駆動
回路装置であれば，クロック信号などの伝播信号を初段
から必要な段の駆動回路装置までしか供給しないので，
消費電力と電磁波発生を抑えることができる。
【００１２】
【発明の実施の形態】以下，図面を参照して本発明の実
施の形態例を説明する。しかしながら，本発明の保護範
囲は，以下の実施の形態例に限定されるものではなく，
特許請求の範囲に記載された発明とその均等物にまで及
ぶものである。
【００１３】図１は，本実施の形態例における液晶表示
装置の構成図である。表示基板１は，ＴＦＴが形成され
るＴＦＴ基板と共通電極が形成される共通電極基板と，
その間に設けられた液晶層とを有する。図１には，その
うちＴＦＴ基板１の構成が示されている。即ち，表示基
板１には，画素電極３がマトリクス状に配置され，その
マトリクス配置に対応して，複数のゲートバス線５とそ
れに交差する複数のソースバス線６とが設けられ，更
に，その交差位置にそれぞれＴＦＴ４が設けられる。そ
して，ゲートバス線５を駆動することにより，それに接
続された行方向のＴＦＴ４が導通し，各ソースバス線６
に印加された電圧を画素電極３に供給する。その結果，
図示しない共通電極と各画素電極３との間の液晶層に，
表示データに応じた電圧が印加され，液晶層が所望の透
過率になる。
【００１４】表示基板１の周縁部に，ソースバス線６を
駆動する駆動回路装置７Ａ，７Ｂをそれぞれ搭載した実
装基板２Ａ，２Ｂが接続される。更に，駆動回路装置７
Ａ，７Ｂに対してクロック信号，データ信号，制御信号
などを供給する入力信号供給回路を搭載したプリント基
板８が，表示基板１の周縁部に接続される。そして，プ
リント基板８から出力されるクロック信号，データ信
号，制御信号などは，表示基板１上の入力配線９を介し
て，初段の駆動回路装置基板２Ａに供給され，更に，駆
動回路装置基板２Ａの配線を介して，初段の駆動回路装
置７Ａに供給される。
【００１５】更に，初段の駆動回路装置７Ａは，クロッ
ク信号，データ信号，制御信号を，表示基板１上の接続
配線１０を介して，次段の駆動回路装置基板２Ｂに供給
し，その基板２Ｂ上の駆動回路装置７Ｂがそれらの信号
を受信する。そして，２番目の駆動回路装置７Ｂは，ク
ロック信号，データ信号，制御信号を，図示しない後段
の駆動回路装置に供給する。
【００１６】このように，入力信号供給回路のプリント
基板８から出力されたクロック信号，データ信号，制御
信号などの伝播信号は，縦列に接続された複数の駆動回
路装置７Ａ，７Ｂに，表示基板１上の接続配線１０を介
して供給される。
【００１７】各駆動回路装置７Ａ，７Ｂは，クロック信
号に同期して入力したデータ信号及び制御信号に応じ
て，ソースバス線の駆動信号を生成する。そして，全て
の駆動回路装置７Ａ，７Ｂが対応するデータ信号を順次
入力した後のタイミングで，駆動回路装置７Ａ，７Ｂ
が，対応するソースバス線６を一斉に駆動する。この駆
動に同期して，図示しないゲート側駆動回路装置が１本
のゲートバス線５を駆動し，各ソースバス線６に印加さ
れた電圧がＴＦＴ４を介して画素電極３に印加される。
【００１８】図２は，駆動回路装置基板２と表示基板１
との接続部の拡大図である。表示基板１の表面に接続配
線10Aが設けられ，駆動回路ＩＣ７を搭載した基板２上
の配線１１と接続配線10Aとが斜線部の接続部で接続さ
れる。接続配線10Aの配線幅が，外側ほど太くなるよう
に形成され，各配線の信号伝達遅延が同等になるよう工
夫されても良い。
【００１９】一方，複数のゲートバス線５は，水平同期
信号のタイミングに同期して，図示しないゲート側駆動
回路装置により順次駆動される。ゲート側の駆動回路装
置も図１，２と同様に，実装基板に搭載され，その実装
基板が表示基板１の周縁部に接続される。そして，ゲー
ト側駆動回路装置に供給すべきゲートクロック信号，制
御信号が，表示基板１上に設けた接続配線を介して，複
数のゲート側駆動回路装置基板に伝播，供給される。
【００２０】図３は，本実施の形態例における駆動回路
装置と表示基板の構成図である。図３は，ソース側駆動
回路装置とゲート側駆動回路装置の両方に適用可能な構
成図を示す。上記のとおり，液晶パネルなどの表示基板
１に，駆動回路装置７を搭載した駆動回路装置基板２が
接続される。図３では，駆動回路装置７とそれを搭載し
た基板２とは，区別することなく示されている。そし
て，３つの駆動回路装置7A,7B,7Cとが，表示基板１上の
接続配線１０を介して接続されている。
【００２１】図３では，各駆動回路装置７に供給される
クロック信号，データ信号，制御信号が伝播信号Ｓａと
してまとめて示されている。この伝播信号Ｓａは，同じ
水平同期期間中（または垂直同期期間中）に変化する信
号であり，初段の駆動回路装置７Ａ，次段の駆動回路装
置７Ｂ，及び３段目の駆動回路装置７Ｃに順次入力され
る。また，タイミング信号Ｓｂは，複数の駆動回路装置
７に並列に供給され，複数の駆動回路装置の所定の動作
タイミングを制御する。また，タイミング信号Ｓｂは，
動作タイミングだけでなく，動作そのものを制御するこ
ともある。更に，カスケード信号CCDは，各駆動回路装
置7A,7B,7Cが伝播信号Ｓａを入力開始するタイミングを
制御する信号であり，前段の駆動回路装置が後段の駆動
回路装置に，このカスケード信号CCDを供給し，後段の
駆動回路装置の入力開始タイミングを制御する。
【００２２】伝播信号Ｓａは，初段の駆動回路装置７Ａ
により入力され，その後，次段の駆動回路装置７Ｂによ
り入力され，更にその後，３段目の駆動回路装置７Ｃに
より入力される。各駆動回路装置7A,7B,7Cによる伝播信
号Saの入力開始タイミングは，カスケード信号CCDによ
り制御される。従って，伝播信号Ｓａは，初段の駆動回
路装置７Ａが入力を行っている間は，後段の駆動回路装
置７Ｂ，７Ｃには供給する必要はない。更に，伝播信号
Ｓａは，次段の駆動回路装置７Ｂが入力を行っている間
は，３段目以降の駆動回路装置７Ｃには供給する必要は
ない。
【００２３】そこで，各駆動回路装置7A,7B,7Cは，伝播
信号Saを入力してソースバス線またはゲートバス線を駆
動するドライバ回路20A,20B,20Cと，伝播信号Saの後段
への伝播を制御するゲート回路22A,22B,22Cとを有す
る。そして，ゲート回路は，ゲート制御信号GCON1,2,3
に応答して，伝播信号Saの後段回路への伝播を開始す
る。尚，このゲート制御信号は，それぞれ次段の駆動回
路装置に供給されるカスケード信号CCD2,3,4とほぼ同じ
タイミング若しくは僅かに早いタイミングを有する。従
って，ゲート制御信号GCON1,2,3は，カスケード信号CCD
2,3,4を使用しても良い。即ち，カスケード信号CCD2,3,
4によりゲート回路22A,22B,22Cの伝播開始を制御しても
良い。
【００２４】従って，初段の駆動回路装置７Ａには，伝
播信号Sa1が供給されて入力されるが，ゲート回路22Aに
より，その伝播信号Sa1の後段への伝播は最初は停止し
ている。そして，次段の駆動回路装置７Ｂが伝播信号の
入力を開始するタイミングで，ゲート回路22Aが開か
れ，伝播信号Sa2が次段の駆動回路装置７Ｂにも伝播さ
れる。３段目の駆動回路装置７Ｃへの伝播信号Sa3も同
様である。
【００２５】図４は，図３の駆動回路装置の動作タイミ
ングチャート図である。図中には，伝播信号Ｓａと，カ
スケード信号CCDと，ゲート制御信号GCONと，タイミン
グ信号Ｓｂとが示される。伝播信号Ｓａは，水平同期期
間（または垂直同期期間）中に，複数の駆動回路装置７
に順次入力され，駆動信号の生成に利用される。図４中
には，伝播信号Ｓａの例として，データ信号D0〜Dn，Dn
+1〜D2n，D2n+1〜D3nが，それぞれの駆動回路装置7A,7
B,7Cに入力されることが示される。このデータ信号は，
クロック信号であってもよく所定の制御信号であっても
よい。
【００２６】図示しない入力信号供給回路から出力され
た伝播信号Sa1は，初段の駆動回路装置７Ａに供給され
る第１のカスケード信号CCD1に応答して，ドライバ回路
20Aに取り込まれる。伝播信号Sa1は，後述するとおり，
ソース側駆動回路装置の場合は，ドットクロック信号，
データ信号，その制御信号であり，ゲート側駆動回路装
置の場合は，ゲートクロック信号とその制御信号であ
る。
【００２７】初段の駆動回路装置７Ａがこの伝播信号Sa
1を入力している間は，ゲート回路22Aが閉じていて，後
段の駆動回路装置７Ｂ，７Ｃへの伝播は行われない。従
って，逐次変化する伝播信号Sa1は，初段の駆動回路装
置７Ａまでしか伝播されず，入力信号供給回路８が，後
段の駆動回路装置への接続配線１０を駆動することはな
い。
【００２８】次に，初段の駆動回路装置７Ａによる伝播
信号Sa1の入力が終了すると，次段の駆動回路装置７Ｂ
に伝播信号Sa2の供給が開始される。即ち，初段のドラ
イバ回路20Aにより生成されたゲート制御信号GCON1に応
答して，ゲート回路22Aが開き，伝播信号Sa2の次段への
伝播が開始する。更に，初段のドライバ回路20Aが生成
する第２のカスケード信号CCD2に応答して，次段の駆動
回路装置７Ｂ内のドライバ回路20Bが，伝播信号Sa2の入
力を開始する。従って，ゲート制御信号GCON1は，伝播
信号Saの後段への伝播開始を制御し，カスケード信号CC
D1は，後段の駆動回路装置による伝播信号の入力開始を
制御する。従って，ゲート制御信号GCON1とカスケード
信号CCD1とはほぼ同じタイミングであり，ゲート制御信
号をカスケード信号で代替えしても良い。
【００２９】図４では，タイミング信号Ｓｂは，水平同
期期間（または垂直同期期間）中に１回発生し，ドライ
バ回路の所定の動作タイミングを制御する。
【００３０】図５は，ソース側駆動回路装置の構成図で
ある。更に，図６は，ソース側駆動回路装置内のデータ
レジスタの構成図である。そして，図７は，ソース側駆
動回路装置の動作タイミングチャート図である。
【００３１】図５には，初段の駆動回路装置基板2A及び
駆動回路装置7Aと，次段の駆動回路装置基板2B及び駆動
回路装置7Bとが示されている。図３と同様に，駆動回路
装置とその搭載基板とが区別することなく示されてい
る。そして，この駆動回路装置基板2A,2Bが，液晶表示
基板１に接続されている。
【００３２】ソース側駆動回路装置の場合，水平同期期
間中に変化し各駆動回路装置により順次入力される伝播
信号Ｓａとして，クロック信号ICLK，表示データ信号R
D,GD,BD，そのインバート制御信号DINVがある。また，
全駆動回路装置に同時に入力される信号Ｓｂとして，ラ
ッチパルスLP，駆動極性を制御するフェーズ制御信号P
C，基準電圧VRがある。そして，ソース側駆動回路装置
には，データ信号の入力開始を制御するカスケード信号
CCDが入力される。
【００３３】初段の駆動回路装置7Aは，カスケード信号
CCD1に応答してクロックICLK1を入力開始し，クロックI
CLK1に同期して出力信号S30をシフトするシフトレジス
タ30Aと，シフトレジスタ30Aの出力信号S30に応答し
て，表示データ信号RD,GD,BD及びデータインバート制御
信号DINVを入力して保持するデータレジスタ32Aと，デ
ータレジスタ32Aが入力，保持している表示データ信号R
D,GD,BDをデータインバート制御信号DINVに応じて反転
または非反転したデータ信号を，ラッチパルスLPに応答
してラッチするラッチ回路34Aとを有する。
【００３４】更に，駆動制御回路装置7Aは，ラッチ回路
34Aがラッチしていたデータ信号を，フェーズ制御信号P
Cに応じて偶数ソースバス線と奇数ソースバス線とで位
相を反転させるレベルシフト回路36Aと，レベルシフト
回路36Aのデジタル出力をＤ／Ａ変換して，ソースバス
線ＳＢにアナログ駆動信号を出力するD/A変換及び出力
回路38Aとを有する。
【００３５】また，駆動制御回路装置7Aは，伝播信号Sa
1であるクロック信号ICLK1を後段に伝播する第１のゲー
ト回路Ｇ１と，表示データRD,GD,BD及びデータインバー
ト信号DINVを後段に伝播する第２のゲート回路Ｇ２とを
有する。ゲート回路を制御するゲート制御信号GCON1
は，ゲート制御回路40Aにより生成される。このゲート
制御回路40Aは，カスケード信号CCD1に応答してクロッ
クICLK1を入力しシフトし，次段の駆動回路装置が伝播
信号Sa2の入力を開始するタイミングで，ゲート制御信
号GCON1を生成する。第１及び第２のゲート回路Ｇ１，
Ｇ２は，このゲート制御信号GCON1に応答して開いて，
伝播信号Sa2を次段の駆動回路装置に伝播開始する。
【００３６】次段の駆動回路装置7Bも同じように，シフ
トレジスタ30Bと，データレジスタ32Bと，ラッチ回路34
Bと，レベルシフト回路36Bと，D/A変換及び出力回路38B
と，ゲート制御回路40Bと，更に，第１及び第２のゲー
ト回路Ｇ１，Ｇ２とを有する。そして，初段の駆動回路
装置7Aと次段の駆動回路装置7Bとは，表示基板１の接続
配線１０を介して接続されている。
【００３７】図６に示されるとおり，データレジスタ３
２は，シフトレジスタ３０からクロックICLKに同期して
順次出力されるシフト出力S30に同期して，表示データ
信号RD,GD,BDを順次ラッチする第１のフリップフロップ
４２と，データインバート制御信号DINVを順次ラッチす
る第２のフリップフロップ４４と，データインバート制
御信号と表示データの排他的論理和を出力するEORゲー
ト４６とを有する。表示データ信号RD,GD,BDは，それぞ
れ８ビットのデジタル信号であり，従って，第１のフリ
ップフロップ４２は，２４ビットのデジタル信号をラッ
チする。また，データインバート制御信号DINVは，２４
ビットの表示データ信号に対応して供給される１ビット
の制御信号である。
【００３８】表示データ信号RD,GD,BDが２４ビットのデ
ジタル信号であり，それに伴い２４本の信号線を，クロ
ックICLKに同期してＨ，Ｌレベルに駆動する必要があ
る。そこで，前画素の表示データ信号と次の画素の表示
データ信号とを比較して，供給された２４ビットの表示
データ信号RD,GD,BDを反転すべきか非反転のままで良い
かの情報が，データインバート制御信号DINVとして生成
される。このデータインバート制御信号DINVを利用する
ことで，表示データ信号のＨレベルからＬレベルまたは
ＬレベルからＨレベルに変化するビット数を，２４ビッ
トの半分以下にすることができる。
【００３９】例えば，前画素で白表示するときは，最高
階調レベルに対応して，２４ビットの表示データ信号が
全てＨレベルになり，その隣の次の画素が黒表示のとき
は，最低階調レベルに対応して，２４ビットの表示デー
タ信号が全てＬレベルになる。 その結果，２４ビット
の表示データ信号が，一斉にＨレベルからＬレベルに変
化しなければならない。そこで，表示データ信号は全て
Ｈレベルのまま変化させずに，データインバート制御信
号DINVのみをＨレベルにして，インバートすべきことを
示すことで，表示データ信号線の駆動電力を抑制するこ
とができる。
【００４０】EORゲート４６により，インバートを示す
Ｈレベルのデータインバート制御信号DINVにより，ラッ
チされた表示データ信号が反転され，ノンインバートを
示すＬレベルのデータインバート制御信号DINVにより，
ラッチされた表示データ信号が非反転される。
【００４１】さて，図７の動作タイミングチャートにし
たがって，ソース側駆動回路装置の動作を説明する。初
段の駆動回路装置7Aは，カスケード信号CCD1に応答し
て，クロックICLK1を入力し，シフトレジスタ30Aがデー
タラッチ信号S30をクロックに同期して順次発生する。
更に，表示データ信号RD,GD,BD及びそのインバート制御
信号DINV（図７中の伝播信号Sa1）が，クロックICLK1に
同期して変化し，データレジスタ32Aが，その表示デー
タ信号及びインバート制御信号を，データラッチ信号S3
0に応答して入力し保持する。
【００４２】その間，ゲート制御回路40Aは，カスケー
ド信号CCD1に応答してクロックICLKをカウントして，次
段の駆動回路装置7Bが表示データ信号とそのインバート
制御信号とを入力開始するタイミングに合わせて，ゲー
ト制御信号GCON1を生成する。
【００４３】このゲート制御信号GCON1に応答して，第
１及び第２のゲート回路Ｇ１，Ｇ２がクロック信号ICLK
と表示データRD,GD,BD及びデータインバート制御信号DI
NVとを，後段に転送開始する。ゲート回路Ｇ１，Ｇ２
は，例えば非反転バッファ回路，トランスファー回路な
どで構成され，ゲート制御信号GCON1に応答して，後段
への信号の伝播を開始する。従って，図７に示したとお
り，第２の伝播信号Sa2の変化が，ゲート制御信号GCON1
に応答して開始する。更に，第２のクロック信号ICLK2
も，ゲート制御信号GCON1に応答して，変化を開始す
る。
【００４４】初段のシフトレジスタ30Aから出力される
カスケード信号CCD2に応答して，２段目の駆動回路装置
7B内のシフトレジスタ30Bが，クロックICLK2を入力開始
し，そのクロックに同期してデータラッチ信号S30を順
次出力する。それに応答して，データレジスタ32Bが，
第２の伝播信号Sa2である表示データ信号RD,GD,BDとデ
ータインバート制御信号DINVの入力と保持を順次行う。
【００４５】２段目の駆動回路装置7Bの表示データ信号
及びデータインバート制御信号の入力が終了するころ
に，図示しない３段目の駆動回路装置の入力開始タイミ
ングに合わせて，ゲート制御回路40Bが，第２のゲート
制御信号GCON2を出力する。それに伴い，クロック信号I
CLK3，表示データ信号RD,GD,BD及びデータインバート制
御信号DINVが，４段目の駆動回路装置に転送開始され
る。
【００４６】全ての駆動回路装置での表示データ信号及
びデータインバート制御信号の入力が終了すると，ラッ
チパルス信号LPが生成され，全ての駆動回路装置内のラ
ッチ回路３４が，データレジスタ３２に保持されている
表示データD0〜Dmをラッチする。それと同時に，ラッチ
回路３４が保持していた表示データD0〜Dmが，レベルシ
フト回路３６に転送される。
【００４７】レベルシフト回路３６は，フェーズ制御信
号PCに応じて，奇数側ソースバス線への表示データを正
極性または負極性に，偶数側ソースバス線への表示デー
タを負極性または正極性にし，デジタル・アナログ変換
回路および出力回路３８に出力する。そして，ソースバ
ス線SB0〜SBmが一斉に駆動される。
【００４８】以上のとおり，初段のソース駆動回路装置
が表示データ信号，データインバート信号，及びクロッ
ク信号を入力している間は，それらの信号の次段のソー
ス駆動回路装置への転送が停止され，それらの信号の変
化に伴う電力消費及び電磁波の発生が抑制される。そし
て，２段目のソース駆動回路装置が表示データ信号，デ
ータインバート信号及びクロック信号の入力を開始する
タイミングで，ゲート回路が開いて，２段目のソース駆
動回路装置へのそれら伝播信号の伝播が開始される。但
し，その時，３段目以降のソース駆動回路装置へのそれ
ら伝播信号の伝播は止められたままである。
【００４９】このように，最低限必要な駆動回路装置ま
でにしか伝播信号を伝搬せず，それより後段の駆動回路
装置への伝播信号の伝播を止めているので，電力消費及
び電磁波の発生を抑えることができる。
【００５０】図８は，ゲート側駆動回路装置の構成図で
ある。また，図９は，その動作フローチャート図であ
る。ゲート側駆動回路装置67A,67Bは，駆動回路装置基
板62A,72Bにそれぞれ搭載され，液晶表示基板１に接続
される。図８でも，装置67A,67Bと基板62A,62Bとは区別
せずに示されている。そして，初段のゲート側駆動回路
装置67Aと次段のゲート側駆動回路装置67Bとが，表示基
板１の接続配線６０を介して接続されている。
【００５１】ゲート側駆動回路装置67A,67Bは，表示基
板１に設けられたゲートバス線GL0〜GLn及びGLn+1〜GL2
nを，ゲートクロックGCLKに同期して順次駆動する。そ
のために，ゲート側駆動回路装置は，ゲートクロックGC
LKを入力して，それに同期した駆動タイミング信号S72
を順次生成するシフトレジスタ72A,72Bと，その駆動タ
イミング信号S72に同期して，ゲート駆動パルス信号を
順次生成するゲート駆動パルス生成回路74A,74Bとを有
する。ゲート駆動パルス生成回路74A,74Bに供給される
出力イネーブル信号OE1,OE2は，隣接するゲートバス線
への駆動パルスが重なり合って，ゲートバス線が二重選
択状態になるのを防止するための，駆動パルスタイミン
グを制御する信号である。
【００５２】更に，ゲート側駆動回路装置67A,67Bは，
ゲートクロックGCLKと出力イネーブル信号OEの後段への
伝播を制御するゲート回路Ｇ１，Ｇ２を有する。シフト
カウンタ70A,70Bが後段の駆動回路装置が入力を開始す
るタイミングに合わせて，ゲート制御信号GCON1,2を生
成し，それに応答して，これらのゲート回路Ｇ１，Ｇ２
が，ゲートクロックや出力イネーブル信号の後段への転
送を開始する。このゲート回路及びシフトカウンタ（ゲ
ート制御回路）の動作は，ソース側駆動回路装置と同じ
である。
【００５３】次に，図９を参照して動作を説明する。図
８に示されない入力回路装置から，表示基板１の入力配
線５９を経由して，ゲートクロック信号GCLK1と出力イ
ネーブル信号OE1とカスケード信号CCD1とが，初段の駆
動回路装置67Aに供給される。シフトレジスタ72Aがカス
ケード信号CCD1に応答して，ゲートクロックGCLK1の入
力を開始して，順次ゲート駆動タイミング信号S72を生
成し，ゲート駆動パルス生成回路74Aが，ゲート駆動パ
ルスGL0〜を順次生成する。ゲート駆動パルス生成回路7
4Aにより生成されるゲート駆動パルス信号GL0〜は，駆
動タイミング信号S72のタイミングで立ち上がり，出力
イネーブル信号OE1のタイミングで立ち下がる。
【００５４】初段のゲート側駆動回路装置67Aが，対応
するゲートバス線を駆動し終わる時に，次の段のゲート
側駆動回路装置67Bがゲートクロック信号と出力イネー
ブル信号とを入力開始するタイミングに合わせて，ゲー
ト制御信号GCON1が生成され，ゲート回路Ｇ１，Ｇ２が
後段へのゲートクロック信号と出力イネーブル信号の転
送を開始する。従って，ゲート制御信号GCON1に応答し
て，第２のゲートクロック信号GCLK2と第２の出力イネ
ーブル信号OE2の伝播が開始する。
【００５５】次段のゲート側駆動回路装置67Bが，第２
のゲートクロック信号GCLK2と第２の出力イネーブル信
号OE2の入力を開始し，対応するゲートバス線GLを順次
駆動する。そして，次段のゲート側駆動回路装置67Bで
も，後段のゲート側駆動回路装置（図示せず）のゲート
クロック信号と出力イネーブル信号の入力を開始するタ
イミングに合わせて，ゲート回路Ｇ１，Ｇ２を開いて，
第３のゲートクロック信号GCLK3と第３の出力イネーブ
ル信号OE3との伝播を開始する。
【００５６】従って，伝播信号であるゲートクロック信
号GCLKや出力イネーブル信号OEは，それらを入力してゲ
ートバス線を駆動する駆動回路装置までしか伝播され
ず，それより後段の駆動回路装置への伝播は行われな
い。従って，それら信号の駆動に伴う電力消費と電磁波
の発生とを抑えることができる。
【００５７】以上のとおり，実施の形態では，複数の駆
動回路装置に対して，クロック信号，データ信号，制御
信号などの供給を，それらの信号を入力して所定の動作
を行う段階までしか行わず，その段階より後段の駆動回
路装置への供給を停止する。従って，それらの信号の供
給を行う信号配線が，長くなったり，表示基板上に形成
されて抵抗値や容量値が大きくなり，駆動付加が大きく
なっても，駆動対象の信号配線を最小限に抑えて，消費
電力と電磁波の発生を抑制することができる。
【００５８】上記の実施の形態例では，ソース側駆動回
路装置では，クロック信号，データ信号及びデータイン
バート信号の全てについて，後段への伝播開始タイミン
グをゲート回路で制御したが，クロック信号，データ信
号，データインバート信号の少なくとも一つについて，
後段への伝播開始タイミングを制御しても良い。ゲート
側駆動回路装置でも，ゲートクロック信号と出力イネー
ブル信号の少なくとも一つについて，後段への伝播開始
タイミングを制御しても良い。
【００５９】以上，実施の形態例をまとめると以下の付
記の通りである。
【００６０】（付記１）表示基板に設けられた複数のバ
ス線を駆動する表示装置用駆動回路装置において，クロ
ック信号と制御信号のうち少なくとも一つを含む伝播信
号を受信し，前記伝播信号を入力して前記バス線の駆動
信号を生成するドライバ部と，前記伝播信号を，前記ド
ライバ部の受信から所定時間経過後に後段の駆動回路装
置の受信開始タイミングに合わせて，当該後段の駆動回
路装置に出力開始するゲート部とを有することを特徴と
する表示装置用駆動回路装置。
【００６１】（付記２）表示基板に設けられた複数のソ
ースバス線を駆動する表示装置用駆動回路装置におい
て，クロック信号とデータ信号と制御信号とを受信し，
前記データ信号を順次取り込み，当該取り込んだデータ
信号に応じて前記ソースバス線の駆動信号を生成するド
ライバ部と，前記クロック信号とデータ信号と制御信号
のうち少なくとも一つの伝播信号を，前記ドライバ部の
受信から所定時間経過後に後段の駆動回路装置の受信開
始タイミングに合わせて，当該後段の駆動回路装置に出
力開始するゲート部とを有することを特徴とする駆動回
路装置。
【００６２】（付記３）付記２において，前記制御信号
は，データ信号の反転・非反転を示すインバート制御信
号を含むことを特徴とする駆動回路装置。
【００６３】（付記４）付記２において，前記データ信
号の取り込み開始を制御する入力カスケード信号を受信
し，当該データ信号の取り込みが終了した後に後段の前
記データ信号の取り込みを制御する出力カスケード信号
を出力することを特徴とする駆動回路装置。
【００６４】（付記５）付記４において，前記入力カス
ケード信号とクロック信号とを入力し，前記ゲート部の
伝播信号の出力開始を制御するゲート制御信号を生成す
るゲート制御回路を有することを特徴とする駆動回路装
置。
【００６５】（付記６）付記４において，前記ゲート部
は，前記出力カスケード信号に応答して，前記伝播信号
の出力を開始することを特徴とする駆動回路装置。
【００６６】（付記７）付記４において，更に，前記入
力カスケード信号に応答して，前記データ信号を前記ク
ロック信号のタイミングで取り込み，保持するデータレ
ジスタを有することを特徴とする駆動回路装置。
【００６７】（付記８）表示基板に設けられた複数のゲ
ートバス線を順次駆動する表示装置用駆動回路装置にお
いて，クロック信号と制御信号とを受信し，前記クロッ
ク信号に同期して前記ゲートバス線の駆動信号を順次生
成するドライバ部と，前記クロック信号と制御信号のう
ち少なくとも一つの伝播信号を，前記ドライバ部の受信
から所定時間経過後に後段の駆動回路装置の受信開始タ
イミングに合わせて，当該後段の駆動回路装置に出力開
始するゲート部とを有することを特徴とする駆動回路装
置。
【００６８】（付記９）付記８において，前記制御信号
は，前記ドライバ部が生成する駆動信号の出力期間を制
御する出力イネーブル信号を含むことを特徴とする駆動
回路装置。
【００６９】（付記１０）付記８において，前記クロッ
ク信号の取り込み開始を制御する入力カスケード信号を
受信し，前記ゲートバス線の駆動信号の生成が終了した
後に後段の前記クロック信号の取り込みを制御する出力
カスケード信号を出力することを特徴とする駆動回路装
置。
【００７０】（付記１１）付記１０において，前記入力
カスケード信号とクロック信号とを入力し，前記ゲート
部の伝播信号の出力開始を制御するゲート制御信号を生
成するゲート制御回路を有することを特徴とする駆動回
路装置。
【００７１】（付記１２）付記１０において，前記ゲー
ト部は，前記出力カスケード信号に応答して，前記伝播
信号の出力を開始することを特徴とする駆動回路装置。
【００７２】（付記１３）付記１０において，更に，前
記入力カスケード信号に応答して，前記駆動信号を前記
クロック信号のタイミングで生成するゲート駆動信号生
成回路を有することを特徴とする駆動回路装置。
【００７３】（付記１４）付記１乃至１３のいずれかの
駆動回路装置が複数個縦列に接続され，当該駆動回路装
置が接続され，複数のソースバス線とそれに交差する複
数のゲートバス線が設けられた表示基板を有することを
特徴とする表示装置。
【００７４】
【発明の効果】以上，本発明によれば，複数の駆動回路
装置を伝播する伝播信号を、その入力を行う駆動回路装
置より後段の駆動回路装置に伝播させないようにするこ
とで，伝播信号の駆動に伴う電力消費及び電磁波発生を
抑制することができる。従って，液晶表示装置などの表
示装置用駆動回路装置として有用である。
【図面の簡単な説明】
【図１】本実施の形態例における液晶表示装置の構成図
である。
【図２】駆動回路装置基板２と表示基板１との接続部の
拡大図である。
【図３】本実施の形態例における駆動回路装置と表示基
板の構成図である。
【図４】図３の駆動回路装置の動作タイミングチャート
図である。
【図５】ソース側駆動回路装置の構成図である。
【図６】ソース側駆動回路装置内のデータレジスタの構
成図である。
【図７】ソース側駆動回路装置の動作タイミングチャー
ト図である。
【図８】ゲート側駆動回路装置の構成図である。
【図９】ゲート側駆動回路装置の動作フローチャート図
である。
【符号の説明】
１ 表示基板 ２ 駆動回路装置基板，ＴＡＢ基板 ５ ゲートバス線 ６ ソースバス線 ７ 駆動回路装置 ８ 入力回路装置 ９，５９ 入力配線 １０，６０ 接続配線 ２０ ドライバ回路 ２２ ゲート回路 GCON ゲート制御信号 Sa 伝播信号 Sb タイミング信号 CCD カスケード信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古越 靖武 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 福徳 章一 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 2H093 NC16 NC22 NC24 NC26 NC34 ND34 ND39 ND40 5C006 AF61 BB16 BC02 BC24 FA32 FA47 5C080 AA10 BB05 DD12 DD26 FF11 JJ02 JJ04

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】表示基板に設けられた複数のバス線を駆動
    する表示装置用駆動回路装置において，クロック信号と
    制御信号のうち少なくとも一つを含む伝播信号を受信
    し，前記伝播信号を入力して前記バス線の駆動信号を生
    成するドライバ部と，前記伝播信号を，前記ドライバ部
    の受信から所定時間経過後に後段の駆動回路装置の受信
    開始タイミングに合わせて，当該後段の駆動回路装置に
    出力開始するゲート部とを有することを特徴とする表示
    装置用駆動回路装置。
  2. 【請求項２】表示基板に設けられた複数のソースバス線
    を駆動する表示装置用駆動回路装置において，クロック
    信号とデータ信号と制御信号とを受信し，前記データ信
    号を順次取り込み，当該取り込んだデータ信号に応じて
    前記ソースバス線の駆動信号を生成するドライバ部と，
    前記クロック信号とデータ信号と制御信号のうち少なく
    とも一つの伝播信号を，前記ドライバ部の受信から所定
    時間経過後に後段の駆動回路装置の受信開始タイミング
    に合わせて，当該後段の駆動回路装置に出力開始するゲ
    ート部とを有することを特徴とする駆動回路装置。
  3. 【請求項３】請求項２において，前記データ信号の取り
    込み開始を制御する入力カスケード信号を受信し，当該
    データ信号の取り込みが終了した後に後段の前記データ
    信号の取り込みを制御する出力カスケード信号を出力す
    ることを特徴とする駆動回路装置。
  4. 【請求項４】請求項３において，前記入力カスケード信
    号とクロック信号とを入力し，前記ゲート部の伝播信号
    の出力開始を制御するゲート制御信号を生成するゲート
    制御回路を有することを特徴とする駆動回路装置。
  5. 【請求項５】表示基板に設けられた複数のゲートバス線
    を順次駆動する表示装置用駆動回路装置において，クロ
    ック信号と制御信号とを受信し，前記クロック信号に同
    期して前記ゲートバス線の駆動信号を順次生成するドラ
    イバ部と，前記クロック信号と制御信号のうち少なくと
    も一つの伝播信号を，前記ドライバ部の受信から所定時
    間経過後に後段の駆動回路装置の受信開始タイミングに
    合わせて，当該後段の駆動回路装置に出力開始するゲー
    ト部とを有することを特徴とする駆動回路装置。
  6. 【請求項６】請求項５において，前記クロック信号の取
    り込み開始を制御する入力カスケード信号を受信し，前
    記ゲートバス線の駆動信号の生成が終了した後に後段の
    前記クロック信号の取り込みを制御する出力カスケード
    信号を出力することを特徴とする駆動回路装置。
  7. 【請求項７】請求項６において，前記入力カスケード信
    号とクロック信号とを入力し，前記ゲート部の伝播信号
    の出力開始を制御するゲート制御信号を生成するゲート
    制御回路を有することを特徴とする駆動回路装置。
  8. 【請求項８】請求項１乃至７のいずれかの駆動回路装置
    が複数個縦列に接続され，当該駆動回路装置が接続さ
    れ，複数のソースバス線とそれに交差する複数のゲート
    バス線が設けられた表示基板を有することを特徴とする
    表示装置。
JP2001276090A 2001-09-12 2001-09-12 表示装置用駆動回路装置とそれを利用した表示装置 Pending JP2003084721A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001276090A JP2003084721A (ja) 2001-09-12 2001-09-12 表示装置用駆動回路装置とそれを利用した表示装置
TW091104610A TW554328B (en) 2001-09-12 2002-03-12 Drive circuit device for display device, and display device using the same
US10/102,264 US7245281B2 (en) 2001-09-12 2002-03-20 Drive circuit device for display device, and display device using the same
KR1020020018381A KR100733435B1 (ko) 2001-09-12 2002-04-04 표시 장치용 구동 회로 장치와 그 회로 장치를 이용한표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001276090A JP2003084721A (ja) 2001-09-12 2001-09-12 表示装置用駆動回路装置とそれを利用した表示装置

Publications (1)

Publication Number Publication Date
JP2003084721A true JP2003084721A (ja) 2003-03-19

Family

ID=19100847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001276090A Pending JP2003084721A (ja) 2001-09-12 2001-09-12 表示装置用駆動回路装置とそれを利用した表示装置

Country Status (4)

Country Link
US (1) US7245281B2 (ja)
JP (1) JP2003084721A (ja)
KR (1) KR100733435B1 (ja)
TW (1) TW554328B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006023589A (ja) * 2004-07-08 2006-01-26 Sanyo Electric Co Ltd 液晶表示装置
JP2006047878A (ja) * 2004-08-06 2006-02-16 Nec Electronics Corp 液晶表示装置，ソースドライバ，及びソースドライバ動作方法
US7817132B2 (en) 2004-05-06 2010-10-19 Samsung Electronics Co., Ltd. Column driver and flat panel display having the same
US7995044B2 (en) 2005-08-03 2011-08-09 Samsung Electronics Co., Ltd. Display device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100864492B1 (ko) * 2002-05-03 2008-10-20 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
US20070236412A1 (en) * 2004-01-31 2007-10-11 Kim Chang O Organic Electro Luminescence Display Driving Circuit for Shielding a Row-Line Flashing
JP4554961B2 (ja) * 2004-03-05 2010-09-29 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置およびその駆動方法
KR101100879B1 (ko) * 2004-08-03 2012-01-02 삼성전자주식회사 표시 장치 및 그 구동 방법
KR100604919B1 (ko) * 2004-12-01 2006-07-28 삼성전자주식회사 디스플레이 장치
JP4721140B2 (ja) * 2005-08-23 2011-07-13 セイコーエプソン株式会社 シフトレジスタ、走査線駆動回路、マトリクス型装置、電気光学装置、電子機器
US20080001898A1 (en) * 2006-06-30 2008-01-03 Himax Technologies, Inc. Data bus power down for low power lcd source driver
TWI365435B (en) * 2006-07-03 2012-06-01 Au Optronics Corp A driving circuit for generating a delay driving signal
JP2012220636A (ja) * 2011-04-06 2012-11-12 Sony Corp 表示装置および電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000207077A (ja) * 1998-12-31 2000-07-28 Lg Lcd Inc デ―タ転送装置及びデ―タ転送方法（ＤｅｖｉｃｅｆｏｒＴｒａｎｓｍｉｔｔｉｎｇＤａｔａａｎｄＭｅｔｈｏｄｔｈｅｒｅｏｆ）
JP2000242240A (ja) * 1999-02-24 2000-09-08 Sharp Corp 表示素子用駆動装置及びそれを用いた表示モジュール
JP2001166750A (ja) * 1999-12-10 2001-06-22 Matsushita Electric Ind Co Ltd 液晶駆動装置

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3906203A (en) * 1973-09-20 1975-09-16 Monarch Marking Systems Inc Data retrieval and error detection circuitry for a width-modulated bar-code scanning apparatus
US4654695A (en) * 1985-03-25 1987-03-31 Rca Corporation Apparatus for reducing the resolution of video samples by truncating the most significant bits
US4755814A (en) * 1986-02-21 1988-07-05 Prime Computer, Inc. Attribute control method and apparatus
DE3751763T2 (de) * 1986-06-27 1996-11-14 Canon Kk Koordinateneingabegerät
US5146592A (en) * 1987-09-14 1992-09-08 Visual Information Technologies, Inc. High speed image processing computer with overlapping windows-div
EP0391655B1 (en) * 1989-04-04 1995-06-14 Sharp Kabushiki Kaisha A drive device for driving a matrix-type LCD apparatus
US6072445A (en) * 1990-12-31 2000-06-06 Kopin Corporation Head mounted color display system
FR2676568B1 (fr) * 1991-05-17 1997-04-18 Aviau De Piolant Jean Louis D Systeme de dessin graphique.
JPH05188390A (ja) 1992-01-16 1993-07-30 Oki Electric Ind Co Ltd ディスプレイ装置の配線構造
JP3285168B2 (ja) 1993-08-06 2002-05-27 シャープ株式会社 表示装置の実装構造及び実装方法
US5404161A (en) * 1993-07-27 1995-04-04 Information Resources, Inc. Tuned signal detector for use with a radio frequency receiver
US5801673A (en) * 1993-08-30 1998-09-01 Sharp Kabushiki Kaisha Liquid crystal display device and method for driving the same
US6025840A (en) * 1995-09-27 2000-02-15 Cirrus Logic, Inc. Circuits, systems and methods for memory mapping and display control systems using the same
US6072421A (en) * 1998-05-29 2000-06-06 Mitsubishi Denki Kabushiki Kaisha Moving object high-accuracy position locating method and system
US6735217B1 (en) * 1998-09-15 2004-05-11 Tut Systems, Inc. Method and apparatus for detecting collisions on a network using multi-cycle waveform pulses
US6328648B1 (en) * 1998-09-18 2001-12-11 Walker Digital, Llc Electronic amusement device and method for propagating a performance adjustment signal
KR100311204B1 (ko) * 1998-10-20 2001-11-02 가나이 쓰토무 액정표시장치
JP3490353B2 (ja) 1998-12-16 2004-01-26 シャープ株式会社 表示用駆動装置およびその製造方法ならびにそれを用いた液晶モジュール
JP3054135B1 (ja) 1999-02-05 2000-06-19 シャープ株式会社 液晶表示装置
JP3185778B2 (ja) * 1999-02-10 2001-07-11 日本電気株式会社 アクティブマトリクス型液晶表示装置、その製造方法及びその駆動方法
JP2000250490A (ja) * 1999-02-26 2000-09-14 Hitachi Ltd 液晶表示装置
JP2001014847A (ja) * 1999-06-30 2001-01-19 Toshiba Corp クロック同期回路
JP3644672B2 (ja) * 1999-07-09 2005-05-11 シャープ株式会社 表示装置およびその駆動方法
JP3691318B2 (ja) * 1999-09-30 2005-09-07 シャープ株式会社 表示用駆動装置の駆動用半導体素子、表示用駆動装置及びそれを用いた液晶モジュール
JP3508837B2 (ja) * 1999-12-10 2004-03-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶表示装置、液晶コントローラ、ビデオ信号伝送方法
JP4783890B2 (ja) 2000-02-18 2011-09-28 株式会社 日立ディスプレイズ 液晶表示装置
JP3827917B2 (ja) * 2000-05-18 2006-09-27 株式会社日立製作所 液晶表示装置および半導体集積回路装置
US6346828B1 (en) * 2000-06-30 2002-02-12 Intel Corporation Method and apparatus for pulsed clock tri-state control
JP2002076352A (ja) * 2000-08-31 2002-03-15 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
TW521249B (en) * 2000-09-05 2003-02-21 Toshiba Corp Display apparatus and its driving method
JP3533185B2 (ja) * 2001-01-16 2004-05-31 Ｎｅｃエレクトロニクス株式会社 液晶ディスプレイの駆動回路
US6985004B2 (en) * 2001-02-12 2006-01-10 International Business Machines Corporation Wiring optimizations for power
US6889335B2 (en) * 2001-04-07 2005-05-03 Hewlett-Packard Development Company, L.P. Memory controller receiver circuitry with tri-state noise immunity
US6678811B2 (en) * 2001-04-07 2004-01-13 Hewlett-Packard Development Company, L.P. Memory controller with 1X/MX write capability
US6625702B2 (en) * 2001-04-07 2003-09-23 Hewlett-Packard Development Company, L.P. Memory controller with support for memory modules comprised of non-homogeneous data width RAM devices
JP4255683B2 (ja) * 2002-03-25 2009-04-15 シャープ株式会社 ガラス配線基板の接続構造、および表示装置
US6680874B1 (en) * 2002-08-29 2004-01-20 Micron Technology, Inc. Delay lock loop circuit useful in a synchronous system and associated methods
JP4141988B2 (ja) * 2004-06-29 2008-08-27 セイコーエプソン株式会社 電気光学装置の駆動回路、駆動方法、電気光学装置および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000207077A (ja) * 1998-12-31 2000-07-28 Lg Lcd Inc デ―タ転送装置及びデ―タ転送方法（ＤｅｖｉｃｅｆｏｒＴｒａｎｓｍｉｔｔｉｎｇＤａｔａａｎｄＭｅｔｈｏｄｔｈｅｒｅｏｆ）
JP2000242240A (ja) * 1999-02-24 2000-09-08 Sharp Corp 表示素子用駆動装置及びそれを用いた表示モジュール
JP2001166750A (ja) * 1999-12-10 2001-06-22 Matsushita Electric Ind Co Ltd 液晶駆動装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7817132B2 (en) 2004-05-06 2010-10-19 Samsung Electronics Co., Ltd. Column driver and flat panel display having the same
JP2006023589A (ja) * 2004-07-08 2006-01-26 Sanyo Electric Co Ltd 液晶表示装置
JP2006047878A (ja) * 2004-08-06 2006-02-16 Nec Electronics Corp 液晶表示装置，ソースドライバ，及びソースドライバ動作方法
JP4678755B2 (ja) * 2004-08-06 2011-04-27 ルネサスエレクトロニクス株式会社 液晶表示装置，ソースドライバ，及びソースドライバ動作方法
US7995044B2 (en) 2005-08-03 2011-08-09 Samsung Electronics Co., Ltd. Display device

Also Published As

Publication number Publication date
KR20030023440A (ko) 2003-03-19
KR100733435B1 (ko) 2007-06-29
TW554328B (en) 2003-09-21
US20030048249A1 (en) 2003-03-13
US7245281B2 (en) 2007-07-17

Similar Documents

Publication Publication Date Title
JP4391128B2 (ja) 表示装置のドライバ回路およびシフトレジスタならびに表示装置
US20050179635A1 (en) Display apparatus and driver circuit of display apparatus
US9275754B2 (en) Shift register, data driver having the same, and liquid crystal display device
JP2003162262A (ja) 液晶パネル駆動回路及び液晶表示装置
JP4117134B2 (ja) 液晶表示装置
KR100365500B1 (ko) 도트 인버젼 방식의 액정 패널 구동 방법 및 그 장치
JP2003084721A (ja) 表示装置用駆動回路装置とそれを利用した表示装置
JP4088422B2 (ja) 表示データの伝送方法及び液晶表示装置
JP2002055663A (ja) 信号転送システム、信号転送装置、表示パネル駆動装置、および表示装置
JP4562968B2 (ja) 液晶表示装置の駆動方法及び装置
JP2004085927A (ja) 表示駆動回路及び表示装置
JP3755360B2 (ja) 電気光学装置の駆動回路及びこれを用いた電気光学装置、電子機器、及び電気光学装置の制御信号の位相調整装置、並びに制御信号の位相調整方法
JP3460651B2 (ja) 液晶駆動装置
JP2006227104A (ja) 表示制御装置
JP2001109437A (ja) 液晶パネルの駆動回路及び液晶制御信号発生回路とそれらを備えた液晶表示装置及び液晶表示装置の制御方法
JP2638010B2 (ja) 画像表示装置
JP2000250495A (ja) 液晶表示パネルのデータ線駆動装置
JP2004272208A (ja) 液晶表示装置の駆動装置
JP2001311933A (ja) 液晶表示装置
JP2003167557A (ja) 半導体装置および液晶表示パネルドライバ装置
JP2004127509A (ja) シフトレジスタ回路および画像表示装置
JP3872747B2 (ja) カスケード接続回路およびその回路を備えた電子装置
JP2001265291A (ja) 液晶パネルの駆動回路及び画像表示装置
JP3222882B2 (ja) 表示パネル駆動用ドライバ駆動方法および表示装置
TWI771716B (zh) 源極驅動電路、平面顯示器及資訊處理裝置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050712

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050713

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101124