KR100733435B1 - 표시 장치용 구동 회로 장치와 그 회로 장치를 이용한표시 장치 - Google Patents

표시 장치용 구동 회로 장치와 그 회로 장치를 이용한표시 장치 Download PDF

Info

Publication number
KR100733435B1
KR100733435B1 KR1020020018381A KR20020018381A KR100733435B1 KR 100733435 B1 KR100733435 B1 KR 100733435B1 KR 1020020018381 A KR1020020018381 A KR 1020020018381A KR 20020018381 A KR20020018381 A KR 20020018381A KR 100733435 B1 KR100733435 B1 KR 100733435B1
Authority
KR
South Korea
Prior art keywords
signal
gate
circuit device
drive
drive circuit
Prior art date
Application number
KR1020020018381A
Other languages
English (en)
Other versions
KR20030023440A (ko
Inventor
세키도사토시
후루코시야스타케
후쿠토쿠쇼우이치
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20030023440A publication Critical patent/KR20030023440A/ko
Application granted granted Critical
Publication of KR100733435B1 publication Critical patent/KR100733435B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 복수의 구동 회로 장치에 전파되는 클록 신호, 데이터 신호 및 제어 신호 등의 전파 신호에 의한 전력 소비 및 전자파 발생을 감소시키는 것을 과제로 한다. 본 발명은 표시 기판에 설치된 복수의 버스선을 구동하는 표시 장치용 구동 회로 장치에 있어서, 클록 신호와 제어 신호 중 적어도 하나를 포함하는 전파 신호(Sa)를 수신하고 이 전파 신호를 입력받아 버스선의 구동 신호를 생성하는 드라이버부(20)와, 전파 신호(Sa)를 수신하고 소정 시간이 경과한 후, 후단의 구동 회로 장치의 수신 개시 타이밍에 맞추어 상기 후단의 구동 회로 장치에 출력 개시하는 게이트부(22)를 구비한 것을 특징으로 한다. 입력 중인 구동 회로 장치의 후단으로는 전파 신호가 전파되지 않으므로, 전력과 전자파를 억제할 수 있다.

Description

표시 장치용 구동 회로 장치와 그 회로 장치를 이용한 표시 장치{DRIVE CIRCUIT DEVICE FOR DISPLAY DEVICE AND DISPLAY DEVICE USING THE SAME}
도 1은 본 실시 형태예에 따른 액정 표시 장치의 구성도.
도 2는 구동 회로 장치 기판(2)과 표시 기판(1)의 접속부의 확대도.
도 3은 본 실시 형태예에 따른 구동 회로 장치와 표시 기판의 구성도.
도 4는 도 3의 구동 회로 장치의 동작 타이밍 차트.
도 5는 소스측 구동 회로 장치의 구성도.
도 6은 소스측 구동 회로 장치 내의 데이터 레지스터의 구성도.
도 7은 소스측 구동 회로 장치의 동작 타이밍 차트.
도 8은 게이트측 구동 회로 장치의 구성도.
도 9는 게이트측 구동 회로 장치의 동작 플로우 차트.
<도면의 주요부분에 대한 부호의 설명>
1 : 표시 기판
2 : 구동 회로 장치 기판, ＴAB 기판
5 : 게이트　버스선
6 : 소스 버스선
7 : 구동 회로 장치
8 : 입력 회로 장치
9, 59 : 입력 배선
10, 60 : 접속 배선
20 : 드라이버　회로　
22 : 게이트　회로　
GCON ： 게이트 제어 신호
Sa ： 전파 신호
Sb ： 타이밍 신호
CCD ： 캐스케이드 신호
본 발명은 액정 표시 장치 등의 표시 장치용 구동 회로 장치에 관한 것으로, 특히 소비 전력을 감소시켜 전자파의 발생을 억제할 수 있는 구동 회로 장치에 관한 것이다.
액정 표시 장치는 공간 절약형이며 컴퓨터의 모니터 등에 널리 보급되고 있다. 최근에는 더욱 대형화가 요구되고, 그에 부응한 구조를 활발히 개발하고 있다.
액정 표시 장치 가운데, 액티브 메트릭스형의 액정 표시 장치는 TFT(박막 트랜지스터) 등의 능동 소자를 이용하여 화소를 매트릭스형으로 배치하고 있다. 이 액정 표시 장치는 액정 표시 기판에 화소 전극과 공통 전극 및 이들 사이의 액정층 을 갖는다. 또한, 액정 표시 기판은 소스 버스선과 그것에 교차하는 게이트 버스선과, 그 교차 위치에 설치된 TFT를 갖는다. 그리고, 게이트 버스선을 구동하여 행방향 화소의 TFT를 도통 상태로 하고, 각 소스 버스선에 화소의 계조에 대응한 전압을 인가함으로써, 화소 전극과 공통 전극 사이에 그 화소의 계조에 대응한 전압을 인가한다. 그 결과, 화소 전극과 공통 전극 사이의 액정층은 인가 전압에 대응한 투과율을 갖게 되어, 원하는 계조를 재현할 수 있다.
이러한 표시 동작을 하기 위해서, 게이트 버스선을 순차 구동하는 게이트 드라이버와, 소스 버스선을 표시 데이터에 따른 전압으로 일제히 구동하는 소스 드라이버가 액정 표시 기판에 접속된다. 게이트 드라이버 및 소스 드라이버는 집적 회로 장치에 의해 실현되고, 각각의 드라이버는 복수 라인의 게이트 버스선 및 소스 버스선을 구동한다. 따라서, 표시 기판상의 다수의 게이트 버스선 및 소스 버스선을 구동하기 위해서, 복수의 게이트 드라이버 및 소스 드라이버가 액정 표시 기판의 주연부에 접속된다.
공간 절약화의 요청에 따라 액정 표시 장치의 사이즈가 소형화되는 경향이 있고, 반대로 표시 사이즈의 증대화의 요청에 부응하기 위해서, 게이트 드라이버나 소스 드라이버의 실장 스페이스가 제한되고 있다. 이에 따라 복수의 소스 드라이버나 게이트 드라이버에 공급되는 데이터 신호, 클록 및 제어 신호의 신호선이 액정 표시 기판의 TFT, 소스 버스선 및 게이트 버스선이 설치된 기판상에 형성된다.
액정 표시 기판상에 형성되는 신호선은 프린트 기판 등과 비교하여 그 저항 치와 용량치가 높고, 프린트 기판처럼 접지 배선층으로 피복될 수 없다. 그 때문에 이들 신호선에 고주파로 변화하는 펄스 신호를 인가하면, 그 신호선을 구동하기 위해서 많은 전력이 소비되고, 또한 구동에 따라 강한 전자파가 송출된다. 특히, 표시 사이즈의 대형화에 따라 드라이버 IC의 수가 증대하여 데이터 신호, 클록 및 제어 신호가 전파되는 신호선이 길어지게 되면, 전력 소비와 전자파 발생이 현저히 커지게 된다.
그래서, 본 발명의 목적은 소비 전력과 전자파의 발생을 억제할 수 있는 표시 장치용 구동 회로 장치와 그 회로 장치를 표시 장치를 제공하는 것에 있다.
상기 목적을 달성하기 위해서, 본 발명의 한 측면은, 표시 기판에 설치된 복수의 소스 버스선을 구동하는 표시 장치용 구동 회로 장치에 있어서, 클록 신호와 데이터 신호와 제어 신호를 수신하여, 상기 데이터 신호를 순차 취입(取入)하고, 상기 취입한 데이터 신호에 따라서 상기 소스 버스선의 구동 신호를 생성하는 드라이버부와, 상기 클록 신호와 데이터 신호와 제어 신호 중 적어도 하나를 상기 드라이버부가 수신하고 소정 시간이 경과한 후, 후단의 구동 회로 장치의 수신 개시 타이밍에 맞추어 상기 후단의 구동 회로 장치에 출력 개시하는 게이트부를 구비한 것을 특징으로 한다.
또한, 상기 목적을 달성하기 위해서, 본 발명의 다른 측면은, 표시 기판에 설치된 복수의 게이트 버스선을 순차 구동하는 표시 장치용 구동 회로 장치에 있어서, 클록 신호와 제어 신호를 수신하고 상기 클록 신호에 동기하여 상기 게이트 버 스선의 구동 신호를 생성하는 드라이버부와, 상기 클록 신호와 제어 신호 중 적어도 하나를 상기 드라이버부가 수신하고 소정 시간이 경과한 후, 후단의 구동 회로 장치의 수신 개시 타이밍에 맞추어 상기 후단의 구동 회로 장치에 출력 개시하는 게이트부를 구비한 것을 특징으로 한다.
상기 발명에 따르면, 전단의 구동 회로 장치가 구동 신호 생성을 위해서 클록 신호, 데이터 신호 및 제어 신호를 수신하고, 후단의 구동 회로 장치가 이들 신호의 수신을 개시하는 타이밍에 맞추어, 이들 신호 중 적어도 하나를 출력 개시한다. 따라서, 표시 기판에 복수의 구동 회로 장치가 종렬로 배치되고, 클록 신호, 데이터 신호 및 제어 신호 등이 이들 복수의 구동 회로 장치에 의해 순차 수신되는 경우, 수신 중인 구동 회로 장치의 후단 구동 회로 장치에는 이들 신호가 공급되지 않는다. 그 결과, 모든 구동 회로 장치에 이들 신호를 공급하는 경우와 비교하여, 이들 신호 공급에 필요한 전력 소비와 그것에 수반하는 전자파의 발생량을 억제할 수 있다.
보다 바람직한 실시예에서는, 표시 장치에 있어서, 상기 구동 회로 장치가 복수개 종렬로 접속되고, 상기 구동 회로 장치가 표시 기판에 접속된다. 표시 기판이 대형화되어 구동 회로 장치의 수가 많아지더라도, 상기 구동 회로 장치라면 클록 신호 등의 전파 신호를 처음단부터 필요한 단의 구동 회로 장치까지만 공급하기 때문에, 소비 전력과 전자파 발생을 억제할 수 있다.
이하, 도면을 참조하여 본 발명의 실시 형태예를 설명한다. 그러나, 본 발명의 보호 범위는 이하의 실시 형태예에 한정되는 것이 아니라, 특허 청구 범위에 기 재된 발명과 그 동류까지 미치는 것이다.
도 1은 본 실시 형태예에 따른 액정 표시 장치의 구성도이다. 표시 기판(1)은 TFT가 형성되는 TFT 기판과 공통 전극이 형성되는 공통 전극 기판 및 그 사이에 설치된 액정층을 구비한다. 도 1에는 그 중 TFT 기판(1)의 구성이 나타나 있다. 즉, 표시 기판(1)에는 화소 전극(3)이 매트릭스형으로 배치되고, 그 매트릭스 배치에 대응하여 복수의 게이트 버스선(5)과 그것에 교차하는 복수의 소스 버스선(6)이 설치되며, 또한 그 교차 위치에 TFT(4)가 설치된다. 그리고, 게이트 버스선(5)을 구동함으로써, 그것에 접속된 행방향의 TFT(4)가 도통하고, 각 소스 버스선(6)에 인가된 전압을 화소 전극(3)에 공급한다. 그 결과, 도시를 생략한 공통 전극과 각 화소 전극(3) 사이의 액정층에 표시 데이터에 따른 전압이 인가되고 액정층은 원하는 투과율을 갖게 된다.
표시 기판(1)의 주연부에는 소스 버스선(6)을 구동하는 구동 회로 장치(7A, 7B)가 탑재된 실장 기판(2A, 2B)이 접속된다. 또한, 구동 회로 장치(7A, 7B)에 대하여 클록 신호, 데이터 신호 및 제어 신호 등을 공급하는 입력 신호 공급 회로를 탑재한 프린트 기판(8)이 표시 기판(1)의 주연부에 접속된다. 그리고, 프린트 기판(8)에서 출력되는 클록 신호, 데이터 신호 및 제어 신호 등은 표시 기판(1) 상의 입력 배선(9)을 통해 처음단의 구동 회로 장치 기판(2A)에 공급되고, 또한 구동 회로 장치 기판(2A)의 배선을 통해 처음단의 구동 회로 장치(7A)에 공급된다.
또한, 처음단의 구동 회로 장치(7A)는 표시 기판(1) 상의 접속 배선(10)을 통해 클록 신호, 데이터 신호 및 제어 신호를 다음단의 구동 회로 장치 기판(2B)에 공급하고, 그 기판(2B) 상의 구동 회로 장치(7B)가 이들 신호를 수신한다. 그리고, 2번째의 구동 회로 장치(7B)는 클록 신호, 데이터 신호 및 제어 신호를 후단의 구동 회로 장치(도시 생략)에 공급한다.
이와 같이, 입력 신호 공급 회로의 프린트 기판(8)에서 출력된 클록 신호, 데이터 신호 및 제어 신호 등의 전파 신호는 표시 기판(1) 상의 접속 배선(10)을 통해 종렬로 접속된 복수의 구동 회로 장치(7A, 7B)에 공급된다.
각 구동 회로 장치(7A, 7B)는 클록 신호에 동기하여 입력되는 데이터 신호 및 제어 신호에 따라 소스 버스선의 구동 신호를 생성한다. 그리고, 모든 구동 회로 장치(7A, 7B)가 대응하는 데이터 신호를 순차 입력받은 후의 타이밍에서, 구동 회로 장치(7A, 7B)가 대응하는 소스 버스선(6)을 일제히 구동한다. 이 구동에 동기하여, 게이트측 구동 회로 장치(도시 생략)가 1 라인의 게이트 버스선(5)을 구동하고, 각 소스 버스선(6)에 인가된 전압이 TFT(4)를 통해 화소 전극(3)에 인가된다.
도 2는 구동 회로 장치 기판(2)과 표시 기판(1)의 접속부의 확대도이다. 표시 기판(1)의 표면에 접속 배선(10A)이 설치되고, 구동 회로(IC)(7)를 탑재한 기판(2) 상의 배선(11)과 접속 배선(10A)이 사선으로 표시된 접속부에서 접속된다. 접속 배선(10A)의 배선폭을 외측으로 갈수록 두껍게 형성하여 각 배선의 신호 전달 지연이 같아지게 고안하여도 좋다.
한편, 복수의 게이트 버스선(5)은 수평 동기 신호의 타이밍에 동기하여, 도시하지 않는 게이트측 구동 회로 장치에 의해 순차 구동된다. 게이트측의 구동 회로 장치도 도 1 및 도 2와 마찬가지로 실장 기판에 탑재되고, 그 실장 기판이 표시 기판(1)의 주연부에 접속된다. 그리고, 게이트측 구동 회로 장치에 공급되어야 하는 게이트 클록 신호와 제어 신호가 표시 기판(1) 상에 설치한 접속 배선을 통해, 복수의 게이트측 구동 회로 장치 기판에 전파 및 공급된다.
도 3은 본 실시 형태예에 따른 구동 회로 장치와 표시 기판의 구성도이다. 도 3은 소스측 구동 회로 장치와 게이트측 구동 회로 장치의 양방에 적용 가능한 구성도를 도시하고 있다. 전술한 바와 같이, 액정 패널 등의 표시 기판(1)에 구동 회로 장치(7)를 탑재한 구동 회로 장치 기판(2)이 접속된다. 도 3에서는, 구동 회로 장치(7)와 그 회로 장치를 탑재한 기판(2)을 구별없이 표시하고 있다. 또한, 3가지 구동 회로 장치(7A, 7B, 7C)가 표시 기판(1) 상의 접속 배선(10)을 통해 접속되어 있다.
도 3에서는, 각 구동 회로 장치(7)에 공급되는 클록 신호, 데이터 신호 및 제어 신호를 전파 신호(Sa)로 통합하여 표시하고 있다. 이 전파 신호(Sa)는 동일한 수평 동기 기간 중(또는 수직 동기 기간 중)에 변화되는 신호이며, 처음단의 구동 회로 장치(7A), 다음단의 구동 회로 장치(7B) 및 3번째단의 구동 회로 장치(7C)에 순차 입력된다. 또한, 타이밍 신호(Sb)는 복수의 구동 회로 장치(7)에 병렬로 공급되고 복수의 구동 회로 장치의 소정의 동작 타이밍을 제어한다. 또한, 타이밍 신호(Sb)는 동작 타이밍뿐만 아니라, 동작 그 자체를 제어하는 일도 있다. 또한, 캐스케이드 신호(CCD)는 각 구동 회로 장치(7A, 7B, 7C)에 전파 신호(Sa)가 입력되기 시작하는 타이밍을 제어하는 신호이고, 전단의 구동 회로 장치는 이 캐스케이드 신호(CCD)를 후단의 구동 회로 장치에 공급하여 후단의 구동 회로 장치로의 입력 개시 타이밍을 제어한다.
전파 신호(Sa)는 처음단의 구동 회로 장치(7A)에 의해 입력되고, 그 후 다음단의 구동 회로 장치(7B)에 의해 입력되고, 또한 그 후 3번째단의 구동 회로 장치(7C)에 의해 입력된다. 각 구동 회로 장치(7A, 7B, 7C)에 의한 전파 신호(Sa)의 입력 개시 타이밍은 캐스케이드 신호(CCD)에 의해 제어된다. 따라서, 전파 신호(Sa)가 처음단의 구동 회로 장치(7A)로 입력되는 동안에는 후단의 구동 회로 장치(7B, 7C)로 공급될 필요가 없다. 또한, 전파 신호(Sa)가 다음단의 구동 회로 장치(7B)로 입력되는 동안에는 3번째단 이후의 구동 회로 장치(7C)로 공급될 필요가 없다.
그래서, 각 구동 회로 장치(7A, 7B, 7C)는 전파 신호(Sa)를 입력받아 소스 버스선 또는 게이트 버스선을 구동하는 드라이버 회로(20A, 20B, 20C)와, 전파 신호(Sa)의 후단으로의 전파를 제어하는 게이트 회로(22A, 22B, 22C)를 구비한다. 그리고, 게이트 회로는 게이트 제어 신호(GCON1,2,3)에 응답하여 전파 신호(Sa)의 후단 회로로의 전파를 개시한다. 또한, 이 게이트 제어 신호의 타이밍은 다음단의 구동 회로 장치에 공급되는 캐스케이드 신호(CCD2,3,4)의 타이밍과 거의 동일하거나 약간 빠르다. 따라서, 게이트 제어 신호(GCON1,2,3)는 캐스케이드 신호(CCD2,3,4)를 사용하여도 좋다. 즉, 캐스케이드 신호(CCD2,3,4)로써 게이트 회로(22A, 22B, 22C)의 전파 개시를 제어하여도 좋다.
따라서, 처음단의 구동 회로 장치(7A)에 전파 신호(Sa1)가 공급되어 입력되지만, 게이트 회로(22A)에 의해 그 전파 신호(Sa1)의 후단으로의 전파가 처음에는 정지되고 있다. 그리고, 다음단의 구동 회로 장치(7B)에 전파 신호가 입력되기 시작하는 타이밍에서, 게이트 회로(22A)가 열리고 전파 신호(Sa2)가 다음단의 구동 회로 장치(7B)에도 전파된다. 3번째단의 구동 회로 장치(7C)에 대한 전파 신호(Sa3)도 마찬가지이다.
도 4는 도 3의 구동 회로 장치의 동작 타이밍 차트이다. 도면에는 전파 신호(Sa)와, 캐스케이드 신호(CCD)와, 게이트 제어 신호(GCON) 및 타이밍 신호(Sb)를 표시하고 있다. 전파 신호(Sa)는 수평 동기 기간(또는 수직 동기 기간) 중에 복수의 구동 회로 장치(7)에 순차 입력되고, 구동 신호의 생성에 이용된다. 도 4에서는, 전파 신호(Sa)의 예로서, 데이터 신호 D0∼Dn, Dn+1∼D2n, D2n+1∼D3n이 각각의 구동 회로 장치(7A, 7B, 7C)에 입력되는 것을 표시하고 있다. 이 데이터 신호는 클록 신호이어도 좋고 소정의 제어 신호이어도 좋다.
입력 신호 공급 회로(도시 생략)에서 출력된 전파 신호(Sa1)는 처음단의 구동 회로 장치(7A)에 공급되는 제1 캐스케이드 신호(CCD1)에 응답하고, 드라이버 회로(20A)에 취입된다. 전파 신호(Sa1)는 후술하는 바와 같이, 소스측 구동 회로 장치의 경우에는 도트 클록 신호, 데이터 신호 및 그 제어 신호이며, 게이트측 구동 회로 장치의 경우에는 게이트 클록 신호 및 그 제어 신호이다.
처음단의 구동 회로 장치(7A)에 이 전파 신호(Sa1)가 입력되고 있는 동안에는 게이트 회로(22A)가 폐쇄되어, 후단의 구동 회로 장치(7B, 7C)로 전파가 행해지지 않는다. 따라서, 순차 변화하는 전파 신호(Sa1)는 처음단의 구동 회로 장치(7A) 까지만 전파되고, 입력 신호 공급 회로(8)가 후단의 구동 회로 장치로의 접속 배선(10)을 구동하는 일은 없다.
다음에, 처음단의 구동 회로 장치(7A)에 의한 전파 신호(Sa1)의 수신이 종료되면, 다음단의 구동 회로 장치(7B)에 전파 신호(Sa2)가 공급되기 시작된다. 즉, 처음단의 드라이버 회로(20A)에 의해 생성된 게이트 제어 신호(GCON1)에 응답하여 게이트 회로(22A)가 열리고, 전파 신호(Sa2)가 다음단으로 전파되기 시작한다. 또한, 처음단의 드라이버 회로(20A)가 생성하는 제2 캐스케이드 신호(CCD2)에 응답하여, 다음단의 구동 회로 장치(7B) 내의 드라이버 회로(20B)에 전파 신호(Sa2)가 입력되기 시작한다. 따라서, 게이트 제어 신호(GCON1)는 전파 신호(Sa)의 후단으로의 전파 개시를 제어하고, 캐스케이드 신호(CCD1)는 후단의 구동 회로 장치에 의한 전파 신호의 수신 개시를 제어한다. 따라서, 게이트 제어 신호(GCON1)와 캐스케이드 신호(CCD1)는 타이밍이 거의 동일하며, 게이트 제어 신호를 캐스케이드 신호로 대체하여도 좋다.
도 4에서는, 타이밍 신호(Sb)가 수평 동기 기간(또는 수직 동기 기간)중에 한 번 발생하여, 드라이버 회로의 소정의 동작 타이밍을 제어한다.
도 5는 소스측 구동 회로 장치의 구성도이다. 또한, 도 6은 소스측 구동 회로 장치 내의 데이터 레지스터의 구성도이다. 그리고, 도 7은 소스측 구동 회로 장치의 동작 타이밍 차트이다.
도 5에는 처음단의 구동 회로 장치 기판(2A) 및 구동 회로 장치(7A)와, 다음단의 구동 회로 장치 기판(2B) 및 구동 회로 장치(7B)가 표시되어 있다. 도 3과 같 이, 구동 회로 장치와 그 탑재 기판이 구별없이 표시되어 있다. 또한, 상기 구동 회로 장치 기판(2A, 2B)이 액정 표시 기판(1)에 접속되어 있다.
소스측 구동 회로 장치의 경우, 수평 동기 기간 동안에 변화되어 각 구동 회로 장치에 의해 순차 입력되는 전파 신호(Sa)로서, 클록 신호(ICLK), 표시 데이터 신호(RD, GD, BD) 및 그 인버트 제어 신호(DINV)가 있다. 또한, 모든 구동 회로 장치에 동시에 입력되는 신호(Sb)로서, 래치 펄스(LP), 구동 극성을 제어하는 위상 제어 신호(PC) 및 기준 전압(VR)이 있다. 그리고, 소스측 구동 회로 장치에는 데이터 신호의 입력 개시를 제어하는 캐스케이드 신호(CCD)가 입력된다.
처음단의 구동 회로 장치(7A)는, 캐스케이드 신호(CCD1)에 응답하여 클록(ICLK1)을 수신 개시하고 클록(ICLK1)에 동기하여 출력 신호(S30)를 시프트하는 시프트 레지스터(30A)와, 시프트 레지스터(30A)의 출력 신호(S30)에 응답하여, 표시 데이터 신호(RD, GD, BD) 및 데이터 인버트 제어 신호(DINV)를 입력받아 유지하는 데이터 레지스터(32A)와, 데이터 레지스터(32A)에 입력되어 유지되고 있는 표시 데이터 신호(RD, GD, BD)를 데이터 인버트 제어 신호(DINV)에 따라 반전 또는 비반전한 데이터 신호를 래치 펄스 LP에 응답하여 래치하는 래치 회로(34A)를 구비한다.
또한, 구동 회로 장치(7A)는 래치 회로(34A)가 래치하고 있던 데이터 신호를, 위상 제어 신호(PC)에 따라서 짝수 소스 버스선과 홀수 소스 버스선으로 위상을 반전시키는 레벨 시프트 회로(36A)와, 레벨 시프트 회로(36A)의 디지털 출력을 D/A 변환하여, 소스 버스선(SB)에 아날로그 구동 신호를 출력하는 D/A 변환 및 출 력 회로(38A)를 구비한다.
또한, 구동 회로 장치(7A)는 전파 신호(Sa1)인 클록 신호(ICLK1)를 후단에 전파하는 제1 게이트 회로(G1)와, 표시 데이터(RD, GD, BD) 및 데이터 인버트 신호(DINV)를 후단에 전파하는 제2 게이트 회로(G2)를 구비한다. 게이트 회로를 제어하는 게이트 제어 신호(GCON1)는 게이트 제어 회로(40A)에 의해 생성된다. 이 게이트 제어 회로(40A)는 캐스케이드 신호(CCD1)에 응답하여 클록(ICLK1)을 입력받아 시프트하고, 다음단의 구동 회로 장치가 전파 신호(Sa2)을 입력받기 시작하는 타이밍에서 게이트 제어 신호(GCON1)를 생성한다. 제1 및 제2 게이트 회로(G1, G2)는 이 게이트 제어 신호(GCON1)에 응답하여 개방되어, 전파 신호(Sa2)를 다음단의 구동 회로 장치에 전파 개시한다.
다음단의 구동 회로 장치(7B)도 동일하게, 시프트 레지스터(30B)와, 데이터 레지스터(32B)와, 래치 회로(34B)와, 레벨 시프트 회로(36B)와, D/A 변환 및 출력 회로(38B)와, 게이트 제어 회로(40B)와, 제1 및 제2 게이트 회로(G1, G2)를 구비한다. 그리고, 처음단의 구동 회로 장치(7A)와 다음단의 구동 회로 장치(7B)는 표시 기판(1)의 접속 배선(10)을 통해 접속되어 있다.
도 6에 도시하고 있는 바와 같이, 데이터 레지스터(32)는 클록(ICLK)에 동기하여 시프트 레지스터(30)로부터 순차 출력되는 시프트 출력(S30)에 동기하여, 표시 데이터 신호(RD, GD, BD)를 순차 래치하는 제1 플립 플롭(42)과, 데이터 인버트 제어 신호(DINV)를 순차 래치하는 제2 플립 플롭(44) 및 데이터 인버트 제어 신호와 표시 데이터의 배타적 논리합을 출력하는 EOR 게이트(46)를 구비한다. 표시 데 이터 신호(RD, GD, BD)는 8비트의 디지털 신호이며, 따라서, 제1 플립 플롭(42)은 24비트의 디지털 신호를 래치한다. 또한, 데이터 인버트 제어 신호(DINV)는 24비트의 표시 데이터 신호에 대응하여 공급되는 1비트의 제어 신호이다.
표시 데이터 신호(RD, GD, BD)가 24비트의 디지털 신호이므로, 그것에 따른 24 라인의 신호선은 클록(ICLK)에 동기하여 H, L 레벨로 구동되어야 한다. 그래서, 선행 화소의 표시 데이터 신호와 다음 화소의 표시 데이터 신호를 비교하여, 공급된 24비트의 표시 데이터 신호(RD, GD, BD)를 반전해야 하는가의 여부를 나타내는 정보가 데이터 인버트 제어 신호(DINV)로서 생성된다. 이 데이터 인버트 제어 신호(DINV)를 이용함으로써, 표시 데이터 신호의 H 레벨로부터 L 레벨 또는 L 레벨로부터 H 레벨로 변화되는 비트수를 24비트의 절반 이하로 할 수 있다.
예컨대, 선행 화소에서 흰색을 표시할 때는, 최고 계조 레벨에 대응하여 24비트의 표시 데이터 신호가 전부 H 레벨이 되고, 인접한 다음 화소가 검은색을 표시할 때는, 최저 계조 레벨에 대응하여 24비트의 표시 데이터 신호가 전부 L 레벨이 된다. 그 결과, 24비트의 표시 데이터 신호가 일제히 H 레벨에서 L 레벨로 변화해야 한다. 그러므로, 표시 데이터 신호를 전부 H 레벨인 채로 변화시키지 않고, 데이터 인버트 제어 신호(DINV)만 H 레벨로 하여 반전해야 하는 것을 나타냄으로써, 표시 데이터 신호선의 구동 전력을 억제할 수 있다.
EOR 게이트(46)에 의해, 래치된 표시 데이터 신호는, 반전을 나타내는 H 레벨의 데이터 인버트 제어 신호(DINV)에 의해 반전되고, 비반전을 나타내는 L 레벨의 데이터 인버트 제어 신호(DINV)에 의해, 비반전된다.
이어서, 도 7의 동작 타이밍 차트에 따라, 소스측 구동 회로 장치의 동작을 설명한다. 처음단의 구동 회로 장치(7A)는 캐스케이드 신호(CCD1)에 응답하여 클록(ICLK1)을 입력받고, 시프트 레지스터(30A)는 클록에 동기하여 데이터 래치 신호(S30)를 순차 발생한다. 또한, 표시 데이터 신호(RD, GD, BD) 및 그 인버트 제어 신호(DINV)[도 7에서는 전파 신호(Sa1)]가 클록 ICLK1에 동기하여 변화되고, 데이터 래치 신호(S30)에 응답하여 데이터 레지스터(32A)로 그 표시 데이터 신호 및 인버트 제어 신호가 입력되어 유지된다.
그 동안, 게이트 제어 회로(40A)는 캐스케이드 신호(CCD1)에 응답하여 클록(ICLK)을 카운트하고, 다음단의 구동 회로 장치(7B)가 표시 데이터 신호와 그 인버트 제어 신호를 입력받기 시작하는 타이밍에 맞추어, 게이트 제어 신호(GCON1)를 생성한다.
이 게이트 제어 신호(GCON1)에 응답하여, 제1 및 제2 게이트 회로 (G1, G2)가 클록 신호(ICLK)와 표시 데이터(RD, GD, BD) 및 데이터 인버트 제어 신호(DINV)를 후단에 전송 개시한다. 게이트 회로(G1, G2)는 예컨대 비반전 버퍼 회로, 트랜스퍼 회로 등으로 구성되고, 게이트 제어 신호(GCON1)에 응답하여 후단으로 신호를 전파하기 시작한다. 따라서, 도 7에 도시한 대로, 제2 전파 신호(Sa2)가 게이트 제어 신호(GCON1)에 응답하여 변화하기 시작한다. 또한, 제2 클록 신호(ICLK2)도 게이트 제어 신호(GCON1)에 응답하여 변화를 개시한다.
처음단의 시프트 레지스터(30A)에서 출력되는 캐스케이드 신호(CCD2)에 응답하여, 2번째단의 구동 회로 장치(7B) 내의 시프트 레지스터(30B)가 클록(ICLK2)을 입력받기 시작하고, 그 클록에 동기하여 데이터 래치 신호(S30)를 순차 출력한다. 그것에 응답하여, 데이터 레지스터(32B)는 제2 전파 신호(Sa2)인 표시 데이터 신호(RD, GD, BD)와 데이터 인버트 제어 신호(DINV)를 순차적으로 수신 및 유지한다.
2번째단의 구동 회로 장치(7B)로의 표시 데이터 신호 및 데이터 인버트 제어 신호의 입력이 종료될 때에, 도시하지 않는 3번째단의 구동 회로 장치로의 입력 개시 타이밍에 맞추어, 게이트 제어 회로(40B)가 제2 게이트 제어 신호(GCON2)를 출력한다. 이에 따라, 클록 신호(ICLK3), 표시 데이터 신호(RD, GD, BD) 및 데이터 인버트 제어 신호(DINV)가 4번째단의 구동 회로 장치에 전송 개시된다.
모든 구동 회로 장치로의 표시 데이터 신호 및 데이터 인버트 제어 신호의 입력이 종료되면, 래치 펄스 신호(LP)가 생성되고, 모든 구동 회로 장치내의 래치 회로(34)가 데이터 레지스터(32)에 유지되어 있는 표시 데이터(D0∼Dm)를 래치한다. 그와 동시에, 래치 회로(34)에 유지되어 있던 표시 데이터(D0∼Dm)가 레벨 시프트 회로(36)에 전송된다.
레벨 시프트 회로(36)는 위상 제어 신호(PC)에 따라, 홀수측 소스 버스선에 대한 표시 데이터를 플러스 극성 또는 마이너스 극성으로, 짝수측 소스 버스선에 대한 표시 데이터를 마이너스 극성 또는 플러스 극성으로 하여, 디지털·아날로그 변환 회로 및 출력 회로(38)에 출력한다. 그리고, 소스 버스선(SB0∼SBm)이 일제히 구동된다.
이상과 같이, 처음단의 소스 구동 회로 장치에 표시 데이터 신호, 데이터 인버트 신호 및 클록 신호가 입력되고 있는 동안에는 이들 신호가 다음단의 소스 구동 회로 장치로 전송되는 것이 정지되고, 이들 신호의 변화에 따른 전력 소비 및 전자파의 발생이 억제된다. 그리고, 2번째단의 소스 구동 회로 장치에 표시 데이터 신호, 데이터 인버트 신호 및 클록 신호가 입력되기 시작하는 타이밍에서 게이트 회로가 열리고, 2번째단의 소스 구동 회로 장치로의 이들 전파 신호의 전파가 개시된다. 단, 이 때에 3번째단 이후의 소스 구동 회로 장치로의 이들 전파 신호의 전파는 중지된 상태이다.
이와 같이, 최소한의 필요한 구동 회로 장치까지만 전파 신호를 전파하고, 그 후단의 구동 회로 장치에는 전파 신호의 전파를 중단시키기 때문에, 전력 소비 및 전자파의 발생을 억제할 수 있다.
도 8은 게이트측 구동 회로 장치의 구성도이다. 또한, 도 9는 그 동작 플로우 차트이다. 게이트측 구동 회로 장치(67A, 67B)는 구동 회로 장치 기판(62A, 62B)에 각각 탑재되고 액정 표시 기판(1)에 접속된다. 도 8에서도, 장치(67A, 67B)와 기판(62A, 62B)을 구별없이 표시하고 있다. 또한, 처음단의 게이트측 구동 회로 장치(67A)와 그 다음단의 게이트측 구동 회로 장치(67B)가 표시 기판(1)의 접속 배선(60)을 통해 접속되어 있다.
게이트측 구동 회로 장치(67A, 67B)는 표시 기판(1)에 설치된 게이트 버스선(GL0∼GLn, GLn+1∼GL2n)을 게이트 클록(GCLK)에 동기하여 순차 구동한다. 이를 위해 게이트측 구동 회로 장치에 게이트 클록(GCLK)이 입력되고, 그것에 동기하여 구동 타이밍 신호(S72)를 순차 생성하는 시프트 레지스터(72A, 72B)와, 그 구동 타이밍 신호(S72)에 동기하여 게이트 구동 펄스 신호를 순차 생성하는 게이트 구동 펄스 생성 회로(74A, 74B)를 구비한다. 게이트 구동 펄스 생성 회로(74A, 74B)에 공급되는 출력 인에이블 신호(0E1, 0E2)는 인접하는 게이트 버스선에 대한 구동 펄스가 중합됨으로써, 게이트 버스선이 이중 선택 상태로 되는 것을 방지하기 위한, 구동 펄스 타이밍을 제어하는 신호이다.
또한, 게이트측 구동 회로 장치(67A, 67B)는 게이트 클록(GCLK)과 출력 인에이블 신호(0E)의 후단으로의 전파를 제어하는 게이트 회로(G1, G2)를 구비한다. 시프트 카운터(70A, 70B)가 후단의 구동 회로 장치로의 입력 개시 타이밍에 맞추어 게이트 제어 신호(GCON1, 2)를 생성하고, 그것에 응답하여, 상기 게이트 회로(G1, G2)가 게이트 클록과 출력 인에이블 신호의 후단으로의 전송을 개시한다. 이 게이트 회로 및 시프트 카운터(게이트 제어 회로)의 동작은 소스측 구동 회로 장치와 동일하다.
다음에, 도 9를 참조하여 동작을 설명한다. 도 8에 도시하지 않은 입력 회로 장치로부터, 표시 기판(1)의 입력 배선(59)을 경유하여, 게이트 클록 신호(GCLK1)와 출력 인에이블 신호(0E1)와 캐스케이드 신호(CCD1)가 처음단의 구동 회로 장치(67A)에 공급된다. 시프트 레지스터(72A)가 캐스케이드 신호(CCD1)에 응답하여 게이트 클록(GCLK1)의 수신을 개시하여, 순차 게이트 구동 타이밍 신호(S72)를 생성하고, 게이트 구동 펄스 생성 회로(74A)가 게이트 구동 펄스(GL)를 순차 생성한 다. 게이트 구동 펄스 생성 회로(74A)에 의해 생성되는 게이트 구동 펄스 신호(GL)는 구동 타이밍 신호(S72)의 타이밍에서 수직 상승하고, 출력 인에이블 신호(0E1)의 타이밍에서 하강한다.
처음단의 게이트측 구동 회로 장치(67A)가 대응하는 게이트 버스선의 구동을 마쳤을 때, 다음단의 게이트측 구동 회로 장치(67B)가 게이트 클록 신호 및 출력 인에이블 신호를 입력받기 시작하는 타이밍에 맞추어, 게이트 제어 신호(GCON1)가 생성되고, 게이트 회로(G1, G2)가 후단으로 게이트 클록 신호 및 출력 인에이블 신호를 전송하기 시작한다. 따라서, 게이트 제어 신호(GCON1)에 응답하여, 제2 게이트 클록 신호(GCLK2) 및 제2 출력 인에이블 신호(0E2)의 전파가 개시된다.
다음단의 게이트측 구동 회로 장치(67B)가 제2 게이트 클록 신호(GCLK2)와 제2 출력 인에이블 신호(0E2)의 수신을 개시하여, 대응하는 게이트 버스선(GL)을 순차 구동한다. 그리고, 다음단의 게이트측 구동 회로 장치(67B)에서도, 후단의 게이트측 구동 회로 장치(도시하지 않음)의 게이트 클록 신호 및 출력 인에이블 신호가 입력되기 시작하는 타이밍에 맞추어 게이트 회로(G1, G2)가 열리고 제3 게이트 클록 신호(GCLK3) 및 제3 출력 인에이블 신호(0E3)가 전파되기 시작한다.
따라서, 전파 신호인 게이트 클록 신호(GCLK)나 출력 인에이블 신호(OE)는 이들을 입력받아 게이트 버스선을 구동하는 구동 회로 장치까지만 전파되고, 그 후단의 구동 회로 장치로 전파가 이루어지지 않는다. 따라서, 이들 신호의 구동에 따른 전력 소비와 전자파의 발생을 억제할 수 있다.
이상과 같이, 실시 형태에서는, 복수의 구동 회로 장치에 대하여, 클록 신 호, 데이터 신호 및 제어 신호 등의 공급이, 이들의 신호를 입력받아 소정의 동작을 행하는 단에서만 이루어지게 제한되고, 그 단의 후단 구동 회로 장치로는 공급이 정지된다. 따라서, 이들 신호를 공급하는 신호 배선이 길어지거나, 표시 기판상에 형성되어 저항치나 용량치가 커져 구동부가 커지더라도, 구동 대상의 신호 배선을 최소한으로 억제하여, 소비 전력과 전자파의 발생을 억제할 수 있다.
전술한 실시 형태예에 있어서, 소스측 구동 회로 장치에서는, 게이트 회로에 의해 클록 신호, 데이터 신호 및 데이터 인버트 신호의 전부에 대하여 후단으로의 전파 개시 타이밍을 제어하였지만, 클록 신호, 데이터 신호, 데이터 인버트 신호의 적어도 하나에 대하여 후단으로의 전파 개시 타이밍을 제어하여도 좋다. 또한 게이트측 구동 회로 장치에 있어서, 게이트 클록 신호와 출력 인에이블 신호의 적어도 하나에 대하여 후단으로의 전파 개시 타이밍을 제어하여도 좋다.
이상, 실시 형태예를 정리하면 이하의 부기와 같다.
(부기 1)
표시 기판에 설치된 복수의 버스선을 구동하는 표시 장치용 구동 회로 장치에 있어서,
클록 신호와 제어 신호 중 적어도 하나를 포함하는 전파 신호를 수신하고, 상기 전파 신호를 입력받아 상기 버스선의 구동 신호를 생성하는 드라이버부와,
상기 전파 신호를 상기 드라이버부가 수신하여 소정 시간이 경과한 후, 후단의 구동 회로 장치의 수신 개시 타이밍에 맞추어 상기 후단의 구동 회로 장치에 출력 개시하는 게이트부를 구비한 것을 특징으로 하는 표시 장치용 구동 회로 장치.
(부기 2)
표시 기판에 설치된 복수의 소스 버스선을 구동하는 표시 장치용 구동 회로 장치에 있어서,
클록 신호와 데이터 신호와 제어 신호를 수신하고, 상기 데이터 신호를 순차 취입하여, 상기 취입한 데이터 신호에 따라 상기 소스 버스선의 구동 신호를 생성하는 드라이버부와,
상기 클록 신호와 데이터 신호와 제어 신호 중 적어도 하나의 전파 신호를 상기 드라이버부가 수신하여 소정 시간이 경과한 후, 후단의 구동 회로 장치의 수신 개시 타이밍에 맞추어 상기 후단의 구동 회로 장치에 출력 개시하는 게이트부를 구비한 것을 특징으로 하는 구동 회로 장치.
(부기 3)
부기 2에 있어서,
상기 제어 신호는 데이터 신호의 반전·비반전을 나타내는 인버트 제어 신호를 포함하는 것을 특징으로 하는 구동 회로 장치.
(부기 4)
부기 2에 있어서,
상기 데이터 신호의 취입 개시를 제어하는 입력 캐스케이드 신호를 수신하고, 상기 데이터 신호의 취입이 종료된 후에 후단의 상기 데이터 신호의 취입을 제어하는 출력 캐스케이드 신호를 출력하는 것을 특징으로 하는 구동 회로 장치.
(부기 5)
부기 4에 있어서,
상기 입력 캐스케이드 신호와 클록 신호를 입력받아, 상기 게이트부의 전파 신호의 출력 개시를 제어하는 게이트 제어 신호를 생성하는 게이트 제어 회로를 구비한 것을 특징으로 하는 구동 회로 장치.
(부기 6)
부기 4에 있어서,
상기 게이트부는 상기 출력 캐스케이드 신호에 응답하여 상기 전파 신호의 출력을 개시하는 것을 특징으로 하는 구동 회로 장치.
(부기 7)
부기 4에 있어서,
상기 입력 캐스케이드 신호에 응답하여 상기 데이터 신호를 상기 클록 신호의 타이밍에서 취입하고 유지하는 데이터 레지스터를 더 구비한 것을 특징으로 하는 구동 회로 장치.
(부기 8)
표시 기판에 설치된 복수의 게이트 버스선을 순차 구동하는 표시 장치용 구동 회로 장치에 있어서,
클록 신호와 제어 신호를 수신하고, 상기 클록 신호에 동기하여 상기 게이트 버스선의 구동 신호를 순차 생성하는 드라이버부와,
상기 클록 신호와 제어 신호 중 적어도 하나의 전파 신호를 상기 드라이버부가 수신하여 소정 시간이 경과한 후, 후단의 구동 회로 장치의 수신 개시 타이밍에 맞추어 상기 후단의 구동 회로 장치에 출력 개시하는 게이트부를 구비한 것을 특징으로 하는 구동 회로 장치.
(부기 9)
부기 8에 있어서,
상기 제어 신호는, 상기 드라이버부가 생성하는 구동 신호의 출력 기간을 제어하는 출력 인에이블 신호를 포함하는 것을 특징으로 하는 구동 회로 장치.
(부기 10)
부기 8에 있어서,
상기 클록 신호의 취입 개시를 제어하는 입력 캐스케이드 신호를 수신하고, 상기 게이트 버스선의 구동 신호의 생성이 종료된 후에 후단의 상기 클록 신호의 취입을 제어하는 출력 캐스케이드 신호를 출력하는 것을 특징으로 하는 구동 회로 장치.
(부기11)
부기 10에 있어서,
상기 입력 캐스케이드 신호와 클록 신호를 입력받아, 상기 게이트부의 전파 신호의 출력 개시를 제어하는 게이트 제어 신호를 생성하는 게이트 제어 회로를 구비한 것을 특징으로 하는 구동 회로 장치.
(부기 12)
부기 10에 있어서,
상기 게이트부는 상기 출력 캐스케이드 신호에 응답하여 상기 전파 신호의 출력을 개시하는 것을 특징으로 하는 구동 회로 장치.
(부기 13)
부기 10에 있어서,
상기 입력 캐스케이드 신호에 응답하여 상기 구동 신호를 상기 클록 신호의 타이밍에서 생성하는 게이트 구동 신호 생성 회로를 더 구비한 것을 특징으로 하는 구동 회로 장치.
(부기 14)
부기 1 내지 13 중 어느 하나에 따른 구동 회로 장치가 복수개 종렬로 접속되고,
상기 구동 회로 장치가 접속되고 복수의 소스 버스선과 그것에 교차하는 복수의 게이트 버스선이 설치된 표시 기판을 구비한 것을 특징으로 하는 표시 장치.
이상과 같이, 본 발명에 따르면, 복수의 구동 회로 장치에 전파되는 전파 신호를, 그 입력을 행하고 있는 구동 회로 장치보다 후단의 구동 회로 장치로 전파시키지 않도록 함으로써, 전파 신호의 구동에 따른 전력 소비 및 전자파 발생을 억제할 수 있다. 따라서, 액정 표시 장치 등의 표시 장치용 구동 회로 장치로서 유용하다.

Claims (8)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 표시 기판에 설치된 복수의 소스 버스선을 구동하는 표시 장치용 구동 회로 장치에 있어서,
    클록 신호와, 데이터 신호 및 제어 신호를 수신하고, 상기 데이터 신호를 순차 취입하여, 상기 취입한 데이터 신호에 따라 상기 소스 버스선의 구동 신호를 생성하는 드라이버부와,
    상기 클록 신호와 데이터 신호 및 제어 신호 중 적어도 하나의 전파 신호를 상기 드라이버부가 수신하여 소정 시간이 경과한 후, 후단의 구동 회로 장치의 수신 개시 타이밍에 맞추어 상기 후단의 구동 회로 장치에 출력 개시하는 게이트부
    를 구비하고,
    상기 데이터 신호의 취입 개시를 제어하는 입력 캐스케이드 신호를 수신하고, 상기 데이터 신호의 취입이 종료된 후에 후단의 상기 데이터 신호의 취입을 제어하는 출력 캐스케이드 신호를 출력하며,
    상기 입력 캐스케이드 신호와 클록 신호를 입력받아, 상기 게이트부의 전파 신호의 출력 개시를 제어하는 게이트 제어 신호를 생성하는 게이트 제어 회로를 구비한 것을 특징으로 하는 구동 회로 장치.
  5. 삭제
  6. 삭제
  7. 표시 기판에 설치된 복수의 게이트 버스선을 순차 구동하는 표시 장치용 구동 회로 장치에 있어서,
    클록 신호와 제어 신호를 수신하고, 상기 클록 신호에 동기하여 상기 게이트 버스선의 구동 신호를 순차 생성하는 드라이버부와,
    상기 클록 신호와 제어 신호 중 적어도 하나의 전파 신호를 상기 드라이버부가 수신하여 소정 시간이 경과한 후, 후단의 구동 회로 장치의 수신 개시 타이밍에 맞추어 상기 후단의 구동 회로 장치에 출력 개시하는 게이트부
    를 구비하고,
    상기 클록 신호의 취입 개시를 제어하는 입력 캐스케이드 신호를 수신하고, 상기 게이트 버스선의 구동 신호의 생성이 종료된 후에 후단의 상기 클록 신호의 취입을 제어하는 출력 캐스케이드 신호를 출력하며,
    상기 입력 캐스케이드 신호와 클록 신호를 입력받아, 상기 게이트부의 전파 신호의 출력 개시를 제어하는 게이트 제어 신호를 생성하는 게이트 제어 회로를 구비한 것을 특징으로 하는 구동 회로 장치.
  8. 제4항 또는 제7항에 따른 구동 회로 장치가 복수 개 종렬로 접속되며,
    상기 구동 회로 장치가 접속되고 복수의 소스 버스선과 그것에 교차하는 복수의 게이트 버스선이 설치된 표시 기판을 구비한 것을 특징으로 하는 표시 장치.
KR1020020018381A 2001-09-12 2002-04-04 표시 장치용 구동 회로 장치와 그 회로 장치를 이용한표시 장치 KR100733435B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001276090A JP2003084721A (ja) 2001-09-12 2001-09-12 表示装置用駆動回路装置とそれを利用した表示装置
JPJP-P-2001-00276090 2001-09-12

Publications (2)

Publication Number Publication Date
KR20030023440A KR20030023440A (ko) 2003-03-19
KR100733435B1 true KR100733435B1 (ko) 2007-06-29

Family

ID=19100847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020018381A KR100733435B1 (ko) 2001-09-12 2002-04-04 표시 장치용 구동 회로 장치와 그 회로 장치를 이용한표시 장치

Country Status (4)

Country Link
US (1) US7245281B2 (ko)
JP (1) JP2003084721A (ko)
KR (1) KR100733435B1 (ko)
TW (1) TW554328B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100864492B1 (ko) * 2002-05-03 2008-10-20 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
US20070236412A1 (en) * 2004-01-31 2007-10-11 Kim Chang O Organic Electro Luminescence Display Driving Circuit for Shielding a Row-Line Flashing
JP4554961B2 (ja) * 2004-03-05 2010-09-29 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置およびその駆動方法
JP2006023589A (ja) * 2004-07-08 2006-01-26 Sanyo Electric Co Ltd 液晶表示装置
KR101090248B1 (ko) 2004-05-06 2011-12-06 삼성전자주식회사 칼럼 드라이버 및 이를 갖는 평판 표시 장치
KR101100879B1 (ko) * 2004-08-03 2012-01-02 삼성전자주식회사 표시 장치 및 그 구동 방법
JP4678755B2 (ja) * 2004-08-06 2011-04-27 ルネサスエレクトロニクス株式会社 液晶表示装置，ソースドライバ，及びソースドライバ動作方法
KR100604919B1 (ko) * 2004-12-01 2006-07-28 삼성전자주식회사 디스플레이 장치
KR101261603B1 (ko) 2005-08-03 2013-05-06 삼성디스플레이 주식회사 표시 장치
JP4721140B2 (ja) * 2005-08-23 2011-07-13 セイコーエプソン株式会社 シフトレジスタ、走査線駆動回路、マトリクス型装置、電気光学装置、電子機器
US20080001898A1 (en) * 2006-06-30 2008-01-03 Himax Technologies, Inc. Data bus power down for low power lcd source driver
TWI365435B (en) * 2006-07-03 2012-06-01 Au Optronics Corp A driving circuit for generating a delay driving signal
JP2012220636A (ja) * 2011-04-06 2012-11-12 Sony Corp 表示装置および電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000048158A (ko) * 1998-12-16 2000-07-25 마찌다 가쯔히꼬 표시용 구동장치와 그 제조방법 및 그를 사용한 액정모듈
KR20010029651A (ko) * 1999-09-30 2001-04-06 마찌다 가쯔히꼬 표시용 구동장치 및 이를 사용한 액정모듈
KR20010070251A (ko) * 1999-12-10 2001-07-25 포만 제프리 엘 액정 표시 장치, 액정 컨트롤러, 비디오 신호 전송 방법
KR20010082742A (ko) * 2000-02-18 2001-08-30 가나이 쓰토무 액정 표시 장치

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3906203A (en) * 1973-09-20 1975-09-16 Monarch Marking Systems Inc Data retrieval and error detection circuitry for a width-modulated bar-code scanning apparatus
US4654695A (en) * 1985-03-25 1987-03-31 Rca Corporation Apparatus for reducing the resolution of video samples by truncating the most significant bits
US4755814A (en) * 1986-02-21 1988-07-05 Prime Computer, Inc. Attribute control method and apparatus
DE3751763T2 (de) * 1986-06-27 1996-11-14 Canon Kk Koordinateneingabegerät
US5146592A (en) * 1987-09-14 1992-09-08 Visual Information Technologies, Inc. High speed image processing computer with overlapping windows-div
EP0391655B1 (en) * 1989-04-04 1995-06-14 Sharp Kabushiki Kaisha A drive device for driving a matrix-type LCD apparatus
US6072445A (en) * 1990-12-31 2000-06-06 Kopin Corporation Head mounted color display system
FR2676568B1 (fr) * 1991-05-17 1997-04-18 Aviau De Piolant Jean Louis D Systeme de dessin graphique.
JPH05188390A (ja) 1992-01-16 1993-07-30 Oki Electric Ind Co Ltd ディスプレイ装置の配線構造
JP3285168B2 (ja) 1993-08-06 2002-05-27 シャープ株式会社 表示装置の実装構造及び実装方法
US5404161A (en) * 1993-07-27 1995-04-04 Information Resources, Inc. Tuned signal detector for use with a radio frequency receiver
EP0644523B1 (en) * 1993-08-30 1999-01-13 Sharp Kabushiki Kaisha Data signal line structure in an active matrix liquid crystal display
US6025840A (en) * 1995-09-27 2000-02-15 Cirrus Logic, Inc. Circuits, systems and methods for memory mapping and display control systems using the same
US6072421A (en) * 1998-05-29 2000-06-06 Mitsubishi Denki Kabushiki Kaisha Moving object high-accuracy position locating method and system
US6735217B1 (en) * 1998-09-15 2004-05-11 Tut Systems, Inc. Method and apparatus for detecting collisions on a network using multi-cycle waveform pulses
US6328648B1 (en) * 1998-09-18 2001-12-11 Walker Digital, Llc Electronic amusement device and method for propagating a performance adjustment signal
KR100311204B1 (ko) * 1998-10-20 2001-11-02 가나이 쓰토무 액정표시장치
KR100313243B1 (ko) * 1998-12-31 2002-06-20 구본준, 론 위라하디락사 데이터 전송 장치 및 그 방법
JP3054135B1 (ja) 1999-02-05 2000-06-19 シャープ株式会社 液晶表示装置
JP3185778B2 (ja) * 1999-02-10 2001-07-11 日本電気株式会社 アクティブマトリクス型液晶表示装置、その製造方法及びその駆動方法
JP3647666B2 (ja) * 1999-02-24 2005-05-18 シャープ株式会社 表示素子用駆動装置及びそれを用いた表示モジュール
JP2000250490A (ja) * 1999-02-26 2000-09-14 Hitachi Ltd 液晶表示装置
JP2001014847A (ja) * 1999-06-30 2001-01-19 Toshiba Corp クロック同期回路
JP3644672B2 (ja) * 1999-07-09 2005-05-11 シャープ株式会社 表示装置およびその駆動方法
JP3460651B2 (ja) * 1999-12-10 2003-10-27 松下電器産業株式会社 液晶駆動装置
JP3827917B2 (ja) * 2000-05-18 2006-09-27 株式会社日立製作所 液晶表示装置および半導体集積回路装置
US6346828B1 (en) * 2000-06-30 2002-02-12 Intel Corporation Method and apparatus for pulsed clock tri-state control
JP2002076352A (ja) * 2000-08-31 2002-03-15 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
US6873320B2 (en) * 2000-09-05 2005-03-29 Kabushiki Kaisha Toshiba Display device and driving method thereof
JP3533185B2 (ja) * 2001-01-16 2004-05-31 Ｎｅｃエレクトロニクス株式会社 液晶ディスプレイの駆動回路
US6985004B2 (en) * 2001-02-12 2006-01-10 International Business Machines Corporation Wiring optimizations for power
US6678811B2 (en) * 2001-04-07 2004-01-13 Hewlett-Packard Development Company, L.P. Memory controller with 1X/MX write capability
US6889335B2 (en) * 2001-04-07 2005-05-03 Hewlett-Packard Development Company, L.P. Memory controller receiver circuitry with tri-state noise immunity
US6625702B2 (en) * 2001-04-07 2003-09-23 Hewlett-Packard Development Company, L.P. Memory controller with support for memory modules comprised of non-homogeneous data width RAM devices
JP4255683B2 (ja) * 2002-03-25 2009-04-15 シャープ株式会社 ガラス配線基板の接続構造、および表示装置
US6680874B1 (en) * 2002-08-29 2004-01-20 Micron Technology, Inc. Delay lock loop circuit useful in a synchronous system and associated methods
JP4141988B2 (ja) * 2004-06-29 2008-08-27 セイコーエプソン株式会社 電気光学装置の駆動回路、駆動方法、電気光学装置および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000048158A (ko) * 1998-12-16 2000-07-25 마찌다 가쯔히꼬 표시용 구동장치와 그 제조방법 및 그를 사용한 액정모듈
KR20010029651A (ko) * 1999-09-30 2001-04-06 마찌다 가쯔히꼬 표시용 구동장치 및 이를 사용한 액정모듈
KR20010070251A (ko) * 1999-12-10 2001-07-25 포만 제프리 엘 액정 표시 장치, 액정 컨트롤러, 비디오 신호 전송 방법
KR20010082742A (ko) * 2000-02-18 2001-08-30 가나이 쓰토무 액정 표시 장치

Also Published As

Publication number Publication date
US20030048249A1 (en) 2003-03-13
KR20030023440A (ko) 2003-03-19
US7245281B2 (en) 2007-07-17
JP2003084721A (ja) 2003-03-19
TW554328B (en) 2003-09-21

Similar Documents

Publication Publication Date Title
US9129576B2 (en) Gate driving waveform control
US7683872B2 (en) Display driving apparatus and multi-line inversion driving method thereof
JP5389507B2 (ja) 表示装置及び半導体装置
US7274351B2 (en) Driver circuit and shift register of display device and display device
KR101258900B1 (ko) 액정표시장치 및 데이터 구동회로
US20080001944A1 (en) Low power lcd source driver
US20050179635A1 (en) Display apparatus and driver circuit of display apparatus
JP2006267999A (ja) 駆動回路チップ及び表示装置
KR100733435B1 (ko) 표시 장치용 구동 회로 장치와 그 회로 장치를 이용한표시 장치
WO2013084813A1 (ja) 表示装置および電子機器
US8791892B2 (en) Liquid crystal display capable of rendering video data in accordance with a rendering structure of a double rate driving panel
JP3821111B2 (ja) データドライバ及び電気光学装置
TWI385633B (zh) 用於一液晶顯示器之驅動裝置及其相關輸出致能訊號轉換裝置
KR100365500B1 (ko) 도트 인버젼 방식의 액정 패널 구동 방법 및 그 장치
JP2005004120A (ja) 表示装置及び表示制御回路
KR100978168B1 (ko) 전기 광학 장치 및 전자기기
US20080062113A1 (en) Shift resister, data driver having the same, and liquid crystal display device
JP3821110B2 (ja) データドライバ及び電気光学装置
JP2004046054A (ja) 表示装置及び半導体装置
US7522147B2 (en) Source driver and data switching circuit thereof
KR20030066362A (ko) 액정 표시 장치
KR101510879B1 (ko) 표시장치
EP1980897A1 (en) Display device and electronic apparatus
US6727876B2 (en) TFT LCD driver capable of reducing current consumption
KR100774895B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120611

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee