JP2004272208A

JP2004272208A - 液晶表示装置の駆動装置

Info

Publication number: JP2004272208A
Application number: JP2003351351A
Authority: JP
Inventors: Woon Hyung Jung; 韻衡鄭
Original assignee: Boe Hydis Technology Co Ltd
Current assignee: Hydis Technologies Co Ltd
Priority date: 2003-03-04
Filing date: 2003-10-09
Publication date: 2004-09-30
Also published as: CN1527114A; KR100618673B1; US20040174467A1; CN100356431C; TW200417798A; KR20040078445A; US7250932B2; TWI257022B

Abstract

【課題】ＰＣＢ及び／又はガラス基板上に配線を配置する設計を容易にし、信号干渉を減少し、タイミング制御機ＡＳＩＣの回路ブロックを単純化してチップ面積を減少できるように、前記ＡＳＩＣとゲート駆動ＩＣの間の、制御信号線の本数を削減した液晶表示装置の駆動装置を提供する。
【解決手段】タイミング制御部と；シフトレジスターと出力回路を有するゲート駆動部と；前記シフトレジスターをイネーブルするデータキャリー信号（ＳＴＶ）と前記出力回路によるデータ出力を制御する信号（ＯＥ）を、一つの信号線を使用して転送する制御信号転送線と；を含み、ＳＴＶとＯＥは上昇エッジトリガ方式、レベルトリガ方式を各々使用し、またはＳＴＶとＯＥの重複を防止するため、前記シフトレジスターを利用してＳＴＶのラッチ時点の一クロック後にＯＥを転送する。
【選択図】図４

Description

本発明は液晶表示装置の駆動装置に係り、特に液晶表示装置の駆動装置の、タイミング制御機ＡＳＩＣ（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ、特定用途集積回路）とゲート駆動ＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）との間の制御信号を転送する方式に関するものである。

既存の液晶表示装置（ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ；以下「ＬＣＤ」と略する）の駆動のためには、ＬＣＤパネルにおいて、画素である、例えばＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）を駆動する、ソース駆動ＩＣ及びゲート駆動ＩＣからなるドライブＩＣと、タイミング制御機ＡＳＩＣと、アナログ回路と、を含む各種の制御ＩＣを必要とする。タイミング制御機ＡＳＩＣの主な役割は、ホストインターフェース（ＨｏｓｔＩｎｔｅｒｆａｃｅ）を通じてＲＧＢ信号を受け、ソース駆動ＩＣとゲート駆動ＩＣを、各々にデータを分配して制御する、ことである。

ソース駆動ＩＣを制御する目的でタイミング制御機ＡＳＩＣが生成する主な制御信号としては、ソース駆動ＩＣにデータの開始を知らせるキャリー信号（ＳＴＨ）、出力電圧の極性を知らせる信号（ＰＯＬ）、データラッチと出力を知らせる信号（ＬＯＡＤ）がある。そして、ゲート駆動ＩＣを制御する目的でタイミング制御機ＡＳＩＣが生成する主な制御信号としては、ゲート駆動ＩＣにデータの開始を知らせるキャリー信号（ＳＴＶ）、ゲート駆動ＩＣを駆動するクロック信号（ＣＰＶ）、出力制御信号（ＯＥ）がある。

ＴＦＴＬＣＤの駆動装置の制御ＩＣにおいて、画素駆動ＩＣ、すなわちドライブＩＣの映像データ信号と制御信号は、印刷回路基板（ＰＣＢ）上をバス形態で転送される。これに必要な３６本ないし４８本の映像データ信号線と１０余本の制御信号線の設計に当たっては、非常に高度の技術が必要である。特に印刷回路基板（ＰＣＢ）を使わず、ＴＦＴＬＣＤガラス基板に直接搭載されるゲート駆動ＩＣの開発に伴い、ゲート駆動ＩＣへの配線はガラス基板上にパターンを作らなければならないので、高難度の技術が必要である。

これに対して、既存のＬＣＤ駆動ＩＣ、すなわちドライブＩＣのデータは、基本映像データ及びいろいろな信号処理のためのデータを含むので、データ量を減らす必要がある。特に解像度とデータビット数が上がるにつれて、ＰＣＢ及び／又はガラス基板の最適設計のためには信号線の本数の削減が不可欠である。

特開２００３−２２８３３８号公報

従って、本発明は、前記の問題を解決するために、ゲート駆動ＩＣの信号線の本数を減らすことを目的とする。

前記の目的を達成するため、本発明に係る液晶表示装置の駆動装置は、タイミング制御部と；シフトレジスターと出力回路を有するゲート駆動部と；前記シフトレジスターをイネーブルするデータキャリー信号（ＳＴＶ）と前記出力回路によるデータ出力を制御する信号（ＯＥ）を、一つの信号線を使用して転送する制御信号転送線と；を含むことを特徴とする。

好ましくは、前記データキャリー信号（ＳＴＶ）は上昇エッジトリガ方式を使用し、前記出力制御信号（ＯＥ）はレベルトリガ方式を使用することを特徴とする。

また、好ましくは前記データキャリー信号（ＳＴＶ）と前記出力制御信号（ＯＥ）の重複を防止するために前記シフトレジスターを利用して前記データキャリー信号（ＳＴＶ）をラッチ一時点で一クロック後に前記出力制御信号（ＯＥ）を転送することを特徴とする。

本発明によると、ＴＦＴＬＣＤの駆動に必要な制御信号線の本数が減少することができる。そして、線数の減少によってＰＣＢ及び／又はガラス基板の設計が容易になり、信号干渉の現象が減る利点がある。また、配線をガラス基板上に配置する際に空間活用が容易になり、タイミング制御ＡＳＩＣの開発時に回路ブロックを単純化してＡＳＩＣの面積を減少することができる。

以上のような本発明の目的と別の特徴及び長所などは次に参照する本発明の好適な実施例に対する以下の説明から明確になるであろう。

以下、添付された図面を参照して本発明である一実施例を詳細に説明する。図面で同じ参照符号は同一または類似の構成要素または信号を示すものとして使用される。

図１を参照すると、本実施例に係る、ＴＦＴＬＣＤの駆動装置の概略図である。本概略図は従来技術により現在利用されているところと同じである。すなわち、図１で、符号１０２はホストインターフェースの転送機ＩＣ、１０４はＬＣＤの駆動装置、１０６はタイミング制御機ＡＳＩＣ、１０８はソース駆動ＩＣ、１１０はゲート駆動ＩＣである。
ＬＣＤの駆動装置１０４では、ドットクロック（ｄｏｔｃｌｏｃｋ）に合せて順次に入るＲＧＢそれぞれのデータをラッチして、点順次方式のタイミング体系を線順次方式に変える。水平ラインの周期ごとに転移イネーブル信号に合せて第１ラッチに保存されたデータを第２ラッチに伝達する。第２ラッチに保存されたデータはアナログ／デジタル変換器でアナログ電圧に転換され、電流バッファーを介して、対応する画素ＴＦＴのゲートを連ねるデータラインに印加される。
このようなデータの変換のためには、基本的な制御信号として次のような信号を必要とする。その内、ＣＬＫは水平クロック信号（ｈｏｒｉｚｏｎｔａｌｃｌｏｃｋｓｉｇｎａｌ）、ＤＥはデータイネーブル信号（ｄａｔａｅｎａｂｌｅｓｉｇｎａｌ）、である。又、ＳＴＨはデータラッチイネーブル信号（ｄａｔａｌａｔｃｈｅｎａｂｌｅｓｉｇｎａｌ）、ＣＰＨは水平クロックパルス信号（ｈｏｒｉｚｏｎｔａｌｃｌｏｃｋｐｕｌｓｅｓｉｇｎａｌ）、ＰＯＬは出力極性信号（ｏｕｔｐｕｔｐｏｌａｒｉｔｙｓｉｇｎａｌ）、ＬＯＡＤはデータ出力信号（ｄａｔａｏｕｔｐｕｔｓｉｇｎａｌ）、である。又、ＳＴＶは開始垂直パルス信号（ｓｔａｒｔｖｅｒｔｉｃａｌｐｕｌｓｅｓｉｇｎａｌ）、すなわち、シフトレジスターをイネーブルするデータキャリー信号、ＣＰＶは垂直クロックパルス信号（ｖｅｒｔｉｃａｌｃｌｏｃｋｐｕｌｓｅｓｉｇｎａｌ）、ＯＥは、最初の１フレーム間にゲート駆動ＩＣを初期化する機能を含むゲート出力制御信号、すなわち、出力回路によるデータ出力を制御する出力制御信号、である。

図２を参照すると、従来技術によるゲート駆動ＩＣの内部ブロック図である。ただし、これから説明するように、本図の破線で囲んだように、２つの信号線ＳＴＶ、ＯＥを統合して１本の信号線、ＯＥ＆ＳＴＶとすると、本実施例に係る、ゲート駆動ＩＣの内部ブロック図を得ることができる。
図２で、符号２０２はシフトレジスターであり、２０４は電源発生回路であり、２０６はレベルシフターであり、２０８は出力回路である。また、ＶＧＬ、ＶＧＨ、ＶＣＯＭ、ＧＮＤは各々所定レベルを有する基準電圧信号である。ＯＵＴは、ゲート駆動ＩＣの出力であり、前記データライン、すなわちＴＦＴ画素のゲートに直結される。

従来技術によれば、ＯＥ信号は２種類の役割を果たしている。第１は、パワーオン後初期状態を安定化するための１フレームの間、出力ＯＵＴを意図的に抑止する役割であり、第２は、出力ＯＵＴのパルス幅が所定の値になるように形状を周期的に変形するために、周期的に出力ＯＵＴを所定の期間抑止する役割である。
本発明では、第１の役割を、ＯＥ信号線とＳＴＶ信号線を統合した信号線により果たすことを提案する。第２の役割は、ＯＥ信号線とＳＴＶ信号線を統合すると、そのままでは果たせなくなるが、その場合でもアナログ電源電圧の形状の変形とＬＯＡＤ信号の遅延により、出力ＯＵＴのパルス幅が所定の値になるようにタイミングを合せることが可能であるので、第２の役割を果たすことができ、駆動に問題が生じない。

図３を参照すると、従来技術に係る、ゲート駆動ＩＣの制御信号間のタイミング図である。パワーオン後最初に、ＯＥを強制的に“１”にして出力ＯＵＴを抑止した上で垂直クロックパルス信号ＣＰＶを少なくとも１フレーム分印加して、ゲート駆動ＩＣの初期安定化を図っている。その次に、ＯＥをＣＰＶの下降エッジごとに“０”にし、次のＣＰＶの上昇エッジでＳＴＶをラッチすると同時に出力ＯＵＴが送出開始される。出力ＯＵＴの送出終了は、ＯＥを“１”にするタイミングとする。すなわち、ＣＰＶの上昇エッジとＯＥ信号の下降エッジにより、ゲート駆動ＩＣの出力ＯＵＴのパルス幅を制御している。

一般的にパワーオン初期化時にＯＥ信号の使用を推奨しているが、それは、ＯＥ信号を使用して出力ＯＵＴを抑止している間に最小限１フレームの時間をかけてゲートを初期化することにより、ＬＣＤの駆動装置の過度な電源電圧降下を防止することができるからである。パワーオン時にゲートの初期化をしない場合、一般的にゲート駆動ＩＣの内部レジスターの初期値は未知であるので、初期値が“１”である内部レジスターに対応するゲートのチャンネルが一斉に開き、瞬間的に過負荷がかかるようになる。ＸＧＡの場合、７６８ラインの内いくつの内部レジスターが“１”であるかにより異なるが、“１”が多いと電源電圧ＶＤＤに影響を与えて、甚だしい場合はＶＤＤの降下によってシステムリセットを引き起こしてしまう。

この方法の他に、ＯＥ信号を使用せずに上の問題を解決する方法としては、パワーオン時に自動的に内部レジスターの初期値がすべて“０”になるように、チップを設計する方法がある。しかし、その場合は上の問題以外に、パワーシークエンス問題などのような初期安全性を確保するために、ＯＥ信号を通して出力を意図的に抑止する時間がさらに必要になる。従って、全体としての初期抑止期間は７６８個（ＸＧＡの場合）の内部レジスターをすべて“０”にできる１フレーム分の時間より長くなる。さらに、このようなチップ設計はチップの占有面積を増大し、特にゲート駆動ＩＣを、印刷回路基板を介さずガラス基板に直接搭載する場合、貴重なガラス基板面積を余分に費やすことになり、同じガラス基板上にパターンを作らなければならないゲート駆動ＩＣへの制御信号線を１本でも減らしたいという実情に合わない。

本発明は、図３において、初期化のためにＯＥを“１”にするタイミングと、その後で、通常のゲート駆動開始のためにＳＴＶを“１”にするタイミングが全く異なり、重畳しないことに着目している。
図４を参照すると、本発明による、ゲート駆動ＩＣの制御信号間のタイミング図である。従来のＯＥとＳＴＶを統合した信号ＯＥ＆ＳＴＶ、１本だけで同等の作用を得ることができる。すなわち、パワーオン後、最初にＯＥ＆ＳＴＶを“１”にして出力ＯＵＴを抑止した状態で垂直クロックパルス信号ＣＰＶを１フレーム分印加してゲート駆動ＩＣの初期化を行う。次に、ＯＥ＆ＳＴＶを“０”に戻した後、最初のＣＰＶの上昇エッジで出力ＯＵＴを送出開始する。正確には、送出開始準備をする。次に、次のＣＰＶの上昇エッジでＯＥ＆ＳＴＶの“１”をラッチし、例えばその次のＣＰＶの上昇エッジで、ゲート駆動ＩＣから出力ＯＵＴが実際に出力される。
これらの、出力ＯＵＴの遅延操作は、ゲート駆動ＩＣが元来内蔵しているシフトレジスターを利用して行うことができる。
このようにすれば、初期化指示（ＯＥの第１の役割）及び垂直クロックパルス信号開始指示（ＳＴＶの役割）が、ＯＥ＆ＳＴＶが“１”である２つの期間に互いに干渉しないで果たされ、出力ＯＵＴのパルス幅制御（ＯＥの第２の役割）が、開始（上昇）エッジのタイミングに関してはＯＥ＆ＳＴＶが最初に“０”である期間に果たされ、出力ＯＵＴの実際の送出（ＯＥの、イネーブル信号としての本来の役割）が、ＯＥ＆ＳＴＶが２度目以降に“０”である期間に果たされる。
最後に、出力ＯＵＴのパルス終了（下降）エッジのタイミングについては、上記のように、アナログ電源電圧の形状の変形、及び／又はＬＯＡＤ信号の遅延、例えば、図示していないが、ＬＯＡＤ信号の遅延量の調節により果たすことができる。

以上では本発明を実施例によって詳細に説明したが、本発明は実施例によって限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できるであろう。

ＬＣＤ（液晶表示装置）の駆動装置の概略図である。ゲート駆動ＩＣの内部ブロック図である。従来の、ゲート駆動ＩＣの制御信号間のタイミング図である。本発明による、ゲート駆動ＩＣの制御信号間のタイミング図である。

符号の説明

１０２転送機ＩＣ
１０６タイミング制御ＡＳＩＣ
１０８ソース駆動ＩＣ
１１０ゲート駆動ＩＣ
２０２シフトレジスター
２０４電源発生回路
２０６レベルシフター
２０８出力回路

Claims

液晶表示装置の駆動装置において、
タイミング制御部と；
シフトレジスターと出力回路を有するゲート駆動部と；
前記シフトレジスターをイネーブルするデータキャリー信号と前記出力回路によるデータ出力を制御する出力制御信号を、一つの信号線を使用して転送する制御信号転送線と；
を含むことを特徴とする液晶表示装置の駆動装置。
前記データキャリー信号は上昇エッジトリガ方式を使用し、前記出力制御信号はレベルトリガ方式を使用することを特徴とする請求項１に記載の液晶表示装置の駆動装置。
前記データキャリー信号と前記出力制御信号の重複を防止するために、前記シフトレジスターを利用して前記データキャリー信号をラッチした時点の一クロック後に、前記出力制御信号を転送することを特徴とする請求項１に記載の液晶表示装置の駆動装置。