JPH05189990A

JPH05189990A - データ保持装置

Info

Publication number: JPH05189990A
Application number: JP4004939A
Authority: JP
Inventors: Harumi Senoo; 晴美瀬野尾; Mitsuhiko Ota; 光彦太田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-01-14
Filing date: 1992-01-14
Publication date: 1993-07-30

Abstract

(57)【要約】【目的】本発明はデータ保持装置に関し、低消費電力
で発熱の少ないデータ保持装置の実現を目的とする。【構成】クロック信号に同期して入力データを取り込
んで保持すると共に保持しているデータを出力するデー
タ保持手段１と、データ保持手段１より出力される保持
データと入力データとを比較し同一である時に一致信号
を出力する比較手段２と、一致信号が出力された時にデ
ータ保持手段１へのクロック信号の入力を停止するクロ
ック信号停止手段３とを備えるように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、クロック信号に同期し
て入力データを取り込んで次のクロック信号までの間取
り込んだデータを保持するデータ保持装置に関し、特に
ビデオ信号のような同じデータが連続することが多い信
号の処理回路で使用すると消費電力の低減が図れるデー
タ保持装置に関する。

【０００２】

【従来の技術】クロック信号に同期して入力データを取
り込み次のクロック信号までの間取り込んだデータを保
持するデータ保持装置がディジタル処理回路等で広く利
用されている。通常このようなデータ保持装置はレジス
タと呼ばれ、各種フリップフロップ回路等により実現さ
れる。ディジタル処理回路ではレジスタを多段に接続し
たシフトレジスタという形で利用されることが多く、全
体としてレジスタの個数が膨大になることがある。その
ような場合、回路全体では大きな消費電力になり、発熱
等が問題となる。そのためデータ保持装置の消費電力の
低減が求められている。

【０００３】データ保持装置の消費電力の低減を図るに
は、データ保持装置自体の低消費電力化はもちろんであ
るが、データ保持装置の使用方法を工夫することにより
消費電力を低減する試みも行われている。データ保持装
置を実現するための回路は各種存在し、そのための素子
も各種ある。例えばＴＴＬ，ＣＭＯＳ等の素子によるＤ
型フリップフロップ等であるが、一般的にデータ保持装
置の電力消費の大きな要因としては、保持するデータの
変化に伴う動作とクロック信号の入力に伴う動作があ
る。そのためクロック信号の供給を停止することによ
り、保持データの変化及びクロック信号入力に伴う動作
の二つによる電力消費をなくすようにする。また入力デ
ータを一方に固定することにより保持データの変化に伴
う電力消費を発生しないようにすることもできるが、こ
の場合はクロック信号の入力に伴う動作に起因する電力
消費は発生する。

【０００４】動作状態にあるデータ保持装置でどのよう
にすればクロック信号の供給停止や入力データの固定が
可能になるかであるが、これについては以下のようなこ
とが提案されている。特開昭６０−０３５７８９号公報
では、液晶駆動装置において、表示をしない時にはクロ
ック信号を停止することにより低消費電力化を図ること
が示されている。

【０００５】特開昭６１−６５６２３号公報では、セレ
クタ回路で非選択のＣＭＯＳバッファの入力を固定する
ことが示されている。特開平２−１１３７２８号公報で
は、高品位テレビジョンの音声データ処理回路におい
て、音声データが存在する期間以外は、処理回路へのク
ロック信号の停止又はデータの一方への固定による消費
電力低減が示されている。

【０００６】上記の従来技術はデータ保持装置に限られ
るものではないが、対象となる回路にはデータ保持装置
が含まれていると考えられ、データ保持装置での消費電
力も同様に低減される。

【０００７】

【発明が解決しようとする課題】上記のようにデータ保
持装置を含む部分が所定の状態になった時に、データ保
持装置へのクロック信号の供給停止及び入力データの固
定を行うことにより消費電力の低減が図れる。しかしい
ずれもデータ保持装置を含む部分が動作する必要のない
時だけであり、その部分が動作中であれば何ら対策が施
されていないのが現状である。

【０００８】本発明は、同一のデータが連続することの
多いビデオ信号の処理等に使用されるデータ保持装置
は、入力データが固定されることが多く、保持データの
変化に伴う電力消費は小さくなるが、その場合でもクロ
ック信号入力に伴う消費電力はあいかわらず存在してい
ることに着目し、この分の消費電力を低減することによ
り、データ保持装置の一層の低消費電力化を図ることを
目的とする。

【０００９】

【課題を解決するための手段】図１は本発明のデータ保
持装置の基本構成を示す図である。なお図においては、
同一の機能部分には同一の番号を付して表わすものとす
る。図において、１はデータ保持手段であり、クロック
信号に同期して入力データを取り込み、そのデータを次
のクロック信号まで保持する。それと共に保持している
データを出力する。２は比較手段であり、データ保持手
段１より出力される保持データとデータ保持手段１への
入力データとを比較し、同一である時に一致信号を出力
する。３はクロック信号停止手段であり、一致信号が出
力された時にデータ保持手段１へのクロック信号の入力
を停止する。

【００１０】図２は請求項２に記載のシフトレジスタを
有する本発明のデータ保持装置の基本構成を示す図であ
る。図において、１はデータ保持手段であり、クロック
信号に同期して入力データを取り込み、そのデータを次
のクロック信号まで保持する。それと共に保持している
データを出力する。ここでは複数個のこのデータ保持手
段１を、前段の出力データが後段の入力データになるよ
うに接続し、各データ保持手段１へ入力されるクロック
信号を共通化してシフトレジスタ手段を形成する。従っ
て入力データは初段のデータ保持手段１に入力され、出
力データは最終段のデータ保持手段１から出力される。
２１はシフトデータ比較手段であり、複数個のデータ保
持手段１のすべての出力データと初段のデータ保持手段
１への入力データを比較し、すべての出力データとこの
入力データが同一である時に一致信号を出力する。３は
クロック信号停止手段であり、一致信号が出力された時
に複数個のデータ保持手段１へのクロック信号の入力を
停止する。

【００１１】図３は請求項３に記載の多ビットラッチを
有する本発明のデータ保持装置の基本構成を示す図であ
る。図において、１は上記のデータ保持手段であり、複
数のデータ保持手段１でラッチ手段を形成する。各デー
タ保持手段１へ入力されるクロック信号は共通化されて
いる。各データ保持手段１にはそれぞれデータが入力さ
れ、クロック信号に同期してこのデータを取り込み、次
のクロック信号まで保持すると共に保持しているデータ
を並列に出力する。従って入力データ数はデータ保持手
段１の数に等しく、出力データ数も同じである。２２は
多ビットラッチ比較手段であり、複数のデータ保持手段
１のすべての出力データと入力データがそれぞれ同一で
ある時に一致信号を出力する。３はクロック信号停止手
段である。

【００１２】

【作用】前述のようにデータ保持装置の消費電力は、主
として保持データの変化に伴う分とクロック信号の入力
に伴う分がある。データ保持装置の動作中に入力データ
が一方に固定された場合、保持データの変化に伴う分の
消費電力は低減されるが、クロック信号の入力に伴う分
の消費電力はそのままであった。しかし入力データが変
化しない時には、新たに入力データを取り込んで新しい
データを保持する必要はなく、クロック信号を供給しな
くても構わない。もしクロック信号の供給を行わなけれ
ば、それに伴う電力消費は低減される。そこで比較手段
２でデータ保持手段１の出力する保持データとデータ保
持手段１へ入力する入力データとを比較する。この二つ
のデータが同一であれば、クロック信号を供給する必要
はないから、クロック信号停止手段３が一致信号に応じ
てデータ保持手段１へのクロック信号の入力を停止す
る。これにより入力データと出力データが同一であれば
クロック信号が供給されず、データ保持手段１でのクロ
ック信号入力に伴う電力消費が低減される。しかもデー
タ保持装置としての機能は何ら損なわれない。

【００１３】データ保持手段１を図２に示すように接続
してシフトレジスタ手段を形成する場合、各データ保持
手段１を図１に示すようなデータ保持装置にすることで
消費電力の低減を図ることも可能である。しかしそれで
は各段に比較手段２とクロック信号停止手段３を設ける
ことになる。そこでシフトレジスタ手段内のすべてのデ
ータ保持手段１に対して一組のシフトデータ比較手段２
１とクロック信号停止手段３を設ける。この時クロック
信号は共通化されているためクロック信号の供給を停止
できるのは、各データ保持手段１に保持されているデー
タと初段への入力データがすべて同一の時である。従っ
てシフトデータ比較手段２１はこれらのデータがすべて
同一の時にのみ一致信号を出力し、クロック信号停止手
段３はこの一致信号が出力された時に各データ保持手段
１へのクロック信号の供給を停止する。

【００１４】図３に示すように複数のデータ保持手段１
を用いて多ビットラッチ手段を形成する場合も、各デー
タ保持手段１に図１で示すような比較手段２とクロック
信号停止手段３を設けて消費電力の低減を図ることが可
能である。しかし複数のデータ保持手段１に対して一組
の多ビットラッチ手段２２と共通化したクロック信号の
クロック信号停止手段３を設けることで個別に比較手段
２とクロック信号停止手段３を設ける必要がなくなる。
この時共通化したクロック信号の供給を停止できるの
は、すべてのデータ保持手段１の入力データと出力デー
タがそれぞれ同一の時であり、多ビットラッチ比較手段
２２はこの時一致信号を出力する。

【００１５】

【実施例】図４に本発明の第一実施例の回路を示す。本
実施例は、一個の入力データを取り込んで保持するデー
タ保持装置に本発明を適用したものである。図４におい
て、１１はデータ保持手段であり、以下レジスタと称す
る。２０１は排他的論理和（以下ＥＸ−ＯＲと称す
る。）ゲートであり、３１はアンドゲートである。ＥＸ
−ＯＲゲート２０１には入力データとレジスタ１１の出
力データが入力され、両方が一致した時に「低」（Ｌ又
は０）信号が出力される。すなわちＥＸ−ＯＲゲート２
０１が図１の比較手段２に相当し、その出力がＬ状態で
ある時が一致信号である。アンドゲート３１にはクロッ
ク信号と一致信号が入力される。従って一致信号が出力
されている時、すなわちＥＸ−ＯＲゲート２０１の出力
がＬ状態の時にはアンドゲート３１からはクロック信号
は出力されない。アンドゲート３１の出力はレジスタ１
１にクロック信号として入力される。入力データはレジ
スタ１１にデータとして入力される。

【００１６】レジスタ１１は、クロック信号に同期して
入力データを取り込み、次のクロック信号が入力される
までそのデータを保持し、更に保持しているデータを出
力するものであれば、どのようなものでも有効である。
もちろん保持データが固定であってもクロック信号に伴
う消費電力が、図４に示すアンドゲート３１とＥＸ−Ｏ
Ｒゲート２０１の消費電力より大きくなければ、本発明
は有効でない。

【００１７】本実施例では、レジスタ１１として図５に
示すような回路で形成されるレジスタを使用している。
図５において、Ｄはデータ入力を、ＣＫはクロック信号
入力を、Ｑは保持データの出力を、ＸＱは保持データの
反転出力を示す。１１１，１１２，１１５，１１６，１
１９，１２０，１２１，１２２はインバータであり、１
１３と１１７はスイッチである。実際にはこれらはすべ
てトランジスタ又はＦＥＴの集積回路で実現される。

【００１８】クロック信号はスイッチ１１３と１１７に
印加されるが、図示の通り印加方向が逆であり、スイッ
チ１１３と１１７は逆の動作を行う。インバータ１１５
と１１６、及びインバータ１１９と１２０は正帰還によ
る前後二つの双安定回路１１４と１１８を形成する。入
力データはインバータ１１１を介してスイッチ１１３に
入り、その出力は前双安定回路１１４に入力される。前
双安定回路１１４の出力はスイッチ１１７を介してもう
一つの後双安定回路１１８に入力される。後双安定回路
１１８の出力はインバータ１２１を介して保持データと
して出力され、後双安定回路１１８の入力はインバータ
１２２を介して反転出力になる。

【００１９】図５のレジスタ回路の動作を図６を参照し
て説明する。クロック信号ＣＫとしてデューティ比５０
％の方形波が入力されたとする。スイッチ１１３をスイ
ッチＡで示し、スイッチ１１７をスイッチＢで示すとす
る。スイッチＡはクロック信号ＣＫが「高」（Ｈ）状態
の時閉じ、スイッチＢはクロック信号ＣＫがＬ状態の時
閉じるとする。

【００２０】クロック信号ＣＫがＨの時、入力データは
インバータ１１１で反転された後、スイッチ１１３が閉
じているので前双安定回路１１４に入力する。これによ
り前双安定回路１１４はそれまでの状態にかかわらず、
入力データが前双安定回路１１４の出力に現れる状態に
なる。この時スイッチ１１７は開放されているため、そ
れから先には影響しない。

【００２１】次にクロック信号ＣＫがＬになるとする。
スイッチ１１３は開放されるため前双安定回路１１４は
そのままの状態を維持する。それと同時にスイッチ１１
７が閉じるため、前双安定回路１１４に保持されたデー
タがスイッチ１１７を通して後双安定回路１１８に入力
される。これにより後双安定回路１１８はそれまでの状
態にかかわらず後双安定回路１１８の出力が、前双安定
回路１１４の出力の反転したデータである状態になる。
これにより出力Ｑからはインバータ１２１を介して前双
安定回路１１４の出力に等しいデータ、すなわち後双安
定回路１１８の出力の反対のデータが出力される。反転
出力ＸＱからは出力Ｑと逆の出力が出る。クロック信号
ＣＫがこのままＬであれば、このままの状態が保持さ
れ、そのデータが出力される。

【００２２】再びクロック信号ＣＫがＨになれば、スイ
ッチ１１７が開放されるため後双安定回路１１８はその
ままの状態を維持し、前双安定回路１１４は入力データ
に応じてその状態が定められる。以上のように図５の回
路では、図６に示すように、クロック信号の立ち下がり
に同期して出力データが変化することがわかる。

【００２３】再び図４の回路に戻って、その動作を図７
を参照して説明する。レジスタ１１は図５に示したもの
である。入力データはクロック信号の立ち下がりに同期
して変化したとする。初めの部分では入力データはＨの
状態が続いており、それに応じて出力データもＨの状態
が続く。従ってＥＸ−ＯＲゲート２０１の出力はＬであ
り、一致信号が出力される。これによりアンドゲート３
１からはクロック信号が出力されず、レジスタ１１への
クロック信号の供給は停止される。

【００２４】次にａの時点で入力データがＬに変化す
る。この時はまだ出力データはＨのままであるからＥＸ
−ＯＲゲートの出力はＨに変化する。これによりアンド
ゲート３１からはクロック信号が出力される状態にな
り、次のクロック信号のＨへの変化はレジスタ１１に入
力され、Ｌである入力データを取り込む。次にクロック
信号がＬに変化するｂの時点で入力データは再びＨに変
化するが、出力データは前に取り込まれたＬのデータに
なる。これによりＥＸ−ＯＲゲート２０１の出力はデー
タが異なるためＨのままであり、アンドゲート３１から
クロック信号が供給され、Ｈの入力データを取り込む。
次のクロックサイクルでは入力データが変化しないた
め、入力データと出力データが共にＨになり、ＥＸ−Ｏ
Ｒゲート２０１の出力は再びＬになりクロック信号のレ
ジスタ１１への供給は停止される。

【００２５】入力データが図７に示すように変化するな
らば、クロック信号に比べて、レジスタ１１に入力され
るクロック信号ははるかに少なく、それに伴う電力消費
も低減される。ビデオ信号等のディジタル処理回路で
は、データを遅延させた上で演算する処理がよく行われ
る。そのためディジタルデータをシフトレジスタで所定
量だけ遅延させる。図８はそのようなディジタル回路の
例である。図において、１３１から１４６がレジスタで
２段、３段、及び５段のシフトレジスタを２個形成して
おり、前段の出力データが後段の入力データとなるよう
に接続されている。そして各段の間には加算回路１４７
から１５０が設けられ、所定量だけ前のデータとの加算
が行われる。この図８のディジタル処理回路に本発明を
適用する場合、各レジスタ毎に図４で示すＥＸ−ＯＲゲ
ートとアンドゲートを付加して消費電力の低減を図るこ
とができる。しかしそれとは別に所定段数毎にまとめ
て、その中のレジスタへのクロック信号の入力を停止さ
せることでゲート数の低減が図れる。図８のディジタル
処理回路にこのような形で本発明を適用した第二実施例
の構成を図９に示す。

【００２６】図９に示すように、本実施例では、２段、
３段、５段のシフトレジスタ毎にまとめ、各シフトレジ
スタ毎にレジスタへのクロック信号を共通化して各クロ
ック信号を制御する。レジスタ１５１と１５２で一番目
の２段のシフトレジスタが形成される。レジスタ１５１
には入力データが入り、レジスタ１５１の出力データが
レジスタ１５２の入力データになる。１７１は３入力ア
ンドゲートであり、入力データ、レジスタ１５１の出力
データ、及びレジスタ１５２の出力データがすべてＨの
時にＨをＮＯＲゲート１７３に出力する。１７２は３入
力ＮＯＲゲートであり、上記三つのデータがすべてＬの
時にＨをＮＯＲゲート１７３に出力する。ＮＯＲゲート
１７３はいずれかの入力がＨであればＬをアンドゲート
１７４に出力し、レジスタ１５１と１５２へのクロック
信号の入力を停止する。これによりレジスタ１５１と１
５２の出力データと入力データがすべて等しい時、すな
わちすべてＬ又はＨの時にレジスタ１５１と１５２への
クロック信号の入力が停止される。

【００２７】入力データとレジスタ１５２の反転出力は
加算器１６７で加算されて、次のシフトレジスタへの入
力データになる。以下詳しい説明は省略するが、図から
明らかなように、レジスタ１５３，１５４及び１５５で
３段のシフトレジスタが形成され、４入力アンドゲート
１７５、４入力ＮＯＲゲート１７６、及びＮＯＲゲート
１７８でシフトレジスタ１５３，１５４及び１５５の出
力データ、レジスタ１５３への入力データがすべて同じ
であるか検出され、同じであればアンドゲート１７９で
クロック信号の各レジスタへの入力を停止する。以下段
数が５段になるため同一であることを判定するデータが
増加するだけて基本的には同様の構成である。

【００２８】第二実施例は、前段のレジスタの出力デー
タが後段のレジスタの入力データになるように接続した
シフトレジスタに本発明を適用したものであるが、複数
のレジスタへ入力するクロック信号を共通化し、複数ビ
ットの並列データをクロック信号に同期して取り込み保
持する多ビットラッチと呼ばれるものがある。この場合
も各レジスタを図４に示すような構成にすることができ
るが、各レジスタへ入力されるクロック信号を共通化
し、全体でクロック信号の停止を制御することが可能で
ある。このような例を第三実施例として図１０に示す。

【００２９】この実施例は４ビットラッチであり、図示
の通りレジスタ１８８から１９１に４ビットのデータが
並列に入力され、共通のクロック信号によりラッチす
る。１９２から１９５はＥＸ−ＯＲゲートであり、レジ
スタ１８８から１９１の入力データと出力データがそれ
ぞれ一致した時Ｌになる。ＮＯＲゲート１９６はＥＸ−
ＯＲゲート１９２から１９５の出力が入力され、すべて
の入力がＬの時にＬを出力する。１９７はアンドゲート
であり、クロック信号とＮＯＲゲート１９６の出力が入
力され、ＮＯＲゲート１９６の出力がＬの時にクロック
信号の出力を停止する。すなわち各レジスタの入力デー
タと出力データがそれぞれ同一で、且つすべてのレジス
タについてこれが成り立てばレジスタ１８８から１９１
へのクロック信号の入力が停止される。

【００３０】本発明のデータ保持装置は、同一のデータ
が連続する場合に特に効果がある。例えばビデオ信号の
ディジタル処理回路では、空や壁等の同じ背景の映像信
号が連続することが多く、特に多値の階調信号の場合に
は上位ビットほど変化が少ない。そのためこのようなデ
ータの処理回路ほど効果が顕著である。ビデオ信号のデ
ィジタル処理回路については従来技術の項で、帰線期間
等の処理を必要としない期間はクロック信号の入力を停
止することが提案されていることを述べた。本発明にこ
のような処理不要期間でのクロック信号の停止機能を加
えればより一層の消費電力低減が可能になる。そこで本
発明のデータ保持装置にこのようなクロック信号の停止
機能を付加した第四実施例を図１１に示す。

【００３１】図１１の回路は、図４の回路にアンドゲー
ト３０１を加え、それにＥＸ−ＯＲゲート２０１の出力
とイネーブル信号を入力し、その出力をアンドゲート３
１に入力させるようにしたものである。イネーブル信号
を外部より印加できるようにし、処理不要期間はこのイ
ネーブル信号をＬにすることによりクロック信号のレジ
スタ１１への入力を停止できる。アンドゲート３０１は
クロック信号とイネーブル信号が入力するようにして
も、アンドゲート３１を３入力アンドゲートにしてイネ
ーブル信号を入力するようにしてもよい。

【００３２】

【発明の効果】本発明により、低消費電力で発熱の少な
いデータ記憶装置が実現できる。

【図面の簡単な説明】

【図１】本発明のデータ保持装置の基本構成を示す図で
ある。

【図２】シフトレジスタを有する本発明のデータ保持装
置の基本構成を示す図である。

【図３】多ビットラッチを有する本発明のデータ保持装
置の基本構成を示す図である。

【図４】第一実施例の回路を示す図である。

【図５】レジスタ回路の例を示す図である。

【図６】図５のレジスタ回路の動作説明用タイミングチ
ャートである。

【図７】第一実施例の動作説明用タイミングチャートで
ある。

【図８】第二実施例で本発明を適用する前のディジタル
処理回路の構成を示す図である。

【図９】第二実施例の構成を示す図である。

【図１０】第三実施例の構成を示す図である。

【図１１】第四実施例の構成を示す図である。

【符号の説明】

１…データ保持手段２…比較手段３…クロック信号停止手段２１…シフトデータ比較手段２２…多ビットラッチ比較手段

Claims

【特許請求の範囲】

【請求項１】クロック信号に同期して入力データを取
り込んで保持すると共に、保持しているデータを出力す
るデータ保持手段（１）を備えるデータ保持装置におい
て、前記データ保持手段（１）より出力される前記保持デー
タと前記入力データとを比較し、同一である時に一致信
号を出力する比較手段（２）と、前記一致信号が出力された時に前記データ保持手段
（１）への前記クロック信号の入力を停止するクロック
信号停止手段（３）とを備えることを特徴とするデータ
保持装置。
【請求項２】クロック信号に同期して入力データを取
り込んで保持すると共に、保持しているデータを出力す
る複数のデータ保持手段（１）を前段の出力データが後
段の入力データとなるように多段に接続し、前記データ
保持手段（１）へそれぞれ入力される前記クロック信号
を共通化したシフトレジスタ手段を備えるデータ保持装
置において、前記複数個のデータ保持手段（１）のすべての出力デー
タと前記初段のデータ保持手段への入力データを比較
し、すべての前記出力データと前記初段の入力データが
同一である時に一致信号を出力するシフトデータ比較手
段（２１）と、前記一致信号が出力された時に前記複数個のデータ保持
手段（１）への前記クロック信号の入力を停止するクロ
ック信号停止手段（３）とを備えることを特徴とするデ
ータ保持装置。
【請求項３】クロック信号に同期して入力データを取
り込んで保持すると共に、保持しているデータを出力す
る複数のデータ保持手段（１）で構成され、該複数個の
データ保持手段（１）へ入力される前記クロック信号を
共通化し、入力される前記データ保持手段（１）の個数
と同数の複数データを前記クロック信号に同期して取り
込んで保持すると共に、保持している前記複数データを
並列に出力するラッチ手段を備えるデータ保持装置にお
いて、前記複数のデータ保持手段（１）のすべての出力データ
と入力デーがそれぞれ同一である時に一致信号を出力す
る多ビットラッチ比較手段（２２）と、前記一致信号が出力された時に前記複数のデータ保持手
段（１）への前記クロック信号の入力を停止するクロッ
ク信号停止手段（３）とを備えることを特徴とするデー
タ保持装置。
【請求項４】外部よりの信号に応じて前記データ保持
手段（１）への前記クロック信号の入力を停止する第二
クロック信号停止手段を備えることを特徴とする請求項
１から３のいずれかに記載のデータ保持装置。