JP3201445B2 - チャタリング防止回路 - Google Patents
チャタリング防止回路Info
- Publication number
- JP3201445B2 JP3201445B2 JP25973393A JP25973393A JP3201445B2 JP 3201445 B2 JP3201445 B2 JP 3201445B2 JP 25973393 A JP25973393 A JP 25973393A JP 25973393 A JP25973393 A JP 25973393A JP 3201445 B2 JP3201445 B2 JP 3201445B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- input
- data
- enable signal
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、機械式接点が発するチ
ャタリングを防止するチャタリング防止回路に関する。
ャタリングを防止するチャタリング防止回路に関する。
【０００２】
【従来の技術】従来のシフトレジスタタイプのチャタリ
ング防止回路については、たとえば特開平３−５８０４
号公報に示されている。この構成について説明する。図
３は従来のチャタリング防止回路の構成を示す。図３
で、５段のリセット付きＤ型フリップフロップを従属接
続したシフトレジスタ１の出力にＴ型フリップフロップ
２を接続し、その出力端子を端子ＯＵＴとするととも
に、入力端子ＩＮと出力端子ＯＵＴとを排他的論理和回
路３に入力し、その出力をシフトレジスタ１に入力する
ようにしている。
ング防止回路については、たとえば特開平３−５８０４
号公報に示されている。この構成について説明する。図
３は従来のチャタリング防止回路の構成を示す。図３
で、５段のリセット付きＤ型フリップフロップを従属接
続したシフトレジスタ１の出力にＴ型フリップフロップ
２を接続し、その出力端子を端子ＯＵＴとするととも
に、入力端子ＩＮと出力端子ＯＵＴとを排他的論理和回
路３に入力し、その出力をシフトレジスタ１に入力する
ようにしている。
【０００３】図４は、図３の従来例の動作を示すタイム
チャートである。初期状態として入力信号ＩＮ＝
“Ｌ”、出力信号ＯＵＴ＝“Ｌ”を仮定する。排他的論
理和回路３の出力は“Ｌ”で、シフトレジスタ１は全段
Ｄ型フリップフロップがリセットされている。この状態
から入力信号ＩＮが“Ｈ”になると排他的論理和回路３
の出力は“Ｌ”になり、クロックφが５回入力される
間、入力信号ＩＮが“Ｈ”を維持すれば、シフトレジス
タ１の出力は“Ｈ”となり、次のクロックφでＴ型フリ
ップフロップ２が反転して、出力信号ＯＵＴが“Ｈ”と
なる。
チャートである。初期状態として入力信号ＩＮ＝
“Ｌ”、出力信号ＯＵＴ＝“Ｌ”を仮定する。排他的論
理和回路３の出力は“Ｌ”で、シフトレジスタ１は全段
Ｄ型フリップフロップがリセットされている。この状態
から入力信号ＩＮが“Ｈ”になると排他的論理和回路３
の出力は“Ｌ”になり、クロックφが５回入力される
間、入力信号ＩＮが“Ｈ”を維持すれば、シフトレジス
タ１の出力は“Ｈ”となり、次のクロックφでＴ型フリ
ップフロップ２が反転して、出力信号ＯＵＴが“Ｈ”と
なる。
【０００４】ここで、排他的論理和回路３の出力は
“Ｌ”で、シフトレジスタ１は全段Ｄ型フリップフロッ
プがリセットされ、これ以後立ち下がりモードに変わ
る。しかし、クロックφが５回入力される間、入力信号
ＩＮが“Ｈ”を維持されなければ、シフトレジスタ１は
全段Ｄ型フリップフロップがリセットされて、再計数と
なる。
“Ｌ”で、シフトレジスタ１は全段Ｄ型フリップフロッ
プがリセットされ、これ以後立ち下がりモードに変わ
る。しかし、クロックφが５回入力される間、入力信号
ＩＮが“Ｈ”を維持されなければ、シフトレジスタ１は
全段Ｄ型フリップフロップがリセットされて、再計数と
なる。
【０００５】
【発明が解決しようとする課題】上記のチャタリング防
止回路では、シフトレジスタが５回のデータを取り込む
タイミングは、クロック周波数に依存した固定のもので
あり、このタイミングを変えるためには、クロックの発
振子を取り変える必要があった。しかし、チャタリング
の発生原因となる機械的接点の仕様が異なった場合に
は、シフトレジスタのデータ取り込みタイミングを変え
てチャタリング防止回路を動作させたい場合が多いが、
かかる場合に、従来の構成では取り込みタイミングの変
更を簡単に行えないという問題があった。
止回路では、シフトレジスタが５回のデータを取り込む
タイミングは、クロック周波数に依存した固定のもので
あり、このタイミングを変えるためには、クロックの発
振子を取り変える必要があった。しかし、チャタリング
の発生原因となる機械的接点の仕様が異なった場合に
は、シフトレジスタのデータ取り込みタイミングを変え
てチャタリング防止回路を動作させたい場合が多いが、
かかる場合に、従来の構成では取り込みタイミングの変
更を簡単に行えないという問題があった。
【０００６】本発明は、シフトレジスタのデータ取り込
みタイミングを容易に変更し得るチャタリング防止回路
を提供するものであり、たとえばチャタリングの発生原
因である機械的接点の仕様が変わった場合でも容易に対
応できるチャタリング防止回路を提供することを目的と
する。
みタイミングを容易に変更し得るチャタリング防止回路
を提供するものであり、たとえばチャタリングの発生原
因である機械的接点の仕様が変わった場合でも容易に対
応できるチャタリング防止回路を提供することを目的と
する。
【０００７】
【課題を解決するための手段】本発明のチャタリング防
止回路は、フリップフロップを直列接続したシフトレジ
スタに一定間隔の周期変更可能なイネーブル信号を入力
することにより、このイネーブル信号の周期に基づい
て、機械的接点からの入力データを取り込むものであ
る。
止回路は、フリップフロップを直列接続したシフトレジ
スタに一定間隔の周期変更可能なイネーブル信号を入力
することにより、このイネーブル信号の周期に基づい
て、機械的接点からの入力データを取り込むものであ
る。
【０００８】
【作用】この構成によって、イネーブル信号の周期を変
えると、フリップフロップの動作タイミングを変えるこ
とができる。
えると、フリップフロップの動作タイミングを変えるこ
とができる。
【０００９】
【実施例】図１は本発明の実施例によるチャタリング防
止回路を示す。図２は図１に示したチャタリング防止回
路の動作のタイミングチャートを示す。
止回路を示す。図２は図１に示したチャタリング防止回
路の動作のタイミングチャートを示す。
【００１０】図１において、１はシフトレジスタであ
り、３段の保持機能付きフリップフロップ３〜５で構成
されている。各段のフリップフロップ３，４，５はそれ
ぞれクロック信号入力端子３ａ，４ａ，５ａとイネーブ
ル信号入力端子３ｂ，４ｂ，５ｂとを有している。２は
コンパレータであり、フリップフロップ３〜５の各段の
出力を比較して、これらの一致、不一致を検出する。ま
た、６はＤフリップフロップである。
り、３段の保持機能付きフリップフロップ３〜５で構成
されている。各段のフリップフロップ３，４，５はそれ
ぞれクロック信号入力端子３ａ，４ａ，５ａとイネーブ
ル信号入力端子３ｂ，４ｂ，５ｂとを有している。２は
コンパレータであり、フリップフロップ３〜５の各段の
出力を比較して、これらの一致、不一致を検出する。ま
た、６はＤフリップフロップである。
【００１１】以上のように構成されたチャタリング防止
回路について、図２を用いてその動作を説明する。
回路について、図２を用いてその動作を説明する。
【００１２】クロック信号Ｓ１はクロック信号入力端子
３ａ，４ａ，５ａを介して３段のフリップフロップの各
々に入力する。一方、イネーブル信号入力端子３ｂ，４
ｂ，５ｂからイネーブル信号Ｓ２が入力している。フリ
ップフロップ３〜５は、クロック信号の立ち上がり（あ
るいは立ち下がり）エッジのタイミングで、かつ、イネ
ーブル信号が高レベル（以下“Ｈ”という）のタイミン
グ時のみ、入力端子ＩＮから入力データを取り込み、か
つ次段のフリップフロップにデータをシフトする。クロ
ック信号とイネーブル信号のいずれかが低レベル（以下
“Ｌ”という）の場合には、前のデータを保持したまま
である。
３ａ，４ａ，５ａを介して３段のフリップフロップの各
々に入力する。一方、イネーブル信号入力端子３ｂ，４
ｂ，５ｂからイネーブル信号Ｓ２が入力している。フリ
ップフロップ３〜５は、クロック信号の立ち上がり（あ
るいは立ち下がり）エッジのタイミングで、かつ、イネ
ーブル信号が高レベル（以下“Ｈ”という）のタイミン
グ時のみ、入力端子ＩＮから入力データを取り込み、か
つ次段のフリップフロップにデータをシフトする。クロ
ック信号とイネーブル信号のいずれかが低レベル（以下
“Ｌ”という）の場合には、前のデータを保持したまま
である。
【００１３】さらに詳しく説明すると、機械的接点から
の入力信号Ｓ３を初期状態“Ｌ”と仮定する。リセット
端子（図示せず）への外部入力によりフリップフロップ
３〜５をリセットし、シフトレジスタ１のフリップフロ
ップ３〜５の出力は“Ｌ”になっている。次に入力信号
Ｓ３として“Ｈ”が続くと、イネーブル信号Ｓ２が
“Ｈ”のタイミングでフリップフロップ３に“Ｈ”デー
タが入力され、次のイネーブル信号Ｓ２が“Ｈ”となる
タイミングで、フリップフロップ３，４に”Ｈのデータ
が入力される。そして、３回目にイネーブル信号Ｓ２が
“Ｈ”となるタイミングで全てのフリップフロップ３〜
５の各段の入力値が“Ｈ”となる。
の入力信号Ｓ３を初期状態“Ｌ”と仮定する。リセット
端子（図示せず）への外部入力によりフリップフロップ
３〜５をリセットし、シフトレジスタ１のフリップフロ
ップ３〜５の出力は“Ｌ”になっている。次に入力信号
Ｓ３として“Ｈ”が続くと、イネーブル信号Ｓ２が
“Ｈ”のタイミングでフリップフロップ３に“Ｈ”デー
タが入力され、次のイネーブル信号Ｓ２が“Ｈ”となる
タイミングで、フリップフロップ３，４に”Ｈのデータ
が入力される。そして、３回目にイネーブル信号Ｓ２が
“Ｈ”となるタイミングで全てのフリップフロップ３〜
５の各段の入力値が“Ｈ”となる。
【００１４】このとき、コンパレータ２の入力値は、フ
リップフロップ３〜５の出力であるので、すべて“Ｈ”
で、コンパレータ２の出力値としては“Ｈ”となり、コ
ンパレータ２の出力を受けるＤ型フリップフロップ６の
出力データＯＵＴは“Ｈ”になる。
リップフロップ３〜５の出力であるので、すべて“Ｈ”
で、コンパレータ２の出力値としては“Ｈ”となり、コ
ンパレータ２の出力を受けるＤ型フリップフロップ６の
出力データＯＵＴは“Ｈ”になる。
【００１５】機械的接点からの入力信号Ｓ３の波形タイ
ミングを図２のようにシフトレジスタ１へ入力すると、
シフトレジスタ１のフリップフロップ３〜５はイネーブ
ル信号Ｓ３が“Ｈ”のとき、それまで保持していたデー
タを出力するので、シフトレジスタ１はイネーブル信号
Ｓ２を駆動クロック信号として、イネーブル信号Ｓ２の
“Ｈ”の周期で動作する。コンパレータ２はシフトレジ
スタ１のフリップフロップ３〜５の各出力が同一で、か
つ現在の出力データＳ４と入力データＳ３が異なる場合
に、データを反転出力させ、それ以外の場合は出力デー
タを切り換えない。
ミングを図２のようにシフトレジスタ１へ入力すると、
シフトレジスタ１のフリップフロップ３〜５はイネーブ
ル信号Ｓ３が“Ｈ”のとき、それまで保持していたデー
タを出力するので、シフトレジスタ１はイネーブル信号
Ｓ２を駆動クロック信号として、イネーブル信号Ｓ２の
“Ｈ”の周期で動作する。コンパレータ２はシフトレジ
スタ１のフリップフロップ３〜５の各出力が同一で、か
つ現在の出力データＳ４と入力データＳ３が異なる場合
に、データを反転出力させ、それ以外の場合は出力デー
タを切り換えない。
【００１６】すなわち、出力データＳ４が現在“Ｌ”
で、機械的接点からの入力データＳ３として“Ｈ”で安
定していた場合に、イネーブル信号Ｓ２として、“Ｈ”
が３回入力すると、出力データＳ４の値は、それまで保
持していたデータ“Ｌ”から“Ｈ”になる。
で、機械的接点からの入力データＳ３として“Ｈ”で安
定していた場合に、イネーブル信号Ｓ２として、“Ｈ”
が３回入力すると、出力データＳ４の値は、それまで保
持していたデータ“Ｌ”から“Ｈ”になる。
【００１７】また、逆に出力データＳ４が現在“Ｈ”
で、機械的接点からの入力データＳ３として“Ｌ”で安
定していた場合に、イネーブル信号Ｓ２として、“Ｈ”
が３回入力すると、出力データＳ４の値は、それまで保
持していたデータ“Ｈ”から“Ｌ”になる。
で、機械的接点からの入力データＳ３として“Ｌ”で安
定していた場合に、イネーブル信号Ｓ２として、“Ｈ”
が３回入力すると、出力データＳ４の値は、それまで保
持していたデータ“Ｈ”から“Ｌ”になる。
【００１８】このように、フリップフロップからの出力
データの状態を一定期間見ることにより、本当にデータ
が切り換わったかどうかを判断することができ、チャタ
リングにより発生するノイズ信号を誤って取り込むこと
もない。
データの状態を一定期間見ることにより、本当にデータ
が切り換わったかどうかを判断することができ、チャタ
リングにより発生するノイズ信号を誤って取り込むこと
もない。
【００１９】本実施例では、クロック信号の周波数が一
定であっても、イネーブル信号Ｓ２の周期を変えること
により入力データＳ３を取り込むタイミングを変えるこ
とができる。従って、この回路であれば、どのようなチ
ャタリングにも対応することができ、あらゆる仕様の機
械的接点に対して用いることができる。
定であっても、イネーブル信号Ｓ２の周期を変えること
により入力データＳ３を取り込むタイミングを変えるこ
とができる。従って、この回路であれば、どのようなチ
ャタリングにも対応することができ、あらゆる仕様の機
械的接点に対して用いることができる。
【００２０】なお、本実施例では、３ビット（３段のフ
リップフロップ）のシフトレジスタを用いたが、シフト
レジスタの段数は３ビットに限るものではなく、何段で
あっても良い。特に、より多段のシフトレジスタを用い
た場合には、イネーブル信号の入力回数をビット数に合
わせて増加し、イネーブル信号の周期の設定期間をきめ
細かく設定すれば、安定した区間で入力信号を切り換え
て、入力信号のチャタリングを完全に防止することがで
きる。
リップフロップ）のシフトレジスタを用いたが、シフト
レジスタの段数は３ビットに限るものではなく、何段で
あっても良い。特に、より多段のシフトレジスタを用い
た場合には、イネーブル信号の入力回数をビット数に合
わせて増加し、イネーブル信号の周期の設定期間をきめ
細かく設定すれば、安定した区間で入力信号を切り換え
て、入力信号のチャタリングを完全に防止することがで
きる。
【００２１】また、本実施例ではイネーブル信号が、
“Ｈ”のときに入力データを取り込み、“Ｌ”のときに
保持することにしたが、“Ｌ”のときに入力データを取
り込み、“Ｈ”のときに保持してもよい。
“Ｈ”のときに入力データを取り込み、“Ｌ”のときに
保持することにしたが、“Ｌ”のときに入力データを取
り込み、“Ｈ”のときに保持してもよい。
【００２２】
【発明の効果】本発明のチャタリング防止回路は、イネ
ーブル信号の周期で動作するシフトレジスタと、そのシ
フトレジスタの各段の出力を入力とするコンパレータで
構成する事により、同一の回路構成でもイネーブル信号
の周期の変更だけで、機械的接点の種類にかかわらずチ
ャタリングを防止できる効果がある。
ーブル信号の周期で動作するシフトレジスタと、そのシ
フトレジスタの各段の出力を入力とするコンパレータで
構成する事により、同一の回路構成でもイネーブル信号
の周期の変更だけで、機械的接点の種類にかかわらずチ
ャタリングを防止できる効果がある。
【図１】本発明のチャタリング防止回路の一実施例を示
す回路図
す回路図
【図２】本発明の実施例の動作を示すタイミング図
【図３】従来のチャタリング防止回路の回路図
【図４】従来のチャタリング防止回路の動作を示すタイ
ミング図
ミング図
１ シフトレジスタ ２ コンパレータ ３〜５ 保持機能付きフリップフロップ ６ Ｄ型フリップフロップ
Claims (1)
- 【請求項１】 イネーブル信号が第１の論理状態のと
き、データを保持し、また前記イネーブル信号が前記第
１の論理状態と異なる第２の論理状態のとき、周波数が
一定のクロック信号に従ってデータを取り込み、かつシ
フト動作を行うフリップフロップと、前記フリップフロ
ップの各段の出力を入力とし、前記各段の出力の全てが
同じ場合にその入力値と同じ値を出力し、それ以外の場
合には出力データを固定するコンパレータとにより構成
され、前記データの取り込みタイミングを変える前記イ
ネーブル信号は前記フリップフロップの前記クロック信
号と独立して任意に周期変更が可能なことを特徴とする
チャタリング防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25973393A JP3201445B2 (ja) | 1993-10-18 | 1993-10-18 | チャタリング防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25973393A JP3201445B2 (ja) | 1993-10-18 | 1993-10-18 | チャタリング防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07114436A JPH07114436A (ja) | 1995-05-02 |
| JP3201445B2 true JP3201445B2 (ja) | 2001-08-20 |
Family
ID=17338195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25973393A Expired - Fee Related JP3201445B2 (ja) | 1993-10-18 | 1993-10-18 | チャタリング防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3201445B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017064486A (ja) * | 2017-01-13 | 2017-04-06 | 株式会社オリンピア | 遊技機 |
-
1993
- 1993-10-18 JP JP25973393A patent/JP3201445B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07114436A (ja) | 1995-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5526391A (en) | N+1 frequency divider counter and method therefor | |
| JP2006332945A (ja) | 半導体集積回路 | |
| JP3201445B2 (ja) | チャタリング防止回路 | |
| JP2678115B2 (ja) | タイマ回路 | |
| US5732090A (en) | Edge detection circuit for detecting edge of input signal without erroneous detection | |
| US6346836B1 (en) | Synchronizing stage | |
| JP2707778B2 (ja) | ノイズ除去回路 | |
| JP2504190B2 (ja) | チャタリング防止回路 | |
| JPH0362611A (ja) | クロック発生回路 | |
| JP3116834B2 (ja) | 論理回路 | |
| JP2984429B2 (ja) | 半導体集積回路 | |
| KR100203407B1 (ko) | 리세트 신호 필터링 회로 | |
| JP2602404Y2 (ja) | カウンタ回路 | |
| KR940004997Y1 (ko) | 디지틀 데이터 신호의 에러검출 장치 | |
| JPH0529892A (ja) | 論理回路 | |
| JP2000259323A (ja) | 入力信号制御回路 | |
| JPH0429248B2 (ja) | ||
| JPH03255714A (ja) | リセット機能付きラッチ回路 | |
| JPH0450657Y2 (ja) | ||
| JPH06177723A (ja) | パルス幅変調回路 | |
| JP2606458Y2 (ja) | 信号レベル監視回路 | |
| JP3984746B2 (ja) | 警報検出回路 | |
| JPH0537306A (ja) | フリツプフロツプ回路 | |
| JPH06120812A (ja) | 半導体集積回路 | |
| JP2004200837A (ja) | ノイズ除去方法、ノイズキャンセラおよびプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |