KR20010102343A

KR20010102343A - 스캔 플립플롭 및 스캔 체인

Info

Publication number: KR20010102343A
Application number: KR1020017010726A
Authority: KR
Inventors: 휘즈브레그츠에드워드피
Original assignee: 롤페스 요하네스 게라투스 알베르투스; 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date: 1999-12-24
Filing date: 2000-12-13
Publication date: 2001-11-15
Also published as: WO2001048493A3; US20010052096A1; EP1183546A2; JP2003518631A; WO2001048493A2

Abstract

본 발명은 테스트 입력단, 데이터 입력단, 스캔 인에이블 입력단, Q 출력단 및 AND 게이트의 출력단에 의해서 형성되는 출력단 QT를 포함하는 스캔 플립플롭에 관한 것으로서 AND 게이트의 입력단은 Q 출력단과 스캔 인에이블 입력단에 접속된다.

Description

스캔 플립플롭 및 스캔 체인{LOW POWER SCAN FLIPFLOP}

이러한 스캔 플립플롭은 미국 특허 제 5,848,075 호로부터 잘 알려져 있다. 이 특허의 도 5에 도시된 스캔인 플립플롭은 스캔 신호가 인가되는 테스트 입력단, 데이터가 인가되는 데이터 입력단, 모드 선택 신호가 인가되는 스캔 인에이블 입력단 및 Q 출력단을 도시하고 있다. 데이터 입력단 및 스캔 인에이블 입력단 모두는 선택기 회로에 직접 접속된다. 테스트 입력단은 전송 게이트, 병렬로 접속된 두 개의 인버터, 그리고 캐패시터를 포함하는 게이트 회로(gating circuit)를 통해 선택기 회로에 접속된다. 전송 게이트는 클럭 신호에 의해 제어된다. 스캔 인에이블 입력단에서의 스캔 인에이블 신호의 값에 따라, 데이터 입력단에서의 입력인 데이터 또는 테스트 입력단에서의 신호 중 하나는 플립플롭의 d 입력단으로 전송된다. 전송 게이트, 두 개의 인버터, 캐패시터의 존재로 인해 부가적인 전력이 스캔 플립플롭에 제공될 필요가 있게 된다.

발명의 개요

본 발명의 목적은 집적된 형태에서 전력 소비를 줄이는 스캔 플립플롭을 제공하는 것이며, 부가적인 영역 및 하드웨어의 필요없이 스캔 체인을 줄여 스캔 모드에서의 데이터 스큐(data skew)를 피하는 것이다.

이들 목적은 본 발명에 따라 출력 TQ가 AND 게이트의 출력에 의해 형성되고 AND 게이트의 입력이 Q 출력단과 스캔 인에이블 입력단에 접속되는 것을 특징으로 하는 스캔 플립플롭에 의해 달성된다.

본 발명에 따라 복수의 스캔 플립플롭을 포함하는 스캔 체인은 본 발명에 따른 그러한 복수의 플립플롭과, 전술한 복수의 스캔 플립플롭 중 다른 하나의 플립플롭의 테스트 입력단에 접속되는 하나의 플립플롭의 출력 QT를 특징으로 한다.

그 때문에, Q 출력의 모든 변화가 출력 QT와 같은 테스트 출력의 변화를 일으키지는 않게 된다. 그러한 변화는 스캔 체인 상호 접속부 및 접속된 입력과 연관된 캐패시터의 충전 및 방전으로 인해 에너지를 낭비하게 된다. 출력 QT는 단지 플립플롭이 스캔 모드에 있을 때(즉, 스캔 인에이블 입력단에서의 스캔 인에이블 신호 TE가 하이(high)일 때)만 인에이블된다(즉, 스위칭할 수 있음). 기능 모드 시(즉, 스캔 인에이블 입력단에서의 스캔 인에이블 신호 TE가 로우(low)일 때), 출력 QT는 Q 출력을 따라가지 않을 것이고, 따라서 그렇지 않다면 낭비될 에너지를 절약하게 된다.

본 발명은 테스트 입력단, 데이터 입력단, 스캔 인에이블 입력단 및 Q 출력단을 포함하는 스캔 플립플롭(scan flipflop)에 관한 것이다.

이제 본 발명은 지금부터 첨부된 도면을 참조하여 더 상세하게 기술될 것이다.

도 1은 본 발명에 따른 스캔 플립플롭의 도면,

도 2는 본 발명에 따른 복수의 스캔 플립플롭을 포함하는 스캔 장치의 도면.

도 1을 참조하면, 스캔 플립플롭(10)은 플립플롭(11), 선택기 회로(12) 및 AND 게이트(13)를 포함한다. 플립플롭(11)은 데이터를 위한 입력단 d, 출력단 q 및 클럭 입력단 c를 포함한다. 스캔 플립플롭의 데이터 입력은 데이터 입력단(14)에서 발생하고, 테스트 입력 신호는 테스트 입력단(15)을 통해 스캔 플립플롭에 제공된다. 스캔 인에이블 신호 TE는 스캔 인에이블 입력단(16)을 통해 제공된다. 클럭 신호 CP는 클럭 입력단(17)을 통해 제공된다. 출력 신호 Q는 Q 출력단(18)을 통해 제공되고, 출력 QT 신호는 출력단 QT(19)에서 제공된다.

선택기 회로(12)는 인버터(20), AND 게이트(21) 및 OR 게이트(22)를 포함한다. 데이터 입력단(14)은 AND 게이트(21)의 제 1 입력단에 접속된다. AND 게이트(21)의 출력단은 OR 게이트(22)의 제 1 입력단에 접속된다. OR 게이트의 제 2 입력단은 테스트 입력단(15)에 접속된다. 인버터(20)의 입력단은 스캔 인에이블 입력단(16)에 접속된다. 인버터(20)의 출력단은 AND 게이트(21)의 제 2 입력단에 접속된다. OR 게이트(22)의 출력단은 플립플롭(11)의 입력단 d에 접속된다. 플립플롭(11)의 출력단 q는 AND 게이트(13)의 제 1 입력단뿐만 아니라 Q 출력단(18)에도 접속된다. AND 게이트(13)의 제 2 입력단은 스캔 인에이블 입력단(16)에 접속된다.

스캔 인에이블 입력단(16)에서의 신호는 데이터 입력단(14)에서의 데이터 신호 또는 테스트 입력단(15)에서의 테스트 입력 신호가 선택기 회로(12)에 의해 플립플롭(11)의 입력단 d로 전송되는지 여부를 결정한다. 때때로 정규 모드라고도 불리는 동작의 기능 모드에서, 스캔 인에이블 입력단(16)에서의 신호 TE는 로우(low)이다. 이 경우, 선택기 회로(12)는 데이터 입력단(14)에서의 데이터 신호 D를 플립플롭(11)의 입력단 d로 전송하도록 동작한다. 그런 후에, Q 출력단(18)에서의 출력 신호 Q는 데이터 입력단(14)에서의 신호가 상태(state)를 스위칭한 후 클럭 입력단 c에서 상승 신호가 나타날 때마다 상태를 스위칭한다. 스캔 인에이블 입력단(16)에서의 스캔 인에이블 신호 TE는 로우(low)이기 때문에, AND 게이트(13)의 제 2 입력단은 로우가 되고, 그에 따라 출력단 QT(19)에서의 신호 QT는 AND 게이트(13)의 제 1 입력단에서의 신호 Q와 관계없이 여전히 로우(low)로 남게된다. 달리 말하면, 출력 QT는 Q 출력을 따르지 않고, 따라서 그렇지 않다면 낭비되었을 에너지를 절약하게 된다.

스캔 인에이블 입력단(16)에서의 스캔 인에이블 신호 TE가 하이(high)인 경우에, 스캔 플립플롭(10)은 스캔 모드에서 동작하고 복수의 스캔 플립플롭을 포함하는 스캔 체인의 일부로서 동작할 수 있다. 스캔 인에이블 입력단(16)에서의 스캔 인에이블 신호 TE가 하이(high)인 경우, 선택기 회로(12)는 데이터 입력단(14)에서의 어떠한 데이터 신호도 차단하고 테스트 입력단(15)에서의 임의의 테스트 입력 신호를 플립플롭(11)의 입력단 d로 전송하도록 동작한다. 전술한 것과 마찬가지로, Q 출력단(18)에서의 Q 신호는 테스트 입력단(15)에서의 테스트 입력 신호 TE에 의해 스위칭된다. 그러나, 이제 스캔 인에이블 입력단(16)에서의 스캔 인에이블 신호 TE는 하이(high)이기 때문에 AND 게이트(13)의 제 2 입력단은 하이(high)이고 출력 QT(19)는 Q 출력(18)을 따르게 된다.

도 2를 참조하면, 자신의 스캔 인에이블 입력단이 스캔 인에이블 신호 선(signal line)(23)에 접속되고 자신의 클럭 입력단이 클럭 선(clock line)(24)에 접속되는 두 개의 스캔 플립플롭(10-1, 10-2)이 도시되어 있다. 스캔 플립플롭(10-1)의 출력단 QT(19-1)는 스캔 플립플롭(10-2)의 테스트 입력단(15-2)에 접속되어 있다. 같은 방식으로, 스캔 플립플롭(10-1)의 테스트 입력단(15-1)은 이전 스캔 플립플롭의 출력단 QT에 접속되고, 스캔 플립플롭(10-2)의 출력단 QT(19-2)는 다음 스캔 플립플롭의 테스트 입력단에 접속된다.

스캔 인에이블 선(enable line)(23)에서의 스캔 인에이블 신호가 로우(low)일 때, 도 2에 도시된 스캔 체인 내의 스캔 플립플롭(10)의 모든 출력 QT(19)와 모든 테스트 입력(15)은 로우가 될 것이다. 모든 출력 QT(19)은 그 대응 Q 출력을 따르지 않을 것이고, 따라서 그렇지 않다면 낭비되었을 에너지를 절약하게 된다.

스캔 인에이블 선(23)에서의 스캔 인에이블 신호 TE가 하이(high)일 때, 출력단 QT(19)에서의 출력 신호 QT는 대응하는 Q 출력단에서의 Q 출력 신호 Q를 따를 것이고, 그 QT 출력 신호는 다음 스캔 플립플롭의 테스트 입력단(15)에서 테스트입력 신호를 형성할 것이다. 종래 기술의 장치에서, 데이터 스큐(때때로 클럭 스큐라고도 지칭됨)를 막기 위해 별도의 조치가 취해져야만 한다. 데이터 스큐 또는 클럭 스큐는 스캔 모드에서 신호가 더 적은 수의 게이트를 통해 전송되어야만 하는 것에 따른 결과이다. AND 게이트(13)의 사용으로 인해, 스캔 장치를 통한 테스트 입력 신호의 별도의 전송 지연이 발생한다. 그에 따라, 데이터 스큐 또는 클럭 스큐를 상당히 또는 완전하게 방지할 수 있다. 완전한 방지는 출력 QT 버퍼 트랜지스터의 사이즈를 조절하여 달성할 수 있다. 그것에 의해서, 스캔 모드에서 데이터 스큐를 피하기 위해 스캔 장치를 지연되게 할 여분의 하드웨어는 필요가 없게 된다.

Claims

테스트 입력단(15), 데이터 입력단(14), 스캔 인에이블 입력단(16) 및 Q 출력단(18)을 포함하되,

출력단 QT(19)는 AND 게이트(13)의 출력단에 의해서 형성되고, 상기 AND 게이트(13)의 입력단은 상기 Q 출력단 및 상기 스캔 인에이블 입력단(16)에 접속되는것을 특징으로 하는

스캔 플립플롭(scan flipflop).
스캔 모드 및 적어도 하나의 다른 모드에서 동작 가능한 복수의 스캔 플립플롭(10-1, 10-2)을 포함하되,

상기 복수의 스캔 플립플롭은 제 1 항에 따른 복수의 스캔 플립플롭(10-1, 10-2)이고, 상기 복수의 스캔 플립플롭(10-1, 10-2) 중 하나의 플립플롭(10-1)의 출력단 QT(19-1)는 상기 복수의 스캔 플립플롭 중 다른 하나의 플립플롭(10-2)의 테스트 입력단(15-2)에 접속되는 것을 특징으로 하는

스캔 체인.
제 2 항에 있어서,

스캔 모드 동안 데이터 스큐의 보상을 위해 출력 QT 버퍼 트랜지스터가 상기 스캔 체인을 지연시키도록 사이즈가 조절되는 것을 특징으로 하는

스캔 체인.
제 2 항 또는 제 3 항에 있어서,

스캔 모드 동안 데이터 스큐의 완전한 보상을 위해 출력 QT 버퍼 트랜지스터가 상기 스캔 체인을 지연시키도록 사이즈가 조절되는 것을 특징으로 하는

스캔 체인.