KR100616338B1 - 구동회로 및 화상표시장치 - Google Patents

Abstract

전압발생회로(114)에 포함되는 제1 증폭회로(132)는, P형 TFT 소자(P101, P102) 및 N형 TFT 소자(N101, N102)에 의해 구성되는 차동회로와, 정전류회로(150a, 150b)와, N형 TFT 소자(N103)를 포함한다. 정전류회로(150a; 150b)는, P형 TFT 소자(P132a; P132b)와, 커패시터(C132a; C132b)와, 스위치(S104a∼S106a; S104b∼S1O6b)와, 저항소자(R132a; R132b)로 이루어진다. 커패시터(C132a; C132b)는, 전압설정시, 즉 다이오드접속되는 P형 TFT 소자(P132a; P132b)에 전류가 공급되어 있을 때의 노드(204; 208)의 전압을 유지한다.

정전류, 구동회로, 화상표시장치, 트랜지스터, 컨덕턴스, TFT, 커패시터, 스위치

Description

구동회로 및 화상표시장치{DRIVE CIRCUIT AND IMAGE DISPLAY DEVICE}

본 발명은, 정전류회로, 구동회로 및 화상표시장치에 관한 것으로, 특히, 회로를 구성하는 트랜지스터의 특성의 영향을 배제한 정전류회로, 구동회로 및 화상표시장치에 관한 것이다.

부하의 변동과는 무관계하게 일정한 전류를 흐르게 하는 정전류회로는, 반도체 집적회로에서의 기본적이고 또한 가장 중요한 회로의 하나이다.

종래로부터, 정전류회로에는, 커렌트미러형의 회로를 사용하는 것이 일반적이다. 커렌트미러형의 정전류회로에서는, 각각의 게이트가 접속된 2개의 트랜지스터의 한쪽의 트랜지스터가 다이오드접속되고, 그 트랜지스터에 흐르는 일정한 기준전류에 대하여 양트랜지스터의 능력비(구체적으로는 채널폭의 비)배의 일정전류를, 독립한 전위에 있는 부하회로와 접속된 다른쪽의 트랜지스터에 흐르게 할 수 있다.

이 커렌트미러형의 정전류회로에서는, 전류의 설정정밀도는, 커렌트미러를 구성하는 트랜지스터의 전류구동능력이 설계대로인지 여부에 의한다. 일반적으로, 트랜지스터의 구동전류 Id는, 하기 (1)식에 의해 표시된다.

Id=β(Vgs-Vth)²…(1)

여기서, Vgs는 게이트전압을 나타내어, Vth는 임계치전압을 나타내고, β는 컨덕턴스를 나타내고 있다. 즉, 구동전류의 설정 정밀도는, 트랜지스터의 제조프로세스에 의해 정해지는 컨덕턴스 β 및 게이트전압 즉 전원전압의 영향을 받는 것 외, 그 트랜지스터의 임계치전압 Vth의 영향을 받는다.

일본특허공개평 5-191166호 공보에서는, 커렌트미러를 구성하는 트랜지스터의 임계치전압 Vth에 영향받지 않고 원하는 구동전류를 설정가능하게 하기 위해, 드레인이 저항 R을 통해 게이트에 접속되는 제1 트랜지스터와, 게이트가 제1 트랜지스터의 드레인에 접속되고, 제1 트랜지스터와 능력비가 같은 제2 트랜지스터를, 2개의 트랜지스터의 능력비가 K:1의 커렌트미러회로에서 구동함으로써, 제조편차에 대하여 전류의 변동을 작게 할 수 있고, 또한, 제1 및 제2 트랜지스터의 임계치전압과 무관계하게 전류를 설정할 수 있는 정전류회로가 개시되어 있다.

그렇지만, 일본특허공개평 5-191166호 공보에 기재된 정전류회로를 포함하는 커렌트미러를 사용하는 정전류회로는, 커렌트미러를 구성하는 2개의 트랜지스터의 임계치전압 Vth가 같은 것을 전제로 하고 있다. 예를 들면, 일본특허공개평 5-191166호 공보에 기재된 정전류회로에서는, 제1 및 제2 트랜지스터도 커렌트미러를 구성하고 있고, 이 제1 및 제2 트랜지스터의 임계치전압 Vth는 동일한 것을 전제로 하며, 또한, 제1 및 제2 트랜지스터를 구동하는 커렌트미러회로를 구성하는 2개의 트랜지스터의 임계치전압도 서로 같은 것을 전제로 하고 있다.

즉, 커렌트미러회로를 구성하는 2개의 트랜지스터에 있어서, 기준전류가 흐르는 트랜지스터(이하, 「기준트랜지스터」라고도 칭한다. )의 임계치전압 Vth1과 구동전류가 흐르는 트랜지스터(이하, 「구동트랜지스터」라고도 칭한다. )의 임계치전압 Vth2가 다른 경우, 구동전류의 설정정밀도가 열화한다. 또한, 임계치전압 Vth2가 임계치전압 Vth1보다도 클 때는, 기준트랜지스터가 도통하고 있음에도 상관없이 구동트랜지스터가 비도통이 되어, 구동전류가 흐르지 않게 되는 것도 있다.

특히, 유리기판 상이나 수지기판 상에 형성되는 폴리실리콘형의 박막트랜지스터(이하, 「TFT」 또는「TFT 소자」라고도 칭한다. )에 있어서는, 실리콘기판 상에 형성되는 트랜지스터(이하, TFT와 비교하여 「벌크트랜지스터」라고도 칭한다. )와 비교하여 그 임계치전압의 변동이 크고, 정전류회로를 TFT로 구성하는 경우에는, 전술한 문제가 현저히 나타난다.

최근, 플랫패널·디스플레이의 분야에서 주력적인 TFT 액정표시장치나, 여기 몇년 주목되어 온 저온폴리실리콘형 TFT로 구성되는 일렉트로 루미네센스 표시장치(이하, 「EL 표시장치」라고도 칭한다. )에 있어서, 종래 외부 부착의 LSI에 의해 구성되어 있던 주변회로를 화상표시부와 동일한 유리기판 상에 일체 성형하는 것이 요망되고 있다. 화상표시부와 동시에 주변회로도 동일한 유리기판 상에 일체 성형할 수 있으면, 화상표시장치를 소형화할 수 있기 때문이다.

한편, 이들 화상표시장치에 있어서는, 화소에 인가하는 전압을 변화시킴으로써 계조표시를 행하고 있다. 즉, 액정표시장치에 있어서는, 화소에 인가하는 전압을 변화시킴으로써, 액정의 투과율을 변화시키는 전압변조법이 일반적으로 채용되고 있다. 또한, EL 표시장치에 있어서는, 화소에 인가하는 전압을 변화시킴으로써, 화소마다 설정된 전류구동형 발광소자인 유기발광다이오드에 공급하는 전류를 변화시킴으로써, 유기발광다이오드의 표시휘도를 변화시킨다.

그리고, 이들 화상표시장치의 주변회로의 하나로서, 화상 데이터에 따른 표시휘도로 화소를 구동하기 위한 복수의 전압(이하, 「계조전압」이라고도 칭한다. )을 발생하는 전압발생회로가 설치되어 있다. 계조표시를 기능 부여된 이 전압발생회로에 대해서는, 높은 동작안정성이 요구되고, 그 높은 안정동작을 달성하기 위해서는, 전압발생회로에 포함되는 정전류회로의 안정동작이 중요하게 된다.

또한, 전압발생회로에 의해 발생된 계조전압을 수신하고, 그 계조전압에 대응하는 표시전압을 화소가 접속되는 데이터선으로 출력하는 구동회로(아날로그 앰프)에 있어서도, 전압발생회로와 마찬가지로, 높은 동작안정성이 요구되고, 또한, 오프셋이 없는 고정밀도한 표시전압의 출력이 요구된다. 그리고, 이 구동회로의 안정 또한 고정밀도한 동작에 있어서도, 그 내부에 포함되는 정전류회로의 안정동작이 중요하게 된다.

그렇지만, 전술한 바와 같이, 장치의 소형화를 목적으로서 주변회로에 포함되는 전압발생회로나 구동회로를 화상표시부와 동시에 동일한 유리기판 상에 일체성형하고, 회로를 TFT로 구성하면, TFT로 구성된 정전류회로에서 전술한 문제가 현저히 발생하며, 그 결과, 이들 화상표시장치의 제조효율을 크게 저하시켜 버린다.

(발명의 개시)

본 발명은, 이러한 과제를 해결하기 위해 이루어진 것으로, 그 목적은, 회로를 구성하는 트랜지스터의 임계치전압의 변동의 영향을 배제한 정전류회로를 제공하는 것이다.

또한, 본 발명의 다른 목적은, 회로를 구성하는 트랜지스터의 임계치전압의 변동의 영향을 배제한 정전류회로를 구비하는 구동회로를 제공하는 것이다.

또한, 본 발명의 다른 목적은, 회로를 구성하는 트랜지스터의 임계치전압의 변동의 영향을 배제한 정전류회로 및/또는 그와 같은 정전류회로를 포함하는 구동회로를 구비하는 화상표시장치를 제공하는 것이다.

이 본 발명에 의하면, 정전류회로는, 제1 노드와 제2 노드와의 사이에 접속되는 트랜지스터와, 트랜지스터의 임계치전압에 따라 결정되고, 또한, 트랜지스터를 ON하기 위한 제1 전압을 유지하는 전압유지회로를 구비하며, 트랜지스터는, 제1 전압을 게이트에 수신하고, 제1 노드에서의 전류를 일정하게 하며, 제1 노드에는, 차동회로가 접속된다.

또한, 본 발명에 의하면, 화상표시장치는, 행렬형으로 배치된 복수의 화상표시소자와, 복수의 화상표시소자의 행에 대응하여 배치되고, 소정의 주기로 순차 선택되는 복수의 주사선과, 복수의 화상표시소자의 열에 대응하여 배치되는 복수의 데이터선과, 복수의 화상표시소자의 각각에서의 표시휘도에 대응하는 적어도 하나의 전압레벨을 발생하는 전압발생회로와, 전압발생회로에 의해 발생된 적어도 하나의 전압레벨을 유지하고, 전류증폭하여 출력하는 적어도 하나의 버퍼회로와, 주사대상 행의 화상표시소자마다 대응하는 화소데이터에 의해 지시되는 전압레벨을 주 사대상 행의 화상표시소자마다 적어도 하나의 전압레벨로부터 선택하며, 그 선택한 전압레벨로 복수의 데이터선을 활성화하는 데이터선 드라이버를 구비하고, 적어도 하나의 버퍼회로의 각각은, 적어도 하나의 전압레벨 중 어느 하나를 입력하며, 전류증폭하여 출력하는 내부회로와, 내부회로에 일정한 전류를 흐르게 하는 정전류회로로 이루어지고, 정전류회로는, 내부회로와 제1 노드와의 사이에 접속되는 트랜지스터와, 트랜지스터의 임계치전압에 따라 결정되고, 또한, 트랜지스터를 ON하기 위한 제1 전압을 유지하는 전압유지회로로 이루어지며, 트랜지스터는, 제1 전압을 게이트에 수신하고, 내부회로에서의 전류를 일정하게 한다.

또한, 본 발명에 의하면, 구동회로는, 입력전압에 따른 출력전압을 출력하는 구동회로에 있어서, 제1 전원노드와 출력노드와의 사이에 접속되는 제1 트랜지스터와, 출력노드와 제2 전원노드와의 사이에 접속되는 정전류회로와, 제1 트랜지스터의 임계치전압에 따라 발생하는 오프셋전압을 보상하는 오프셋 보상회로를 구비하고, 오프셋 보상회로는, 오프셋전압을 유지하며, 유지되는 오프셋전압만큼 입력전압을 시프트시킨 제1 전압을 제1 트랜지스터의 게이트전극으로 출력하고, 정전류회로는, 출력노드와 제2 전원노드와의 사이에 접속되는 제2 트랜지스터와, 제2 트랜지스터의 임계치전압에 따라 결정되고, 또한, 제2 트랜지스터를 온하기 위한 제2 전압을 유지하는 제1 전압유지회로를 포함하며, 제2 트랜지스터는, 제2 전압을 게이트전극에 수신하고, 출력노드에 접속되는 제1 트랜지스터에서의 전류를 일정하게 하고, 제1 트랜지스터는, 오프셋 보상회로로부터 출력되는 제1 전압을 게이트전극에 수신하며, 입력전압과 동전위의 출력전압을 출력노드로 출력한다.

또한, 본 발명에 의하면, 구동회로는, 입력전압에 따른 출력전압을 출력하는 구동회로에 있어서, 제1 전원노드와 출력노드와의 사이에 접속되는 제1 도전형의 제1 트랜지스터와, 출력노드와 제2 전원노드와의 사이에 접속되는 제1 정전류회로와, 제1 전압을 수신하고, 그 수신한 제1 전압을 소정량 시프트시킨 제2 전압을 출력하는 레벨시프트회로와, 제1 도전형의 제1 트랜지스터의 임계치전압에 따라 발생하는 오프셋전압을 보상하는 오프셋 보상회로를 구비하고, 레벨시프트회로는, 제3 전원노드와 제1 도전형의 제1 트랜지스터의 게이트전극과의 사이에 접속되는 제2 정전류회로와, 제1 도전형의 제1 트랜지스터의 게이트전극과 제4 전원노드와의 사이에 접속되는 제2 도전형의 제1 트랜지스터를 포함하고, 오프셋 보상회로는, 제1 도전형의 제1 트랜지스터의 임계치전압과 제2 도전형의 제1 트랜지스터의 임계치전압과의 전압차를 유지하며, 유지되는 전압차만큼 입력전압을 시프트시킨 전압을 제1 전압으로서 제2 도전형의 제1 트랜지스터의 게이트전극으로 출력하고, 제1 정전류회로는, 출력노드와 제2 전원노드와의 사이에 접속되는 제1 도전형의 제2 트랜지스터와, 제1 도전형의 제2 트랜지스터의 임계치전압에 따라 결정되고, 또한, 제1 도전형의 제2 트랜지스터를 온하기 위한 제3 전압을 유지하는 제1 전압유지회로를 포함하며, 제1 도전형의 제2 트랜지스터는, 제3 전압을 게이트전극에 수신하고, 출력노드에 접속되는 제1 도전형의 제1 트랜지스터에서의 전류를 일정하게 하며, 제2 정전류회로는, 제3 전원노드와 제1 도전형의 제1 트랜지스터의 게이트전극과의 사이에 접속되는 제2 도전형의 제2 트랜지스터와, 제2 도전형의 제2 트랜지스터의 임계치전압에 따라 결정되고, 또한, 제2 도전형의 제2 트랜지스터를 온하기 위한 제4 전압을 유지하는 제2 전압유지회로를 포함하며, 제2 도전형의 제2 트랜지스터는, 제4 전압을 게이트전극에 수신하고, 제1 도전형의 제1 트랜지스터의 게이트전극에 접속되는 제2 도전형의 제1 트랜지스터에서의 전류를 일정하게 하며, 제2 도전형의 제1 트랜지스터는, 오프셋 보상회로에서 출력되는 제1 전압을 게이트전극에 수신하고, 해당 제2 도전형의 제1 트랜지스터의 임계치전압만큼 제1 전압을 시프트시킨 제2 전압을 제1 도전형의 제1 트랜지스터의 게이트전극으로 출력하며, 제1 도전형의 제1 트랜지스터는, 레벨시프트회로로부터 출력되는 제2 전압을 게이트전극에 ㅜ신하고, 입력전압과 동전위의 출력전압을 출력노드에 출력한다.

또한, 본 발명에 의하면, 화상표시장치는, 행렬형으로 배치된 복수의 화상표시소자와, 복수의 화상표시소자의 행에 대응하여 배치되고, 소정의 주기로 순차 선택되는 복수의 주사선과, 복수의 화상표시소자의 열에 대응하여 배치되는 복수의 데이터선과, 복수의 화상표시소자의 각각에서의 표시휘도에 대응하는 적어도 하나의 전압을 발생하는 전압발생회로와, 주사대상 행의 화상표시소자마다 대응하는 화소데이터에 의해 지시되는 전압을 주사대상 행의 화상표시소자마다 적어도 하나의 전압으로부터 선택하는 디코드회로와, 디코드회로에 의해 선택된 전압을 디코드회로로부터 수신하고, 복수의 데이터선을 대응하는 전압으로 활성화하는, 상기에 기재의 구동회로를 구비한다.

본 발명에 의한 정전류회로에서는, 전류를 흐르게 하는 구동트랜지스터의 임계치전압에 근거하여 설정된 전압을 유지하는 전압유지회로를 구비하고, 구동트랜지스터는, 그 전압유지회로가 유지하는 전압을 게이트에 수신하여 전류를 흐르게 한다.

따라서, 본 발명에 의하면, 구동트랜지스터의 임계치전압에 제조변동이 있어도, 그 영향은 배제되고, 정전류회로의 동작은 안정한다.

그리고, 정전류회로의 동작안정화에 따라, 그것을 구비한 구동회로 및 화상표시장치의 동작도 안정한다.

도 1은, 본 발명의 실시예 1에 의한 정전류회로의 구성을 나타내는 회로도이다.

도 2는, 도 1에 나타내는 정전류회로의 전류구동시의 동작상태를 나타낸 도면이다.

도 3은, 본 발명의 실시예 2에 의한 정전류회로의 구성을 나타내는 회로도이다.

도 4는, 도 3에 나타내는 정전류회로의 전류구동시의 동작상태를 나타낸 도면이다.

도 5는, 본 발명의 실시예 3에 의한 차동앰프의 구성을 나타내는 회로도이다.

도 6은, 본 발명의 실시예 3에 의한 차동앰프의 활성시의 동작상태를 나타낸 도면이다.

도 7은, 도 5에 나타내는 차동앰프의 변형예를 나타내는 회로도이다.

도 8은, 본 발명의 실시예 4에 의한 차동앰프의 구성을 나타내는 회로도이다.

도 9는, 본 발명의 실시예 4에 의한 차동앰프의 활성시의 동작상태를 나타낸 도면이다.

도 10은, 도 8에 나타내는 차동앰프의 변형예를 나타내는 회로도이다.

도 11은, 본 발명의 실시예 5에 의한 컬러액정표시장치의 전체 구성을 나타내는 개략블록도이다.

도 12는, 도 11에 나타내는 화소의 구성을 나타내는 회로도이다.

도 13은, 도 11에 나타내는 전압발생회로의 구성을 나타내는 회로도이다.

도 14는, 도 13에 나타내는 버퍼회로의 구성을 나타내는 회로도이다.

도 15는, 도 14에 나타내는 제1 증폭회로의 구성을 나타내는 회로도이다.

도 16은, 도 14에 나타내는 제2 증폭회로의 구성을 나타내는 회로도이다.

도 17은, 본 발명의 실시예 6에 의한 EL 표시장치의 화소의 구성을 나타내는 회로도이다.

도 18은, 본 발명의 실시예 7에 의한 컬러액정표시장치의 전체 구성을 나타내는 개략블록도이다.

도 19는, 도 18에 나타내는 아날로그앰프의 구성을 나타내는 회로도이다.

도 20은, 실시예 8에서의 아날로그앰프의 구성을 나타내는 회로도이다.

도 21은, 실시예 9에서의 아날로그앰프의 구성을 나타내는 회로도이다.

도 22는, 실시예 10에서의 아날로그앰프의 구성을 나타내는 회로도이다.

도 23은, 실시예 11에서의 아날로그앰프의 구성을 나타내는 회로도이다.

도 24는, 실시예 12에서의 아날로그앰프의 구성을 나타내는 회로도이다.

도 25는, 실시예 13에서의 아날로그앰프의 구성을 나타내는 회로도이다.

도 26은, 실시예 14에서의 아날로그앰프의 구성을 나타내는 회로도이다.

이하, 본 발명의 실시예에 대하여, 도면을 참조하면서 상세히 설명한다. 이때, 도면에서 동일 또는 해당 부분에는 동일부호를 부착하여 그 설명은 반복하지 않는다.

[실시예 1]

도 1은, 본 발명의 실시예 1에 의한 정전류회로의 구성을 나타내는 회로도이다.

도 1을 참조하여, 정전류회로(1)는, N형 트랜지스터(N1)와, 커패시터(C1)와, 스위치(S1∼S3)와, 저항소자(R101)를 구비한다. N형 트랜지스터 N1은, 정전류를 흐르게 하는 구동트랜지스터로서, 노드 2와 일정한 전압 VL이 인가되는 노드 8과의 사이에 접속되고, 게이트가 노드 4에 접속된다. N형 트랜지스터 N1은, N형 TFT이어도, N형의 벌크트랜지스터이어도 된다. 커패시터 C1은, N형 트랜지스터 N1의 게이트전압을 유지하기 위해서 설치되고, 노드 4와 노드 8과의 사이에 접속된다.

스위치 S1∼S3은, N형 트랜지스터 N1의 게이트전압을 설정하는 전압설정시와 전류구동시에 전환된다. 스위치 S1은 저항소자 R101과 노드 2와의 사이에 접속되 고, 스위치 S2는 정전류를 필요로 하는 부하가 접속되는 노드 10과 노드 2와의 사이에 접속되며, 스위치 S3은, 노드 2와 노드 4와의 사이에 접속된다. 저항소자 R101은 전압설정시에 소정의 전류를 노드 2에 공급하기 위해서 설치되고, 전압 VL보다도 높은 소정의 전압 VH가 인가되는 노드 6과 스위치 S1과의 사이에 접속된다.

이 정전류회로(1)는 전술한 바와 같이, N형 트랜지스터 N1의 게이트전압을 설정하는 전압설정동작과 원래의 기능의 전류구동동작과의 2개의 동작모드를 구비한다. 도 1은, 전압설정시의 동작상태를 나타내고 있고, 후술하는 도 2는, 전류구동시의 동작상태를 나타낸다. 이하, 정전류회로(1)에서의 전압설정동작에 대하여 설명한다.

전압설정시는 스위치 S1, S3이 ON하고, 스위치 S2는 OFF한다. 그렇다면, 저항소자 R1O1, 스위치 S1 및 다이오드접속된 N형 트랜지스터 N1을 통해 노드 6으로부터 노드 8로 전류가 흐르고, 노드 4의 전압레벨은, N형 트랜지스터 N1의 임계치전압 Vth1보다도 높은 전압레벨 (Vth1+ΔV1)이 된다. 커패시터 C1에는, 노드 4의 전압레벨에 따른 전하가 충전된다.

그리고, 도시하지 않지만, 커패시터 C1의 충전이 완료하면, 스위치 S1, S3은 OFF하고, 노드 4의 전압레벨은, 커패시터 C1에 의해 (Vth1+ΔV1)로 유지된다.

도 2는, 정전류회로(1)의 전류구동시의 동작상태를 나타낸 도면이다.

도 2를 참조하여, 전압레벨 (Vth1+ΔV1)에 따른 전하가 커패시터 C1에 충전되고, 스위치 S1, S3이 OFF하면, 스위치 S2가 ON한다. 그렇다면, 노드 10으로부터 스위치 S2 및 N형 트랜지스터 N1을 통해 노드 8로 전류가 흐른다.

여기서, 노드 4의 전압 즉 N형 트랜지스터 N1의 게이트전압은, 커패시터 C1에 의해 임계치전압 Vth1보다도 높은 일정한 전압레벨 (Vth1+ΔV1)로 유지되어 있으므로, N형 트랜지스터 N1은, 일정한 전류를 흐르게 할 수 있다.

이때, N형 트랜지스터 N1이 흐르게 하는 전류값은 ΔV1에 의존하여, 이 ΔV1은, 저항소자 R101의 저항값에 의해 조정할 수 있다.

이때, 도 1, 2에서는, 커패시터 C1은, 노드 8에 접속되지만, 일정한 전압이 인가되는 노드이면, 다른 노드에 접속되어도 된다.

이때, 이 실시예 1에 의한 정전류회로(1)는, 스위치 S1∼S3을 전환하는 시간을 확보할 수 있는 사용방법이면, 범용적인 OP 앰프에 적용가능하다. OP 앰프의 응용예는 다종 다양하지만, 예를 들면, 샘플홀드회로에서 OP 앰프가 사용되고 있는 경우, 신호를 샘플하기 전에 스위치 S1∼S3을 전환하는 시간을 확보할 수 있으므로, 그와 같은 OP 앰프에 있어서 정전류회로(1)를 적용할 수 있다.

이상과 같이, 실시예 1에 의한 정전류회로(1)에 의하면, 구동트랜지스터인 N형 트랜지스터 N1이 일정한 전류를 흐르게 하고 있을 때의 게이트전압을 유지하고, 그 유지한 전압에 근거하여 N형 트랜지스터 N1을 구동하도록 했으므로, N형 트랜지스터 N1의 임계치전압의 변동이 커도 일정한 전류를 안정하게 흐르게 할 수 있다.

[실시예 2]

도 3은, 본 발명의 실시예 2에 의한 정전류회로의 구성을 나타내는 회로도이다.

도 3을 참조하여, 정전류회로(1A)는, P형 트랜지스터(P1)와, 커패시터(C2) 와, 스위치(S4∼S6)와, 저항소자(R102)를 구비한다. P형 트랜지스터 P1은, 정전류를 흐르게 하는 구동트랜지스터에 있어서, 일정한 전압 VH가 인가되는 노드 16과 노드 12와의 사이에 접속되고, 게이트가 노드 14에 접속된다. P형 트랜지스터 P1은, P형 TFT이어도, P형의 벌크트랜지스터이어도 된다. 커패시터 C2는, P형 트랜지스터 P1의 게이트전압을 유지하기 위해 설치되고, 노드 16과 노드 14와의 사이에 접속된다.

스위치 S4∼S6은, P형 트랜지스터 P1의 게이트전압을 설정하는 전압설정시와 전류구동시에 전환된다. 스위치 S4는, 노드 12와 저항소자 R101과의 사이에 접속되고, 스위치 S5는, 정전류를 필요로 하는 부하가 접속되는 노드 20과 노드 12와의 사이에 접속되며, 스위치 S6은, 노드 12와 노드 14와의 사이에 접속된다. 저항소자 R102는, 전압설정시에 소정의 전류를 노드 12에 흐르게 하기 위해 설치되고, 스위치 S4와 전압 VH보다도 낮은 소정의 전압 VL이 인가되는 노드 18과의 사이에 접속된다.

이 정전류회로 1A는, 실시예 1에 의한 정전류회로 1의 극성을 반대로 한 구성으로 되어 있다. 도 3은, 전압설정시의 동작상태를 나타내고 있고, 후술하는 도 4는, 서류구동시의 동작상태를 나타낸다. 이하, 정전류회로 1A에서의 전압설정동작에 대하여 설명한다.

전압설정시는, 스위치 S4, S6이 ON하고, 스위치 S5는 OFF한다. 그렇다면, 다이오드접속된 P형 트랜지스터 P1, 스위치 S4 및 저항소자 R102를 통해 노드 16으로부터 노드 18로 전류가 흐르고, 노드 14의 전압레벨은, P형 트랜지스터 P1의 임계 치전압 Vth2에 근거한 전압레벨 (VH-│Vth2│-ΔV2)가 된다. 커패시터 C2에는, 노드 14의 전압레벨에 따른 전하가 충전된다.

그리고, 도시하지 않지만, 커패시터 C2의 충전이 완료되면, 스위치 S4, S6은 OFF하고, 노드 14의 전압레벨은, 커패시터 C2에 의해 (VH-│Vth2│-ΔV2)로 유지된다.

도 4는, 정전류회로(1A)의 전류구동시의 동작상태를 나타낸 도면이다.

도 4를 참조하여, 전압레벨 (VH-│Vth2│-ΔV2)에 따른 전하가 커패시터 C2에 충전되고, 스위치 S4, S6이 OFF하면, 스위치 S5가 ON한다. 그렇다면, 노드 16으로부터 P형 트랜지스터 P1 및 스위치 S5를 통해 노드 20으로 전류가 흐른다.

여기서, 노드 14의 전압 즉 P형 트랜지스터 P1의 게이트전압은, 커패시터 C2에 의해 일정한 전압레벨 (VH-│Vth2│-ΔV2)로 유지되어 있으므로, P형 트랜지스터 P1은, 일정한 전류를 흐르게 할 수 있다.

이때, P형 트랜지스터 P1이 흐르게 하는 전류값은 ΔV2에 의존하고, 이 ΔV2는, 저항소자 R102의 저항값에 의해 조정할 수 있다.

이때, 도 3, 4에서는, 커패시터 C2는, 노드 16에 접속되지만, 일정한 전압이 인가되는 노드이면, 다른 노드에 접속되어도 된다.

이때, 이 실시예 2에 의한 정전류회로 1A도, 실시예 1에 의한 정전류회로 1과 같이, 스위치 S4∼S6을 전환하는 시간을 확보할 수 있는 사용방법이면, 범용적인 OP 앰프에 적용가능하다.

이상과 같이, 실시예 2에 의한 정전류회로 1A에 의해서도, 실시예 1에 의한 정전류회로 1과 동일한 효과를 얻을 수 있다.

[실시예 3]

실시예 3에서는, 실시예 1에 의한 정전류회로(1)가 차동앰프에 적용되는 경우가 나타난다.

도 5는, 실시예 3에 의한 차동앰프의 구성을 나타내는 회로도이다.

도 5를 참조하여, 실시예 3에 의한 차동앰프는, 실시예 1에 의한 정전류회로(1)와, 차동회로(30)를 구비한다. 정전류회로 1의 N형 트랜지스터 N1은, N형 TFT로 구성된다. 정전류회로 1의 구성에 대해서는, 이미 설명하고 있으므로, 그 설명은 반복하지 않는다.

차동회로 30은, N형 TFT 소자 N2, N3과, 저항소자 R103, R1O4를 포함한다. N형 TFT 소자 N2는, 저항소자 R103과 노드 10과의 사이에 접속되고, 입력신호 IN1을 게이트에 수신한다. N형 TFT 소자 N3은, 저항소자 R104와 노드 10과의 사이에 접속되고, 입력신호 IN2를 게이트에 수신한다. 저항소자 R103은, 노드 6과 N형 TFT 소자 N2와의 사이에 접속되고, 저항소자 R104는, 노드 6과 N형 TFT 소자 N3과의 사이에 접속된다.

실시예 3에 의한 차동앰프는, 회로를 구성하는 트랜지스터가 TFT로 구성되고, 유리기판 상 혹은 수지기판 상에 형성된다.

도 5에서는, 정전류회로(1)로의 전압설정시의 동작상태가 나타나 있다. 전압설정시는, 스위치 S2는 OFF하고 있고, 차동회로(30)는, 정전류회로(1)와 전기적으로 분리되어, 불활성화된다. 이때, 정전류회로(1)의 전압설정시의 동작에 대해서 는, 실시예 1에서 이미 설명했으므로, 그 설명은 반복하지 않는다.

도 6은, 실시예 3에 의한 차동앰프의 활성시의 동작상태를 나타낸 도면이다.

도 6을 참조하여, 활성시는, 스위치 S1, S3이 OFF하고, 스위치 S2가 ON하여, 차동회로(30)는 활성화된다. 여기서, 이 차동앰프는, TFT로 구성되어 있지만, 정전류회로(1)를 그 정전류원으로 하고 있으므로 안정하여 동작한다. 즉, 종래의 커렌트미러형의 차동앰프를 TFT로 구성하면, TFT 사이의 임계치전압의 변동에 의해 정전류회로가 동작하지 않고, 차동앰프의 오동작이 발생하였지만, 이 실시예 3에 의한 차동앰프는, 그와 같은 오동작이 발생하지는 않는다.

이때, 이 실시예 3에 의한 차동앰프에 있어서는, 커패시터 C1에 유지되는 전하는, N형 TFT 소자 N1의 게이트 누설전류 혹은 커패시터 C1 자체의 누설전류, 또는 스위치 S3의 누설전류가 되어 소실되므로, 소정의 간격으로 리플래시동작 즉 전술한 전압설정동작이 실행된다.

이상과 같이, 실시예 3에 의한 차동앰프에 의하면, 차동앰프를 활성화하는 정전류회로를 실시예 1에 의한 정전류회로(1)로 구성했으므로, 차동앰프를 TFT로 구성해도 그 동작이 안정한다.

[실시예 3의 변형예]

도 7은, 도 5에 나타낸 차동앰프의 변형예를 나타내는 회로도이다.

도 7을 참조하여, 이 차동앰프는, 도 5에 나타낸 차동앰프의 구성에 있어서, 정전류회로 1 대신에 정전류회로 1B를 구비한다. 정전류회로 1B는, 정전류회로 1의 구성에 있어서, 저항소자 R101 대신에 N형 TFT 소자 N4를 포함한다. 그 밖의 구성 은, 도 5에 나타낸 차동앰프와 동일하다.

N형 TFT 소자 N4는, 소스를 게이트와 접속한 디플리션형의 트랜지스터를 구성한다. 일반적으로, 디플리션형 트랜지스터에 흐르는 전류 Id는, 소스에 대한 게이트전압 Vgs가 0V이기 때문에, 하기 (2)식에 의해 표시된다.

Id=β(-Vth)²…(2)

여기서, Vth는 임계치전압을 나타내고, β는 컨덕턴스를 나타내고 있다. 즉, N형 TFT 소자 N4를 흐르는 전류 Id는, 전압 VH, VL에 의존하지 않은 일정한 전류가 된다.

따라서, 전술한 바와 같이 소정의 간격으로 실행할 필요가 있는 전압설정동작에 있어서, 전압 VH, VL이 변동해도, 노드 4는, 일정한 전류를 공급가능한 N형 TFT 소자 N4에 의해 매회 일정한 전압레벨로 설정되고, 정전류회로 1B에 의해 노드 10에 흐르는 정전류값이 전압설정동작마다 변동하지 않는다. 그 결과, 차동앰프의 동작은, 더욱 안정한다.

이상과 같이, 이 차동앰프에 의하면, 일정한 전류를 공급가능한 디플리션형의 N형 TFT 소자 N4를 정전류회로에서의 전압설정시의 전류공급회로로서 사용했으므로, 전압설정동작마다의 정전류회로(1B에서의 설정전압이 일정해져, 차동앰프의 동작은, 더욱 안정한다.

[실시예 4]

실시예 4에서는, 실시예 2에 의한 정전류회로(1A)가 차동앰프에 적용되는 경우가 나타난다.

도 8은, 실시예 4에 의한 차동앰프의 구성을 나타내는 회로도이다.

도 8을 참조하여, 실시예 4에 의한 차동앰프는, 실시예 2에 의한 정전류회로 1A와, 차동회로 30A를 구비한다. 정전류회로 1A의 P형 트랜지스터 P1은, P형 TFT로 구성된다. 정전류회로 1A의 구성에 대해서는, 이미 설명하고 있으므로, 그 설명은 반복하지 않는다.

차동회로 30A는, P형 TFT 소자 P2, P3과, 저항소자 R105, R106을 구비한다. P형 TFT 소자 P2는, 노드 20과 저항소자 R105와의 사이에 접속되고, 입력신호 IN3을 게이트에 수신한다. P형 TFT 소자 P3은, 노드 20과 저항소자 R106과의 사이에 접속되고, 입력신호 IN4를 게이트에 수신한다. 저항소자 R105는, P형 TFT 소자 P2와 노드 18과의 사이에 접속되고, 저항소자 R106은, P형 TFT 소자 P3과 노드 18과의 사이에 접속된다.

실시예 4에 의한 차동앰프도, 회로를 구성하는 트랜지스터가 TFT로 구성되고, 유리기판 상 혹은 수지기판 상에 형성된다.

도 8에서는, 정전류회로 1A로의 전압설정시의 동작상태가 나타나 있다. 전압설정시는, 스위치 S5는 OFF하고 있고, 차동회로 30A는, 정전류회로 1A와 전기적으로 분리되고, 불활성화된다. 이때, 정전류회로 1A의 전압설정시의 동작에 대해서는, 실시예 2에서 이미 설명했으므로, 그 설명은 반복하지 않는다.

도 9는, 실시예 4에 의한 차동앰프의 활성시의 동작상태를 나타낸 도면이다.

도 9를 참조하여, 활성시는, 스위치 S4, S6이 OFF하고, 스위치 S5가 ON하여, 차동회로 30A는 활성화된다. 여기서, 이 차동앰프도, TFT로 구성되어 있지만, 정전 류회로 1A를 그 정전류원으로 하고 있으므로 안정하여 동작한다.

이때, 이 실시예 4에 의한 차동앰프에 있어서도, 커패시터 C2에 유지되는 전하는, P형 TFT 소자 P1의 게이트 누설전류 혹은 커패시터 C2 자체의 누설전류, 또는 스위치 S6의 누설전류가 되어 소실되므로, 소정의 간격으로 리플래시동작 즉 전압설정동작이 실행된다.

또한, 전술한 설명에서는, 차동앰프는, TFT로 구성되는 것으로 했지만 벌크트랜지스터로 구성해도 된다.

이상과 같이, 실시예 4에 의한 차동앰프에 의하면, 차동앰프를 활성화하는 정전류회로를 실시예 2에 의한 정전류회로 1A로 구성했으므로, 차동앰프를 TFT로 구성해도 그 동작이 안정한다.

[실시예 4의 변형예]

도 10은, 도 8에 나타낸 차동앰프의 변형예를 나타내는 회로도이다.

도 10을 참조하여, 이 차동앰프는, 도 8에 나타낸 차동앰프의 구성에 있어서, 정전류회로 1A 대신에 정전류회로 1C를 구비한다. 정전류회로 1C는, 정전류회로 1A의 구성에 있어서, 저항소자 R102 대신에 N형 TFT 소자 N5를 포함한다. 그 밖의 구성은, 도 8에 나타낸 차동앰프와 동일하다.

N형 TFT 소자 N5는, 소스를 게이트와 접속한 디플리션형의 트랜지스터를 구성한다. 따라서, 실시예 3의 변형예에 있어서 설명한 바와 같이, N형 TFT 소자 N5를 흐르는 전류 Id는, 전압 VH, VL에 의존하지 않은 일정한 전류가 된다.

그렇다면, 소정의 간격으로 실행할 필요가 있는 전압설정동작에 있어서, 전 압 VH, VL이 변동해도, 노드 14는, 일정한 전류를 공급가능한 N형 TFT 소자 N5에 의해 매회 일정한 전압레벨로 설정되고, 정전류회로 1C에 의해 노드 20에 흐르는 정전류값이 전압설정동작마다 변동하지 않는다. 그 결과, 차동앰프의 동작은, 더욱 안정한다.

이상과 같이, 이 차동앰프에 의해서도, 실시예 3의 변형예와 동일한 효과를 얻을 수 있다.

[실시예 5]

실시예 5에서는, 실시예 1, 2에 의한 정전류회로가 액정표시장치에 적용되는 경우에 대하여 나타난다.

도 11은, 본 발명의 실시예 5에 의한 컬러액정표시장치의 전체 구성을 나타내는 개략블록도이다.

도 11을 참조하여, 컬러액정표시장치(100)는, 표시부(102)와, 수평주사회로(104)와, 수직주사회로(106)를 구비한다.

표시부(102)는, 행렬형으로 배치된 복수의 화소(118)를 포함한다. 각 화소(118)에는, R(빨강), G(초록)및 B(파랑)의 3원색 중 어느 하나의 컬러필터가 설정되고 있고, 열방향에 인접하는 화소(R),화소(G)및 화소(B)로 하나의 표시단위(120)가 구성된다. 또한, 화소(118)의 행(이하, 「라인」이라고도 칭한다. )에 대응하여 복수의 주사선 SL이 배치되고, 화소(118)의 열에 대응하여 복수의 데이터선 DL이 배치된다.

수평주사회로(104)는, 시프트 레지스터(108)와, 제1 및 제2 데이터 래치회로(110, 112)와, 전압발생회로(114)와, 데이터선 드라이버(116)를 포함한다.

시프트 레지스터(108)는, 클록신호 CLK를 수신하고, 클록신호 CLK에 동기하여 펄스신호를 데이터 래치회로 110으로 순차 출력한다.

제1 데이터 래치회로 110은, 후술하는 전압발생회로 114가 출력하는 64레벨의 구동전압으로부터 하나의 전압을 선택하기 위한 6비트의 화소데이터 DATA를 수신하고, 시프트 레지스터(108)로부터 수신하는 펄스신호에 동기하여 화소데이터 DATA를 내부에 래치한다.

제2 데이터 래치회로 112는, 1라인분의 화소데이터 DATA 및 제1 데이터 래치회로 110에 도입되면 발생하는 래치신호 LT를 수신하고, 제1 데이터 래치회로 110에 래치된 1라인분의 화소데이터 DATA를 제1 데이터 래치회로 110으로부터 도입하여 래치한다.

전압발생회로 114는, 각 화소(118)에서 64계조의 표시를 행하기 위해, 64레벨의 구동전압 V1∼V64를 발생한다.

데이터선 드라이버 116은, 제2 데이터 래치회로 112로부터 1라인분의 화소데이터 및 전압발생회로 114로부터 출력된 구동전압 V1∼V64를 수신하고, 화소데이터에 따라 구동전압을 화소마다 선택하여, 열방향으로 배치된 데이터선 DL로 일제히 출력한다.

수직주사회로 106은, 행방향으로 배치된 주사선 SL을 소정의 타이밍으로 순차 활성화한다.

액정표시장치 100에서는, 클록신호 CLK에 동기하여 시프트 레지스터(108)로 부터 출력되는 펄스신호에 따라, 화소데이터 DATA가 제1 데이터 래치회로 110에 순차 도입된다. 그리고, 제2 데이터 래치회로 112는, 1라인분의 화소데이터 DATA가 도입된 타이밍으로 수신하는 래치신호 LT에 따라, 제1 데이터 래치회로 110에 도입된 1라인분의 화소데이터 DATA를 제1 데이터 래치회로 110으로부터 도입하여 래치하고, 그 1라인분의 화소데이터 DATA를 데이터선 드라이버 116으로 출력한다.

데이터선 드라이버 116은, 제2 데이터 래치회로 112로부터 수신한 1라인분의 화소데이터에 근거하여, 전압발생회로 114로부터 수신하는 64레벨의 구동전압 V1∼V64로부터 화소마다 구동전압을 선택하고, 1라인분의 화소에 대응하는 구동전압을 대응하는 데이터선 DL에 일제히 출력한다. 그리고, 수직주사회로(106)가 주사대상 행에 대응하는 주사선 SL을 활성화하면, 그 주사선 SL에 접속되는 화소(118)가 일제히 활성화되고, 각 화소(118)는, 대응하는 데이터선 DL에 인가되어 있는 구동전압에 따른 휘도로 표시를 행하고, 이것에 의해 1라인분의 화소데이터가 표시된다.

그리고, 상기 동작을 행방향으로 배치된 주사선마다 순차 실행함으로써, 표시부(102)에 화상이 표시된다.

도 12는, 도 11에 나타낸 화소(118)의 구성을 나타내는 회로도이다. 도 12에서는, 데이터선 DL(R) 및 주사선 SL(n)에 접속되는 화소(118)에 대하여 나타나 있지만, 그 밖의 화소에 대해서도 구성은 동일하다.

도 12를 참조하여, 화소(118)는, N형 TFT 소자(N11)와, 액정표시소자(PX)와, 커패시터(C11)로 이루어진다.

N형 TFT 소자 N11은, 데이터선 DL(R)과 액정표시소자 PX와의 사이에 접속되고, 주사선 SL(n)에 게이트가 접속된다. 액정표시소자 PX는, N형 TFT 소자 N11에 접속되는 화소전극과, 대향전극전위 Vcom이 인가되는 대향전극을 가지고 있다. 커패시터 C11은, 한쪽이 화소전극에 접속되고, 다른쪽은, 공통전위 Vss에 고정된다.

액정표시소자 PX에서는, 화소전극과 대향전극과의 사이의 전위차에 따라 액정의 배향성이 변화함으로써, 액정표시소자 PX의 휘도(반사율)가 변화된다. 이것에 의해, N형 TFT 소자 N11을 통해 데이터선 DL(R)로부터 인가되는 구동전압에 따른 휘도(반사율)를 액정표시소자 PX에 표시할 수 있다.

그리고, 주사선 SL(n)이 활성화되어 데이터선 DL(R)로부터 액정표시소자 PX에 구동전압이 인가된 후, 다음 주사선 SL(n+1)의 화상표시로 이행하기 위해, 주사선 SL(n)은 불활성화되어 N형 TFT 소자 N11은 OFF되지만, N형 TFT 소자 N11의 OFF 기간에 있어서도, 커패시터 C11이 화소전극의 전위를 유지하므로, 액정표시소자 PX는, 화소데이터에 따른 휘도(반사율)를 유지할 수 있다.

도 13은, 도 11에 나타낸 전압발생회로 114의 구성을 나타내는 회로도이다.

도 13을 참조하여, 전압발생회로 114는, 노드 ND100, ND200과, 저항소자 R1∼R65와, 노드 ND1∼ND64와, 노드 ND1∼ND64에 대응하여 설치되고, 내부에 정전류회로를 갖는 64개의 버퍼회로(130)를 포함한다.

저항소자 R1∼R65는, 노드 ND100과 노드 ND200과의 사이에 노드 ND1∼ND64에 의해 직렬로 접속되고, 레더저항회로를 구성한다. 그리고, 이 레더저항회로에 의해 노드 ND100, ND200 사이의 전압이 분압되고, 노드 ND1∼ND64에 64레벨의 구동전압 V1∼V64가 발생한다. 각 버퍼회로(130)는, 데이터선 DL 및 화소를 구동하는 데 충분한 전류구동동력을 갖고, 노드 ND1∼ND64의 대응하는 노드와 접속되고, 입력전압과 동일레벨의 전압을 출력한다.

이때, 액정표시소자 PX는, 교류구동될 필요가 있기 때문에, 노드 ND100, ND200에 인가되는 전압은, 1라인마다 1프레임마다 등의 소정의 주기로 교체한다.

도 14는, 도 13에 나타낸 버퍼회로(130)의 구성을 나타내는 회로도이다.

도 14를 참조하여, 버퍼회로(130)는, 내부에 정전류회로를 갖는 제1 및 제2 증폭회로(132, 134)와, 저항소자(R136)와, 노드(138)로 이루어진다. 제1 증폭회로 132는, 노드 NDi와 출력노드 140과의 사이에 접속되고, 제2 증폭회로 134는, 노드 138과 출력노드 140과의 사이에 접속된다. 저항소자 R136은, 노드 NDi와 노드 138과의 사이에 접속된다.

제1 및 제2 증폭회로(132, 134)는, 푸시풀형의 앰프를 구성한다. 즉, 제1 증폭회로 132는, 작은 전류구동력으로 출력노드 140을 충전함과 동시에, 출력노드 140의 전압레벨이 노드 NDi의 전압레벨을 초과했을 때는, 충분한 전류구동력으로 출력노드 140으로부터 전하를 방전한다. 제2 증폭회로 134는, 출력노드 140의 전압레벨이 노드 138의 전압레벨을 하회하였을 때, 충분한 전류구동력으로 출력노드 140에 전하를 충전한다.

제1 및 제2 증폭회로(132, 134)가 동시에 동작하면 제2 증폭회로(134)로부터 제1 증폭회로(132)로 대전류가 흐르게 되어 버리므로, 제1 및 제2 증폭회로(132, 134)의 입력전위에 전위차를 공급하여 제1 및 제2 증폭회로(132, 134)가 동시에 동작하지 않도록 하기 때문에, 저항소자 R136이 설치된다. 이때, 한편으로, 저항소자 R136의 저항값은, 출력노드 140에 출력되는 구동전압이 크게 변동하지 않도록, 제1 및 제2 증폭회로(132, 134)가 동시에 동작하지 않은 범위로 충분히 작은 값으로 설정된다.

도 15는, 도 14에 나타낸 제1 증폭회로(132)의 구성을 나타내는 회로도이다.

도 15를 참조하여, 제1 증폭회로(132)는, P형 TFT 소자(P101, P102)와, N형 TFT 소자(N101∼N1O3)와, 정전류회로(150a, 150b)와, 전원노드 Vdd와, 접지노드 Vss와, 노드(210∼215)와, 출력노드(216)로 이루어진다. 출력노드 216은, 도 14에 나타낸 출력노드 140과 접속된다.

P형 TFT 소자 P101, P102 및 N형 TFT 소자 N101, N102는, 차동회로를 구성한다. N형 TFT 소자 N103은, 출력노드 216과 접지노드 Vss와의 사이에 접속되고, 게이트가 노드 212에 접속된다. 출력노드 216의 전압레벨이 노드 NDi의 전압레벨보다도 높을 때는, 노드 212의 전압레벨이 상승하므로, N형 TFT 소자 N103을 흐르는 전류가 증가하고, 출력노드 216으로부터 접지노드 Vss로의 전하의 방전량이 증가한다. 따라서, 출력노드 216의 전압레벨이 저하한다.

정전류회로 150a는, P형 TFT 소자 P132a와, 커패시터 C132a와, 스위치 S104a∼S1O6a와, 저항소자 R132a와, 노드 202, 204로 이루어진다. P형 TFT 소자 P132a는, 정전류를 흐르게 하는 트랜지스터로서, 전원노드 Vdd와 노드 202와의 사이에 접속되고, 게이트가 노드 204에 접속된다. 커패시터 C132a는, P형 TFT 소자 P132a의 게이트전압을 유지하는 전압유지 커패시터로서, 전원노드 Vdd와 노드 204와의 사이에 접속된다.

스위치 S104a∼S106a는, P형 TFT 소자 P132a의 게이트전압을 설정하는 전압설정시와 전류구동시에 전환되고, 스위치 S104a는, 노드 202와 저항소자 R132a와의 사이에 접속되며, 스위치 S105a는, 차동회로가 접속되는 노드 210과 노드 202와의 사이에 접속되고, 스위치 S106a는, 노드 202와 노드 204와의 사이에 접속된다. 저항소자 R132a는, 전압설정시에 소정의 전류를 노드 202에 흐르게 하기 위해 설치되고, 스위치 S104a와 접지노드 Vss와의 사이에 접속된다.

이 정전류회로 150a는, 실시예 2에서 설명한 정전류회로 1A와 동일한 구성을 가지고 있다. 따라서, 정전류를 흐르게 하는 트랜지스터가 P형 TFT 소자 P132a로 구성되어 있어도, 그 임계치전압의 변동의 영향을 받지 않고 차동회로에 일정한 전류를 흐르게 할 수 있으므로, 차동회로가 오동작하지는 않는다.

정전류회로 150b는, P형 TFT 소자 P132b와, 커패시터 C132b와, 스위치 S104b∼S106b와, 저항소자 R132b와, 노드 206, 208로 이루어진다. 정전류회로 150b의 구성은, 정전류회로 150a의 구성과 동일하므로, 그 설명은 반복하지 않는다.

정전류회로 150b는, 출력노드 216의 전압레벨을 노드 NDi의 전압레벨에 높이기 위해 설치된다. 즉, 출력노드 216의 전압레벨이 노드 NDi의 전압레벨보다도 높아지면 N형 TFT 소자 N103이 활성화되고, 출력노드 216의 전압레벨은 저하한다. 그리고, 도 14에 나타낸 노드 138의 전압레벨보다도 출력노드 216의 전압레벨이 낮아지면, 도 16에서 후술하는 제2 증폭회로(134)에 포함되는 P형 TFT 소자가 활성화되고, 출력노드 216의 전압레벨은 상승한다.

그런데, 전술한 바와 같이, 제2 증폭회로(134)의 입력전압은, 제1 및 제2 증폭회로(132, 134)가 동시에 동작하지 않도록, 저항소자 R136에 의해 노드 NDi의 전압레벨보다도 낮게 되어 있으므로, 출력노드 216의 전압레벨은, 노드 138의 전압레벨까지밖에 상승하지 않는다. 그래서, 출력노드 216의 전압레벨을 노드 NDi의 전압레벨로 상승시키기 위해, 정전류회로 150b가 설치된다.

이 출력노드 216의 전압레벨을 노드 NDi의 전압레벨에 높이기 위해 설치되는 정전류회로가 오동작하면, 즉 동작하지 않으면, 출력노드 216의 전압레벨은, 노드 NDi의 전압레벨에 대하여 오프셋을 갖게 된다. 즉, 화소에 인가되는 구동전압이 오프셋을 갖게 된다. 따라서, 이 정전류회로의 동작안정화는 중요하고, 실시예 5에 의한 액정표시장치(100)에 있어서는, 전술한 정전류회로 150b가 설치됨으로써, 이 정전류회로의 동작안정화가 도모되고 있다.

도 16은, 도 14에 나타낸 제2 증폭회로(134)의 구성을 나타내는 회로도이다.

도 16을 참조하여, 제2 증폭회로(134)는, P형 TFT 소자(P111∼P113)와, N형 TFT 소자(N111, N112)와, 정전류회로(152)와, 전원노드 Vdd와, 접지노드 Vss와, 노드(230∼235)와, 출력노드(236)로 이루어진다. 출력노드 236은, 도 14에 나타낸 출력노드 140과 접속된다.

P형 TFT 소자 P111, P112 및 N형 TFT 소자 N111, N112는, 차동회로를 구성한다. P형 TFT 소자 P113은, 전원노드 Vdd와 출력노드 236과의 사이에 접속되고, 게이트가 노드 232에 접속된다. 출력노드 236의 전압레벨이 노드 138의 전압레벨보다도 낮을 때는, 노드 232의 전압레벨이 저하하므로, P형 TFT 소자 P113을 흐르는 전 류가 증가하고, 전원노드 Vdd로부터 출력노드 236으로의 전하의 공급량이 증가한다. 따라서, 출력노드 236의 전압레벨이 상승한다.

정전류회로 152는, N형 TFT 소자(N134)와, 커패시터(C134)와, 스위치(S101∼S1O3)와, 저항소자(R134)와, 노드(222, 224)로 이루어진다. N형 TFT 소자 N134는, 정전류를 흐르게 하는 트랜지스터로서, 노드 222와 접지노드 Vss와의 사이에 접속되고, 게이트가 노드 224에 접속된다. 커패시터 C134는, N형 TFT 소자 N134의 게이트전압을 유지하는 전압유지 커패시터로서, 노드 224와 접지노드 Vss와의 사이에 접속된다.

스위치 S101∼S1O3은, N형 TFT 소자 N134의 게이트전압을 설정하는 전압설정시와 전류구동시에 전환되고, 스위치 S101은, 저항소자 R134와 노드 222와의 사이에 접속되며, 스위치 S102는, 차동회로가 접속되는 노드 230과 노드 222와의 사이에 접속되고, 스위치 S103은, 노드 222와 노드 224와의 사이에 접속된다. 저항소자 R134는, 전압설정시에 소정의 전류를 노드 222에 흐르게 하기 위해 설치되고, 전원노드 Vdd와 스위치 S101과의 사이에 접속된다.

이 정전류회로 152는, 실시예 1에서 설명한 정전류회로 1과 동일한 구성을 가지고 있다. 따라서, 정전류를 흐르게 하는 트랜지스터가 N형 TFT 소자 N134로 구성되어 있어도, 그 임계치전압의 변동의 영향을 받지 않고 차동회로에 일정한 전류를 흐르게 할 수 있으므로, 차동회로가 오동작하지는 않는다.

이때, 전술한 제1 증폭회로(132)에서의 정전류회로(150a, 150b 및 제2 증폭회로(134)에서의 정전류회로(152)에 있어서는, 각각 저항소자 R132a, R132b, R134 가 사용되고 있지만, 실시예 3에서 설명한 바와 같이, 저항소자 R132a, R132b, R134 대신에 디플리션형의 N형 TFT 소자를 사용해도 된다. 이것에 의해, 실시예 3에서 기술한 바와 같이, 제1 및 제2 증폭회로(132, 134)의 동작 즉 그것들이 포함되는 전압발생회로 114의 동작은, 더욱 안정한다.

또한, 전술한 액정표시장치(100)는, 각 화소에서의 계조표시를 64레벨로 하고 있지만, 계조표시는 64레벨에 한정되는 것은 아니며, 그것보다 많아도 적어도 된다. 계조표시의 레벨수에 따라, 화소데이터 DATA의 비트수나, 전압발생회로 114의 저항소자 및 버퍼회로의 수는 다르게 되지만, 전체 구성으로서는 전술한 구성과 본질적으로 다른 바는 없고, 계조표시의 레벨수가 다른 경우의 구성에 대해서는, 전술한 설명과 중복하므로 생략한다.

이상과 같이, 이 실시예 5에 의한 액정표시장치(100)에 의하면, 전압발생회로를 화상표시부와 동시에 동일한 유리기판 상에 일체 성형하였을 때에, TFT로 구성되는 정전류회로의 동작을 안정화했으므로, TFT의 임계치전압의 변동에 기인하는 전압발생회로의 오동작을 방지할 수 있다.

[실시예 6]

실시예 6에서는, 실시예 1, 2에 의한 정전류회로가 EL 표시장치에 적용되는 경우에 대하여 나타난다.

EL 표시장치에 있어서는, 화소에 인가하는 전압을 변화시킴으로써, 화소마다 설치된 전류구동형 발광소자인 유기발광다이오드에 공급하는 전류를 변화시킴으로써, 유기발광다이오드의 표시휘도를 변화시킨다. 그리고, 각 화소에서의 복수레벨 의 표시휘도에 대응하는 복수의 전압레벨을 발생하는 전압발생회로를 포함하는 주변회로의 구성은, 액정표시장치와 동일하게 구성할 수 있다.

이 실시예 6에 의한 EL 표시장치 100A는, 화소 이외의 구성이 실시예 5에 의한 액정표시장치 100과 동일하다. 따라서, EL 표시장치 100A의 화소 이외의 구성의 설명은 반복하지 않는다.

도 17은, 실시예 6에 의한 EL 표시장치 100A의 화소 118A의 구성을 나타내는 회로도이다. 도 17에서는, 데이터선 DL(R) 및 주사선 SL(n)에 접속되는 화소(118A)에 대하여 나타나 있지만, 그 밖의 화소에 대해서도, 구성은 동일하다.

도 17을 참조하여, 화소 118A는, N형 TFT 소자(N21)와, P형 TFT 소자(P21)와, 유기발광다이오드(OLED)와, 커패시터(C21)와, 노드(250)를 포함한다.

N형 TFT 소자 N21은, 데이터선 DL(R)과 노드 250과의 사이에 접속되고, 게이트가 주사선 SL(n)에 접속된다. P형 TFT 소자 P21은, 전원노드 Vdd와 유기발광다이오드 OLED와의 사이에 접속되고, 게이트가 노드 250에 접속된다. 유기발광다이오드 OLED는, P형 TFT 소자 P21과 공통전극 Vss와의 사이에 접속된다. 커패시터 C21은, 노드 250과 공통전극 Vss와의 사이에 접속된다.

유기발광다이오드 OLED는, 전류구동형의 발광소자에 있어서, 공급되는 전류에 따라 그 표시휘도가 변화된다. 도 17에서는, 유기발광다이오드 OLED의 캐소드가 공통전극 Vss와 접속되는 「캐소드 공통구성」으로 되어 있다. 공통전극 Vss에는, 접지전압 또는 소정의 부전압이 인가된다.

화소 118A에서는, N형 TFT 소자 N21을 통해 데이터선 DL(R)부터 인가되는 구 동전압의 레벨에 따라, 유기발광다이오드 OLED에 공급하는 전류량을 P형 TFT 소자 P21이 변화시킨다. 따라서, 유기발광다이오드 OLED는, 데이터선 DL(R)로부터 인가되는 구동전압의 레벨에 따라 그 표시휘도가 변화된다.

그리고, 주사선 SL(n)이 활성화되어 데이터선 DL(R)로부터 P형 TFT 소자 P21의 게이트에 구동전압이 인가되고, 유기발광다이오드 OLED에 구동전류가 공급된 후, 다음 주사선 SL(n+1)의 화상표시에 이행하기 위해, 주사선 SL(n)은 불활성화되어 N형 TFT 소자 N21은 OFF 되지만, N형 TFT 소자 N21의 OFF 기간에 있어서도, 커패시터 C21이 노드 250의 전위를 유지하므로, 유기발광다이오드 OLED는, 화소데이터에 따른 휘도를 유지할 수 있다.

또, 실시예 6에서도, 실시예 5에서 기술한 바와 같이, 제1 증폭회로(132)에서의 정전류회로(150a, 150b) 및 제2 증폭회로(134)에서의 정전류회로(152)에서 각각 사용하고 있는 저항소자 R132a, R132b, R134 대신에 디플리션형의 N형 TFT 소자 혹은 게이트를 소스에 접속한 P형 TFT 소자를 사용해도 된다. 이것에 의해, 제1 및 제2 증폭회로(132, 134)의 동작 즉 그것들이 포함되는 전압발생회로(114)의 동작은, 더욱 안정한다.

또, EL 표시장치(100A)에 대해서도, 전술한 설명에서는 각 화소에서의 계조표시를 64레벨로 하고 있지만, 계조표시는 64레벨에 한정되는 것이 아니며, 그것보다 많아도 적어도 되는 것은, 실시예 5에 의한 액정표시장치(100)와 동일하다.

이상과 같이, 이 실시예 6에 의한 EL 표시장치(100A)에 의하면, 전압발생회로를 화상표시부와 동시에 동일한 유리기판 상에 일체 성형하였을 때에, TFT로 구 성되는 정전류회로의 동작을 안정화했으므로, TFT 의 임계치전압의 변동에 기인하는 전압발생회로의 오동작을 방지할 수 있다.

[실시예 7]

실시예 7에서는, 실시예 5에 의한 액정표시장치(100)에서, 선택된 계조전압에 대응하는 표시전압을 데이터선 DL로 출력하는 아날로그앰프에도 실시예 1에 의한 정전류회로가 적용된다.

도 18은 본 발명의 실시예 7에 의한 컬러액정표시장치의 전체 구성을 나타내는 개략블록도이다.

도 18을 참조하여, 컬러액정표시장치 100B는, 도 11에 나타낸 실시예 5에 의한 컬러액정표시장치 100의 구성에 있어서, 수평주사회로 104 대신에 수평주사회로 104A를 구비한다. 수평주사회로 104A는, 도 11에 나타낸 데이터선 드라이버 116 대신에 데이터선 드라이버 116A를 포함하고, 데이터선 디코드 드라이버 116A는, 디코드회로 122와, 아날로그앰프 124로 이루어진다.

디코드회로 122는, 제2 데이터 래치회로 112로부터 출력되는 1라인분의 화소데이터 및 전압발생회로 114로부터 출력되는 계조전압 V1∼V64를 수신하고, 화소데이터에 따라 계조전압을 화소마다 선택한다. 그리고, 디코드회로 122는, 그 선택된 1라인분의 계조전압을 일제히 아날로그앰프 124로 출력한다.

아날로그앰프 124는, 디코드회로 122로부터 출력된 1라인분의 계조전압을 하이임피던스로 수신하고, 그 수신한 계조전압과 동일한 표시전압을 대응하는 데이터선 DL에 저임피던스로 출력한다.

컬러액정표시장치 100B의 그 밖의 구성은, 도 11에 나타낸 컬러액정표시장치 100의 구성과 동일하므로, 그 설명은 반복하지 않는다.

도 19는, 도 18에 나타낸 아날로그앰프 124의 구성을 나타내는 회로도이다. 여기서, 디코드회로 122에 의해 선택된 계조전압을 수신하여 그것에 대응하는 표시전압을 출력하는 아날로그앰프는, 데이터선 DL마다 설치되고, 도 19에서는, j번째(j는 자연수)의 데이터선 DL에 대응하는 아날로그앰프 124.j가 나타나 있고, 그 밖의 데이터선 DL에 대응하는 아날로그앰프도 동일한 회로구성으로 이루어진다.

도 19를 참조하여, 아날로그앰프 124.j는, N형 TFT 소자(N200)와, 정전류회로(300)와, 스위치(S200∼S206)와, 커패시터(C200, C202)와, 전원전압(VH2, VL2)이 각각 인가되는 전원노드(380, 382)와, 노드(350∼360)로 이루어진다. 노드 360은, 대응하는 데이터선 DL(도시하지 않음)과 접속된다.

N형 TFT 소자 N200은, 전원노드 380과 노드 356과의 사이에 접속되어, 게이트가 노드 352에 접속된다. 전원노드 380에는, 예를 들면 10V의 전원전압 VH2가 인가된다. N형 TFT 소자 N200의 소스가 접속되는 노드 356에는, 정전류회로 300이 접속되고, N형 TFT 소자 N200은, 입력전압 Vinj에 대응하는 전압을 고임피던스로 게이트에 수신하여 출력전압 Voutj를 저임피던스로 노드 360으로 출력하는 소스폴로어 동작을 행한다.

정전류회로 300은, N형 TFT 소자(N202)와, 커패시터(C204)와, 스위치(S208∼S212)와, 저항소자(R200)와, 전원노드(384)와, 노드(362∼366)로 이루어진다. N형 TFT 소자 N202는, 정전류를 흐르게 하는 트랜지스터로서, 노드 364 와 전원노드 382와의 사이에 접속되고, 게이트가 노드 366에 접속된다. 커패시터 C204는, N형 TFT 소자 N202의 게이트전압을 유지하는 전압유지 커패시터로서, 노드 366과 전원노드 382와의 사이에 접속된다. 전원노드 384, 382에는, 예를 들면 10V의 전원전압 VH2 및 0V의 전원전압 VL2가 각각 인가된다.

스위치 S208∼S212는, N형 TFT 소자 N202의 게이트전압을 설정하는 전압설정시와 전류구동시에 전환된다. 스위치 S208은, 저항소자 R200과 노드 362와의 사이에 접속되고, 스위치 S210은, 노드 356과 노드 364와의 사이에 접속되며, 스위치 S212는, 노드 362와 노드 366과의 사이에 접속된다. 저항소자 R200은, 전압설정시에 소정의 전류를 N형 TFT 소자 N202로 흐르게 하기 위해 설치되고, 전원노드 380과 스위치 S208과의 사이에 접속된다.

이 정전류회로 300은, 실시예 1에서 설명한 정전류회로 1과 동일한 구성을 가지고 있다. 따라서, 정전류를 흐르게 하는 트랜지스터가 N형 TFT 소자 N202로 구성되어 있어도, 그 임계치전압의 변동의 영향을 받지 않고 드라이버 트랜지스터인 N형 TFT 소자 N200에 일정한 전류를 흐르게 할 수 있으므로, 이 아날로그앰프 124.j가 오동작하지는 않는다.

스위치 S200∼S204 및 커패시터 C200은, N형 TFT 소자 N200에서 그 임계치전압 Vthn에 의해 발생하는 입력전압 Vinj와 출력전압 Voutj와의 오프셋을 보상하는 오프셋 보상회로를 구성한다. 스위치 S200은, 입력전압 Vinj를 수신하는 입력노드 350과 노드 352와의 사이에 접속된다. 스위치 S202는, 노드 354와 노드 358과의 사이에 접속된다. 스위치 S204는, 입력노드 350과 노드 354와의 사이에 접속된다.

이 오프셋 보상회로의 동작에 대하여 설명하면, 소정의 설정모드시, 스위치 S200, S202, S204는, 각각 ON, ON, OFF 된다.

그렇다면, N형 TFT 소자 N200의 게이트전압이 입력전압 Vinj가 되고, 노드 3 56, 358의 전위는, Vinj-Vthn이 된다. 따라서, 커패시터 C200은, 입력전위 Vinj와 노드 358의 전위와의 전위차 Vthn으로 충전된다.

충전이 종료하면, 설정모드가 종료하고, 스위치 S200, S202, S204는, 각각 OFF, OFF, ON된다. 그렇다면, 노드 354의 전위는 Vinj가 되고, 그것에 따라 노드 352의 전위 즉 N형 TFT 소자 N200의 게이트전위는, Vinj+Vthn이 된다. 따라서, 노드 356, 358의 전위는, Vinj가 된다. 즉, 출력전압 Voutj=입력전압 Vinj가 되고, 오프셋전압이 소거된다.

이 아날로그앰프 124.j에서는, 정전류회로 300이 사용됨으로써, 상기한 오프셋 보상회로가 안정하고 또한 고정밀도하게 동작한다. 즉, 정전류회로 300은, 오동작 없이, 또한 ,안정하여 일정한 전류를 흐르게 할 수 있기 때문에, 오프셋 보상회로에서의 커패시터 C200에는, 오프셋을 발생시키는 임계치전압 Vthn에 해당하는 전하가 안정하고 또한 고정밀도하게 충전된다. 따라서, 동작모드시의 N형 TFT 소자 N200의 게이트전압이 안정화 또한 고정밀도화되어, 그 결과, 오프셋이 없는 고정밀도한 출력전압 Voutj가 출력된다.

이때, 커패시터 C202는, 데이터선 DL이 접속되는 노드 360의 용량을 나타내고 있고, 스위치 S206은, 설정모드시, 커패시터 C200으로의 충전이 조기에 종료하도록 커패시터 C200을 노드 360으로부터 절연하기 위해 설치된다. 이때, 커패시터 C202의 용량이 작은 경우에는, 스위치 S206을 특히 설치하지 않아도 된다.

이상과 같이, 실시예 7에 의하면, 아날로그앰프 124는, 정전류회로 300을 구비하므로, TFT의 임계치전압의 변동에 기인하는 아날로그앰프 124의 오동작을 방지할 수 있다. 또한, 이 아날로그앰프 124는, 정전류회로 300과 동시에 동작하는 오프셋 보상회로를 구비하므로, 디코드회로 122로부터 수신하는 계조전압에 대하여 오프셋이 없고, 또한 ,고정밀도한 표시전압을 출력할 수 있다.

따라서, 아날로그앰프 124를 포함하는 주변회로를 화상표시부와 동시에 동일한 유리기판 상에 일체 성형해도, 컬러액정표시장치 100B는, 안정 또한 고정밀도로 동작한다.

[실시예 8]

실시예 8에 의한 컬러액정표시장치는, 실시예 7에 의한 컬러액정표시장치 100B의 구성에 있어서, 아날로그앰프 124 대신에 아날로그앰프 124A를 포함한다.

도 20은, 실시예 8에서의 아날로그앰프 124A의 구성을 나타내는 회로도이다. 여기서, 실시예 8에서도, 아날로그앰프는, 데이터선 DL마다 설치되고, 도 20에서는, j번째의 데이터선 DL에 대응하는 아날로그앰프 124A.j가 나타나 있고, 그 밖의 데이터선 DL에 대응하는 아날로그앰프도 동일한 회로구성으로 이루어진다.

도 20을 참조하여, 아날로그앰프 124A.j는, 도 19에 나타낸 실시예 7에서의 아날로그앰프 124.j의 구성에 있어서, 정전류회로 300 대신에 정전류회로 300A로 이루어진다. 정전류회로 300A는, N형 TFT 소자(N202∼N210)와, 커패시터(C204)와, 스위치(S208∼S212)와, 저항소자(R202∼R206)와, 전원노드(384)와, 노드(362∼372) 로 이루어진다. 전원노드 384에는, 전원전위 VH2가 인가된다.

N형 TFT 소자 N204는, 전원노드 384와 스위치 S208과의 사이에 접속되고, 게이트가 노드 372에 접속된다. N형 TFT 소자 N206, N208, N210은, 저항소자 R202와 전원노드 382와의 사이에 직렬로 접속된다. N형 TFT 소자 N206, N208, N210의 각각은, 게이트를 드레인과 접속한 인핸스먼트형의 트랜지스터를 구성한다.

저항소자 R204, R206은, 노드 368과 노드 370과의 사이에 직렬로 접속되고, N형 TFT 소자 N206의 드레인-소스 사이의 전압을 저항소자 R204, R206의 저항비에 근거하여 분압한다. 그리고, 저항 R204, R206을 접속하는 노드 372에는, N형 TFT 소자 N204의 게이트가 접속된다.

이때, 그 밖의 회로에 대해서는, 도 19에서 이미 설명했으므로, 그 설명은 반복하지 않는다.

이하, 이 정전류회로 300A의 특징에 대하여 설명한다. 이때, 하기에서, 임계치전압 Vthn에 대해서는, N형 TFT 소자 N202∼N21O 사이의 변동은 없는 것으로 하고, 하기에서의 임계치전압의 변동이란, 설계값에 대한 변동을 나타내고 있다.

이 정전류회로 300A를 구성하는 N형 TFT 소자 N202∼N210의 임계치전압을 Vthn, 저항소자 R204, R206의 저항값을 각각 R1, R2로 하고, 전원전압 VL2를 접지레벨(0V)로 하면, 노드 372의 전위 즉 N형 TFT 소자 N204의 게이트전위는, 하기한 대로 된다.

Vg=2×Vthn+Vthn×R1/(R1+R2)…(3)

여기서, 저항값 R1, R2는, N형 TFT 소자 N206의 ON 저항에 비교하여 충분히 큰 값으로 설정된다. (3)식에 나타나는 바와 같이, N형 TFT 소자 N204의 게이트전압은, 임계치전압 Vthn에 의존한다. 따라서, N형 TFT 소자 N204에서, 임계치전압 Vthn이 변동해도 게이트전압 Vg도 그 변동에 따라 변동하므로, 임계치전압 Vthn의 변동에 의한 N형 TFT 소자 N204의 안정동작마진이 향상한다.

또한, (3)식에 나타나는 바와 같이, 저항값 R1, R2를 조정함으로써, 게이트전압 Vg를 조정할 수 있다. 따라서, N형 TFT 소자 N204에 흐르는 전류량, 즉 이 정전류회로 300A가 흐르게 하는 전류량을 저항소자 R204, R206의 저항값 R1, R2의 값에 의해 조정할 수 있다.

이상과 같이, 실시예 8에 의하면, 정전류회로 및 그것을 포함하는 아날로그앰프의 동작이 더 안정화되고, 이것에 의해, 액정표시장치의 동작안정성이 더욱 향상한다.

또한, 저항소자 R204, R206의 저항값 R1, R2를 적절히 조정함으로써 정전류회로 300A가 흐르게 하는 전류량을 조정할 수 있으므로, 정전류회로에서의 전류량을 적정화하고, 소비전력을 감소하는 것도 할 수 있다.

[실시예 9]

실시예 7, 8에서의 아날로그앰프124, 124A는, 전원노드 380과 출력노드와의 사이에 드라이버 트랜지스터인 N형 TFT 소자 N200이 접속되는 푸시형이었던 것에 비해, 이 실시예 9에서는, 풀형의 아날로그앰프가 나타난다.

실시예 9에 의한 컬러액정표시장치는, 실시예 7에 의한 컬러액정표시장치 100B의 구성에 있어서, 아날로그앰프 124 대신에 아날로그앰프 124B를 포함한다.

도 21은, 실시예 9에서의 아날로그앰프 124B의 구성을 나타내는 회로도이다. 여기서, 실시예 9에서도, 아날로그앰프는, 데이터선 DL마다 설치되고, 도 21에서는, j번째의 데이터선 DL에 대응하는 아날로그앰프 124B.j가 나타나 있고, 그 밖의 데이터선 DL에 대응하는 아날로그앰프도 동일한 회로구성으로 이루어진다.

도 21을 참조하여, 아날로그앰프 124B.j는, P형 TFT 소자 P200과, 정전류회로 302와, 스위치 S220∼S226과, 커패시터 C220, C222와, 전원노드 380, 382와, 노드 400∼410으로 이루어진다. 노드 410은, 대응하는 데이터선 DL(도시하지 않음)과 접속된다.

P형 TFT 소자 P200은, 노드 406과 전원노드 382와의 사이에 접속되고, 게이트가 노드 402에 접속된다. 전원노드 382에는, 예를 들면 접지전위(0V)의 전원전압 VL2가 인가된다. P형 TFT 소자 P200의 소스가 접속되는 노드 406에는, 정전류회로 302가 접속되고, P형 TFT 소자 P200은, 입력전압 Vinj에 대응하는 전압을 고임피던스로 게이트에 수신하여 출력전압 Voutj를 저임피던스로 노드 410으로 출력하는 소스폴로어동작을 행한다.

정전류회로 302는, P형 TFT 소자 P202와, 커패시터 C224와, 스위치 S228∼S232와, 저항소자 R220과, 전원노드 386과, 노드 412∼416으로 이루어진다. P형 TFT 소자 P202는, 정전류를 흐르게 하는 트랜지스터로서, 전원노드 380과 노드 414와의 사이에 접속되고, 게이트가 노드 416에 접속된다. 커패시터 C224는, P형 TFT 소자 P202의 게이트전압을 유지하는 전압유지 커패시터로서, 전원노드 380과 노드 416과의 사이에 접속된다.

스위치 S228∼S232는, P형 TFT 소자 P202의 게이트전압을 설정하는 전압설정시와 전류구동시에 전환된다. 스위치 S228은, 노드 412와 저항소자 R220과의 사이에 접속되고, 스위치 S230은, 노드 414와 노드 406과의 사이에 접속되며, 스위치 S232는, 노드 416과 노드 412와의 사이에 접속된다. 저항소자 R220은, 전압설정시에 소정의 전류를 P형 TFT 소자 P202에 흐르게 하기 위해 설치되고, 스위치 S228과 전원노드 386과의 사이에 접속된다.

이 정전류회로 302는, 실시예 2에서 설명한 정전류회로 1A와 동일한 구성을 가지고 있다. 따라서, 정전류를 흐르게 하는 트랜지스터는 P형 TFT 소자 P202로 구성되어 있어도, 그 임계치전압의 변동의 영향을 받지 않고 드라이버 트랜지스터인 P형 TFT 소자 P200에 일정한 전류를 흐르게 할 수 있으므로, 이 아날로그앰프 124B.j가 오동작하지는 않는다.

스위치 S220∼S224 및 커패시터 C220은, P형 TFT 소자 P200에 있어서 그 임계치전압 Vthp에 의해 발생하는 입력전압 Vinj와 출력전압 Voutj와의 오프셋을 보상하는 오프셋 보상회로를 구성하는 스위치 S220은, 입력전압 Vinj를 수신하는 입력노드 400과 노드 402와의 사이에 접속된다. 스위치 S222는, 노드 408과 노드 404와의 사이에 접속된다. 스위치 S224는, 입력노드 400과 노드 404와의 사이에 접속된다.

이 오프셋 보상회로의 동작에 대하여 설명하면, 소정의 설정모드시, 스위치 S220, S222, S224는, 각각 ON, ON, OFF된다. 그렇다면, P형 TFT 소자 P200의 게이트전압이 입력전압 Vinj가 되고, 노드 406, 408의 전위는, Vinj+│Vthp│가 된다. 따라서, 커패시터 220은, 입력전위 vinj와 노드 408의 전위와의 전위차 │vthp│에 충전된다.

충전이 종료하면, 설정모드가 종료하고, 스위치 S220, S222, S224는, 각각 OFF, OFF, ON 된다. 그렇다면, 노드 404의 전위는, Vinj가 되고, 그것에 따라 노드 402의 전위 즉 P형 TFT 소자 P200의 게이트전위는, Vinj-│Vthp│가 된다. 따라서, 노드 406, 408의 전위는, Vinj가 된다. 즉, 출력전압 Voutj=입력전압 Vinj가 되고, 오프셋전압이 취소된다.

이 아날로그앰프 124B.j에서는, 정전류회로 302가 사용됨으로써, 상기한 오프셋 보상회로가 안정 또한 고정밀도로 동작한다. 즉, 정전류회로 302는, 오동작 없고, 또한, 안정하여 일정한 전류를 흐르게 할 수 있기 때문에, 오프셋 보상회로에서의 커패시터 C220에는, 오프셋을 발생시키는 임계치전압 Vthp에 해당하는 전하가 안정 또한 고정밀도로 충전된다. 따라서, 동작모드시의 P형 TFT 소자 P200의 게이트전압이 안정화 또한 고정밀도화되고, 그 결과, 오프셋이 없는 고정밀도한 출력전압 Voutj가 출력된다.

이때, 커패시터 C222는, 데이터선 DL이 접속되는 노드 410의 용량을 나타내고 있고, 스위치 S226은, 설정모드시, 커패시터 C220으로의 충전이 빠른 시기에 종료하도록 커패시터 C220을 노드 410으로부터 절연하기 위해 설치된다. 이때, 커패시터 C222의 용량이 작은 경우에는, 스위치 S226을 특히 설치하지 않아도 된다.

이상과 같이, 풀형의 아날로그앰프 124B를 포함하는 실시예 9에 의한 액정표시장치에 의해서도, 실시예 7과 동일한 효과를 얻을 수 있다.

[실시예 10]

실시예 10에 의한 컬러액정표시장치는, 실시예 7에 의한 컬러액정표시장치 100B의 구성에 있어서, 아날로그앰프 124 대신에 아날로그앰프 124C를 포함한다.

도 22는, 실시예 10에서의 아날로그앰프 124C의 구성을 나타내는 회로도이다. 여기서, 실시예 10에서도, 아날로그앰프는, 데이터선 DL마다 설치되고, 도 22에서는, j번째의 데이터선 DL에 대응하는 아날로그앰프 124C.j가 나타나 있으며, 그 밖의 데이터선 DL에 대응하는 아날로그앰프도 동일한 회로구성으로 이루어진다.

도 22를 참조하여, 아날로그앰프 124C.j는, 도 21에 나타낸 실시예 9에서의 아날로그앰프 124B.j의 구성에 있어서, 정전류회로 302 대신에 정전류회로 302A로 이루어진다. 정전류회로 302A는, P형 TFT 소자(P202∼P21O)와, 커패시터(C224)와, 스위치(S228∼S232)와, 저항소자(R222∼R226)와, 전원노드(386)와, 노드(412∼422)로 이루어진다. 전원노드 386에는, 전원전위 VL2가 인가된다.

P형 TFT 소자 P204는, 스위치 S228과 전원노드 386과의 사이에 접속되고, 게이트가 노드 422에 접속된다. P형 TFT 소자 P206, P208, P210은, 전원노드 380과 저항소자 R222와의 사이에 직렬로 접속된다. P형 TFT 소자 P206, P208, P210의 각각은, 게이트를 드레인과 접속한 인핸스먼트형의 트랜지스터를 구성한다.

저항소자 R224, R226은, 노드 418과 노드 420과의 사이에 직렬로 접속되고, P형 TFT 소자 P206의 소스-드레인 사이의 전압을 저항소자 R224, R226의 저항비에 근거하여 분압한다. 그리고, 저항 R224, R226을 접속하는 노드 422에는, P형 TFT 소자 P204의 게이트가 접속된다.

이때, 그 밖의 회로에 대해서는, 도 21에서 이미 설명했으므로, 그 설명은 반복하지 않는다.

이하, 이 정전류회로 302A의 특징에 대하여 설명한다. 이때, 하기에서, 임계치전압 Vthp에 대해서는, P형 TFT 소자 P202∼P21O 사이의 변동은 없는 것으로 하고, 하기에서의 임계치전압의 변동이란, 설계값에 대한 변동을 나타내고 있다.

이 정전류회로 302A를 구성하는 P형 TFT 소자 P202∼P210의 임계치전압을 Vthp, 저항소자 R224, R226의 저항값을 각각 R3, R4로 하면, 노드 422의 전위 즉 P형 TFT 소자 P204의 게이트전위는, 하기한 대로 된다.

Vg=VH2-2×│Vthp│-│Vthp│×R3/(R3+R4)…(4)

여기서, 저항값 R3, R4는, P형 TFT 소자 P206의 ON 저항에 비교하여 충분히 큰 값으로 설정된다. (4)식에 나타나는 바와 같이, P형 TFT 소자 P204의 게이트전압은, 임계치전압 Vthp에 의존한다. 따라서, P형 TFT 소자 P204에서, 임계치전압 Vthp가 변동해도 게이트전압 Vg도 그 변동에 따라 변동하므로, 임계치전압 Vthp의 변동에 의한 P형 TFT 소자 P204의 안정동작마진이 향상한다.

또한, (4)식에 나타나는 바와 같이, 저항값 R3, R4를 조정함으로써, 게이트전압 Vg를 조정할 수 있다. 따라서, P형 TFT 소자 P204에 흐르는 전류량, 즉 이 정전류회로 302A가 흐르게 하는 전류량을 저항소자 R224, R226의 저항값 R3, R4의 값에 의해 조정할 수 있다.

이상과 같이, 풀형의 아날로그앰프 124C를 포함하는 실시예 10에 의한 액정표시장치에 의해서도, 실시예 8과 동일한 효과를 얻을 수 있다.

[실시예 11]

실시예 11에 의한 컬러액정표시장치는, 실시예 7에 의한 컬러액정표시장치 100B의 구성에 있어서, 아날로그앰프 124 대신에 아날로그앰프 124D를 포함한다.

도 23은, 실시예 11에서의 아날로그앰프 124D의 구성을 나타내는 회로도이다. 여기서, 실시예 11에서도, 아날로그앰프는, 데이터선 DL마다 설치되고, 도 23에서는, j번째의 데이터선 DL에 대응하는 아날로그앰프 124D.j가 나타나 있고, 그 밖의 데이터선 DL에 대응하는 아날로그앰프도 동일한 회로구성으로 이루어진다.

도 23을 참조하여, 아날로그앰프 124D.j는, 도 19에 나타낸 실시예 7에 의한 아날로그앰프 124.j의 구성에 있어서, N형 TFT 소자 N200의 게이트전극과 노드 352와의 사이에 설치되는 레벨시프트회로 500을 더 포함한다. 레벨시프트회로 500은, P형 TFT 소자 P250과, 정전류회로 302와, 전원전압 VH1, VL1이 각각 인가되는 전원노드 388, 390으로 이루어진다.

P형 TFT 소자 P250은, 노드 374와 전원노드 390과의 사이에 접속되고, 게이트가 노드 352에 접속된다. 정전류회로 302는, 도 21에서 나타낸 정전류회로로서, 전원노드 388과 노드 374와의 사이에 접속된다. 노드 374는, N형 TFT 소자 N200의 게이트와 접속된다. P형 TFT 소자 P250은, 소스폴로어동작을 행한다. 이때, 그 밖의 구성은, 도 19에서 이미 설명한 대로이다.

이하, 이 아날로그앰프 124D.j의 동작에 대하여 설명한다. P형 TFT 소자 P250의 게이트전위를 Vg, 임계치전압을 Vthp로 하면, 노드 374의 전위는, vg+│Vthp│가 된다. 따라서, 레벨시프트회로 500은, 레벨시프트회로 500에 입력되 는 전위를 │Vthp│만큼 시프트시킨 전위를 출력한다.

그리고, 소정의 설정모드시, 스위치 S200, S202, S204가 각각 ON, ON, OFF 되면, P형 TFT 소자 P250의 게이트전압이 입력전압 Vinj가 되고, 노드 374의 전위는, Vinj+│Vthp│이 되고, 노드 356, 358의 전위는, Vinj+│Vthp│-Vthn이 된다. 따라서, 커패시터 C200에는, 입력전위 Vinj와 노드 358의 전위와의 전위차 Vthn-│Vthp│로 충전된다.

충전이 종료하면, 설정모드가 종료하고, 스위치 S200, S202, S204는, 각각 OFF, OFF, ON된다. 그렇다면, 노드 354의 전위는, Vinj가 되고, 그것에 따라 노드 352의 전위, 즉 P형 TFT 소자 P250의 게이트전위는, Vinj+Vthn-│Vthp│가 된다. 따라서, 노드 374의 전위는, Vinj+Vthn이 되고, 노드 356, 358의 전위는, Vinj가 된다. 즉, 출력전압 Voutj=입력전압 Vinj가 되고, 오프셋전압이 소거된다.

이때, 이러한 레벨시프트회로 500을 설치하는 이유는, 도 19에 나타낸 실시예 7에서의 아날로그앰프 124.j에 의하면, 오프셋 보상회로가 설치되었다고 해도 노드 352의 기생용량의 크기에 따라서는 무시할 수 없는 오프셋오차가 생길 가능성이 있는 바, 이 레벨시프트회로 500에 포함되는 P형 TFT 소자 P250의 임계치전압의 크기를 N형 TFT 소자 N200의 임계치전압에 가까운 레벨에 설계할 수 있으면, 임계치전압에 기인하여 발생하는 오프셋 전압 자체를 작게 할 수 있기 때문이다.

이상과 같이, 실시예 11에 의해서도, 실시예 7과 동일한 효과를 얻을 수 있다.

[실시예 12]

실시예 12에 의한 컬러액정표시장치는, 실시예 7에 의한 컬러액정표시장치 100B의 구성에 있어서, 아날로그앰프 124 대신에 아날로그앰프 124E를 포함한다.

도 24는, 실시예 12에서의 아날로그앰프 124E의 구성을 나타내는 회로도이다. 여기서, 실시예 12에서도, 아날로그앰프는, 데이터선 DL 마다 설치되고, 도 24에서는, j번째의 데이터선 DL에 대응하는 아날로그앰프 124E.j가 나타나 있으며, 그 밖의 데이터선 DL에 대응하는 아날로그앰프도 동일한 회로구성으로 이루어진다.

도 24를 참조하여, 아날로그앰프 124E.j는, 도 23에 나타낸 아날로그앰프 124D.j의 구성에 있어서, 정전류회로 300 대신에, 도 20에 나타낸 정전류회로 300A를 포함하고, 레벨시프트회로 500 대신에, 레벨시프트회로 500A를 포함한다. 레벨시프트회로 500A는, 레벨시프트회로 500의 구성에 있어서, 정전류회로 302 대신에, 도 22에 나타낸 정전류회로 302A로 이루어진다.

이때, 아날로그앰프 124E.j의 그 밖의 구성은, 실시예 11에서의 아날로그앰프 124D.j의 구성과 동일하다.

이 실시예 12에 의하면, 실시예 11과 마찬가지로, 실시예 7과 동일한 효과가 얻어지는 것 외, 정전류회로 300A, 302A에 의해, 아날로그앰프의 동작이 더욱 안정화되어, 액정표시장치의 동작안정성이 더욱 향상한다.

[실시예 13]

실시예 13에 의한 컬러액정표시장치는, 실시예 7에 의한 컬러액정표시장치 100B의 구성에 있어서, 아날로그앰프 124 대신에 아날로그앰프 124F를 포함한다.

도 25는, 실시예 13에서의 아날로그앰프 124F의 구성을 나타내는 회로도이 다. 여기서, 실시예 13에서도, 아날로그앰프는, 데이터선 DL마다 설치되고, 도 25에서는, j번째의 데이터선 DL에 대응하는 아날로그앰프 124F.j가 나타나 있으며, 그 밖의 데이터선 DL에 대응하는 아날로그앰프도 동일한 회로구성으로 이루어진다.

도 25를 참조하여, 아날로그앰프 124F.j는, 도 21에 나타낸 실시예 9에 의한 아날로그앰프 124B.j의 구성에 있어서, P형 TFT 소자 P200의 게이트전극과 노드 402와의 사이에 설치되는 레벨시프트회로 502를 더 포함한다. 레벨시프트회로 502는, N형 TFT 소자 N250과, 정전류회로 300과, 전원전압 VH1, VL1이 각각 인가되는 전원노드 388, 390으로 이루어진다.

N형 TFT 소자 N250은, 전원노드 388과 노드 424와의 사이에 접속되고, 게이트가 노드 402에 접속된다. 정전류회로 300은, 도 19에서 나타낸 정전류회로로서, 노드 424와 전원노드 390과의 사이에 접속된다. 노드 424는, P형 TFT 소자 P200의 게이트와 접속된다. N형 TFT 소자 N250은, 소스폴로어동작을 행한다. 이때, 그 밖의 구성은, 도 21에서 이미 설명한대로이다.

이하, 이 아날로그앰프 124F.j의 동작에 대하여 설명한다. N형 TFT 소자 N250의 게이트전위를 Vg, 임계치전압을 Vthn으로 하면, 노드 424의 전위는, Vg-Vthn이 된다. 따라서, 레벨시프트회로 502는, 레벨시프트회로 502에 입력되는 전위를 -Vthn만큼 시프트시킨 전위를 출력한다.

그리고, 소정의 설정모드시, 스위치 S220, S222, S224가 각각 ON, ON, OFF되면, N형 TFT 소자 N250의 게이트전압이 입력전압 Vinj가 되고, 노드 424의 전위는, Vinj-Vthn이 되어, 노드 406, 408의 전위는, Vinj-Vthn+│Vthp│가 된다. 따라서, 커패시터 C220에는, 입력전압 Vinj와 노드 408의 전위와의 전위차 Vthn-│Vthp│로 충전된다.

충전이 종료하면, 설정모드가 종료하고, 스위치 S220, S222, S224는, 각각 OFF, OFF, ON된다. 그렇다면, 노드 404의 전위는, Vinj가 되어, 그것에 따서 노드 402의 전위, 즉 N형 TFT 소자 N250의 게이트전위는, Vinj+Vthn-│Vthp│가 된다. 따라서, 노드 424의 전위는, Vinj-│Vthp│가 되고, 노드 406, 408의 전위는, Vinj가 된다. 즉, 출력전압 Voutj=입력전압 Vinj가 되고, 오프셋전압이 소거된다.

이때, 이러한 레벨시프트회로 502를 설치하는 이유는, 실시예 11에서 레벨시프트회로 500을 설치하는 이유와 동일하고, 그 설명은 반복된다.

이상과 같이, 실시예 13에 의해서도, 실시예 9와 동일한 효과를 얻을 수 있다.

[실시예 14]

실시예 14에 의한 컬러액정표시장치는, 실시예 7에 의한 컬러액정표시장치 100B의 구성에 있어서, 아날로그앰프 124 대신에 아날로그앰프 124G를 포함한다.

도 26은, 실시예 14에서의 아날로그앰프 124G의 구성을 나타내는 회로도이다. 여기서, 실시예 14에서도, 아날로그앰프는, 데이터선 DL마다 설치되고, 도 26에서는, j번째의 데이터선 DL에 대응하는 아날로그앰프 124G.j가 나타나 있으며, 그 밖의 데이터선 DL에 대응하는 아날로그앰프도 동일한 회로구성으로 이루어진다.

도 26을 참조하여, 아날로그앰프 124G.j는, 도 25에 나타낸 아날로그앰프 124F.j의 구성에 있어서, 정전류회로 302 대신에, 도 22에 나타낸 정전류회로 302A 를 포함하고, 레벨시프트회로 502 대신에, 레벨시프트회로 502A를 포함한다. 레벨시프트회로 502A는, 레벨시프트회로 502의 구성에 있어서, 정전류회로 300 대신에, 도 20에 나타낸 정전류회로 300A로 이루어진다.

이때, 아날로그앰프 124G.j의 그 밖의 구성은, 실시예 13에서의 아날로그앰프 124F.j의 구성과 동일하다.

이 실시예 14에 의하면, 실시예 13과 마찬가지로, 실시예 9와 동일한 효과가 얻어지는 것 외, 정전류회로 302A, 300A에 의해, 아날로그앰프의 동작이 더욱 안정화되고, 액정표시장치의 동작안정성이 더욱 향상한다.

이때, 전술한 실시예 7∼14에서는, 실시예 1, 2에 의한 정전류회로가 액정표시장치에서의 아날로그앰프에 적용되는 경우에 대하여 설명하였지만, 실시예 5에 대응하는 실시예 6과 마찬가지로, 실시예 7∼14에서 설명한 아날로그앰프는, 실시예 6에서 설명한 EL 표시장치에서도 적용할 수 있다.

이번 개시된 실시예는, 모든 점에서 예시로서 제한적인 것은 아니라고 생각되어야 할 것이다. 본 발명의 범위는, 상기한 실시예의 설명이 아니며 특허청구의 범위에 의해 표시되고, 특허청구의 범위와 균등의 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.

본 발명에서의 정전류회로는, 전류를 흐르게 하는 구동트랜지스터의 임계치전압에 따라 설정된 전압을 유지하는 전압유지회로를 구비하고, 구동트랜지스터는, 그 전압유지회로가 유지하는 전압을 게이트에 수신하여 전류를 흐르게 하도록 했으므로, 구동트랜지스터의 임계치전압에 제조변동이 있어도, 그 영향은 배제되어, 정전류회로의 동작은 안정한다.

그리고, 정전류회로의 동작안정화에 따라, 이 정전류회로를 구비하는 구동회로 및 화상표시장치의 동작도 안정한다.

Claims (19)

1. 삭제
2. 행렬형으로 배치된 복수의 화상표시소자와,

   상기 복수의 화상표시소자의 행에 대응하여 배치되고, 소정의 주기로 순차 선택되는 복수의 주사선과,

   상기 복수의 화상표시소자의 열에 대응하여 배치되는 복수의 데이터선과,

   상기 복수의 화상표시소자의 각각에서의 표시휘도에 대응하는 적어도 하나의 전압레벨을 발생하는 전압발생회로와,

   상기 전압발생회로에 의해 발생된 상기 적어도 하나의 전압레벨을 유지하고, 전류증폭하여 출력하는 적어도 하나의 버퍼회로와,

   주사대상 행의 화상표시소자마다 대응하는 화소데이터에 의해 지시되는 전압레벨을 상기 주사대상 행의 화상표시소자마다 상기 적어도 하나의 전압레벨로부터 선택하고, 그 선택한 전압레벨로 상기 복수의 데이터선을 활성화하는 데이터선 드라이버를 구비하며,

   상기 적어도 하나의 버퍼회로의 각각은,

   상기 적어도 하나의 전압레벨 중 어느 하나를 입력하고, 전류증폭하여 출력하는 내부회로와,

   상기 내부회로에 일정한 전류를 흐르게 하는 정전류회로로 이루어지고,

   상기 정전류회로는,

   상기 내부회로와 제1 노드와의 사이에 접속되는 트랜지스터와,

   상기 트랜지스터의 임계치전압에 따라 결정되고, 또한, 상기 트랜지스터를 ON하기 위한 제1 전압을 유지하는 전압유지회로로 이루어지며,

   상기 트랜지스터는, 상기 제1 전압을 게이트에 수신하고, 상기 내부회로에서의 전류를 일정하게 하며,

   상기 복수의 화상표시소자, 상기 전압발생회로, 상기 적어도 하나의 버퍼회로 및 상기 데이터선 드라이버의 각각에 포함되는 트랜지스터는 박막트랜지스터이며,

   상기 복수의 화상표시소자, 상기 전압발생회로, 상기 적어도 하나의 버퍼회로 및 상기 데이터선 드라이버는, 유리기판 상 및 수지기판 상 중에서 어느 하나에 일체 형성된 것을 특징으로 하는 화상표시장치.
3. 삭제
4. 삭제
5. 삭제
6. 삭제
7. 삭제
8. 삭제
9. 삭제
10. 입력전압에 따른 출력전압을 출력하는 구동회로에 있어서,

    제1 전원노드와 출력노드와의 사이에 접속되는 제1 트랜지스터와,

    상기 출력노드와 제2 전원노드와의 사이에 접속되는 정전류회로와,

    상기 제1 트랜지스터의 임계치전압에 따라 발생하는 오프셋전압을 보상하는 오프셋 보상회로를 구비하고,

    상기 오프셋 보상회로는, 상기 오프셋전압을 유지하고, 상기 유지되는 오프셋전압만큼 상기 입력전압을 시프트시킨 제1 전압을 상기 제1 트랜지스터의 게이트전극으로 출력하며,

    상기 정전류회로는,

    상기 출력노드와 상기 제2 전원노드와의 사이에 접속되는 제2 트랜지스터와,

    상기 제2 트랜지스터의 임계치전압에 따라 결정되고, 또한, 상기 제2 트랜지스터를 온하기 위한 제2 전압을 유지하는 제1 전압유지회로를 포함하고,

    상기 제2 트랜지스터는, 상기 제2 전압을 게이트전극에 수신하고, 상기 출력노드에 접속되는 상기 제1 트랜지스터에서의 전류를 일정하게 하며,

    상기 제1 트랜지스터는, 상기 오프셋 보상회로로부터 출력되는 상기 제1 전압을 게이트전극에 수신하고, 상기 입력전압과 동전위의 출력전압을 상기 출력노드로 출력하는 것을 특징으로 하는 구동회로.
11. 삭제
12. 삭제
13. 삭제
14. 입력전압에 따른 출력전압을 출력하는 구동회로에 있어서,

    제1 전원노드와 출력노드와의 사이에 접속되는 제1 도전형의 제1 트랜지스터와,

    상기 출력노드와 제2 전원노드와의 사이에 접속되는 제1 정전류회로와,

    제1 전압을 수신하고, 그 수신한 제1 전압을 소정량 시프트시킨 제2 전압을 출력하는 레벨시프트회로와,

    상기 제1 도전형의 제1 트랜지스터의 임계치전압에 따라 발생하는 오프셋전압을 보상하는 오프셋 보상회로를 구비하고,

    상기 레벨시프트회로는,

    제3 전원노드와 상기 제1 도전형의 제1 트랜지스터의 게이트전극과의 사이에 접속되는 제2 정전류회로와,

    상기 제1 도전형의 제1 트랜지스터의 게이트전극과 제4 전원노드와의 사이에 접속되는 제2 도전형의 제1 트랜지스터를 포함하고,

    상기 오프셋 보상회로는, 상기 제1 도전형의 제1 트랜지스터의 임계치전압과 상기 제2 도전형의 제1 트랜지스터의 임계치전압과의 전압차를 유지하고, 상기 유지되는 전압차만큼 상기 입력전압을 시프트시킨 전압을 상기 제1 전압으로서 상기 제2 도전형의 제1 트랜지스터의 게이트전극으로 출력하며,

    상기 제1 정전류회로는,

    상기 출력노드와 상기 제2 전원노드와의 사이에 접속되는 제1 도전형의 제2 트랜지스터와,

    상기 제1 도전형의 제2 트랜지스터의 임계치전압에 따라 결정되고, 또한, 상기 제1 도전형의 제2 트랜지스터를 온하기 위한 제3 전압을 유지하는 제1 전압유지회로를 포함하고,

    상기 제1 도전형의 제2 트랜지스터는, 상기 제3 전압을 게이트전극에 수신하고, 상기 출력노드에 접속되는 상기 제1 도전형의 제1 트랜지스터에서의 전류를 일정하게 하며,

    상기 제2 정전류회로는,

    상기 제3 전원노드와 상기 제1 도전형의 제1 트랜지스터의 게이트전극과의 사이에 접속되는 제2 도전형의 제2 트랜지스터와,

    상기 제2 도전형의 제2 트랜지스터의 임계치전압에 따라 결정되고, 또한, 상기 제2 도전형의 제2 트랜지스터를 온하기 위한 제4 전압을 유지하는 제2 전압유지회로를 포함하며,

    상기 제2 도전형의 제2 트랜지스터는, 상기 제4 전압을 게이트전극에 수신하고, 상기 제1 도전형의 제1 트랜지스터의 게이트전극에 접속되는 상기 제2 도전형의 제1 트랜지스터에서의 전류를 일정하게 하며,

    상기 제2 도전형의 제1 트랜지스터는, 상기 오프셋 보상회로로부터 출력되는 상기 제1 전압을 게이트전극에 수신하고, 해당 제2 도전형의 제1 트랜지스터의 임계치전압만큼 상기 제1 전압을 시프트시킨 상기 제2 전압을 상기 제1 도전형의 제1 트랜지스터의 게이트전극으로 출력하며,

    상기 제1 도전형의 제1 트랜지스터는, 상기 레벨시프트회로로부터 출력되는 상기 제2 전압을 게이트전극에 수신하고, 상기 입력전압과 동전위의 출력전압을 상기 출력노드에 출력하는 것을 특징으로 하는 구동회로.
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제

Images