JPH11149092A - 液晶表示装置及びその検査方法 - Google Patents
液晶表示装置及びその検査方法Info
- Publication number
- JPH11149092A JPH11149092A JP31510097A JP31510097A JPH11149092A JP H11149092 A JPH11149092 A JP H11149092A JP 31510097 A JP31510097 A JP 31510097A JP 31510097 A JP31510097 A JP 31510097A JP H11149092 A JPH11149092 A JP H11149092A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- liquid crystal
- lines
- short
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 従来の液晶表示装置のパネル点灯検査を行う
ためには、プローブを走査線、信号線のすべての端子に
同時に正確に圧接する必要があり、高精細化に伴い、プ
ローバは非常に高価になり、検査コストが増加する。 【解決手段】 複数の走査線１と複数の信号線２との交
点にマトリクス状に配置された画素を有する表示エリア
の外側に配置され、走査線１間を短絡するように接続さ
れたＴＦＴ１１を有する検査用アレイと、ＴＦＴ１１の
ゲート電極に共通に接続された共通配線１３と、表示エ
リアの外側に配置され、信号線２間を短絡するように接
続されたＴＦＴ１２を有する検査用アレイと、ＴＦＴ１
２のゲート電極に共通に接続された共通配線１４を備
え、共通配線１３、１４に信号を供給して走査線１間及
び信号線２間を短絡して表示エリアの検査を行う。
ためには、プローブを走査線、信号線のすべての端子に
同時に正確に圧接する必要があり、高精細化に伴い、プ
ローバは非常に高価になり、検査コストが増加する。 【解決手段】 複数の走査線１と複数の信号線２との交
点にマトリクス状に配置された画素を有する表示エリア
の外側に配置され、走査線１間を短絡するように接続さ
れたＴＦＴ１１を有する検査用アレイと、ＴＦＴ１１の
ゲート電極に共通に接続された共通配線１３と、表示エ
リアの外側に配置され、信号線２間を短絡するように接
続されたＴＦＴ１２を有する検査用アレイと、ＴＦＴ１
２のゲート電極に共通に接続された共通配線１４を備
え、共通配線１３、１４に信号を供給して走査線１間及
び信号線２間を短絡して表示エリアの検査を行う。
Description
【０００１】
【発明の属する技術分野】この発明は、検査用アレイを
有するアクティブマトリックス型の液晶表示装置及びそ
の検査方法に関するものである。
有するアクティブマトリックス型の液晶表示装置及びそ
の検査方法に関するものである。
【０００２】
【従来の技術】液晶表示装置は、電極を備えたアレイ基
板と対向基板の２枚の基板の間に液晶を狭持し、さらに
偏光板を配置した構成で、２枚の基板に形成された電極
間に印加される電圧を制御することにより、液晶の電気
光学特性を利用し、表示を行うものであり、ＣＲＴに比
べ携帯性に優れ、近年、モーバイルコンピュータ用途の
表示装置等に応用されている。中でも、特に個々の画素
に薄膜トランジスタ（以下ＴＦＴという）等のスイッチ
ング素子を設け、液晶に印加する電圧の制御を行うアク
ティブマトリックス型液晶表示装置は、単純マトリック
ス型液晶表示装置と比較して表示品位に優れた特徴を有
し、その開発、応用が盛んに行われている。
板と対向基板の２枚の基板の間に液晶を狭持し、さらに
偏光板を配置した構成で、２枚の基板に形成された電極
間に印加される電圧を制御することにより、液晶の電気
光学特性を利用し、表示を行うものであり、ＣＲＴに比
べ携帯性に優れ、近年、モーバイルコンピュータ用途の
表示装置等に応用されている。中でも、特に個々の画素
に薄膜トランジスタ（以下ＴＦＴという）等のスイッチ
ング素子を設け、液晶に印加する電圧の制御を行うアク
ティブマトリックス型液晶表示装置は、単純マトリック
ス型液晶表示装置と比較して表示品位に優れた特徴を有
し、その開発、応用が盛んに行われている。
【０００３】図４は、従来の基本的なアクティブマトリ
ックス型液晶表示装置の等価回路を示す図である。図に
おいて、１は走査線、２は走査線１と交差するように配
置された信号線、３は走査線１と信号線２の交差部に配
置され、ゲート電極を走査線１にソース電極を信号線２
に接続されたスイッチング素子であるＴＦＴ、４、５は
ＴＦＴ３のドレイン電極にそれぞれ接続された液晶容
量、補助容量であり、３〜５は画素を形成する。この画
素はアレイ基板上にマトリックス状に配置されて画素ア
レイ部を形成し、この画素アレイ部が表示エリアとな
る。６は走査線１と信号線２に信号を印加するドライバ
ＩＣ、７はドライバＩＣ６へ信号を出力する駆動回路で
ある。
ックス型液晶表示装置の等価回路を示す図である。図に
おいて、１は走査線、２は走査線１と交差するように配
置された信号線、３は走査線１と信号線２の交差部に配
置され、ゲート電極を走査線１にソース電極を信号線２
に接続されたスイッチング素子であるＴＦＴ、４、５は
ＴＦＴ３のドレイン電極にそれぞれ接続された液晶容
量、補助容量であり、３〜５は画素を形成する。この画
素はアレイ基板上にマトリックス状に配置されて画素ア
レイ部を形成し、この画素アレイ部が表示エリアとな
る。６は走査線１と信号線２に信号を印加するドライバ
ＩＣ、７はドライバＩＣ６へ信号を出力する駆動回路で
ある。
【０００４】このようなアクティブマトリックス型液晶
表示装置では、ある走査線１に選択信号が印加される
と、その走査線１上に配置されたＴＦＴ３すべてがオン
状態となり、各ＴＦＴ３に接続された信号線２に印加さ
れている信号が、ＴＦＴ３を介して液晶容量４、補助容
量５に書き込まれることになる。その後、走査線１が非
選択状態となると、ＴＦＴ３はオフ状態となり、液晶容
量４、補助容量５に書き込まれた電荷を保持する。液晶
は液晶容量４、補助容量５に書き込まれた電荷量に対
し、その透過率を変化させるため、目的の透過率に対応
した信号電位を液晶容量４、補助容量５に選択時間内に
書き込み、その後電荷を保持することで所定の表示を行
うことができる。
表示装置では、ある走査線１に選択信号が印加される
と、その走査線１上に配置されたＴＦＴ３すべてがオン
状態となり、各ＴＦＴ３に接続された信号線２に印加さ
れている信号が、ＴＦＴ３を介して液晶容量４、補助容
量５に書き込まれることになる。その後、走査線１が非
選択状態となると、ＴＦＴ３はオフ状態となり、液晶容
量４、補助容量５に書き込まれた電荷を保持する。液晶
は液晶容量４、補助容量５に書き込まれた電荷量に対
し、その透過率を変化させるため、目的の透過率に対応
した信号電位を液晶容量４、補助容量５に選択時間内に
書き込み、その後電荷を保持することで所定の表示を行
うことができる。
【０００５】アクティブマトリックス型液晶表示装置の
製造には、アレイ基板内にスイッチング素子であるＴＦ
Ｔを形成する半導体プロセス、対向基板とアレイ基板を
組み合わせて液晶を注入するパネル組み立てプロセス、
パネル駆動用のドライバＩＣ、制御回路等をパネルと組
み合わせる実装プロセス等の複数の製造技術を必要と
し、またその製造に必要となる部品、材料の量も多大な
ものとなる。よって、製造コストの削減には、各工程で
の不良検出を行う検査工程が重要となる。検査工程で不
良と判断された場合、何らかの修理を施したり、その後
の工程へは進めない等の処置を行い、部品、材料利用の
効率化を図ることで、製造コストの低減が可能となる。
製造には、アレイ基板内にスイッチング素子であるＴＦ
Ｔを形成する半導体プロセス、対向基板とアレイ基板を
組み合わせて液晶を注入するパネル組み立てプロセス、
パネル駆動用のドライバＩＣ、制御回路等をパネルと組
み合わせる実装プロセス等の複数の製造技術を必要と
し、またその製造に必要となる部品、材料の量も多大な
ものとなる。よって、製造コストの削減には、各工程で
の不良検出を行う検査工程が重要となる。検査工程で不
良と判断された場合、何らかの修理を施したり、その後
の工程へは進めない等の処置を行い、部品、材料利用の
効率化を図ることで、製造コストの低減が可能となる。
【０００６】その検査工程の一つに、パネル組み立て工
程後に実際にパネルを駆動して、その表示状態を検査
し、良否判断を行うパネル点灯検査がある。パネル点灯
検査時には、パネル自体が駆動用の回路を有していない
ため、各走査線、信号線に設けられた全ての端子電極に
対し、プローブを圧接するなどの方法で、外部の映像信
号発生器からの駆動信号をパネルに入力し、表示を行い
検査を実施する必要がある。端子電極は製造する品種毎
にそのレイアウトが異なるため、品種毎に新たなプロー
バを用意する必要がある。
程後に実際にパネルを駆動して、その表示状態を検査
し、良否判断を行うパネル点灯検査がある。パネル点灯
検査時には、パネル自体が駆動用の回路を有していない
ため、各走査線、信号線に設けられた全ての端子電極に
対し、プローブを圧接するなどの方法で、外部の映像信
号発生器からの駆動信号をパネルに入力し、表示を行い
検査を実施する必要がある。端子電極は製造する品種毎
にそのレイアウトが異なるため、品種毎に新たなプロー
バを用意する必要がある。
【０００７】
【発明が解決しようとする課題】パネル点灯検査を行う
ためには、プローブを走査線、信号線の全ての端子に同
時に正確に圧接する必要がある。しかし近年、液晶表示
装置の高精細化、狭額縁化がますます進む傾向にあり、
それに伴い走査線、信号線の端子電極ピッチもますます
狭くなってきている。このような狭ピッチの端子に圧接
可能なプローバは、それ自体が非常に高価であり、ま
た、製品ごとに端子位置、端子ピッチが必ずしも同一で
なく、製品ごとにプローバを用意することになり、検査
工程で要するコストが増加するという問題があった。ま
た、端子電極ピッチがある程度以下の値の場合には、個
々の端子電極にプローブを圧接すること自体が困難とな
ることは容易に想像できる。
ためには、プローブを走査線、信号線の全ての端子に同
時に正確に圧接する必要がある。しかし近年、液晶表示
装置の高精細化、狭額縁化がますます進む傾向にあり、
それに伴い走査線、信号線の端子電極ピッチもますます
狭くなってきている。このような狭ピッチの端子に圧接
可能なプローバは、それ自体が非常に高価であり、ま
た、製品ごとに端子位置、端子ピッチが必ずしも同一で
なく、製品ごとにプローバを用意することになり、検査
工程で要するコストが増加するという問題があった。ま
た、端子電極ピッチがある程度以下の値の場合には、個
々の端子電極にプローブを圧接すること自体が困難とな
ることは容易に想像できる。
【０００８】この発明は、このような課題を解決するた
めになされたもので、各走査線、信号線の端子電極全て
にプローブを圧接することなく、画面全体を表示するこ
とができ、高価なプローブを必要とせず、パネル検査工
程での検査コスト低減を実現する液晶表示装置を得るこ
とを第一の目的としている。また、検査精度が増し、検
査効率が上がるような液晶表示装置の検査方法を得るこ
とを第二の目的としている。
めになされたもので、各走査線、信号線の端子電極全て
にプローブを圧接することなく、画面全体を表示するこ
とができ、高価なプローブを必要とせず、パネル検査工
程での検査コスト低減を実現する液晶表示装置を得るこ
とを第一の目的としている。また、検査精度が増し、検
査効率が上がるような液晶表示装置の検査方法を得るこ
とを第二の目的としている。
【０００９】
【課題を解決するための手段】この発明に係わる液晶表
示装置においては、複数の走査線と複数の信号線との交
点にマトリクス状に配置され、ドライバ部によって駆動
信号が供給される画素を有する表示部と、この表示部の
外側に配置され、走査線間を短絡するように接続された
第一のスイッチング素子を有する第一の検査用アレイ
と、この第一の検査用アレイの第一のスイッチング素子
の制御電極に共通に接続され、第一のスイッチング素子
に第一の信号を供給する第一の共通配線と、表示部の外
側に配置され、信号線間を短絡するように接続された第
二のスイッチング素子を有する第二の検査用アレイと、
この第二の検査用アレイの第二のスイッチング素子の制
御電極に共通に接続され、第二のスイッチング素子に第
二の信号を供給する第二の共通配線を備え、第一のスイ
ッチング素子によって短絡された走査線及び第二のスイ
ッチング素子によって短絡された信号線には、それぞれ
同一の検査信号が供給されるものである。また、第一の
検査用アレイの第一のスイッチング素子は、隣接する走
査線間に接続されているものである。
示装置においては、複数の走査線と複数の信号線との交
点にマトリクス状に配置され、ドライバ部によって駆動
信号が供給される画素を有する表示部と、この表示部の
外側に配置され、走査線間を短絡するように接続された
第一のスイッチング素子を有する第一の検査用アレイ
と、この第一の検査用アレイの第一のスイッチング素子
の制御電極に共通に接続され、第一のスイッチング素子
に第一の信号を供給する第一の共通配線と、表示部の外
側に配置され、信号線間を短絡するように接続された第
二のスイッチング素子を有する第二の検査用アレイと、
この第二の検査用アレイの第二のスイッチング素子の制
御電極に共通に接続され、第二のスイッチング素子に第
二の信号を供給する第二の共通配線を備え、第一のスイ
ッチング素子によって短絡された走査線及び第二のスイ
ッチング素子によって短絡された信号線には、それぞれ
同一の検査信号が供給されるものである。また、第一の
検査用アレイの第一のスイッチング素子は、隣接する走
査線間に接続されているものである。
【００１０】また、第二の検査用アレイの第二のスイッ
チング素子は、隣接する信号線間に接続されているもの
である。さらに、第二の検査用アレイの第二のスイッチ
ング素子は、二本おきの信号線間に接続されているもの
である。
チング素子は、隣接する信号線間に接続されているもの
である。さらに、第二の検査用アレイの第二のスイッチ
ング素子は、二本おきの信号線間に接続されているもの
である。
【００１１】また、第一の共通配線には、ドライバ部を
介さずに第一の信号が入力されるよう形成された端子が
設けられているものである。また、第二の共通配線に
は、ドライバ部を介さずに第二の信号が入力されるよう
形成された端子が設けられているものである。
介さずに第一の信号が入力されるよう形成された端子が
設けられているものである。また、第二の共通配線に
は、ドライバ部を介さずに第二の信号が入力されるよう
形成された端子が設けられているものである。
【００１２】さらにまた、第一の検査用アレイの第一の
スイッチング素子によって短絡される走査線には、ドラ
イバ部を介さずに検査信号が入力されるよう形成された
端子が設けられているものである。また、第二の検査用
アレイの第二のスイッチング素子によって短絡される信
号線には、ドライバ部を介さずに検査信号が入力される
よう形成された端子が設けられているものである。
スイッチング素子によって短絡される走査線には、ドラ
イバ部を介さずに検査信号が入力されるよう形成された
端子が設けられているものである。また、第二の検査用
アレイの第二のスイッチング素子によって短絡される信
号線には、ドライバ部を介さずに検査信号が入力される
よう形成された端子が設けられているものである。
【００１３】また、走査線間及び信号線間のいずれか一
方または両方の短絡は、表示部を分割するような領域毎
に行われるものである。また、第一の共通配線及び第二
の共通配線のいずれか一方または両方は、分割されてい
るものである。加えて、この発明に係わる液晶表示装置
の検査方法においては、複数の走査線と複数の信号線と
の交点にマトリクス状に配置された画素を有する表示部
を、走査線間及び信号線間をそれぞれ短絡させると共に
短絡された走査線及び信号線にそれぞれ同一の信号を供
給して検査するものである。
方または両方の短絡は、表示部を分割するような領域毎
に行われるものである。また、第一の共通配線及び第二
の共通配線のいずれか一方または両方は、分割されてい
るものである。加えて、この発明に係わる液晶表示装置
の検査方法においては、複数の走査線と複数の信号線と
の交点にマトリクス状に配置された画素を有する表示部
を、走査線間及び信号線間をそれぞれ短絡させると共に
短絡された走査線及び信号線にそれぞれ同一の信号を供
給して検査するものである。
【００１４】また、走査線間の短絡は、隣接する走査線
間で行われるものである。また、信号線間の短絡は、隣
接する信号線間で行われるものである。
間で行われるものである。また、信号線間の短絡は、隣
接する信号線間で行われるものである。
【００１５】さらに、信号線間の短絡は、二本おきに行
われるものである。また、走査線間及び信号線間のいず
れか一方または両方の短絡は、表示部を分割するような
領域毎に行われるものである。
われるものである。また、走査線間及び信号線間のいず
れか一方または両方の短絡は、表示部を分割するような
領域毎に行われるものである。
【００１６】
【発明の実施の形態】実施の形態１．図１は、この発明
の実施の形態１によるアクティブマトリックス型液晶表
示装置の等価回路を示す図であり、走査線側、信号線側
の画素エリア外に、それぞれ画素内のＴＦＴ３とは別に
設けられた検査用のＴＦＴにより、一次元アレイを形成
したものである。図において、１〜５は上記従来装置と
同一のものであり、その説明を省略する。１１は走査線
側に設けられ、ソース、ドレイン電極が隣接する走査線
１間を短絡するように接続されたＴＦＴで、走査線側の
検査用アレイである一次元アレイを形成する。１２は信
号線側に設けられ、ソース、ドレイン電極が隣接する信
号線２間を短絡するように接続されたＴＦＴで、信号線
側の検査用アレイである一次元アレイを形成する。１３
はＴＦＴ１１のゲート電極に共通接続された共通配線、
１４はＴＦＴ１２のゲート電極に共通に接続された共通
配線である。
の実施の形態１によるアクティブマトリックス型液晶表
示装置の等価回路を示す図であり、走査線側、信号線側
の画素エリア外に、それぞれ画素内のＴＦＴ３とは別に
設けられた検査用のＴＦＴにより、一次元アレイを形成
したものである。図において、１〜５は上記従来装置と
同一のものであり、その説明を省略する。１１は走査線
側に設けられ、ソース、ドレイン電極が隣接する走査線
１間を短絡するように接続されたＴＦＴで、走査線側の
検査用アレイである一次元アレイを形成する。１２は信
号線側に設けられ、ソース、ドレイン電極が隣接する信
号線２間を短絡するように接続されたＴＦＴで、信号線
側の検査用アレイである一次元アレイを形成する。１３
はＴＦＴ１１のゲート電極に共通接続された共通配線、
１４はＴＦＴ１２のゲート電極に共通に接続された共通
配線である。
【００１７】このように構成された液晶表示装置におい
ては、共通配線１３に走査線側の１次元アレイを形成す
るＴＦＴ１１をオン状態にする信号を印加すると、走査
線１全てがＴＦＴ１１により短絡される。つまり、少な
くとも１本の走査線１に画素内のＴＦＴ３の制御信号を
印加することで、パネル内に配置された全ての走査線１
に同時に信号を印加することができ、したがって全ての
ＴＦＴ３を同時に制御することが可能となる。また共通
配線１４に信号線側の一次元アレイを形成するＴＦＴ１
２をオン状態にする信号を印加すると、全ての信号線２
はＴＦＴ１２により短絡された状態となり、少なくとも
１本の信号線２に映像信号を印加することで、全ての信
号線２に同一の映像信号を印加した場合と等価な状態と
なる。つまり、共通配線１３、共通配線１４と走査線
１、信号線２の内それぞれ少なくとも１本の計４本に信
号を印加することで、全ての画素に同時に同じ映像信号
を書き込むことができ、パネル全体の表示を行うことが
可能となる。
ては、共通配線１３に走査線側の１次元アレイを形成す
るＴＦＴ１１をオン状態にする信号を印加すると、走査
線１全てがＴＦＴ１１により短絡される。つまり、少な
くとも１本の走査線１に画素内のＴＦＴ３の制御信号を
印加することで、パネル内に配置された全ての走査線１
に同時に信号を印加することができ、したがって全ての
ＴＦＴ３を同時に制御することが可能となる。また共通
配線１４に信号線側の一次元アレイを形成するＴＦＴ１
２をオン状態にする信号を印加すると、全ての信号線２
はＴＦＴ１２により短絡された状態となり、少なくとも
１本の信号線２に映像信号を印加することで、全ての信
号線２に同一の映像信号を印加した場合と等価な状態と
なる。つまり、共通配線１３、共通配線１４と走査線
１、信号線２の内それぞれ少なくとも１本の計４本に信
号を印加することで、全ての画素に同時に同じ映像信号
を書き込むことができ、パネル全体の表示を行うことが
可能となる。
【００１８】なお、隣接走査線間、隣接信号線間のＴＦ
Ｔによる短絡、一次元アレイを構成するゲート電極の共
通配線による接続を、ある適当な範囲で分割して行った
場合においても、同様の効果が得られ、さらに分割数に
応じて表示可能なパターンの種類を増加させることがで
きる。
Ｔによる短絡、一次元アレイを構成するゲート電極の共
通配線による接続を、ある適当な範囲で分割して行った
場合においても、同様の効果が得られ、さらに分割数に
応じて表示可能なパターンの種類を増加させることがで
きる。
【００１９】実施の形態２．図２は、この発明の実施の
形態２によるアクティブマトリックス型液晶表示装置の
等価回路を示す図である。図２では、信号線側の画素エ
リア外にＴＦＴ１２を配置し、そのソース、ドレイン電
極が信号線ｎと信号線ｎ＋３、信号線ｎ＋１と信号線ｎ
＋４、信号線ｎ＋２と信号線ｎ＋５のごとく、２本おき
に接続するように３つの一次元アレイを形成する。走査
線側には、実施の形態１と同様に隣接走査線１間をＴＦ
Ｔ１１のソース、ドレイン電極で短絡するように、一次
元アレイを形成する。また、ＴＦＴ１１、ＴＦＴ１２の
ゲート電極は、共通配線１３、共通配線１４にそれぞれ
接続される。
形態２によるアクティブマトリックス型液晶表示装置の
等価回路を示す図である。図２では、信号線側の画素エ
リア外にＴＦＴ１２を配置し、そのソース、ドレイン電
極が信号線ｎと信号線ｎ＋３、信号線ｎ＋１と信号線ｎ
＋４、信号線ｎ＋２と信号線ｎ＋５のごとく、２本おき
に接続するように３つの一次元アレイを形成する。走査
線側には、実施の形態１と同様に隣接走査線１間をＴＦ
Ｔ１１のソース、ドレイン電極で短絡するように、一次
元アレイを形成する。また、ＴＦＴ１１、ＴＦＴ１２の
ゲート電極は、共通配線１３、共通配線１４にそれぞれ
接続される。
【００２０】共通配線１３に走査線側の一次元アレイを
形成するＴＦＴ１１をオン状態にする信号を印加する
と、走査線１全てがＴＦＴ１１により短絡される。つま
り、少なくとも１本の走査線１に画素内ＴＦＴ３の制御
信号を印加することで、パネル内に配置された全ての画
素内ＴＦＴ３を同時に制御することが可能となる。また
共通配線１４に信号線側の一次元アレイを形成するＴＦ
Ｔ１２をオン状態にする信号を印加すると、信号線２は
２本おきにＴＦＴ１２により短絡された状態となる。通
常、カラーフィルタを用いたアクティブマトリックス型
液晶表示装置は、信号線２に沿ってＲｅｄ，Ｇｒｅｅ
ｎ，Ｂｌｕｅのストライプ状の色配列となっているた
め、Ｒｅｄ，Ｇｒｅｅｎ，Ｂｌｕｅのそれぞれの画素に
対応する信号線２が色別に短絡されたことになり、各色
に対応する信号線２の内、少なくとも１本ずつ計３本の
信号線２に独立した信号を印加することで、３色の階調
を独立して制御することが可能となる。つまり、共通配
線１３、共通配線１４と少なくとも走査線１本、信号線
３本に信号を印加することで、パネル全体にカラー表示
を行うことが可能となる。
形成するＴＦＴ１１をオン状態にする信号を印加する
と、走査線１全てがＴＦＴ１１により短絡される。つま
り、少なくとも１本の走査線１に画素内ＴＦＴ３の制御
信号を印加することで、パネル内に配置された全ての画
素内ＴＦＴ３を同時に制御することが可能となる。また
共通配線１４に信号線側の一次元アレイを形成するＴＦ
Ｔ１２をオン状態にする信号を印加すると、信号線２は
２本おきにＴＦＴ１２により短絡された状態となる。通
常、カラーフィルタを用いたアクティブマトリックス型
液晶表示装置は、信号線２に沿ってＲｅｄ，Ｇｒｅｅ
ｎ，Ｂｌｕｅのストライプ状の色配列となっているた
め、Ｒｅｄ，Ｇｒｅｅｎ，Ｂｌｕｅのそれぞれの画素に
対応する信号線２が色別に短絡されたことになり、各色
に対応する信号線２の内、少なくとも１本ずつ計３本の
信号線２に独立した信号を印加することで、３色の階調
を独立して制御することが可能となる。つまり、共通配
線１３、共通配線１４と少なくとも走査線１本、信号線
３本に信号を印加することで、パネル全体にカラー表示
を行うことが可能となる。
【００２１】なお、隣接走査線１間、２本おきの信号線
２間のＴＦＴによる短絡、一次元アレイを構成するＴＦ
Ｔのゲート電極の共通配線による接続を、分割して行っ
た場合にも、同様の効果が得られ、かつ表示パターンの
種類を増やすことができる。
２間のＴＦＴによる短絡、一次元アレイを構成するＴＦ
Ｔのゲート電極の共通配線による接続を、分割して行っ
た場合にも、同様の効果が得られ、かつ表示パターンの
種類を増やすことができる。
【００２２】実施の形態３．図３は、この発明の実施の
形態３によるアクティブマトリックス型液晶表示装置の
等価回路を示す図である。図において、３〜７、１１〜
１４は図１におけるものと同一のものである。１５はド
ライバＩＣ６を介さずに外部駆動回路基板から信号の入
力を行うことができるよう構成されたドライバＩＣ実装
用端子である。実施の形態３でも、実施の形態１と同
様、走査線側、信号線側に画素内のＴＦＴ３とは別に設
けたＴＦＴ１１、ＴＦＴ１２により、それぞれ画素エリ
ア外に隣接走査線１間、隣接信号線２間を短絡するよう
に、一次元アレイを形成する。ＴＦＴ１１及びＴＦＴ１
２のソース、ドレイン電極は、それぞれ隣接する走査線
１間、信号線２間を短絡するように接続され、それらの
ゲート電極は、それぞれ共通配線１３、共通配線１４に
より共通に接続され、共通配線１３及び共通配線１４
は、ドライバＩＣ６を介さずに駆動回路７からの信号入
力が可能なように構成されたドライバＩＣ実装用端子１
５に接続されている。また、ＴＦＴ１１及びＴＦＴ１２
のソース、ドレイン電極それぞれの少なくとも一つは、
ドライバＩＣ６を介さず外部駆動回路基板から信号の入
力を行うことができるよう構成されたドライバＩＣ実装
用端子１５に接続されている。
形態３によるアクティブマトリックス型液晶表示装置の
等価回路を示す図である。図において、３〜７、１１〜
１４は図１におけるものと同一のものである。１５はド
ライバＩＣ６を介さずに外部駆動回路基板から信号の入
力を行うことができるよう構成されたドライバＩＣ実装
用端子である。実施の形態３でも、実施の形態１と同
様、走査線側、信号線側に画素内のＴＦＴ３とは別に設
けたＴＦＴ１１、ＴＦＴ１２により、それぞれ画素エリ
ア外に隣接走査線１間、隣接信号線２間を短絡するよう
に、一次元アレイを形成する。ＴＦＴ１１及びＴＦＴ１
２のソース、ドレイン電極は、それぞれ隣接する走査線
１間、信号線２間を短絡するように接続され、それらの
ゲート電極は、それぞれ共通配線１３、共通配線１４に
より共通に接続され、共通配線１３及び共通配線１４
は、ドライバＩＣ６を介さずに駆動回路７からの信号入
力が可能なように構成されたドライバＩＣ実装用端子１
５に接続されている。また、ＴＦＴ１１及びＴＦＴ１２
のソース、ドレイン電極それぞれの少なくとも一つは、
ドライバＩＣ６を介さず外部駆動回路基板から信号の入
力を行うことができるよう構成されたドライバＩＣ実装
用端子１５に接続されている。
【００２３】このように構成された液晶表示装置におい
ては、アレイ基板内に共通配線１３、共通配線１４、検
査信号入力用の走査線１、信号線２の電極を別に形成す
ることなく、共通配線１３、共通配線１４、及び走査線
側、信号線側にそれぞれ形成された一次元アレイのＴＦ
Ｔのソース電極またはドレイン電極が接続されたドライ
バＩＣ実装用端子１５に信号を入力することで、パネル
全体の表示を行うことができる。さらに、この構成にお
いて、駆動回路基板上に、共通配線１３、共通配線１
４、及び走査線側、信号線側にそれぞれ形成された一次
元アレイのＴＦＴのソース電極またはドレイン電極への
信号入力用の端子を形成すれば、ドライバＩＣ６、駆動
回路７と液晶パネルを組み合わせた後でも、パネル全体
の表示を簡易的に行うことが可能となる。
ては、アレイ基板内に共通配線１３、共通配線１４、検
査信号入力用の走査線１、信号線２の電極を別に形成す
ることなく、共通配線１３、共通配線１４、及び走査線
側、信号線側にそれぞれ形成された一次元アレイのＴＦ
Ｔのソース電極またはドレイン電極が接続されたドライ
バＩＣ実装用端子１５に信号を入力することで、パネル
全体の表示を行うことができる。さらに、この構成にお
いて、駆動回路基板上に、共通配線１３、共通配線１
４、及び走査線側、信号線側にそれぞれ形成された一次
元アレイのＴＦＴのソース電極またはドレイン電極への
信号入力用の端子を形成すれば、ドライバＩＣ６、駆動
回路７と液晶パネルを組み合わせた後でも、パネル全体
の表示を簡易的に行うことが可能となる。
【００２４】なお、信号線２のＴＦＴ１２による短絡
は、実施の形態２と同様に色別に行ってもよい。また、
隣接走査線間、信号線間のＴＦＴによる短絡、一次元ア
レイを構成するＴＦＴのゲート電極の共通配線による接
続を、分割して行った場合においても、同様の効果が得
られる。
は、実施の形態２と同様に色別に行ってもよい。また、
隣接走査線間、信号線間のＴＦＴによる短絡、一次元ア
レイを構成するＴＦＴのゲート電極の共通配線による接
続を、分割して行った場合においても、同様の効果が得
られる。
【００２５】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。画素を
有する表示部の外側に配置され、走査線間を短絡するよ
うに接続された第一のスイッチング素子を有する第一の
検査用アレイと、この第一の検査用アレイの第一のスイ
ッチング素子の制御電極に共通に接続された第一の共通
配線と、表示部の外側に配置され、信号線間を短絡する
ように接続された第二のスイッチング素子を有する第二
の検査用アレイと、この第二の検査用アレイの第二のス
イッチング素子の制御電極に共通に接続された第二の共
通配線を備え、表示部の検査時には走査線間及び信号線
間を短絡させ、且つ短絡された走査線及び信号線の内の
それぞれの一本に同一の検査信号を印加することで、短
絡された走査線、信号線を全て駆動状態にすることがで
き、検査コストを低減することができる。また、第一の
検査用アレイの第一のスイッチング素子は、隣接する走
査線間に接続されているので、短絡された走査線を有す
る領域全てを駆動状態にすることができる。
れているので、以下に示すような効果を奏する。画素を
有する表示部の外側に配置され、走査線間を短絡するよ
うに接続された第一のスイッチング素子を有する第一の
検査用アレイと、この第一の検査用アレイの第一のスイ
ッチング素子の制御電極に共通に接続された第一の共通
配線と、表示部の外側に配置され、信号線間を短絡する
ように接続された第二のスイッチング素子を有する第二
の検査用アレイと、この第二の検査用アレイの第二のス
イッチング素子の制御電極に共通に接続された第二の共
通配線を備え、表示部の検査時には走査線間及び信号線
間を短絡させ、且つ短絡された走査線及び信号線の内の
それぞれの一本に同一の検査信号を印加することで、短
絡された走査線、信号線を全て駆動状態にすることがで
き、検査コストを低減することができる。また、第一の
検査用アレイの第一のスイッチング素子は、隣接する走
査線間に接続されているので、短絡された走査線を有す
る領域全てを駆動状態にすることができる。
【００２６】また、第二の検査用アレイの第二のスイッ
チング素子は、隣接する信号線間に接続されているの
で、短絡された信号線を有する領域全てを駆動状態にす
ることができる。さらに、第二の検査用アレイの第二の
スイッチング素子は、二本おきの信号線間に接続されて
いるので、短絡された信号線を各色毎に制御してカラー
表示を行わせることができる。
チング素子は、隣接する信号線間に接続されているの
で、短絡された信号線を有する領域全てを駆動状態にす
ることができる。さらに、第二の検査用アレイの第二の
スイッチング素子は、二本おきの信号線間に接続されて
いるので、短絡された信号線を各色毎に制御してカラー
表示を行わせることができる。
【００２７】また、第一の共通配線には、ドライバ部を
介さずに第一の信号が入力されるよう形成された端子が
設けられているので、検査時に走査線を短絡させる信号
を入力することができる。また、第二の共通配線には、
ドライバ部を介さずに第二の信号が入力されるよう形成
された端子が設けられているので、検査時に信号線を短
絡させる信号を入力することができる。
介さずに第一の信号が入力されるよう形成された端子が
設けられているので、検査時に走査線を短絡させる信号
を入力することができる。また、第二の共通配線には、
ドライバ部を介さずに第二の信号が入力されるよう形成
された端子が設けられているので、検査時に信号線を短
絡させる信号を入力することができる。
【００２８】さらにまた、第一の検査用アレイの第一の
スイッチング素子によって短絡される走査線には、ドラ
イバ部を介さずに検査信号が入力されるよう形成された
端子が設けられているので、これを用いて検査時の検査
信号を走査線に入力することができる。また、第二の検
査用アレイの第二のスイッチング素子によって短絡され
る信号線には、ドライバ部を介さずに検査信号が入力さ
れるよう形成された端子が設けられているので、これを
用いて検査時の検査信号を信号線に入力することができ
る。
スイッチング素子によって短絡される走査線には、ドラ
イバ部を介さずに検査信号が入力されるよう形成された
端子が設けられているので、これを用いて検査時の検査
信号を走査線に入力することができる。また、第二の検
査用アレイの第二のスイッチング素子によって短絡され
る信号線には、ドライバ部を介さずに検査信号が入力さ
れるよう形成された端子が設けられているので、これを
用いて検査時の検査信号を信号線に入力することができ
る。
【００２９】また、走査線間及び信号線間のいずれか一
方または両方の短絡は、表示部を分割するような領域毎
に行われるので、短絡によって分割された領域を別々に
駆動することができる。また、第一の共通配線及び第二
の共通配線のいずれか一方または両方は、分割されてい
るので、分割された領域を別々に駆動することができ
る。加えて、複数の走査線と複数の信号線との交点にマ
トリクス状に配置された画素を有する表示部を、走査線
間及び信号線間をそれぞれ短絡させて検査するので、短
絡された走査線及び信号線の内のそれぞれの一本に同一
の信号を印加することで、短絡された走査線、信号線を
全て駆動状態にして検査することができ、検査コストを
低減することができる。
方または両方の短絡は、表示部を分割するような領域毎
に行われるので、短絡によって分割された領域を別々に
駆動することができる。また、第一の共通配線及び第二
の共通配線のいずれか一方または両方は、分割されてい
るので、分割された領域を別々に駆動することができ
る。加えて、複数の走査線と複数の信号線との交点にマ
トリクス状に配置された画素を有する表示部を、走査線
間及び信号線間をそれぞれ短絡させて検査するので、短
絡された走査線及び信号線の内のそれぞれの一本に同一
の信号を印加することで、短絡された走査線、信号線を
全て駆動状態にして検査することができ、検査コストを
低減することができる。
【００３０】また、走査線間の短絡は、隣接する走査線
間で行われるので、短絡された走査線を有する領域全て
を駆動状態にして検査することができる。また、信号線
間の短絡は、隣接する信号線間で行われるので、短絡さ
れた信号線を有する領域全てを駆動状態にして検査する
ことができる。
間で行われるので、短絡された走査線を有する領域全て
を駆動状態にして検査することができる。また、信号線
間の短絡は、隣接する信号線間で行われるので、短絡さ
れた信号線を有する領域全てを駆動状態にして検査する
ことができる。
【００３１】さらに、信号線間の短絡は、二本おきに行
われるので、短絡された信号線を各色毎に制御してカラ
ー表示を行わせて検査することができる。また、走査線
間及び信号線間のいずれか一方または両方の短絡は、表
示部を分割するような領域毎に行われるので、短絡によ
って分割された領域を別々に駆動して検査することがで
きる。
われるので、短絡された信号線を各色毎に制御してカラ
ー表示を行わせて検査することができる。また、走査線
間及び信号線間のいずれか一方または両方の短絡は、表
示部を分割するような領域毎に行われるので、短絡によ
って分割された領域を別々に駆動して検査することがで
きる。
【図１】 この発明の実施の形態１によるアクティブマ
トリックス型液晶表示装置の等価回路を示す図である。
トリックス型液晶表示装置の等価回路を示す図である。
【図２】 この発明の実施の形態２によるアクティブマ
トリックス型液晶表示装置の等価回路を示す図である。
トリックス型液晶表示装置の等価回路を示す図である。
【図３】 この発明の実施の形態３によるアクティブマ
トリックス型液晶表示装置の等価回路を示す図である。
トリックス型液晶表示装置の等価回路を示す図である。
【図４】 従来のアクティブマトリックス型液晶表示装
置の等価回路を示す図である。
置の等価回路を示す図である。
１ 走査線、 ２ 信号線、 ３，１１，１２ ＴＦ
Ｔ、 ４ 液晶容量、６ ドライバＩＣ、 ７ 駆動回
路、 １３，１４ 共通配線、１５ ドライバＩＣ実装
用端子。
Ｔ、 ４ 液晶容量、６ ドライバＩＣ、 ７ 駆動回
路、 １３，１４ 共通配線、１５ ドライバＩＣ実装
用端子。
Claims (15)
- 【請求項１】 複数の走査線と複数の信号線との交点に
マトリクス状に配置され、走査線及び信号線を通じてド
ライバ部によって駆動信号が供給される画素を有する表
示部、この表示部の外側に配置され、上記走査線間を短
絡するように接続された第一のスイッチング素子を有す
る第一の検査用アレイ、この第一の検査用アレイの第一
のスイッチング素子の制御電極に共通に接続され、第一
のスイッチング素子に第一の信号を供給する第一の共通
配線、上記表示部の外側に配置され、上記信号線間を短
絡するように接続された第二のスイッチング素子を有す
る第二の検査用アレイ、この第二の検査用アレイの第二
のスイッチング素子の制御電極に共通に接続され、第二
のスイッチング素子に第二の信号を供給する第二の共通
配線を備え、第一のスイッチング素子によって短絡され
た上記走査線及び第二のスイッチング素子によって短絡
された上記信号線には、それぞれ同一の検査信号が供給
されることを特徴とする液晶表示装置。 - 【請求項２】 第一の検査用アレイの第一のスイッチン
グ素子は、隣接する走査線間に接続されていることを特
徴とする請求項１記載の液晶表示装置。 - 【請求項３】 第二の検査用アレイの第二のスイッチン
グ素子は、隣接する信号線間に接続されていることを特
徴とする請求項１または請求項２記載の液晶表示装置。 - 【請求項４】 第二の検査用アレイの第二のスイッチン
グ素子は、二本おきの信号線間に接続されていることを
特徴とする請求項１または請求項２記載の液晶表示装
置。 - 【請求項５】 第一の共通配線には、ドライバ部を介さ
ずに第一の信号が入力されるよう形成された端子が設け
られていることを特徴とする請求項１〜請求項４のいず
れか一項記載の液晶表示装置。 - 【請求項６】 第二の共通配線には、ドライバ部を介さ
ずに第二の信号が入力されるよう形成された端子が設け
られていることを特徴とする請求項１〜請求項５のいず
れか一項記載の液晶表示装置。 - 【請求項７】 第一の検査用アレイの第一のスイッチン
グ素子によって短絡される走査線には、ドライバ部を介
さずに検査信号が入力されるよう形成された端子が設け
られていることを特徴とする請求項１〜請求項６のいず
れか一項記載の液晶表示装置。 - 【請求項８】 第二の検査用アレイの第二のスイッチン
グ素子によって短絡される信号線には、ドライバ部を介
さずに検査信号が入力されるよう形成された端子が設け
られていることを特徴とする請求項１〜請求項７のいず
れか一項記載の液晶表示装置。 - 【請求項９】 走査線間及び信号線間のいずれか一方ま
たは両方の短絡は、表示部を分割するような領域毎に行
われることを特徴とする請求項１〜請求項８のいずれか
一項記載の液晶表示装置。 - 【請求項１０】 第一の共通配線及び第二の共通配線の
いずれか一方または両方は、分割されていることを特徴
とする請求項１〜請求項９のいずれか一項記載の液晶表
示装置。 - 【請求項１１】 複数の走査線と複数の信号線との交点
にマトリクス状に配置され、走査線及び信号線を通じて
信号が供給される画素を有する表示部を検査する液晶表
示装置の検査方法において、上記走査線間及び上記信号
線間をそれぞれ短絡すると共に短絡された走査線及び信
号線にそれぞれ同一の信号を供給して上記表示部を検査
することを特徴とする液晶表示装置の検査方法。 - 【請求項１２】 走査線間の短絡は、隣接する走査線間
で行われることを特徴とする請求項１１記載の液晶表示
装置の検査方法。 - 【請求項１３】 信号線間の短絡は、隣接する信号線間
で行われることを特徴とする請求項１１または請求項１
２記載の液晶表示装置の検査方法。 - 【請求項１４】 信号線間の短絡は、二本おきに行われ
ることを特徴とする請求項１１または請求項１２記載の
液晶表示装置の検査方法。 - 【請求項１５】 走査線間及び信号線間のいずれか一方
または両方の短絡は、表示部を分割するような領域毎に
行われることを特徴とする請求項１１〜請求項１４のい
ずれか一項記載の液晶表示装置の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31510097A JPH11149092A (ja) | 1997-11-17 | 1997-11-17 | 液晶表示装置及びその検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31510097A JPH11149092A (ja) | 1997-11-17 | 1997-11-17 | 液晶表示装置及びその検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11149092A true JPH11149092A (ja) | 1999-06-02 |
Family
ID=18061425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31510097A Pending JPH11149092A (ja) | 1997-11-17 | 1997-11-17 | 液晶表示装置及びその検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11149092A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6784862B2 (en) | 2000-03-14 | 2004-08-31 | International Business Machines Corporation | Active matrix display device and inspection method for the same |
| US7098878B2 (en) | 2001-11-29 | 2006-08-29 | Fujitsu Limited | Semiconductor device and liquid crystal panel driver device |
| US7245329B2 (en) | 2001-12-13 | 2007-07-17 | Sharp Kabushiki Kaisha | Substrate for a liquid crystal display device comprising second thin-film transistors for applying a voltage to pixel electrodes for polymerizing the monomer |
| JP2009036938A (ja) * | 2007-08-01 | 2009-02-19 | Mitsubishi Electric Corp | 表示装置 |
| US8330691B2 (en) | 2006-08-31 | 2012-12-11 | Sharp Kabushiki Kaisha | Display panel including dummy pixels and display device having the panel |
-
1997
- 1997-11-17 JP JP31510097A patent/JPH11149092A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6784862B2 (en) | 2000-03-14 | 2004-08-31 | International Business Machines Corporation | Active matrix display device and inspection method for the same |
| US7098878B2 (en) | 2001-11-29 | 2006-08-29 | Fujitsu Limited | Semiconductor device and liquid crystal panel driver device |
| US7580020B2 (en) | 2001-11-29 | 2009-08-25 | Fujitsu Microelectronics Limited | Semiconductor device and liquid crystal panel driver device |
| US7245329B2 (en) | 2001-12-13 | 2007-07-17 | Sharp Kabushiki Kaisha | Substrate for a liquid crystal display device comprising second thin-film transistors for applying a voltage to pixel electrodes for polymerizing the monomer |
| US8330691B2 (en) | 2006-08-31 | 2012-12-11 | Sharp Kabushiki Kaisha | Display panel including dummy pixels and display device having the panel |
| JP2009036938A (ja) * | 2007-08-01 | 2009-02-19 | Mitsubishi Electric Corp | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4714408B2 (ja) | 液晶表示装置、その検査方法及び製造方法 | |
| US7622941B2 (en) | Liquid crystal display panel and testing and manufacturing methods thereof | |
| US7265572B2 (en) | Image display device and method of testing the same | |
| US6982568B2 (en) | Image display device having inspection terminal | |
| JP4657598B2 (ja) | 液晶表示装置及びその検査方法 | |
| US7884892B2 (en) | Electro-optical device, method of testing the same, and electronic apparatus | |
| US8330691B2 (en) | Display panel including dummy pixels and display device having the panel | |
| KR101090255B1 (ko) | 표시 장치용 표시판 및 표시 장치의 검사 방법 | |
| KR101133762B1 (ko) | 표시 장치용 표시판 및 이를 포함하는 표시 장치 | |
| KR101791192B1 (ko) | 디스플레이 장치 및 그 테스트 방법 | |
| KR20080049216A (ko) | 액정 표시 장치 및 그 검사 방법 | |
| US5825196A (en) | Method for detecting defects in an active matrix liquid crystal display panel | |
| CN100414420C (zh) | 电光装置及其检查方法以及电子设备 | |
| US5473261A (en) | Inspection apparatus and method for display device | |
| KR20140098937A (ko) | 액정표시장치 및 그의 제조방법 | |
| US7053649B1 (en) | Image display device and method of testing the same | |
| KR20070002901A (ko) | 액정표시소자 | |
| JPH11149092A (ja) | 液晶表示装置及びその検査方法 | |
| JP4772196B2 (ja) | 液晶表示装置及び画面表示応用装置 | |
| KR20060083711A (ko) | 액정 표시 기판 어셈블리 및 그의 비주얼 인스펙션 방법 | |
| JPH06201516A (ja) | 液晶パネル用疑似欠陥発生装置 | |
| US20240087492A1 (en) | Display substrate, test method for the same and display device | |
| JP3898037B2 (ja) | 液晶表示パネルの点灯表示検査方法及び点灯表示検査装置 | |
| KR20060022498A (ko) | 표시 장치 | |
| KR20050003255A (ko) | 액정 표시패널의 검사방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060317 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060720 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060822 |