DE60314946T2

DE60314946T2 - Pegelschieberschaltung

Info

Publication number: DE60314946T2
Application number: DE60314946T
Authority: DE
Inventors: Dong-Yong Shin
Original assignee: Samsung SDI Co Ltd
Current assignee: Samsung Display Co Ltd
Priority date: 2002-08-01
Filing date: 2003-05-15
Publication date: 2008-04-03
Anticipated expiration: 2023-05-16
Also published as: EP1387491B1; US20040021496A1; KR20040012133A; CN1472717A; DE60314946D1; US20050179480A1; JP3835553B2; US7081786B2; ATE367680T1; US20050140421A1; EP1387491A2; JP2004096716A; CN1313991C; US6891422B2; US7005909B2; KR100432652B1; EP1387491A3

Description

HINTERGRUND DER ERFINDUNG
(a) Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf einen Pegelumsetzer. Insbesondere bezieht sich die vorliegende Erfindung auf einen Pegelumsetzer zum Verringern einer Low-Pegelspannung in einem PMOS-Transistoren beinhaltenden System oder einen Pegelumsetzer zum Erhöhen einer High-Pegelspannung in einem NMOS-Transistoren beinhaltenden System.
(b) Beschreibung der verwandten Technik
Ein Pegelumsetzer stellt einen zwischen zwei digitalen Systemen bereitgestellten Schaltkreis zum Modifizieren von Signalspannungen beim Verschalten der zwei digitalen Systeme, die verschiedene Signalspannungen aufweisen, dar. Der Pegelumsetzer wird zum Konvertieren der Signalspannungswerte in einem Niedrigspannungsbereich in die in einem Hochspannungsbereich verwendet.
12 zeigt ein Schaltdiagramm eines Pegelumsetzers gemäß dem Stand der Technik.
Wie in 12 gezeigt beinhaltet der herkömmliche Pegelumsetzer zwei PMOS-Transistoren P1 und P2. In diesem Fall ist Transistor P1 zwischen High-Pegelspannung VDD und ein Ausgangsende geschaltet, und Transistor P2 ist als Diode zwischen das Ausgangsende und Low-Pegelspannung LVSS geschaltet.
In diesem herkömmlichen Pegelumsetzer wird, wenn die Low-Pegelspannung VSS an das Gate von Transistor P1 angelegt wird, High-Pegel-Ausgangsspannung Vout gemäß dem Einschaltwiderstandsverhältnis von Transistoren P1 und P2 bestimmt. Wenn High-Pegelspannung VDD an das Gate von Transistor P1 angelegt wird, erreicht Low-Pegel-Ausgangsspannung Vout eine Spannung (LVSS + |Vp|), die um die Werte von Schwellenspannung Vp von Transistor P2 höher ist als LVSS.
In diesem Fall wird, wenn LVSS vermindert wird, um eine gewünschte Low-Pegel-Ausgangsspannung zu erzielen, eine High-Pegel-Ausgangsspannung vermindert. Wenn die High-Pegel-Ausgangsspannung wie oben beschrieben vermindert wird, kann ein Schaltkreis, der einen Ausgang von einem Pegelumsetzer erhält, die High-Pegel-Ausgangsspannung als Low-Pegelspannung erkennen. Das heißt, dass, wenn versucht wird, eine High-Pegel- Ausgangsspannung des herkömmlichen Pegelumsetzers als eine High-Pegel-Eingangsspannung eines anderen Schaltkreises zu erkennen, die Low-Pegel-Ausgangsspannung nicht auf ein gewünschtes Niveau herabgesetzt wird.
US 4,704,551 beschreibt einen Pegelumsetzer-Schaltkreis mit ersten und zweiten NMOS-Transistoren, einem Bootstrap-Kondensator und einer leitenden Verbindung, die durch ein Schaltelement gebildet ist, zusammen mit der Leistung eines Tri-State-Puffers. Jedoch erreicht eine High-Pegel-Ausgangsspannung eine Spannung, die um die Werte der Schwellenspannung des zweiten NMOS-Transistors höher ist als eine Low-Pegelspannung.
ZUSAMMENFASSUNG DER ERFINDUNG
Erfindungsgemäß wird ein Pegelumsetzer zum Ausführen eines Pegelumsetzprozesses auf eine Eingangsspannung zum Erzeugen einer Ausgangsspannung über einen gewünschten Bereich hinweg bereitgestellt. Die vorliegende Erfindung verwendet Bootstrap, um Spannungen über einen gewünschten Bereich hinweg auszugeben.
Erfindungsgemäß umfasst ein Pegelumsetzer zum Empfangen von Eingangsspannungssignalen, der abwechselnd eine erste Pegelspannung und eine zweite Pegelspannung aufweist und an einem Ausgangsende eine dritte Pegelspannung und eine vierte Pegelspannung gemäß der ersten Pegelspannung beziehungsweise der zweiten Pegelspannung generiert, einen zwischen eine eine fünfte Pegelspannung aufweisende erste Stromquelle und das Ausgangsende geschalteten ersten Transistor, der außerdem ein Gate zum Empfangen des Eingangsspannungssignals aufweist; einen zwischen das Ausgangsende und eine eine sechste Pegelspannung aufweisende zweite Stromquelle geschalteten zweiten Transistor; eine zwischen dem Ausgangsende und einem Gate des zweiten Transistors ausgebildete Kapazitätskomponente; sowie einen dritten Transistor zum Anlegen einer der ersten Pegelspannung entsprechenden Spannung an das Gate des zweiten Transistors als Antwort auf die erste Pegelspannung und zum elektrischen Trennen des Eingangsspannungssignals und des Gates des zweiten Transistors als Antwort auf die zweite Pegelspannung, wobei ein Gate des dritten Transistors mit einem Drain des dritten Transistors verschaltet ist, und wobei der dritte Transistor zwischen das Gate des ersten Transistors und das Gate des zweiten Transistors geschaltet ist.
Vorzugsweise umfasst der erfindungsgemäße Pegelumsetzer ferner mindestens einen zwischen dem Ausgangsende und dem zweiten Transistor in Reihe geschalteten vierten Transistor, wobei der vierte Transistor ein mit dem Gate des zweiten Transistors verschaltetes Gate aufweist. Vorzugsweise ist die dritte Pegelspannung gemäß dem Einschaltwiderstandsverhältnis des ersten Transistors und des zweiten Transistors bestimmt. Vorzugsweise ist der Einschaltwiderstand des zweiten Transistors gemäß der ersten Pegelspannung bestimmt. Vorzugsweise ist die vierte Pegelspannung gleich der sechsten Pegelspannung. Vorzugsweise ist die fünfte Pegelspannung gleich der zweiten Pegelspannung, und der Unterschied zwischen der sechsten Pegelspannung und der zweiten Pegelspannung ist größer als der Unterschied zwischen der sechsten Pegelspannung und der ersten Pegelspannung.
Vorzugsweise sind der erste Transistor, der zweite Transistor und der dritte Transistor PMOS-Transistoren, und die erste Pegelspannung und die zweite Pegelspannung sind eine Low-Pegelspannung beziehungsweise eine High-Pegelspannung. In einer alternativen bevorzugten Ausführung der Erfindung sind der erste Transistor, der zweite Transistor und der dritte Transistor NMOS-Transistoren, und die erste Pegelspannung und die zweite Pegelspannung sind eine High-Pegelspannung beziehungsweise eine Low-Pegelspannung.
Vorzugsweise ist mindestens ein Teil der Kapazitätskomponente gemäß einer parasitären Komponente des zweiten Transistors ausgebildet. Vorzugsweise ist die Kapazitätskomponente durch einen zwischen das Ausgangsende und das Gate des zweiten Transistors geschalteten Kondensator gebildet.
KURZBESCHREIBUNG DER ZEICHNUNGEN
1 zeigt ein Schaltdiagramm eines Pegelumsetzers gemäß einer ersten Ausführung der vorliegenden Erfindung.
2 zeigt ein Diagramm, das den Betriebspunkt des Pegelumsetzers gemäß der ersten Ausführung der vorliegenden Erfindung abbildet.
3, 4 beziehungsweise 6 zeigen Schaltdiagramme eines Pegelumsetzers gemäß zweiten bis vierten Ausführungen der vorliegenden Erfindung.
5 zeigt ein Diagramm, das den Betriebspunkt des Pegelumsetzers gemäß der dritten Ausführung der vorliegenden Erfindung abbildet;
7 bis 10 zeigen jeweils Schaltdiagramme eines Pegelumsetzers gemäß weiteren Ausführungen der vorliegenden Erfindung.
11 zeigt ein Blockdiagramm eines Flachbildschirms, der einen Pegelumsetzer gemäß Ausführungen der vorliegenden Erfindung verwendet.
12 zeigt ein Schaltdiagramm eines Pegelumsetzers gemäß dem Stand der Technik.
DETAILLIERTE BESCHREIBUNG
In der folgenden detaillierten Beschreibung wurden verschiedene Ausführungen der Erfindung gezeigt und beschrieben. In der hier dargelegten Beschreibung werden ähnliche Teile mit denselben Bezugszahlen bezeichnet. Wenn ein Teil mit einem anderen Teil verbunden ist, ist das Teil nicht nur direkt mit einem anderen Teil verbunden, sondern auch elektrisch mit einem anderen Teil verbunden, wobei eine andere Vorrichtung dazwischenliegt.
Unter Bezug auf die Zeichnungen werden nun im Detail ein Pegelumsetzer und ein Flachbildschirm gemäß den verschiedenen Ausführungen der vorliegenden Erfindung beschrieben.
Unter Bezug auf 1 und 2 wird ein Pegelumsetzer gemäß einer ersten Ausführung der vorliegenden Erfindung beschrieben. 1 zeigt ein Schaltdiagramm eines Pegelumsetzers gemäß der ersten Ausführung der vorliegenden Erfindung. 2 zeigt ein Diagramm, das den Betriebspunkt des Pegelumsetzers gemäß der ersten Ausführung der vorliegenden Erfindung abbildet.
Wie in 1 gezeigt beinhaltet der Pegelumsetzer PMOS-Transistoren M1, M2 und M3. Eine Source von Transistor M1 ist mit einer Stromquelle zum Bereitstellen von Spannung VDD verbunden. Ein Drain von Transistor M2 ist mit einer Stromquelle zum Bereitstellen von Spannung LVSS verbunden. Spannungen VDD und LVSS repräsentieren eine High-Pegelspannung beziehungsweise eine Low-Pegelspannung. Der Drain von Transistor M1 und die Source von Transistor M2 sind verbunden, und die Spannung an ihrem Kontaktpunkt wird zu Ausgangsspannung Vout des Pegelumsetzers. Ein Gate und ein Drain von Transistor M3 sind verbunden (Transistor M3 ist als Diode geschaltet), um als eine Diode zu fungieren. Eingangsspannung Vin wird dem Gate von Transistor M1 und dem Drain von Transistor M3 eingegeben. Das Gate und die Source von Transistor M2 sind mit der Source von Transistor M3 beziehungsweise dem Drain von Transistor M1 verbunden. Kondensator C1 ist zwischen ihnen angeschlossen. Kondensator C1 beinhaltet einen parasitären Kondensator von Transistor M2, einen separaten Kondensator und deren Kombination.
Unter Bezug auf 2 wird nun der Betrieb des Pegelumsetzers von 1 beschrieben. Es wird angenommen, dass die Eingangsspannung Vin abwechselnd Low- Pegelspannungen VSS und High-Pegelspannungen VDD aufweist, Spannung VSS höher als LVSS ist und Addition (VSS+ |Vp|) von VSS und Betrag |Vp| von Schwellenspannung Vp von Transistor M3 im Wesentlichen eine Spannung zum Anschalten von Transistor M2 ist.
Zuerst wird, wenn Eingangsspannung Vin Low-Pegelspannung VSS ist, Transistor M1 eingeschaltet, und Transistor M2 wird wegen an den Gateknoten von Transistor M2 angelegter Spannung (VSS+ |Vp|) ebenfalls eingeschaltet. In diesem Fall ist Ausgangsspannung Vout gemäß dem Einschaltwiderstandsverhältnis von Transistoren M1 und M2 bestimmt. Jedoch wird, da Sourcespannung VDD von Transistor M1 größer ist als die Sourcespannung von Transistor M2 und Gatespannung VSS von Transistor M1 geringer ist als Gatespannung (VSS+ |V_p|) von Transistor M2, Source-Gate-Spannung V_SG1 von Transistor M1 größer als die Source-Gate-Spannung V_SG2 von Transistor M2. Daher nähert sich Ausgangsspannung Vout High-Pegelspannung VDD, da der Einschaltwiderstand von Transistor M1 geringer ist als der Einschaltwiderstand von Transistor M2. Während High-Pegel-Ausgangsspannung Vout bereitgestellt wird, wird der Gateknoten von Transistor M2 entladen, um sich Eingangsspannung VSS anzunähern, und der zu Transistor M3 fließende Strom nähert sich 0A. Entsprechend wird der Einschaltwiderstand von Transistor M2 verringert, und die Ausgangsspannung Vout wird ebenfalls verringert. Wenn die Spannung an dem Gateknoten von Transistor M2 zu Eingangsspannung VSS wird, wird der Betriebspunkt wie in 2 gezeigt bestimmt.
Wenn die Drain-Spannung von Transistor M1 und die Sourcespannung von Transistor M2 zu Vx festgelegt werden, ergeben sich entsprechende Drain-Ströme ID von Transistoren M1 und M2 wie von Kurven 10 beziehungsweise 20 gezeigt. In diesem Fall ist von den beiden durch Kurve 30 geteilten Teilen von Kurve 10 der linke Teil als ein Sättigungsbereich festgelegt, und der rechte Teil ist als ein linearer Bereich definiert. Da Transistor M2 in dem Sättigungsbereich bereitgestellt ist, wird der Strom I_D von Kurve 20 in Gleichung 1 ausgedrückt.
(Gleichung 1):
wobei μ Löcherbeweglichkeit repräsentiert, C_ox Oxidkapazität zeigt, W und L eine Kanalbreite beziehungsweise eine Kanallänge von Transistor M2 anzeigen und V_x eine Sourceknotenspannung von Transistor M2 repräsentiert.
Da der Schnittpunkt von Kurven 10 und 20 der Betriebspunkt ist, ist der Betriebspunkt rechts von der geraden Linie 40 gemäß Low-Pegelwert VSS der Eingangsspannung ohne Beziehung zu mit dem Pegelumsetzer verbundener Low-Pegelspannung LVSS bereitgestellt, und Ausgangsspannung Vout wird in einem anderen Schaltkreis als High-Pegel erkannt. Außerdem kann High-Pegel-Ausgangsspannung Vout zweckmäßig gesteuert werden, indem ein Verhältnis (W/L) von Kanalbreite W zu Kanallänge L von Transistor M2 gesteuert wird, um den Gradienten von Kurve 20 zu steuern.
Als Nächstes wird Transistor M1 ausgeschaltet, wenn das Eingangssignal zu High-Pegel VDD wird, und Transistor M2 wird wegen der auf Kondensator C1 geladenen Spannung eingeschaltet, so dass Ausgangsspannung Vout zu Low-Pegelspannung LVSS reduziert wird. Da Eingangsspannung Vin High-Pegel VDD ist und die Gatespannung von Transistor M2 nahe VSS ist, ist der als Diode geschaltete Transistor M3 in Sperrrichtung vorgespannt, fast kein Strom fließt zu als Diode geschaltetem Transistor M3, und der Gateknoten von Transistor M2 wird gefloatet. Daher wird die Spannung an Kondensator C1 beibehalten, und während die Ausgangsspannung verringert wird, unterliegt die Gatespannung von Transistor M2 Bootstrapping, Ausgangsspannung Vout wird zu Low-Pegelspannung LVSS reduziert, wodurch sie unabhängig von Schwellenspannung Vp konstant wird.
In der ersten Ausführung der vorliegenden Erfindung wird als Diode geschalteter Transistor M3 zwischen dem Eingangsende und dem Gate von Transistor M2 verwendet. Anstatt Transistor M3 zu verwenden, kann ein weiteres Element zum Anlegen einer dem Low-Pegel entsprechenden Spannung an das Gate von Transistor M2, wenn eine Low-Pegelspannung eingegeben wird, und zum Verursachen des Floatens des Gates von Transistor M2, wenn eine High-Pegelspannung eingegeben wird, verwendet werden.
Gemäß der ersten Ausführung der vorliegenden Erfindung kann, wenn Eingangsspannung Vin Low-Pegelspannung VSS ist, eine Spannung nahe der High-Pegelspannung VDD ausgegeben werden, und wenn Eingangsspannung Vin High-Pegelspannung VDD ist, kann gewünschte Spannung LVSS unterhalb der Low-Pegelspannung VSS der Eingangsspannung ausgegeben werden. Um Ausgangsspannung Vout VDD anzunähern, ist es zusätzlich notwendig, das Verhältnis (W/L) von Kanalbreite W zu Kanallänge L von Transistor M2 zu reduzieren, was unter Bezug auf 3 im Detail beschrieben wird.
3 zeigt einen Pegelumsetzer gemäß einer zweiten Ausführung der vorliegenden Erfindung. Wie gezeigt weist der Pegelumsetzer gemäß der zweiten Ausführung mit Ausnahme von Transistor M4 eine Anordnung des Pegelumsetzers gemäß der ersten Ausführung der vorliegenden Erfindung auf. Im Einzelnen beinhaltet Transistor M4 eine Source, ein Gate und einen Drain, die an das Ausgangsende, das Gate von Transistor M2 beziehungsweise die Source von Transistor M2 angeschlossen sind. In diesem Fall ist Kondensator C1 zwischen dem Gate und der Source von Transistor M4 angeschlossen, und ein Kontaktpunkt von Transistoren M1 und M4 wird zu dem Ausgangsende.
Unter der Annahme, dass die Kanalbreite und die Kanallänge gemäß den Merkmalen von Transistoren M2 und M4 auf W beziehungsweise L festgesetzt sind und unter der oben erwähnten Anordnung identisch sind, sind zwei Transistoren M2 und M4 in Reihe geschaltet, und folglich wird das Verhältnis der Kanalbreite zu der Kanallänge entsprechend zu W/2L. Dann wird gemäß dem in Gleichung 1 ausgedrückten Strom ID, da das Verhältnis der Kanalbreite zu der Kanallänge reduziert wird, der Betriebspunkt bei einer höheren Spannung in dem Graphen von 2 ausgebildet, und der Ruhestrom wird ebenfalls reduziert. Daher wird eine High-Pegel-Ausgangsspannung Vout erzielt, die größer als die High-Pegel-Ausgangsspannung der ersten Ausführung der vorliegenden Erfindung, das heißt näher an VDD ist. Ferner, da die Sourcespannung von Transistor M2 geringer ist als die Sourcespannung von Transistor M4, ist die Summe des Einschaltwiderstands von Transistoren M2 und M4 von 3 ein wenig größer als der Einschaltwiderstand des Transistors M2 mit der Kanallänge von 2L der ersten Ausführung, ist es von Vorteil, High-Pegel-Ausgangsspannung Vout zu erzielen.
In der zweiten Ausführung der vorliegenden Erfindung wird der einzelne Transistor M4 zwischen dem Ausgangsende und Transistor M2 hinzugefügt, und ohne auf dies beschränkt zu sein, kann ein Transistor, der mit Transistor M4 ein gemeinsames Gate hat, zwischen dem Ausgangsende und der Source von Transistor M4 hinzugefügt werden.
Im obigen wurde in den ersten und zweiten Ausführungen der vorliegenden Erfindung ein Pegelumsetzer zum Ausgeben einer High-Pegelspannung, wenn eine Low-Pegelspannung angelegt wird, und zum Ausgeben einer Low-Pegelspannung, wenn eine High-Pegelspannung angelegt wird, beschrieben.
Unten wird ein Pegelumsetzer zum Erzielen von nicht invertierten Ausgaben beschrieben, indem unter Bezug auf 4 bis 6 ein Inverter zu den ersten und zweiten Ausführungen hinzugefügt wird.
4 und 6 zeigen einen Pegelumsetzer gemäß einer dritten beziehungsweise einer vierten Ausführung der vorliegenden Erfindung. 5 zeigt den Betriebspunkt des Pegelumsetzers gemäß der dritten Ausführung der vorliegenden Erfindung.
Wie in 4 gezeigt weist der Pegelumsetzer gemäß der dritten Ausführung der vorliegenden Erfindung eine Anordnung zum Verbinden zweier Pegelumsetzer gemäß der ersten Ausführung der vorliegenden Erfindung auf. Im Einzelnen geht, wenn Eingangsspannung Vin Low-Pegelspannung VSS ist, die Spannung an dem Kontaktpunkt von Transistoren M1 und M2 auf High-Pegel, und die Spannung an dem Kontaktpunkt von Transistoren N1 und N2, das heißt eine Ausgangsspannung des Pegelumsetzers, wird wegen dieser High-Pegelspannung zu Low-Pegelspannung LVSS. Wenn Eingangsspannung Vin High-Pegelspannung VDD ist, geht die Spannung an dem Kontaktpunkt von Transistoren M1 und M2 auf Low-Pegel, und die Ausgangsspannung des Pegelumsetzers wird wegen dieser Low-Pegelspannung zu einer High-Pegelspannung. Daher hat der Pegelumsetzer gemäß der dritten Ausführung der vorliegenden Erfindung nicht-invertierte Ausgaben.
Jedoch wird in der dritten Ausführung der vorliegenden Erfindung die Spannung von LVSS den Transistoren N1 und N3 als Low-Pegel-Eingangsspannung eingegeben. Die Gateknotenspannung von Transistor N2 ist dann eine Summe von Eingangsspannung LVSS und einem Absolutbetrag |Vp| der Schwellenspannung von Transistor N3, und daher ist zu Transistor N2 fließender Strom ID in Gleichung 2 ausgedrückt.
(Gleichung 2):
Der Betriebspunkt, das heißt ein Schnittpunkt von Kurve 10 von 5 und Stromkurve 20 von Gleichung 2, nähert sich LVSS, und Ausgangsspannung Vout wird niedriger als die High-Pegelspannung VDD. In diesem Fall kann, da ein Schaltkreis zum Empfangen einer Ausgabe von dem Pegelumsetzer die High-Pegel-Ausgangsspannung möglicherweise als Low-Pegel-Ausgangsspannung erkennt, LVSS möglicherweise nicht auf einen gewünschten Wert reduziert werden, wenn versucht wird, einen weiteren Schaltkreis dazu zu befähigen, die High-Pegel-Ausgangsspannung als High-Pegel zu erkennen. Daher ist es wünschenswert, die mit Transistor M2 des ersten Schaltkreises verbundene Low-Pegelspannung höher als LVSS festzulegen. Nachstehend wird unter Bezug auf 6 eine Ausführung des Zusammenschaltens zweier Schaltkreise von 1 und Festlegens der Low-Pegelspannung des ersten Schaltkreises als VSS beschrieben.
Wie in 6 gezeigt ist der Pegelumsetzer gemäß der vierten Ausführung identisch mit dem Pegelumsetzer gemäß der dritten Ausführung, mit der Ausnahme, dass die Low-Pegelspannung des ersten Schaltkreises die Spannung VSS ist, die größer als LVSS ist. Daher wird, da die Low-Pegel-Ausgangsspannung des ersten Schaltkreises, das heißt der Low-Pegel-Spannungseingang zu Transistoren N1 und N3 des ersten Schaltkreises, zu VSS wird, High-Pegel-Ausgangsspannung Vout des Pegelumsetzers wie in der ersten Ausführung beschrieben unabhängig von LVSS bestimmt. Entsprechend kann Low-Pegel- Ausgangsspannung LVSS des Pegelumsetzers auf einen gewünschten Wert verringert werden.
In den dritten und vierten Ausführungen sind zwei Pegelumsetzer gemäß der ersten Ausführung verbunden, und ferner können zwei Pegelumsetzer gemäß der zweiten Ausführung oder die Pegelumsetzer gemäß der ersten und der zweiten Ausführungen verbunden sein.
Im obigen wurden in den ersten bis vierten Ausführungen die PMOS-Transistoren verwendenden Pegelumsetzer beschrieben. In dem PMOS-Pegelumsetzer ist es notwendig, eine Low-Pegelspannung zum Laden eines Kondensators bereitzustellen und eine High-Pegelspannung zum Herabsetzen der Ausgangsspannung bereitzustellen. Das heißt, es ist wünschenswert, dem Pegelumsetzer eine Low-Pegelspannung bereitzustellen, um den Pegelumsetzer zu Beginn der Ansteuerung zurückzusetzen, so dass der Betrieb des Pegelumsetzers korrekt beginnen kann. Der PMOS-Pegelumsetzer reduziert im Allgemeinen die Low-Pegelspannung auf einen gesenkteren Wert, um ein Spannungsniveau umzusetzen, und ein NMOS-Transistor wird verwendet, um die High-Pegelspannung umzusetzen. Nachstehend werden NMOS-Transistoren verwendende Pegelumsetzer unter Bezug auf 7 bis 10 beschrieben.
7 bis 10 zeigen jeweils einen Pegelumsetzer gemäß weiteren Ausführungen der vorliegenden Erfindung. Unter Bezug auf 7 hat der Pegelumsetzer eine der des Pegelumsetzers von 1 entsprechende Anordnung, die in Bezug auf die NMOS-Transistoren und Spannungsquellen LVDD und VSS abweicht. Im Einzelnen beinhaltet der Pegelumsetzer von 7 NMOS-Transistoren M1, M2 und M3, und Transistoren M1 und M2 sind zwischen der Stromquelle zum Bereitstellen von Low-Pegelspannung VSS und der Stromquelle zum Bereitstellen von High-Pegelspannung LVDD in Reihe geschaltet. High-Pegelspannung LVDD ist eine Spannung, die größer ist als die High-Pegelspannung VDD der Eingangsspannung.
Wenn High-Pegelspannung VDD dem Pegelumsetzer eingegeben wird, wird Transistor M1 eingeschaltet, eine Spannung nahe der Low-Pegelspannung VSS gemäß dem Einschaltwiderstandsverhältnis von Transistoren M1 und M2 wird ausgegeben. Kondensator C1 wird mit einer einem Spannungsunterschied zwischen Ausgangsspannung Vout und dem Gateknoten von Transistor M2 entsprechenden Spannung geladen. Als Nächstes wird, wenn Low-Pegelspannung VSS dem Pegelumsetzer eingegeben wird, der Gateknoten von Transistor M2 gefloatet, und Transistor M2 fungiert wegen der auf Kondensator C1 geladenen Spannung als Bootstrap-Schaltkreis. Daher erhöht sich Ausgangsspannung Vout wegen des Bootstrap-Schaltkreises wesentlich zu High-Pegelspannung LVDD.
8 zeigt einen Pegelumsetzer, dem Transistor M4, der mit Transistor M2 ein gemeinsames Gate hat, hinzugefügt ist. Wie in der zweiten Ausführung beschrieben wird das Verhältnis W/L von Kanalbreite W zu Kanallänge L verringert, indem Transistor M4 hinzugefügt wird, wodurch Ausgangsspannung Vout VSS angenähert wird.
Unter Bezug auf 9 und 10 sind, wie in den dritten und vierten Ausführungen beschrieben, zwei Pegelumsetzer verbunden, damit die Ausgangsspannung nicht invertiert wird. Wenn LVDD für die High-Pegelspannung des ersten Schaltkreises verwendet wird, kann in diesem Fall, wie in 9 gezeigt, ein anderer Schaltkreis die Low-Pegel-Ausgangsspannung des Pegelumsetzers als High-Pegelspannung erkennen, wie in der dritten Ausführung der vorliegenden Erfindung beschrieben. Wenn versucht wird, dem Schaltkreis zu erlauben, die Low-Pegel-Ausgangsspannung als Low-Pegel zu lesen, kann LVDD möglicherweise nicht auf einen gewünschten Wert erhöht werden. Daher ist es wünschenswert, wie in 10 gezeigt, die Spannung VDP, die geringer als LVDD ist, für die High-Pegelspannung des ersten Schaltkreises zu verwenden.
Die beiden Pegelumsetzer von 7 sind in den Ausführungen von 9 und 10 verbunden, und ferner können die beiden Pegelumsetzer von 8 oder die Pegelumsetzer von 7 und 8 verbunden werden. Im obigen wurden die Pegelumsetzer gemäß verschiedenen Ausführungen beschrieben, und sie können unter Verwendung von ICs verschiedener Spannungsniveaus auf einen Flachbildschirm zum Umwandeln der Spannungsniveaus zwischen den ICs und dem Flachbildschirm angewendet werden. Nachstehend wird unter Bezug auf 11 ein Flachbildschirm beschrieben, der einen Pegelumsetzer gemäß einer weiteren Ausführung der vorliegenden Erfindung verwendet.
11 zeigt einen Flachbildschirm, der einen Pegelumsetzer gemäß einer Ausführung der vorliegenden Erfindung verwendet. Der Flachbildschirm beinhaltet Zeitsteuereinheit Tcon 100, Schieberegister S/R 200, Datentreiber 300 und Anzeigefläche 400. Zeitsteuereinheit 100 erzeugt Zeitsteuersignale CLK, /CLK und SP zum Steuern von Schieberegister 200 und Datentreiber 300. Schieberegister 200 erhält Zeitsteuersignale von Zeitsteuereinheit 100, um Abtastsignale sequentiell an auf der Anzeigefläche 400 ausgebildete Abtastleitungen X₁ bis X_m anzulegen. Datentreiber 300 legt gemäß den Zeitsteuersignalen Datensignale an Datenleitungen Y₁ bis Y_n von Anzeigefläche 400 an.
Zum Beispiel befindet sich unter der Annahme, dass die von Zeitsteuereinheit 100 und Schieberegister 200 verwendeten Spannungsbereiche verschieden sind, Pegelumsetzer L/S 500 gemäß der Ausführung zwischen Zeitsteuereinheit 100 und Schieberegister 200, so dass der Ausgangsspannungsbereich von Zeitsteuereinheit 100 zu einem von Schieberegister 200 verwendeten Spannungsbereich modifiziert werden kann.
Unter der Annahme, dass die von Schieberegister 200 und Anzeigefläche 400 verwendeten Spannungsbereiche verschieden sind, ist Pegelumsetzer L/S 600 in einer ähnlichen Weise zwischen Schieberegister 200 und Abtastleitungen X₁ bis X_m von Anzeigefläche 400 ausgebildet, so dass der Ausgangsspannungsbereich von Schieberegister 200 zu einem von Anzeigefläche 400 verwendeten Spannungsbereich modifiziert werden kann. In dieser Anordnung ist ein Puffer (nicht illustriert) zwischen Pegelumsetzer 500 und Anzeigefläche 400 ausgebildet. Zusätzlich ist unter der Annahme, dass die von Zeitsteuereinheit 100 und Datentreiber 300 verwendeten Spannungsbereiche verschieden sind, Pegelumsetzer L/S 700 gemäß der Ausführung zwischen Zeitsteuereinheit 100 und Datentreiber 300 ausgebildet, so dass der Ausgangsspannungsbereich von Zeitsteuereinheit 100 zu einem von Datentreiber 300 verwendeten Spannungsbereich modifiziert werden kann.
11 zeigt einen Fall für die Verwendung jeweils eines Pegelumsetzers zwischen Zeitsteuereinheit 100 und Schieberegister 200, zwischen Schieberegister 200 und Anzeigefläche 400 und zwischen Zeitsteuereinheit 100 und Datentreiber 300, und ohne darauf beschränkt zu sein, kann die obige Beschreibung auf Fälle zum Modifizieren von Spannungsbereichen des Flachbildschirms angewendet werden.
Gemäß der vorliegenden Erfindung kann in dem PMOS-Pegelumsetzer die High-Pegel-Ausgangsspannung durch Erhöhen des Widerstands zwischen dem Ausgangsende und der Low-Pegel-Spannungsquelle zu einer gewünschten Spannung erhöht werden, und die Low-Pegel-Ausgangsspannung kann durch Verwendung eines Bootstraps auf einen gewünschten Wert vermindert werden. Auf eine ähnliche Weise kann der NMOS-Pegelumsetzer die Low-Pegel- und High-Pegel-Ausgaben auf gewünschte Spannungen steuern. Wenn der Widerstand ansteigt, wird der zu dem Transistor fließende Ruhestrom reduziert, wodurch der Stromverbrauch reduziert wird.
Obgleich diese Erfindung im Zusammenhang mit derzeit als praktisch erachteten Ausführungen beschrieben wurde, versteht es sich, dass die Erfindung nicht auf die offenbarten Ausführungen beschränkt ist, sondern im Gegenteil verschiedene innerhalb des Umfangs der angefügten Patentansprüche beinhaltete Modifikationen und äquivalente Anordnungen abdecken soll.

Claims

Ein Pegelumsetzer zum Empfangen von Eingangsspannungssignalen (V_in), die abwechselnd eine erste Pegelspannung und eine zweite Pegelspannung aufweisen, und zum Generieren einer dritten Pegelspannung und einer vierten Pegelspannung gemäß der ersten Pegelspannung beziehungsweise der zweiten Pegelspannung an einem Ausgangsende (V_out), umfassend: einen zwischen eine eine fünfte Pegelspannung aufweisende erste Stromquelle (VDD) und das Ausgangsende (V_out) geschalteten ersten Transistor (M1), der außerdem ein Gate zum Empfangen des Eingangsspannungssignals (V_in) aufweist; einen zwischen das Ausgangsende (V_out) und eine eine sechste Pegelspannung aufweisende zweite Stromquelle (LVSS) geschalteten zweiten Transistor (M2); eine zwischen dem Ausgangsende (V_out) und einem Gate des zweiten Transistors (M2) ausgebildete Kapazitätskomponente (C1); und einen dritten Transistor (M3) zum Anlegen einer der ersten Pegelspannung entsprechenden Spannung an das Gate des zweiten Transistors (M2) als Antwort auf die erste Pegelspannung und zum elektrischen Trennen des Eingangsspannungssignals und des Gates des zweiten Transistors (M2) als Antwort auf die zweite Pegelspannung, dadurch gekennzeichnet, dass der dritte Transistor (M3) zwischen das Gate des ersten Transistors (M1) und das Gate des zweiten Transistors (M2) geschaltet ist und ein Gate des dritten Transistors (M3) mit einem Drain des dritten Transistors (M3) verschaltet ist.
Der Pegelumsetzer nach Anspruch 1, ferner umfassend mindestens einen zwischen dem Ausgangsende (V_out) und dem zweiten Transistor (M2) in Reihe geschalteten vierten Transistor (M4), wobei der vierte Transistor (M4) ein mit dem Gate des zweiten Transistors (M2) verschaltetes Gate aufweist.
Der Pegelumsetzer nach Anspruch 1, wobei die dritte Pegelspannung gemäß dem Einschaltwiderstandsverhältnis des ersten Transistors (M1) und des zweiten Transistors (M2) bestimmt ist.
Der Pegelumsetzer nach Anspruch 3, wobei der Einschaltwiderstand des zweiten Transistors (M2) gemäß der ersten Pegelspannung bestimmt ist.
Der Pegelumsetzer nach Anspruch 1, wobei die vierte Pegelspannung gleich der sechsten Pegelspannung ist.
Der Pegelumsetzer nach Anspruch 1, wobei die fünfte Pegelspannung gleich der zweiten Pegelspannung ist und der Unterschied zwischen der sechsten Pegelspannung und der zweiten Pegelspannung größer ist als der Unterschied zwischen der sechsten Pegelspannung und der ersten Pegelspannung.
Der Pegelumsetzer nach einem der Ansprüche 1 bis 6, wobei der erste Transistor (M1), der zweite Transistor (M2) und der dritte Transistor (M3) PMOS-Transistoren sind und die erste Pegelspannung und die zweite Pegelspannung eine Low-Pegelspannung beziehungsweise eine High-Pegelspannung sind.
Der Pegelumsetzer nach einem der Ansprüche 1 bis 6, wobei der erste Transistor (M1), der zweite Transistor (M2) und der dritte Transistor (M3) NMOS-Transistoren sind und die erste Pegelspannung und die zweite Pegelspannung eine High-Pegelspannung beziehungsweise eine Low-Pegelspannung sind.
Der Pegelumsetzer nach Anspruch 1, wobei mindestens ein Teil der Kapazitätskomponente (C1) gemäß einer parasitären Komponente des zweiten Transistors (M2) ausgebildet ist.
Der Pegelumsetzer nach Anspruch 1, wobei die Kapazitätskomponente durch einen zwischen das Ausgangsende (V_out) und das Gate des zweiten Transistors (M2) geschalteten Kondensator (C1) gebildet ist.