DE3100795A1

DE3100795A1 - Schalter mit in serie geschalteten feldeffekttransistoren

Info

Publication number: DE3100795A1
Application number: DE19813100795
Authority: DE
Inventors: Jenö Dipl.-Phys. Dr. 8000 München Tihanyi
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1980-07-09
Filing date: 1981-01-13
Publication date: 1982-08-05
Also published as: DE3100795C2

Description

Schalter mit in Serie geschalteten Feldeffekttransistoren
Zusatz zum Patent ... .. . .... .. (Patentanmeldung P 30 26 040.3) Die Erfindung bezieht sich auf einen Schalter mit mindestens zwei in Reihe geschalteten Feldeffekttransistoren (FET), bei dem der Drain-Anschluß des vorhergehenden FET mit dem Source-Anschluß des drauffolgenden FET verbunden ist, bei dem der Gate-Anschluß des ersten FET mit einer Klemme eines Steuereingangs und der Gate-Anschluß der folgenden FET jeweils mit dem Gate-Anschluß des vorhergehenden FET über eine bezüglich einer Steuerspannung in Durchlaßrichtung gepolte erste Diode verbunden ist, und bei dem zwischen Source- und Gate-Anschluß des zweiten und jedes weiteren FET ein Widerstand liegt, nach Patent ... .. . .... .. (Anmeldung P 30 26 040.3).
Dieser in der HauDtanmeldung vorgeschlagene Schalter ist in Fig. 1 dargestellt. Er besteht aus n in Serie geschalteten FET 1, .., n-1, n, wobei der Drain-Anschluß des ersten FET mit dem Source-Anschluß des zweiten verbunden ist und so weiter. Der Gate-Anschluß G des ersten FET 1 ist mit einer Klemme 3 eines Steuereingangs verbunden.
Die andere Klemme des Steuereingangs ist mit 4 bezeichnet und liegt über Masse am Sourceanschluß des FET 1.
Die Gate-Anschlüsse G des zweiten und aller weiteren FET sind über je eine Diode mit dem Gate-Anschluß des vorhergehenden FET verbunden. Die Dioden sind so gepolt, daß sie durchlassig sind, wenn an die Eingangsklemmen 3, 4 eine Steuerspannung Ue gelegt wird. Zwischen dem Gate-Anschluß und dem Source-Anschluß jedes zweiten und weiteren liegt ein Widerstand R. Die Eingangskapazität der FET liegt ebenfalls zwischen Gate-Anschluß G und Source-Anschluß S und ist durch einen Kondensator CG symbolisiert. Wird an die Eingangsklemmen eine Steuerspannung angelegt, so wird der FET 1 leitend. Sein Drain-Potential sinkt dadurch, wodurch das Gate-Potential des folgenden FET ebenfalls sinkt und die entsprechende Diode leitend gesteuert wird. Die Eingangsspannung ue treibt dann einen Strom durch diese Diode, der die Eingangskapazität CG auflädt. Erreicht die Spannung in der Eingangskapazität die Einsatz spannung des FET 2, so wird dieser leitend gesteuert. Das Absinken seines Drain-Potentials verursacht dann wiederum auf die beschriebene Weise das Einschalten des FET 3 usw.
Zum Ausschalten wird die Eingangs spannung unterbrochen.
Damit schaltet der FET 1 aus. Die Eingangskapazität der folgenden FET entlädt sich nun über die parallelgeschalteten Widerstände R. Das Ausschalten der FET ist somit von der Zeitkonstante RCG abhängig und kann von außen nicht gesteuert werden.
Der Erfindung liegt die Aufgabe zugrunde, einen Schalter der beschriebenen Art so weiterzubilden, daß ein gesteuertes und sehr schnelles Ausschalten aller FET des Schalters möglich ist.
Diese Aufgabe wird dadurch gelöst, daß der Widerstand durch einen steuerbaren Schalter gebildet und daß der steuerbare Schalter bei Abschlaten der Steuerspannung leitend gesteuert wird.
Weiterbildungen der Erfindung sind Gegenstand der Unteran-,prüche.
Die Erfindung wird an Hand von Ausführungsbeispielen in Verbindung mit den pig. 2 bis 5 näher erläutert. Gleiche oder funktionsgleiche Teile sind mit gleichen 3ezugszeichen versehen.
In Fig. 2 ist ein aus zwei in Serie geschalteten FET 1, 2 bestehender Schalter dargestellt. Er liegt über eine Last 12 an einer Spannung + UB. Der Gate-Anschluß G des FET 2 ist über eine Diode 6 mit dem Gate-Anschluß des FET 1 verbunden. Der Eingangskapazität CG ist ein steuerbarer Schalter 5 parallelgeschaltet. Dieser enthält einen pnp-Bipolartransistor 7, dessen Emitter mit dem Gate-Anschluß G verbunden ist. Der Basisanschluß des Transistors ist über eine zweite Diode 8 ebenfalls mit dem Gate-Anschluß des FET 1 bzw. der Klemme 3 verbunden. Zwischen dem Gate-Anschluß G und dem Basisanschluß des Transistors 7 liegt die Reihenschaltung aus einem Kondensator 9 und einem Widerstand 10. Der Verbindungspunkt zwischen Kondensator 9 und Widerstand 10 ist über eine dritte Diode 11 mit dem Kollektor des Transistors 7 verbunden. Die Diode 11 ist'so gepolt, daß eine Entladung des Kondensators 9 über die Emitter-Kollektorstrecke des Transistors 7 verhindert wird.
Wird an die Eingangsklemmen 3, 4 eine Steuerspannung ue gelegt, so schaltet der FET 1 ein. Dann wird die Diode 6 leitend und durch die Diode 6 fließt ein Strom in die Eingangskapazität des FET 2 und den Kondensator 9. Gleichzeitig fließt durch die Diode 8 ein positiver Steuerstrom zur Basis des Transistors 7 und hält ihn gesperrt.
Die Eingangskapazität kann sich damit auf die Einsatzspannung aufladen und der FET 2 wird leitend.
Soll der Schalter gesperrt werden, so wird die Steuerspannung unterbrochen, der FET 1 schaltet aus. Sein Drain-Potential steigt an und sperrt die Diode 6. Gleichzeitig steigt das Rmitterpotential des Transistors 7 so weit an, daß dieser leitend gesteuert wird. Nun kann sich der ondensator 9 über die Emitter-Basisstrecke des Transistors 7 und den Widerstand 10 entladen und hält den Transistor 7 leitend. Damit wird die Eingangskapazität des FET 2 kurzgeschlossen und sie entlädt sich sehr schnell.
Der Transistor 7 ist ein pnp-Transistor, wenn der FET 2 vom n-Kanaltyp ist. Für einen p-Kanal-FET muß der Transistor 7 ein npn-Transistor sein. Die Steuerspannung ue muß dann negativ sein und die Dioden 6, 8 müssen umgepolt werden.
Der Schalter nach Fig. 3 unterscheidet sich von dem nach Fig. 2 im wesentlichen dadurch, daß im steuerbaren Schalter 5 statt des Bipolartransistors 7 ein FET 14 verwendet wird, dessen Laststrecke, d.h. die Strecke Sourcezone-Drainzone, der Eingangskapazität CG parallelgeschaltet ist.
Die Funktion dieser Schaltung gleicht der in Fig. 2. Da die Steuerleistung für den FET 14 geringer ist als die des Bipolartransistors 7, wird die Steuerspannungsquelle weniger beansprucht.
Der Schalter nach Fig. 4 unterscheidet sich von denen nach Fig. 2 und 3 hauptsächlich dadurch, daß hier ein steuerbarer Schalter 15 mit zwei FET 18, 19 vorgesehen ist. Diese sind vom gleichen Kanaltyp wie die FET 1 und 2.
Die Laststrecke des FET 18, das heißt die Strecke Source-Drainzone, ist der Eingangskapazität des FET 2 parallelgeschaltet. Dem Steuereingang des FET 18, bestehend aus Gateanschluß und Sourceanschluß, ist die Laststrecke eines zweiten FET 19 tarallelgeschaltet. Zwischen dem Gate-Anschluß des FET 2 und seinem Sourceanschluß liegt die Reihenschaltung aus einer Diode 21 und einem Kondensator 20. Der Gate-Anschluß des ersten FET 18 ist über einen Widerstand 23 mit dem Verbindungspunkt zwischen Diode 21 und Kondensator 20 verbunden. Der Gate-Anschluß des FET 19 liegt über eine Diode 22 am Gate-Anschluß des FET 2. Die Dioden 21 und 22 sind so gepolt, daß sie bei Anlegen einer Steuerspannung u e durchlässig sind.
Beim Anlegen der Steuerungsspannung an die Eingangsklemmen 3, 4 wird wieder zunächst der FET 1 leitend. Die Eingangskapazität wird über die Diode 6 aufgeladen. Gleichzeitig wird der Kondensator 20 über die Diode 21 aufgeladen. Uber die Diode 22 und den Widerstand 24 zwischen Gate- und Sourceanschluß des zweiten FET 19 fließt ebenfalls ein Strom, der den FET 19 leitend steuert. Damit kann der Strom von der Diode 21 durch den Widerstand 23 und die Laststrecke des FET 19 zum Source-Anschluß des FET 2 abfließen. Der FET 18 wird damit gesperrt gehalten und der FET 2 wird durch Aufladen der Eingangskapazität leitend gesteuert.
Soll der Schalter gesperrt werden, so wird die Steuerspannung unterbrochen. Damit wird zunächst der FET 19 gesperrt und der Kondensator 20 kann die Eingangskapazität des FET 18 über den Widerstand 23 aufladen. Damit wird der FET 18 geöffnet und entlädt die Eingangskapazität des FET 2. Dieser wird damit sehr schnell gesperrt.
Der Schalter nach Fig. 5 unterscheidet sich von dem nach Fig. 4 dadurch, daß der steuerbare Schalter 15 zwei Bipolartransistoren 24, 25 enthält. Außerdem enthält die Basisleitung des Transistors 25 zur Strombegrenzung einen Widerstand 26. Die Funktion ist die gleiche wie die der Schaltungsanordnung nach Fig. 4. Die Laststrecke der Transistoren ist durch ihre Emitter-Kollektorzone gebildet.
Zwischen dem Gate-Anschluß und dem Source-Anschluß des FET 2 kann in allen Ausführungsbeispielen noch ein Widerstand 27 liegen. Durch diesen kann ein unbeabsichtigtes Aufladen der Eingangskapazität bei gesperrtem steuerbarem Schalter 5 bzw. 15 verhindert werden.
5 Figuren 8 Patentansprüche Leerseite

Claims

Patentansprüche Schalter mit mindestens zwei in Reihe geschalteten Feldeffekttransistoren (FET), bei dem der Drain-Anschluß des vorhergehenden FET mit dem Source-Anschluß des drauffolgenden FET verbunden ist, bei dem der Gate-Anschluß des ersten FET mit einer Klemme eines Steuereingangs und der Gate-Anschluß der folgenden FET jeweils mit dem Gate-Anschluß des vorhergehenden FET über eine bezüglich einer Steuerspannung in Durchlaßrichtung gepolte erste Diode verbunden ist, und bei dem zwischen Source- und Gateanschluß des zweiten und jedes weiteren FET ein Widerstand liegt, nach Patent ... . .... .. (Anmeldung P 30 26 040.3), d a d u r c h g e k e n n z e i c h n e t, daß der Widerstand durch einen steuerbaren Schalter(5,15)gebildet ist und daß der steuerbare Schalter bei Abschalten der Steuerspannung leitend gesteuert wird.
2. Schalter nach Anspruch 1, d a d u r c h g e k e n nz-e i c h n e t , daß der steuerbare Schalter einen Transistor (7,14) enthält, dessen Laststrecke zwischen Gate- und Sourceanschluß des FET (2) liegt, daß der Steueranschluß des Transistors über eine zweite Diode (8) mit dem Gate-Anschluß (G) des vorhergehenden FET (1) verbunden ist, daß die zweite Diode (8) bezüglich der Steuerspannung in Durchlaßrichtung gepolt ist, daß der Steueranschluß des Transistors mit einem Anschluß eines Widerstands (10) und der Gate-Anschluß des FET mit einem Anschluß eines Kondensators (9) verbunden ist, daß der andere Anschluß von Kondensator und Widerstand miteinander verbunden ist und daß zwischen diesem Verbindungspunkt und der Laststrecke eine dritte Diode (il) angeordnet ist, die derart gepolt ist, daß eine Entladung des Kondensators (9) über die Laststrecke des Transistors (7,14) verhindert wird.
3. Schalter nach Anspruch 2, d a d u r c h g e -k e n n z e i ch n e t , daß der Transistor bei einem FET vom n-Kanaltyp ein pnp-Bipolartransistor (7) ist.
4. Schalter nach Anspruch 2, d a d u r c h g ek e n n z e i c h n e t , daß der Transistor bei einem FET vom n-Kanaltyp ein p-Kanal-FET (14) ist.
5. Schaltungsanordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß der steuerbare Schalter zwei Transistoren (18,19;24,25) enthält, daß die Laststrecke des ersten Transistors (18,24) zwischen Gate-Anschluß und Source-Anschluß des FET (2) liegt, daß die Laststrecke des zweiten Transistors (19,25) den Steuereingang des ersten Transistors überbrückt, daß parallel zur Laststrecke des ersten Transistors eine Reihenschaltung aus einer zweiten Diode (21) und einem Kondensator (20) liegt, daß die zweite Diode mit dem Gate-Anschluß des FET verbunden ist, daß der Steueranschluß des ersten Transistors über einen Widerstand (23) mit der Verbindung zwischen Kondensator (20) und zweiter Diode (21) verbunden ist, daß der Steueranschluß des zweiten Transistors (19, 24) über eine dritte Diode (22) mit dem Gate-Anschluß (G) des FET (2) verbunden ist und daß beide Dioden (21,22) bezüglich der Steuerspannung in Durchlaßrichtung gepolt sind.
6. Schalter nach Anspruch 5, d a d u r c h g e k e n n -z e ic h n e t , daß beide Transistoren (18,19) bei einem n-Kanal-FET ebenfalls n-Kanal-FET sind.
7. Schalter nach Anspruch 5, d a d u r c h g e -k e n n z e i c h ne t , daß beide Transistoren (24,25) bei einem n-Kanal-FET r.cn-3ipolart-ansistoren sind.
8. Schalter nach einem der vorhergehenden Ansprüche, d a -d u r c h g e k e n n z e i c h n e t, daß der Eingangskapazität des zweiten und jedes folgenden der in Reihe geschalteten FET ein Widerstand (27) parallelgeschaltet ist.